WO2006112393A1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
WO2006112393A1
WO2006112393A1 PCT/JP2006/307935 JP2006307935W WO2006112393A1 WO 2006112393 A1 WO2006112393 A1 WO 2006112393A1 JP 2006307935 W JP2006307935 W JP 2006307935W WO 2006112393 A1 WO2006112393 A1 WO 2006112393A1
Authority
WO
WIPO (PCT)
Prior art keywords
wire
bonding
island
bonded
semiconductor device
Prior art date
Application number
PCT/JP2006/307935
Other languages
English (en)
French (fr)
Inventor
Hideki Hiromoto
Sadamasa Fujii
Tsunemori Yamaguchi
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US11/918,407 priority Critical patent/US8604627B2/en
Publication of WO2006112393A1 publication Critical patent/WO2006112393A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/78251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • a semiconductor chip is die-bonded to an island, and an electrode formed on the upper surface of the semiconductor chip and an island are connected by a wire.
  • a semiconductor device There is a semiconductor device.
  • a process related to wire bonding, which is a part of the manufacturing process of the semiconductor device, will be described with reference to FIG.
  • FIGS. 6A to 6D are process diagrams schematically showing an example of a manufacturing process of a conventional semiconductor device.
  • the wire 102 is inserted into the capillary 101, and the electric torch 103 is opposed to the tip of the wire 102 and discharged between the wire 102, so that the tip of the wire 102 is heated and melted. Then, a ball 104 is formed.
  • the capillary 101 and the wire 102 on which the ball 104 is formed are lowered to bring the ball 104 into contact with the electrode 105 on the semiconductor chip 106.
  • the ball 104 is pressed against the electrode 105 and bonded to form the first bonding portion 109 (first bonding).
  • the semiconductor chip 106 is heated by a heater block (not shown) and the ball 104 is pressed, the ball 104 is thermocompression bonded to the electrode 105 to become a pressure-bonded ball 104 ′.
  • an ultrasonic wave may be applied at the same time as the pressing by the beam 101.
  • the fly 101 moves on the island 108 along a predetermined locus and descends.
  • the island 108 is heated by a heater block (not shown), and the portion of the first wire 102a located below the first pillar 101 is pressed against the island 108 by the first 101, so that the first wire 102a Heat on 108 Crimped.
  • the clamper 107 is lifted while clamping the wire 102, so that the wire 102 is cut and the second bonding portion 110 is formed to form the first wire 102a. Wiring is complete.
  • the first wire 102a is ball-bonded to the electrode 105 of the semiconductor chip 106 in the first bonding portion 109, and is stitch-bonded to the island 108 in the second bonding portion 110.
  • FIG. 7 is a longitudinal sectional view schematically showing the semiconductor device manufactured by the above manufacturing process.
  • the semiconductor device 100 includes a semiconductor chip having a plurality of electrodes 105 formed on the surface thereof. 106, an island 108 whose semiconductor chip 106 is bonded to the surface, a plurality of lead terminals 111 arranged at a predetermined distance from the island 108, and an electrode 105 on the semiconductor chip 106 and the island 108 are electrically connected A first wire 102a connected to the first wire 102a, a first wire 102b electrically connecting the electrode 105 and the lead terminal 111, and a resin package portion 112 for sealing these members.
  • the first wire 102a is ball-bonded to the electrode 105 of the semiconductor chip 106 in the first bonding part 109, while it is stitch-bonded to the island 108 in the second bonding part 110.
  • the semiconductor device 100 shown in FIG. 7 includes, for example, an island 108 having a Cu alloy force and a thermosetting epoxy resin when mounted on a printed circuit board by solder reflow.
  • an island 108 having a Cu alloy force and a thermosetting epoxy resin when mounted on a printed circuit board by solder reflow.
  • the connection between the first wire 102a and the island 108 is stitch bonding, and the thickness is small and the bonding strength is low.
  • the bonding part 110 was peeled off from the island 108, there were many cases where the bond was disconnected and disconnected.
  • Patent Document 1 Japanese Patent Document 1
  • FIGS. 1-10 a process related to wire bonding, which is a part of the manufacturing process of the semiconductor device, will be described with reference to FIGS.
  • FIGS. 8A to 8C and FIGS. 9A to 9D are process diagrams schematically showing another example of the manufacturing process of the conventional semiconductor device.
  • FIGS. 9 (a) to 9 (d) show the process of wire bonding the first wire. It is process drawing shown typically.
  • the wire 102 is inserted into the capillary 101, and the electric torch 103 is opposed to the tip of the wire 102 and discharged between the wire 102, so that the tip of the wire 102 is heated by calorie. And the ball 104 is formed by melting.
  • the parallax 101 is lowered, and the ball 104 is pressed against the island 128 by the parallax 101 and joined.
  • the ball 104 is thermocompression-bonded to the island 128 to become a pressure-bonded ball 104 ′.
  • an ultrasonic wave may be applied at the same time as the pressing by the beam 101.
  • the clamper 107 moves up while the wire 2 is clamped.
  • the metal wire 102 is cut at the base of the press-bonded ball 104 ′, and the bump 134 is formed on the island 128.
  • the wire 102 is inserted into the cavity 101, and the electric torch 103 is opposed to the tip of the wire 102 to discharge between the wire 102 and the wire 102.
  • the tip of the ball is heated and melted to form a ball 104.
  • the first beam 101 is lowered and the ball 104 is pressed against the electrode 125 on the semiconductor chip 126 by the first beam 101 to form the first bonding portion 129. .
  • the semiconductor chip 126 is heated by a heater block (not shown) and the ball 104 is pressed against the electrode 125, the ball 104 is thermocompression-bonded to the electrode 125 to form a pressure-bonded ball 104 ⁇ .
  • it is the same as pressing by Sometimes ultrasonic waves are applied.
  • the chirality 101 draws a predetermined locus, moves onto the island 108 on which the bump 134 is formed, and descends.
  • the island 108 is heated by a heater block (not shown), and the portion of the first wire 102c located below the chirality 101 is pressed against the bump 134 on the island 108 by the chirality 101.
  • the one wire 102c is thermocompression bonded to the bump 134 on the island 108.
  • the clamper 107 moves upward while clamping the wire 102, so that the wire 102 is cut and the second bonding portion 130 is formed, and the first wire 102c is formed. Wiring is complete.
  • the first wire 102 c is ball-bonded on the electrode 125 of the semiconductor chip 126 in the first bonding portion 129, and stitch-bonded to the bump 134 on the island 128 in the second bonding portion 130.
  • FIG. 10 is a longitudinal sectional view of the semiconductor device manufactured by the above manufacturing process.
  • the semiconductor device 120 includes a semiconductor chip 126 having a plurality of electrodes 125 formed on the surface, an island 128 having the semiconductor chip 126 bonded to the surface, and a land 108 with a predetermined gap.
  • One wire 102d and a resin package part 132 for sealing these members are provided.
  • the first wire 102c is ball bonded to the electrode 125 of the semiconductor chip 126 at the first bonding portion 129, while being stitch bonded to the bumps 134 on the island 128 at the second bonding portion 130! /.
  • the semiconductor device 120 shown in FIG. 10 since the first wire 102c is stitch bonded to the bump 134 having the same metal composition as the first wire 102c in the second bonding portion 130, The thickness of the joint can be increased by the thickness of the bump 134. Accordingly, the bonding strength at the second bonding portion 130 is increased, and the first wire 102c is less likely to be disconnected.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-309142 Disclosure of the invention
  • the present invention has been made in view of the above-described problems, and an object thereof is that a wire bonded to an island is disconnected due to, for example, a thermal shock or a temperature cycle during mounting.
  • the present invention provides the following.
  • a semiconductor chip is die-bonded to the surface of the island, and one end of a first wire is wire-bonded to an electrode formed on the surface of the semiconductor chip to form a first bonding portion, and the first wire
  • a second bonding portion is formed by wire bonding the other end of the island to the island, and the semiconductor device is sealed with grease.
  • a double bonding portion formed by wire bonding of the second wire is provided on the second bonding portion of the first wire wire-bonded on the island.
  • Semiconductor device
  • the double bonding portion formed by wire bonding with one end of the second wire is formed on the second bonding portion of the first wire bonded to the island.
  • the thickness of the double bonding part as the joint between the wire and the island is thick. Therefore, the bonding strength of the double bonding portion to the island is increased, and the first wire can be hardly broken.
  • one end of the second wire is bonded onto the bonding portion of the first wire bonded to the island. As a result of this, the wire bonding equipment can be manufactured in the XY direction after forming the second bonding part by wire bonding the first wire to the island.
  • a double bonding part can be formed on the bonding part as a series of processes including the second bonding process without moving. Therefore, when the above manufacturing method is used, it is difficult to cause a displacement due to movement in the XY directions, and the double bonding portion can be reliably formed on the second bonding portion.
  • the present invention provides the following.
  • the double bonding portion is formed by ball bonding.
  • the present invention provides the following.
  • a first bonding step in which one end of the first wire is wire-bonded to the electrode to form a first bonding portion
  • a double bonder is formed by bonding one end of the second wire on the second bonding portion of the first wire bonded to the island to form a double bonding portion.
  • a method for manufacturing a semiconductor device comprising:
  • double bonding is performed by wire-bonding one end of the second wire on the second bonding portion of the first wire bonded to the island by the second bonding step by the double bonding step. Since the portion is formed, the thickness of the double bonding portion as the bonding portion between the first wire and the island can be increased. Therefore, the bonding strength of the double bonding portion to the island is increased, and the first wire can be hardly broken.
  • the capillaries for forming wire bonding are raised to the second bonding portion just after the second bonding step for forming the second bonding portion is finished, and then lowered again. Furthermore, it becomes possible to form a double bonding portion with high accuracy by performing wire bonding.
  • the double bonding step of forming the double bonding portion is performed successively after the second bonding step of forming the second bonding portion by wire bonding to the island, After forming the second bonding part by wire bonding the first wire to the second bonding part, the double bonding part can be formed in the second bonding part as a series of processes from the second bonding process without moving in the XY direction. it can. Therefore, it is difficult to cause a position shift due to movement in the XY directions, and a double bonding portion can be reliably formed in the second bonding portion.
  • the double bonding portion is formed by ball bonding.
  • the double bonding portion is formed by ball bonding with high bonding strength, a stronger double bonding portion can be formed. Obedience Therefore, the disconnection of the wire can be prevented more reliably.
  • the wire bonded to the island is disconnected due to, for example, a thermal shock or a temperature cycle at the time of mounting. It is possible to provide a method for manufacturing a semiconductor device that can prevent the occurrence of a significant increase in manufacturing process time, and a semiconductor device that can prevent the first wire from being disconnected.
  • FIG. 1 is a cross-sectional view schematically showing an example of a semiconductor device according to the first embodiment of the present invention.
  • the semiconductor device 30 is arranged at a predetermined interval from a semiconductor chip 6 having a plurality of electrodes 5 formed on the surface, an island 8 having the semiconductor chip 6 bonded to the surface, and an island 8.
  • the first wire 2a for electrically connecting the electrode 5 on the semiconductor chip 6 and the island 8, and the second bonding part 10 (not shown).
  • the formed double bonding part 25, the second wire 2b having the double bonding part 25 as one end, the first wire 2c for electrically connecting the electrode 5 and the lead terminal 13, and a resin package for sealing these members Part 12 is provided.
  • the double bonding portion 25 in which one end of the second wire 2 b is wire bonded is formed on the second bonding portion 10 of the first wire 2 a bonded to the island 8. Therefore, the thickness of the double bonding part 25 as a joint part between the first wire 2a and the island 8 is thick. Accordingly, the bonding strength of the double bonding portion 25 to the island 8 is increased, and the disconnection of the first wire 2a can be made difficult to occur.
  • the semiconductor device 30 after the second bonding step of wire bonding the first wire 2 a to the island 8, one end of the second wire 2 b is connected to the first wire 2 a bonded to the island 8. Since it can be manufactured using a manufacturing process in which a double bonding process for forming a double bonding part 25 by bonding on the second bonding part 10 (not shown) is performed, 1st wire 2 After forming a second bonding portion 10 by wire bonding a, a double bonding portion 25 can be formed on the second bonding portion 10 without moving in the XY direction. Accordingly, when the above method is used, the double bonding portion 25 can be surely formed on the second bonding portion 10 by making it difficult for displacement due to movement in the XY directions.
  • the double bonding portion 25 is formed by ball bonding, the bonding strength with the island 8 is high. Therefore, since the island 8 is firmly bonded, the disconnection of the first wire 2a can be more reliably prevented.
  • FIGS. 2A to 2D and FIGS. 3A to 3D are process diagrams schematically showing a process related to wire bonding, which is a part of the manufacturing process of the semiconductor device.
  • the wire 2 is inserted into the first pillar 1, and the electric torch 3 is opposed to the tip of the wire 2 and discharged between the wire 2 to heat and melt the tip of the wire 2.
  • Ball 4 is formed.
  • the ball 1 and the wire 2 on which the ball 4 is formed are lowered to bring the ball 4 into contact with the electrode 5 on the semiconductor chip 6 and the ball 1 is moved by the ball 1.
  • 4 is pressed against the electrode 5 and bonded to form a first bonding portion 9.
  • the semiconductor chip 6 is heated by a heater block (not shown) and the ball 4 is pressed, the ball 4 is thermocompression bonded to the electrode 5 to become a pressure-bonded ball 4 ′.
  • an ultrasonic wave may be applied simultaneously with the pressing by the capillary 1.
  • the process shown in FIG. 2 (b) corresponds to the first bonding process of the present invention.
  • the cab 1 moves on the island 8 along a predetermined trajectory and descends.
  • the island 8 is heated by a heater block (not shown), and the portion of the first wire 2a located below the first chirality 1 is pressed against the island 8 by the first chirality. 8 thermocompression bonded.
  • the clamper 7 moves upward while the wire 2 is clamped, so that the wire 2 is cut and the second bonding portion 10 is formed to form the first wire 2a.
  • Wiring is complete.
  • the steps shown in FIGS. 2 (c) and 2 (d) correspond to the second bonding step of the present invention.
  • the first wire 2 a is ball bonded to the electrode 5 of the semiconductor chip 6 in the first bonding portion 9, and is stitch bonded to the island 8 in the second bonding portion 10.
  • the tip of the wire 2 is discharged by causing the electric torch 3 to face the tip of the wire 2 inserted through the killer 1 and facing the wire 2.
  • Ball 24 is formed by heating and melting.
  • the gravity 1 and the wire 2 on which the ball 24 is formed are lowered to bring the ball 24 into contact with the second bonding portion 10 on the island 8, and the Thus, the ball 24 is pressed against the second bonding part 10 to be joined to form a double bonding part 25.
  • the semiconductor chip 6 is heated by a heater block (not shown), and the ball 24 is pressed against the second bonding part 10, so that the ball 24 is thermocompression bonded to the second bonding part 10 and double bonding is performed. Part 25 is formed.
  • ultrasonic waves may be applied at the same time as pressing by the pill 1.
  • the process shown in FIG. 3 (b) corresponds to the double bonding process of the present invention.
  • This double bonding process is carried out as a series of processes after the second bonding process, without the movement of the wire bonding device in the XY direction.
  • the second wire 2b is ball-bonded on the second bonding portion 10 that is stitch-bonded to the island 8 and has a small thickness and a low bonding strength, and a double bonding that has a large thickness and a high bonding strength.
  • Portion 25 can be formed.
  • the double bonding portion refers to a bonding portion obtained by performing wire bonding on the second bonding portion of the first wire bonded on the island and integrally bonding to the island.
  • the cavity 1 draws a predetermined trajectory and is located at another position on the island 8 different from the double bonding portion 25 (in the figure, the right direction of the double bonding portion 25). ) Move to and descend. At this time, the island 8 is heated by a heater block (not shown), and the axial side surface of the second wire 2b is pressed against the island 8, so that the second wire 2b is thermocompression bonded onto the island 8. .
  • the clamper 7 is lifted with the wire 2 clamped, whereby the wire 2 is cut and the second wire second bonding portion 11 is formed. Wiring of the second wire 2b is completed.
  • the second bonding process is performed on the second bonding portion 10 of the first wire 2a bonded to the land 8 by the second bonding process. Since the double bonding portion 25 is formed by wire bonding one end of the wire 2b, the thickness of the double bonding portion 25 as a bonding portion between the first wire 2a and the island 8 can be increased. Accordingly, the bonding strength of the double bonding portion 25 to the island 8 is increased, and the disconnection of the first wire 2a can be made difficult to occur.
  • the first pillar 1 for forming the wire bonding is raised immediately above and lowered again, so that the second bonding portion 10 Further, the wire bonding can be further performed to form the double bonding portion 25 with high accuracy.
  • the wire bonding apparatus performs the double bonding step of forming the double bonding portion 25 continuously after the second bonding step of forming the second bonding portion 10 by wire bonding to the island 8.
  • the first bonding 2 is bonded to the island 8 by wire bonding the first wire 2a to form the second bonding portion 10, and then the second bonding portion is a series of steps of the second bonding process force that does not move in the XY direction.
  • a double bonding portion 25 can be formed on 10. Accordingly, it is difficult to cause displacement due to movement in the XY directions, and the double bonding portion 25 can be reliably formed in the second bonding portion 10.
  • the double bonding portion 25 is formed by ball bonding having a high bonding strength, a stronger double bonding portion 25 can be formed. Therefore, disconnection of the first wire 2a can be prevented more reliably.
  • the second wire second bonding portion In the first embodiment, the case where the second wire second bonding portion is formed has been described. Force In the present invention, the second wire second bonding portion may not be formed.
  • the semiconductor device according to the second embodiment has substantially the same configuration as the semiconductor device according to the first embodiment except that the second wire is not present and the second wire second bonding part is not formed. Therefore, the description of the configuration is omitted, and here, the process related to wire bonding will be described. In addition, components corresponding to those of the semiconductor device according to the first embodiment will be described with the same reference numerals.
  • FIGS. 4 (a) to (d) and FIGS. 5 (a) to (d) show a process related to wire bonding, which is a part of the manufacturing process of the semiconductor device according to the second embodiment of the present invention. It is process drawing shown typically.
  • the wire 2 is inserted into the first pillar 1, and the tip of the wire 2 is heated and melted by discharging the wire 2 with the electric torch 3 facing the tip. Ball 4 is formed.
  • the ball 1 and the wire 2 on which the ball 4 is formed are lowered to bring the ball 4 into contact with the electrode 5 on the semiconductor chip 6, and the ball 1 is moved by the ball 1.
  • 4 is pressed against the electrode 5 and bonded to form a first bonding portion 9.
  • the semiconductor chip 6 is heated by a heater block (not shown) and the ball 4 is pressed, the ball 4 is thermocompression bonded to the electrode 5 to become a pressure-bonded ball 4 ′.
  • an ultrasonic wave may be applied simultaneously with the pressing by the capillary 1.
  • the process shown in FIG. 4 (b) corresponds to the first bonding process of the present invention.
  • the first movement moves on the island 8 along a predetermined locus and descends.
  • the island 8 is heated by a heater block (not shown), and the portion of the first wire 2a located below the first chirality 1 is pressed against the island 8 by the first chirality. 8 thermocompression bonded.
  • FIG. 4 (d) the clamper 7 moves upward while clamping the wire 2, so that the wire 2 is cut and the second bonding portion 10 is formed, thereby forming the first wire 2a. Wiring is complete.
  • the steps shown in FIGS. 4C and 4D correspond to the second bonding step of the present invention.
  • the first wire 2a is bonded to the electrode 5 of the semiconductor chip 6 in the first bonding portion 9. While one bond is bonded, the second bonding part 10 is stitch bonded to the island 8.
  • the tip of the wire 2 is discharged by causing the electric torch 3 to face the tip of the wire 2 inserted through the sway 1 and causing the electric torch 3 to discharge.
  • Ball 34 is formed by heating and melting.
  • the gravity 1 and the wire 2 forming the ball 34 are lowered to bring the ball 34 into contact with the second bonding portion 10 on the island 8, and the Thus, the ball 34 is pressed against the second bonding portion 10 to be joined to form the double bonding portion 25.
  • the semiconductor chip 6 is heated by a heater block (not shown), and the ball 34 is pressed against the second bonding part 10, so that the ball 34 is thermocompression bonded to the second bonding part 10 and double bonding is performed. Part 25 is formed.
  • ultrasonic waves may be applied at the same time as pressing by the pill 1.
  • the process shown in FIG. 5 (b) corresponds to the double bonding process of the present invention.
  • This double bonding process is performed as a series of processes after the second bonding process, without the movement of the wire bonding device in the XY direction.
  • the second wire 2b is ball-bonded on the second bonding portion 10 that is stitch-bonded to the island 8 and has a small thickness and a low bonding strength, and a double bonding that has a large thickness and a high bonding strength.
  • Portion 25 can be formed.
  • the steps up to here are the same as the manufacturing steps according to the first embodiment.
  • the clamper 7 rises while the wire 2 is clamped. As a result, the metal wire 2 is cut at the base of the double bonding portion 25.
  • the wire 2 is lifted while being clamped by the clamper 7 of the wire bonding apparatus, and the second wire second is cut. It is also possible not to form the bonding part.
  • the double bonding portion is pulled upward, which may reduce the bonding strength. It is desirable to cut the wire under conditions that reduce the force.
  • the position of the double bonding portion formed on the island is not particularly limited, but the wire bonding apparatus can be reached without contact with the semiconductor chip. In range, it is desirable to be close to a semiconductor chip. The closer to the semiconductor chip, the more the area on the island is, the smaller the difference in change due to thermal expansion between the island and the resin package part, so the first wire is less likely to break because the relative slip at the interface is small. .
  • the double bonding portion formed on the second bonding portion may be formed on at least a part of the second bonding portion.
  • the double bonding portion may be formed not on the second bonding portion but on a part of the first wire (for example, the first wire in the vicinity of the second bonding portion). If a double bonding part is formed in a part of the first wire, it is possible to firmly bond the first wire to the island and increase the bonding strength of the first wire to the island. That's it.
  • the bonding area of the double bonding portion with the island is the same as that of the first bonding portion, that is, a force that is the same as the size of the ball.
  • the size of the ball can be increased by using a wire and the area of the double bonding part formed by ball bonding can be increased. It is a force that can increase the bonding strength by bonding to the island over a large area.
  • the position of the second wire second bonding portion is not particularly limited, but is desirably in the vicinity of the double bonding portion. This is because, in the vicinity of the double bonding part, the moving distance of the wire bonding apparatus is small, and the process time does not increase. In addition, the shorter the second wire, the more cost can be reduced.
  • the curved shape of the second wire is not particularly limited, but a curved shape that extends substantially horizontally with respect to the island plane is desirable.
  • it is desirable that the top of the second wire is lower than the top of the curved shape of the first wire.
  • the top of the second wire is low, however, since the thickness of the resin package portion on the upper surface of the semiconductor device can be reduced, a thin mold package can be obtained.
  • a method for manufacturing a semiconductor device in which a semiconductor chip and an island are electrically connected has been described.
  • the method for manufacturing a semiconductor device according to the present invention is not limited to this example.
  • the semiconductor chip and the lead terminal are connected, it can also be used when connecting the island or the lead terminal with other elements (for example, optical elements) bonded on the island.
  • the resin used in forming the resin package part is not particularly limited.
  • a thermosetting epoxy resin as the main component of the resin and a phenol resin as the curing agent component.
  • a heat-resistant thermoplastic resin such as PPS (polyphenylene sulfide) resin or PPE (polyphenylene ether) resin as the main component of the resin.
  • the inorganic filler include quartz glass, crystalline silica, and fused silica, which are not particularly limited.
  • the wire used in the present invention is not particularly limited. Gold (Au), aluminum (A1), copper (Cu), platinum (Pt), palladium (Pd), silver (Ag), and , Gold alloy, aluminum alloy, copper alloy, platinum alloy, palladium alloy, silver alloy and the like.
  • FIG. 1 is a longitudinal sectional view schematically showing an example of a semiconductor device according to a first embodiment.
  • FIG. 2 is a process diagram schematically showing an example of a manufacturing process of the semiconductor device according to the first embodiment.
  • FIG. 3 is a process chart schematically showing an example of a manufacturing process of the semiconductor device according to the first embodiment.
  • FIG. 4 is a process diagram schematically showing an example of a manufacturing process of a semiconductor device according to a second embodiment. is there.
  • FIG. 5 is a process chart schematically showing an example of a manufacturing process of a semiconductor device according to a second embodiment.
  • FIG. 6 is a process diagram schematically showing an example of a manufacturing process of a conventional semiconductor device.
  • FIG. 7 is a longitudinal sectional view schematically showing the semiconductor device manufactured by the manufacturing process shown in FIG. 6.
  • FIG. 8 is a process diagram schematically showing another example of a conventional semiconductor device manufacturing process.
  • FIG. 9 is a process diagram schematically showing another example of the manufacturing process of the conventional semiconductor device.
  • FIG. 10 is a longitudinal sectional view schematically showing a semiconductor device manufactured by the manufacturing process shown in FIGS. 8 and 9.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本発明は、実装時等における熱衝撃や温度サイクル等によって、アイランドにワイヤボンディングされたワイヤが断線してしまうことを確実に防止し、さらに、製造工程時間の大幅な増大を起こすことを防止し得る半導体装置を提供することを目的とするものであり、本発明の半導体装置は、半導体チップがアイランドの表面にダイボンディングされ、半導体チップの表面に形成された電極に第１ワイヤの一端がワイヤボンディングされて第１ボンディング部が形成されるとともに、第１ワイヤの他端がアイランドにワイヤボンディングされて第２ボンディング部が形成されており、且つ、樹脂封止された半導体装置であって、アイランド上にワイヤボンディングされた第１ワイヤの第２ボンディング部上には、第２ワイヤがワイヤボンディングされることにより形成されたダブルボンディング部が設けられていることを特徴とする。

Description

明 細 書
半導体装置及び半導体装置の製造方法
技術分野
[0001] 本出願は、 2005年 4月 15日に出願された日本国特許出願 2005— 118625号を基 礎出願として優先権主張する出願である。
本発明は、半導体装置及び半導体装置の製造方法に関する。
背景技術
[0002] 従来から、 LSI等の半導体チップを備えた半導体装置の中には、アイランドに半導体 チップがダイボンディングされ、この半導体チップの上面に形成された電極とアイラン ドとがワイヤで接続された半導体装置が存在する。この半導体装置の製造工程の一 部であるワイヤボンディングに係る工程について、図 6を用いて説明する。
[0003] 図 6 (a)〜 (d)は、従来の半導体装置の製造工程の一例を模式的に示す工程図であ る。
まず図 6 (a)に示すようにワイヤ 102をキヤビラリ 101に挿通し、その先端に電気トー チ 103を対向させてワイヤ 102との間で放電させることにより、ワイヤ 102の先端をカロ 熱、溶融し、ボール 104を形成する。
[0004] 次に、図 6 (b)に示すように、キヤビラリ 101とボール 104を形成したワイヤ 102とを下 降させ、ボール 104を半導体チップ 106上の電極 105に接触させるとともに、キヤビラ リ 101によりボール 104を電極 105に押し付けて接合させ、第 1ボンディング部 109を 形成する（ファーストボンディング)。この工程では、半導体チップ 106がヒータブロッ ク（図示せず）により加熱されるとともに、ボール 104が押圧されるため、ボール 104は 、電極 105に熱圧着されて圧着ボール 104' となる。このとき、キヤビラリ 101による 押圧と同時に超音波を印加する場合もある。
[0005] 次に、図 6 (c)に示すように、キヤビラリ 101は所定の軌跡を描いてアイランド 108の上 に移動し、下降する。このとき、アイランド 108がヒータブロック（図示せず）により加熱 されるとともに、第 1ワイヤ 102aのキヤビラリ 101の下に位置する部分がキヤビラリ 101 によりアイランド 108に押し付けられるため、第 1ワイヤ 102aは、アイランド 108上に熱 圧着される。
[0006] 次に、図 6 (d)に示すように、クランパ 107はワイヤ 102をクランプしたまま上昇するの で、ワイヤ 102が切断され、第 2ボンディング部 110が形成されて第 1ワイヤ 102aの 配線が完了する。
このように、第 1ワイヤ 102aは、第 1ボンディング部 109では半導体チップ 106の電極 105にボールボンディングされる一方、第 2ボンディング部 110ではアイランド 108に ステッチボンディングされる。
[0007] 図 7は、上記製造工程により製造された半導体装置を模式的に示す縦断面図である 図 7に示すように、半導体装置 100は、表面に複数の電極 105が形成された半導体 チップ 106、その半導体チップ 106が表面にボンディングされたアイランド 108、アイ ランド 108と所定の間隔をおいて配設された複数本のリード端子 111、半導体チップ 106上の電極 105とアイランド 108とを電気的に接続する第 1ワイヤ 102a、電極 105 とリード端子 111とを電気的に接続する第 1ワイヤ 102b、及び、これら部材を封止す る榭脂パッケージ部 112を備えて 、る。
また、第 1ワイヤ 102aは、第 1ボンディング部 109では、半導体チップ 106の電極 10 5にボールボンディングされる一方、第 2ボンディング部 110では、アイランド 108にス テツチボンディングされて 、る。
[0008] 図 7に示した半導体装置 100は、例えば、半田リフローによってプリント基板等に実 装される力 実装時に、例えば、 Cu合金力もなるアイランド 108及び熱硬化性のェポ キシ榭脂からなる榭脂パッケージ部 112が加熱されると、夫々が固有の熱膨張係数 に応じた比率で膨張するため、アイランド 108と榭脂パッケージ部 112との熱膨張係 数の違いに起因して、アイランド 108と榭脂パッケージ部 112との界面において相対 的な滑りが生じ、第 1ワイヤ 102aが断線する場合があった。
特に、第 2ボンディング部 110では、第 1ワイヤ 102aとアイランド 108との接続がステ ツチボンディングであり、その肉厚が薄く接合強度が小さいため、第 2ボンディング部 110に亀裂が生じたり、第 2ボンディング部 110がアイランド 108から剥離したりするこ とにより、接合が外れて断線する場合が多カゝつた。 [0009] このような問題を解決すベぐ従来、例えば、アイランド上に形成されたバンプ上にヮ ィャがステッチボンディングにより接合された構造を有する半導体装置が存在する（ 例えば、特許文献 1参照)。まず、この半導体装置の製造工程の一部であるワイヤボ ンデイングに係る工程について、図 8、 9を用いて説明する。
[0010] 図 8 (a)〜（c)及び図 9 (a)〜（d)は、従来の半導体装置の製造工程の他の一例を模 式的に示す工程図である。
図 8 (a)〜 (c)は、アイランド上にバンプを形成する工程を模式的に示す工程図であ り、図 9 (a)〜（d)は、第 1ワイヤをワイヤボンディングする工程を模式的に示す工程図 である。
まず、図 8 (a)に示すように、ワイヤ 102をキヤビラリ 101に挿通し、その先端に電気ト ーチ 103を対向させワイヤ 102との間で放電させる事により、ワイヤ 102の先端をカロ 熱、溶融してボール 104を形成する。
[0011] 次に、図 8 (b)に示すように、キヤビラリ 101を下降させ、キヤビラリ 101によりボール 1 04をアイランド 128に押し付け、接合する。この工程では、アイランド 128がヒータブ ロック（図示せず）により加熱されるとともに、ボール 104がアイランド 128に押し付けら れるため、ボール 104は、アイランド 128に熱圧着されて圧着ボール 104' となる。こ のとき、キヤビラリ 101による押圧と同時に超音波を印加する場合もある。
[0012] 次に、図 8 (c)に示すように、クランパ 107は、ワイヤ 2をクランプしたまま上昇する。こ れにより、金属ワイヤ 102が圧着ボール 104' との付け根で切断され、アイランド 128 上にバンプ 134が形成される。
[0013] 次に、図 9 (a)に示すように、ワイヤ 102をキヤビラリ 101に挿通し、その先端に電気ト ーチ 103を対向させてワイヤ 102との間で放電させることにより、ワイヤ 102の先端を 加熱、溶融してボール 104を形成する。
[0014] 次に、図 9 (b)に示すように、キヤビラリ 101を下降させ、キヤビラリ 101によりボール 1 04を半導体チップ 126上の電極 125に押し付けて接合し、第 1ボンディング部 129を 形成する。この工程では、半導体チップ 126がヒータブロック（図示せず）により加熱 されるとともに、ボール 104が電極 125に押し付けられるため、ボール 104は、電極 1 25に熱圧着されて圧着ボール 104^ となる。このとき、キヤビラリ 101による押圧と同 時に超音波を印加する場合もある。
[0015] 次に、図 9 (c)に示すように、キヤビラリ 101は所定の軌跡を描いて、その上にバンプ 134を形成したアイランド 108の上に移動し、下降する。このとき、アイランド 108がヒ 一タブロック（図示省略）により加熱されるとともに、第 1ワイヤ 102cのキヤビラリ 101の 下に位置する部分がキヤビラリ 101によりアイランド 108上のバンプ 134に押し付けら れるため、第 1ワイヤ 102cは、アイランド 108上のバンプ 134に熱圧着される。
[0016] 次に、図 9 (d)に示すように、クランパ 107はワイヤ 102をクランプしたまま上昇するの で、ワイヤ 102が切断され、第 2ボンディング部 130が形成されて、第 1ワイヤ 102cの 配線が完了する。
上記方法では、第 1ワイヤ 102cは、第 1ボンディング部 129では半導体チップ 126の 電極 125上にボールボンディングされる一方、第 2ボンディング部 130ではアイランド 128上のバンプ 134にステッチボンディングされる。
[0017] 図 10は、上記製造工程により製造された半導体装置の縦断面図である。
図 10に示すように、半導体装置 120は、表面に複数の電極 125が形成された半導 体チップ 126、この半導体チップ 126が表面にボンディングされたアイランド 128、ァ ィランド 108と所定の間隔をおいて配設された複数本のリード端子 131、半導体チッ プ 126上の電極 125とアイランド 128とを電気的に接続する第 1ワイヤ 102c、電極 12 5とリード端子 131とを電気的に接続する第 1ワイヤ 102d、及び、これら部材を封止 する榭脂パッケージ部 132を備えて ヽる。
第 1ワイヤ 102cは、第 1ボンディング部 129では半導体チップ 126の電極 125にボー ルボンデイングされる一方、第 2ボンディング部 130では、アイランド 128上のバンプ 1 34にステッチボンディングされて!/、る。
[0018] 図 10に示した半導体装置 120によれば、第 2ボンディング部 130において第 1ワイヤ 102cは、第 1ワイヤ 102cと同一の金属組成であるバンプ 134にステッチボンディン グされているため、バンプ 134の厚み分だけ接合部分の肉厚を厚くすることができる 。従って、第 2ボンディング部 130での接合強度が大きくなり、第 1ワイヤ 102cの断線 が生じ難くなる。
[0019] 特許文献 1：特開 2003 - 309142号公報 発明の開示
発明が解決しょうとする課題
[0020] しかしながら、特許文献 1に記載の半導体装置では、バンプを形成した後、ワイヤボ ンデイング装置のキヤビラリは、一度、形成したバンプの上方の位置から半導体チッ プの電極の上方に移動して第 1ボンディングを行い、その後、再びバンプの上方に 戻り、第 2ボンディングを行わなければならないため、位置ずれを起こし易ぐ歩留り が悪くなるといった問題が発生する可能性があった。また、別工程でバンプを形成す ることによる製造工程時間の増大といった問題もあった。
[0021] 本発明は、上述した課題に鑑みてなされたものであり、その目的は、例えば実装時に おける熱衝撃や温度サイクル等によって、アイランドにワイヤボンディングされたワイ ャが断線してしまうことを確実に防止し、さらに、製造工程時間の大幅な増大を起こ すことを防止し得る半導体装置、及び、半導体装置の製造方法を提供することにある 課題を解決するための手段
[0022] 上述した課題を解決するために、本発明は、以下のようなものを提供する。
(1) 半導体チップがアイランドの表面にダイボンディングされ、上記半導体チップの 表面に形成された電極に第 1ワイヤの一端がワイヤボンディングされて第 1ボンディン グ部が形成されるとともに、上記第 1ワイヤの他端が上記アイランドにワイヤボンディン グされて第 2ボンディング部が形成されており、且つ、榭脂封止された半導体装置で あって、
上記アイランド上にワイヤボンディングされた上記第 1ワイヤの上記第 2ボンディング 部上には、第 2ワイヤがワイヤボンディングされることにより形成されたダブルボンディ ング部が設けられて ヽることを特徴とする半導体装置。
[0023] (1)の発明によれば、アイランドにボンディングされた第 1ワイヤの第 2ボンディング部 上に、第 2ワイヤの一端力ワイヤボンディングされたダブルボンディング部が形成され ているため、第 1ワイヤとアイランドとの接合部としてのダブルボンディング部の肉厚が 厚い。従って、ダブルボンディング部のアイランドへの接合強度が大きくなり、第 1ワイ ャの断線を生じ難くすることができる。 [0024] また、（1)の発明によれば、アイランドにワイヤボンディングする第 2ボンディング工程 の次に、第 2ワイヤの一端を、上記アイランドにボンディングされた第 1ワイヤのボンデ イング部上にボンディングする工程を行う製造方法を用いて製造することができるた め、ワイヤボンディング装置のキヤビラリは、アイランドに第 1ワイヤをワイヤボンディン グして第 2ボンディング部を形成した後、 X—Y方向に移動することなぐ第 2ボンディ ング工程力ゝらの一連の工程としてボンディング部上にダブルボンディング部を形成す ることができる。従って、上記製造方法を用いた場合には、 X—Y方向の移動による 位置ずれを起こし難くして、第 2ボンディング部上にダブルボンディング部を確実に形 成することができる。
[0025] さらに、第 2ボンディング工程とダブルボンディング工程との間に、キヤビラリが X— Y 方向に移動することがなぐこれらの工程が一連の工程として行われるため、工程時 間が増大することを防止することができる。
[0026] さら〖こ、本発明は、以下のようなものを提供する。
(2) 上記（1)の半導体装置であって、
上記ダブルボンディング部は、ボールボンディングにより形成されて ヽることを特徴と する。
[0027] (2)の発明によれば、ダブルボンディング部力 ボールボンディングにより形成されて いるため、アイランドとの接合強度が大きい。従って、強固にアイランドと接合されてい るため、ワイヤの断線をより確実に防止することができる。
[0028] さら〖こ、本発明は、以下のようなものを提供する。
(3) アイランドにダイボンディングされた半導体チップ上の電極と上記アイランドとを ワイヤボンディングにより接続する半導体装置の製造方法であって、
第 1ワイヤの一端を、上記電極にワイヤボンディングして第 1ボンディング部を形成す る第 1ボンディング工程と、
上記第 1ワイヤの他端を、上記アイランドにワイヤボンディングして第 2ボンディング部 を形成する第 2ボンディング工程と、
第 2ワイヤの一端を、上記アイランドにボンディングされた上記第 1ワイヤの上記第 2 ボンディング部上にボンディングしてダブルボンディング部を形成するダブルボンデ イング工程と
を備えたことを特徴とする半導体装置の製造方法。
[0029] (3)の発明によれば、第 2ボンディング工程によりアイランドにボンディングされた第 1 ワイヤの第 2ボンディング部上に、ダブルボンディング工程により、第 2ワイヤの一端を ワイヤボンディングしてダブルボンディング部を形成するため、第 1ワイヤとアイランド との接合部としてのダブルボンディング部の肉厚を厚くすることができる。従って、ダ ブルボンデイング部のアイランドへの接合強度が大きくなり、第 1ワイヤの断線を生じ 難くすることができる。
[0030] また、例えば、ワイヤボンディングを形成するためのキヤビラリを、第 2ボンディング部 を形成する第 2ボンディング工程の終了後に、直上に上昇させ、再度、降下させるだ けで、第 2ボンディング部に更にワイヤボンディングを行ってダブルボンディング部の 形成を精度良く行うことが可能となる。
[0031] つまり、アイランドにワイヤボンディングして第 2ボンディング部を形成する第 2ボンデ イング工程の次に連続してダブルボンディング部を形成するダブルボンディング工程 を行うため、ワイヤボンディング装置のキヤビラリは、アイランドに第 1ワイヤをワイヤボ ンデイングして第 2ボンディング部を形成した後、 X—Y方向に移動することなぐ第 2 ボンディング工程からの一連の工程として第 2ボンディング部にダブルボンディング 部を形成することができる。従って、 X—Y方向の移動による位置ずれを起こし難くし て、第 2ボンディング部にダブルボンディング部を確実に形成することができる。
[0032] さらに、第 2ボンディング工程とダブルボンディング工程との間に、キヤビラリが X— Y 方向に移動することがなぐこれらの工程が一連の工程として行われるため、工程時 間が増大することを防止することができる。
[0033] さら〖こ、本発明は、以下のようなものを提供する。
(4) 上記 (3)の半導体装置の製造方法であって、
上記ダブルボンディング工程において、上記ダブルボンディング部を、ボールボンデ イングにより形成することを特徴とする。
[0034] (4)の発明によれば、ダブルボンディング部を、接合強度が大き 、ボールボンディン グにより形成するため、より強固なダブルボンディング部を形成することができる。従 つて、ワイヤの断線をより確実に防止することができる。
発明の効果
[0035] 本発明によれば、例えば実装時における熱衝撃や温度サイクル等によって、アイラン ドにワイヤボンディングされたワイヤが断線してしまうことをダブルボンディングしない 構成を採用した場合に比べてより確実に防止し、さらに、製造工程時間の大幅な増 大を起こすことを防止し得る半導体装置の製造方法、及び、第 1ワイヤの断線を防止 し得る半導体装置を提供することができる。
発明を実施するための最良の形態
[0036] [第 1実施形態]
図 1は、本発明の第 1実施形態に係る半導体装置の一例を模式的に示す断面図で ある。
図 1に示すように、半導体装置 30は、表面に複数の電極 5が形成された半導体チッ プ 6、その半導体チップ 6が表面にボンディングされたアイランド 8、アイランド 8と所定 の間隔をおいて配設された複数本のリード端子 13、半導体チップ 6上の電極 5とアイ ランド 8とを電気的に接続する第 1ワイヤ 2a、第 2ボンディング部 10 (図示せず)上に ボールボンディングすることにより形成されたダブルボンディング部 25、ダブルボンデ イング部 25を一端とする第 2ワイヤ 2b、電極 5とリード端子 13とを電気的に接続する 第 1ワイヤ 2c、及び、これら部材を封止する榭脂パッケージ部 12を備えている。
[0037] 半導体装置 30によれば、アイランド 8にボンディングされた第 1ワイヤ 2aの第 2ボンデ イング部 10上に、第 2ワイヤ 2bの一端がワイヤボンディングされたダブルボンディング 部 25が形成されているため、第 1ワイヤ 2aとアイランド 8との接合部としてのダブルボ ンデイング部 25の肉厚が厚い。従って、ダブルボンディング部 25のアイランド 8への 接合強度が大きくなり、第 1ワイヤ 2aの断線を生じ難くすることができる。
[0038] また、半導体装置 30によれば、第 1ワイヤ 2aをアイランド 8にワイヤボンディングする 第 2ボンディング工程の次に、第 2ワイヤ 2bの一端を、アイランド 8にボンディングされ た第 1ワイヤ 2aの第 2ボンディング部 10 (図示せず）上にボンディングしてダブルボン デイング部 25を形成するダブルボンディング工程を行う製造工程を用いて製造する ことができるため、ワイヤボンディング装置のキヤビラリ 1は、アイランド 8に第 1ワイヤ 2 aをワイヤボンディングして第 2ボンディング部 10を形成した後、 X— Y方向に移動す ることなぐ第 2ボンディング部 10上にダブルボンディング部 25を形成することができ る。従って、上記方法を用いた場合には、 X—Y方向の移動による位置ずれを起こし 難くして、第 2ボンディング部 10上にダブルボンディング部 25を確実に形成すること ができる。
また、半導体装置 30によれば、ダブルボンディング部 25が、ボールボンディングによ り形成されているため、アイランド 8との接合強度が大きい。従って、強固にアイランド 8と接合されているため、第 1ワイヤ 2aの断線をより確実に防止することができる。
[0039] 図 2 (a)〜（d)及び図 3 (a)〜（d)は、上記半導体装置の製造工程の一部であるワイ ャボンディングに係る工程を模式的に示す工程図である。
まず、図 2 (a)に示すようにワイヤ 2をキヤビラリ 1に挿通し、その先端に電気トーチ 3を 対向させてワイヤ 2との間で放電させることにより、ワイヤ 2の先端を加熱、溶融してボ ール 4を形成する。
[0040] 次に、図 2 (b)に示すように、キヤビラリ 1とボール 4を形成したワイヤ 2とを下降させ、 ボール 4を半導体チップ 6上の電極 5に接触させるとともに、キヤビラリ 1によりボール 4 を電極 5に押し付けて接合させ、第 1ボンディング部 9を形成する。この工程では、半 導体チップ 6がヒータブロック（図示せず）により加熱されるとともに、ボール 4が押圧さ れるため、ボール 4は、電極 5に熱圧着されて圧着ボール 4' となる。このとき、キヤピ ラリ 1による押圧と同時に超音波を印加する場合もある。図 2 (b)に示す工程は、本発 明の第 1ボンディング工程に相当するものである。
[0041] 次に、図 2 (c)に示すように、キヤビラリ 1は所定の軌跡を描いてアイランド 8の上に移 動し、下降する。このとき、アイランド 8がヒータブロック（図示省略）により加熱されると ともに、第 1ワイヤ 2aのキヤビラリ 1の下に位置する部分がキヤビラリ 1によりアイランド 8に押し付けられるため、第 1ワイヤ 2aは、アイランド 8上に熱圧着される。
[0042] 次に、図 2 (d)に示すように、クランパ 7はワイヤ 2をクランプしたまま上昇するので、ヮ ィャ 2が切断され、第 2ボンディング部 10が形成されて第 1ワイヤ 2aの配線が完了す る。図 2 (c)、（d)に示す工程は、本発明の第 2ボンディング工程に相当するものであ る。 このように、第 1ワイヤ 2aは、第 1ボンディング部 9では、半導体チップ 6の電極 5にボ 一ルボンデイングされる一方、第 2ボンディング部 10では、アイランド 8にステッチボン デイングされる。
[0043] 次に、図 3 (a)に示すように、キヤビラリ 1に挿通されたワイヤ 2の先端に電気トーチ 3を 対向させてワイヤ 2との間で放電させることにより、ワイヤ 2の先端を加熱、溶融してボ ール 24を形成する。
[0044] 次に、図 3 (b)に示すように、キヤビラリ 1とボール 24を形成したワイヤ 2とを下降させ、 ボール 24をアイランド 8上の第 2ボンディング部 10に接触させるとともに、キヤビラリ 1 によりボール 24を第 2ボンディング部 10に押し付けて接合させ、ダブルボンディング 部 25を形成する。この工程では、半導体チップ 6がヒータブロック（図示せず）により 加熱されるとともに、ボール 24が第 2ボンディング部 10に押圧されるため、ボール 24 が第 2ボンディング部 10に熱圧着されてダブルボンディング部 25を形成する。このと き、キヤビラリ 1による押圧と同時に超音波を印加する場合もある。図 3 (b)に示すェ 程は、本発明のダブルボンディング工程に相当するものである。
このダブルボンディング工程は、第 2ボンディング工程の次に、ワイヤボンディング装 置のキヤビラリが X—Y方向に移動することなぐ一連の工程として行われるものであ る。
[0045] このように、アイランド 8にステッチボンディングされた肉厚が薄く接合強度が小さい第 2ボンディング部 10上に、第 2ワイヤ 2bをボールボンディングし、肉厚が厚く接合強 度が大きいダブルボンディング部 25を形成することができる。
本発明において、ダブルボンディング部とは、アイランド上にボンディングされた第 1 ワイヤの第 2ボンディング部にさらにワイヤボンディングを行って、一体的にアイランド に接合した接合部をいう。
[0046] 次に、図 3 (c)に示すように、キヤビラリ 1は所定の軌跡を描いてダブルボンディング部 25とは異なるアイランド 8上の他の位置（図では、ダブルボンディング部 25の右方向） に移動し、下降する。このとき、アイランド 8がヒータブロック（図示せず）により加熱さ れるとともに、第 2ワイヤ 2bの軸方向側面がアイランド 8に押圧されるため、第 2ワイヤ 2bは、アイランド 8上に熱圧着される。 [0047] 次に、図 3 (d)に示すように、クランパ 7はワイヤ 2をクランプしたまま上昇することによ り、ワイヤ 2が切断され、第 2ワイヤ第 2ボンディング部 11が形成されて第 2ワイヤ 2bの 配線が完了する。
[0048] 第 1実施形態に係る半導体装置の製造方法よれば、第 2ボンディング工程により、ァ ィランド 8にボンディングされた第 1ワイヤ 2aの第 2ボンディング部 10上に、ダブルボ ンデイング工程により、第 2ワイヤ 2bの一端をワイヤボンディングしてダブルボンディ ング部 25を形成するため、第 1ワイヤ 2aとアイランド 8との接合部としてのダブルボン デイング部 25の肉厚を厚くすることができる。従って、ダブルボンディング部 25のアイ ランド 8への接合強度が大きくなり、第 1ワイヤ 2aの断線を生じ難くすることができる。
[0049] また、ワイヤボンディングを形成するためのキヤビラリ 1を、第 2ボンディング部 10を形 成する第 2ボンディング工程の終了後に、直上に上昇させ、再度、降下させるだけで 、第 2ボンディング部 10に更にワイヤボンディングを行ってダブルボンディング部 25 の形成を精度良く行うことが可能となる。
[0050] つまり、アイランド 8にワイヤボンディングして第 2ボンディング部 10を形成する第 2ボ ンデイング工程の次に連続してダブルボンディング部 25を形成するダブルボンディン グ工程を行うため、ワイヤボンディング装置のキヤビラリ 1は、アイランド 8に第 1ワイヤ 2aをワイヤボンディングして第 2ボンディング部 10を形成した後、 X— Y方向に移動 することなぐ第 2ボンディング工程力 の一連の工程として第 2ボンディング部 10に ダブルボンディング部 25を形成することができる。従って、 X—Y方向の移動による位 置ずれを起こし難くして、第 2ボンディング部 10にダブルボンディング部 25を確実に 形成することができる。
[0051] さらに、第 2ボンディング工程とダブルボンディング工程との間に、キヤビラリ 1が X— Y 方向に移動することがなぐこれらの工程が一連の工程として行われるため、工程時 間が増大することを防止することができる。
[0052] また、ダブルボンディング部 25を、接合強度が大きいボールボンディングにより形成 するため、より強固なダブルボンディング部 25を形成することができる。従って、第 1 ワイヤ 2aの断線をより確実に防止することができる。
[0053] 第 1実施形態では、第 2ワイヤ第 2ボンディング部を形成する場合について説明した 力 本発明においては、第 2ワイヤ第 2ボンディング部を形成しなくてもよい。
[0054] [第 2実施形態]
第 2実施形態に係る半導体装置は、第 2ワイヤが存在せず、第 2ワイヤ第 2ボンディン グ部が形成されていない点以外は、第 1実施形態に係る半導体装置と略同様の構成 であるから、その構成についての説明については省略し、ここでは、ワイヤボンディン グに係る工程について説明することとする。また、第 1実施形態に係る半導体装置と 対応する構成要素には同一の符号を付して説明することとする。
[0055] 図 4 (a)〜(d)及び図 5 (a)〜(d)は、本発明の第 2実施形態に係る半導体装置の製 造工程の一部であるワイヤボンディングに係る工程を模式的に示す工程図である。 まず、図 4 (a)に示すようにワイヤ 2をキヤビラリ 1に挿通し、その先端に電気トーチ 3を 対向させてワイヤ 2との間で放電させることにより、ワイヤ 2の先端を加熱、溶融してボ ール 4を形成する。
[0056] 次に、図 4 (b)に示すように、キヤビラリ 1とボール 4を形成したワイヤ 2とを下降させ、 ボール 4を半導体チップ 6上の電極 5に接触させるとともに、キヤビラリ 1によりボール 4 を電極 5に押し付けて接合させ、第 1ボンディング部 9を形成する。この工程では、半 導体チップ 6がヒータブロック（図示せず）により加熱されるとともに、ボール 4が押圧さ れるため、ボール 4は、電極 5に熱圧着されて圧着ボール 4' となる。このとき、キヤピ ラリ 1による押圧と同時に超音波を印加する場合もある。図 4 (b)に示す工程は、本発 明の第 1ボンディング工程に相当するものである。
[0057] 次に、図 4 (c)に示すように、キヤビラリ 1は所定の軌跡を描いてアイランド 8の上に移 動し、下降する。このとき、アイランド 8がヒータブロック（図示省略）により加熱されると ともに、第 1ワイヤ 2aのキヤビラリ 1の下に位置する部分がキヤビラリ 1によりアイランド 8に押し付けられるため、第 1ワイヤ 2aは、アイランド 8上に熱圧着される。
[0058] 次に、図 4 (d)に示すように、クランパ 7はワイヤ 2をクランプしたまま上昇するので、ヮ ィャ 2が切断され、第 2ボンディング部 10が形成されて第 1ワイヤ 2aの配線が完了す る。図 4 (c)、（d)に示す工程は、本発明の第 2ボンディング工程に相当するものであ る。
このように、第 1ワイヤ 2aは、第 1ボンディング部 9では、半導体チップ 6の電極 5にボ 一ルボンデイングされる一方、第 2ボンディング部 10では、アイランド 8にステッチボン デイングされる。
[0059] 次に、図 5 (a)に示すように、キヤビラリ 1に挿通されたワイヤ 2の先端に電気トーチ 3を 対向させてワイヤ 2との間で放電させることにより、ワイヤ 2の先端を加熱、溶融してボ ール 34を形成する。
[0060] 次に、図 5 (b)に示すように、キヤビラリ 1とボール 34を形成したワイヤ 2とを下降させ、 ボール 34をアイランド 8上の第 2ボンディング部 10に接触させるとともに、キヤビラリ 1 によりボール 34を第 2ボンディング部 10に押し付けて接合させ、ダブルボンディング 部 25を形成する。この工程では、半導体チップ 6がヒータブロック（図示せず）により 加熱されるとともに、ボール 34が第 2ボンディング部 10に押圧されるため、ボール 34 が第 2ボンディング部 10に熱圧着されてダブルボンディング部 25を形成する。このと き、キヤビラリ 1による押圧と同時に超音波を印加する場合もある。図 5 (b)に示すェ 程は、本発明のダブルボンディング工程に相当するものである。
このダブルボンディング工程は、第 2ボンディング工程の次に、ワイヤボンディング装 置のキヤビラリが X—Y方向に移動することなぐ一連の工程として行われるものであ る。
[0061] このように、アイランド 8にステッチボンディングされた肉厚が薄く接合強度が小さい第 2ボンディング部 10上に、第 2ワイヤ 2bをボールボンディングし、肉厚が厚く接合強 度が大きいダブルボンディング部 25を形成することができる。なお、ここまでの工程 は、第 1実施形態に係る製造工程と同様の工程である。
[0062] 次に、図 5 (c)に示すように、クランパ 7は、ワイヤ 2をクランプしたまま上昇する。これ により、金属ワイヤ 2がダブルボンディング部 25との付け根で切断される。
[0063] このように、本発明にお 、ては、ダブルボンディング部 25を形成後、ワイヤボンディン グ装置のクランパ 7にワイヤ 2をクランプさせたまま上昇させて切断し、第 2ワイヤ第 2 ボンディング部を形成しないこととすることも可能である。なお、第 2実施形態に係る 製造工程を採用する場合、条件によっては、ダブルボンディング部が上向きに引つ 張られるため、接合強度を小さくしてしまう可能性があるため、なるベぐ上に引っ張る 力が弱くなるような条件でワイヤを切断させることが望ましい。 [0064] 本発明にお 、て、アイランド上に形成されるダブルボンディング部の位置は、特に限 定されるものではな 、が、ワイヤボンディング装置のキヤビラリが半導体チップに接触 することなく到達可能な範囲で、半導体チップに近いことが望ましい。半導体チップ に近 、アイランド上の領域ほど、アイランドと榭脂パッケージ部との熱膨張による変化 量の差が小さいため、界面における相対的な滑りが小さぐ第 1ワイヤの断線が起こり にくいからである。
[0065] 本発明にお 、て、第 2ボンディング部上に形成されるダブルボンディング部は、少な くとも第 2ボンディング部の一部の上に形成されればよい。第 2ボンディング部の一部 の上にダブルボンディング部が形成されることにより、第 1ワイヤのアイランドへの接合 強度を大きくすることが可能となる力 である。
さらに、ダブルボンディング部は、第 2ボンディング部上でなくとも、第 1ワイヤの一部（ 例えば、第 2ボンディング部近傍の第 1ワイヤ）に形成されてもよい。第 1ワイヤの一部 にダブルボンディング部が形成されれば、第 1ワイヤをアイランドへ強固に接合するこ とが可能となり、第 1ワイヤのアイランドへの接合強度を大きくすることが可能となるか らである。
[0066] 本発明にお 、て、ダブルボンディング部のアイランドとの接合面積は、第 1ボンディン グ部と同程度、すなわち、ボールのサイズと同程度となっている力 例えば、大径のヮ ィャを用いて、ボールのサイズを大きくし、ボールボンディングにより形成されるダブ ルボンデイング部の面積を広くしてもよ 、。広 、面積にぉ 、てアイランドと接合するこ とにより、接合強度を大きくすることが可能となる力 である。
[0067] 本発明において、第 2ワイヤ第 2ボンディング部の位置は、特に限定されるものでは ないが、ダブルボンディング部の近傍であることが望ましい。ダブルボンディング部の 近傍であれば、ワイヤボンディング装置のキヤビラリの移動距離が少なくて済み、ェ 程時間が増大しないからである。また、第 2ワイヤが短いほど、コスト削減を図ることが できる力 である。
[0068] 本発明において、第 2ワイヤの湾曲形状は、特に限定されるものではないが、アイラ ンド平面に対してほぼ水平に伸長する湾曲形状が望ましい。特に、第 2ワイヤの頂部 が第 1ワイヤの湾曲形状の頂部よりも低 、ことが望ま U、。第 2ワイヤの頂部が低 、ほ ど、半導体装置上面の榭脂パッケージ部の厚みを薄くすることができるため、薄型の モールドパッケージが得られるからである。
[0069] 本実施形態では、半導体チップとアイランドとを電気的に接続する半導体装置の製 造方法について説明したが、本発明に係る半導体装置の製造方法は、この例に限 定されず、例えば、半導体チップとリード端子とを接続する場合、アイランド上にボン デイングされたその他の素子 (例えば、光素子)等とアイランド又はリード端子とを接 続する場合にも用いることができる。
[0070] 榭脂パッケージ部を形成する際に用いられる榭脂としては、特に限定されるものでは なぐ例えば、榭脂主成分としての熱硬化性のエポキシ榭脂と、硬化剤成分としての フエノール榭脂と、無機充填剤とを含有した榭脂組成物を挙げることができる。また、 上記榭脂主成分として、エポキシ榭脂にかえて、 PPS (ポリフ -レンスルフイド)榭脂 、 PPE (ポリフエ-レンエーテル)榭脂等、耐熱性の熱可塑性榭脂を用いることも可能 である。また、上記無機充填剤としては、特に限定されるものではなぐ石英ガラス、 結晶性シリカ、溶融シリカ等を挙げることができる。
[0071] 本発明に用いられるワイヤとしては、特に限定されるものではなぐ金 (Au)、アルミ（ A1)、銅（Cu)、白金（Pt)、パラジウム（Pd)、銀 (Ag)、及び、金合金、アルミ合金、銅 合金、白金合金、パラジウム合金、銀合金等を挙げることができる。
[0072] 以上、本発明に係る半導体装置及び半導体装置の製造方法の実施形態について 説明したが、本発明の半導体装置及び半導体装置の製造方法は、上述した例に限 定されるものではなぐ本発明の構成を充足する範囲内で、適宜設計変更を行うこと が可能である。
図面の簡単な説明
[0073] [図 1]第 1実施形態に係る半導体装置の一例を模式的に示す縦断面図である。
[図 2]第 1実施形態に係る半導体装置の製造工程の一例を模式的に示す工程図で ある。
[図 3]第 1実施形態に係る半導体装置の製造工程の一例を模式的に示す工程図で ある。
[図 4]第 2実施形態に係る半導体装置の製造工程の一例を模式的に示す工程図で ある。
[図 5]第 2実施形態に係る半導体装置の製造工程の一例を模式的に示す工程図で ある。
[図 6]従来の半導体装置の製造工程の一例を模式的に示す工程図である。
[図 7]図 6に示した製造工程により製造された半導体装置を模式的に示す縦断面図 である。
[図 8]従来の半導体装置の製造工程の他の一例を模式的に示す工程図である。
[図 9]従来の半導体装置の製造工程の他の一例を模式的に示す工程図である。
[図 10]図 8及び図 9に示した製造工程により製造された半導体装置を模式的に示す 縦断面図である。
符号の説明
1 キヤビラリ
2 ワイヤ
2a 第 1ワイヤ
2b 第 2ワイヤ
2c 第 1ワイヤ
3 電気トーチ
4、 24 ボーノレ
4' 圧着ボーノレ
5 電極
6 半導体チップ
7 クランプ
8 アイランド
9 第 1ボンディング部
10 第 2ボンディング部
11 第 2ワイヤ第 2ボンディング部
12 榭脂パッケージ部
13 リード端子 ダブルボンディング部 半導体装置

Claims

請求の範囲
[1] 半導体チップがアイランドの表面にダイボンディングされ、前記半導体チップの表面 に形成された電極に第 1ワイヤの一端がワイヤボンディングされて第 1ボンディング部 が形成されるとともに、前記第 1ワイヤの他端が前記アイランドにワイヤボンディングさ れて第 2ボンディング部が形成されており、且つ、榭脂封止された半導体装置であつ て、
前記アイランド上にワイヤボンディングされた前記第 1ワイヤの前記第 2ボンディング 部上には、第 2ワイヤがワイヤボンディングされることにより形成されたダブルボンディ ング部が設けられて ヽることを特徴とする半導体装置。
[2] 前記ダブルボンディング部は、ボールボンディングにより形成されていることを特徴と する請求項 1に記載の半導体装置。
[3] アイランドにダイボンディングされた半導体チップ上の電極と前記アイランドとをワイヤ ボンディングにより接続する半導体装置の製造方法であって、
第 1ワイヤの一端を、前記電極にワイヤボンディングして第 1ボンディング部を形成す る第 1ボンディング工程と、
前記第 1ワイヤの他端を、前記アイランドにワイヤボンディングして第 2ボンディング部 を形成する第 2ボンディング工程と、
第 2ワイヤの一端を、前記アイランドにボンディングされた前記第 1ワイヤの前記第 2 ボンディング部上にボンディングしてダブルボンディング部を形成するダブルボンデ イング工程と
を備えたことを特徴とする半導体装置の製造方法。
[4] 前記ダブルボンディング工程において、前記ダブルボンディング部を、ボールボンデ イングにより形成することを特徴とする請求項 3に記載の半導体装置の製造方法。
PCT/JP2006/307935 2005-04-15 2006-04-14 半導体装置及び半導体装置の製造方法 WO2006112393A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/918,407 US8604627B2 (en) 2005-04-15 2006-04-14 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005118625A JP5008832B2 (ja) 2005-04-15 2005-04-15 半導体装置及び半導体装置の製造方法
JP2005-118625 2005-04-15

Publications (1)

Publication Number Publication Date
WO2006112393A1 true WO2006112393A1 (ja) 2006-10-26

Family

ID=37115111

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/307935 WO2006112393A1 (ja) 2005-04-15 2006-04-14 半導体装置及び半導体装置の製造方法

Country Status (6)

Country Link
US (1) US8604627B2 (ja)
JP (1) JP5008832B2 (ja)
KR (1) KR20070120984A (ja)
CN (1) CN100514592C (ja)
TW (1) TW200727442A (ja)
WO (1) WO2006112393A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089184B2 (ja) 2007-01-30 2012-12-05 ローム株式会社 樹脂封止型半導体装置およびその製造方法
JP5734236B2 (ja) * 2011-05-17 2015-06-17 株式会社新川 ワイヤボンディング装置及びボンディング方法
KR101805118B1 (ko) * 2011-05-30 2017-12-05 엘지이노텍 주식회사 발광소자패키지
WO2014112158A1 (ja) * 2013-01-18 2014-07-24 浜松ホトニクス株式会社 電子部品装置
US9991696B2 (en) * 2014-07-15 2018-06-05 Progress Rail Services Corporation Crashworthy memory module having a thermal wiring disconnect system
JP6507779B2 (ja) * 2015-03-26 2019-05-08 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
CN105355617A (zh) * 2015-11-25 2016-02-24 江苏欧密格光电科技股份有限公司 一种裸芯片技术中增强焊线牢靠度的结构及其方法
CN113035817A (zh) * 2019-12-25 2021-06-25 上海凯虹科技电子有限公司 一种封装体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712530A (en) * 1980-06-27 1982-01-22 Hitachi Ltd Wire bonding method
JP2001015541A (ja) * 1999-06-28 2001-01-19 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230231B2 (ja) * 1973-03-26 1977-08-06
US6265763B1 (en) * 2000-03-14 2001-07-24 Siliconware Precision Industries Co., Ltd. Multi-chip integrated circuit package structure for central pad chip
TW447059B (en) * 2000-04-28 2001-07-21 Siliconware Precision Industries Co Ltd Multi-chip module integrated circuit package
JP3945184B2 (ja) * 2001-04-27 2007-07-18 松下電器産業株式会社 ワイヤボンディング方法
SG117395A1 (en) * 2001-08-29 2005-12-29 Micron Technology Inc Wire bonded microelectronic device assemblies and methods of manufacturing same
JP2003309142A (ja) 2002-04-15 2003-10-31 Tanaka Electronics Ind Co Ltd 半導体装置及びその搭載方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712530A (en) * 1980-06-27 1982-01-22 Hitachi Ltd Wire bonding method
JP2001015541A (ja) * 1999-06-28 2001-01-19 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
CN100514592C (zh) 2009-07-15
CN101160649A (zh) 2008-04-09
KR20070120984A (ko) 2007-12-26
US8604627B2 (en) 2013-12-10
US20100001413A1 (en) 2010-01-07
JP5008832B2 (ja) 2012-08-22
TW200727442A (en) 2007-07-16
JP2006302963A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
US6163463A (en) Integrated circuit chip to substrate interconnection
JP5008832B2 (ja) 半導体装置及び半導体装置の製造方法
CN1312748C (zh) 制造半导体集成电路器件的方法
JPH08510358A (ja) 集積回路チップと基板との相互接続
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
US20030111717A1 (en) Semiconductor device and method of manufacturing the same
US20030155660A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US20030155405A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
EP1367644A1 (en) Semiconductor electronic device and method of manufacturing thereof
JP2008016469A (ja) 半導体装置
US20230057405A1 (en) QFN Device Having A Mechanism That Enables An Inspectable Solder Joint When Attached To A PWB And Method Of Making Same
JPH09232499A (ja) 半導体装置
JPH10229100A (ja) ワイヤボンディング方法及びプラスティックパッケージの製造方法
JP2007073763A (ja) 半導体装置およびその製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
JP6653235B2 (ja) 半導体装置の製造方法および半導体装置
JP2006352175A (ja) 半導体集積回路装置
JP2848344B2 (ja) 半導体装置および半導体装置の製造方法
JP2010153676A (ja) 半導体装置および半導体装置の製造方法
JPH08236575A (ja) 半導体装置及びその製造方法
JPH05145004A (ja) 半導体装置の製造方法
JP2003309142A (ja) 半導体装置及びその搭載方法
CN117790447A (zh) 双针脚线键合
JP4668729B2 (ja) 半導体装置の製造方法
JPH0212863A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680012103.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077023206

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11918407

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06731871

Country of ref document: EP

Kind code of ref document: A1