WO2006006387A1 - ホスト機器、記憶装置、及び記憶装置へのアクセス方法 - Google Patents

ホスト機器、記憶装置、及び記憶装置へのアクセス方法 Download PDF

Info

Publication number
WO2006006387A1
WO2006006387A1 PCT/JP2005/011799 JP2005011799W WO2006006387A1 WO 2006006387 A1 WO2006006387 A1 WO 2006006387A1 JP 2005011799 W JP2005011799 W JP 2005011799W WO 2006006387 A1 WO2006006387 A1 WO 2006006387A1
Authority
WO
WIPO (PCT)
Prior art keywords
command
storage device
access
host device
response
Prior art date
Application number
PCT/JP2005/011799
Other languages
English (en)
French (fr)
Inventor
Masayuki Toyama
Takuji Maeda
Tomoaki Izumi
Shouichi Tsujita
Masahiro Nakanishi
Shinji Inoue
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2006528687A priority Critical patent/JPWO2006006387A1/ja
Priority to EP05755303A priority patent/EP1798641A4/en
Priority to US11/571,592 priority patent/US7900007B2/en
Publication of WO2006006387A1 publication Critical patent/WO2006006387A1/ja
Priority to US13/014,875 priority patent/US20110125928A1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659Command handling arrangements, e.g. command buffers, queues, command scheduling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614Improving the reliability of storage systems
    • G06F3/0619Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Definitions

  • the present invention relates to a host device, a storage device, and an access method to the storage device, in which a storage device and a host device are connected by a bus, and the storage device is initialized and data is transmitted / received using a command.
  • a memory card equipped with a non-volatile memory is used as a storage device that holds digital information. is there.
  • a mechanism for accessing the host device memory card is standardized.
  • the standard version will be upgraded as the capacity of the memory card increases.
  • a method for making it possible to access the host device memory force of different versions there has been proposed a method in which different storage capacities are shown to each host by using a plurality of capacity representation methods (for example, (See Patent Document 1).
  • Patent Document 1 Japanese Patent Laid-Open No. 2004-86505
  • an object of the present invention is to provide a host device, a storage device, and a method for accessing the storage device that can perform access control with a simple structure and control.
  • the host device of the present invention is a host device that is connected to a storage device via a bus and writes and reads data in the storage device, and the storage contents of the storage device
  • a command transmission unit that sequentially transmits commands in a command sequence including a series of commands that do not change the response, and a response that receives a response from the storage device and determines whether there is an error each time each command is transmitted from the command transmission unit
  • a reception unit and an access permission determination unit that allows access when normal reception is determined by the response reception unit after sending each command from the command transmission unit, and does not accept access at other times.
  • a storage device of the present invention is a storage device that is connected to a host device via a bus and stores and reads data based on a command from the host device.
  • a memory that holds data given from the memory, a memory control unit that controls writing and reading of data to and from the memory, and a command receiving unit that receives commands issued from the host device and performs processing according to each command
  • a response transmission unit that returns a response when the command reception unit receives a predetermined command every time it receives each command;
  • An access determination unit that determines whether the command received by the command reception unit is a predetermined command sequence and accepts an access when the command is a predetermined command sequence.
  • a method for accessing a storage device is a method for accessing a storage device of a host device that is connected to the storage device via a bus and writes and reads data in the storage device.
  • commands are sequentially transmitted in a command sequence having a series of command powers without changing the storage contents of the storage device, and each time each command is transmitted, a response from the storage device is accepted and whether there is an error. If normal reception is determined after each command is sent, access is possible, and access is not accepted at any other time! /.
  • the storage device determines the sequence of transmission commands of the host device, and Therefore, it is possible to provide a host device, a storage device, and a method for accessing the storage device that can perform access control with a simple structure 'control. it can.
  • FIG. 1 is a block diagram showing a configuration of a storage system according to an embodiment of the present invention.
  • FIG. 2 is a flowchart showing a first command sequence process of the host device.
  • FIG. 3 is a flowchart showing a second command sequence process of the host device.
  • FIG. 4 is a flowchart showing a first command sequence reception process of the storage device.
  • FIG. 5 is a flowchart showing reception of the first and second command sequence processes of the storage device.
  • FIG. 6 is a flowchart showing third command sequence processing of the host device.
  • FIG. 7 is a flowchart showing reception processing of a third command sequence in the storage device.
  • FIG. 8 is a flowchart showing a fourth command sequence process of the host device.
  • FIG. 9 is a flowchart showing a reception process of a fourth command sequence in the storage device.
  • FIG. 10 is a flowchart showing processing after it is determined that the host device cannot accept access.
  • FIG. 1 is a block diagram showing a configuration of a storage system according to an embodiment of the present invention.
  • the storage system according to the embodiment of the present invention has a host device 1 and a storage device 2, and the host device 1 and the storage device 2 are connected by a bus 3.
  • the host device 1 has a CPU 101, a ROM 102 for storing a program of the CPU 101, a RAM 103 serving as a work area of the CPU, and an interface 104.
  • the interface 104 transmits commands, data, and addresses to the storage device 2 and receives responses.
  • the ROM 102 stores an access program for realizing an access method executed by the CPU 101 and a sequence of commands used by the host device 1.
  • the CPU 101 achieves the functions of a command transmission unit 101a, a response reception unit 101b, and an access determination unit 101c.
  • the command transmission unit 101 a is a command sequence including a series of commands held in the ROM 102, and sequentially transmits commands via the interface 104.
  • the response receiving unit 101b receives a response every time a command is transmitted from the command transmitting unit, and determines whether or not there is an error.
  • the access determination unit 101c determines whether or not access is possible when a normal response is determined by the response reception unit after each command is transmitted, and access is disabled at other times.
  • the storage device 2 includes an interface 201, a control unit 202, a memory control unit 203, and a memory 204.
  • the interface 201 receives commands and data from the host device 1.
  • a response is sent.
  • the control unit 202 includes a command reception unit 202a, a response transmission unit 202b, and an access determination unit 202c.
  • the command receiving unit 202a receives a command issued by the host device, and performs processing according to each command.
  • the response transmitting unit 202b determines whether the command is in accordance with a predetermined command sequence, and if it is that command, it responds normally.
  • the access determination unit 202c determines whether the command received by the command receiving unit is a predetermined command sequence, and performs a process of accepting access when the command is a predetermined command sequence.
  • the memory control unit 203 controls writing and reading of data to and from the memory 204, and the memory 204 holds data given from the host device.
  • the storage device 2 checks whether the command sequence transmitted from the host device 1 is a predetermined sequence. If the command sequence is a predetermined command sequence, the storage device 2 determines that access from the host device 1 can be accepted.
  • FIG. 2 is a flowchart showing a first example of a command sequence transmitted by the host device 1.
  • the host device 1 first transmits a command CMD-A (S201). Then, it waits for a response from the storage device 2 (S202), and checks for an error if there is a response (S203). If there is no response and no error, command CMD-B is transmitted in step S204. Then, a response is waited (S205), and if there is a response, an error is checked (S206). If there is no response and no error, the command CMD —C is transmitted in step S207. In S208, a response is awaited, and if there is a response, an error is checked (S209).
  • FIG. 3 is a flowchart showing a second example of a command sequence used by the host device.
  • the host device 1 first transmits the command CMD-C (S301). Then, a response from the storage device 2 is waited (S302), and if there is a response, an error is checked (S303).
  • command CMD_B is transmitted in step S304. Then, a response is waited (S305), and if there is a response, an error is checked (S306). If there is no response and no error, command CMD-A is transmitted in step S307. A response is awaited in S308, and if there is a response, an error is checked in S309. If there is no error in S309, a response is returned correctly, and the storage device 2 determines that access can be accepted (S310). If any command returns a response or returns an error response, the storage device 2 determines that access cannot be accepted (S311). If it is determined that access is impossible, it may not accept any subsequent commands from the host device, or it may wait for the correct sequence again.
  • the host device 1 may use only a specific command sequence.
  • a host device that supports an older version of the standard uses one of the command sequences shown in Figs.
  • the corresponding host device may use the other command sequence. It is also possible for a host device that supports a new version of the standard to use the two command sequences shown in Figs.
  • FIG. 4 is an example of a flowchart of command reception processing of the storage device 2 corresponding to the first command sequence.
  • the storage device 2 checks whether this command is CMD-A. If it is this command, this command is executed in step S403 and a response is made. Further, in step S404, the reception of the command is checked, and when the command is received, it is checked whether the command is CMD-B (S405). If it is CMD-B, this command is executed and responded in step S406, and the next command is awaited. When a further command is received in step S407, it is checked in S408 whether the command is CMD-C.
  • an error response is made (S411).
  • the storage device 2 accepts only the access of the host device that transmits the command in the sequence of the commands CMD-A, CMD-B, and CMD-C shown in FIG.
  • the command sequence order accepted by the storage device may be sent to the host device 1.
  • no response may be made.
  • FIG. 5 is a flowchart showing command reception processing of the storage device 2 corresponding to the first and second command sequences.
  • S501 when a command is received in S501, it is checked whether this command is CMD-A (S502). If it is this command, it performs necessary processing and returns a response (S503), and then receives the command.
  • S504 to S511 The subsequent processing of S504 to S511 is the same as S404 to S411 of FIG.
  • the command is not command CMD-A in S502, it is checked in S512 whether the command is CMD-C. If it is this command, it responds after executing the command in S513, and waits for the command in step S514. If there is a command, it is checked whether it is command CMD-B (S515). If it is this command, necessary processing is performed and a response is made (S516). If there is more command (S517), it is checked whether CMD-A or not (S518). If it is this command, it performs necessary processing and responds (S519), and accepts access to the host device (S512). The command sequence accepted by S519!
  • the storage device 2 can determine a plurality of command sequences. That is, the storage device 2 accepts the access of the host device that transmits the command in the first and second sequences shown in FIG. 2 or FIG.
  • the number of sequences for which the storage device 2 performs the determination is not limited to two, and it is also possible to perform determination for more sequences.
  • Figure 6 shows the command transmission process by the third command sequence from host device 1. It is a flowchart which shows.
  • a command CMD-A is transmitted in S601, and it is determined whether there is a response (S602). If there is a response to CMD-A, an error is checked in S603, and if there is no error, CMD-A is transmitted a predetermined number of times (S601, S602, S612). Then issue the command CMD—B.
  • the following processes S604 to S611 are the same as S204 to S211 in FIG.
  • a flowchart on the storage device 2 side corresponding to the third command sequence will be described with reference to FIG.
  • the storage device 2 receives a certain command as shown in the flowchart of FIG. 7 (S701), it determines whether or not it is a command CMD-A (S702).
  • the storage device 2 returns a response to the host device 1 and repeats the same processing until the predetermined number of times is exceeded (S703, S704). If this command is not CMD_A, go to S712 to return an error response or do not respond!
  • FIG. 8 is a flowchart showing an example of a fourth command sequence of the host device 1. This is specific, for example, repeating the first command sequence multiple times.
  • the processing of S801 to S809 is the same as that of S201 to S209 in Fig. 2, and the host device sends 1 command ⁇ CMD 1 A (S80 1), CMD-B (S804), CMD-C (S807) in sequence .
  • S810 If there is no error in S8 09, it is determined in S810 whether the predetermined sequence has been executed. If the predetermined number of times has not been reached, the process returns to S801 and the same processing is repeated. If the predetermined number of times has been executed, it is determined in S811 that access can be accepted. If there is no normal response during the sequence, it is determined in S812 that access cannot be accepted.
  • FIG. 9 is a flowchart on the storage device side for the fourth command sequence.
  • S901 to S909 are the same processes as S401 to S409 of FIG.
  • S910 it is determined whether this process has been executed a predetermined number of times. If it has not been executed a predetermined number of times, it returns to S901 and repeats the same process. Proceed to 11 to accept host device access. If it is not normal in the middle of the command sequence, it does not respond in S912, or an error response is sent and access acceptance is prohibited. If it is determined that access is not possible, it is possible to accept no commands from the host device thereafter, or to correct and wait for the sequence again.
  • the access program for the storage device 2 in the host device of FIGS. 2, 3, 6, and 8 in the embodiment shown here is held in the ROM 102 in the host device 1 as an access program. ing.
  • the command CMD-A, CMD-B, and CMD-C are combined into a different sequence, and a sequence that can be used with another command is formed.
  • the command is different.
  • the command sequence for transmitting the command a predetermined number of times is not limited to the third and fourth methods.
  • the host device 1 may combine the determination of the sequences of FIGS.
  • a specific command may be transmitted a predetermined number of times, and a command having a force of 2 or more may be transmitted a plurality of times.
  • a force that repeats a specific command sequence a predetermined number of times may be repeated a plurality of command sequences a predetermined number of times.
  • the command transmission interval may be set to a predetermined time or less.
  • the storage device 2 may use the host device if the command transmission interval exceeds the predetermined time. It is determined that access 1 cannot be accepted. If it is determined that access is impossible, it is possible to accept no commands from the host device thereafter, or to wait for the correct sequence again.
  • the function permitted to be used can be switched according to the command sequence.
  • the type of file system that is, the type of file system such as FAT16, FAT32, UDF, etc.
  • the ability to use additional functions such as an interrupt function and additional functions such as a high-speed interface can be switched by a command sequence at the start of access.
  • FIG. 10 is a flowchart showing processing after determining that access is impossible in S211. After determining that access is not possible, it is determined in S213 whether or not this response includes a command sequence. If the command sequence is not included in S213, another command sequence is stored in the host device, and if it is determined in S215, the command sequence is switched to another command sequence and is retried. If a command sequence is included, the process proceeds to S214 to determine whether the specified command sequence is supported. If this command sequence is not supported, the process is terminated. If this command is supported, the process proceeds to S215 to send a command with the specified command sequence and retry. In other words, it starts sending commands again with the specified command sequence. In this way, access can be made if it matches the command sequence of the storage device.
  • the storage device determines the sequence of commands transmitted by the host device, and determines that the host device can accept access only when it matches the predetermined command sequence. Therefore, access control can be performed with a simple structure control, which is useful for various storage devices such as memory cards and various host devices using the storage devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Debugging And Monitoring (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Between Computers (AREA)

Abstract

 ホスト機器は所定のコマンドシーケンスに沿ってコマンド送信部101aからコマンドを送信する。記憶装置2はコマンド受信部202aにおいてそのコマンドを受信する。そしてアクセス判定部202cにおいて、ホスト機器1から送信されたコマンドのシーケンスを判定し、所定のシーケンスに一致する場合のみホスト機器1のアクセスを受付可能と判定する。これにより簡単な制御で、古いバージョンのホスト機器によるデータの破壊を防ぐことができる。

Description

明 細 書
ホスト機器、記憶装置、及び記憶装置へのアクセス方法
技術分野
[0001] 本発明は、記憶装置とホスト機器がバスで接続され、コマンドを用いて記憶装置の 初期化及びデータの送受信を行うホスト機器、記憶装置、及び記憶装置へのァクセ ス方法に関する。
背景技術
[0002] デジタルカメラ、ムービー、携帯型音楽プレーヤなどのデジタル情報を制御する機 器 (以下、ホスト機器という)において、デジタル情報を保持する記憶装置として、不揮 発性メモリを搭載したメモリカードがある。複数のメーカの製造したメモリカード及びホ スト機器間の互換性を実現するため、ホスト機器カ^モリカードにアクセスするための 仕組みが規格ィ匕されている。メモリカードの記憶容量の大容量ィ匕ゃ機能の追力卩に伴 い、規格のバージョンアップが行なわれる。バージョンの異なるホスト機器カ モリ力 ードにアクセス可能とする方法として、複数の容量表現の方式を用いて各ホストに対 して異なる記憶容量を見せてアクセスさせる方法が提案されて 、る(例えば特許文献 1参照)。
特許文献 1:特開 2004— 86505号公報
発明の開示
発明が解決しょうとする課題
[0003] し力しながら、上記の従来技術には以下のような問題点がある。すなわち、異なるバ 一ジョンのホスト機器が同一の記憶領域へアクセスすることができるため、古いバー ジョンのホスト機器が新し ヽバージョンのホスト機器の書 、たデータを破壊することが あるという問題がある。また、メモリカード内に複数の領域を設けてホスト機器に応じた アクセス制御を行うため、メモリカード内部の構造 *制御が複雑になるという問題があ る。
[0004] 上記問題点に鑑み、本発明は、簡単な構造と制御でアクセス制御を行うことのでき るホスト機器、記憶装置及び記憶装置へのアクセス方法を提供することを目的とする 課題を解決するための手段
[0005] この課題を解決するために、本発明のホスト機器は、記憶装置とバスで接続され、 前記記憶装置のデータの書き込み及び読み出しを行うホスト機器であって、前記記 憶装置の記憶内容を変化させない一連のコマンドから成るコマンドシーケンスで順次 コマンドを送信するコマンド送信部と、前記コマンド送信部より各コマンドを送信する 毎に、前記記憶装置からの応答を受け付け、エラーの有無を判別する応答受信部と 、前記コマンド送信部からの各コマンドの送出後に前記応答受信部より正常受信が 判別されればアクセスを可能とし、それ以外のときにアクセスを受け付けないアクセス 可否判断部と、を具備するものである。
[0006] この課題を解決するために、本発明の記憶装置は、ホスト機器とバスで接続され、 前記ホスト機器からのコマンドに基づいてデータを記憶し、及び読み出す記憶装置 であって、ホスト機器から与えられるデータを保持するメモリと、前記メモリへのデータ の書き込み及び読み出しを制御するメモリ制御部と、前記ホスト機器から発行される コマンドを受信し、各コマンドに応じた処理を行うコマンド受信部と、前記コマンド受信 部が各コマンドを受信する毎に所定のコマンドであるときに応答を返す応答送信部と
、前記コマンド受信部によって受信されたコマンドが所定のコマンドシーケンス力どう かを判別し、所定のコマンドシーケンスである場合にアクセスを受け付けるアクセス判 定部と、を具備するものである。
[0007] この課題を解決するために、本発明の記憶装置へのアクセス方法は、記憶装置と バスで接続され、前記記憶装置のデータの書き込み及び読み出しを行うホスト機器 の記憶装置へのアクセス方法であって、前記記憶装置の記憶内容を変化させな 、一 連のコマンド力も成るコマンドシーケンスで順次コマンドを送信し、各コマンドを送信 する毎に、前記記憶装置からの応答を受け付け、エラーの有無を判別し、前記各コ マンドの送出後に正常受信が判別されればアクセスを可能とし、それ以外のときにァ クセスを受け付けな!/、ものである。
発明の効果
[0008] 本発明によると、ホスト機器の送信コマンドのシーケンスを記憶装置が判定し、所定 のシーケンスに一致する場合のみホスト機器のアクセスを受付可能と判定するため、 簡単な構造 '制御でアクセス制御を行うことのできるホスト機器、記憶装置、及び記憶 装置へのアクセス方法を提供することができる。
図面の簡単な説明
[0009] [図 1]図 1は本発明の実施の形態に係る記憶システムの構成を示すブロック図である
[図 2]図 2はホスト機器の第 1のコマンドシーケンス処理を示すフローチャートである。
[図 3]図 3はホスト機器の第 2のコマンドシーケンス処理を示すフローチャートである。
[図 4]図 4は記憶装置の第 1のコマンドシーケンスの受信処理を示すフローチャートで ある。
[図 5]図 5は記憶装置の第 1,第 2のコマンドシーケンス処理の受信を示すフローチヤ ートである。
[図 6]図 6はホスト機器の第 3のコマンドシーケンス処理を示すフローチャートである。
[図 7]図 7は記憶装置の第 3コマンドシーケンスの受信処理を示すフローチャートであ る。
[図 8]図 8はホスト機器の第 4のコマンドシーケンス処理を示すフローチャートである。
[図 9]図 9は記憶装置の第 4のコマンドシーケンスの受信処理を示すフローチャートで ある。
[図 10]図 10はホスト機器のアクセス受付不可と判定した後の処理を示すフローチヤ ートである。
符号の説明
[0010] 1 ホスト機器
101 CPU
102 ROM
103 RAM
104 インターフェース
101a コマンド送信部
101b 応答受信部 101c アクセス判定部
2 記憶装置
201 インターフェース
202 制御部
203 メモリ制御部
204 メモリ
202a コマンド受信部
202b 応答送信部
202c アクセス半 IJ定咅
3 バス
発明を実施するための最良の形態
[0011] 図 1は本発明の実施の形態に係る記憶システムの構成を示すブロック図である。図 1に示すように、本発明の実施の形態に係る記憶システムは、ホスト機器 1と、記憶装 置 2を有し、バス 3によってホスト機器 1と記憶装置 2とを接続する。ホスト機器 1は、 C PU101、 CPU101のプログラムを格納する ROM102、 CPUのワーク領域となる RA M103及びインターフェース 104を有して!/、る。インターフェース 104は記憶装置 2へ のコマンドやデータ、アドレスの送信、応答の受信をするものである。ここで ROM10 2は CPU 101により実行されるアクセス方法を実現するためのアクセスプログラム、及 びホスト機器 1が使用するコマンドのシーケンスを記憶している。又 CPU101はコマ ンド送信部 101a,応答受信部 101b及びアクセス判定部 101cの機能を達成してい る。コマンド送信部 101aは ROM102に保持されている一連のコマンドからなるコマ ンドシーケンスで、順次コマンドをインターフェース 104を介して送信するものである。 応答受信部 101bはコマンド送信部からコマンドの送信毎に応答を受け付け、エラー の有無を判別するものである。アクセス判定部 101cは各コマンドの送信後に応答受 信部より正常な応答が判別されたときにアクセス可能とし、それ以外のときにアクセス を不可としてアクセス可否を判定するものである。
[0012] 記憶装置 2は、インターフェース 201、制御部 202、メモリ制御部 203及びメモリ 20 4を有している。インターフェース 201はホスト機器 1からのコマンドやデータを受信し 応答を送信するものである。又制御部 202はコマンド受信部 202a,応答送信部 202 b,アクセス判定部 202cを有している。コマンド受信部 202aはホスト機器力も発行さ れるコマンドを受信して各コマンドに応じた処理を行うものである。応答送信部 202b はコマンド受信部がコマンドを受信する毎に所定のコマンドシーケンスに沿ったコマ ンドかどうかを判定し、そのコマンドであれば正常応答するものである。又アクセス判 定部 202cはコマンド受信部よつて受信されたコマンドが所定のコマンドシーケンスか どうかを判定し、所定のコマンドシーケンスである場合にアクセスを受け付ける処理を 行うものである。又メモリ制御部 203はメモリ 204へのデータの書き込み及び読み出 しを制御するものであり、メモリ 204はホスト機器から与えられるデータを保持するもの である。記憶装置 2はホスト機器 1から送信されたコマンドシーケンスが所定のシーケ ンスであるかどうかのチェックを行い、所定のコマンドシーケンスである場合にはホスト 機器 1からのアクセスを受付可能と判定する。
[0013] 図 2はホスト機器 1の送信するコマンドシーケンスの第 1の例を示すフローチャートで ある。図 2のコマンドシーケンスでは、ホスト機器 1はまずコマンド CMD— Aを送信す る(S201)。そして記憶装置 2からの応答を待受け (S202)、応答があればエラーを チェックする(S203)。応答がありエラーがなければ、ステップ S204においてコマンド CMD— Bを送信する。そして応答を待受け(S205)、応答があればエラーをチェック する(S206)。応答がありエラーがなければ、ステップ S207においてコマンド CMD —Cを送信する。そして S208において応答を待受け、応答があればエラーをチエツ クする(S209)。 S209においてエラーがなければ、正しく応答が返ってきたので、ホ スト機器 1はこの記憶装置 2がアクセス受付可能であると判定する(S210)。一方いず れかのコマンドで応答が返ってこな 、かエラー応答が返ってきた場合は、記憶装置 2 はアクセス受付不可と判定する(S211)。
[0014] ここでコマンドシーケンスとして用いたコマンド CMD—A, CMD— B, CMD— Cは 、記憶装置 2の記憶領域 201の内容を変化させないものであれば、どのようなコマン ドも使用可能である。例えばレジスタアクセスをするコマンドや、記憶装置 2の IDを読 み出すコマンドを用いることができる。又記憶装置に正常にアクセスできるかどうかを 検出するためにのみ用いるコマンドであってもよ!/、。 [0015] 次に図 3はホスト機器の用いるコマンドシーケンスの第 2の例を示すフローチャート である。図 3のコマンドシーケンスでは、ホスト機器 1は初めにコマンド CMD— Cを送 信する(S301)。そして記憶装置 2からの応答を待受け (S302)、応答があればエラ 一をチェックする(S303)。応答がありエラーがなければ、ステップ S304においてコ マンド CMD_Bを送信する。そして応答を待受け(S305)、応答があればエラーを チェックする(S306)。応答がありエラーがなければ、ステップ S307においてコマンド CMD— Aを送信する。そして S308において応答を待受け、応答があれば S309に おいてエラーをチェックする。 S309においてエラーがなければ、正しく応答が返って きたので記憶装置 2はアクセス受付可能と判定する(S310)。いずれかのコマンドで 応答が返ってこな 、かエラー応答が返ってきた場合は、記憶装置 2はアクセス受付 不可と判定する(S311)。アクセス不可と判定した場合には、以降のホスト機器からの コマンドを一切受け付けないとしてもよぐ又再び正しいシーケンスを待受けることとし てもよい。
[0016] ホスト機器 1は特定のコマンドシーケンスのみを用いてもよぐ例えば古いバージョン の規格に対応したホスト機器が図 2,図 3のいずれかのコマンドシーケンスを用い、新 し ヽバージョンの規格に対応したホスト機器が他方のコマンドシーケンスを用いるよう にしてもよい。また、新しいバージョンの規格に対応したホスト機器が図 2,図 3の 2つ のコマンドシーケンスを用いることも可能である。
[0017] 図 4は第 1のコマンドシーケンスに対応する記憶装置 2のコマンド受信処理のフロー チャートの一例である。記憶装置 2はコマンド受信部 202aでコマンドを受信すると(S 401)、このコマンドが CMD— Aかどうかをチェックする。このコマンドであればステツ プ S403においてこのコマンドを実行しその応答を行う。更にステップ S404において コマンドの受信をチェックし、コマンドを受信するとそのコマンドが CMD—Bかどう力 をチェックする(S405)。 CMD— Bであればステップ S406においてこのコマンドを実 行して応答し、次のコマンドを待受ける。ステップ S407において更にコマンドを受信 すると、 S408においてそのコマンドが CMD— Cかどうかをチェックする。そのコマン ドであれば S409にお!/、てこのコマンドを実行し応答する。次 、で所定のシーケンス に合致していたので、以後のホスト機器のアクセスを受け付け、その旨の応答を返す (S410)。それ以降は記憶領域 201へのデータの書き込みを含めてホスト機器への アクセスを受け入れる。
[0018] 一方所定のシーケンスに合致して 、なければ、エラー応答をする(S411)。図 4で は記憶装置 2は、図 2に示すコマンド CMD— A, CMD— B, CMD— Cのシーケンス でコマンドを送信するホスト機器のアクセスのみを受け付ける。この場合にエラー応答 に加えて、この記憶装置が受け付けるコマンドシーケンス順序をホスト機器 1に送出 するようにしてもよい。又 S411のエラー応答に代えて、応答しないこととしてもよい。
[0019] 図 5は第 1,第 2のコマンドシーケンスに対応する記憶装置 2のコマンド受信処理を 示すフローチャートである。図 5において S501でコマンドを受信すると、このコマンド が CMD— Aかどうかをチェックする(S502)。このコマンドであれば必要な処理を行 つて応答を返し(S503)、次いでコマンドを受信する。以後の S504〜S511の処理 は図 4の S404〜S411と同様である。
[0020] 又 S502においてコマンド CMD— Aでなければ、 S512においてコマンド CMD— Cかどうかをチェックする。このコマンドであれば S513においてコマンドを実行した後 応答し、ステップ S514においてコマンドを待受ける。コマンドがあればコマンド CMD —Bかどうかをチェックし(S515)、このコマンドであれば必要な処理を行って応答す る(S516)。更にコマンドがあれば(S517)、 CMD— Aかどうかをチェックする(S518 )。このコマンドであれば必要な処理を行って応答し(S519)、ホスト機器のアクセス 受け付けを行う(S512)。尚 S519にお!/、て受け付けたコマンドシーケンスは S 509の 場合と異なって 、るので、記憶装置側で異なった機能を有するものとして受け付けを してもょ 、。又ステップ S512-518にお!/、て所定のシーケンスと異なる場合にはエラ 一応答するか、又は応答しない(S520)。こうすれば記憶装置 2は複数のコマンドシ 一ケンスについて判定することができる。即ち記憶装置 2は図 2又は図 3に示す第 1, 第 2のシーケンスでコマンドを送信するホスト機器のアクセスを受け付ける。記憶装置 2が判定を行うシーケンスの数は 2に限定されるものではなぐさらに多くのシーケンス につ 、て判定を行うことも可能である。
[0021] 次に 3つのコマンドを用いてコマンドシーケンスの種類を増すための方法について 説明する。図 6はホスト機器 1からの第 3のコマンドシーケンスによるコマンド送信処理 を示すフローチャートである。動作を開始すると、 S601においてコマンド CMD— A を送信し、応答があるかどうかを判断する(S602)。そして CMD— Aに対する応答が あると、 S603においてエラーをチェックし、エラーがなければ同様にして CMD— Aを 所定回送信(S601、 S602、 S612)する。その後コマンド CMD— Bを発行する。以 下の処理 S604〜S611は図 2の S204〜S211と同様である。
[0022] 第 3のコマンドシーケンスに対応する記憶装置 2側のフローチャートについて、図 7 を用いて説明する。記憶装置 2は、図 7のフローチャートのようにあるコマンドを受信 すると(S701)、コマンド CMD— Aかどうかを判断する(S702)。受信したコマンドが CMD— Aである場合に、記憶装置 2はホスト機器 1に応答を返し、所定回を超えるま で同様の処理を繰り返す(S703、 S704)。このコマンドが CMD_Aでなければ、 S7 12に進んでエラー応答を返すか、応答しな!、こととしてもよ!/、。
[0023] 以下の S705〜711の処理は前述した図 4の S404〜410と同様であり、コマンド C MD— B(S706)、 CMD— C (S709)の順にコマンドを受信した場合に、記憶装置 2 はホスト機器 1のアクセスを受付可能と判定する。このコマンドシーケンスでなければ S712においてエラー応答又は無応答とする。
[0024] 次に図 8はホスト機器 1の第 4のコマンドシーケンスの例を示すフローチャートである 。これは特定、例えば第 1のコマンドシーケンスを複数回繰り返すものである。 S801 〜S809の処理は図 2の S201〜S209と同様であり、ホスト機器 1力 ^CMD一 A(S80 1)、 CMD— B (S804)、 CMD— C (S807)のシーケンスでコマンドを送信する。 S8 09でエラーがなければ S810において所定回のシーケンスが実行されたかどうかを 判断する。所定回に達していなければ S801に戻って同様の処理を繰り返し、所定 回の実行がなされた場合には S811にお 、てアクセス受け付け可能と判定する。シ 一ケンスの途中で正常な応答がなければ、 S812においてアクセス受け付け不可を 判定する。
[0025] 図 9は第 4のコマンドシーケンスに対する記憶装置側のフローチャートである。図 9 のフローチャートにお 、て、 S901〜S909は図 4の S401〜S409と同様の処理であ る。そして S910においてこの処理を所定回実行したかどうかを判定する。所定回実 行していなければ S901に戻って同様の処理を繰り返し、所定回の実行があれば S9 11に進んでホスト機器のアクセスを受け付ける。又コマンドシーケンスの途中で正常 でなければ S912において応答せず、又はエラー応答をしてアクセスの受け付けを 禁止する。アクセス不可と判定した場合には、以降のホスト機器からのコマンドを一切 受け付けな 、としてもよく、又再び正し 、シーケンスを待受けることとしてもよ 、。
[0026] ここで示した実施の形態における図 2,図 3,図 6及び図 8のホスト機器での記憶装 置 2に対するアクセスプログラムは、ホスト機器 1内の ROM102内にアクセスプログラ ムとして保持されている。
[0027] 尚ここで説明した実施の形態では、コマンド CMD— A, CMD— B, CMD— Cを組 み合わせて異なるシーケンスとしている力 更に他のコマンドを用いてもよぐシーケ ンスを構成するコマンドが異なって 、てもよ 、。又コマンドを所定回数送信するコマン ドシーケンスは第 3,第 4の方法に限定されるものではなぐ例えばホスト機器 1は図 5 と図 7のシーケンスの判定を組み合わせてもよい。また、図 6、図 7では特定のコマン ドを所定回送信して 、る力 2以上のコマンドにつ 、て複数回送信するようにしてもよ い。また、図 8、図 9では特定のコマンドシーケンスを所定回繰り返している力 複数 のコマンドシーケンスを所定回繰り返すようにしてもよい。なお,ホスト機器 1が複数の コマンドを送信する場合,コマンドの送信間隔を所定時間以下にするようにしてもよ い.この場合記憶装置 2はコマンドの送信間隔が所定時間を超える場合はホスト機器 1のアクセスを受付不可と判定する。アクセス不可と判定した場合には、以降のホスト 機器からのコマンドを一切受け付けないとしてもよぐ又再び正しいシーケンスを待受 けることとしてちよい。
[0028] 又記憶装置 2では図 5に示すように複数のコマンドシーケンスを受け付け可能として もよぐその場合にコマンドシーケンスに応じて使用を許可する機能を切換えることも できる。例えばファイルシステムの種類、即ち FAT16, FAT32, UDF等のファイル システムの種類や、バイト又はブロック単位でのアドレスの 、ずれを許可するかを切 換えることができる。これに加えて付加的な機能、例えば割り込み機能や、高速イン ターフェース等の付カ卩的機能を使用する力否かをアクセス開始時のコマンドシーケン スによって切換えることができる。
[0029] 又記憶装置 2ではエラー応答をする際に受け付け可能なコマンドシーケンスを送出 してもょ 、。このような受け付け可能なコマンドシーケンスが送出された場合のホスト 機器側の動作にっ 、て説明する。図 10は S211にお 、てアクセス不可と判断した後 の処理を示すフローチャートであり、アクセス受付不可と判断した後、 S213において この応答にコマンドシーケンスを含むかどうかを判別する。 S213においてコマンドシ 一ケンスで含まな 、場合、ホスト機器内に他のコマンドシーケンスを記憶して 、れば、 S215において他のコマンドシーケンスに切替えてリトライする。又コマンドシーケンス を含む場合には、 S214に進んで指定されたコマンドシーケンスはサポートしている かどうかを判別する。このコマンドシーケンスをサポートしていなければ終了し、このコ マンドをサポートしている場合には、 S215に進んで指定されたコマンドシーケンスで コマンドを送出しリトライを行う。即ち指定されたコマンドシーケンスで再びコマンドの 送出を開始する。こうすれば記憶装置の持つコマンドシーケンスと一致する場合には アクセスを行うことができる。
産業上の利用可能性
本発明によると、ホスト機器が送信するコマンドのシーケンスを記憶装置が判定し、 所定のコマンドシーケンスに一致する場合のみホスト機器のアクセスを受付可能と判 定する。そのため、簡単な構造 '制御でアクセス制御を行うことができ、メモリカード等 の記憶装置及び記憶装置を用いる種々のホスト機器に有用である。

Claims

請求の範囲
[1] 記憶装置とバスで接続され、前記記憶装置のデータの書き込み及び読み出しを行 うホスト機器であって、
前記記憶装置の記憶内容を変化させない一連のコマンドから成るコマンドシーケン スで順次コマンドを送信するコマンド送信部と、
前記コマンド送信部より各コマンドを送信する毎に、前記記憶装置からの応答を受 け付け、エラーの有無を判別する応答受信部と、
前記コマンド送信部からの各コマンドの送出後に前記応答受信部より正常受信が 判別されればアクセスを可能とし、それ以外のときにアクセスが前記記憶装置に受け 付けられな ヽと判断するアクセス可否判断部と、を具備するホスト機器。
[2] 前記ホスト機器のコマンド送信部は、複数種類のコマンドシーケンスを発行すること を特徴とする請求項 1記載のホスト機器。
[3] 前記アクセス可否判断部は、アクセスが不可と判断したときに、前記コマンド送信部 より送出したコマンドシーケンスとは異なったコマンドシーケンスに切替える請求項 2 記載のホスト機器。
[4] 前記アクセス可否判断部は、アクセスが不可と判断したときに、前記記憶装置から 送出される受け付け可能なコマンドシーケンスに切替える請求項 3記載のホスト機器
[5] ホスト機器とバスで接続され、前記ホスト機器からのコマンドに基づいてデータを記 憶し、及び読み出す記憶装置であって、
ホスト機器から与えられるデータを保持するメモリと、
前記メモリへのデータの書き込み及び読み出しを制御するメモリ制御部と、 前記ホスト機器力 発行されるコマンドを受信し、各コマンドに応じた処理を行うコマ ンド受信部と、
前記コマンド受信部が各コマンドを受信する毎に所定のコマンドであるときに応答を 返す応答送信部と、
前記コマンド受信部によって受信されたコマンドが所定のコマンドシーケンス力どう かを判別し、所定のコマンドシーケンスである場合にアクセスを受け付けるアクセス判 定部と、を具備する記憶装置。
[6] 前記応答送信部は、所定のコマンドシーケンス以外のコマンドシーケンスである場 合は応答を返さな!/、請求項 5記載の記憶装置。
[7] 前記応答送信部は、所定のコマンドシーケンス以外のコマンドシーケンスである場 合にエラー応答を返す請求項 5記載の記憶装置。
[8] 前記アクセス判定部は、 1つのコマンドシーケンスを受け付ける請求項 5〜7のいず れか 1項記載の記憶装置。
[9] 前記アクセス判定部は、複数のコマンドシーケンスを受付可能である請求項 5〜7 の!、ずれか 1項記載の記憶装置。
[10] 前記アクセス判定部は、前記ホスト機器力 送られたコマンドシーケンスが処理でき ないシーケンスである場合に受け付け可能なコマンドシーケンスを送信する請求項 9 記載の記憶装置。
[11] 前記記憶装置は、半導体メモリカードである請求項 5記載の記憶装置。
[12] 記憶装置とバスで接続され、前記記憶装置のデータの書き込み及び読み出しを行 うホスト機器の記憶装置へのアクセス方法であって、
前記記憶装置の記憶内容を変化させない一連のコマンドから成るコマンドシーケン スで順次コマンドを送信し、
各コマンドを送信する毎に、前記記憶装置からの応答を受け付け、エラーの有無を 判別し、
前記各コマンドの送出後に正常受信が判別されればアクセスを可能とし、それ以外 のときにアクセスが前記記憶装置に受け付けられないと判断する記憶装置へのァク セス方法。
[13] アクセスが不可と判断したときに送出するコマンドシーケンスを異なったコマンドシ 一ケンスに切替える請求項 12記載の記憶装置へのアクセス方法。
[14] アクセスが不可と判断したときに前記記憶装置力 送出された受け付け可能なコマ ンドシーケンスに切替える請求項 13記載の記憶装置へのアクセス方法。
PCT/JP2005/011799 2004-07-08 2005-06-28 ホスト機器、記憶装置、及び記憶装置へのアクセス方法 WO2006006387A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006528687A JPWO2006006387A1 (ja) 2004-07-08 2005-06-28 ホスト機器、記憶装置、及び記憶装置へのアクセス方法
EP05755303A EP1798641A4 (en) 2004-07-08 2005-06-28 HOST SETUP, STORAGE DEVICE, AND METHOD OF ACCESSING A STORAGE DEVICE
US11/571,592 US7900007B2 (en) 2004-07-08 2005-06-28 Host device, storage device, and method for accessing storage device
US13/014,875 US20110125928A1 (en) 2004-07-08 2011-01-27 Host device, storage device, and method for accessing storage device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-201511 2004-07-08
JP2004201511 2004-07-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/014,875 Division US20110125928A1 (en) 2004-07-08 2011-01-27 Host device, storage device, and method for accessing storage device

Publications (1)

Publication Number Publication Date
WO2006006387A1 true WO2006006387A1 (ja) 2006-01-19

Family

ID=35783732

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/011799 WO2006006387A1 (ja) 2004-07-08 2005-06-28 ホスト機器、記憶装置、及び記憶装置へのアクセス方法

Country Status (6)

Country Link
US (2) US7900007B2 (ja)
EP (1) EP1798641A4 (ja)
JP (1) JPWO2006006387A1 (ja)
CN (1) CN1981271A (ja)
TW (1) TWI410794B (ja)
WO (1) WO2006006387A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138294A (ja) * 2014-01-20 2015-07-30 株式会社東芝 携帯可能電子装置、電子回路および端末

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228741A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> 入出力デバイスの状態制御方式
JPH05242002A (ja) * 1992-02-28 1993-09-21 Kawasaki Steel Corp 補助記憶装置
JPH0660235A (ja) * 1992-08-13 1994-03-04 Matsushita Electric Ind Co Ltd Icカード
JP2003223623A (ja) * 2001-11-05 2003-08-08 Matsushita Electric Ind Co Ltd 半導体メモリカード、その制御方法及び半導体メモリカード用インターフェース装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2972805B2 (ja) * 1988-08-12 1999-11-08 セイコーエプソン株式会社 メモリーの書き込み保護回路
EP0583006B2 (en) 1992-08-13 2006-11-29 Matsushita Electric Industrial Co., Ltd. IC card with hierarchical file structure
KR0182939B1 (ko) * 1995-06-28 1999-04-15 김광호 특정 기록포멧을 갖는 아이씨 카드 메모리 및 그로부터의 디지탈음성 기록 및 재생방법
US6820203B1 (en) * 1999-04-07 2004-11-16 Sony Corporation Security unit for use in memory card
US20070168614A1 (en) * 2000-01-06 2007-07-19 Super Talent Electronics Inc. Secure-Digital (SD) Flash Card with Auto-Adaptive Protocol and Capacity
JP2003015958A (ja) 2001-06-29 2003-01-17 Nec Microsystems Ltd ライトプロテクト方法
US6842395B2 (en) * 2001-11-05 2005-01-11 Matsushira Electric Industrial Co., Ltd. Semiconductor memory card, method of controlling the same and interface apparatus for semiconductor memory card
JP3806077B2 (ja) 2002-08-26 2006-08-09 株式会社東芝 メモリカード認識システム、容量切り替え型メモリカード・ホスト機器、容量切り替え型メモリカード、記憶容量設定方法及び記憶容量設定プログラム
CN100454226C (zh) * 2004-07-08 2009-01-21 松下电器产业株式会社 主机、存储装置以及对存储装置的访问方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228741A (ja) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> 入出力デバイスの状態制御方式
JPH05242002A (ja) * 1992-02-28 1993-09-21 Kawasaki Steel Corp 補助記憶装置
JPH0660235A (ja) * 1992-08-13 1994-03-04 Matsushita Electric Ind Co Ltd Icカード
JP2003223623A (ja) * 2001-11-05 2003-08-08 Matsushita Electric Ind Co Ltd 半導体メモリカード、その制御方法及び半導体メモリカード用インターフェース装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138294A (ja) * 2014-01-20 2015-07-30 株式会社東芝 携帯可能電子装置、電子回路および端末

Also Published As

Publication number Publication date
EP1798641A4 (en) 2010-04-07
TWI410794B (zh) 2013-10-01
JPWO2006006387A1 (ja) 2008-04-24
US7900007B2 (en) 2011-03-01
CN1981271A (zh) 2007-06-13
US20110125928A1 (en) 2011-05-26
TW200604803A (en) 2006-02-01
EP1798641A1 (en) 2007-06-20
US20070255917A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
US7266640B2 (en) Memory card authentication system, capacity switching-type memory card host device, capacity switching-type memory card, storage capacity setting method, and storage capacity setting program
KR100781926B1 (ko) 컴퓨터 시스템 및 그 제어 방법
EA006380B1 (ru) Способ и устройства для передачи данных
EP1205845B1 (en) Microcomputer and method of controlling the same
KR101833464B1 (ko) 디스크 장치와 외부 저장 매체 사이의 데이터 전송 방법 및 그 방법을 이용하는 시스템
JP5293231B2 (ja) Icチップ及びicカード及び発行装置及び発行方法及び発行システム
JP2007052717A (ja) データ転送装置およびデータ転送方法
WO2006006387A1 (ja) ホスト機器、記憶装置、及び記憶装置へのアクセス方法
JP2004021351A (ja) Icカード及びその制御方法
JP5090591B2 (ja) 電子装置の制御方法,電子装置及び電子装置の機能の認識方法
WO2006006388A1 (ja) ホスト機器、記憶装置、及び記憶装置へのアクセス方法
JP3781607B2 (ja) インターフェイスセレクタ
JP5010065B2 (ja) マイクロコンピュータ
JP3976106B2 (ja) アプリケーション登録端末システムおよび登録方法
US20050138236A1 (en) Direct memory access control device and method for automatically updating data transmisson size from peripheral
JP4793798B2 (ja) マイクロコンピュータ
CN115604366B (zh) 用于数据传输的方法、装置、近场通信芯片及存储介质
US5832277A (en) System for arbitrating demand on memory during configuration of a computer add-on card
CN114237674A (zh) 烧录方法、***、电子设备和计算机可读存储介质
US20030172137A1 (en) Communication controlling device, communication controlling method and image forming system
JP2639248B2 (ja) 通信インターフェイス装置
JP2004362093A (ja) データ保存装置
KR20050113498A (ko) 메모리 카드의 처리 상황을 판별할 수 있는 메모리 카드시스템 및 그것의 판별 방법
JP2006148620A (ja) 周辺処理システム、接続装置、外部装置、周辺処理システムの情報処理方法およびプログラム
JPH10187586A (ja) 周辺装置およびこの周辺装置を含む情報処理装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2006528687

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2005755303

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200580023028.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 11571592

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2005755303

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11571592

Country of ref document: US