TWI410794B - Memory device - Google Patents

Description

記憶裝置

本發明之主機、記憶裝置、及主機對記憶裝置之存取方法，係有關於以匯流排連接記憶裝置及主機，使用指令進行記憶裝置的初期化及資料的收送信的主機、記憶裝置及主機對記憶裝置之存取方法。

在控制數位相機、電影、攜帶型音樂播放器等的控制數位資訊的機器(以下，稱為主機)中，作為保持數位資訊的記憶裝置，具有搭載非揮發性記憶體的記憶卡。為實現複數廠商所製造之記憶卡及主機間的互換性，主機存取於記憶卡用的結構被規格化。隨著記憶卡之記憶容量的大容量化或功能的追加，進行規格的版本升級。作為不同版本之主機可存取於記憶卡的方法，提出使用複數容量表現之方式以展示相對各主機不同的記憶容量進行存取的方法。例如，參照日本特開2004-86505號專利公報。

但是，上述習知技術具有如下的問題。亦即，因為不同版本之主機可對相同記憶區域進行存取，所以具有舊版本之主機會破壞新版本之主機的問題。另外，為在記憶卡內設置複數區域用以進行響應主機的存取控制，將有記憶卡內部的構造及控制變得複雜的問題。

鑒於上述問題點，本發明之目的在於，提供一種主 機、記憶裝置、及對記憶裝置之存取方法，係可用簡單之構造及控制進行存取控制。

為解決該問題，本發明之主機，係以匯流排連接於記憶裝置，用以進行上述記憶裝置之資料寫入及讀出者，其具備指令送信部，係以不改變上述記憶裝置之記憶內容的一連串的指令所構成的指令序列順序發送指令；回答受信部，係依每次藉由上述指令送信部發送各指令時，受理上述記憶裝置的回答，用以判別有無故障；及可否存取判定部，係在送出來自上述指令送信部的各指令後，若藉由上述回答受信部判斷為正常信號，則可進行存取，而在此以外時則判斷為上述記憶裝置不受理存取。

為解決該問題，本發明之記憶裝置，係以匯流排連接於主機，根據來自上述主機的指令以記憶及讀出記憶裝置者，其具備記憶體，係保存從主機供給的資料；記憶體控制部，係控制對上述記憶體的資料寫入及讀出；指令受信部，係接收從主機發行的指令，進行響應各指令的處理；回答送信部，係於上述指令受信部每次接收之各指令為預定指令時送回回答；及存取判定部，係判斷藉由指令受信部所接收的指令是否為指定的指令序列，在指定的指令序列的情況受理存取。

為解決上述問題，本發明之主機對記憶裝置的存取方法，該主機係以匯流排連接於記憶裝置，用以進行記憶裝置之資料寫入及讀出之主機的對記憶裝置的存取方法，其 以不改變上述記憶裝置之記憶內容的一連串的指令所構成的指令序列順序發送指令，依每次發送各指令時，受理來自上述記憶裝置的回答，用以判別有無故障，在送出上述各指令後，判斷為正常信號，則可進行存取，而在此以外時則判斷為上述記憶裝置不受理存取。

根據本發明，可提供一種主機、記憶裝置、及主機對記憶裝置之存取方法，其中，記憶裝置可判定主機的送信指令的序列，僅在與指定序列一致的情況判斷可受理主機的存取，所以可以簡單的構造及控制進行存取控制。

第一圖為顯示本發明之實施形態之記憶系統的構成的方塊圖。如第一圖所示，本發明之實施形態之記憶系統，具有主機1與記憶裝置2，其中由匯流排3連接該主機1與該記憶裝置2。該主機1具有一中央處理單元(CPU,central processing unit)101、一儲存該中央處理單元101的程式的唯讀記憶體(ROM,read-only memory)102、一作為中央處理單元的工作區域的隨機存取記憶體(RAM,random-access memory)103及一介面104。介面104係對記憶裝置2發送指令、資料及位址，以及接收回答者。上述唯讀記憶體102係用以記憶藉由中央處理單元101實現所執行之存取方法用的存取程式、及主機1使用的指令序列。另外，中央處理單元101係用以達成指令送信部101a、回答受信部101b、及存取判定部101c的功能。指令送信部101a係藉 由介面104，以保存於唯讀記憶體102內構成一連串的指令之指令序列，順序進行指令發送。回答受信部101b係依每次從指令送信部101a發送上述指令而受理回答，判斷有無故障者。存取判定部101c係於發送各指令後藉由回答受信部判斷為正常回答時，則可進行存取，而在此以外時則判斷為上述記憶裝置不受理存取。

記憶裝置2具有介面201、控制部202、記憶體控制部203及記憶體204。介面201係接收來自主機1的指令及資料並發送回答者。另外，控制部202具有指令受信部202a、回答送信部202b及存取判定部202c。指令受信部202a係接收從主機發行的指令以進行響應各指令的處理。回答送信部202b係於指令受信部每次接收指令時，判斷是否為沿指定的指令序列，若為該指令則進行正常回答。另外，存取判定部202c係判定藉由指令受信部所接收的指令是否為指定的指令序列，在屬預定指令序列的情況，進行受理存取的處理者。另外，記憶體控制部203係控制對記憶體204的資料寫入及讀出者，記憶體204係保存主機供給之資料者。記憶裝置2係進行從主機1發送的指令序列是否在指定序列進行檢查，在屬預定指令序列的情況，即判定可受理來自主機1的存取。

第二圖為顯示主機1所發送之指令序列的第一例的流程圖。第二圖之指令序列中，主機1首先發送指令CMD_A(S201)，等待受理來自記憶裝置2的回答(S202)，若有回答則檢查故障(S203)。若有回答而無故障，則在步驟S204 發送指令CMD_B。等待受理回答(S205)，若有回答則檢查故障(S206)。若有回答而無故障，則在步驟S207發送指令CMD_C。然後在S208中，等待受理回答，若有回答則檢查故障(S209)。若在S209中無故障，則返回正確的回答，所以判定主機1可存取受理該記憶裝置2(S210)。另一方面，在任一指令沒有返回回答或返回故障回答的情況，即判定記憶裝置2不可存取(S211)。

在此，若作為指令序列使用之指令CMD_A、CMD_B及CMD_C，係使記憶裝置2之記憶區域201的內容無變化者，則可使用任何指令。例如，可使用進行紀錄存取的指令或讀出記憶裝置2的ID的指令。另外，還可為只用於檢測是否可正常存取於記憶裝置的指令。

其次，第三圖為顯示主機使用之指令序列的第二例的流程圖。第三圖之指令序列中，主機1首先發送指令CMD_C(S301)。等待受理來自記憶裝置2的回答(S302)，若有回答則檢查故障(S303)。若有回答而無故障，則在步驟S304發送指令CMD_B。等待受理回答(S305)，若有回答則檢查故障(S306)。若有回答而無故障，則在步驟S307發送指令CMD_A。然後在S308中，等待受理回答，若有回答則在S309中檢查故障。若在S309中無故障，則返回正確的回答，所以判定記憶裝置2可存取受理(S310)。另一方面，在任一指令沒有返回回答或返回故障回答的情況，即判定記憶裝置2不可受理存取(S311)。在判定為不可存取的情況，可一切不受理之後來自主機的指令，或可再度等待受 理正確的序列。

主機1僅可使用特定的指令序列，例如對應於舊版本之規格的主機，可使用第二、三圖之任一指令序列，而對應於新版本之規格的主機，則可使用其他指令序列。另外，對應於新版本之規格的主機也可使用第二、三圖之二個指令序列。

第四圖為對應於第1指令序列的記憶裝置2的指令受信處理的一例流程圖。記憶裝置2係由指令受信部202a接收指令(S401)，以檢查該指令是否為CMD_A。若該指令是CMD_A，則在步驟S403執行該指令，進行其回答。接著，於步驟S404檢查該指令之接收，當接收該指令時，則檢查該指令是否為CMD_B(S405)。若為CMD_B，則在步驟S406執行該指令，進行其回答，等待受理下一指令。當於步驟S407再次接收指令時，則於步驟S408檢查該指令是否為CMD_C。若該指令是CMD_C，則在步驟S409執行該指令，進行其回答。接著因為指定的序列一致，所以受理以後的主機之存取，並送回其主旨的回答(S410)。之後，受理包括對記憶區域201的資料寫入並接收對主機的存取。

另一方面，若指定的序列不一致，則進行故障回答(S411)。第四圖中，記憶裝置2係以第二圖所示之指令CMD_A、CMD_B、CMD_C的序列，僅受理發送該指令的主機的存取。該情況，除故障回答外，也可將該記憶裝置受理之指令序列順序發送給主機1。另外，也可取代S411之故障回答而不作回答。

第五圖為顯示對應第1、第2指令序列之記憶裝置2之指令受信處理的流程圖。第五圖中，當在S501接收指令時，檢查該指令是否為CMD_A(S502)。若該指令是CMD_A，則進行必要的處理，送回回答(S503)，接著接收指令。以後之S504~S511的處理則與第四圖之S404~S411相同。

另外，若在S502非為CMD_A的話，則在S512檢查是否為指令CMD_C。若該指令是CMD_C，則在步驟S513執行該指令後進行其回答，在步驟S514等待受理指令。若有指令，則檢查是否為指令CMD_B(S515)，若該指令是CMD_B，則進行必要之處理並進行回答(S516)。更且，若有指令(S517)，則檢查是否為指令CMD_A(S518)。若該指令是CMD_A，則進行必要之處理並進行回答(S519)，進行主機之存取受理(S510)。另外，在步驟S519受理之指令序列與S509的情況不同，所以也可作為在記憶裝置側具有不同功能者而進行受理。又另外在步驟S512~S518中，在與指定序列不同之情況進行故障回答或不回答(S520)。如此，記憶裝置2可針對複數指令序列進行判定。即，記憶裝置2係以第二圖或第三圖所示第1及第2序列受理發送指令的主機之存取。記憶裝置2進行判定之序列數不限於2，還可針對多數之序列進行判定。

其次，說明使用3個指令以增加指令序列的種類用的方法。第六圖為顯示依據來自主機1之第3指令序列的指令送信處理的流程圖。當開始動作時，在S601發送指令CMD_A，判斷是否有回答(S602)。然後，當有相對CMD_A的 回答時，在S603檢查故障，若無故障則同樣進行CMD_A的指定回送信(S601、S602、S612)。其後發行指令CMD_B。以下的處理S604~S611則與第二圖之S204~S211相同。

參照第七圖說明對應第3指令序列的記憶裝置2側的流程圖。記憶裝置2當接收到如第七圖之流程的指令時(S701)，判斷是否為CMD_A(S702)。在接收的指令是CMD_A的情況下，該記憶裝置2將回答送回主機1，反覆進行相同的處理，直到超過指定次數(S703、S704)。若該指令不是CMD_A，則可進入S712而送回故障回答或不回答。

以下之S705~S711的處理與第四圖之S404~S410相同，在以指令CMD_B(S706)、CMD_C(S709)的順序接收指令的情況，判定記憶裝置2可受理主機1的存取。若不是該指令序列，則在S712進行故障回答或無回答。

其次，第八圖為顯示主機1之第4指令序列之例的流程圖。這是特定如重複進行複數次第1指令序列者。S801~S809的處理與第二圖之S201~S209相同，主機1以CMD_A(S801)、CMD_B(S804)、CMD_C(S807)的序列接收指令。若在S809無故障，則在S810判斷是否有執行指定次數的序列。若未達指定次數，則返回S801重複進行相同的處理，在有達成指定次數的執行的情況，則在S811判斷可受理存取。若在序列之途中無正常回答，則在S812判定不可受理存取。

第九圖為相對第4指令序列的記憶裝置側的流程圖。第九圖之流程中，S901~S909係與第四圖之S401~S409相 同的處理。在S910中判定是否執行指定次數之該處理。若未執行到達指定次數，則返回S901，重複進行相同的處理，若有執行到達指定次數，則進入S911受理主機的存取。另外，若在指令序列之途中不正常，則在S912不回答，或進行故障回答以禁止存取的受理。在判定為不可存取的情況，可不受理以後一切來自主機的指令，也可再度等待受理正確的序列。

在此所示之實施形態的第二、三、六及八圖之主機的對記憶裝置2的存取程式，係作為存取程式而保存於主機1內之唯讀記憶體102內。

另外，在此說明之實施形態中，係組合指令CMD_A、CMD_B、CMD_C而作為不同的序列，但也可使用其他指令，且構成序列之指令不同亦可。另外，發送指定次數之指令的指令序列不限於第3、第4方法，例如，該主機1也可組合第五圖及第七圖之序列的判定。另外，第六圖及第七圖中，可發送指定次數的特定指令，也可複數次發送2以上的指令。另外，第八圖及第九圖中，雖重複進行指定次數之特定指令序列，但也可重複進行指定次數之複數指令序列。更且，在主機1發送複數指令的情況，可使指令的送信間隔成為指定時間以下，該情況下，記憶裝置2係在指令的送信間隔超過指定時間的情形時，即判定為不可受理主機1的存取。在判定為不可存取的情況時，可不受理以後一切來自主機的指令，也可再度等待受理正確的序列。

另外，記憶裝置2中，如第五圖所示，可受理複數次 指令序列，在該情況可響應指令序列切換允許使用的功能。可切換為是否允許，例如，檔案系統的種類、亦即FAT16、FAT32、UDF等的檔案系統的種類、位元組或區塊單位的位址的任一者。除此之外，可藉由存取開始時之指令序列切換是否使用附加功能、如***功能、高速介面等的附加功能。

另外，記憶裝置2中，在進行故障回答時還可送出可受理的指令序列。以下，針對此種送出可受理的指令序列的情況的主機側的動作進行說明。第十圖為顯示在S211判定為不可存取受理後的處理的流程圖，在判定為不可存取受理後，在S213判斷在該回答內是否包括指令序列。在S213未包括指令序列的情況，若在主機內記憶其他的指令序列，則在S215交換而改寫為其他的指令序列。另外，在包括指令序列的情況，判斷進入S214而被指定的指令序列是否有支援。若未支援該指令序列則予以結束，在有支援該指令序列的情況，則以進入S216而被指定的指令序列送出指令進行改寫。即以被指定的指令序列再度開始指令的送出。如此，即可在與記憶裝置具有之指令序列一致的情況進行存取。

(產業上的可利用性)

根據本發明，由記憶裝置判斷主機發送的指令序列，僅在與指定的指令序列一致的情況判定為可受理主機的存取。因此可以簡單的構成及控制進行存取控制，對記憶卡等的記憶裝置及使用記憶裝置的種種主機相當有用。

1‧‧‧主機

2‧‧‧記憶裝置

3‧‧‧匯流排

101‧‧‧中央處理單元

101a‧‧‧指令送信部

101b‧‧‧回答受信部

101c‧‧‧存取判定部

102‧‧‧唯讀記憶體

103‧‧‧隨機存取記憶體

104‧‧‧介面

201‧‧‧介面

202‧‧‧控制部

202a‧‧‧指令受信部

202b‧‧‧回答送信部

202c‧‧‧存取判定部

203‧‧‧記憶體控制部

204‧‧‧記憶體

第一圖為本發明之實施形態之記憶系統的構成的方塊圖。

第二圖為本發明中主機之第1指令序列處理的流程圖。

第三圖為本發明中主機之第2指令序列處理的流程圖。

第四圖為本發明中記憶裝置之第1指令序列的受信處理的流程圖。

第五圖為本發明中記憶裝置之第1、第2指令序列處理的受信的流程圖。

第六圖為本發明中主機之第3指令序列處理的流程圖。

第七圖為本發明中記憶裝置之第3指令序列的受信處理的流程圖。

第八圖為本發明中主機之第4指令序列處理的流程圖。

第九圖為本發明中記憶裝置之第4指令序列的受信處理的流程圖。

第十圖為本發明中判定為不可受理主機之存取後的處理的流程圖。

1‧‧‧主機

101‧‧‧中央處理單元

101a‧‧‧指令送信部

101b‧‧‧回答受信部

101c‧‧‧存取判定部

102‧‧‧唯讀記憶體

103‧‧‧隨機存取記憶體

104‧‧‧介面

2‧‧‧記憶裝置

3‧‧‧匯流排

201‧‧‧介面

202‧‧‧控制部

202a‧‧‧指令受信部

202b‧‧‧回答送信部

202c‧‧‧存取判定部

203‧‧‧記憶體控制部

204‧‧‧記憶體

Claims (7)

1. 一種記憶裝置，係經由匯流排連接於主機，根據來自該主機的指令記憶及讀出資料者，其包括：記憶體，係記憶從該主機接收之資料；記憶體控制部，係控制對上述記憶體的資料寫入及讀出之至少一者；指令受信部，係接收從上述主機發行之指令之序列，並於每次接收到上述指令之序列之一指令時，判定上述接收到之指令是否與預定指令對應，該預定指令係預定指令序列之一部份；上述指令受信部僅於判定了上述接收到之指令與上述預定指令序列之上述預定指令對應時，執行上述指令；回答送信部，係於每次判定了上述接收到之指令與上述預定指令對應時，送回上述指令之上述執行之結果的回答；及存取判定部，係判定藉由上述指令受信部所接收的上述指令之序列是否為上述預定指令序列，並於上述所接收的指令之序列係上述預定指令序列時，受理自上述主機對上述記憶體的存取；上述預定指令序列係具特定順序之複數之指令而不改變儲存於上述記憶體之資料。
2. 如請求項1之記憶裝置，其中當上述所接收的指令之序列係上述預定指令序列以外時，上述回答送信部不送回回答。
3. 如請求項1之記憶裝置，其中當上述所接收的指令 之序列係上述預定指令序列以外時，上述回答送信部送回故障回答。
4. 如請求項1之記憶裝置，其中上述預定指令序列係單一預定指令序列，且當上述所接收之指令之序列與上述單一預定指令序列對應時，上述存取判定部受理存取。
5. 如請求項1之記憶裝置，其中上述預定指令序列包含複數之可受理之指令序列，且當上述接收到之指令之序列係上述複數之可受理之指令序列之一時，上述存取判定部受理存取。
6. 如請求項5之記憶裝置，其中當自上述主機送出之上述指令之序列非上述複數之可受理之指令序列之一時，上述存取判定部送出上述可受理之指令序列之一者。
7. 如請求項1之記憶裝置，其中上述記憶裝置係半導體記憶卡。