WO2004077579A1 - 発光素子及び発光素子の製造方法 - Google Patents

発光素子及び発光素子の製造方法 Download PDF

Info

Publication number
WO2004077579A1
WO2004077579A1 PCT/JP2003/016322 JP0316322W WO2004077579A1 WO 2004077579 A1 WO2004077579 A1 WO 2004077579A1 JP 0316322 W JP0316322 W JP 0316322W WO 2004077579 A1 WO2004077579 A1 WO 2004077579A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light
light emitting
compound semiconductor
main
Prior art date
Application number
PCT/JP2003/016322
Other languages
English (en)
French (fr)
Inventor
Kazunori Hagimoto
Masato Yamada
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd. filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to US10/546,201 priority Critical patent/US20060145177A1/en
Publication of WO2004077579A1 publication Critical patent/WO2004077579A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Definitions

  • the present invention relates to a light emitting device and a method for manufacturing the same.
  • a light-emitting device having a light-emitting layer portion formed of an AlGaInP mixed crystal has a thin A1GaInP (or GaInP) active layer and a bandgap larger than n.
  • a high-luminance element can be realized by adopting a double hetero structure sandwiched between the type A 1 GaInP clad layer and the p-type A 1 GaInP clad layer.
  • Such an AlGaInP double heterostructure utilizes the fact that the A1GaInP mixed crystal lattice-matches with GaAs to form A1GaInP on the GaAs single crystal substrate.
  • Each layer made of InP mixed crystal can be formed by epitaxial growth.
  • a GaAs single crystal substrate is often used as it is as an element substrate.
  • the A1GaInP mixed crystal constituting the light-emitting layer has a larger band gap than GaAs, the emitted light is absorbed by the GaAs substrate, making it difficult to obtain sufficient light extraction efficiency. There is.
  • the element substrate is required to have a conductive property that can withstand it.
  • the element substrate is made of a semiconductor, it does not necessarily have sufficient conductivity to allow a large current to flow through the light emitting layer.
  • An object of the present invention is to provide a light emitting element having good conductivity in a light emitting element having a structure in which a light emitting layer portion and a semiconductor element substrate are bonded via a metal layer, and a method for manufacturing the same. is there. Disclosure of the invention
  • a first main surface of the compound semiconductor layer having a light emitting layer portion is a light extraction surface, and a reflection surface for reflecting light from the light emitting layer portion to the light extraction surface side on a second main surface side of the compound semiconductor layer.
  • the element substrate includes a Si substrate having a p-type conductivity
  • a contact layer having A1 as a main component is formed immediately above the main surface of the element substrate on the main metal layer side.
  • main component and “main component” mean a component having the highest mass content.
  • the “main metal layer” is a metal layer located between the compound semiconductor layer and the contact layer, and has a role of forming a reflection surface and bonding the compound semiconductor layer and the contact layer. Refers to the metal layer that carries the follow.
  • the diffusion blocking layer and the light emitting layer portion side bonding metal layer which will be described later, do not belong to the main metal layer.
  • the element substrate is constituted by a silicon substrate having a p-type conductivity (hereinafter also referred to as p-type Si or p-Si), and has a main metal layer side.
  • a contact layer containing A 1 (aluminum) as the main component is formed directly on the main surface. Since A1 and p-type Si form a good ohmic junction, the series resistance of the light-emitting element is particularly high when the resistivity of p-type Si is in the range of 1 to l ⁇ Q'cm to 10 ⁇ .cm. As a result, an excessive increase in the forward voltage can be effectively suppressed.
  • the effect of reducing the contact resistance can be enhanced by performing the alloying heat treatment of A1 and the p-type Si at, for example, 300 ° C. or more and 65 ° C. or less.
  • the light emitting layer portion is located on the light extraction surface side! ) -Type compound semiconductor layer, an n-type compound semiconductor layer is located on the main metal layer side, and the 11-type compound semiconductor layer is coupled to the p-type Si substrate via the main metal layer.
  • the layer located on the substrate side has the same conductivity type as that of the substrate (for example, the substrate has:
  • the layer located on the opposite side (light extraction surface side) is of a conductivity type different from the conductivity type of the substrate (for example, n-type if the substrate is p-type).
  • the light emitting device of the present invention has a configuration in which the compound semiconductor layer and the device substrate are bonded via the main metal layer, and is a combination of different conductivity types such as a p-type Si substrate and an n-type compound semiconductor layer.
  • the positional relationship of the conductivity type of the light emitting layer is as described above. Is not restricted.
  • an n-type compound semiconductor layer is provided on the p-type Si substrate side (main metal layer side) in the light emitting layer portion, and on the light extraction surface side! ) Type compound semiconductor layer. Further, the light emitting layer portion is formed between a p-type clad layer as a p-type compound semiconductor layer, an n-type clad layer as an n-type compound semiconductor layer, and a p-type clad layer and an n-type clad layer.
  • n-type cladding layer and the main metal layer are preferably formed in direct contact with each other in order to increase the light extraction efficiency by reflection.
  • a diffusion barrier is provided between the contact layer and the main metal layer, which is formed of a conductive material, and which prevents diffusion of the A1 component of the contact layer into the main metal layer.
  • a configuration in which layers are interposed can be employed.
  • the A1 component which is the main component of the layer, diffuses into the main metal layer and reacts (for example, a metallurgical reaction such as eutectic / intermetallic compound formation), which may alter the main metal layer. .
  • the diffusion of the A1 component from the contact layer to the main metal layer is blocked by the diffusion blocking layer, and the main metal layer is degraded by the reaction with the A1 component. Can be effectively suppressed.
  • defects such as a decrease in the reflectance of the reflection surface formed by the main metal layer and a decrease in the adhesion strength between the main metal layer and the compound semiconductor layer are effectively suppressed, and the product yield of the light emitting device due to these defects is reduced. Is unlikely to decrease.
  • the diffusion blocking layer is specifically composed of 1 ⁇ and 1 ⁇
  • a diffusion-blocking metal layer containing any one of the following as a main component can be obtained.
  • T i or N i as the main component Such a metal is particularly excellent in the effect of suppressing the diffusion of the A1 component into the Au-based layer, and thus can be suitably used in the present invention. Further, it is desirable that the thickness of the metal layer for preventing diffusion is at least 11 11 111 and at most 10 111.
  • the diffusion preventing metal layer may be specifically made of pure Ti or pure Ni for industrial use.However, as long as the effect of preventing the diffusion of the A1 component into the Au-based layer is not impaired. Thus, it is possible to contain a minor component.
  • the addition of an appropriate amount of Pd has the effect of improving the corrosion resistance of a metal containing Ti or Ni as a main component. Also, an alloy of Ti and Ni can be used.
  • a reflection surface can be formed by the Au-based layer.
  • the Au-based layer is chemically stable and is unlikely to cause a deterioration in reflectance due to oxidation or the like, and thus is suitable as a material for forming the reflection surface. Also, as described above, even if there is a possibility that a metallurgical reaction may occur between the contact layer and the Au-based layer, the diffusion blocking layer may be interposed between the contact layer and the Au-based layer. A reflective surface with good reflectivity can be formed by the Au-based layer without any problem.
  • a light-emitting layer-side-side bonding metal layer containing Au as a main component is provided between the Au-based layer and the compound semiconductor layer. It can be arranged in a distributed manner on top.
  • the Au-based layer forms a part of a current supply path to the light emitting layer.
  • the contact resistance increases and the series resistance increases, which may lower the luminous efficiency.
  • the contact resistance can be reduced by joining the Au-based layer to the light emitting layer portion via the Au-based junction metal layer.
  • the Au-based bonding metal layer requires a relatively large amount of alloying components necessary for ensuring contact, and the reflectivity is slightly inferior. Therefore, if the light-emitting layer-side bonding metal layer is dispersedly formed on the main surface of the Au-based layer, the high reflectivity of the Au-based layer can be secured in a region where the light-emitting layer-side bonding metal layer is not formed. .
  • the compound semiconductor layer in contact with the light-emitting layer is formed of an n-type III- In the case of a V group compound semiconductor (for example, (A l x G ai _ x ) y In x- . Y P (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1)), AuGeN i
  • a bonding metal layer particularly enhances the effect of reducing the contact resistance.
  • an Au GeNi junction metal layer can be formed on the main surface on the bonding side of the compound semiconductor layer, and an Au-based layer can be formed so as to cover the Au GeNi junction metal layer.
  • the alloying heat treatment of the AuGeNi junction metal layer and the compound semiconductor layer at, for example, 350 ° C. or more and 500 ° C. or less, the effect of reducing the contact resistance is enhanced.
  • the formation area ratio of the light-emitting layer-side bonding metal layer to the Au-based layer (the value obtained by dividing the light-emitting layer-side bonding metal layer formation area by the total area of the Au-based layer) ) Should be 1% or more and 25% or less.
  • the area ratio of the bonding metal layer on the light emitting layer side is less than 1%, the effect of reducing the contact resistance is not sufficient, and when it exceeds 25%, the reflection intensity is reduced.
  • the reflectance of the Au-based layer can be reduced in a region where the light-emitting layer-side bonding metal layer is not formed. Can be further enhanced.
  • the reflection surface may be formed by an Ag-based layer containing Ag as a main component and interposed between the Au-based layer and the compound semiconductor layer.
  • the Ag-based layer is less expensive than the Au-based layer, and exhibits good reflectance over almost the entire visible light wavelength range (350 nm or more to 700 nm). small. As a result, high light extraction efficiency can be realized regardless of the emission wavelength of the device. Also, compared to a metal such as A1, a decrease in reflectance due to the formation of an oxide film or the like is less likely to occur.
  • Figure 6 shows the reflectivity of various mirror-polished metal surfaces.
  • the plot point “K” is the reflectivity of Ag
  • the plot point “ ⁇ ” is the reflectivity of Au
  • the plot point “A” is A. 1 is the reflectivity.
  • the plot point “X” is for the Ag PdCu alloy.
  • the reflectivity of Ag is 350 nm or more and 700 nm or less (and the infrared region longer than that), and particularly, the visible light reflectance is particularly good at 380 nm or more and 700 nm or less. You.
  • Au is a colored metal, and as can be seen from the reflectance shown in Fig. 6, there is strong absorption in the visible light region at a wavelength of 670 nm or less (especially at 650 nm or less: If the peak emission wavelength of the light-emitting layer is below 670 nm, the reflectance is significantly reduced. As a result, the luminous intensity tends to decrease, and the spectrum of the extracted light is different from the original luminescent spectrum due to absorption, and the luminous color tone is likely to change.
  • Ag has a very good reflectance even in the visible light region with a wavelength of 670 nm or less.
  • the reflection surface of the Ag-based layer has much higher light extraction than the Au-based metal. Efficiency can be realized.
  • the reflectance does not decrease significantly, but the reflectance at the visible light castle has a slightly lower value (for example, 85 to 9 2%).
  • the reflectance is better than A1 at wavelengths of 400 nm or more (especially 450 nm or more).
  • the reflectance of A1 in Fig. 6 was measured on the mirror-finished A1 surface by mechanical polishing and chemical polishing while suppressing the formation of the surface oxide film. Due to the thicker layer, the reflectivity may be further reduced than the data shown in FIG. In the case of Ag, in FIG. 6, the reflectance is inferior to A1 in the short wavelength region from 350 nm to 400 nm, but the oxide film is much less likely to be formed than A1. Therefore, when a reflective metal layer is actually formed on a light emitting element, it is possible to achieve a reflectance higher than A1 even in this wavelength region by employing an Ag-based layer. Also in this wavelength range, the reflectivity of Ag is higher than that of Au.
  • the Ag-based layer has a thickness of 350 nm or more and 670 nm or less (preferably In the case of a light emitting layer having a peak emission wavelength in the wavelength range of from 400 nm to 670 nm, more preferably from 450 nm to 600 nm, the light extraction efficiency is improved by A 1 or A It can be said that it becomes particularly noticeable over u.
  • the light emitting layer having the peak emission wavelength as described above is, for example, (A l x G ai _ x ) yln — yP (where 0 ⁇ ⁇ ⁇ 1, 0 ⁇ y ⁇ 1) or In x G a y A 1 x — y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, x + y ⁇ 1) indicates that the first conductivity type cladding layer, active layer, and second conductivity type cladding layer are in this order. It can be configured as having a laminated double-headed structure.
  • an Ag-based junction metal layer mainly composed of Ag is provided between the Ag-based layer and the compound semiconductor layer as a light-emitting layer-side junction metal layer. It can be arranged in a dispersed form on the main surface of the Ag-based layer.
  • the Ag-based junction metal layer is formed by forming the compound semiconductor layer in contact therewith with an n-type III-V compound semiconductor (for example, the aforementioned (Al x G a to J y I ni _ y P (0 ⁇ x ⁇ In the case of 1, 0 ⁇ y ⁇ 1)), the effect of reducing the contact resistance is particularly enhanced by employing the AgGeNi junction metal layer.
  • the formation area ratio of the Ag-based bonding metal layer on the light emitting layer side to the Ag-based layer is preferably 1% or more and 25% or less, as in the case of the Au-based bonding metal layer described above.
  • the Au-based layer may have a bonding layer.
  • the main surface on the side opposite to the light extraction surface of the compound semiconductor layer is used as a bonding-side main surface, and Au is used as a main component on the bonding-side main surface.
  • a first Au-based layer to be the bonding layer is disposed, and a main surface of the element substrate, which is to be positioned on the light emitting layer side, is a bonding-side main surface;
  • the element substrate and the compound semiconductor layer when bonding the element substrate and the compound semiconductor layer, the element substrate and the compound semiconductor layer should be laminated via an Au-based layer, and then bonded and heat-treated. Can be performed.
  • the first and second Au-based layers are separately formed on the compound semiconductor layer side and the element substrate side, and these are adhered to each other in close contact with each other. Since the Au-based layers are easily integrated even at a relatively low temperature, sufficient bonding strength can be obtained even at a low heat treatment temperature for bonding.
  • an electrochemical film forming method such as an electroless plating or an electrolytic plating may be employed. You can also. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a schematic diagram showing a first embodiment of a light emitting element to which the present invention is applied in a laminated structure.
  • FIG. 2 is an explanatory view showing an example of a manufacturing process of the light emitting device of FIG.
  • FIG. 3 is a schematic view showing a second embodiment of a light emitting element to which the present invention is applied in a laminated structure.
  • FIG. 4 is an explanatory view showing one example of a manufacturing process of the light emitting device of FIG.
  • FIG. 5 is an explanatory view showing another example of the manufacturing process of the light emitting device of FIG.
  • FIG. 6 is a diagram showing the reflectivity of various metals. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a conceptual diagram showing a light emitting device 100 according to one embodiment of the present invention.
  • the light-emitting element 100 is formed on a first main surface of a p-Si substrate 7 made of a single crystal of p-type Si (silicon), which is a conductive substrate forming an element substrate, via a main metal layer 10. It has a structure in which the light emitting layer part 24 is bonded.
  • the layer 5 is a first conductivity type cladding layer, in this embodiment, a p-type (A 1 z G az ) y Ini — y P (where x and z 1) force, a p-type cladding layer 6,
  • the second conductivity type clad layer different from the first conductivity type clad layer in the present embodiment, n type (A l ⁇ G a — z ) yli ⁇ — y P (where x ⁇ z ⁇ l) It has a structure sandwiched between the cladding layer 4 and, according to the composition of the active layer 5, the emission wavelength is in a range from green to red (the emission wavelength (peak emission wavelength) is 550 nm or more and 670 ⁇ or less).
  • the ⁇ -type A 1 G a In P clad layer 6 is disposed on the metal electrode 9 side, and the n-type A 1 G a In P clad layer is disposed on the main metal layer 10 side.
  • the layer 4 is arranged, so that the polarity of the current is applied to the metal electrode 9 side. Positive there.
  • the "non-doped” means an "not intentionally added with a dopant", the normal manufacturing process, the content of the dopant component inevitably mixed (eg if 1 0 13 ⁇ 1 0 16 / cm 3 degrees the upper limit) are not excluded also.
  • a current diffusion layer 20 made of AlGaAs is formed on the main surface of the light-emitting layer portion 24 opposite to the surface facing the substrate 7, and the light-emitting layer 20 is formed at substantially the center of the main surface.
  • a metal electrode (for example, an Au electrode) 9 for applying a light emission drive voltage to the layer portion 24 is formed so as to cover a part of the main surface.
  • the area around the metal electrode 9 on the main surface of the current diffusion layer 20 forms a light extraction area from the light emitting layer section 24.
  • the P-Si substrate 7 is manufactured by slicing and polishing an Si single crystal ingot, and has a thickness of, for example, 100 m or more and 500 // m or less. Then, it is bonded to the light emitting layer unit 24 with the main metal layer 10 interposed therebetween.
  • the main metal layer 10 is entirely configured as an Au-based layer.
  • an AuGe Ni joint metal layer 32 (eg, Ge: 15% by mass, Ni: 10% by mass) as a light emitting layer portion side joining metal layer. ) Is formed, contributing to the reduction of the series resistance of the device.
  • AuG e Ni bonding metal layer 3 2 It is dispersed and formed on the main surface of the metal layer 10, and its formation area ratio is 1% or more and 25% or less.
  • a first A1 contact layer 31 as a substrate-side bonding metal layer (for example, A1: 99. 9% by mass).
  • a metal electrode (back surface electrode: for example, an Au electrode) 15 is formed on the back surface of the p-Si substrate 7 so as to cover the entire surface.
  • a second A1 contact layer 16 (for example, A1: 99.9% by mass) is interposed between the metal electrode 15 and the p_Si substrate 7.
  • the entire surface of the first A1 contact layer 31 is covered with a titanium (T i) layer 11 as a diffusion blocking layer.
  • the thickness of the Ti layer is 1 nm or more and 10 ⁇ m or less (600 nm in the present embodiment).
  • the diffusion blocking layer may be a nickel (Ni) layer instead of the Ti layer.
  • a main metal layer 10 (Au-based layer) is arranged so as to cover the entire surface of the Ti layer 11 so as to be in contact therewith.
  • the Au-based layer is made of pure Au or an 811 alloy having an Au content of 95% by mass or more. Light from the light emitting layer section 24 is extracted in a form in which light reflected by the main metal layer 10 is superimposed on light directly radiated to the light extraction surface side.
  • the thickness of the main metal layer 10 is desirably 80 nm or more in order to ensure a sufficient reflection effect. There is no particular upper limit on the thickness, but the reflection effect is saturated, so the thickness is appropriately determined in consideration of the cost (for example, about 1 ⁇ ).
  • a p-type GaAs buffer layer 2 is formed on a main surface of a GaAs single crystal substrate 1 which is a semiconductor single crystal substrate forming a substrate for growing a light emitting layer, for example, by 0.5
  • the release layer 3 composed of im and A1As is grown, for example, by 0.5 m
  • the current diffusion layer 20 composed of p-type AlGaAs is grown, for example, by 5 / ⁇ in this order.
  • Type 1 G a InP cladding layer 6 0.6 ⁇ A 1 G a InP active layer (non-doped) 5, and 1 ⁇ m n-type A 1 G a
  • the InP cladding layer 4 is epitaxially grown in this order.
  • an AuGeNi junction metal layer 32 is dispersedly formed on the main surface of the light emitting layer section 24.
  • an alloying heat treatment is performed in a temperature range of 350 ° C. or more and 500 ° C. or less.
  • the first Au-based layer 10a is formed so as to cover the AuGeNi junction metal layer 32.
  • An alloying layer is formed between the light emitting layer portion 24 and the AuGeNi bonded metal layer 32 by the above alloying heat treatment, and the series resistance is significantly reduced.
  • Step 3 a separately prepared p-Si substrate 7
  • the first and second A1 contact layers 31, 16 to be the substrate-side bonding metal layers are formed on both main surfaces (boron-doped, resistivity approx. 8 ⁇ cm), and the temperature between 300 ° C and 650 ° C Perform alloying heat treatment in the temperature range. Then, on the first A1 contact layer 31, a Ti layer 11 (thickness: for example, 600 nm) and a second Au-based layer 10b are formed in this order. On the second A1 contact layer 16, a back electrode layer 15 (for example, one made of Au-based metal) is formed. In the above steps, each metal layer can be formed by using sputtering or vacuum evaporation.
  • the second Au-based layer 10b on the p-Si substrate 7 side is overlaid and pressed on the first Au-based layer 10a formed on the light emitting layer section 24, and pressed.
  • the substrate bonded body 50 is formed.
  • the Si substrate 7 is bonded to the light emitting layer section 24 via the first Au-based layer 10a and the second Au-based layer 10b.
  • the first Au-based layer 10a and the second Au-based layer 10b are integrated into the main metal layer 10 by the above-described bonding heat treatment. Since the first Au-based layer 10a and the second Au-based layer 10b are mainly composed of Au, which is hardly oxidized, the above-mentioned bonding heat treatment can be performed without any problem, for example, even in the air.
  • a Ti layer 11 functioning as a diffusion blocking layer is interposed between the second Au-based layer 10b and the first A1 contact layer 31.
  • the diffusion of the A1 component from the first A1 contact layer 31 to the second Au system layer 10b is blocked by the Ti layer 11 and the second Au
  • the exudation of the A1 component to the first Au-based layer 10a side integrated by bonding the system layer 1Ob and, consequently, is effectively suppressed.
  • it is possible to prevent a problem that the finally obtained reflection surface of the main metal layer 10 is discolored to purple due to the A 1 component, thereby realizing good reflectance.
  • the bonding strength between the p-Si substrate 7 and the light emitting layer (compound semiconductor layer) 24 by the main metal layer 10 can be maintained high.
  • the substrate bonded body 50 is immersed in an etching solution composed of, for example, a 10% aqueous hydrofluoric acid solution, and A 1 A formed between the buffer layer 2 and the light emitting layer portion 24 is formed.
  • an etching solution composed of, for example, a 10% aqueous hydrofluoric acid solution
  • a 1 A formed between the buffer layer 2 and the light emitting layer portion 24 is formed.
  • the GaAs single crystal substrate 1 is etched away together with the GaAs buffer layer 2 using a hydrogen oxide mixed solution, and then a second etching solution (for example, hydrochloric acid) having a selective etching property with respect to A 1 InP. (A hydrofluoric acid may be added for removing the A1 oxide layer) to remove the etch stop layer.
  • a second etching solution for example, hydrochloric acid
  • the electrode 9 for wire bonding (bonding pad: FIG. 4) is formed so as to cover a part of the main surface of the current diffusion layer 20 exposed by removing the GaAs single crystal substrate 1. 1) is formed. Thereafter, a semiconductor chip is diced by a usual method, fixed to a support, wire-bonded to a lead wire and the like, and then sealed with a resin to obtain a final light emitting element.
  • the first Au-based layer 100a forms the reflection surface.
  • the light-emitting-layer-side bonding metal layer is formed of an Ag-based bonding metal made of AgGeNi (eg, Ge: 15% by mass, Ni: 10% by mass).
  • Layer 1 32 is dispersedly formed.
  • the other parts are the same as those of the light emitting device 100 in FIG. FIG. 4 shows an example of the manufacturing process. The difference from the manufacturing process of FIG.
  • step 2 is that in step 2, instead of the Au-based bonding metal layer 32, the Ag-based bonding metal layer 13 2 is dispersed and formed, and the temperature is 350 ° C. or higher and 660 ° C. An alloying heat treatment is performed in a temperature range of C or lower, and thereafter, an Ag-based layer 10c and a first Au-based layer 10a are formed in this order. Other than this, it is basically the same as Fig. 2.
  • the following method is preferred. That is, as shown in Step 3, the outer peripheral edge of the Ag-based layer 10c is made smaller than the outer peripheral edge of the first Au-based layer 10a. Is formed in an area larger than that of the Ag-based layer 10c so that is located inside. As a result, the Ag-based layer 10c is surrounded by the first Au-based layer 10a, and the outer peripheral surface of the Ag-based layer 10c is formed outside the first corrosion-resistant first Au-based layer 10a.
  • the GaAs single crystal substrate 1 Since it is protected by the peripheral portion 10e, even if the light emitting layer growth substrate (GaAs single crystal substrate 1) is etched in step 5, the effect is less likely to reach the Ag-based layer 10c. .
  • the G a As single crystal substrate 1 is used as a substrate for growing a light emitting layer, and this is dissolved and removed using an ammonia / hydrogen peroxide mixed solution as an etching solution, Ag is particularly easily corroded by the etching solution.
  • the GaAs single crystal substrate 1 can be dissolved and removed without any problem.
  • each layer of the light emitting layer section 24 can be formed of A 1 G a In N mixed crystal.
  • the light emitting layer growth substrate for growing the light emitting layer portion 24 for example, a sapphire substrate (insulator) or a SiC single crystal substrate is used instead of the GaAs single crystal substrate.
  • each layer of the light emitting layer section 24 is composed of the n-type cladding layer 4, the active layer 5, and the p-type cladding layer 6 in this order from the substrate side.
  • Type club A pad layer, an active layer, and an n-type clad layer may be formed in this order.
  • the main metal layer 10 is connected to either one of the p-Si substrate 7 (element substrate) and the light emitting layer portion 24 (compound semiconductor layer) (in FIG. 5, It may be formed only on the light emitting layer portion 24 side) and bonded.
  • the bonding heat treatment temperature (step 4) must be set slightly higher than that of Fig. 2 from 200 ° C to 700 ° C, but the Ti layer (or Ni layer) is used as a diffusion blocking layer. By disposing 11, the diffusion of A 1 into the main metal layer 10 can be sufficiently suppressed, so that the shellfish can be forked without any problem.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本発明の発光素子１００では、発光層部２４を有した化合物半導体層の第一主表面を光取出面とし、該化合物半導体層の第二主表面側に、前記発光層部２４からの光を前記光取出面側に反射させる反射面を有した主金属層１０を介して素子基板７が結合された発光素子であって、前記素子基板７は、導電型がｐ型のＳｉ基板にて構成されるとともに、前記素子基板７の前記主金属層１０側の主表面直上には、Ａｌを主成分とするコンタクト層３１が形成されていることを特徴とする。これにより、金属層を介して発光層部と素子基板とを貼り合わせた構造を有する発光素子において、良好な導電性を有する発光素子と、その製造方法とを提供する。

Description

明 細 書 発光素子及び発光素子の製造方法 技術分野
この発明は発光素子及びその製造方法に関する。 背景技術
発光ダイオードや半導体レーザー等の発光素子に使用される材料及び素子構造は、 長年にわたる進歩の結果、 素子内部における光電変換効率が理論上の限界に次第に 近づきつつある。 従って、 一層高輝度の素子を得ようとした場合、 素子からの光取 出し効率が極めて重要となる。 例えば、 A l Ga I nP混晶により発光層部が形成 された発光素子は、 薄い A 1 G a I n P (あるいは G a I n P) 活性層を、 それよ りもバンドギャップの大きい n型 A 1 Ga I nPクラッド層と p型 A 1 G a I n P クラッド層とによりサンドィツチ状に挟んだダブルへテロ構造を採用することによ り、 高輝度の素子を実現できる。 このような Al Ga I n Pダブルへテロ構造は、 A 1 Ga I n P混晶が G a A sと格子整合することを利用して、 G a A s単結晶基 板上に A 1 Ga I nP混晶からなる各層をェピタキシャル成長させることにより形 成できる。 そして、 これを発光素子として利用する際には、 通常、 GaAs単結晶 基板をそのまま素子基板として利用することも多い。 しかしながら、 発光層部を構 成する A 1 Ga I nP混晶は GaAsよりもバンドギャップが大きいため、 発光し た光が G a A s基板に吸収されて十分な光取出し効率が得られにくい難点がある。 この問題を解決するために、 半導体多層膜からなる反射層を基板と発光層部との間 に挿入する方法 （例えば特開平 7— 66455号公報） も提案されているが、 積層 された半導体層の屈折率の違いを利用するため、 限られた角度で入射した光しか反 射されず、 光取出し効率の大幅な向上は原理的に期待できない。
そこで、 特開 2 0 0 1— 3 3 9 1 0 0号公報をはじめとする種々の公報には、 成 長用の G a A s基板を剥離する一方、 半導体にて構成される補強のための素子基板 を、 反射用の A u層を介して剥離面に貼り合わせる技術が開示されている。 この A u層は反射率が高く、 また、 反射率の入射角依存性が小さい利点がある。
発光素子では発光強度を得るため、 発光層部にできるだけ大電流を流すことが望 ましい。 そのため、 素子基板にはそれに耐え獰る導電性が求められる。 しかしなが ら、 素子基板が半導体にて構成される場合、 発光層部に大電流を流すのに十分な導 電性を必ずしも有さない。
本発明の課題は、 金属層を介して発光層部と半導体の素子基板とを貼り合わせた 構造を有する発光素子において、 良好な導電性を有する発光素子と、 その製造方法 とを提供することにある。 発明の開示
上記課題を解決するため、 本発明の発光素子では、
発光層部を有した化合物半導体層の第一主表面を光取出面とし、 該化合物半導体 層の第二主表面側に、 前記発光層部からの光を前記光取出面側に反射させる反射面 を有した主金属層を介して素子基板が結合された発光素子であって、
前記素子基板は、 導電型が p型の S i基板にて構成されるとともに、
前記素子基板の前記主金属層側の主表面直上には、 A 1を主成分とするコンタク ト層が形成されていることを特徴とする。
なお、 本明細書において 「主成分」 及び 「主体」 とは、 最も質量含有率の高い成 分のことを意味する。 また、 本明細書において 「主金属層」 とは、 化合物半導体層 とコンタクト層との間に位置する金属層であって、 反射面を形成するととともに、 化合物半導体層とコンタクト層とを結合する役割を担う金属層のことをいう。 従つ て、 後述の拡散阻止層及び発光層部側接合金属層は主金属層には属さないものとす る。
上記本発明の発光素子の構成によると、 素子基板は、 導電型が p型のシリコン (以下、 p型 S i又は p— S iともいう） 基板にて構成されており、 その主金属層 側の主表面直上には A 1 (アルミニウム） を主成分とするコンタクト層が形成され ている。 A 1と p型 S iとは良好なォーミック接合をなすため、 特に p型 S iの抵 抗率が 1ノ l O O O Q ' c m以上 1 0 Ω . c m以下の範囲において、 発光素子の直 列抵抗ひいては順方向電圧の過度の上昇を効果的に抑制することができる。 この場 合、 A 1と p型 S iとの合金化熱処理は、 例えば 3 0 0 °C以上 6 5 0 °C以下にて行 うことにより、 接触抵抗の低減効果が高められる。
また上記発光素子では、 前記発光層部は、 前記光取出面側に！)型化合物半導体層、 前記主金属層側に n型化合物半導体層が位置するとともに、 前記 11型化合物半導体 層が前記主金属層を介して前記 p型の S i基板に結合されるよう構成することがで きる。 成長用基板に発光層を成長させたものを主体とする従来の発光素子では、 発 光層のうち、 基板側に位置する層は基板が有する導電型と同一の導電型 （例えば基 板が: 型であれば P型） で、 またそれとは反対側 （光取出面側） に位置する層は基 板が有する導電型とは異なる導電型 （例えば基板が p型であれば n型） で構成しな ければならないといったように発光層の導電型の位置関係に制約があった。 し力 し、 本発明の発光素子では化合物半導体層と素子基板とが主金属層を介して結合された 構成であり、 p型 S i基板と n型化合物半導体層といった異なる導電型の組合せで あっても、 その間に主金属層を介すことにより通電を支障なく行うことが可能であ るので、 本発明の発光素子の構成にあっては上記のように発光層の導電型の位置関 係が制約を受けることはない。 したがって、 素子基板が p型 S i基板にて構成され ていても、 発光層部において p型 S i基板側 （主金属層側） に n型化合物半導体層 を、 そして光取出面側に！)型化合物半導体層を配することができる。 また、 上記発光層部は、 p型化合物半導体層である p型クラッド層と、 n型化合 物半導体層である n型クラッド層と、 p型クラッド層と n型クラッド層との間に形 成される活性層と、 からなるダブルへテロ構造にて構成することができる。 このよ うな構造を採用することにより、 両クラッド層から注入されたホールと電子とが活 性層の狭い空間内に閉じ込められる形で効率よく再結合するので、 高輝度の素子を 実現できる。 なお、 反射による光取出し効率を高めるために、 n型クラッド層と主 金属層とは直接接して形成されているのがよい。 ただし、 動作電圧を下げるために、 n型クラッド層と主金属層との間に高濃度ドープの薄膜を挿入することも可能であ る。
次に、 本発明の発光素子では、 コンタクト層と主金属層との間に、 導電性材料に て構成され、 且つ、 コンタクト層の A 1成分の主金属層への拡散を阻止する拡散阻 止層が介揷された構成とすることができる。 本発明の発光素子では、 その製造工程 において、 主金属層を介して素子基板と化合物半導体層とを貼り合わせる際、 又は コンタクト層上に主金属層もしくはその一部を形成する際などに、 コンタクト層の 主成分である A 1成分が主金属層へ拡散し、 反応 （例えば、 共晶ゃ金属間化合物の 生成等の冶金的な反応） することで主金属層を変質させてしまう場合がある。 そこ で、 上記の構成とすることで、 コンタクト層から主金属層へ向かおうとする A 1成 分の拡散が拡散阻止層によりプロックされ、 ひいては A 1成分との反応による主金 属層の変質を効果的に抑制することができる。 その結果、 主金属層が形成する反射 面の反射率低下や、 主金属層と化合物半導体層との密着強度低下などといった不具 合が効果的に抑制され、 また、 これら不具合による発光素子の製品歩留まりの低下 も生じにくい。
主金属層の少なくとも拡散阻止層との界面を含む部分が A uを主成分とする A u 系層で構成されている場合、 拡散阻止層は、 具体的には、 1^及ぴ1^〖のぃずれか を主成分とする拡散阻止用金属層とすることができる。 T iないし N iを主成分と する金属は、 A u系層への A 1成分の拡散抑制効果に特に優れているので、 本発明 に好適に採用できる。 また、 該拡散阻止用金属層の厚さは、 1 11 111以上1 0 111以 下とすることが望ましい。 厚さが 1 n m未満では拡散防止効果が十分でなく、 1 0 μ πιを超えると効果が飽和し、 製造コストの無駄につながる。 なお、 拡散阻止用金 属層は具体的には工業用の純 T iないし純 N iを採用することもできるが、 A u系 層への A 1成分の拡散防止効果が損なわれない範囲にて、 副成分を含有させること が可能である。 例えば、 適量の P d添加は、 T iないし N iを主成分とする金属の 耐食性を向上させる効果がある。 また、 T iと N iとの合金を用いることもできる。 次に、 本発明の発光素子においては、 上記 A u系層により反射面を形成すること ができる。 A u系層は化学的に安定であり、 酸化等による反射率劣化を生じにくい ので、 反射面の形成材質として好適である。 また、 上記のごとく、 コンタクト層と A u系層との間の冶金的な反応が生じる惧れがある場合でも、 コンタクト層と A u 系層との間に拡散阻止層を介挿させることで、 良好な反射率の反射面を A u系層に より問題なく形成できる。
また、 A u系層により反射面を形成する場合、 A u系層と化合物半導体層との間 に、 A uを主成分とする発光層部側接合金属層を、 A u系層の主表面上に分散する 形で配置することができる。 A u系層は、 発光層部への通電経路の一部をなす。 し かし、 A u系層を化合物半導体よりなる発光層部に直接接合すると、 接触抵抗が高 くなり、 直列抵抗が增加して発光効率が低下する場合がある。 A u系層を、 A u系 接合金属層を介して発光層部に接合することにより、 接触抵抗の低減を図ることが できる。 ただし、 A u系接合金属層は、 コンタクト確保のために必要な合金成分を 比較的多量に配合する必要があり、 反射率が若干劣る。 そこで、 発光層部側接合金 属層を A u系層の主表面上に分散形成しておけば、 発光層部側接合金属層の非形成 領域では A u系層による高い反射率を確保できる。
発光層部側接合金属層としては、 これと接する化合物半導体層を n型の I I I— V族化合物半導体 （例えば、 前述の （A l xGa i_x) y I nx-.yP (ただし、 0≤ x≤ 1, 0≤y≤ 1) ) にて構成する場合、 AuGeN i接合金属層を採用するこ とにより接触抵抗の低減効果が特に高くなる。 この場合、 該化合物半導体層の貼り 合わせ側主表面に A u G e N i接合金属層を形成し、 該 Au G e N i接合金属層を 覆うように Au系層を形成することができる。 この場合、 AuGeN i接合金属層 と化合物半導体層との合金化熱処理は、 例えば 350°C以上 500°C以下にて行う ことにより、 接触抵抗の低減効果が高められる。
なお、 光取出効果を十分に高めるために、 Au系層に対する発光層部側接合金属 層の形成面積率 （Au系層の全面積にて発光層部側接合金属層の形成面積を除した 値である） は 1%以上 25%以下とすることが望ましい。 発光層部側接合金属層の 形成面積率が 1 %未満では接触抵抗の低減効果が十分でなくなり、 25 %を超える と反射強度が低下することにつながる。 また、 Au系層は、 発光層部側接合金属層 よりも A u含有率を高く設定しておくことで、 発光層部側接合金属層の非形成領域 において、 A u系層の反射率を一層高めることができる。
一方、 上記 Au系層を有する発光素子においては、 Au系層と化合物半導体層と の間に介揷された A gを主成分とする Ag系層により反射面を形成してもよい。 A g系層は A u系層と比べて、 安価であり、 しかも可視光の略全波長域 （350 nm 以上 700 nm) に渡って良好な反射率を示すので、 反射率の波長依存性が小さい。 その結果、 素子の発光波長によらず高い光取出効率を実現できる。 また A 1のよう な金属と比較すれば、 酸化皮膜等の形成による反射率低下も生じにくい。
図 6は、 鏡面研磨した種々の金属表面における反射率を示すものであり、 プロッ ト点 「園」 は Agの反射率、 プロット点 「△」 は Auの反射率、 プロット点 「令」 は A 1の反射率である。 また、 プロット点 「X」 ば Ag P d Cu合金のものである。 A gの反射率は、 350 nm以上 700 nm以下 （また、 それより長波長側の赤外 域） 、 特に、 380 nm以上 700 nm以下にて、 可視光の反射率が特に良好であ る。
他方、 Auは有色金属であり、 図 6に示す反射率からも明らかなように、 波長 6 70 nm以下の可視光域に強い吸収があり （特に 6 5 0 nm以下： 6 0 0 nm以下 ではさらに吸収が大きい） 、 発光層部のピーク発光波長が 6 70 nm以下に存在す る場合に反射率低下が著しくなる。 その結果、 発光強度が低下しやすいほか、 取出 される光のスぺクトルが、 吸収により本来の発光スぺクトルとは異なるものとなり、 発光色調の変化も招きやすくなる。 しかしながら、 Agは、 波長 6 70 nm以下の 可視光域においても反射率は極めて良好である。 すなわち、 発光層部のピーク発光 波長が 6 70 nm以下 （特に 6 50 nm以下、 さらには 6 00 nm以下） である場 合、 Ag系層の反射面は Au系金属よりもはるかに高い光取出し効率を実現できる。 図 6に示すように、 A 1の場合、 大きな反射率の低下は生じないが、 酸化皮膜形 成による反射率低下があるため、 可視光城での反射率は多少低い値 (例えば 8 5〜 9 2%) に留まっている。 しかし、 Ag系金属は酸化皮膜が形成されにくいため、 A 1よりも高い反射率を可視光域に確保できる。 具体的には、 波長 400 nm以上 (特に 4 50 nm以上） において A 1よりも良好な反射率を示していることがわか る。
なお、 図 6の A 1の反射率は、 機械研磨と化学研磨とにより、 表面酸化皮膜の形 成を抑制した状態で鏡面化した A 1表面について測定したものであり、 実際には酸 化皮膜が厚く形成されることにより、 図 6に示すデータよりもさらに反射率が低下 する可能性がある。 Agの場合、 図 6においては、 3 5 0 nm以上 400 nm以下 の短波長域では A 1より反射率が劣っているが、 酸化皮膜が A 1よりはるかに形成 されにくい。 従って、 実際に発光素子上に反射金属層として形成した場合は、 Ag 系層の採用により、 この波長域においても A 1を上回る反射率を達成することが可 能である。 また、 この波長域でも、 A gの反射率は A uと比較すれば高い。
以上を総合すれば、 Ag系層は、 3 5 0 nm以上 6 70 nm以下 （望ましくは 4 0 0 n m以上 6 7 0 n m以下、 さらに望ましくは 4 5 0 n m以上 6 0 0 n m以下） の波長域にピーク発光波長を有する発光層部の場合、 光取出効率の改善効果が A 1 や A uに勝って特に顕著になるといえる。 上記のようなピーク発光波長を有する発 光層部は、 例えば （A l xG a i_x) y l n — yP (ただし、 0≤ χ≤ 1 , 0≤ y≤ 1 ) 又は I nxG a yA 1 x— yN (0≤ x≤ 1 , 0≤ y≤ 1 , x + y≤ 1 ) によ り、 第一導電型クラッド層、 活性層及び第二導電型クラッド層がこの順序にて積層 されたダブルへテ口構造を有するものとして構成することができる。
A g系層を反射面形成に用いる場合は、 A g系層と化合物半導体層との間に、 発 光層部側接合金属層として、 A gを主成分とする A g系接合金属層を A g系層の主 表面上に分散する形で配置することができる。 A g系接合金属層は、 これと接する 化合物半導体層を n型の I I I 一 V族化合物半導体 （例えば、 前述の （A l xG a ト J y I n i_y P (ただし、 0≤ x≤ 1 , 0≤ y≤ 1 ) ) にて構成する場合、 A g G e N i接合金属層を採用することにより接触抵抗の低減効果が特に高くなる。
A g系層に対する発光層部側 A g系接合金属層の形成面積率は、 前述の A u系接合 金属層と同様、 1 %以上 2 5 %以下とすることが望ましい。
次に、 本発明の発光素子では、 上記 Au系層は、 結合層を有するものとすること ができる。 このような発光素子は、 前記化合物半導体層の光取出面になるのと反対 側の主表面を貼り合わせ側主表面として、 該貼り合わせ側主表面上に、 A uを主成 分とした、 前記結合層となるべき第一 Au系層を配置し、 前記素子基板の、 前記発 光層部側に位置することが予定された主表面を貼り合わせ側主表面として、 該貼り 合わせ側主表面上に、 Auを主成分とした、 前記結合層となるべき第二 Au系層を 配置し、 それら第一 A u系層と第二 A u系層とを密着させて貼り合わせる方法で製 造することができる。
また、 素子基板と化合物半導体層とを貼り合わせる際には、 素子基板と化合物半 導体層とを、 Au系層を介して重ね合わせ、 その状態で貼り合わせ熱処理すること により行うことができる。
これら本発明の製造方法によると、 化合物半導体層側と素子基板側に第一及び第 二の各 A u系層を振り分けて形成し、 これらを相互に密着させて貼り合わせる。 A u系層同士は比較的低温でも容易に一体化するので、 貼り合わせの熱処理温度が低 くとも十分な貼り合わせ強度が得られる。
なお、 本発明において金属層の具体的な形成方法としては、 真空蒸着ゃスパッタ リングなどの気相成膜法のほか、 無電解メツキあるいは電解メツキなどの電気化学 的な成膜法を採用することもできる。 図面の簡単な説明
図 1は、 本発明の適用対象となる発光素子の第一実施形態を積層構造にて示す模 式図。
図 2は、 図 1の発光素子の、 製造工程の一例を示す説明図。
図 3は、 本発明の適用対象となる発光素子の第二実施形態を積層構造にて示す模 式図。
図 4は、 図 3の発光素子の、 製造工程の一例を示す説明図。
図 5は、 図 1の発光素子の、 製造工程の別例を示す説明図。
図 6は、 種々の金属における反射率を示す図。 発明を実施するための最良の形態
以下、 本発明を実施するための最良の形態を添付の図面を参照して説明する。 図 1は、 本発明の一実施形態である発光素子 1 0 0を示す概念図である。 発光素 子 1 0 0は、 素子基板をなす導電性基板である p型 S i (シリコン） 単結晶よりな る p— S i基板 7の第一主表面上に主金属層 1 0を介して発光層部 2 4が貼り合わ された構造を有してなる。 発光層部 24は、 ノンドープ （A 1 XG a 一 J y I n^yP (ただし、 0≤χ≤ 0. 5 5， 0. 4 5≤y≤ 0. 5 5 ) 混晶からなる活性層 5を、 第一導電型クラッ ド層、 本実施形態では p型 （A 1 zG a z) y I n i— yP (ただし xく z 1) 力 らなる p型クラッド層 6と、 前記第一導電型クラッド層とは異なる第二導電型クラ ッド層、 本実施形態では n型 （A l ^G a — z) y l i^— yP (ただし x< z≤ l) からなる n型クラッド層 4とにより挟んだ構造を有し、 活性層 5の組成に応じて、 発光波長を、 緑色から赤色領域 （発光波長 （ピーク発光波長） が 5 50 nm以上 6 7 0 ηπι以下） にて調整できる。 発光素子 1 00においては、 金属電極 9側に ρ型 A 1 G a I n Pクラッド層 6が配置されており、 主金属層 1 0側に n型 A 1 G a I n Pクラッド層 4が配置されている。 従って、 通電極性は金属電極 9側が正である。 なお、 ここでいう 「ノンドープ」 とは、 「ドーパントの積極添加を行なわない」 と の意味であり、 通常の製造工程上、 不可避的に混入するドーパント成分の含有 （例 えば 1 013〜1 016/cm3程度を上限とする） をも排除するものではない。
また、 発光層部 24の基板 7に面しているのと反対側の主表面上には、 A l G a A sよりなる電流拡散層 20が形成され、 その主表面の略中央に、 発光層部 24に 発光駆動電圧を印加するための金属電極 （例えば Au電極） 9が、 該主表面の一部 を覆うように形成されている。 電流拡散層 20の主表面における、 金属電極 9の周 囲の領域は、 発光層部 24からの光取出領域をなす。
P-S i基板 7は、 S i単結晶インゴットをスライス '研磨して製造されたもの であり、 その厚みは例えば 1 00 m以上 500 //m以下である。 そして、 発光層 部 24に対し、 主金属層 1 0を挟んで貼り合わされている。 主金属層 1 0は全体が Au系層として構成されている。
発光層部 24と主金属層 1 0との間には、 発光層部側接合金属層として AuG e N i接合金属層 3 2 (例えば G e ： 1 5質量％、 N i ： 1 0質量％) が形成されて おり、 素子の直列抵抗低減に貢献している。 AuG e N i接合金属層 3 2は、 主金 属層 10の主表面上に分散形成され、 その形成面積率は 1%以上 25%以下である。 p-S i基板 7と主金属層 10との間には、 p— S i基板 7の主表面と接する形 で、 基板側接合金属層としての第一 A 1コンタクト層 31 (例えば A 1 ： 99. 9 質量％) が形成されている。 また、 p— S i基板 7の裏面にはその全体を覆うよう に金属電極 （裏面電極：例えば A u電極である） 15が形成されている。 金属電極 15と p_S i基板 7との間には、 第二 A 1コンタクト層 16 (例えば A 1 : 99. 9質量％) が介挿される。
そして、 前記第一 A 1コンタクト層 31の全面が、 拡散阻止層としてのチタン (T i ) 層 11により覆われている。 該 T i層の厚さは 1 nm以上 10 μ m以下 (本実施形態では 600 nm) である。 なお、 拡散阻止層は T i層に代えてニッケ ル （N i) 層としてもよい。 そして、 該 T i層 11の全面を覆う形で、 これと接す るように主金属層 10 (Au系層） が配置されている。 なお、 本実施形態において Au系層は、 純 A uもしくは A u含有率が 95質量％以上の八11合金ょりなる。 発光層部 24からの光は、 光取出面側に直接放射される光に、 主金属層 10によ る反射光が重畳される形で取出される。 主金属層 10の厚さは、 反射効果を十分に 確保するため、 80 nm以上とすることが望ましい。 また、 厚さの上限には制限は 特にないが、 反射効果が飽和するため、 コストとの兼ね合いにより適当に定める (例えば 1 μπι程度） 。
以下、 図 1の発光素子 100の製造方法について説明する。
まず、 図 2の工程 1に示すように、 発光層成長用基板をなす半導体単結晶基板で ある G a As単結晶基板 1の主表面に、 p型 G a Asバッファ層 2を例えば 0. 5 im、 A 1 Asからなる剥離層 3を例えば 0. 5 m、 さらに p型 A l GaAsよ りなる電流拡散層 20を例えば 5 /ζπι、 この順序にてェピタキシャル成長させる。 また、 その後、 発光層部 24として、 1 ！！！の 型 1 G a I nPクラッド層 6、 0. 6 μηιの A 1 G a I n P活性層 （ノンドープ） 5、 及ぴ 1 μ mの n型 A 1 G a I n Pクラッド層 4を、 この順序にェピタキシャル成長させる。
次に、 工程 2に示すように、 発光層部 24の主表面に、 AuGeN i接合金属層 32を分散形成する。 AuGeN i接合金属層 32を形成後、 次に、 350°C以上 500°C以下の温度域で合金化熱処理を行なう。 その後、 AuGeN i接合金属層 32を覆うように第一 A u系層 10 aを形成する。 発光層部 24と AuGeN i接 合金属層 32との間には、 上記合金化熱処理により合金化層が形成され、 直列抵抗 が大幅に低減される。 他方、 工程 3に示すように、 別途用意した p— S i基板 7
(ボロンドープ、 抵抗率約 8 Ω · cm) の両方の主表面に基板側接合金属層となる 第一、 第二 A 1コンタクト層 31， 16を形成し、 300°C以上 650°C以下の温 度域で合金化熱処理を行う。 そして、 第一 A 1コンタクト層 31上には、 T i層 1 1 (厚さ ：例えば 600 nm) 及ぴ第二 Au系層 10 bをこの順序にて形成する。 また、 第二 A 1コンタクト層 16上には裏面電極層 15 (例えば A u系金属よりな るもの） を形成する。 以上の工程で各金属層は、 スパッタリングあるいは真空蒸着 等を用いて行なうことができる。
そして、 工程 4に示すように、 p— S i基板 7側の第二 Au系層 10 bを、 発光 層部 24上に形成された第一 A u系層 10 aに重ね合わせて圧迫して、 180°Cよ りも高温かつ 360°C以下、 例えば 200°Cにて貼り合わせ熱処理することにより、 基板貼り合わせ体 50を作る。 ； — S i基板 7は、 第一 A u系層 10 a及ぴ第二 A u系層 10 bを介して発光層部 24に貼り合わせられる。 また、 第一 Au系層 10 aと第二 A u系層 10 bとは上記貼り合わせ熱処理により一体化して主金属層 10 となる。 第一 Au系層 10 a及ぴ第二 Au系層 10 bが、 いずれも酸化しにくい A uを主体に構成されているため、 上記貼り合わせ熱処理は、 例えば大気中でも問題 なく行なうことができる。
さらに、 第二 Au系層 10 bと第一 A 1コンタクト層 31との間には、 拡散阻止 層として機能する T i層 11が介揷されている。 貼り合わせ熱処理時や、 第二 Au 系層 1 0 bの形成時に、 第一 A 1コンタクト層 3 1から第二 A u系層 1 0 bに向け た A 1成分の拡散が上記 T i層 1 1によりブロックされ、 第二 A u系層 1 O bひい ては貼り合わせにより一体化した第一 A u系層 1 0 a側への A 1成分の染み出しが 効果的に抑制される。 その結果、 最終的に得られる主金属層 1 0の反射面が、 A 1 成分により紫色に変色したりする不具合が防止され、 良好な反射率を実現すること ができる。 また、 主金属層 1 0による p— S i基板 7と発光層部 （化合物半導体 層） 2 4との貼り合わせ強度も高く維持できる。
次に、 工程 5に進み、 上記基板貼り合わせ体 5 0を、 例えば 1 0 %フッ酸水溶液 からなるエッチング液に浸漬し、 バッファ層 2と発光層部 2 4との間に形成した A 1 A s剥離層 3を選択エッチングすることにより、 G a A s単結晶基板 1 (発光層 部 2 4からの光に対して不透明である） を、 発光層部 2 4とこれに接合された p— S i基板 7との積層体 5 0 aから除去する。 なお、 A 1 A s剥離層 3に代えて A 1 I n Pよりなるエッチストップ層を形成しておき、 G a A sに対して選択エツチン グ性を有する第一エッチング液 （例えばアンモニア/過酸化水素混合液） を用いて G a A s単結晶基板 1を G a A sバッファ層 2とともにエッチング除去し、 次いで A 1 I n Pに対して選択エッチング性を有する第二エッチング液 （例えば塩酸： A 1酸化層除去用にフッ酸を添加してもよい） を用いてエッチストップ層をエツチン グ除去する工程を採用することもできる。
そして、 工程 6に示すように、 G a A s単結晶基板 1の除去により露出した電流 拡散層 2 0の主表面の一部を覆うように、 ワイヤボンディング用の電極 9 (ボンデ イングパッド：図 1 ) を形成する。 以下、 通常の方法によりダイシングして半導体 チップとし、 これを支持体に固着してリード線のワイヤボンディング等を行なった 後、 樹脂封止をすることにより最終的な発光素子が得られる。
以上の実施形態では、 第一 A u系層 1 0 aが反射面を形成していたが、 図 3の発 光素子 2 0 0のごとく、 第一 A u系層 1 0 aと発光層部 2 4との間に A g系層 1 0 cを介挿することもできる。 この場合、 発光層部側接合金属層は、 A XI系接合金属 層に代えて Ag G eN i (例えば G e ： 1 5質量％、 N i ： 1 0質量％) よりなる A g系接合金属層 1 32を分散形成する。 その他の部分については、 図 1の発光素 子 1 00と同一である。 図 4は、 その製造工程の一例を示すものである。 図 2の製 造工程との相違点は、 工程 2において A u系接合金属層 3 2に代えて A g系接合金 属層 1 3 2を分散形成し、 3 5 0°C以上 6 60 °C以下の温度域で合金化熱処理を行 ない、 その後、 Ag系層 1 0 c及ぴ第一 Au系層 1 0 aをこの順序で形成する点に ある。 これ以外は、 基本的に図 2と同じである。
なお、 発光層成長用基板をエッチングにより除去する際に、 そのエッチング液に より Ag系層 1 0 cが腐食を受ける可能性がある場合は、 次のようにするとよい。 すなわち、 工程 3に示すように、 Ag系層 1 0 cと接する第一 Au系層 1 0 aを、 第一 A u系層 1 0 aの外周縁よりも Ag系層 1 0 cの外周縁が内側に位置するよう に、 A g系層 1 0 cよりも大面積にて形成する。 これにより、 A g系層 1 0 cは第 一 A u系層 1 0 aに包まれる形となり、 Ag系層 1 0 cの外周面が、 耐食性の高い 第一 Au系層 1 0 aの外周縁部 1 0 eにより保護されるので、 工程 5において、 発 光層成長用基板 （G aA s単結晶基板 1) をエッチングしても、 その影響が Ag系 層 1 0 cに及ぴにくくなる。 G a A s単結晶基板 1を発光層成長用基板として用い、 これをアンモニア 過酸化水素混合液をエッチング液として用いて溶解 ·除去する 場合、 A gは該エッチング液に特に腐食されやすいが、 上記の構造を採用すれば、 問題なく G a A s単結晶基板 1を溶解除去できる。
また、 発光層部 24の各層は、 A 1 G a I n N混晶により形成することもできる。 発光層部 24を成長させるための発光層成長用基板は、 G a A s単結晶基板に代え て、 例えばサファイア基板 （絶縁体） や S i C単結晶基板が使用される。 また、 発 光層部 24の各層は、 上記実施形態では、 基板側から n型クラッド層 4、 活性層 5 及び p型クラッド層 6の順になつていたが、 これを反転させ、 基板側から p型クラ ッド層、 活性層及び n型クラッド層の順に形成してもよい。
また、 図 5 (工程 3) に示すように、 主金属層 10を p— S i基板 7 (素子基 板） と発光層部 24 (化合物半導体層） とのいずれか一方の側 （図 5では発光層部 24側） にのみ形成して貼り合わせを行ってもよい。 この場合、 貼り合わせ熱処理 温度 （工程 4) は、 200°C以上 700°C以下と、 図 2と比較して多少高く設定し なければならないが、 拡散阻止層として T i層 （あるいは N i層） 1 1を配置する ことにより、 主金属層 10への A 1の拡散は十分抑制できるので、 問題なく貝占り合 わせを行うことができる。

Claims

1 . 発光層部を有した化合物半導体層の第一主表面を光取出面とし、 該化合 物半導体層の第二主表面側に、 前記発光層部からの光を前記光取出面側に反射させ る反射面を有した主金属層を介して素子基板が結合された発光素子であつて、 前記素子基板は、 導電型が p型の S i基板にて構成されるとともに、
前記素子基板の前記主金属層側の求主表面直上には、 A 1を主成分とするコンタク ト層が形成されていることを特徴とする発の光素子。
2 . 前記発光層部は、 前記光取出面側に p型化合物半導体層、 前記主金属層 側に n型化合物半導体層が位置するとともに、 囲
前記 n型化合物半導体層が前記主金属層を介して前記 p型の S i基板に結合され ていることを特徴とする請求の範囲第 1項に記載の発光素子。
3 . 前記発光層部は、 前記 p型化合物半導体層である p型クラッド層と、 前 記 n型化合物半導体層である n型クラッド層と、 前記 p型クラッド層と前記 n型ク ラッド層との間に形成される活性層と、 からなるダブルへテロ構造にて構成されて いることを特徴とする請求の範囲第 2項に記載の発光素子。
4 . 前記コンタクト層と前記主金属層との間に、 導電性材料にて構成され、 且つ、 前記コンタクト層の A 1成分の前記主金属層への拡散を阻止する拡散阻止層 が介挿されてなることを特徴とする請求の範囲第 1項ないし第 3項のいずれか 1項 に記載の発光素子。
5 . 前記主金属層の少なくとも前記拡散阻止層との界面を含む部分が A uを 主成分とする A u系層とされてなり、
前記拡散阻止層が T i及び N iのいずれかを主成分とする拡散阻止用金属層であ ることを特徴とする請求の範囲第 4項に記載の発光素子。
6 . 前記 A u系層が前記反射面を形成してなることを特徴とする請求の範囲 第 5項に記載の発光素子。
7 . 前記 A u系層と前記化合物半導体層との間に介挿された A gを主成分と する A g系層が前記反射面を形成してなることを特徴とする請求の範囲第 5項に記 載の発光素子。
8 . 前記 A u系層は、 結合層を有することを特徴とする請求の範囲第 5項な いし第 7項のいずれか 1項に記載の半導体素子。
9 . 請求の範囲第 8項に記載の発光素子の製造方法であって、
前記化合物半導体層の光取出面になるのと反対側の主表面を貼り合わせ側主表面 として、 該貼り合わせ側主表面上に、 A uを主成分とした、 前記結合層となるべき 第一 A u系層を配置し、
前記素子基板の、 前記発光層部側に位置することが予定された主表面を貼り合わ せ側主表面として、 該貼り合わせ側主表面上に、 A uを主成分とした、 前記結合層 となるべき第二 A u系層を配置し、
それら第一 A u系層と第二 A u系層とを密着させて貼り合わせることを特徴とす る発光素子の製造方法。
1 0 . 前記素子基板と前記化合物半導体層とを、 前記 A u系層を介して重ね 合わせ、 その状態で貼り合わせ熱処理することにより、 前記素子基板と前記化合物 半導体層とを貼り合わせることを特徴とする請求の範囲第 9項に記載の発光素子の 製造方法。
PCT/JP2003/016322 2003-02-28 2003-12-19 発光素子及び発光素子の製造方法 WO2004077579A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/546,201 US20060145177A1 (en) 2003-02-28 2003-12-19 Light emitting device and process for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003053690A JP2004266039A (ja) 2003-02-28 2003-02-28 発光素子及び発光素子の製造方法
JP2003-53690 2003-02-28

Publications (1)

Publication Number Publication Date
WO2004077579A1 true WO2004077579A1 (ja) 2004-09-10

Family

ID=32923438

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/016322 WO2004077579A1 (ja) 2003-02-28 2003-12-19 発光素子及び発光素子の製造方法

Country Status (5)

Country Link
US (1) US20060145177A1 (ja)
JP (1) JP2004266039A (ja)
CN (1) CN100459182C (ja)
TW (1) TW200418208A (ja)
WO (1) WO2004077579A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386898C (zh) * 2005-06-27 2008-05-07 金芃 导电和绝缘准氧化锌衬底及垂直结构的半导体发光二极管

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI243399B (en) * 2003-09-24 2005-11-11 Sanken Electric Co Ltd Nitride semiconductor device
TWI240439B (en) * 2003-09-24 2005-09-21 Sanken Electric Co Ltd Nitride semiconductor device and manufacturing method thereof
US7148075B2 (en) * 2004-06-05 2006-12-12 Hui Peng Vertical semiconductor devices or chips and method of mass production of the same
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
US7462560B2 (en) * 2005-08-11 2008-12-09 United Microelectronics Corp. Process of physical vapor depositing mirror layer with improved reflectivity
CN100386899C (zh) * 2006-05-26 2008-05-07 北京工业大学 高效高亮全反射发光二极管及制作方法
JP4962840B2 (ja) * 2006-06-05 2012-06-27 信越半導体株式会社 発光素子及びその製造方法
TWI305960B (en) * 2006-06-16 2009-02-01 Opto Tech Corp Light emitting diode and method manufacturing the same
CN102361052B (zh) * 2006-06-23 2015-09-30 Lg电子株式会社 具有垂直拓扑的发光二极管及其制造方法
JP4836769B2 (ja) * 2006-12-18 2011-12-14 スタンレー電気株式会社 半導体発光装置およびその製造方法
CN101304058B (zh) * 2007-05-09 2010-05-26 清华大学 发光二极管
KR101064082B1 (ko) * 2009-01-21 2011-09-08 엘지이노텍 주식회사 발광 소자
WO2012018997A2 (en) * 2010-08-06 2012-02-09 Semprius, Inc. Materials and processes for releasing printable compound semiconductor devices
US9012948B2 (en) 2010-10-04 2015-04-21 Epistar Corporation Light-emitting element having a plurality of contact parts
CN103346225A (zh) * 2013-06-21 2013-10-09 杭州格蓝丰纳米科技有限公司 垂直型石墨烯led芯片
US9058990B1 (en) * 2013-12-19 2015-06-16 International Business Machines Corporation Controlled spalling of group III nitrides containing an embedded spall releasing plane
CN103779461A (zh) * 2014-02-13 2014-05-07 马鞍山太时芯光科技有限公司 一种衬底及其回收再利用的方法
KR102048378B1 (ko) 2014-06-18 2019-11-25 엑스-셀레프린트 리미티드 트랜스퍼가능한 반도체 구조체들의 방출을 제어하기 위한 시스템들 및 방법들
US10297502B2 (en) 2016-12-19 2019-05-21 X-Celeprint Limited Isolation structure for micro-transfer-printable devices
US10832935B2 (en) 2017-08-14 2020-11-10 X Display Company Technology Limited Multi-level micro-device tethers
US10832934B2 (en) 2018-06-14 2020-11-10 X Display Company Technology Limited Multi-layer tethers for micro-transfer printing

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188385A (ja) * 1986-02-14 1987-08-17 Omron Tateisi Electronics Co 半導体発光素子
JPH0429374A (ja) * 1990-05-24 1992-01-31 Omron Corp 面出射型半導体発光素子およびその作製方法
JPH05251739A (ja) * 1992-03-06 1993-09-28 Toshiba Corp 半導体発光デバイス
JPH0758114A (ja) * 1993-08-19 1995-03-03 Toshiba Corp 半導体装置
JPH098403A (ja) * 1995-06-15 1997-01-10 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JPH09129923A (ja) * 1995-11-01 1997-05-16 Sumitomo Chem Co Ltd 発光素子
JPH09129647A (ja) * 1995-10-27 1997-05-16 Toshiba Corp 半導体素子
JPH11168236A (ja) * 1997-12-03 1999-06-22 Rohm Co Ltd 光半導体チップおよび光半導体チップの製造方法
JP2001007399A (ja) * 1999-06-23 2001-01-12 Toshiba Corp 半導体発光素子
JP2001217461A (ja) * 2000-02-04 2001-08-10 Matsushita Electric Ind Co Ltd 複合発光素子
JP2001339100A (ja) * 2000-05-30 2001-12-07 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
US20020008325A1 (en) * 2000-05-11 2002-01-24 Mitutoyo Corporation Functional device unit and method of producing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641992A (en) * 1995-08-10 1997-06-24 Siemens Components, Inc. Metal interconnect structure for an integrated circuit with improved electromigration reliability
JPH1117216A (ja) * 1997-06-27 1999-01-22 Res Dev Corp Of Japan 発光素子材料の製造方法
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
JP2002280415A (ja) * 2001-03-16 2002-09-27 Matsushita Electric Ind Co Ltd 半導体装置
US6759689B2 (en) * 2002-08-07 2004-07-06 Shin-Etsu Handotai Co., Ltd. Light emitting element and method for manufacturing the same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188385A (ja) * 1986-02-14 1987-08-17 Omron Tateisi Electronics Co 半導体発光素子
JPH0429374A (ja) * 1990-05-24 1992-01-31 Omron Corp 面出射型半導体発光素子およびその作製方法
JPH05251739A (ja) * 1992-03-06 1993-09-28 Toshiba Corp 半導体発光デバイス
JPH0758114A (ja) * 1993-08-19 1995-03-03 Toshiba Corp 半導体装置
JPH098403A (ja) * 1995-06-15 1997-01-10 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JPH09129647A (ja) * 1995-10-27 1997-05-16 Toshiba Corp 半導体素子
JPH09129923A (ja) * 1995-11-01 1997-05-16 Sumitomo Chem Co Ltd 発光素子
JPH11168236A (ja) * 1997-12-03 1999-06-22 Rohm Co Ltd 光半導体チップおよび光半導体チップの製造方法
JP2001007399A (ja) * 1999-06-23 2001-01-12 Toshiba Corp 半導体発光素子
JP2001217461A (ja) * 2000-02-04 2001-08-10 Matsushita Electric Ind Co Ltd 複合発光素子
US20020008325A1 (en) * 2000-05-11 2002-01-24 Mitutoyo Corporation Functional device unit and method of producing the same
JP2001339100A (ja) * 2000-05-30 2001-12-07 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386898C (zh) * 2005-06-27 2008-05-07 金芃 导电和绝缘准氧化锌衬底及垂直结构的半导体发光二极管

Also Published As

Publication number Publication date
CN1754267A (zh) 2006-03-29
JP2004266039A (ja) 2004-09-24
CN100459182C (zh) 2009-02-04
TWI330411B (ja) 2010-09-11
TW200418208A (en) 2004-09-16
US20060145177A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
WO2004077579A1 (ja) 発光素子及び発光素子の製造方法
JP4050444B2 (ja) 発光素子及びその製造方法
TWI266462B (en) Nitride-based compound semiconductor light emitting device, structural unit thereof, and fabricating method thereof
JP4449405B2 (ja) 窒化物半導体発光素子およびその製造方法
TW200828628A (en) High efficiency light-emitting diode and method for manufacturing the same
WO2006006556A1 (ja) 半導体発光素子
JP2004207508A (ja) 発光素子及びその製造方法
JP2004193338A (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP4110524B2 (ja) 発光素子及び発光素子の製造方法
JP4121551B2 (ja) 発光素子の製造方法及び発光素子
JP3997523B2 (ja) 発光素子
JP3951300B2 (ja) 発光素子及び発光素子の製造方法
JP3950801B2 (ja) 発光素子及び発光素子の製造方法
JP2005197296A (ja) 発光素子及びその製造方法
JP4062111B2 (ja) 発光素子の製造方法
JP4174581B2 (ja) 発光素子の製造方法
JP5196288B2 (ja) 発光素子の製造方法及び発光素子
JP4114566B2 (ja) 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法
JP4120796B2 (ja) 発光素子及び発光素子の製造方法
JP2005079298A (ja) 発光素子及び発光素子の製造方法
JP4697650B2 (ja) 発光素子
JP2004235505A (ja) 発光素子及び半導体素子用オーミック電極構造
JP2005123530A (ja) 発光素子の製造方法
JP4918245B2 (ja) 発光ダイオード及びその製造方法
JP2004146652A (ja) 半導体発光素子の製法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006145177

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10546201

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038A99809

Country of ref document: CN

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10546201

Country of ref document: US