JP2005123530A - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP2005123530A
JP2005123530A JP2003359563A JP2003359563A JP2005123530A JP 2005123530 A JP2005123530 A JP 2005123530A JP 2003359563 A JP2003359563 A JP 2003359563A JP 2003359563 A JP2003359563 A JP 2003359563A JP 2005123530 A JP2005123530 A JP 2005123530A
Authority
JP
Japan
Prior art keywords
layer
light emitting
light
bonding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003359563A
Other languages
English (en)
Inventor
Kazunori Hagimoto
和徳 萩本
Nobuhiko Noto
宣彦 能登
Junpei Yuyama
純平 湯山
Naoki Takahashi
直樹 高橋
Katsuya Okumura
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Octec Inc
Ulvac Inc
Original Assignee
Shin Etsu Handotai Co Ltd
Octec Inc
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Octec Inc, Ulvac Inc filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2003359563A priority Critical patent/JP2005123530A/ja
Publication of JP2005123530A publication Critical patent/JP2005123530A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract


【課題】 Au系層からなる金属層を介して発光層部と素子基板とを貼り合せた構造を有する発光素子を製造するために、十分な貼り合せ強度が得られ、かつ、反射面の状態も良好に保つことができる発光素子の製造方法を提供する。
【解決手段】 発光層部24を有した化合物半導体層の光取出面になるのと反対側の主表面を貼り合わせ側主表面として、該貼り合わせ側主表面にAu含有率が95質量%以上の第一Au系層10aを配置する。また、Si基板7の、発光層部24側に位置することが予定された主表面を貼り合わせ側主表面として、該貼り合わせ側主表面にAu含有率が95質量%以上の第二Au系層10bを配置する。そして、それら第一Au系層10aと第二Au系層10bとを重ね合わせて積層体50となし、該積層体50を80℃未満の温度域にて積層方向に加圧し、その加圧状態にて積層体50を80℃以上に加熱することにより貼り合わせる。
【選択図】 図2

Description

この発明は発光素子の製造方法に関する。
特開平7−66455号公報 特開2001−339100号公報
発光ダイオードや半導体レーザー等の発光素子に使用される材料及び素子構造は、長年にわたる進歩の結果、素子内部における光電変換効率が理論上の限界に次第に近づきつつある。従って、一層高輝度の素子を得ようとした場合、素子からの光取出し効率が極めて重要となる。III−V族化合物半導体、例えば、AlGaInP混晶により発光層部が形成された発光素子は、薄いAlGaInP(あるいはGaInP)活性層を、それよりもバンドギャップの大きいn型AlGaInPクラッド層とp型AlGaInPクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。このようなAlGaInPダブルへテロ構造は、AlGaInP混晶がGaAsと格子整合することを利用して、GaAs単結晶基板上にAlGaInP混晶からなる各層をエピタキシャル成長させることにより形成できる。そして、これを発光素子として利用する際には、通常、GaAs単結晶基板をそのまま基板として利用することも多い。しかしながら、発光層部を構成するAlGaInP混晶はGaAsよりもバンドギャップが大きいため、発光した光がGaAs基板に吸収されて十分な光取出し効率が得られにくい難点がある。この問題を解決するために、半導体多層膜からなる反射層を基板と発光素子との間に挿入する方法(例えば特許文献1)も提案されているが、積層された半導体層の屈折率の違いを利用するため、限られた角度で入射した光しか反射されず、光取出し効率の大幅な向上は原理的に期待できない。
そこで、特許文献2をはじめとする種々の公報には、成長用のGaAs基板を除去する一方、補強用のSi基板(導電性を有するもの)を、反射用のAu層を介して除去面に貼り合わせる技術が開示されている。このAu層は反射率が高く、また、反射率の入射角依存性が小さい利点がある。
しかしながら、上記の方法では、反射層をなすAu層を発光層部に貼り合せる際に、貼り合せ強度の確保が困難な場合があり、剥離等の不具合につながったり、良好な貼り合せ状態が得られないことによる反射率の低下が発生することがある。また、貼り合せ強度を高めるために、貼り合せの熱処理温度を高くすると、発光層や導電性基板(特にSi基板)とAu層との冶金的な反応が顕著となり、得られる反射面の状態が悪化して反射率の低下を一層招きやすくなる問題がある。
本発明の課題は、Au系層を介して発光層部とSi基板とを貼り合せた構造を有する発光素子を製造するために、十分な貼り合せ強度が得られ、反射面の状態も良好に保つことができる発光素子の製造方法を提供することにある。
課題を解決するための手段及び発明の効果
上記の課題を解決するために、本発明の発光素子の製造方法は、
発光層部を有する化合物半導体層の一方の主表面を光取出面とし、該化合物半導体層の他方の主表面側に、発光層部からの光を前記光取出面側に反射させる反射面を有した金属層を介してSi基板が結合された発光素子を製造するために、
前記発光層部を有した化合物半導体層の光取出面になるのと反対側の主表面を貼り合わせ側主表面として、該貼り合わせ側主表面に、前記金属層の一部をなすAu含有率が95質量%以上の第一Au系層を配置し、
前記Si基板の、前記発光層部側に位置することが予定された主表面を貼り合わせ側主表面として、該貼り合わせ側主表面に、前記金属層の一部をなすAu含有率が95質量%以上の第二Au系層を配置し、
それら第一Au系層と第二Au系層とを重ね合わせて積層体となし、該積層体を80℃未満の温度域にて積層方向に加圧し、その加圧状態にて前記積層体を80℃以上に加熱することにより貼り合わせることを特徴とする。
本発明においては、素子基板としてSi基板を用いる。Si基板はドーピングにより発光素子として十分な導電性を容易に確保することができ、しかも安価である。しかし、SiはAu中へ拡散を起こしやすく、また比較的低温で共晶等の反応を起こす。従って、貼り合わせの熱処理温度が過度に高くなると、反射面を形成するAu系層へSi基板からSiが拡散したり反応を起こしたりし、反射率の低下を極めて招きやすい。しかしながら本発明においては、化合物半導体層側とSi基板側に第一及び第二の各Au系層を振り分けて形成し、これらを相互に密着させて貼り合せるようにしている。第一Au系層と第二Au系層とは、いずれもAu含有率が95質量%以上となることで、低温の貼り合わせ熱処理温度でも容易に結合する。
そして、本発明においては、該第一Au系層と第二Au系層と重ね合わせて積層体とし、Si基板との反応ないし拡散が比較的不活性となる80℃未満の温度域にて、その積層体を加圧する。これにより、Si基板側から第二Au系層主表面へのSiの拡散による湧き上がりがほとんど生ずることなく、第一Au系層と第二Au系層との清浄な主表面同士が互いに密着しあった状態とすることができる。そして、その状態で積層体を80℃以上に加熱すると、密着しあった第一Au系層と第二Au系層との界面でAu原子の相互拡散が短時間の加熱により速やかに進行し、Si基板側から第二Au系層の主表面へ多量のSiが拡散してくる前に、第一Au系層と第二Au系層とが強固に結合しあった構造が得られる。
第一Au系層と第二Au系層とのAu含有率が95質量%未満では、貼り合わせ熱処理温度が高温化し、簡便な低温貼り合わせ処理が行なえなくなる。また、積層体の加熱温度が80℃未満では十分な貼り合せ強度が得られない。なお、Au系層(ひいては、第一Au系層と第二Au系層)の材質としては、より具体的には純Au(ただし、1質量%以内であれば不可避不純物を含有してもよい)を採用することにより、上記の効果は一層高められる。なお、積層体の加熱温度は、より望ましくは100℃以上に設定するのがよい。他方、積層体の加熱は、180℃以下の低温で行うことが、第二Au系層ひいてはこれに重ね合わされる第二Au系層へのSi基板からのSi拡散がより生じにくくなるので望ましい。ただし、第一Au系層と第二Au系層との結合力が十分確保できる範囲で加熱時間を短縮することにより、180℃よりも高温の加熱温度を採用することもできる。また、後述のごとく、Ag系金属やAl系金属など、Auに比べてSiの拡散が生じにくい金属により反射面を形成できる場合にも、180℃以上での加熱温度を採用できる場合がある。この場合、加熱温度の上限は、SiとAuとの共晶温度363℃よりも低温であるのがよく、望ましくは350℃以下であるのがよい。
本発明の効果がより顕著となるのは、第一Au系層により反射面を形成する場合である。すなわち、積層体の加熱時間が短くて済むことは、結合界面を超えてAu系層にて構成される反射面にSi拡散の影響が及びにくくなることを意味し、Au系層にて形成される反射面も良好な状態のものを容易に形成することができるようになる。また、反射面自体が耐食性の高いAu系層にて構成されることで、発光素子の製造工程の途上で、後述の発光層成長用基板の除去処理や発光層部の面荒らし処理(いわゆるフロスト処理)など、腐食性の高い液を用いた化学的処理を化合物半導体層に施す場合でも、反射面に腐食が浸透する心配がないので製造工程の簡略化を図ることができ、かつ反射面の状態も損なわれにくい。
発光層部は、ピーク波長が550nm以上の可視光を発光するものであることが望ましい。図7は、Au層の反射率の波長依存性を示すグラフであるが、波長550nm未満の可視光域に強い吸収があることがわかる。そこで、発光層部のピーク波長が550nm以上とすることで、反射率低下を効果的に抑制でき、発光強度を向上させることができる。また、取り出される光のスペクトルが、吸収により本来の発光スペクトルとは異なるものとなったり、発光色調が変化したりする不具合も生じにくい。この観点で、発光層部の発光の望ましい色調とピーク波長域は、以下の通りである:
・黄緑系:550nm以上580nm未満
・黄色系:580nm以上595nm未満
・アンバー系:595nm以上610nm未満
・オレンジ系:610nm以上630nm未満
・赤色系:630nm以上780nm未満
なお、図7から明らかなように、発光層部のピーク波長が、望ましくは580nm以上、より望ましくは600nm以上のとき、より反射率が向上し、発光強度を高めることができる。この観点において、発光層部は、黄色系、アンバー系、オレンジ系あるいは赤色系のものを採用するとき、Au系層による反射率を特に高めることができ、発光強度向上効果が顕著となる。
また、反射面をAu系金属にて形成する場合、化合物半導体よりなる発光層成長用基板上に発光層部をエピタキシャル成長させ、発光層部の貼り合わせ側主表面に第一Au系層を形成し、他方、Si基板の貼り合わせ側主表面に第二Au系層を形成し、第一Au系層と第二Au系層とを密着させて貼り合わせ、その貼り合わせ後に、発光層部から発光層成長用基板を化学エッチングにより除去する工程を採用することができる。
該工程によると、発光層成長用基板が一体化された状態において、発光層部の貼り合わせ側主表面の第一Au系層と、Si基板の貼り合わせ側主表面の第二Au系層とを貼り合せるので、薄層として形成される発光層部を、発光層成長用基板による機械的な補強を伴った形で、貼り合わせのためのハンドリングを行なうことができる。その結果、例えば発光層部を貼り合わせ前に除去する工程を採用する場合と比較して、発光層部が割れたり欠けたりする不具合発生確率が大幅に低減され、工程も簡略化できる。この場合、貼り合わせ後に、発光層部から発光層成長用基板を化学エッチングにより除去することになるが、反射面をなす部分がAu系層にて形成されているから、化学エッチングの影響が反射面に及ぶ不具合も極めて生じにくく、エッチング中における発光層の剥離等の懸念も生じない。
例えば、発光層部が(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)よりなり、発光層成長用基板がGaAs基板よりなる場合、化学エッチングを、アンモニア/過酸化水素混合液を用いてGaAs基板を溶解する形で行なうことができる。アンモニア/過酸化水素混合液は、(AlGa1−xIn1−yPに対するGaAs基板の選択腐食性に優れ、発光層部を該溶液に浸漬するだけでGaAs基板だけを迅速かつ確実に除去することができる。また、反射面を形成するAu系層への腐食の心配もない。
他方、(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)よりなる発光層部を、AlAs剥離層を介して発光層成長用基板をなすGaAs基板上に成長し、化学エッチングを、フッ酸を含有した溶液を用いてAlAs剥離層を溶解する形で行なうこともできる。フッ酸を含有した溶液によりAlAs剥離層を溶解すれば、GaAs基板を発光層部から簡単に除去することができる。また、反射面を形成するAu系層への腐食の心配もない。この場合、GaAs基板は溶解されないので、次の発光層部の成長等に再利用することも可能である。
また、Au系層により反射面を形成する場合、Au系層と化合物半導体層との間に、Auを主成分とする発光層部側接合層(以下、単に「Au系接合層」ということがある)を、Au系層の主表面上に分散する形で配置することができる。Au系層は、発光層部への通電経路の一部をなす。しかし、Au系層を化合物半導体よりなる発光層部に直接接合すると、接触抵抗が高くなり、直列抵抗が増加して発光効率が低下する場合がある。Au系層を、Au系接合層を介して発光層部に接合することにより接触抵抗の低減を図ることができる。ただし、Au系接合層は、コンタクト確保のために必要な合金成分を比較的多量に配合する必要があり、反射率が若干劣る。そこで、発光層部側接合層をAu系層の主表面上に分散形成しておけば、発光層部側接合層の非形成領域ではAu系層による高い反射率を確保できる。
発光層部側接合層としては、これと接する化合物半導体層をn型のIII−V族化合物半導体(前述の(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1))にて構成する場合、AuGeNi接合層を採用することにより接触抵抗の低減効果が特に高くなる。この場合、該化合物半導体層の貼り合わせ側主表面にAuGeNi接合層を形成し、該AuGeNi接合層を覆うように前記の第一Au系層を形成することができる。AuGeNi接合層と化合物半導体層との合金化熱処理は、例えば350℃以上500℃以下にて行なうことにより、接触抵抗の低減効果が高められる。
なお、光取出効果を十分に高めるために、Au系層(第一Au系層)に対する発光層部側接合層の形成面積率(Au系層の全面積にて発光層部側接合層の形成面積を除した値である)は1%以上25%以下とすることが望ましい。発光層部側接合層の形成面積率が1%未満では接触抵抗の低減効果が十分でなくなり、25%を超えると反射強度が低下することにつながる。
Au系層は、発光層部側接合層よりもAu含有率を高く設定しておくことで、発光層部側接合層の非形成領域において、Au系層の反射率を一層高めることができる。
他方、本発明の発光素子の製造方法においては、第一Au系層と発光層部との間に、Au以外の金属元素を主成分とする反射金属層を形成することもできる。前述の反射面は、この反射金属層によって形成される。このような反射金属層としては、発光層部からの発光光束のピーク波長における反射率が、Au系層よりも高いものを使用することが望ましい。特に、ピーク波長が550nm未満である場合は、Ag又はAlを主成分(50質量%以上:望ましくは90質量%以上)とする金属にて反射金属層を形成することが望ましい。
なお、本発明においてAu系層(及び反射金属層)の具体的な形成方法としては、真空蒸着やスパッタリングなどの気相成膜法のほか、無電解メッキあるいは電解メッキなどの電気化学的な成膜法を採用することもできる。
以下、本発明の実施の形態を添付の図面を参照して説明する。
図1は、本発明を用いて製造可能な発光素子100の一形態を示す概念図である。発光素子100は、n型Si(シリコン)単結晶よりなるSi基板7の一方の主表面上に、Auを主成分とするAu系層10を介して発光層部24が貼り合わされた構造を有してなる。Si基板7は、Si単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば100μm以上500μm以下である。
発光層部24は、ノンドープ(AlGa1−xIn1−yP(ただし、0≦x≦0.55,0.45≦y≦0.55)混晶からなる活性層5を、第一導電型クラッド層、本実施形態ではp型(AlGa1−zIn1−yP(ただしx<z≦1)からなるp型クラッド層6と、前記第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではn型(AlGa1−zIn1−yP(ただしx<z≦1)からなるn型クラッド層4とにより挟んだ構造を有し、活性層5の組成に応じて、発光波長を、黄緑色から赤色領域(発光波長(ピーク発光波長)が550nm以上670nm以下)にて調整できる。発光素子100においては、金属電極9側にp型AlGaInPクラッド層6が配置されており、Au系層10側にn型AlGaInPクラッド層4が配置されている。従って、通電極性は金属電極9側が正である。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有(例えば1013〜1016/cm程度を上限とする)をも排除するものではない。
また、発光層部24のSi基板7に面しているのと反対側の主表面上には、AlGaAsよりなる電流拡散層20が形成され、その主表面の略中央に、発光層部24に発光駆動電圧を印加するための金属電極(例えばAu電極)9が、該主表面の一部を覆うように形成されている。電流拡散層20の主表面における、金属電極9の周囲の領域は、発光層部24からの光取出領域をなす。また、Si基板7の裏面にはその全体を覆うように金属電極(裏面電極:例えばAu電極である)15が形成されている。金属電極15がAu電極である場合、金属電極15とSi基板7との間には基板側接合層として、AuSb接合層16が介挿される。なお、AuSb接合層16に代えてAuSn接合層を基板側接合層として用いてもよい。
発光層部24と第一Au系層10aとの間には、発光層部側接合層としてAuGeNi接合層32(例えばGe:15質量%、Ni:10質量%)が形成されており、素子の直列抵抗低減に貢献している。AuGeNi接合層32は、第一Au系層10aの主表面上に分散形成され、その形成面積率は1%以上25%以下である。また、Si基板7と第二Au系層10bとの間には、基板側接合層としてAuSb接合層31(例えばSb:5質量%)が介挿されている。なお、AuSb接合層31に代えてAuSn接合層を用いてもよい。そして、第一Au系層10a、第二Au系層10b、AuSb接合層31及びAuGeNi接合層32がAu系層10を構成し、これが発光層部24とSi基板7とのいずれとも接する形で配置されている。
発光層部24からの光は、光取出面側に直接放射される光に、Au系層10による反射光が重畳される形で取り出される。つまり、Au系層10(第一Au系層10a)が反射面RPを形成している。Au系層10の厚さは、反射効果を十分に確保するため、80nm以上とすることが望ましい。また、厚さの上限には制限は特にないが、反射効果が飽和するため、コストとの兼ね合いにより適当に定める(例えば1μm)。
以下、本発明の実施形態である発光素子の製造方法について説明する。
まず、図2の工程1に示すように、発光層成長用基板をなす半導体単結晶基板であるGaAs単結晶基板1の主表面に、p型GaAsバッファ層2を例えば0.5μm、AlAsからなる剥離層3を例えば0.5μm、さらにp型AlGaAsよりなる電流拡散層20を例えば5μm、この順序にてエピタキシャル成長させる。また、その後、発光層部24として、1μmのp型AlGaInPクラッド層6、0.6μmのAlGaInP活性層(ノンドープ)5、及び1μmのn型AlGaInPクラッド層4を、この順序にエピタキシャル成長させる。
次に、工程2に示すように、発光層部24の主表面に、AuGeNi接合層32を分散形成する。AuGeNi接合層32を形成後、350℃以上500℃以下の温度域で合金化熱処理を行ない、その後、AuGeNi接合層32を覆うように第一Au系層10aを形成する。発光層部24とAuGeNi接合層32との間には、上記合金化熱処理により合金化層が形成され、直列抵抗が大幅に低減される。他方、工程3に示すように、別途用意したSi基板7(n型)の両方の主表面に基板側接合層となるAuSb接合層31,16(前述の通りAuSn接合層でもよい)を形成し、250℃以上359℃以下の温度域で合金化熱処理を行なう。そして、AuSb接合層31上には第二Au系層10bを、AuSb接合層16上には裏面電極層15(例えばAu系金属よりなるもの)をそれぞれ形成する。以上の工程で各金属層は、スパッタリングあるいは真空蒸着等を用いて行なうことができる。
そして、工程4に示すように、Si基板7側の第二Au系層10bを、発光層部24上に形成された第一Au系層10aに重ね合わせて積層体50とする。次に、図3の工程4Aに示すように、積層体50を、抵抗発熱ヒータ49が内蔵された加圧部材51,52の間に配置する。その状態で、80℃未満(望ましくは50℃未満)で、本実施形態では室温で(つまり、抵抗発熱ヒータ49を発熱させずに)、両加圧部材51,52を油圧等の駆動機構により相対的に接近させて、積層体50を加圧する。加圧力は、例えば0.6MPa以上31MPa以下の範囲にて調整する。そして、工程4Bに示すごとく、上記の加圧状態を維持したままヒータ49を発熱させ、積層体50を80℃以上180℃以下、例えば140℃に加熱する。この加熱により、Si基板7は、第一Au系層10a及び第二Au系層10bを介して発光層部24に貼り合わされる。
例えば、積層体50を、予め加熱した加圧部材52上に載置して、その後、両加圧部材51,52により挟圧して加圧する工程を採用すると、図5の状態Aに示すように、2つのAu系層10a,10bは密着せずにゆるく重なり合っているだけなので、貼り合わせの結合は進まない。そして、積層体50は、加圧部材52上へのセッティング等のため、非加圧状態で加圧部材52上にて加熱される期間が必然的に長くなる。すると、第一Au系層10aと密着しない状態の第二Au系層10bには、Si基板7側からのSi拡散がどんどん進行し、第二Au系層10bの主表面には相当濃度のSiが沸きあがってしまうことになる。この状態で、状態Bに示すごとく加圧を行なっても、第二Au系層10bの主表面が高濃度のSiにより汚染されているために、状態Cに示すように、貼り合せ不良による剥がれ等の不具合を生じやすくなる。他方、貼り合わせを確実にするために、加圧時間を長くしたり、あるいは加熱温度を高くしたりすると、状態Dに示すように、反射面RPを形成する第一Au系層10a側にまでSiが沸きあがり、反射率が大幅に低下することにつながる。
これに対し、本発明の方法では、図4の状態1に示すように、第一Au系層10aと第二Au系層10bとを重ね合わせた積層体50を、Si基板7との反応ないし拡散が比較的不活性となる80℃未満の温度域、本実施形態では室温にて先に加圧する。これにより、第二Au系層10bの主表面にはSi基板7側からのSiがほとんど湧き上がらず、第一Au系層10aと第二Au系層10bとを清浄な主表面同士にて密着させることができる。次いで、状態2に示すように、積層体を80℃以上に加熱すると、密着しあった第一Au系層10aと第二Au系層10bとの界面では、Au原子の相互拡散が短時間の加熱により速やかに進行する。その結果、Si基板7側から第二Au系層10b主表面へ多量のSiが拡散してくる前に、第一Au系層10aと第二Au系層10bとが強固に拡散結合し、良好な貼り合せ状態が得られる。また、加熱時間が短くて済むので(例えば10秒以上60秒以下)、状態3に示すごとく、第一Au系層10aと第二Au系層10bとの間に十分な結合状態が形成された後、Si基板7からのSiが、第一Au系層10aが形成する反射面RP側にまで湧き上がる心配がなく、良好な反射率を維持することができる。なお、図3の工程4Bの加熱終了後は、加圧部材51,52による加圧を解除して貼り合せ後の積層体50を回収し、次に、加圧部材51,52をファン冷却あるいは加圧部材51,52に内蔵された水冷機構により十分冷却した後、次の貼り合せに供するようにする。
図2に戻り、次に、工程5に進み、上記基板貼り合わせ体50を、例えば10%フッ酸水溶液からなるエッチング液に浸漬し、バッファ層2と発光層部24との間に形成したAlAs剥離層3を選択エッチングすることにより、GaAs単結晶基板1(発光層部24からの光に対して不透明である)を、発光層部24とこれに接合されたSi基板7との積層体50aから除去する。なお、AlAs剥離層3に代えてAlInPよりなるエッチストップ層を形成しておき、GaAsに対して選択エッチング性を有する第一エッチング液(例えばアンモニア/過酸化水素混合液)を用いてGaAs単結晶基板1をGaAsバッファ層2とともにエッチング除去し、次いでAlInPに対して選択エッチング性を有する第二エッチング液(例えば塩酸:Al酸化層除去用にフッ酸を添加してもよい)を用いてエッチストップ層をエッチング除去する工程を採用することもできる。
そして、工程6に示すように、GaAs単結晶基板1の除去により露出した電流拡散層20の主表面の一部を覆うように、ワイヤボンディング用の電極9(ボンディングパッド:図1)を形成する。以下、通常の方法によりダイシングして半導体チップとし、これを支持体に固着してリード線のワイヤボンディング等を行なった後、樹脂封止をすることにより最終的な発光素子100が得られる。
なお、図6に示すように、第一Au系層10aと発光層部24との間には、Au以外の金属元素を主成分とする反射金属層11を形成することもできる。反射金属層11はAg系層として形成でき、発光層部側接合層32は、図1のAuGeNi層に代えてAgGeNi層を使用することができる。また、反射金属層11はAl系層とすることもできるが、この場合は、発光層部側接合層32は、図1と同様にAuGeNi層を採用できる。
本発明の適用対象となる発光素子の第一実施形態を積層構造にて示す模式図。 図1の発光素子の製造工程の一例を示す説明図。 本発明の方式による図2の工程4の詳細を示す説明図。 本発明の方式による工程4の効果説明図。 加熱と加圧の順序を図4とは逆転させた場合の問題点を説明する図。 本発明の適用対象となる発光素子の第二実施形態を積層構造にて示す模式図。 Au層の反射率の波長依存性を示すグラフ。
符号の説明
1 GaAs単結晶基板(発光層成長用基板)
4 n型クラッド層(第二導電型クラッド層)
5 活性層
6 p型クラッド層(第一導電型クラッド層)
7 Si基板
9 金属電極
10 Au系層
10a 第一Au系層
10b 第二Au系層
11 反射金属層
RP 反射面
24 発光層部
31 AuSb層(基板側接合層)
32 AuGeNi接合層(発光層部側接合層)
100 発光素子

Claims (8)

  1. 発光層部を有する化合物半導体層の一方の主表面を光取出面とし、該化合物半導体層の他方の主表面側に、発光層部からの光を前記光取出面側に反射させる反射面を有した金属層を介してSi基板が結合された発光素子を製造するために、
    前記発光層部を有した化合物半導体層の光取出面になるのと反対側の主表面を貼り合わせ側主表面として、該貼り合わせ側主表面に、前記金属層の一部をなすAu含有率が95質量%以上の第一Au系層を配置し、
    前記Si基板の、前記発光層部側に位置することが予定された主表面を貼り合わせ側主表面として、該貼り合わせ側主表面に、前記金属層の一部をなすAu含有率が95質量%以上の第二Au系層を配置し、
    それら第一Au系層と第二Au系層とを重ね合わせて積層体となし、該積層体を80℃未満の温度域にて積層方向に加圧し、その加圧状態にて前記積層体を80℃以上に加熱することにより貼り合わせることを特徴とする発光素子の製造方法。
  2. 前記積層体の加熱を180℃以下にて行なうことを特徴とする請求項1記載の発光素子の製造方法。
  3. 前記第一Au系層により前記反射面を形成することを特徴とする請求項1又は請求項2に記載の発光素子の製造方法。
  4. 前記発光層部は、ピーク波長が550nm以上の可視光を発光するものであることを特徴とする請求項3記載の発光素子の製造方法。
  5. 化合物半導体よりなる発光層成長用基板上に前記発光層部をエピタキシャル成長させ、
    前記発光層部の前記貼り合わせ側主表面に前記第一Au系層を形成し、
    他方、前記Si基板の前記貼り合わせ側主表面に前記第二Au系層を形成し、
    前記第一Au系層と第二Au系層とを密着させて貼り合わせ、
    その貼り合わせ後に、前記発光層部から前記発光層成長用基板を化学エッチングにより除去することを特徴とする請求項3又は請求項4に記載の発光素子の製造方法。
  6. 前記発光層部が(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)よりなり、前記発光層成長用基板がGaAs基板よりなり、
    前記化学エッチングを、アンモニア/過酸化水素混合液を用いて前記GaAs基板を溶解する形で行なうことを特徴とする請求項5記載の発光素子の製造方法。
  7. (AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)よりなる前記発光層部がAlAs剥離層を介して前記発光層成長用基板をなすGaAs基板上に成長され、
    前記化学エッチングを、フッ酸を含有した溶液を用いて前記AlAs剥離層を溶解する形で行なうことを特徴とする請求項5記載の発光素子の製造方法。
  8. 前記第一Au系層と前記発光層部との間に、Au以外の金属元素を主成分とする反射金属層を形成することを特徴とする請求項1又は請求項2に記載の発光素子の製造方法。
JP2003359563A 2003-10-20 2003-10-20 発光素子の製造方法 Pending JP2005123530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003359563A JP2005123530A (ja) 2003-10-20 2003-10-20 発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003359563A JP2005123530A (ja) 2003-10-20 2003-10-20 発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2005123530A true JP2005123530A (ja) 2005-05-12

Family

ID=34615749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003359563A Pending JP2005123530A (ja) 2003-10-20 2003-10-20 発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP2005123530A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081010A (ja) * 2005-09-13 2007-03-29 Matsushita Electric Ind Co Ltd 発光素子
DE102005046942A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Verfahren zur Verbindung von Schichten, entsprechendes Bauelement und organische Leuchtdiode
WO2008129963A1 (ja) * 2007-04-16 2008-10-30 Rohm Co., Ltd. 半導体発光素子およびその製造方法
US20130082239A1 (en) * 2011-09-30 2013-04-04 Microlink Devices, Inc. Light emitting diode fabricated by epitaxial lift-off
JP2013175791A (ja) * 2013-06-10 2013-09-05 Rohm Co Ltd 半導体発光素子
WO2021059557A1 (ja) * 2019-09-27 2021-04-01 三菱電機株式会社 光半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339100A (ja) * 2000-05-30 2001-12-07 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2002217450A (ja) * 2001-01-22 2002-08-02 Sanken Electric Co Ltd 半導体発光素子及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339100A (ja) * 2000-05-30 2001-12-07 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2002217450A (ja) * 2001-01-22 2002-08-02 Sanken Electric Co Ltd 半導体発光素子及びその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081010A (ja) * 2005-09-13 2007-03-29 Matsushita Electric Ind Co Ltd 発光素子
US8193070B2 (en) 2005-09-30 2012-06-05 Osram Opto Semiconductors Gmbh Method for bonding layers, corresponding device and organic light-emitting diode
DE102005046942A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Verfahren zur Verbindung von Schichten, entsprechendes Bauelement und organische Leuchtdiode
CN104409588A (zh) * 2007-04-16 2015-03-11 罗姆股份有限公司 半导体发光元件
US9018650B2 (en) 2007-04-16 2015-04-28 Rohm Co., Ltd. Semiconductor light emitting device
JP2008270261A (ja) * 2007-04-16 2008-11-06 Rohm Co Ltd 半導体発光素子およびその製造方法
US11616172B2 (en) 2007-04-16 2023-03-28 Rohm Co., Ltd. Semiconductor light emitting device with frosted semiconductor layer
US10483435B2 (en) 2007-04-16 2019-11-19 Rohm Co., Ltd. Semiconductor light emitting device
US8536598B2 (en) 2007-04-16 2013-09-17 Rohm Co., Ltd. Semiconductor light emitting device and fabrication method for the same
US10032961B2 (en) 2007-04-16 2018-07-24 Rohm Co., Ltd. Semiconductor light emitting device
WO2008129963A1 (ja) * 2007-04-16 2008-10-30 Rohm Co., Ltd. 半導体発光素子およびその製造方法
TWI481065B (zh) * 2007-04-16 2015-04-11 Rohm Co Ltd Semiconductor light emitting element and manufacturing method thereof
US8106412B2 (en) 2007-04-16 2012-01-31 Rohm Co., Ltd. Semiconductor light emitting device and fabrication method for the same
US9196808B2 (en) 2007-04-16 2015-11-24 Rohm Co., Ltd. Semiconductor light emitting device
US9450145B2 (en) 2007-04-16 2016-09-20 Rohm Co., Ltd. Semiconductor light emitting device
US9786819B2 (en) 2007-04-16 2017-10-10 Rohm Co., Ltd. Semiconductor light emitting device
JP2014532307A (ja) * 2011-09-30 2014-12-04 マイクロリンク デバイシズ,インコーポレーテッド エピタキシャルリフトオフによって製造される発光ダイオード
US20130082239A1 (en) * 2011-09-30 2013-04-04 Microlink Devices, Inc. Light emitting diode fabricated by epitaxial lift-off
JP2013175791A (ja) * 2013-06-10 2013-09-05 Rohm Co Ltd 半導体発光素子
WO2021059557A1 (ja) * 2019-09-27 2021-04-01 三菱電機株式会社 光半導体装置およびその製造方法
WO2021059485A1 (ja) * 2019-09-27 2021-04-01 三菱電機株式会社 光半導体装置およびその製造方法
JP6861900B1 (ja) * 2019-09-27 2021-04-21 三菱電機株式会社 光半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2004266039A (ja) 発光素子及び発光素子の製造方法
JP2004207508A (ja) 発光素子及びその製造方法
WO2011043240A1 (ja) 発光ダイオード用金属基板、発光ダイオード及びその製造方法
JP4121551B2 (ja) 発光素子の製造方法及び発光素子
JP4110524B2 (ja) 発光素子及び発光素子の製造方法
JP4062111B2 (ja) 発光素子の製造方法
JP2005197296A (ja) 発光素子及びその製造方法
JP3951300B2 (ja) 発光素子及び発光素子の製造方法
JP3997523B2 (ja) 発光素子
JP2005123530A (ja) 発光素子の製造方法
JP3950801B2 (ja) 発光素子及び発光素子の製造方法
JP5196288B2 (ja) 発光素子の製造方法及び発光素子
JP2005259912A (ja) 発光素子の製造方法
JP2005079298A (ja) 発光素子及び発光素子の製造方法
JP4697650B2 (ja) 発光素子
JP2009277852A (ja) 半導体発光素子とその製造方法
JP4918245B2 (ja) 発光ダイオード及びその製造方法
JP2005044887A (ja) 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法
JP4120796B2 (ja) 発光素子及び発光素子の製造方法
JP2004146652A (ja) 半導体発光素子の製法
JP4108439B2 (ja) 発光素子の製造方法及び発光素子
JP2005347714A (ja) 発光素子及びその製造方法
JP2004235505A (ja) 発光素子及び半導体素子用オーミック電極構造
JP5019160B2 (ja) 発光素子の製造方法
JP2005109220A (ja) 発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061019

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100625