JP5196288B2 - 発光素子の製造方法及び発光素子 - Google Patents

発光素子の製造方法及び発光素子 Download PDF

Info

Publication number
JP5196288B2
JP5196288B2 JP2006114877A JP2006114877A JP5196288B2 JP 5196288 B2 JP5196288 B2 JP 5196288B2 JP 2006114877 A JP2006114877 A JP 2006114877A JP 2006114877 A JP2006114877 A JP 2006114877A JP 5196288 B2 JP5196288 B2 JP 5196288B2
Authority
JP
Japan
Prior art keywords
layer
brazing material
metal layer
substrate
ausn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006114877A
Other languages
English (en)
Other versions
JP2006332610A (ja
Inventor
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2006114877A priority Critical patent/JP5196288B2/ja
Priority to TW95114610A priority patent/TWI414076B/zh
Publication of JP2006332610A publication Critical patent/JP2006332610A/ja
Application granted granted Critical
Publication of JP5196288B2 publication Critical patent/JP5196288B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Description

この発明は発光素子の製造方法及び発光素子に関する。
特開平7−66455号公報 特開2001−339100号公報
発光ダイオードや半導体レーザー等の発光素子に使用される材料及び素子構造は、長年にわたる進歩の結果、素子内部における光電変換効率が理論上の限界に次第に近づきつつある。従って、一層高輝度の素子を得ようとした場合、素子からの光取出し効率が極めて重要となる。例えば、AlGaInP混晶により発光層部が形成された発光素子は、薄いAlGaInP(あるいはGaInP)活性層を、それよりもバンドギャップの大きいn型AlGaInPクラッド層とp型AlGaInPクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。このようなAlGaInPダブルへテロ構造は、AlGaInP混晶がGaAsと格子整合することを利用して、GaAs単結晶基板上にAlGaInP混晶からなる各層をエピタキシャル成長させることにより形成できる。そして、これを発光素子として利用する際には、通常、GaAs単結晶基板をそのまま基板として利用することも多い。しかしながら、発光層部を構成するAlGaInP混晶はGaAsよりもバンドギャップが大きいため、発光した光がGaAs基板に吸収されて十分な光取出し効率が得られにくい難点がある。この問題を解決するために、半導体多層膜からなる反射層を基板と発光素子との間に挿入する方法(例えば特許文献1)も提案されているが、積層された半導体層の屈折率の違いを利用するため、限られた角度で入射した光しか反射されず、光取出し効率の大幅な向上は原理的に期待できない。
そこで、特許文献2をはじめとする種々の公報には、成長用のGaAs基板を剥離する一方、補強用の素子基板(導電性を有するもの:例えばSi基板)を、反射用のAu層を介して剥離面に貼り合わせる技術が開示されている。このAu層は反射率が高く、また、反射率の入射角依存性が小さい利点がある。
しかしながら、上記の方法では、反射層をなすAu層を発光層部に貼り合せる際に、剥離や反射率の低下といった不具合が生じやすい問題があった。本発明の課題は、金属層を介して発光層部と素子基板とを貼り合せた構造を有し、かつ、貼り合せ強度や反射率の低下などが生じにくい構造の発光素子の製造方法と、それにより得られる発光素子とを提供することにある。
課題を解決するための手段及び発明の効果
上記課題を解決するために、本発明の発光素子の製造方法は、
発光層部を有した化合物半導体層の第一主表面を光取出面とし、該化合物半導体層の第二主表面側に金属層を介して素子基板が結合され、該金属層の化合物半導体層との接合面が反射面を形成する発光素子の製造方法であって、
化合物半導体層の第二主表面に反射面を形成する主金属層を形成し、さらに該主金属層を覆う形でAuSn系ろう材からなる第一ろう材層を配置し、
他方、素子基板の第一主表面にAuSn系ろう材からなる第二ろう材層を配置し、
第一ろう材層と第二ろう材層とを重ね合わせ、その状態で加圧しつつAuSn系ろう材の融点よりも高く主金属層の融点よりも低い温度にて貼り合わせ熱処理することにより、それら第一ろう材層と第二ろう材層とを結合して貼り合せ
素子基板がSi基板であり、
Si基板と第二ろう材層との間に、前記Si基板の第一主表面と前記第二ろう材層の第二主表面とが接する形で、接合合金化層が形成されていることを特徴とする。
また、本発明の発光素子は、発光層部を有した化合物半導体層の第一主表面を光取出面とし、該化合物半導体層の第二主表面側に金属層を介して素子基板が結合され、該金属層の化合物半導体層との接合面が反射面を形成する発光素子であって、
化合物半導体層の第二主表面に反射面を形成する主金属層が形成され、さらに該主金属層を覆う形でAuSn系ろう材からなる第一ろう材層が配置され、
他方、素子基板の第一主表面にAuSn系ろう材からなる第二ろう材層が配置され、
第一ろう材層と第二ろう材層とが溶融形態で貼り合せ結合されてなり、
素子基板がSi基板であり、
Si基板と第二ろう材層との間に、前記Si基板の第一主表面と前記第二ろう材層の第二主表面とが接する形で、接合合金化層が形成されていることを特徴とする。
なお、本発明においてAuSn系ろう材は、Au又はSnの一方を主成分(50質量%以上)とし、他方を最も質量含有率の高い副成分としてなるろう材のことをいう。
金属層を介してSi基板と化合物半導体層とを貼り合わせる際には、均一な貼り合わせ状態を得るために、金属層を介して素子基板と化合物半導体層とを重ね合わせた積層体を加圧しながら貼り合わせ熱処理することが有効である。しかし、加圧力が過度に高くなると、薄い化合物半導体層に割れやクラックなどを生じやすくなり、製品歩留まりが低下する問題を生じやすくなる。しかし、上記のように、AuSn系ろう材からなる第一ろう材層と第二ろう材層とを重ね合わせ、その状態でAuSn系ろう材の融点よりも高い温度に貼り合わせ熱処理温度を設定して貼り合わせを行なえば、それほど高い圧力を付与せずとも比較的低温で均一な貼り合わせ状態を得ることができ、製品歩留まりの向上に寄与する。
本発明にて採用可能な素子基板は特に種別は限定されないが、特に貼り合わせ面の平坦性等を確保しやすく、かつ比較的安価な導電性基板として、Si基板を本発明に好適に採用できる。なお、Si基板に代えて、GaAs基板、GaP基板あるいはSiC基板など、他の半導体基板を採用することも可能である。さらに、素子基板を発光素子通電経路として使用する必要がない場合は、ガラス基板や石英基板等の絶縁性基板を使用することも可能である。
素子基板としてSi基板を採用する場合、第一ろう材層と第二ろう材層とを構成するAuSnろう材の融点を364℃未満とすることが望ましい。この場合、貼り合わせ熱処理温度を364℃よりも低温に設定することで、AuSn系ろう材のAu成分とSi基板のSi成分との共晶反応が抑制され、貼り合わせ熱処理時にSi基板側から主金属層にSiが湧き上がって反射率を低下させる不具合も防止できる。
なお、第一ろう材層と第二ろう材層との一方を融点364℃未満の低温AuSn系ろう材とし、他方を融点364℃以上の高温AuSn系ろう材として、貼り合わせ熱処理温度を、低温AuSn系ろう材の融点を超え高温AuSn系ろう材の融点未満に設定して貼り合せを行なうことも可能である。このようにすると、高温AuSn系ろう材側の溶融は抑制されるが、低温AuSn系ろう材の溶融により問題なく貼り合わを行なうことができる。特に、主金属層がAu系層とされる場合は、第一ろう材層を融点364℃以上の高温AuSn系ろう材とすることで、貼り合せ時に主金属層に接する側の第一ろう材層の溶融が抑制され、主金属層のろう材食われを抑制することができる。
融点を364℃未満に設定したい場合、AuSn系ろう材は、例えば、Auを主成分(50質量%以上)としてSnを16質量%超27質量%未満にて含有するものを使用することができる。Snの含有量が16質量%以下になるか27質量%以上になると、いずれもAuSn系ろう材の融点がAu−Si共晶温度である364℃以上となり、AuSn系ろう材の溶融を前提とする貼り合わせ熱処理温度を該364℃未満に設定できなくなる場合がある。なお、AuSn系ろう材は、Snを主成分(50質量%以上)とするものであってもよく、Au、Sn以外に、AuSn系ろう材の更なる低融点化のために、Pb、Ga、Biなどの副成分を含有することも可能である。なお、前述のごとく、第一ろう材層と第二ろう材層との一方を融点364℃以上の高温AuSn系ろう材とする場合は、例えばSnを10質量%以上16質量%以下、あるいは27質量%以上35質量%以下の組成範囲に調整するとよい(残部Au)。
AuSn系ろう材をAu−Sn二元系合金として上記組成を採用する場合、貼り合わせ熱処理は、望ましくは(AuSn系ろう材の融点以上であって)280℃以上360℃以下にて行なうのがよい。貼り合わせ熱処理温度が280℃未満では、上記組成のAuSn系ろう材を溶融させることが不能となる。また、貼り合わせ熱処理温度を360℃以下とすることで、AuSn系ろう材へのSi基板からのSi拡散をより効果的に抑制できる。
主金属層は、Au、Ag及びAlのいずれかを95質量%以上含有するものとすることで、AuSn系ろう材によるSi拡散ブロック効果とも相俟って、反射率の非常に良好な反射面が得られ、得られる発光素子の光取出効率向上に寄与する。
以下、本発明の実施の形態を添付の図面を参照して説明する。
図1は、本発明の一実施形態である発光素子100を示す概念図である。発光素子100は、素子基板としてn型Si単結晶よりなるSi基板7の第一主表面上に金属層10を介して発光層部24が貼り合わされた構造を有してなる。発光層部24は、ノンドープ(AlGa1−xIn1−yP(ただし、0≦x≦0.55,0.45≦y≦0.55)混晶からなる活性層5を、第一導電型クラッド層、本実施形態ではp型(AlGa1−zIn1−yP(ただしx<z≦1)からなるp型クラッド層6と、前記第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではn型(AlGa1−zIn1−yP(ただしx<z≦1)からなるn型クラッド層4とにより挟んだ構造を有し、活性層5の組成に応じて、発光波長を、緑色から赤色領域(発光波長(ピーク発光波長)が550nm以上670nm以下)にて調整できる。発光素子100においては、金属電極9側にp型AlGaInPクラッド層6が配置されており、金属層10側にn型AlGaInPクラッド層4が配置されている。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有(例えば1013〜1016/cm程度を上限とする)をも排除するものではない。
また、発光層部24のSi基板7に面しているのと反対側の主表面上には、AlGaAsよりなる電流拡散層20が形成され、その主表面の略中央に、発光層部24に発光駆動電圧を印加するための金属電極(例えばAu電極)9が、該主表面の一部を覆うように形成されている。電流拡散層20の主表面における、金属電極9の周囲の領域は、発光層部24からの光取出領域をなす。発光層部24と電流拡散層20とが化合物半導体層50を形成する。
また、Si単結晶基板7の裏面にはその全体を覆うように金属電極(裏面電極:例えばAu電極である)15が形成されている。金属電極15がAu電極である場合、金属電極15とSi単結晶基板7との間には基板側接合合金化層として、AuSb合金とSiとを合金化したAuSb接合合金化層16が介挿される。なお、接合合金化層はSi基板との合金化により接触抵抗低減が可能なものであれば、特に材質は限定されない。例えば、Si基板としてp型Si基板を用いることも可能であるし、この場合は、Al又はAl合金からなる接合合金化層等を用いるのがよい。また、n型Si基板を用いる場合も、接合合金化層の材質はAuSb合金に限られるものではない。
Si単結晶基板7は、Si単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば100μm以上500μm以下である。そして、発光層部24に対し、金属層10を挟んで貼り合わされている。金属層10は、本実施形態では後述のAuSn系ろう材層10sと主金属層10cとからなる。
発光層部24と金属層10との間には、発光層部側接合合金化層としてAuGeNi接合合金化層32(例えばGe:15質量%、Ni:10質量%、残部AuよりなるAuGeNi接合金属層を発光層部24側の化合物半導体と合金化したものである)が形成されており、素子の直列抵抗低減に貢献している。AuGeNi接合合金化層32は、金属層10の主表面上に分散形成され、その形成面積率は1%以上25%以下である。また、Si単結晶基板7と金属層10との間には、Si単結晶基板7の第一主表面と接する形で、基板側接合合金化層としてのAuSb接合合金化層31(例えばSb:5質量%、残部AuよりなるAuSb合金を、基板7をなすSiと合金化したものである)が形成されている。ここでも、接合合金化層の材質はAuSb合金に限られるものではない。
そして、該AuSb接合合金化層31の全面が、金属層10の一部をなすAuSn系ろう材層10sにより覆われている。該AuSn系ろう材層10sは、Auを主成分としてSnを16質量%超27質量%未満の範囲にて含有するものであり、厚さは50nm以上5μm以下である(本実施形態ではAu−Sn二元合金(Sn含有量:例えば20質量%)、厚さは600nm)である。そして、該AuSn系ろう材層10sの全面を覆う形で、これと接するように主金属層10c(金属層10の一部をなすものである)が配置されている。AuSn系ろう材層10sは、主金属層10c及びSi基板7側の接合合金化層31とそれぞれ接して配置されている。このAuSn系ろう材層10sは、後述のごとく、第一ろう材層10s1と第二ろう材層10s2とが溶融形態で一体化したものである。
主金属層10cはAu、Ag又はAlを主成分とする金属、具体的には、Au、Ag又はAlの含有率が95質量%以上の金属からなる。該主金属層10cは反射面を形成し、発光層部24からの光は、光取出面側に直接放射される光に、主金属層10cによる反射光が重畳される形で取り出される。本実施形態において主金属層10cは、純AuもしくはAu含有率が95質量%以上のAu合金よりなるAu系主金属層とされている。主金属層10cの厚さは、反射効果を十分に確保するため、80nm以上とすることが望ましい。また、主金属層10cの厚さの上限には制限は特にないが、反射効果が飽和するため、コストとの兼ね合いにより適当に定める(例えば10μm程度)。
なお、Si単結晶基板7と金属層10との間、及びSi単結晶基板7と裏面側の電極15との間に設けられる接合合金化層31,16は、前述のごとくAuSb合金に限られず、例えばAuSn合金で構成することもできる。特に、金属層10との間の接合合金化層31をAuSn合金で構成した場合、接合合金化層31自体がSi単結晶基板7側から金属層10側へのSi拡散を抑制する機能を発揮する場合がある。この場合、AuSn合金からなる接合合金化層31とは別に、上記のようにAuSnろう材層10sを設けることで、金属層10側へのSi拡散抑制効果がさらに改善されることとなる。
以下、図1の発光素子100の製造方法について説明する。
まず、図2の工程1に示すように、発光層成長用基板をなす半導体単結晶基板であるGaAs単結晶基板1の主表面に、p型GaAsバッファ層2を例えば0.5μm、AlAsからなる剥離層3を例えば0.5μm、さらにp型AlGaAsよりなる電流拡散層20を例えば5μm、この順序にてエピタキシャル成長させる。また、その後、発光層部24として、1μmのp型AlGaInPクラッド層6、0.6μmのAlGaInP活性層(ノンドープ)5、及び1μmのn型AlGaInPクラッド層4を、この順序にエピタキシャル成長させる。
次に、工程2に示すように、接合合金化層32を形成済みの発光層部24を覆うように主金属層10cを形成し、さらに該主金属層10cを覆う形でAuSn系ろう材からなる第一ろう材層10s1を蒸着ないしスパッタ等により形成する。他方、工程3に示すように、別途用意したSi単結晶基板7(n型)の両方の主表面に、例えばAuSb接合金属層を形成し、100℃以上500℃以下の温度域で合金化熱処理を行なうことにより、AuSb接合合金化層31,16とする。そして、AuSb接合合金化層31上には、AuSn系ろう材からなる第二ろう材層10s2を蒸着ないしスパッタ等により形成する(第一ろう材層10s1と第二ろう材層10s2とは、いずれも融点364℃以下の同一組成のAuSn二元系合金(Sn含有量:例えば20質量%)からなる。また、各厚さは600nmである)。また、AuSb接合合金化層16上には裏面電極層15(例えばAu系金属よりなるもの)を形成する。以上の工程で各金属層は、スパッタリングあるいは真空蒸着等を用いて行なうことができる。
そして、工程4に示すように、第一ろう材層10s1と第二ろう材層10s2とを重ね合わせて圧迫して、ろう材の融点以上であって温度364℃未満、望ましくは280℃以上360℃以下、例えば300℃にて貼り合せ熱処理する。Si単結晶基板7は、第一ろう材層10s1と第二ろう材層10s2とを介して発光層部24に貼り合わせられる。また、第一ろう材層10s1と第二ろう材層10s2とは上記貼り合せ熱処理により一体化してAuSn系ろう材層10sとなる。
Au−Sn二元系ろう材の場合、Sn含有率が16質量%超27質量%未満の範囲で、融点がAu−Si二元共晶温度である364℃未満となり、Si基板からのろう材中へのSiの拡散を抑制しつつ第一ろう材層10s1と第二ろう材層10s2とを溶融させて貼り合わせを行なうことが可能となり、低温・低圧で均一な貼り合わせ状態を容易に実現することができる。また、Si単結晶基板7から主金属層10cに向けたSi成分の拡散が上記AuSn系ろう材層10sによりブロックされ、主金属層10c側へのSi成分の染み出しが効果的に阻止される。その結果、最終的に得られる主金属層10cの反射面が、Si成分拡散により汚染される不具合が防止される。
他方、ろう材が上記AuSn系ろう材でない場合は、第二ろう材層10s2を蒸着等により形成したりする際の熱履歴により、Si単結晶基板7からAuSb接合合金化金属層31を突き抜けてSiが拡散し、第二ろう材層10s2の最表面にそのSiが湧き上がることがある。この沸き上がったSiが酸化されると、第一ろう材層10s1と第二ろう材層10s2との貼り合わせが著しく阻害される場合がある。しかし、上記のようにろう材層をAuSn系ろう材層とすることで、第二ろう材層10s2の形成時においても、その熱履歴による該Siの湧き上がりひいては酸化が効果的に阻止され、第一ろう材層10s1と第二ろう材層10s2とによるSi単結晶基板7と発光層部(化合物半導体層)24との貼り合せ強度をより高めることができる。
また、上記工程では、第一ろう材層10s1と第二ろう材層10s2とを溶融させて貼り合せを行なうので、貼り合わせの加圧力は、5kPa以上1000kPa以下で十分である。貼り合わせの加圧力をこのように低減できることで、貼り合せ処理時の発光層部24への割れやクラックの発生、特に、主金属層10cと発光層部24との間に配置される散点状の接合金属層32の周囲にクラックが発生する不具合を効果的に抑制でき、良好な発光特性を長期間にわたって維持することができる。
次に、工程5に進み、上記基板貼り合わせ体を、例えば10%フッ酸水溶液からなるエッチング液に浸漬し、バッファ層2と発光層部24との間に形成したAlAs剥離層3を選択エッチングすることにより、GaAs単結晶基板1(発光層部24からの光に対して不透明である)を、発光層部24とこれに接合されたSi単結晶基板7との積層体から剥離・除去する。なお、AlAs剥離層3に代えてAlInPよりなるエッチストップ層を形成しておき、GaAsに対して選択エッチング性を有する第一エッチング液(例えばアンモニア/過酸化水素混合液)を用いてGaAs単結晶基板1をGaAsバッファ層2とともにエッチング除去し、次いでAlInPに対して選択エッチング性を有する第二エッチング液(例えば塩酸:Al酸化層除去用にフッ酸を添加してもよい)を用いてエッチストップ層をエッチング除去する工程を採用することもできる。
そして、工程6に示すように、GaAs単結晶基板1の剥離により露出した電流拡散層20の第一主表面の一部を覆うように、ワイヤボンディング用の電極9(ボンディングパッド:図1)を形成する。以下、通常の方法によりダイシングして半導体チップとし、これを支持体に固着してリード線のワイヤボンディング等を行なった後、樹脂封止をすることにより最終的な発光素子が得られる。
なお、第一ろう材層10s1と第二ろう材層10s2との一方を融点364℃未満の低温AuSn系ろう材とし、他方を融点364℃以上の高温AuSn系ろう材として、貼り合わせ熱処理温度を、低温AuSn系ろう材の融点を超え高温AuSn系ろう材の融点未満に設定して貼り合せを行なうことも可能である。得られる発光素子のAuSn系ろう材層10sは、第一ろう材層10s1と第二ろう材層10s2とが組成の異なるろう材層として識別されるが、その一方が溶融して貼り合された形態となることに変わりはない。
特に、第一ろう材層10s1を融点364℃以上の高温AuSn系ろう材とすることで、貼り合せ時に主金属層10cに接する側の高温AuSn系ろう材からなる第一ろう材層10s1の溶融が抑制され、主金属層10cのろう材食われを抑制することができる。高温AuSn系ろう材は、Snを10質量%以上16質量%以下、あるいは27質量%以上35質量%以下のいずれかの範囲で含有するAu−Sn二元系ろう材で構成できる。特に、Snを27質量%以上35質量%以下(例えば30質量%)を含有するものを用いれば、ろう材中のAu含有量を低減でき、低コスト化を図ることができる。
また、素子基板は、Si基板7に代えて、GaAs基板、GaP基板あるいはSiC基板など、他の半導体基板を採用することも可能である。さらに、素子基板を発光素子通電経路として使用する必要がない場合は、ガラス基板や石英基板等の絶縁性基板を使用することも可能である。
本発明の発光素子の第一実施形態を積層構造にて示す模式図。 図1の発光素子の製造工程の一例を示す説明図。
符号の説明
1 GaAs単結晶基板(発光層成長用基板)
4 n型クラッド層
5 活性層
6 p型クラッド層
7 Si単結晶基板(素子基板)
9 金属電極
10 金属層
10c 主金属層
10s AuSn系ろう材層
10s1 第一ろう材層
10s2 第二ろう材層
24 発光層部
100 発光素子

Claims (7)

  1. 発光層部を有した化合物半導体層の第一主表面を光取出面とし、該化合物半導体層の第二主表面側に金属層を介して素子基板が結合され、該金属層の前記化合物半導体層との接合面が反射面を形成する発光素子の製造方法であって、
    前記化合物半導体層の第二主表面に前記反射面を形成する主金属層を形成し、さらに該主金属層を覆う形でAuSn系ろう材からなる第一ろう材層を配置し、
    他方、前記素子基板の第一主表面にAuSn系ろう材からなる第二ろう材層を配置し、
    前記第一ろう材層と前記第二ろう材層とを重ね合わせ、その状態で加圧しつつ前記AuSn系ろう材の融点よりも高く前記主金属層の融点よりも低い温度にて貼り合わせ熱処理することにより、それら前記第一ろう材層と前記第二ろう材層とを結合して貼り合せ
    前記素子基板がSi基板であり、
    前記Si基板と前記第二ろう材層との間に、前記Si基板の第一主表面と前記第二ろう材層の第二主表面とが接する形で、接合合金化層が形成されていることを特徴とする発光素子の製造方法。
  2. 記第一ろう材層と前記第二ろう材層とを構成するAuSn系ろう材の融点がいずれも364℃未満である請求項1記載の発光素子の製造方法。
  3. 前記AuSn系ろう材は、Auを主成分としてSnを16質量%超27質量%未満にて含有するものを使用する請求項1又は請求項2に記載の発光素子の製造方法。
  4. 前記AuSn系ろう材はAu−Sn二元合金からなり、前記貼り合わせ熱処理を280℃以上360℃以下にて行なう請求項3に記載の発光素子の製造方法。
  5. 前記主金属層は、Au、Ag及びAlのいずれかを95質量%以上含有するものを使用する請求項1ないし請求項4のいずれか1項に記載の発光素子の製造方法。
  6. 発光層部を有した化合物半導体層の第一主表面を光取出面とし、該化合物半導体層の第二主表面側に金属層を介して素子基板が結合され、該金属層の前記化合物半導体層との接合面が反射面を形成する発光素子であって、
    前記化合物半導体層の第二主表面に前記反射面を形成する主金属層が形成され、さらに該主金属層を覆う形でAuSn系ろう材からなる第一ろう材層が配置され、
    他方、前記素子基板の第一主表面にAuSn系ろう材からなる第二ろう材層が配置され、
    前記第一ろう材層と前記第二ろう材層とが溶融形態で貼り合せ結合されてなり、
    前記素子基板がSi基板であり、
    前記Si基板と前記第二ろう材層との間に、前記Si基板の第一主表面と前記第二ろう材層の第二主表面とが接する形で、接合合金化層が形成されていることを特徴とする発光素子。
  7. 前記AuSn系ろう材は、Auを主成分としてSnを16質量%超27質量%未満にて含有するものである請求項6に記載の発光素子。
JP2006114877A 2005-04-27 2006-04-18 発光素子の製造方法及び発光素子 Active JP5196288B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006114877A JP5196288B2 (ja) 2005-04-27 2006-04-18 発光素子の製造方法及び発光素子
TW95114610A TWI414076B (zh) 2005-04-27 2006-04-25 Manufacturing method of light-emitting element and light-emitting element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005129679 2005-04-27
JP2005129679 2005-04-27
JP2006114877A JP5196288B2 (ja) 2005-04-27 2006-04-18 発光素子の製造方法及び発光素子

Publications (2)

Publication Number Publication Date
JP2006332610A JP2006332610A (ja) 2006-12-07
JP5196288B2 true JP5196288B2 (ja) 2013-05-15

Family

ID=37553922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006114877A Active JP5196288B2 (ja) 2005-04-27 2006-04-18 発光素子の製造方法及び発光素子

Country Status (2)

Country Link
JP (1) JP5196288B2 (ja)
TW (1) TWI414076B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5075786B2 (ja) * 2008-10-06 2012-11-21 株式会社東芝 発光装置及びその製造方法
JP2010186829A (ja) 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
JP2010263050A (ja) * 2009-05-01 2010-11-18 Showa Denko Kk 発光ダイオード及びその製造方法、並びに発光ダイオードランプ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403233B1 (en) * 2000-04-13 2002-06-11 Agere Systems Guardian Corp. Article comprising creep-resistant and stress-reducing solder
JP4572597B2 (ja) * 2003-06-20 2010-11-04 日亜化学工業株式会社 窒化物半導体素子
JP4697650B2 (ja) * 2003-08-29 2011-06-08 信越半導体株式会社 発光素子
JP4814503B2 (ja) * 2004-09-14 2011-11-16 スタンレー電気株式会社 半導体素子とその製造方法、及び電子部品ユニット
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法

Also Published As

Publication number Publication date
TW200707801A (en) 2007-02-16
TWI414076B (zh) 2013-11-01
JP2006332610A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
US7041529B2 (en) Light-emitting device and method of fabricating the same
JP4050444B2 (ja) 発光素子及びその製造方法
US7642543B2 (en) Semiconductor light emitting device having metal reflective layer
EP2157623A1 (en) Semiconductor light emitting element and method for manufacturing the same
WO2006082687A1 (ja) GaN系発光ダイオードおよび発光装置
WO2004077579A1 (ja) 発光素子及び発光素子の製造方法
JP2004207508A (ja) 発光素子及びその製造方法
JP4110524B2 (ja) 発光素子及び発光素子の製造方法
JP3951300B2 (ja) 発光素子及び発光素子の製造方法
JP3997523B2 (ja) 発光素子
JP2004146539A (ja) 発光素子の製造方法及び発光素子
JP5196288B2 (ja) 発光素子の製造方法及び発光素子
JP2005197296A (ja) 発光素子及びその製造方法
JP3950801B2 (ja) 発光素子及び発光素子の製造方法
JP4062111B2 (ja) 発光素子の製造方法
JP4697650B2 (ja) 発光素子
JP2005079298A (ja) 発光素子及び発光素子の製造方法
JP4114566B2 (ja) 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法
JP2005259912A (ja) 発光素子の製造方法
JP4120796B2 (ja) 発光素子及び発光素子の製造方法
JP2005123530A (ja) 発光素子の製造方法
JP4451683B2 (ja) 半導体発光素子、その製造方法および発光ダイオード
JP2004235505A (ja) 発光素子及び半導体素子用オーミック電極構造
JP2005347714A (ja) 発光素子及びその製造方法
JP4985930B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120426

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5196288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250