WO2004075281A1 - 半導体装置、及びそれを用いた放射線検出器 - Google Patents

半導体装置、及びそれを用いた放射線検出器 Download PDF

Info

Publication number
WO2004075281A1
WO2004075281A1 PCT/JP2004/002132 JP2004002132W WO2004075281A1 WO 2004075281 A1 WO2004075281 A1 WO 2004075281A1 JP 2004002132 W JP2004002132 W JP 2004002132W WO 2004075281 A1 WO2004075281 A1 WO 2004075281A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
hole
glass
radiation
semiconductor device
Prior art date
Application number
PCT/JP2004/002132
Other languages
English (en)
French (fr)
Inventor
Katsumi Shibayama
Yutaka Kusuyama
Masahiro Hayashi
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to DE602004020452T priority Critical patent/DE602004020452D1/de
Priority to EP04714020A priority patent/EP1598862B1/en
Priority to US10/546,601 priority patent/US7545044B2/en
Publication of WO2004075281A1 publication Critical patent/WO2004075281A1/ja
Priority to IL170456A priority patent/IL170456A/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Definitions

  • the present invention relates to a semiconductor device having a wiring board provided with a conductive path for guiding an electric signal, and a radiation detector using the same.
  • a radiation detector used for a CT sensor or the like there is a detector having a configuration in which a scintillator is provided on a light incident surface of a semiconductor light detection element which is a semiconductor element.
  • a radiation detector when radiation such as an X-ray, a y-ray, or a charged particle beam to be detected enters the scintillator, scintillation light is generated by the radiation in the scintillator. Then, the semiconductor photodetector detects the scintillation light incident from the scintillator and outputs an electric signal corresponding to the intensity of the radiation.
  • a signal processing element is provided to perform signal processing on an electric signal output from the semiconductor photodetector.
  • an integrated semiconductor device is formed by connecting the semiconductor element to a wiring board provided with a conductive path.
  • a configuration in which a signal processing element is connected to a wiring board of the semiconductor device is used.
  • Such a semiconductor device using a wiring board is used for various purposes other than the radiation detector (for example, Japanese Patent Application Laid-Open No. 2555552/1990, Japanese Unexamined Patent Application Publication No. No.).
  • a semiconductor device having a configuration in which a wiring board is connected to a semiconductor element
  • a chip of the semiconductor element is mounted on the wiring board by flip-chip bonding, via a bump electrode provided on the semiconductor element.
  • the semiconductor element and the corresponding conductive path on the wiring board are electrically connected.
  • the size, height, arrangement, etc. of the bump electrodes such as the large bump electrodes being excessively crushed or the adjacent bump electrodes being in contact with each other This may cause a problem in connection between the semiconductor element and the wiring board.
  • the present invention has been made in order to solve the above problems, and a semiconductor device in which a semiconductor element and a corresponding conductive path on a wiring board are satisfactorily connected. It is an object to provide a radiation detector used.
  • a semiconductor device comprises: (1) a semiconductor element that outputs an electric signal; and (2) an electric signal between a signal input surface and a signal output surface. And a wiring board having a signal input surface to which a semiconductor element is connected. (3)
  • the wiring board includes a core glass portion and a coating glass portion provided around the core glass portion.
  • a glass substrate provided with a through-hole formed by cutting a bundle-shaped glass member formed by bundling fiber-like glass members into a desired thickness and removing a core glass portion, and a signal input provided in the through-hole.
  • the semiconductor element and the corresponding conductive member on the wiring board are electrically conductive. Bump electrodes formed one-to-one with members Characterized in that it is electrically connected via a.
  • a wiring board for connecting semiconductor elements such as a semiconductor photodetector is integrally formed from a plurality of glass fibers, and a predetermined position of the input surface from the input surface to the output surface is provided.
  • a glass substrate provided with through holes is used.
  • the semiconductor element and the conductive member, which is a conductive path on the wiring board are connected by making the bump electrodes of the semiconductor element correspond to the through holes and the conductive member one-to-one. According to such a configuration, when the semiconductor element is mounted on the wiring board, a part of the bump electrode enters into the through hole provided with the conductive member.
  • the conductive member is preferably formed on the inner wall of a through hole provided in the glass substrate.
  • the through hole in the glass substrate is formed such that the opening area on the signal input surface is larger than the opening area at a predetermined position inside the glass substrate.
  • the bump electrode can be reliably connected to the conductive member provided in the through hole.
  • the through-hole in the glass substrate has a predetermined area on the signal input surface side, and an opening area gradually decreases from the signal input surface toward the inside of the glass substrate.
  • it is formed in a tapered shape.
  • the through-hole in the glass substrate is formed in a concave shape in which a predetermined area on the signal input surface side has a predetermined opening area larger than an opening area in a range including a predetermined position inside the glass substrate. .
  • the glass substrate may be configured to have at least a first through hole having a predetermined opening area and a second through hole having an opening area different from the first through hole as the through holes. good.
  • the opening area of each through-hole can be suitably set according to the size and height of the bump electrode connected to the conductive member provided in the through-hole.
  • a configuration may be further provided that includes a signal processing unit connected to the signal output surface of the wiring board and processing an electric signal from the semiconductor element.
  • a semiconductor device having a configuration in which the electric signal output from the semiconductor element is processed by the signal processing means is obtained.
  • a radiation detector is a radiation detector configured to include the above-described semiconductor device, and (a) includes a semiconductor element and detects incident radiation.
  • a radiation detecting means for detecting and outputting an electric signal; (2) a signal processing means for processing an electric signal from the radiation detecting means; and (3) a wiring board, wherein the radiation detecting means and the signal processing means each have a signal input. And a wiring board connected to the signal output surface.
  • the radiation detection means is included in the radiation detection means as a wiring board unit for electrically connecting the radiation detection means and the signal processing means and transmitting a detection signal as an electric signal.
  • the wiring board that constitutes the above-described semiconductor device is used together with the semiconductor element. According to such a configuration, since the semiconductor element and the corresponding conductive member on the wiring board are satisfactorily connected, the detection signal is transmitted from the radiation detecting means to the signal processing means and detected by the signal processing means. A radiation detector that can reliably process signals is realized.
  • the glass substrate used for the wiring substrate is preferably formed from a predetermined glass material having a radiation shielding function. Thereby, transmission of radiation from the radiation detecting means to the signal processing means can be suppressed.
  • a glass material include a glass material containing lead.
  • the radiation detection means has a scintillator that generates scintillation light by incidence of radiation, and a semiconductor light detection element that detects scintillation light from the scintillator.
  • a configuration can be used.
  • the radiation detection means a configuration having a semiconductor detection element for detecting incident radiation may be used.
  • FIG. 1 is a side cross-sectional view showing a cross-sectional structure of a semiconductor device and a radiation detector using the semiconductor device according to an embodiment.
  • FIG. 2 is an exploded perspective view showing the configuration of the radiation detector shown in FIG.
  • FIGS. 3A and 3B are plan views showing the configurations of the (A) signal input surface and the (B) signal output surface of the wiring board.
  • FIGS. 4A and 4B are diagrams illustrating an example of a configuration of a through hole of a wiring board and a conductive member provided in the through hole.
  • FIGS. 5A and 5B are diagrams showing an example of a configuration of a through hole and a conductive member in a wiring board, and an example of connection with a bump electrode.
  • FIGS. 6A and 6B are diagrams showing another example of the configuration of the through hole and the conductive member in the wiring board, and the connection of the structure with the bump electrode.
  • FIGS. 7A and 7B are diagrams showing another example of the configuration of the through-hole and the conductive member in the wiring board, and the connection with the bump electrode.
  • 8A to 8E are diagrams illustrating an example of a method for manufacturing a wiring board.
  • FIGS. 9A and 9B are diagrams illustrating an example of a method of manufacturing a wiring board.
  • FIG. 10A and FIG. 10B are diagrams showing an example of a method for manufacturing a wiring board.
  • FIGS. 11A to 11C are diagrams illustrating an example of a method of manufacturing a wiring board.
  • FIG. 1 is a side sectional view showing a sectional structure of an embodiment of a semiconductor device and a radiation detector according to the present invention.
  • Fig. 2 shows the semiconductor device shown in Fig. 1.
  • FIG. 2 is a perspective view showing a configuration of a radiation detector in which each component is disassembled.
  • the axis along the direction in which radiation enters is the z-axis
  • two axes orthogonal to the z-axis are the X-axis
  • y axis are the X-axis
  • the negative direction of the Z axis is the conductive direction from the signal input surface to the signal output surface of the wiring board, and the arrangement direction of each component in the radiation detector.
  • the radiation detector illustrated in FIG. 1 includes a scintillator 10, a semiconductor device 5, and a signal processing unit 3. These are arranged in this order from the upstream side (upper side in the figure) to the downstream side (lower side) along a predetermined arrangement direction, as shown in FIG.
  • the configuration of the semiconductor device 5 including the photodiode array 15 and the wiring board 20 will be described.
  • the photodiode array (PD array) 15 constitutes an upstream portion of the semiconductor device 5.
  • the PD array 15 is a semiconductor photodetector array in which a plurality of photodiodes (PD), which are semiconductor elements that detect incident light and output an electric signal corresponding to the intensity, are arranged.
  • PD photodiodes
  • Figure 4 shows the formed PD array.
  • the lower surface 15b of the PD array 15 is a signal output surface for outputting a detection signal from each photodiode 16.
  • 16 bump electrodes 17, which are electrodes for detecting signal output, are provided in a 4 ⁇ 4 array so as to correspond to the photodiodes 16, respectively. I have.
  • the bump electrode for the substrate electrode (common electrode) also has the same form as the detection signal output electrode.
  • the wiring board 20 forms a downstream portion of the semiconductor device 5.
  • the wiring board 20 is provided with a conductive path for guiding an electric signal between the signal input surface 20a and the signal output surface 20b, and the PD array described above is provided on the signal input surface 20a. 1 5 is connected.
  • the core glass portion and the core glass portion PC orchid 004/002132
  • a fiber glass member (glass fiber) including a coated glass portion provided around the glass fiber is bundled into a bundle of glass members, and the bundle is formed into a desired thickness in a predetermined direction crossing the axis of the glass fiber.
  • a cut glass substrate is used.
  • a predetermined glass material having a radiation shielding function such as a lead glass material containing lead, is used as the glass material of the wiring board 20. Used.
  • FIGS. 3A and 3B are plan views each showing the configuration of the wiring board 20.
  • FIG. 3A shows the signal input surface 20a, which is the upper surface thereof, and
  • FIG. Indicates a signal output surface 20b which is a lower surface. It should be noted that only the main parts are shown in this figure, and the parts corresponding to the substrate electrodes of the PD array are not shown.
  • FIGS. 4A and 4B are diagrams showing an example of the configuration of the through hole 20c of the wiring board 20 and the conductive member 21 provided in the through hole 20c.
  • FIG. 4A is a top view
  • FIG. 4B is a top view
  • a predetermined glass fiber among a plurality of glass fibers included in the glass substrate is subjected to signal input by removing a core glass portion at the center thereof.
  • a through hole 20c from the surface 20a to the signal output surface 20b is formed.
  • a conductive member 21 that electrically conducts between the input surface 20a and the output surface 20b and functions as a conductive path is provided for each through hole 20c.
  • each through hole 20c has a circular cross-sectional shape centered on an axis perpendicular to the input surface 20a and the output surface 20b of the wiring board 20. It is formed to have.
  • the predetermined range of the through hole 20 c on the signal input surface 20 a side is a tapered tapered portion 2 O d in which the opening area gradually decreases from the input surface 20 a to the inside of the glass substrate. It has become.
  • a predetermined range on the signal output surface 20b side is a tapered portion 20e having a tapered shape in which the opening area is gradually reduced from the output surface 2Ob toward the inside.
  • a conductive member 21 electrically connecting the input surface 20a and the output surface 20b to the through hole 20c is formed on the inner wall of the through hole 20c. It is provided as a formed member. Specifically, as shown in FIGS. 4 A and FIG. 4 B, in the interior of the through-hole 2 0 c including a tapered portion 2 0 d, 2 0 e, and conductive portion 2 1 c is formed on the inner wall I have. Further, on the outer peripheral portion of the tapered portion 2 0 d on the input face 2 0 a, the input unit 2 1 a which is continuous with conducting portion 2 1 c is formed.
  • an output portion 21b continuous with the conduction portion 21c is formed on the outer peripheral portion of the tapered portion 20e.
  • the conductive part 21 c, the input part 21 a, and the output part 21 b constitute a conductive member 21 that becomes a conductive path in the wiring board 20.
  • the input portion 21a of the conductive member 21a force output surface of the PD array 15b It is provided at a position corresponding to the upper bump electrode 17.
  • the bump electrodes 17 of the PD array 15 correspond to the through-holes 20 c and the conductive members 21 of the wiring board 20 on a one-to-one basis, and the input section 21 a is formed of a bump electrode. 17 is an electrode pad to be connected.
  • the bump electrode 17 is provided inside the through hole 20c provided with the conductive member 21 with respect to the corresponding conductive member 21 on the wiring board 20. It is connected so that a part can enter.
  • the photodiode 16 that outputs a detection signal from the PD array 15 is electrically connected to the conductive member 21 that is a conductive path that transmits the detection signal from the wiring board 20 via the bump electrode 17. Connected.
  • an electrode pad 22 is formed in addition to the output portion 21 b of the conductive member 21. Have been. Ma
  • the electrode pads 22 are electrically connected to the corresponding output portions 21 b of the conductive members 21 via the wirings 23.
  • an electrode pad 24 is formed on the output surface 2 Ob. The electrode pad 24 is used for connection with a housing 40 described later.
  • a scintillator 10 is provided on the upstream side of the PD array 15 of the semiconductor device 5, and an upper surface 10a thereof serves as a radiation incident surface in the radiation detector.
  • the scintillator 10 emits scintillation light of a predetermined wavelength when radiation such as X-rays, ⁇ -rays, and charged particle beams are incident on the incident surface 10a.
  • the light emitting surface 10b, which is the lower surface of the scintillator 10 and the light incident surface 15a, which is the upper surface of the PD array 15, are optically coupled through an optical adhesive 11 that transmits scintillation light. Connected and glued.
  • the scintillator 10 and the PD array 15 constitute the radiation detecting section 1 of the present radiation detector.
  • the radiation detection unit 1 is a detection unit that detects incident radiation and outputs a detection signal as an electric signal corresponding to the intensity.
  • the wiring board 20 forms a wiring board section 2 for connecting the radiation / line detection section 1 and the signal processing section 3.
  • a signal processing unit 3 and a housing (package) 40 are provided downstream of the wiring board 20 of the semiconductor device 5.
  • the signal processing unit 3 includes a signal processing element 30 provided with a signal processing circuit for processing a detection signal from the PD array 15.
  • a bump electrode 31 is formed on the upper surface of the signal processing element 30.
  • the bump electrode 31 is provided at a position corresponding to the electrode pad 22 on the output surface 20 b of the wiring board 20.
  • the conductive member 21, which is a conductive path for transmitting the detection signal on the wiring board 20 has its output section 21 b, wiring 23, and electrode pad PC leak 004 ⁇ 132
  • bump electrodes corresponding to the signal output of the PD array are shown in the figure, the drive signal of the signal processing circuit and the output signal from the signal processing circuit are similarly transmitted via the bump electrode. connected to predetermined electrode pads on the wiring board 2 0 of the output surface 2 on 0 b, via the electrode pads 2 4 and the bump electrode 4 4 on the housing 4 0 in the wiring board 2 0 of the output surface 2 on 0 b And is electrically connected to a predetermined lead 43.
  • the housing 40 is a holding member that integrally holds the scintillator 10, the semiconductor device 5 including the PD array 15 and the wiring board 20, and the signal processing element 30. .
  • the housing 40 is provided as a concave portion on the upper surface thereof, and is provided on an outer periphery of the element accommodating portion 41 for accommodating the signal processing element 30 therein and a bump electrode 44 via the bump electrode 44. It has a scintillator 10, a semiconductor device 5, and a support portion 42 that supports the signal processing element 30, while being connected to the electrode pad 24 of the wiring board 20. Further, on the lower surface of the housing 40, a lead 43 used for input / output of an electric signal to / from the outside is provided.
  • a plurality of glass fibers are integrally formed as a wiring board 20 for connecting the PD array 15 which is a semiconductor element array.
  • a glass substrate formed with a through hole 20c at a predetermined position from which a core glass part is removed is used.
  • the wiring board 20 can be configured by a glass substrate in which the through holes 20c for providing the conductive members 21 are formed with a desired hole diameter and pitch.
  • the through holes 20c can be formed with a fine hole diameter and a fine pitch.
  • the semiconductor device is formed by associating the bump electrode 17 of the PD array 15 with the through hole 20c and the conductive member 21 formed in the through hole 20c in a one-to-one correspondence.
  • the photodiode 16 of the PD array 15 as an element is connected to the conductive member 21 which is a conductive path in the wiring board 20. Thereby, the bump electrode 17 and the conductive member 21 can be connected well.
  • the radiation detection unit 1 and the signal processing unit 3 are electrically connected to each other, and the radiation detection unit is used as a wiring board unit 2 for transmitting the detection signal.
  • a wiring board 20 constituting the semiconductor device 5 is used together with the PD array 15 included in the unit 1. According to such a configuration, the photodiode 16 of the PD array 15 and the conductive member 21 of the wiring board 20 are connected well, so that the signal from the radiation detector 1 to the signal processor 3 is A radiation detector capable of transmitting a detection signal and processing the detection signal in the signal processing unit 3 can be realized.
  • a glass substrate used for the wiring substrate 20 may be a predetermined glass having a radiation shielding function. It is preferable to use a substrate formed from a material. Thereby, transmission of radiation from the radiation detection unit 1 located on the upper surface 20a side of the wiring board 20 to the signal processing unit 3 located on the lower surface 20b side can be suppressed.
  • a glass material for example, a glass material containing lead There is a fee. When using lead glass, it is preferable to appropriately set the amount of lead contained in the glass material according to the degree of radiation shielding function required for the radiation detector.
  • a glass material having a radiation shielding function other than lead glass may be used.
  • a glass material having no radiation shielding function may be used.
  • FIG. 5A and FIG. 5B are diagrams showing a specific configuration of a through hole and a conductive member in a wiring board, and an example of a connection with a bump electrode.
  • FIG. 5A shows a connection. The state before the connection is shown, and FIG. 5B shows the state after the connection.
  • the wiring board 20 having the conductive member 21 provided in the through hole 20 c of the glass substrate formed of the glass fiber The semiconductor device 5 is constituted by using the PD array 15 having the bump electrode 17 formed so as to correspond to the hole 20 c and the conductive member 21 one-to-one.
  • the through holes 2 provided with the conductive members 21 are provided.
  • Part of the bump electrode 17 enters the inside of 0c.
  • the contact area between the bump electrode and the conductive member increases, and the photodiode 16 of the PD array 15 and the corresponding conductive member 21 on the wiring board 20 are electrically connected via the bump electrode 17. Good and physically connected.
  • the conductive member 21 in the wiring board 20 it is preferable to use a member formed on the inner wall of the through hole 20c as shown in FIGS. 4A and 4B.
  • a problem may occur in the connection between the semiconductor element and the wiring substrate due to the size, height, arrangement, and the like of the bump electrodes.
  • FIG. 5A four bump electrodes 17 provided on the output surface 15b of the PD array 15 are illustrated. Two slightly smaller bump electrodes 1 7 1, outer 2 Each of them has a bump electrode 17 2 larger than the bump electrode 17 1.
  • a part of the bump electrode 17 depends on the size and height of the bump electrode 17. Each of them enters the inside of the through hole 20c provided with the corresponding conductive member 21. This prevents the bump electrodes 17 from being excessively crushed during mounting and spreading around the corresponding electrode pads. Therefore, it is possible to satisfactorily connect the bump electrode 17 and the corresponding conductive member 21 without short-circuiting the bump electrodes.
  • the through hole 20c of the wiring board 20 generally has an opening area on the input surface 20a that is smaller than a predetermined position (for example, the opening area including the center position) inside the glass substrate. (A position within a fixed range) is preferably formed in a shape larger than the opening area.
  • a predetermined position for example, the opening area including the center position
  • FIG. 6A and FIG. 6B show through holes and conductive members in a wiring board.
  • FIG. 9 is a diagram showing a specific configuration, and another example of connection with the bump electrodes.
  • FIG. 6A shows a state before connection
  • FIG. 6B shows a state after connection.
  • a predetermined range on the input surface 20a side is set to a predetermined position (for example, a center position) inside the glass substrate.
  • the concave portion 20 f is formed in a concave shape with an opening area (inner diameter) larger than the opening area (inner diameter of the circle) in the range including.
  • the predetermined range of the input face 2 0 a side similarly to the configuration in which the tapered portion 2 0 d, a through hole 2 0 c opening at input face 2 0 a side where the bump electrodes 1 7 Ru is connected
  • the bump electrode 17 can be reliably connected to the conductive member 21.
  • the configuration of the through hole 20c provided in the wiring board 20 includes a tapered portion 20d or a concave portion 20f having a changed opening area on the input surface 20a side.
  • the opening may be formed in a cylindrical shape having a constant opening area (circular inner diameter).
  • FIGS. 7A and 7B are diagrams showing a specific configuration of a through hole and a conductive member in a wiring board, and another example of the connection with a bump electrode.
  • A shows the state before connection
  • FIG. 7B shows the state after connection.
  • bump electrodes 17 provided on the output surface 15b of the PD array 15 are illustrated.
  • the inner two are slightly smaller bump electrodes 171
  • the outer two are bump electrodes 172 larger than bump electrodes 171.
  • the inner area corresponding to the bump electrode 17 1 has an opening area of two. Slightly smaller through-hole (first through-hole) 210 1 c, two outer holes corresponding to bump electrodes 112, through-holes (second through-hole) 20 with larger opening area than through-hole 201 c 2 c.
  • the conductive material of the through-hole forms a metal with high solder wettability on the outermost surface by using a solder having high wettability with metal as a bump electrode material. Then, a particularly good effect can be obtained.
  • the conductive member 2 As described above, according to the configuration in which the through holes 201c and 202c having different opening areas from each other are provided as the through holes 20c in the wiring board 20, the conductive member 2
  • the opening area of each through hole 20c can be suitably set according to the size, height, and the like of the bump electrode 17 connected to 1. Thereby, the bump electrode 17 can be reliably connected to the corresponding conductive member 21 irrespective of the difference in size, height, and the like.
  • FIGS. 8A to 11C a glass substrate used as a wiring substrate in the semiconductor device and the radiation detector shown in FIG. 1 and a manufacturing method thereof will be described with reference to FIGS. 8A to 11C.
  • a general configuration example of a glass substrate having a through hole and a manufacturing method thereof are shown. Therefore, the glass substrate described below has a different shape and configuration from the wiring substrate used for the radiation detector shown in FIG.
  • a base material 61 including a core glass part 63 and a covering glass part 65 provided around the core glass part 63 is prepared.
  • the outer diameter of the base material 61 is, for example, about 40 to 45 mm, and the outer diameter of the core glass part 63 is, for example, about 28 to 3 lmm.
  • the core glass part 63 is made of acid-soluble glass, and the coated glass part 65 is made of lead glass, soda-lime glass, Kovar glass, Pyrex glass, or the like.
  • the base material 61 is drawn to produce a glass fiber 67 which is a fiber-like glass member.
  • the outer diameter of the glass fiber 67 is, for example, about 0.4 mm.
  • a plurality of the glass fibers 67 are bundled and aligned in a predetermined mold 69.
  • a mold 69 having a hexagonal shape as viewed from the center axis direction of the glass fiber 67 is used, and about 10,000 glass fibers 67 are stacked.
  • the glass fibers 67 are aligned so as to have a hexagonal shape when viewed from the center axis direction, as shown in FIG. 8D.
  • the glass fiber 6 7 When viewed from the center axis direction, use a mold that has a triangular or quadrangular shape,
  • the bars 67 may be aligned so as to have a triangular or quadrangular shape when viewed from the center axis direction.
  • a bundle of glass fibers 67 is drawn in an aligned state to produce a multi-fiber 71.
  • the outer diameter of the multi-fiber 71 is, for example, about 0.7 mm.
  • a plurality of the drawn multi-fibers 71 are arranged in a predetermined glass tube 73 and stored.
  • the inner diameter of the glass tube 73 is about 100 mm.
  • the multi-fibers 71 housed in the glass tube 73 are heated and fused together.
  • a glass tube 75 thinner than this glass tube is connected to one end of the glass tube 73, and the pressure inside the glass tube 73 is reduced by evacuating with a rotary pump or the like.
  • the multi-fibers 71 contact each other at atmospheric pressure without any gap and can be fused.
  • the heating temperature is, for example, about 600 degrees, and the internal pressure is about 0.5 Pa.
  • the other end of the glass tube 73 is sealed.
  • the glass tube 75 and the sealed portion are removed. Thereafter, as shown in FIG. 1OA, the outer periphery of the glass tube 73 is polished with a grindstone 79 or the like, and the bundle of glass members 77 is shaped (outer diameter).
  • An outer peripheral polishing machine can be used for setting the outer diameter of the bundle of glass members 77.
  • the bundle of glass members 77 is cut into a desired thickness.
  • the through-holes are formed on the upper surface and the wiring board 20 as shown in FIG.
  • a glass substrate having a shape centered on an axis perpendicular to the lower surface is obtained.
  • the bundled glass member 77 is cut by a slicer 81 so as to be inclined at a predetermined angle 0 with respect to an axis 1 perpendicular to the central axis. You may decline. Further, the cut surface of the glass member cut by the slicer 81 is polished. Through these steps, a plate-like glass member 83 is formed as shown in FIGS. 11A and 11B. Here, the glass member 83 in the case where the glass member 83 is cut so as to be oblique at an angle ⁇ is shown as an example.
  • the core glass portion 63 is removed (core-removed) from the plate-like glass member 83.
  • HN 0 3 or HC 1 to remove the core glass portions 6 3 by etching.
  • a plurality of through holes 84 penetrating the plate-shaped glass member 83 in the thickness direction are formed, and a glass substrate having the through holes is formed.
  • the semiconductor device 5 shown in FIG. 1 and the wiring board 20 in the radiation detector using the same include, for example, a through-hole in a glass substrate obtained by the above-described manufacturing method.
  • a member formed with a conductive member serving as a conductive path can be used. That is, in the glass substrate having such a configuration, the shape of the substrate and the number and arrangement of the through holes are set in accordance with the configuration of the radiation detector. Then, a conductive member serving as a conductive path is formed in a through hole provided in the glass substrate, and an electric wiring pattern including necessary electrodes and wirings is formed on each surface of the conductive member.
  • a wiring board having the configuration shown in FIGS. 3A and 3B is obtained.
  • a glass member is formed by cutting a bundle-shaped glass member in which a plurality of glass fibers are bundled, and a predetermined core glass portion is removed to form a winning hole.
  • a provided glass substrate is prepared.
  • a conductive member serving as a conductive path is formed in the winning hole, and further, an electric wiring pattern having necessary electrodes and wirings is formed on both surfaces serving as an input surface and an output surface, and is used for the semiconductor device 5.
  • Be The wiring substrate 20 is manufactured.
  • the conductive part 21c, the input part 21a, and the output part 21 are provided with respect to the through-hole 20c provided in the glass substrate.
  • the conductive member 21 made of b is formed. Further, the electrode pads 22 and 24 and the wiring 23 are formed on the output surface 20 b to form the wiring board 20.
  • Examples of the above-described conductive member and electric wiring pattern formed on the glass substrate include titanium nitride (T i N), nickel (N i), aluminum (A 1), chromium (Cr), and copper ( It can be formed by a conductive metal layer made of Cu), silver (Ag), gold (Au), or an alloy thereof.
  • a metal layer may be a single metal layer, or may be a composite film or a laminated film.
  • a metal film can be formed by a method such as evaporation, CVD, plating, or sputtering, and desired patterning can be performed on a glass substrate by a photolithography-etching process. .
  • a mask having a desired pattern is provided on a glass substrate, and then a metal layer is formed by the above-described method and the mask is removed. If necessary, a further bump electrode may be formed on the wiring board 20.
  • the IC chip of the signal processing element 30 on which the bump electrode 31 is formed is aligned with the electrode pad 22 provided on the output surface 20b of the wiring board 20. And connect them physically and electrically. Further, the PD array 15 on which the bump electrodes 17 are formed is aligned with respect to the input portion 21 a of the conductive member 21 provided on the input surface 20 a of the wiring board 20 and functioning as an electrode pad, Connect them physically and electrically.
  • Examples of the bump material for forming the bump electrodes 31, 17 include nickel (Ni), copper (Cu), silver (Ag), gold (Au), solder, a resin containing a conductive filler, or a resin containing them. Or a layered structure.
  • An under bump metal (U) is placed between the bump electrode and the electrode pad below it.
  • BM may be interposed.
  • the housing 40 on which the bump electrodes 44 are formed is aligned with the electrode pads 24 provided on the output surface 20b of the wiring board 20. Physically and electrically. As described above, signals can be input / output to / from an external circuit via the leads 43 provided on the housing 40. Further, by mounting the scintillator 10 via the optical adhesive 11 on the light incident surface 15a of the PD array 15, the radiation detector shown in FIG. 1 is obtained.
  • the photodiode formed on the light incident surface (front surface) 15a has a photodiode.
  • a back-illuminated type in which a photo diode is formed on the signal output surface (rear surface) 15b may be used. Further, the number, arrangement, and the like of the photodiodes serving as the light detection elements may be appropriately set.
  • the configuration for outputting the detection signal from the photodiode from the output surface 15b may be, for example, formed on the output surface 15b according to the specific configuration of the PD array.
  • a configuration using a wiring pattern or a configuration using a penetrating electrode formed in the PD array 15 can be used.
  • the radiation detection unit 1 has a configuration in which a scintillator 10 that generates scintillation light upon incidence of radiation, and a scintillation from the scintillator 10
  • a configuration including a PD array 15 provided with a photodiode 16 which is a semiconductor light detection element for detecting light is used.
  • Such a configuration is an indirect detection type in which incident X-rays and other radiation are converted into light of a predetermined wavelength (for example, visible light) by a scintillator 10 and then detected by a semiconductor photodetector such as an Si-PD array. It is a structure of.
  • This Configuration described is a configuration of a direct detection type for detecting in the semiconductor detection device comprising a radiation such incident X-rays and the like C d T e and C d Z n T e.
  • Si can also be realized by making the thickness sufficiently large so as to be completely depleted, or by adopting a structure that allows incidence from the back surface.
  • the semiconductor device is constituted by the semiconductor detection element array and the wiring board.
  • the semiconductor device having the above configuration including the semiconductor element and the wiring board is applicable to various devices other than the radiation detector.
  • the semiconductor element an element other than the semiconductor light detection element and the semiconductor detection element may be used.
  • a signal processing element is connected to the signal output surface of the wiring board to process the semiconductor element and an electric signal from the semiconductor element.
  • the semiconductor device may be one in which the signal processing element to be integrated is integrated via a wiring board.
  • connection between the wiring board 20 and the signal processing element 30 and the like as in the above-described embodiment, it is possible to use a direct bonding method by electrical connection via bump electrodes. preferable. By using such a metal bump electrode as an electrical connection means, each part can be suitably electrically connected.
  • the signal processing element 30 is provided on the output surface 2 O b of the wiring board 20 separately from the output section 21 b of the conductive member 21. Electrode pads 22 for connection are provided. This electrode pad may be configured such that the output portion 21b of the conductive member 21 is used as it is as an electrode pad.
  • ACF anisotropic conductive film
  • ACP conductive paste
  • NCP non-conductive paste
  • the semiconductor device according to the present invention and the radiation detector using the same provide a semiconductor device in which a semiconductor element and a corresponding conductive path on a wiring board are satisfactorily connected. It can be used as an apparatus and a radiation detector using the same. That is, a glass substrate integrally formed from a plurality of glass fibers and having a through hole from an input surface to an output surface at a predetermined position is used as a wiring substrate for connecting a semiconductor element. According to the configuration in which the bump electrodes of the semiconductor element correspond one-to-one with the conductive member and the semiconductor element is connected to the conductive member that is a conductive path on the wiring board, the semiconductor element is mounted on the wiring board. At this time, part of the bump electrode enters the inside of the through hole provided with the conductive member. As a result, a semiconductor device is realized in which the semiconductor element and the corresponding conductive path on the wiring board are satisfactorily connected via the bump electrodes.
  • the semiconductor element and the corresponding conductive member on the wiring board are satisfactorily connected to each other. This realizes a radiation detector capable of reliably transmitting a detection signal from the signal processing means to the signal processing means and processing the detection signal in the signal processing means.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Wire Bonding (AREA)

Abstract

　複数本のガラスファイバを一体に束ねて形成され、貫通孔２０ｃが設けられたガラス基板、及び貫通孔２０ｃに設けられた導電性部材２１からなる配線基板２０を用いる。この配線基板２０の入力面２０ａ上に形成された導電性部材２１の入力部２１ａに対し、ＰＤアレイ１５の出力面１５ｂ上に導電性部材２１に対して１対１に対応して設けられたバンプ電極１７を接続して、半導体装置５とする。そして、ＰＤアレイ１５の光入射面１５ａに光学接着剤１１を介してシンチレータ１０を接続し、配線基板２０の出力面２０ｂにバンプ電極３１を介して信号処理素子３０を接続して、放射線検出器を構成する。これにより、半導体素子と配線基板での対応する導電路とが好適に接続される半導体装置、及びそれを用いた放射線検出器が得られる。

Description

明細書
半導体装置、 及びそれを用いた放射線検出器
技術分野
【0 0 0 1】 本発明は、 電気信号を導く導電路が設けられた配線基板を有する 半導体装置、 及ぴそれを用いた放射線検出器に関するものである。
背景技術
【0 0 0 2】 C T用センサなどに用いられる放射線検出器として、 半導体素子 である半導体光検出素子に対して、 その光入射面上にシンチレータを設置した構 成の検出器がある。 このような放射線検出器において、 検出対象となる X線、 y 線、 荷電粒子線などの放射線がシンチレータに入射すると、 シンチレータ内で放 射線によってシンチレーシヨン光が発生する。 そして、 半導体光検出素子は、 シ ンチレータから入射したシンチレーシヨン光を検出して、 放射線の強度に対応す る電気信号を出力する。
【0 0 0 3】 また、 半導体光検出素子から出力される電気信号に対して、 その 信号処理を行うため、 信号処理素子が設けられる。 このとき、 半導体素子と信号 処理素子とを電気的に接続して電気信号を伝達する構成の 1つとして、 導電路が 設けられた配線基板に半導体素子を接続して一体の半導体装置を構成し、 この半 導体装置の配線基板に信号処理素子を接続する構成が用いられている。 配線基板 を用いたこのような半導体装置は、 放射線検出器以外にも様々な用途に用いられ る (例えば、 特許第 2 5 5 5 7 2 0号公報、 特開平 3— 2 0 3 3 4 1号公報参照 )。
発明の開示
【0 0 0 4】 半導体素子に対して配線基板を接続する構成の半導体装置では、 半導体素子のチップをフリップチップボンディングによって配線基板上に実装す る際、 半導体素子に設けられたバンプ電極を介して、 半導体素子と配線基板での 対応する導電路とが電気的に接続される。 【0 0 0 5】 このような構成においては、 半導体素子と配線基板とを物理的、 電気的に安定に接続することが重要である。 し力 しながら、 上記のようにバンプ 電極を用いた接続構成では、 大きいバンプ電極が過度につぶれ、 あるいは、 隣接 するバンプ電極同士が接触してしまうなど、 バンプ電極の大きさや高さ、 配置等 により半導体素子と配線基板との接続に問題が生じる場合がある。
【0 0 0 6】 本発明は、 以上の問題点を解決するためになされたものであり、 半導体素子と配線基板での対応する導電路とが良好に接続される半導体装置、 及 びそれを用いた放射線検出器を提供することを目的とする。
【0 0 0 7】 このような目的を達成するために、 本発明による半導体装置は、 ( 1 )電気信号を出力する半導体素子と、 （2 )信号入力面及び信号出力面の間で 電気信号を導く導電路が設けられ、 信号入力面に半導体素子が接続された配線基 板とを備え、 （3 )配線基板は、 コアガラス部及びコアガラス部の周囲に設けられ た被覆ガラス部を含むファイバ状のガラス部材を束ねて形成された束状のガラス 部材を所望の厚さに切断するとともに、 コアガラス部を除去した貫通孔が設けら れたガラス基板と、 貫通孔に設けられ信号入力面及び信号出力面の間を電気的に 導通して導電路として機能する導電性部材とを有して構成され、 （4 )半導体素子 、 及び配線基板での対応する導電性部材は、 導電性部材と 1対 1に対応して形成 されたバンプ電極を介して電気的に接続されていることを特徴とする。
【0 0 0 8】 上記した半導体装置においては、 半導体光検出素子などの半導体 素子を接続する配線基板として、 複数本のガラスファイバから一体に形成され、 その所定位置に入力面から出力面への貫通孔が設けられたガラス基板を用いてい る。 そして、 貫通孔及び導電性部材に対して半導体素子のバンプ電極を 1対 1対 応させて、 半導体素子と配線基板での導電路である導電性部材とを接続している 【0 0 0 9】 このような構成によれば、 半導体素子を配線基板上に実装する際 に、 導電性部材が設けられた貫通孔の内部にバンプ電極の一部が入り込む。 これ により、 半導体素子と配線基板での対応する導電路とがバンプ電極を介して良好 に接続される半導体装置が実現される。 ここで、 配線基板における導電路の構成 については、 導電性部材は、 ガラス基板に設けられた貫通孔の内壁に形成されて いることが好ましい。
【0 0 1 0】 また、 ガラス基板での貫通孔は、 信号入力面における開口面積が 、 ガラス基板の内部の所定位置における開口面積よりも大きいように形成されて いることが好ましい。 このような構成では、 バンプ電極が接続される側で貫通孔 の開口面積が大きくなるので、 貫通孔に設けられた導電性部材に対してバンプ電 極を確実に接続することができる。
【0 0 1 1】 貫通孔の具体的な構成としては、 ガラス基板での貫通孔は、 信号 入力面側の所定範囲が、 信号入力面からガラス基板の内部に向かって開口面積が 順次小さくなるテーパ形状に形成されていることが好ましい。 あるいは、 ガラス 基板での貫通孔は、 信号入力面側の所定範囲が、 ガラス基板の内部の所定位置を 含む範囲における開口面積よりも大きい所定の開口面積で凹形状に形成されてい ることが好ましい。
【0 0 1 2】 また、 ガラス基板は、 貫通孔として、 所定の開口面積の第 1貫通 孔と、 第 1貫通孔とは異なる開口面積の第 2貫通孔とを少なくとも有する構成と しても良い。 このような構成では、 貫通孔に設けられた導電性部材に対して接続 されるバンプ電極の大きさや高さ等に応じて、 それぞれの貫通孔での開口面積を 好適に設定することができる。
【0 0 1 3】 また、 配線基板の信号出力面に接続され、 半導体素子からの電気 信号を処理する信号処理手段をさらに備える構成としても良い。 これにより、 半 導体素子から出力された電気信号が信号処理手段で処理される構成の半導体装置 が得られる。
【0 0 1 4】 また、 本発明による放射線検出器は、 上記した半導体装置を含ん で構成された放射線検出器であって、 （a )半導体素子を含み、入射した放射線を 検出して電気信号を出力する放射線検出手段と、 （ 2 )放射線検出手段からの電気 信号を処理する信号処理手段と、 （3 )配線基板を含み、放射線検出手段及び信号 処理手段がそれぞれ信号入力面及び信号出力面に接続された配線基板部とを備え ることを特徴とする。
【0 0 1 5】 上記した放射線検出器においては、 放射線検出手段と信号処理手 段とを電気的に接続して電気信号である検出信号を伝達する配線基板部として、 放射線検出手段に含まれる半導体素子とともに上記の半導体装置を構成する配線 基板を用いている。 このような構成によれば、 半導体素子と配線基板での対応す る導電性部材とが良好に接続されるので、 放射線検出手段から信号処理手段への 検出信号の伝達、 及び信号処理手段における検出信号の処理を確実に行うことが 可能な放射線検出器が実現される。
【0 0 1 6】 このように、 上記の半導体装置を放射線検出器に適用する場合、 配線基板に用いられるガラス基板は、 放射線遮蔽機能を有する所定のガラス材料 から形成されていることが好ましい。 これにより、 放射線検出手段から信号処理 手段への放射線の透過を抑制することができる。 このようなガラス材料としては 、 例えば、 鉛を含有するガラス材料がある。
【0 0 1 7】 また、 放射線検出手段の構成については、 放射線検出手段は、 放 射線の入射によりシンチレーシヨン光を発生するシンチレータと、 シンチレータ からのシンチレーション光を検出する半導体光検出素子とを有する構成を用いる ことができる。 あるいは、 放射線検出手段としては、 入射した放射線を検出する 半導体検出素子を有する構成を用いても良い。
図面の簡単な説明
【0 0 1 8】 図 1は、 半導体装置、 及びそれを用いた放射線検出器の一実施形 態の断面構造を示す側面断面図である。
【0 0 1 9】 図 2は、 図 1に示した放射線検出器の構成を分解して示す斜視図 である。 【0 0 2 0】 図 3 A、 図 3 Bは、 配線基板の （A) 信号入力面、 及び （B ) 信 号出力面の構成を示す平面図である。
【0 0 2 1】 図 4 A、 図 4 Bは、 配線基板の貫通孔、 及び貫通孔に設けられる 導電性部材の構成の一例を示す図である。
【0 0 2 2】 図 5 A、 図 5 Bは、 配線基板での貫通孔及び導電性部材の構成、 及びそのバンプ電極との接続の一例について示す図である。
【0 0 2 3】 図 6 A、 図 6 Bは、 配線基板での貫通孔及ぴ導電性部材の構成、 及びそのバンプ電極との接続の他の例について示す図である。
【0 0 2 4】 図 7 A、 図 7 Bは、 配線基板での貫通孔及び導電性部材の構成、 及ぴそのバンプ電極との接続の他の例について示す図である。
【0 0 2 5】 図 8 A〜図 8 Eは、 配線基板の製造方法の一例を示す図である。
【0 0 2 6】 図 9 A、 図 9 Bは、 配線基板の製造方法の一例を示す図である。
【0 0 2 7】 図 1 0 A、 図 1 0 Bは、 配線基板の製造方法の一例を示す図であ る。
【0 0 2 8】 図 1 1 A〜図 1 1 Cは、 配線基板の製造方法の一例を示す図であ る。
発明を実施するための最良の形態
【0 0 2 9】 以下、 図面とともに本発明による半導体装置、 及ぴそれを用いた 放射線検出器の好適な実施形態について詳細に説明する。 なお、 図面の説明にお いては同一要素には同一符号を付し、 重複する説明を省略する。 また、 図面の寸 法比率は、 説明のものと必ずしも一致していない。
【0 0 3 0】 図 1は、 本発明による半導体装置、 及び放射線検出器の一実施形 態の断面構造を示す側面断面図である。 また、 図 2は、 図 1に示した半導体装置
、 及び放射線検出器の構成を、 各構成要素を分解して示す斜視図である。 なお、 以下の各図においては、 説明の便宜のため、 図 1及び図 2に示すように、 放射線 が入射する方向に沿った軸を z軸、 この z軸に直交する 2軸を X軸、 y軸とする 。 ここでは、 Z軸の負の方向が、 配線基板における信号入力面から信号出力面へ と向かう導電方向、 及び放射線検出器における各構成要素の配列方向となってい る。
【0 0 3 1】 図 1に示した放射線検出器は、 シンチレータ 1 0と、 半導体装置 5と、 信号処理部 3とを備えている。 これらは、 図 2に示すように、 所定の配列 方向に沿って上流側 （図中の上側） から下流側 （下側） へとこの順で配置されて いる。
【0 0 3 2】 まず、 フォトダイオードアレイ 1 5及び配線基板 2 0からなる半 導体装置 5の構成について説明する。
【0 0 3 3】 フォトダイォードアレイ ( P Dアレイ） 1 5は、 半導体装置 5の 上流側部分を構成している。 この P Dアレイ 1 5は、 入射した光を検出し、 その 強度に対応する電気信号を出力する半導体素子であるフォトダイオード （P D ) が複数個配列された半導体光検出素子アレイである。
【0 0 3 4】 図 2においては、 P Dアレイ 1 5の構成例として、 x軸及び y軸 を配列軸として 4 X 4 = 1 6個のフォトダイオード 1 6が 2次元に配列されるよ うに形成された P Dアレイを示している。 また、 P Dアレイ 1 5の下面 1 5 bは 、 各フォトダイオード 1 6からの検出信号を出力するための信号出力面となって いる。 この信号出力面 1 5 bには、 検出信号出力用の電極である 1 6個のバンプ 電極 1 7が、 それぞれフォトダイオード 1 6に対応するように 4 X 4に酉 S列され て設けられている。 なお、 図示していないが、 基板電極 （共通電極） 用のバンプ 電極も、 検出信号出力用の電極と同様の形態を取っている。
【0 0 3 5】 配線基板 2 0は、 半導体装置 5の下流側部分を構成している。 こ の配線基板 2 0には、 信号入力面 2 0 aと信号出力面 2 0 bとの間で電気信号を 導く導電路が設けられており、 その信号入力面 2 0 aに上記した P Dアレイ 1 5 が接続されている。
【0 0 3 6】 具体的には、 配線基板 2 0では、 コアガラス部と、 コアガラス部 PC蘭 004/002132
の周囲に設けられた被覆ガラス部とを含むフアイバ状のガラス部材 （ガラスファ ィパ） を束ねて束状のガラス部材とし、 それをガラスファイバの軸と交差する所 定方向で所望の厚さに切断したガラス基板が用いられている。 本実施形態におい ては、 半導体装置 5を放射線検出器に適用しているため、 配線基板 2 0のガラス 材料として、 鉛を含有する鉛ガラス材料などの放射線遮蔽機能を有する所定のガ ラス材料が用いられている。
【0 0 3 7】 図 3 A及び図 3 Bは、 それぞれ配線基板 2 0の構成を示す平面図 であり、 図 3 Aはその上面である信号入力面 2 0 aを、 また、 図 3 Bは下面であ る信号出力面 2 0 bをそれぞれ示している。 なお、 この図には主要部分のみを示 しており、 P Dアレイの基板電極に対応した部分などは図示を省略している。
【0 0 3 8】 図 4 A及び図 4 Bは、 配線基板 2 0の貫通孔 2 0 c、 及び貫通孔 2 0 cに設けられる導電性部材 2 1の構成の一例を示す図であり、 図 4 Aは上面 図、 図 4 Bは I一 I矢印断面図を示している。
【0 0 3 9】 配線基板 2 0を構成するガラス基板では、 ガラス基板に含まれて いる複数のガラスファイバのうち所定のガラスファイバについて、 その中心にあ るコアガラス部が除去されて信号入力面 2 0 aから信号出力面 2 0 bへの貫通孔 2 0 cが形成されている。 また、 それぞれの貫通孔 2 0 cに対して、 入力面 2 0 aと出力面 2 0 bとの間を電気的に導通して、 導電路として機能する導電性部材 2 1が設けられている。 本実施形態においては P Dアレイ 1 5の構成に対応して 、 4 X 4 = 1 6個の貫通孔 2 0 c及び導電性部材 2 1が設けられている。 これら の貫通孔 2 0 c及び導電性部材 2 1は、 P Dアレイ 1 5におけるバンプ電極 1 7 と同一のピツチで形成されている。
【0 0 4 0】 配線基板 2 0には、 複数個 （例えば 4 X 4 = 1 6個） の貫通孔 2 0 cが 2次元に配列されて形成されている。 それぞれの貫通孔 2 0 cは、 図 4 B に示すように、 配線基板 2 0の入力面 2 0 a及び出力面 2 0 bに対して垂直な軸 を中心軸として、 円形状の断面形状を有して形成されている。 また、 本実施形態 においては、 貫通孔 2 0 cの信号入力面 2 0 a側の所定範囲が、 入力面 2 0 a力 らガラス基板の内部に向かって開口面積が順次小さくなるテーパ形状のテ パ部 2 O dとなっている。 また、 信号出力面 2 0 b側の所定範囲が、 出力面 2 O bか ら内部に向かって開口面積が順次小さくなるテーパ形状のテーパ部 2 0 eとなつ ている。
【0 0 4 1】 この貫通孔 2 0 cに対し、 入力面 2 0 aと出力面 2 0 bとの間を 電気的に導通する導電性部材 2 1は、 貫通孔 2 0 cの内壁に形成された部材とし て設けられている。 具体的には、 図 4 A及び図4 Bに示すように、 テーパ部 2 0 d、 2 0 eを含む貫通孔 2 0 cの内部には、 その内壁に導通部 2 1 cが形成され ている。 また、 入力面 2 0 a上でテーパ部 2 0 dの外周部には、 導通部2 1 cと 連続する入力部 2 1 aが形成されている。 また、 出力面 2 0 b上でテーパ部 2 0 eの外周部には、 導通部 2 1 cと連続する出力部 2 1 bが形成されている。 これ らの導通部 2 1 c、 入力部 2 1 a、 及び出力部 2 1 bにより、 配線基板 2 0での 導電路となる導電性部材 2 1が構成される。
【0 0 4 2】 配線基板 2 0の入力面 2 0 a上には、 図 3 Aに示すように、 導電 性部材 2 1の入力部 2 1 a力 P Dアレイ 1 5の出力面 1 5 b上のバンプ電極 1 7に対応する位置に設けられている。 ここで、 P Dアレイ 1 5のバンプ電極 1 7 と、 配線基板 2 0の貫通孔 2 0 c及び導電性部材 2 1とは 1対 1に対応しており 、 入力部 2 1 aは、 バンプ電極 1 7が接続される電極パッドとなっている。 【0 0 4 3】 バンプ電極 1 7は、 配線基板 2 0での対応する導電性部材 2 1に 対し、 導電性部材 2 1が設けられた貫通孔 2 0 cの内部にバンプ電極 1 7の一部 が入り込むように接続される。 これにより、 P Dアレイ 1 5での検出信号を出力 するフォトダイオード 1 6は、 バンプ電極 1 7を介して、 配線基板 2 0での検出 信号を伝達する導電路である導電性部材 2 1に電気的に接続される。
【0 0 4 4】 また、 配線基板 2 0の出力面 2 0 b上には、 図 3 Bに示すように 、 導電性部材 2 1の出力部 2 1 bに加えて電極パッド 2 2が形成されている。 ま た、 電極パッド 2 2は、 配線 2 3を介して対応する導電性部材 2 1の出力部 2 1 bと電気的に接続されている。 また、 出力面 2 O b上には、 電極パッド 2 4が形 成されている。 この電極パッド 2 4は、 後述するハウジング 4 0との接続に用い られるものである。
【0 0 4 5】 次に、 上述した半導体装置 5を含む放射線検出器の構成について 説明する。
【0 0 4 6】 半導体装置 5の P Dアレイ 1 5の上流側には、 シンチレータ 1 0 が設置されており、 その上面 1 0 aが放射線検出器における放射線入射面となつ ている。 シンチレータ 1 0は、 入射面 1 0 a力、ら X線、 γ線、 荷電粒子線などの 放射線が入射することにより、 所定波長のシンチレーシヨン光を発生する。 また 、 シンチレータ 1 0の下面である光出射面 1 0 bと、 P Dアレイ 1 5の上面であ る光入射面 1 5 aとは、 シンチレーシヨン光を透過させる光学接着剤 1 1を介し て光学的に接続、 接着されている。
【0 0 4 7】 ここで、 シンチレータ 1 0及び P Dアレイ 1 5により、 本放射線 検出器における放射線検出部 1が構成されている。 この放射線検出部 1は、 入射 した放射線を検出し、 その強度に対応する電気信号として検出信号を出力する検 出手段である。 また、 配線基板 2 0により、 放射,線検出部 1と信号処理部 3とを 接続する配線基板部 2が構成されている。
【0 0 4 8】 半導体装置 5の配線基板 2 0の下流側には、 信号処理部 3と、 ハ ウジング （パッケージ） 4 0とが設置されている。 本実施形態においては、 信号 処理部 3は、 P Dアレイ 1 5からの検出信号を処理するための信号処理回路が設 けられた信号処理素子 3 0からなる。
【0 0 4 9】 信号処理素子 3 0の上面上には、 バンプ電極 3 1が形成されてい る。 このバンプ電極 3 1は、 配線基板 2 0の出力面 2 0 b上の電極パッド 2 2に 対応する位置に設けられている。 これにより、 配線基板 2 0での検出信号を伝達 する導電路である導電性部材 2 1は、 その出力部 2 1 b、 配線 2 3、 電極パッド PC漏 004舰 132
2 2、 及びバンプ電極 3 1を介して、 信号処理素子 3 0に設けられた信号処理回 路に電気的に接続されている。
【0 0 5 0】 なお、 図では P Dアレイの信号出力に対応したバンプ電極のみ示 しているが、 信号処理回路の駆動信号や信号処理回路からの出力信号も同様にバ ンプ電極を介して配線基板 2 0の出力面 2 0 b上にある所定の電極パッドに接続 し、 配線基板 2 0の出力面 2 0 b上にある電極パッド 2 4とハウジング 4 0上の バンプ電極 4 4を介して所定のリード 4 3と電気的に接続される。
【0 0 5 1】 また、 ハウジング 4 0は、 シンチレータ 1 0と、 P Dアレイ 1 5 及び配線基板 2 0からなる半導体装置 5と、 信号処理素子 3 0とを一体に保持す る保持部材である。 このハウジング 4 0は、 その上面上に凹部として設けられ、 信号処理素子 3 0を内部に収容する素子収容部 4 1と、 素子収容部 4 1の外周に 設けられ、 バンプ電極 4 4を介して配線基板 2 0の電極パッド 2 4に接続される とともに、 シンチレータ 1 0、 半導体装置 5、 及び信号処理素子 3 0を支持する 支持部 4 2とを有する。 また、 ハウジング 4 0の下面には、 電気信号の外部への 入出力に用いられるリード 4 3が設けられている。
【0 0 5 2】 以上の構成において、 放射線検出部 1のシンチレータ 1 0に X線 などの放射線が入射すると、 シンチレータ 1 0内で放射線によってシンチレーシ ョン光が発生し、 光学接着剤 1 1を介して半導体素子である P Dアレイ 1 5のフ オトダイオード 1 6へと入射する。 フォトダイオード 1 6は、 このシンチレーシ ヨン光を検出して、 放射線の強度に対応した電気信号を出力する。
【0 0 5 3】 P Dアレイ 1 5の各フォトダイオード 1 6から出力された電気信 号は、 対応するバンプ電極 1 7、 配線基板 2 0の導電性部材 2 1、 及びバンプ電 極 3 1を順次に介して、 信号処理素子 3 0へと入力される。 そして、 信号処理素 子 3 0の信号処理回路において、 信号処理が行われる。
【0 0 5 4】 本実施形態による半導体装置、 及び放射線検出器の効果について 説明する。 2004/002132
【0 0 5 5】 図 1〜図 4 A、 図 4 Bに示した半導体装置 5においては、 半導体 素子アレイである P Dアレイ 1 5を接続する配線基板 2 0として、 複数本のガラ スファイバから一体に形成されるとともに、 その所定位置にコアガラス部を除去 した貫通孔 2 0 cが設けられたガラス基板を用いている。 これにより、 導電性部 材 2 1を設けるための貫通孔 2 0 cが所望の孔径及びピッチで形成されたガラス 基板によって配線基板 2 0を構成することができる。 例えば、 このような構成の ガラス基板では、 貫通孔 2 0 cを微細な孔径及びピッチで形成することができる 。 また、 配線基板 2 0の大面積化、 薄型化を容易に行うことができる。
【0 0 5 6】 また、 貫通孔 2 0 c、 及び貫通孔 2 0 cに形成された導電性部材 2 1に対して P Dアレイ 1 5のバンプ電極 1 7を 1対 1対応させて、 半導体素子 である P Dアレイ 1 5のフォトダイォード 1 6と、 配線基板 2 0での導電路であ る導電性部材 2 1とを接続している。 これにより、 バンプ電極 1 7と導電性部材 2 1とを良好に接続することができる。
【0 0 5 7】 また、 半導体装置 5を適用した放射線検出器においては、 放射線 検出部 1と信号処理部 3とを電気的に接続して検出信号を伝達する配線基板部 2 として、 放射線検出部 1に含まれる P Dアレイ 1 5とともに半導体装置 5を構成 する配線基板 2 0を用いている。 このような構成によれば、 P Dアレイ 1 5のフ ォトダイオード 1 6と、 配線基板 2 0での導電性部材 2 1とが良好に接続される ので、 放射線検出部 1から信号処理部 3への検出信号の伝達、 及び信号処理部 3 における検出信号の処理を碓実に行うことが可能な放射線検出器が実現される。 【0 0 5 8】 このように、 半導体素子及び配線基板からなる半導体装置を放射 線検出器に適用する場合、 配線基板 2 0に用いられるガラス基板としては、 放射 線遮蔽機能を有する所定のガラス材料から形成された基板を用いることが好まし い。 これにより、 配線基板 2 0の上面 2 0 a側に位置する放射線検出部 1から下 面 2 0 b側に位置する信号処理部 3への放射線の透過を抑制することができる。 【0 0 5 9】 このようなガラス材料としては、 例えば、 鉛を含有するガラス材 料がある。 鉛ガラスを用いる場合、 ガラス材料に含有させる鉛の量については、 その放射線検出器において要求される放射線遮蔽機能の程度等に応じて適宜設定 することが好ましい。 また、 鉛ガラス以外で放射線遮蔽機能を有するガラス材料 を用いても良い。 あるいは、 放射線の遮蔽が不要な場合や、 放射線検出器以外の 装置に上記した半導体装置を適用する場合などには、 放射線遮蔽機能を有してい ないガラス材料を用いても良い。
【0 0 6 0】 図 5 A及び図 5 Bは、 配線基板における貫通孔及び導電性部材の 具体的な構成、 及びそのバンプ電極との接続の一例について示す図であり、 図 5 Aは接続前の状態を示し、 図 5 Bは接続後の状態を示している。
【0 0 6 1】 本構成例では、 図 1に関して上述したように、 ガラスファイバか ら形成されたガラス基板の貫通孔 2 0 cに導電性部材 2 1を設けた配線基板 2 0 と、 貫通孔 2 0 c及び導電性部材 2 1に 1対 1に対応するように形成されたバン プ電極 1 7を有する P Dアレイ 1 5とを用いて半導体装置 5を構成している。 【0 0 6 2】 このような構成によれば、 図 5 Bに示すように、 P Dアレイ 1 5 を配線基板 2 0上に実装する際に、 導電性部材 2 1が設けられた貫通孔 2 0 cの 内部にバンプ電極 1 7の一部が入り込む。 これによりバンプ電極と導電性部材と の接触面積が増大し、 P Dアレイ 1 5のフォ トダイォード 1 6と、 配線基板 2 0 での対応する導電性部材 2 1とがバンプ電極 1 7を介して電気的にかつ物理的に 良好に接続される。 配線基板 2 0での導電性部材 2 1としては、 図 4 A及び図 4 Bに示したように、 貫通孔 2 0 cの内壁に形成された部材を用いることが好まし い。
【0 0 6 3】 ここで、 バンプ電極を用いて半導体素子と配線基板とを接続する 構成では、 バンプ電極の大きさや高さ、 配置等により半導体素子と配線基板との 接続に問題が生じる場合がある。 例えば、 図 5 Aに示した例では、 P Dアレイ 1 5の出力面 1 5 bに設けられた 4個のバンプ電極 1 7を図示しているが、 これら のバンプ電極 1 7のうち、 内側の 2個はやや小さいバンプ電極 1 7 1、 外側の 2 個はバンプ電極 1 7 1よりも大きいバンプ電極 1 7 2となっている。
【0 0 6 4】 このような構成では、 配線基板 2 0上に P Dアレイ 1 5を実装し たときに、 P Dアレイ 1 5と配線基板 2 0との隙間が不均一となり、 あるいは、 大きいバンプ電極が過度につぶれてしまうなどの問題が生じる。 また、 バンプ電 極のピッチが狭い場合には、 実装時に隣接するバンプ電極同士が接触してショー トしてしまうなどの問題がある。
【0 0 6 5】 これに対して、 上記構成の配線基板 2 0では、 図 5 Bに示すよう に、 バンプ電極 1 7の大きさや高さ等に応じて、 バンプ電極 1 7の一部がそれぞ れ対応する導電性部材 2 1が設けられた貫通孔 2 0 cの内部に入り込む。 これに より、 実装時にバンプ電極 1 7が過度につぶれて、 対応する電極パッドの周囲に 広がること等が防止される。 したがって、 バンプ電極同士がショートすることな く、 バンプ電極 1 7と対応する導電性部材 2 1とを良好に接続することが可能と なる。
【0 0 6 6】 また、 図 1、 及び図 5 A、 図 5 Bに示した構成においては、 配線 基板 2 0に設けられた貫通孔 2 0 cのうち、 入力面 2 0 a側の所定範囲をテーパ 部 2 0 dとしている。 このような構成では、 バンプ電極 1 7が接続される入力面 2 0 a側で貫通孔 2 0 cの開口面積 （円形状の内径） が大きくなるので、 導電性 部材 2 1へのバンプ電極 1 7の接続がテーパ部 2 0 dによってガイドされ、 貫通 孔 2 0 cに対してバンプ電極 1 7が入り込みやすくなる。 これにより、 導電性部 材 2 1に対してバンプ電極 1 7を確実に接続することができる。
【0 0 6 7】 このような配線基板 2 0の貫通孔 2 0 cは、 一般には、 入力面 2 0 aにおける開口面積が、 ガラス基板の内部の所定位置 （例えば中心位置を含み 開口面積が一定となっている範囲内の位置） における開口面積よりも大きい形状 に形成することが好ましい。 このような構成としては、 貫通孔の入力面側の所定 範囲をテーパ形状とした上記構成以外にも、 様々な構成を用いることができる。 【0 0 6 8】 図 6 A及び図 6 Bは、 配線基板における貫通孔及び導電性部材の 具体的な構成、 及びそのバンプ電極との接続の他の例について示す図であり、 図
6 Aは接続前の状態を示し、 図 6 Bは接続後の状態を示している。
【0 0 6 9】 本構成例では、 配線基板 2 0に設けられた貫通孔 2 0 cのうち、 入力面 2 0 a側の所定範囲を、 ガラス基板の内部の所定位置 （例えば中心位置） を含む範囲における開口面積 （円形状の内径） よりも大きい開口面積 （内径） で 凹形状に形成された凹部2 0 f としている。 このような構成では、 入力面2 0 a 側の所定範囲をテーパ部 2 0 dとした構成と同様に、 バンプ電極 1 7が接続され る入力面 2 0 a側で貫通孔 2 0 cの開口面積が大きくなることにより、 導電性部 材 2 1に対してバンプ電極 1 7を確実に接続することができる。
【0 0 7 0】 なお、 配線基板 2 0に設けられる貫通孔 2 0 cの構成としては、 その入力面 2 0 a側に開口面積を変えたテーパ部 2 0 dや凹部 2 0 f などを設け ず、 一定の開口面積 （円形状の内径） を有する筒状の形状に形成しても良い。
【0 0 7 1】 図 7 A及び図 7 Bは、 配線基板における貫通孔及び導電性部材の 具体的な構成、 及ぴそのバンプ電極との接続の他の例について示す図であり、 図 7 Aは接続前の状態を示し、 図 7 Bは接続後の状態を示している。
【0 0 7 2】 図 7 Aに示した例では、 P Dアレイ 1 5の出力面 1 5 bに設けら れた 4個のバンプ電極 1 7を図示しているが、 図 5 Aと同様に、 これらのバンプ 電極 1 7のうち、 内側の 2個はやや小さいバンプ電極 1 7 1、 外側の 2個はバン プ電極 1 7 1よりも大きいバンプ電極 1 7 2となっている。
【0 0 7 3】 これに対して、 本構成例では、 バンプ電極 1 7に対応する 4個の 貫通孔 2 0 cのうち、 バンプ電極 1 7 1に対応する内側の 2個を開口面積がやや 小さい貫通孔 （第 1貫通孔） 2 0 1 c、 バンプ電極 1 1 2に対応する外側の 2個 を貫通孔 2 0 1 cよりも開口面積が大きい貫通孔 （第 2貫通孔） 2 0 2 cとして いる。
【0 0 7 4】 これらの構造において、 バンプ電極材に金属への濡れ性の高い半 田などを用いて、 貫通孔の導電性部材が半田に濡れ性の高い金属を最表面に形成 すると、 特に良好な効果が得られる。
【0 0 7 5】 このように、 配線基板 2 0での貫通孔 2 0 cとして、 互いに開口 面積が異なる貫通孔 2 0 1 c、 2 0 2 cを設ける構成によれば、 導電性部材 2 1 に対して接続されるバンプ電極 1 7の大きさや高さ等に応じて、 それぞれの貫通 孔 2 0 cでの開口面積を好適に設定することができる。 これにより、 バンプ電極 1 7を、 その大きさや高さ等の差異にかかわらず、 対応する導電性部材 2 1に確 実に接続することができる。
【0 0 7 6】 次に、 図 8 A〜図 1 1 Cを用いて、 図 1に示した半導体装置及び 放射線検出器での配線基板に用いられるガラス基板、 及びその製造方法について 説明する。 なお、 ここでは、 貫通孔を有するガラス基板の一般的な構成例及びそ の製造方法について示している。 このため、 以下に示すガラス基板は、 図 1に示 した放射線検出器に用いられている配線基板とは異なる形状及び構成となってい る。
【0 0 7 7】 まず、 図 8 Aに示すように、 コアガラス部 6 3と、 その周囲に設 けられた被覆ガラス部 6 5とを含む母材 6 1を用意する。 この母材 6 1は、 外径 が例えば 4 0〜4 5 mm程度であり、 コアガラス部 6 3の外径は例えば 2 8〜3 l mm程度である。 コアガラス部 6 3は酸溶解性ガラスからなり、 被覆ガラス部 6 5は鉛ガラス、 ソーダ石灰ガラス、 コバールガラス、 パイレックスガラス等か らなる。 そして、 図 8 Bに示すように、 上記母材 6 1を線引きして、 ファイバ状 のガラス部材であるガラスファイバ 6 7を作製する。 ガラスファイバ 6 7の外径 は、 例えば 0 . 4 mm程度である。
【0 0 7 8】 次に、 図 8 Cに示すように、 上記ガラスファイバ 6 7を複数本束 ねて所定の型 6 9に整列する。 ここでは、 ガラスファイバ 6 7の中心軸方向から みて、 6角形状を呈した型 6 9を用い、 1万本程度のガラスファイバ 6 7を型積 みする。 これにより、 ガラスファイバ 6 7は、 図 8 Dに示すように、 その中心軸 方向からみて 6角形状となるように整列される。 なお、 ガラスファイバ 6 7の中 心軸方向からみて、 3角形状あるいは 4角形状を呈した型を用い、
バ 6 7を、 その中心軸方向からみて 3角形状あるいは 4角形状となるように整列 しても良い。
【0 0 7 9】 続いて、 図 8 Eに示すように、 整列した状態でガラスファイバ 6 7の束を線引きして、 マルチファイバ 7 1を作製する。 マルチファイバ 7 1の外 径は、 例えば 0 . 7 mm程度である。
【0 0 8 0】 次に、 図 9 Aに示すように、 線引きしたマルチファイバ 7 1を所 定のガラス管 7 3内に複数本整列して、 納める。 ガラス管 7 3の内径は、 1 0 0 mm程度である。 そして、 図 9 Bに示すように、 ガラス管 7 3内に納められたマ ルチファイバ 7 1同士を加熱融着する。 このとき、 ガラス管 7 3の一方の端部に このガラス管より細いガラス管 7 5を接続し、 ロータリーポンプ等で排気して内 部の圧力を低下させることによって、 ガラス管 7 3とその内部に納められたマル チファイバ 7 1同士が加熱時に大気圧で隙間無く接触して融着できる。
【0 0 8 1】 加熱温度は、 例えば 6 0 0度程度であり、 内部の圧力は、 0 . 5 P a程度である。 なお、 ガラス管 7 3の他方の端部は封止されている。 以上のェ 程により、 ガラス管 7 3内において複数のマルチファイバ 7 1が融着された状態 の束状のガラス部材 7 7が形成される。
【0 0 8 2】 続いて、 ガラス管 7 5、 及び、 封止していた部分を取り除く。 そ の後、 図 1 O Aに示すように、 ガラス管 7 3の外周を砥石 7 9等により研磨して 、 束状のガラス部材 7 7の整形 （外径出し） を行う。 この束状のガラス部材 7 7 の外径出しには、 外周研磨機を用いることができる。
【0 0 8 3】 そして、 図 1 0 Bに示すように、 束状のガラス部材 7 7を所望の 厚みに切断する。 このとき、 束状のガラス部材 7 7を、 その中心軸に直交する軸 1に沿ってスライサー 8 1で切断することにより、 図 1に示した配線基板 2 0の ように、 貫通孔が上面及び下面に対して垂直な軸を中心軸とする形状となるガラ ス基板が得られる。 2004/002132
【0 0 8 4】 あるいは、 図 1 0 Bに示すように、 中心軸に直交する軸 1に対し て所定角度 0で斜めとなるように、 束状のガラス部材 7 7をスライサー 8 1で切 断しても良い。 さらに、 スライサー 8 1によって切断されたガラス部材について 、 その切断面を研磨する。 これらの工程により、 図 1 1 A及ぴ図 1 1 Bに示すよ うに、 板状のガラス部材 8 3が形成される。 なお、 ここでは、 角度 Θで斜めとな るように切断した場合のガラス部材 8 3を例として示している。
【0 0 8 5】 続いて、 図 1 1 Cに示すように、 板状のガラス部材 8 3からコア ガラス部 6 3を除去 （芯抜き） する。 このとき、 HN 0 3あるいは H C 1を用い 、 エッチング技術によりコアガラス部 6 3を除去する。 これにより、 板状のガラ ス部材 8 3を厚み方向に貫通する貫通孔 8 4が複数形成されることとなり、 貫通 孔を有するガラス基板が形成される。
【0 0 8 6】 図 1に示した半導体装置 5、 及びそれを用いた放射線検出器にお ける配線基板 2 0としては、 例えば、 上記の製造方法によって得られたガラス基 板での貫通孔に導電路となる導電性部材を形成したものを用いることができる。 すなわち、 このような構成のガラス基板において、 その基板の形状及び貫通孔の 個数、 配置等を放射線検出器の構成に応じて設定する。 そして、 ガラス基板に設 けられた貫通孔に導電路となる導電性部材を形成し、 さらに、 その各面にそれぞ れ必要な電極及び配線からなる電気配線パターンを形成することにより、 図 3 A 及び図 3 Bに示したような構成を有する配線基板が得られる。
【0 0 8 7】 次に、 図 1に示した半導体装置、 及び放射線検出器の製造方法に ついて、 その具体的な構成例とともに概略的に説明する。
【0 0 8 8】 まず、 上述したように複数のガラスファイバを束ねた束状のガラ ス部材を切断して形成されるとともに、 所定のコアガラス部を除去することによ つて賞通孔が設けられたガラス基板を用意する。 そして、 その賞通孔に導電路と なる導電性部材を形成し、 さらに、 入力面及び出力面となる両面にそれぞれ必要 な電極及び配線を有する電気配線パターンを形成して、 半導体装置 5に用いられ る配線基板 20を作製する。
【0089】 図 1に示した構成では、 半導体装置 5での配線基板について、 ガ ラス基板に設けられた貫通孔 20 cに対して、 導通部 21 c、 入力部 21 a、 及 び出力部 21 bからなる導電性部材 21を形成する。 さらに、 その出力面 20 b 上に電極パッド 22、 24、 及び配線 23を形成して、 配線基板 20とする。
【0090】 ガラス基板に形成する上記した導電性部材及び電気配線パターン としては、 例えば、 窒化チタン （T i N)、 ニッケノレ (N i )、 アルミニウム (A 1)、 クロム （C r)、 銅 （Cu)、 銀 （Ag)、 金 （Au)、 あるいはそれらの合金 からなる導電性金属層によって形成することができる。 このような金属層は、 単 —の金属層であっても良く、 複合膜あるいは積層膜であっても良い。 また、 その 具体的な形成方法としては、 蒸着、 CVD、 メツキ、 スパッタなどの方法によつ て金属膜を形成でき、 ホトリソグラフィーゃエッチングプロセスによりガラス基 板上に所望のパターニングをすることができる。 あるいは、 ガラス基板に対して 所望パターンのマスクを設けてから前述の方法で金属層を形成しマスクを除去す る方法もある。 なお、 必要があれば、 配線基板 20にさらにバンプ電極を形成す る場合もある。
【0091】 配線基板 20を作製した後、 バンプ電極 31が形成された信号処 理素子 30の I Cチップを、 配線基板 20の出力面 20 b上に設けられた電極パ ッド 22に対してァライメントして、 それらを物理的、 電気的に接続する。 また 、 バンプ電極 1 7が形成された P Dアレイ 1 5を、 配線基板 20の入力面 20 a 上に設けられて電極パッドとして機能する導電性部材 21の入力部 21 aに対し てァライメントして、 それらを物理的、 電気的に接続する。
【0092】 バンプ電極 31、 17を形成するバンプ材料としては、 例えば、 ニッケル （N i)、 銅 （Cu)、 銀 （Ag)、 金 （Au)、 半田、 導電性フィラーを 含む樹脂、 あるいはそれらの複合材料を用いたり、 層構造にすることができる。 また、 バンプ電極と、 その下の電極パッドとの間に、 アンダーバンプメタル （U B M) を介在させても良い。
【0 0 9 3】 続いて、 バンプ電極 4 4が形成されたハウジング 4 0を、 配線基 板 2 0の出力面 2 0 b上に設けられた電極パッド 2 4に対してァライメントして 、 それらを物理的、 電気的に接続する。 以上により、 ハウジング 4 0に設けられ たリード 4 3を介した外部回路との信号の入出力動作が可能となる。 さらに、 P Dアレイ 1 5の光入射面 1 5 a上に、 光学接着剤 1 1を介してシンチレータ 1 0 を実装することにより、 図 1に示した放射線検出器が得られる。
【0 0 9 4】 ここで、 半導体装置 5において半導体光検出素子アレイとして設 けられている P Dアレイ 1 5については、 フォトダイオードが光入射面 （表面） 1 5 aに形成されている表面入射型のものを用いても良く、 あるいは、 フォトダ ィオードが信号出力面 （裏面） 1 5 bに形成されている裏面入射型のものを用い ても良い。 また、 光検出素子であるフォトダイオードの個数や配列等についても 、 適宜設定して良い。
【0 0 9 5】 また、 フォトダイオードからの検出信号を出力面 1 5 bから出力 する構成については、 P Dアレイの具体的な構成に応じて、 例えば、 出力面 1 5 b上に形成された配線パターンによる構成や、 P Dアレイ 1 5内に形成された貫 通電極による構成などを用いることができる。
【0 0 9 6】 また、 図 1に示した放射線検出器では、 放射線検出部 1の構成と して、 放射線の入射によりシンチレーシヨン光を発生するシンチレータ 1 0と、 シンチレータ 1 0からのシンチレーシヨン光を検出する半導体光検出素子である フォトダイォード 1 6が設けられた P Dアレイ 1 5とを有する構成を用いている 。 このような構成は、 入射した X線などの放射線をシンチレータ 1 0によって所 定波長の光 （例えば、 可視光） に変換した後に S i— P Dアレイなどの半導体光 検出素子で検出する間接検出型の構成である。
【0 0 9 7】 あるいは、 放射線検出部として、 シンチレータを設けず、 入射し た放射線を検出する半導体検出素子を有する構成を用いることも可能である。 こ のような構成は、 入射した X線などの放射線を C d T eや C d Z n T eなどから なる半導体検出素子で検出する直接検出型の構成である。 あるいは、 S iにおい ても厚さを充分に厚くし全空乏させて用いたり、 裏面から入射できるような構造 にすることでも実現できる。 これらは、 例えば、 図 1の構成において、 シンチレ ータ 1 0を除くとともに、 P Dアレイ 1 5を半導体検出素子アレイに置き換えた 構成に相当する。 この場合、 半導体検出素子アレイと配線基板とによって、 半導 体装置が構成される。
【0 0 9 8】 また、 半導体素子及び配線基板からなる上記構成の半導体装置は 、 放射線検出器以外にも、 様々な装置に対して適用可能である。 この場合、 半導 体素子としては、 半導体光検出素子や半導体検出素子以外の素子を用いて良い。 また、 配線基板、 及び配線基板の信号入力面に接続された半導体素子に加えて、 配線基板の信号出力面に信号処理素子を接続して、 半導体素子と、 半導体素子か らの電気信号を処理する信号処理素子とが配線基板を介して一体とされた半導体 装置としても良い。
【0 0 9 9】 また、 配線基板 2 0と信号処理素子 3 0との接続等については、 上記実施形態のように、 バンプ電極を介した電気的な接続によるダイレクトポン ディング方式を用いることが好ましい。 このような金属バンプ電極を電気的接続 手段として用いることにより、 各部を好適に電気的に接続することができる。 【0 1 0 0】 また、 図 1に示した放射線検出器では、 配線基板 2 0の出力面 2 O bに導電性部材 2 1の出力部 2 1 bとは別に、 信号処理素子 3 0を接続するた めの電極パッド 2 2を設けている。 この電極パッドについては、 導電性部材 2 1 の出力部 2 1 bをそのまま電極パッドとして用いる構成としても良い。
【0 1 0 1】 あるいは、 このようなバンプ電極を用いた構成以外にも、 バンプ 電極による接続後にアンダーフィル樹脂を充填する構成や、 異方性導電性フィル ム （A C F ) 方式、 異方性導電性ペース ト （A C P ) 方式、 非導電性ペース ト （ N C P ) 方式による構成などを用いても良い。 また、 それぞれの基板については 、 必要に応じて、 電極パッドを開口させた状態で絶縁性物質からなるパッシベー シヨン膜を形成しても良い。
産業上の利用可能性
【0 1 0 2】 本発明による半導体装置、 及びそれを用いた放射線検出器は、 以 上詳細に説明したように、 半導体素子と配線基板での対応する導電路とが良好に 接続される半導体装置、 及びそれを用いた放射線検出器として利用可能である。 すなわち、 半導体素子を接続する配線基板として、 複数本のガラスファイバから 一体に形成され、 その所定位置に入力面から出力面への貫通孔が設けられたガラ ス基板を用いるとともに、 貫通孔及び導電性部材に対して半導体素子のバンプ電 極を 1対 1対応させて、 半導体素子と配線基板での導電路である導電性部材とを 接続する構成によれば、 半導体素子を配線基板上に実装する際に、 導電性部材が 設けられた貫通孔の内部にバンプ電極の一部が入り込む。 これにより、 半導体素 子と配線基板での対応する導電路とがバンプ電極を介して良好に接続される半導 体装置が実現される。
【0 1 0 3】 また、 このような構成の半導体装置を適用した放射線検出器によ れば、 半導体素子と配線基板での対応する導電性部材とが良好に接続されるので 、 放射線検出手段から信号処理手段への検出信号の伝達、 及び信号処理手段にお ける検出信号の処理を確実に行うことが可能な放射線検出器が実現される。

Claims

請求の範隨
1 . 電気信号を出力する半導体素子と、
信号入力面及び信号出力面の間で前記電気信号を導く導電路が設けられ、 前記 信号入力面に前記半導体素子が接続された配線基板とを備え、
前記配線基板は、 コアガラス部及び前記コアガラス部の周囲に設けられた被覆 ガラス部を含むファイバ状のガラス部材を束ねて形成された束状のガラス部材を 所望の厚さに切断するとともに、 前記コアガラス部を除去した貫通孔が設けられ たガラス基板と、 前記貫通孔に設けられ前記信号入力面及び前記信号出力面の間 を電気的に導通して前記導電路として機能する導電性部材とを有して構成され、 前記半導体素子、 及び前記配線基板での対応する前記導電性部材は、 前記導電 性部材と 1対 1に対応して形成されたバンプ電極を介して電気的に接続されてい ることを特徴とする半導体装置。
2 . 前記導電性部材は、前記ガラス基板に設けられた前記貫通孔の内壁 に形成されていることを特徴とする請求項 1記載の半導体装置。
3 . 前記ガラス基板での前記貫通孔は、前記信号入力面における開口面 積が、 前記ガラス基板の内部の所定位置における開口面積よりも大きいように形 成されて!/、ることを特徴とする請求項 1または 2記載の半導体装置。
4 . 前記ガラス基板での前記貫通孔は、前記信号入力面側の所定範囲が 、 前記信号入力面から前記ガラス基板の内部に向かって開口面積が順次小さくな るテーパ形状に形成されていることを特徴とする請求項 3記載の半導体装置。
5 . 前記ガラス基板での前記貫通孔は、前記信号入力面側の所定範囲が 、 前記ガラス基板の内部の所定位置を含む範囲における開口面積よりも大きい所 定の開口面積で凹形状に形成されていることを特徴とする請求項 3記載の半導体
6 . 前記ガラス基板は、前記貫通孔として、所定の開口面積の第 1貫通 孔と、 前記第 1貫通孔とは異なる開口面積の第 2貫通孔とを少なくとも有するこ とを特徴とする請求項 1〜 5のいずれか一項記載の半導体装置。
7 . 前記配線基板の前記信号出力面に接続され、前記半導体素子からの 前記電気信号を処理する信号処理手段を備えることを特徴とする請求項 1〜 6の いずれか一項記載の半導体装置。
8 . 請求項 7記載の半導体装置を含んで構成された放射線検出器であつ て、
前記半導体素子を含み、 入射した放射線を検出して前記電気信号を出力する放 射線検出手段と、
前記放射線検出手段からの前記電気信号を処理する前記信号処理手段と、 前記配線基板を含み、 前記放射線検出手段及ぴ前記信号処理手段がそれぞれ前 記信号入力面及び前記信号出力面に接続された配線基板部とを備えることを特徴 とする放射線検出器。
9 . 前記ガラス基板は、放射線遮蔽機能を有する所定のガラス材料から 形成されていることを特徴とする請求項 8記載の放射線検出器。
1 0 . 前記放射線検出手段は、放射線の入射によりシンチレーション光 を発生するシンチレータと、 前記シンチレータからの前記シンチレーシヨン光を 検出する前記半導体素子とを有することを特徴とする請求項 8または 9記載の放 射線検出器。
1 1 . 前記放射線検出手段は、入射した放射線を検出する前記半導体素 子を有することを特徴とする請求項 8または 9記載の放射線検出器。
PCT/JP2004/002132 2003-02-24 2004-02-24 半導体装置、及びそれを用いた放射線検出器 WO2004075281A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE602004020452T DE602004020452D1 (de) 2003-02-24 2004-02-24 Halbleiterbauelement und strahlungsdetektor damit
EP04714020A EP1598862B1 (en) 2003-02-24 2004-02-24 Semiconductor device and radiation detector employing it
US10/546,601 US7545044B2 (en) 2003-02-24 2004-02-24 Semiconductor device and radiation detector employing it
IL170456A IL170456A (en) 2003-02-24 2005-08-23 Semiconductor device and radiation detector using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003046141A JP4138529B2 (ja) 2003-02-24 2003-02-24 半導体装置、及びそれを用いた放射線検出器
JP2003-046141 2003-02-24

Publications (1)

Publication Number Publication Date
WO2004075281A1 true WO2004075281A1 (ja) 2004-09-02

Family

ID=32905541

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/002132 WO2004075281A1 (ja) 2003-02-24 2004-02-24 半導体装置、及びそれを用いた放射線検出器

Country Status (9)

Country Link
US (1) US7545044B2 (ja)
EP (1) EP1598862B1 (ja)
JP (1) JP4138529B2 (ja)
KR (1) KR100997035B1 (ja)
CN (1) CN100383942C (ja)
DE (1) DE602004020452D1 (ja)
IL (1) IL170456A (ja)
TW (1) TW200428546A (ja)
WO (1) WO2004075281A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11405569B2 (en) 2017-07-25 2022-08-02 Sony Semiconductor Solutions Corporation Solid-state imaging device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180426B1 (en) 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
JP4364514B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
JP4133429B2 (ja) 2003-02-24 2008-08-13 浜松ホトニクス株式会社 半導体装置
JP4379295B2 (ja) 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
JP4916241B2 (ja) * 2006-07-28 2012-04-11 パナソニック株式会社 半導体装置及びその製造方法
US8030768B2 (en) * 2007-04-24 2011-10-04 United Test And Assembly Center Ltd. Semiconductor package with under bump metallization aligned with open vias
JP5032276B2 (ja) * 2007-11-19 2012-09-26 株式会社東芝 放射線検出装置
CN102132409A (zh) * 2008-11-21 2011-07-20 松下电器产业株式会社 半导体装置及其制造方法
DE102010025966B4 (de) * 2010-07-02 2012-03-08 Schott Ag Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
US20190157218A1 (en) * 2010-07-02 2019-05-23 Schott Ag Interposer and method for producing holes in an interposer
FR2970598B1 (fr) * 2011-01-17 2013-08-16 Commissariat Energie Atomique Dispositif imageur a grande gamme dynamique
US20150268739A1 (en) * 2014-03-21 2015-09-24 Dell Products L.P. Projected Information Handling System Input Environment with Object Initiated Responses
JP6528376B2 (ja) * 2014-08-27 2019-06-12 富士通株式会社 撮像装置及びその製造方法
JP6478538B2 (ja) * 2014-09-10 2019-03-06 キヤノン株式会社 放射線撮像装置および放射線撮像システム
US9997554B2 (en) 2014-12-24 2018-06-12 Stmicroelectronics Pte Ltd Chip scale package camera module with glass interposer having lateral conductive traces between a first and second glass layer and method for making the same
US9871073B1 (en) * 2016-11-22 2018-01-16 General Electric Company Scintillator sealing for solid state X-ray detector
TWI785052B (zh) * 2017-06-01 2022-12-01 美商康寧公司 包括穿透孔洞貫孔的組件基板及其製作方法
WO2019025583A1 (en) * 2017-08-04 2019-02-07 Basell Poliolefine Italia S.R.L. BUTENE-1 POLYMER COMPOSITION WITH HIGH FLUIDITY INDEX
JP6747487B2 (ja) * 2018-10-26 2020-08-26 大日本印刷株式会社 放射線検出装置
JP7207192B2 (ja) * 2019-06-19 2023-01-18 Tdk株式会社 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275984A (ja) * 1997-03-28 1998-10-13 Ibiden Co Ltd 多層プリント配線板
JPH11121648A (ja) * 1997-10-20 1999-04-30 Fuji Xerox Co Ltd 電子部品実装体およびこれを構成する基板
JP2003264280A (ja) * 2002-03-08 2003-09-19 Hamamatsu Photonics Kk 検出器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4153988A (en) * 1977-07-15 1979-05-15 International Business Machines Corporation High performance integrated circuit semiconductor package and method of making
JP2555720B2 (ja) 1988-12-19 1996-11-20 富士通株式会社 半田バンプ部品の実装方法
JPH0351477U (ja) * 1989-09-26 1991-05-20
JPH03203341A (ja) 1989-12-29 1991-09-05 Hoya Corp 微小電極を有する基板およびその製造方法
JP2828116B2 (ja) * 1990-05-30 1998-11-25 オリンパス光学工業株式会社 固体撮像装置
US5699610A (en) * 1994-04-22 1997-12-23 Nec Corporation Process for connecting electronic devices
JPH07333348A (ja) 1994-06-03 1995-12-22 Toshiba Corp 放射線検出器およびこれを用いたｘ線ｃｔ装置
JPH08330469A (ja) 1995-05-30 1996-12-13 Hitachi Ltd 半導体装置用配線基板およびその製造方法
JPH0945805A (ja) * 1995-07-31 1997-02-14 Fujitsu Ltd 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US5962922A (en) * 1998-03-18 1999-10-05 Wang; Bily Cavity grid array integrated circuit package
AU1507399A (en) * 1998-12-14 2000-07-03 Hamamatsu Photonics K.K. Optical element and radiation detector using the same
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
US6625036B1 (en) * 1999-08-31 2003-09-23 Rohm Co., Ltd. Infrared data communication module and method of making the same
JP2001099941A (ja) * 1999-09-30 2001-04-13 Hitachi Metals Ltd 放射線遮蔽板、放射線検出器及び放射線遮蔽板の製造方法
US6396898B1 (en) * 1999-12-24 2002-05-28 Kabushiki Kaisha Toshiba Radiation detector and x-ray CT apparatus
GB2364791B (en) * 2000-07-14 2004-12-29 Evan Arkas Optical channel plates
US6800857B2 (en) 2000-08-10 2004-10-05 Canon Kabushiki Kaisha Large-area fiber plate, radiation image pickup apparatus utilizing the same and producing method therefor
JP3785032B2 (ja) * 2000-08-22 2006-06-14 日本特殊陶業株式会社 プリント配線基板におけるスルーホール構造及びその製造方法
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
WO2003007370A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
US6510195B1 (en) 2001-07-18 2003-01-21 Koninklijke Philips Electronics, N.V. Solid state x-radiation detector modules and mosaics thereof, and an imaging method and apparatus employing the same
JP4364514B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
JP4133429B2 (ja) * 2003-02-24 2008-08-13 浜松ホトニクス株式会社 半導体装置
JP4365108B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275984A (ja) * 1997-03-28 1998-10-13 Ibiden Co Ltd 多層プリント配線板
JPH11121648A (ja) * 1997-10-20 1999-04-30 Fuji Xerox Co Ltd 電子部品実装体およびこれを構成する基板
JP2003264280A (ja) * 2002-03-08 2003-09-19 Hamamatsu Photonics Kk 検出器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1598862A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11405569B2 (en) 2017-07-25 2022-08-02 Sony Semiconductor Solutions Corporation Solid-state imaging device
US11671726B2 (en) 2017-07-25 2023-06-06 Sony Semiconductor Solutions Corporation Solid-state imaging device

Also Published As

Publication number Publication date
US20070029670A1 (en) 2007-02-08
IL170456A (en) 2010-05-17
KR100997035B1 (ko) 2010-11-26
DE602004020452D1 (de) 2009-05-20
US7545044B2 (en) 2009-06-09
KR20050105241A (ko) 2005-11-03
JP2004265948A (ja) 2004-09-24
CN1754254A (zh) 2006-03-29
EP1598862B1 (en) 2009-04-08
JP4138529B2 (ja) 2008-08-27
CN100383942C (zh) 2008-04-23
EP1598862A1 (en) 2005-11-23
TW200428546A (en) 2004-12-16
EP1598862A4 (en) 2006-12-06

Similar Documents

Publication Publication Date Title
WO2004075281A1 (ja) 半導体装置、及びそれを用いた放射線検出器
JP4133429B2 (ja) 半導体装置
US7507971B2 (en) Radioactive ray detector
IL170458A (en) A semiconductor device and a radiation detector that uses it
JP4365108B2 (ja) 配線基板、及びそれを用いた放射線検出器
EP1589582B1 (en) Wiring substrate and radiation detector using same
JP4855439B2 (ja) 放射線検出器
JP2008235929A (ja) 半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 170456

Country of ref document: IL

WWE Wipo information: entry into national phase

Ref document number: 20048050039

Country of ref document: CN

Ref document number: 1020057015706

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004714020

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057015706

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004714020

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007029670

Country of ref document: US

Ref document number: 10546601

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10546601

Country of ref document: US