CN102132409A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102132409A
CN102132409A CN2009801341532A CN200980134153A CN102132409A CN 102132409 A CN102132409 A CN 102132409A CN 2009801341532 A CN2009801341532 A CN 2009801341532A CN 200980134153 A CN200980134153 A CN 200980134153A CN 102132409 A CN102132409 A CN 102132409A
Authority
CN
China
Prior art keywords
conductor portion
hole conductor
electrode part
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801341532A
Other languages
English (en)
Inventor
内海胜喜
佐野光
藤本博昭
富田佳宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102132409A publication Critical patent/CN102132409A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

形成半导体元件(6)的贯通孔导体部上部(9’)及贯通孔导体部下部(9)，使得贯通孔导体部上部(9’)与贯通孔导体部下部(9)的接合面的孔径(A)小于贯通孔导体部上部(9’)在半导体元件(6)一主面侧的孔径(B)、以及贯通孔导体部下部(9)在半导体元件(6)另一面侧的孔径(C)，在贯通孔导体部上部(9’)的上表面形成电极部(3)，并在电极部(3)的上表面形成突起部(4)，利用粘接剂(8)将光学构件(7)以按压在该突起部(4)的状态固接在半导体元件(6)上。

Description

半导体装置及其制造方法
技术领域
本发明涉及用于数字照相机或便携式电话等的半导体装置、例如半导体摄像元件或光电IC等受光元件、LED或激光器等发光元件、其他通用的具有各种功能的通用半导体装置及其制造方法。
背景技术
近年来，随着电子设备的小型化、薄型化及轻量化，半导体装置的高密度安装化的要求越来越高。此外，结合微细加工技术的进步所带来的半导体装置高集成化，提出了直接安装芯片尺寸封装或裸芯片的半导体装置的所谓芯片安装技术。
例如，作为半导体装置的现有技术(例如，参照专利文献1)，存在如下元件结构及制造方法：在半导体摄像元件中，利用粘接剂将透明板粘贴在半导体元件的摄像区域上，从而实现半导体摄像元件的薄型化和低成本化。
该方法如图6所示，通过粘接剂23将玻璃等保护构件24固接在具有摄像区域21的半导体元件22上，在半导体元件22的电极25的正下方形成贯通孔26，在贯通孔26的内壁及半导体元件22的背面形成绝缘层27，之后，通过导体层28将电极25与形成于半导体元件22的背面的外部电极30进行电连接，由此得到半导体摄像元件。这样，半导体摄像元件的外形尺寸与半导体元件22相同，实现了与所谓芯片尺寸相同的小型化。
专利文献1：美国专利US2008/0042227号
发明内容
然而，上述现有半导体装置在半导体元件22的贯通孔26的结构上，外部电极30侧的贯通孔26的面积较大，例如因将半导体装置安装到电子设备基板上时产生的应力(在该情况下是对外部电极侧、即附图上对下方的应力)而导致贯通孔26从半导体装置脱落，成为引起半导体装置和电子设备基板在电气上短路不好的主要原因。
此外，半导体元件22的贯通孔26本身也容易产生微小裂纹，成为半导体装置的电气特性劣化的主要原因。
因此，具有以下问题：产品(半导体装置)的成品率下降，导致产品的成本提高，且可靠性及批量生产性也下降。
本发明旨在解决上述现有的问题，其目的在于提供一种半导体装置及其制造方法，该半导体装置能抑制产品的成品率的下降，抑制产品成本的提高，同时能实现可靠性高且批量生产性高的元件结构。
为了解决上述问题，本发明的半导体装置的特征在于，具有：半导体元件，该半导体元件在一主面上形成有多个与突起部相连接的第一电极部；以及保持构件，该保持构件以覆盖所述突起部和所述第一电极部、且通过所述突起部进行保持的状态与所述半导体元件相接合，形成有多个贯通所述半导体元件的所述一主面与另一面之间并进行电连接的贯通孔导体部，使其孔径从所述半导体元件的内部侧朝所述一主面侧变大，所述多个第一电极部分别通过所述贯通孔导体部，与形成于所述半导体元件的所述另一面的外部电极电连接。
此外，本发明的半导体装置的特征在于，所述贯通孔导体部位于所述第一电极部的正下方，所述孔径从所述半导体元件的所述内部侧朝所述另一面侧变大。
根据这些结构，贯通孔导体部难以因在将半导体装置安装到电子设备基板上时产生的应力而脱落，从而不会引起半导体装置和电子设备基板在电气上的短路不好，能提供高可靠性的半导体装置。此外，贯通孔导体部本身也难以产生微小裂纹，从而不会使半导体装置的电气特性劣化，能提供高可靠性的半导体装置。
此外，本发明的半导体装置的特征在于，所述贯通孔导体部位于所述第一电极部的正下方，所述孔径从所述半导体元件的所述内部侧朝所述另一面侧大体相同。
根据该结构，能提供高可靠性的半导体装置，并且，在通过刻蚀等制造贯通孔导体部时，能在半导体元件的单面进行刻蚀，能抑制制造成本的提高。
此外，本发明的半导体装置的特征在于，所述保持构件是以与所述突起部相接触的状态粘接于所述半导体元件的光学构件。
此外，本发明的半导体装置的特征在于，所述保持构件是在一主面上形成有多个第二电极部、并以将所述第二电极部与所述突起部相接合的状态与所述半导体元件电连接的另一半导体元件。
根据这些结构，贯通孔导体部难以因在将半导体装置安装到电子设备基板上时产生的应力而脱落，从而不会引起半导体装置和电子设备基板在电气上的短路不好，能提供高可靠性的半导体装置。此外，贯通孔导体部本身也难以产生微小裂纹，从而不会使半导体装置的电气特性劣化，能提供高可靠性的半导体装置。
此外，本发明的半导体装置的制造方法的特征在于，包括以下工序：在半导体晶片内等间隔地进行虚拟分割而形成多个半导体元件的工序；在每一所述半导体元件的一主面上分别形成多个贯通孔导体部上部的工序，使得孔径从所述半导体元件的内部侧朝所述一主面侧变大；在每一所述贯通孔导体部上部的上表面形成第一电极部的工序；在每一所述第一电极部的上表面连接突起部的工序；将保持构件以覆盖所述突起部和所述第一电极部、且通过所述突起部进行保持的状态与所述半导体晶片相接合的工序；对所述半导体晶片的另一面进行研磨的工序；在所述半导体晶片的所述另一面在每一所述第一电极部的正下方附近形成贯通孔导体部下部的工序，使得该贯通孔导体部下部与所述贯通孔导体部上部贯通，且所述孔径从所述半导体元件的所述内部侧朝所述另一面侧变大；在所述贯通孔导体部上部及所述贯通孔导体部下部的内壁、和所述半导体晶片的所述另一面形成绝缘膜的工序；在所述贯通孔导体部上部及所述贯通孔导体部下部的内壁的所述绝缘膜上、以及与所述贯通孔导体部下部的内壁相连的所述半导体晶片的所述另一面的所述绝缘膜上的一部分形成导体层，从而将所述导体层在所述半导体晶片的所述另一面侧作为外部电极，通过所述导体层与所述第一电极部电连接的工序；以及将所述半导体晶片分割切断成各半导体元件、从而将半导体装置单片化的工序。
此外，本发明的半导体装置的制造方法的特征在于，包括以下工序：在半导体晶片内等间隔地进行虚拟分割而形成多个半导体元件的工序；在每一所述半导体元件的一主面上分别形成多个贯通孔导体部上部的工序，使得孔径从所述半导体元件的内部侧朝所述一主面侧变大；在每一所述贯通孔导体部上部的上表面形成第一电极部的工序；在每一所述第一电极部的上表面连接突起部的工序；将保持构件以覆盖所述突起部和所述第一电极部、且通过所述突起部进行保持的状态与所述半导体晶片相接合的工序；对所述半导体晶片的另一面进行研磨的工序；在所述半导体晶片的所述另一面在每一所述第一电极部的正下方附近形成贯通孔导体部下部的工序，使得该贯通孔导体部下部与所述贯通孔导体部上部贯通，且所述孔径从所述半导体元件的所述内部侧朝所述另一面侧大体相同；在所述贯通孔导体部上部及所述贯通孔导体部下部的内壁、和所述半导体晶片的所述另一面形成绝缘膜的工序；在所述贯通孔导体部上部及所述贯通孔导体部下部的内壁的所述绝缘膜上、以及与所述贯通孔导体部下部的内壁相连的所述半导体晶片的所述另一面的所述绝缘膜上的一部分形成导体层，从而将所述导体层在所述半导体晶片的所述另一面侧作为外部电极，通过所述导体层与所述第一电极部电连接的工序；以及将所述半导体晶片分割切断成各半导体元件、从而将半导体装置单片化的工序。
此外，本发明的半导体装置的制造方法的特征在于，使用光学构件作为所述保持构件，以与所述突起部相接触的状态粘接于所述半导体晶片。
此外，本发明的半导体装置的制造方法的特征在于，使用在一主面上形成有多个第二电极部的另一半导体元件作为所述保持构件，将所述第二电极部与所述突起部相接合而与所述半导体晶片电连接。
根据这些方法，能提供高可靠性的半导体装置。
根据本发明，贯通孔导体部难以因在将半导体装置安装到电子设备基板上时产生的应力而脱落，从而不会引起半导体装置和电子设备基板在电气上的短路不好，能提供高可靠性的半导体装置。
此外，贯通孔导体部本身也难以产生微小裂纹，不会使半导体装置的电气特性劣化，能提供高可靠性的半导体装置。此外，能提供该高可靠性的半导体装置的制造方法。
以上的结果是，可缩短制造工序所需的时间，并且可抑制半导体装置的成品率的下降，能实现适于组装有半导体装置的商品的小型化、可靠性高且批量生产性高的元件结构，抑制半导体装置的成本的提高，同时还能实现组装有半导体装置的商品的薄型化及小型化。
附图说明
图1是表示本发明的实施方式的半导体装置的制造方法的各工序的简要剖视图。
图2是表示该实施方式的半导体装置中的贯通孔导体部部分的基本结构例的详细剖视图。
图3是表示该实施方式的半导体装置中的贯通孔导体部部分的其他结构例1的详细剖视图。
图4是表示该实施方式的半导体装置中的贯通孔导体部部分的其他结构例2的详细剖视图。
图5是表示该实施方式的半导体装置的其他制造方法的各工序的简要剖视图。
图6是表示现有的半导体装置的结构的剖视图。
图7是表示将本发明的实施方式的半导体装置用于发光元件LED时的结构例的俯视图及剖视图。
图8是表示该实施方式的半导体装置使用另一半导体元件以代替光学构件的通用半导体装置的结构例的剖视图。
具体实施方式
下面，参照附图，具体说明表示本发明的实施方式的半导体装置及其制造方法。
另外，对于与现有的附图标注相同标号的部件，这里有时省略其说明。此外，为了易于理解，附图示意性地将各结构要素作为主体进行表示，其形状等并不是准确的显示。
首先，作为本实施方式的半导体装置，以受光元件的一种即半导体摄像元件为例进行说明。
图1是表示作为本实施方式的半导体装置的半导体摄像元件的制造方法的各工序的简要剖视图。图2是作为本实施方式的半导体装置的半导体摄像元件中的贯通孔导体部部分的详细剖视图。
在图1及图2中，1表示半导体晶片，2表示摄像区域，3表示电极部(第一电极部)，4表示突起部，5表示切断线，6表示半导体元件，7表示作为保持在半导体元件6上的保持构件的光学构件，8表示粘接剂(透明粘接构件)，9表示贯通孔导体部下部，9’表示贯通孔导体部上部，12表示外部电极(导体层)，13表示焊球，14表示绝缘膜。
首先，如图1(a)所示，在半导体晶片1内等间隔地进行虚拟分割，形成多个半导体元件6，在相当于半导体元件6的电极部3的正下方的部位形成贯通孔导体部上部9’。贯通孔导体部上部9’的形成方法是如下进行的：在半导体晶片1的背面选择性地形成抗蚀剂等，利用等离子刻蚀或湿法刻蚀等对半导体晶片1的背面露出的部分进行刻蚀，从而形成绝缘膜14，之后，在相当于贯通孔导体部上部9’的形状的孔中埋入导电性材料。
接下来，如图1(b)所示，对于在半导体晶片1内等间隔地进行虚拟分割而得到的多个半导体元件6，在各半导体元件6上的预定位置配置形成摄像区域2及电极部3。接下来，在半导体元件6上的电极部3形成突起部4。
这里，作为半导体晶片1，例如使用由硅、锗或化合物半导体材料(例如，GaAs、InP、GaN、SiC等)等形成、厚度为100～800μm左右、尺寸为2英寸Φ～15英寸Φ左右的圆盘状的半导体基板。
此外，在电极部3上形成突起部4的方法是被称为所谓植球(ball bumping)的方法，通过超声波热压接等方法将使用引线接合器形成于Au金属细线(Au引线)前端的球状突起物与半导体元件6上的电极部3进行接合。所使用的Au引线的直径为15～30μmΦ左右，形成于Au引线前端的球状突起物的尺寸为30～90μmΦ左右。Au的球状突起物的重量为10～100g左右，加热温度为80～150℃左右。这样形成的突起部4的尺寸是直径40～150μm左右、厚度10～80μm左右。
根据该方法，由于能非常高精度地形成突起部4的尺寸，因此，能使作为之后粘接在半导体元件6上的保持构件的光学构件7与半导体元件6上的摄像区域2的表面之间的距离均匀，从而作为半导体摄像元件能得到偏差较小的高品质结构。
此外，作为突起部4的其他形成方法，还有通过镀覆在电极部3形成Ni、Au、Cu等的方法，和通过光刻技术在电极部3上选择性地形成感光性树脂的方法。
该突起部4的任一形成方法都使其刚性大于之后粘接光学构件7的粘接剂8的刚性。
即是粘接剂8对于应力的位移量大于突起部4的结构。突起部4通过像本实施例那样使用Au等金属，弹性率为10GPa～300GPa左右，粘接剂8通常是不含填料的环氧、硅、丙烯酸类等，其弹性率通常为0.01～10GPa左右，从而能容易地使粘接剂8对于应力的位移量更大。
接下来，如图1(c)所示，使用粘接剂8将玻璃等光学构件7与半导体晶片1固接，以覆盖半导体晶片1内形成的各半导体元件6上的摄像区域2的表面。
光学构件7的材质是玻璃或树脂等，厚度为0.05～1.0mm左右。光学构件7的尺寸是与半导体晶片1相同的尺寸，为2英寸Φ～15英寸Φ左右。粘接剂8是环氧、硅、丙烯酸类等树脂。
在固接光学构件7的方法中，首先，将粘接剂8涂布在半导体晶片1上。作为涂布的方法，有利用涂布机进行的涂布、印刷方法、利用旋涂器进行的旋转涂布等方法。之后，将光学构件7设置在半导体晶片1上。此时，对光学构件7进行加压，使光学构件7与突起部4接触。
上面阐述的突起部4的形成方法是在设置光学构件7之前形成于电极部3的方法，但也可以是在设置光学构件7时、将预先在位于电极部3的部分形成的突起部4设置于半导体晶片1的方法。
此外，作为将粘接剂8涂布于半导体晶片1的顺序，虽然阐述了在涂布粘接剂8之后设置光学构件7的方法，但也可以是如下方法：在涂布粘接剂8之前，将光学构件7设置并临时固定于半导体晶片1，之后，在因突起部4而形成的、半导体晶片1与光学构件7的间隙内注入粘接剂8。此时，通过在真空中进行注入，能够不产生气泡且在短时间内在半导体晶片1上形成粘接剂8。
接下来，固化粘接剂8而结束。粘接剂8的固化方法在粘接剂8是紫外线固化型的情况下，通过光学构件7对粘接剂8照射紫外线来进行。此外，在粘接剂8是热固化型的情况下，通过固化炉、加热板、红外灯等，将粘接剂8加热到50～200℃使其固化。
接下来，如图1(d)所示，对半导体晶片1的背面进行研磨，使半导体晶片1的厚度变薄。研磨后的半导体晶片1的厚度为10～500μm左右。半导体晶片1的研磨通过对半导体晶片1进行加压同时利用旋转的磨具进行机械研磨、或干法刻蚀等方法来进行。
在利用机械研磨进行的情况下，由于是突起部4的刚性大于粘接剂8的结构，因此，对半导体晶片1加压所产生的荷重集中施加于突起部4正下方的半导体晶片1部分，因此，突起部4正下方的半导体晶片1的研磨量比其他区域的研磨量要多，从而在半导体晶片1中突起部4的正下方形成相当于贯通孔导体部下部9的凹状。相当于贯通孔导体部下部9的凹状的直径为10～200μm，深度为3～100μm左右。
此外，相当于该贯通孔导体部下部9的凹状也可以通过图1(a)中阐述的刻蚀方法来形成。
接下来，如图1(e)所示，虽然未图示，但是，在对半导体晶片1的相当于贯通孔导体部下部9的凹状的内壁及半导体晶片1背面的整个表面形成氧化硅膜等绝缘膜之后，通过光刻等方法去除位于半导体元件6底部的绝缘膜14。之后，在相当于贯通孔导体部下部9的凹状的内部、以及半导体晶片1的背面选择性地形成贯通孔导体部下部(导体层)9、导体层12。导体层12成为外部电极12，在该区域形成焊球13。此外，通过将贯通孔导体部上部9’与贯通孔导体部下部9电导通，从而使形成有多个电极部的半导体元件6与外部电极12电导通。
此外，在图1(a)、图1(e)的相当于贯通孔导体部下部9、贯通孔导体部上部9’的凹状形成导体层时，也可以对与半导体装置的必要电量相匹配的与电极部3及外部电极(导体层)12接触的面积(导体层)以外的部分埋入树脂等，从而削减导体层的量及导体层的加工量。
此外，在相当于贯通孔导体部下部9、贯通孔导体部上部9’的凹状的内部表面形成凹凸，增大与半导体元件6的接触面积，还具有贯通孔导体部(由贯通孔导体部下部9及贯通孔导体部上部9’形成)变得难以脱落的效果。
这里，贯通孔导体部上部9’位于电极部3的正下方，贯通孔导体部上部9’与贯通孔导体部下部9的接合面的孔径A小于贯通孔导体部上部9’在半导体元件6一主面侧的孔径B、以及贯通孔导体部下部9在半导体元件6另一面侧的孔径C，从而，在将半导体装置(半导体摄像元件)安装于电子设备基板时，使得贯通孔难以因这时产生的应力而从半导体摄像元件脱落，消除引起半导体摄像元件和电子设备基板在电气上的短路不好的情况，由此能提供高可靠性的半导体装置。此外，贯通孔导体部9、9’本身难以产生微小裂纹，从而不会使半导体摄像元件的电气特性劣化，能提供高可靠性的半导体摄像元件(半导体装置)。
图2是贯通孔导体部上部9’和贯通孔导体部下部9部分的详细剖视图，作为上述图1(e)中说明的绝缘膜14的形成方法，通过使用利用等离子CVD的氧化硅膜形成方法、或利用旋涂的聚酰亚胺等树脂形成方法，能容易进行。
由于绝缘膜14暂时也形成于贯通孔导体部上部9’的底部，因此，在通过光刻法选择性地形成光刻胶(photo resist)之后，通过等离子刻蚀或湿法刻蚀等，去除位于贯通孔导体部上部9’的底面的绝缘膜14。
贯通孔导体部上部9’和贯通孔导体部下部9的形成使用在通过溅射等蒸镀了Ti/Cu膜等之后、通过电镀形成Ni、Cu、Au等金属膜的方法等。金属模的厚度为0.1～2μm左右。在通过溅射进行金属膜的蒸镀之前，通过干法刻蚀或湿法刻蚀将贯通孔导体部上部9’的孔径A部分的面刻蚀得较薄，从而使贯通孔导体部上部9’与贯通孔导体部下部9相接触的面(金属膜：孔径A的部分)能以低电阻进行连接。此时，由于贯通孔导体部上部9’的与电极部3相接触的面的孔径B大于贯通孔导体部上部9’与贯通孔导体部下部9相接触的面的孔径A，因此，通过过刻蚀，贯通孔导体部上部9’不会消失，成品率不会下降。
然后，通过镀覆形成贯通孔导体部上部9’和贯通孔导体部下部9。镀覆可使用电镀、无电解电镀等方法。此时，由于贯通孔导体部上部9’为孔径A＜孔径B，贯通孔导体部下部9为孔径A＜孔径C，因此，镀覆液也容易地浸入到贯通孔导体部上部9’和贯通孔导体部下部9的内部，从而，能容易地形成贯通孔导体部上部9’和贯通孔导体部下部9。在图1中，虽然采用了填充贯通孔导体部上部9’和贯通孔导体部下部9的整个内部的结构，但是，也可以对与半导体装置的必要电量相匹配的与电极部3及外部电极(导体层)12接触的面积(导体层)以外的部分埋入树脂等，削减导体层的量及导体层的加工量。
接下来，如图1(f)所示，通过利用切断线5将半导体晶片1分成各半导体装置，从而将半导体摄像元件单片化。使用通过切割法等同时切断光学构件7和半导体晶片1的方法等，将半导体摄像元件从半导体晶片1分离。
接下来，说明图3所示的作为半导体装置的半导体摄像元件。
图3是贯通孔导体部上部9’和贯通孔(导体层)11部分的详细剖视图，表示贯通孔导体部上部9’为孔径A＜孔径B、贯通孔(导体层)11为孔径A＝孔径C的状态。在该情况下，在将半导体摄像元件安装到电子设备基板上时，贯通孔导体部上部9’也难以因这时所产生的应力而从半导体摄像元件脱落，不会引起半导体摄像元件和电子设备基板在电气上的短路不好，由此能提供高可靠性的半导体摄像元件。此外，贯通孔(导体层)11的形成可以是通过钻孔等的孔加工，可以仅在形成贯通孔导体部上部9’时在单面进行刻蚀，能抑制制造成本的提高，能提供高可靠性的半导体摄像元件。
接下来，说明图4所示的作为半导体装置的半导体摄像元件。
图4是使由图2的贯通孔导体部上部9’和贯通孔导体部下部9形成的贯通孔导体部部分不完全成为导体层而是形成导体层16的情况的典型例，若贯通孔导体部上部9’侧为孔径A＜孔径B、贯通孔导体部下部9侧为孔径A≤孔径C的关系，则可发挥与上述图2及图3的情况相同的效果，并且，可以不用全部都埋入导体层，能抑制制造成本的提高，能提供高可靠性的半导体摄像元件。
接下来，说明图5所示的作为半导体装置的半导体摄像元件及其制造方法。
在图5中示出：虽然图5(a)、图5(b)、图5(c)是表示与图1(a)、图1(b)、图1(c)相同的工序的图，但是，如图5(d)所示，为了形成图2的贯通孔导体部下部(导体层)9，预先将贯通孔15进行钻孔加工等，从而图5(e)所示的相当于贯通孔导体部下部9的凹状变得容易形成，能抑制制造成本的提高。
由于完成的半导体摄像元件是粘接剂8至少在厚度方向具有收缩应力的结构，因此，当之后组装到设备后周围温度发生变化时，光学构件7和半导体元件6的摄像区域表面之间的尺寸不会发生变化，光学特性的品质优异。
作为半导体装置，虽然以上举出了受光元件的一种即半导体摄像元件作为示例进行了说明，但是，作为受光元件，除了半导体摄像元件之外，虽未进行图示，还可举出光电IC等作为一个示例。
另外，在上述实施方式中，作为半导体装置，虽然举出半导体摄像元件或光电IC等受光元件的情况作为示例进行了说明，但是，在LED、或未图示的激光器发光元件等的情况下，也能同样地进行实施，能得到相同效果，该LED是发光元件的一种，具有平面形状如图7(a)所示、图7(a)的向视部的截面形状如图7(b)所示那样的结构，在作为保持构件的光学构件7与半导体元件6之间形成发光区域HR1。
此外，在上述实施方式的半导体装置中，用通用地选择构成各种功能的另一半导体元件代替作为保持构件的光学构件7，并与半导体元件6一起使用，从而，能制成形成有防止贯通孔导体部下部9及贯通孔导体部上部9’脱落的Si贯通底切型的Si中介层(interposer)的通用半导体装置。
图8是表示本实施方式的半导体装置使用了另一半导体元件以代替光学构件7的通用半导体装置的结构例的剖视图。
该通用半导体装置的特征在于，具有：半导体元件6，该半导体元件6在一主面上形成有多个与突起部4相连接的电极部(第一电极部)3；以及另一半导体元件21，该另一半导体元件21是以覆盖突起部4和电极部3、且通过突起部4保持于半导体元件6的状态与半导体元件6相接合的保持构件，所述另一半导体元件21在一主面上形成有多个另一半导体元件侧电极部(第二电极部)22，并以将另一半导体元件侧电极部22与突起部4相接合的状态与半导体元件6电连接，形成有多个贯通半导体元件6的一主面与另一面之间并进行电连接的贯通孔导体部(上部9’及下部9)，所述各贯通孔导体部的贯通孔导体部上部9’的孔径从半导体元件6的内部侧朝一主面侧变大，且贯通孔导体部下部9的孔径从半导体元件6的内部侧朝另一面侧变大，多个电极部3分别通过贯通孔导体部(上部9’及下部9)而与形成于半导体元件6的另一面的外部电极12电连接。
在该通用半导体装置中，如图8所示，通过突起部4将半导体元件6上的电极部3、与另一半导体元件21上的另一半导体元件侧电极部22电接合，在本实施方式的装置中，突起部4使用了金或焊料等金属球。
此外，对于电极部3、突起部4、以及另一半导体元件侧电极部22的连接，为了抑制因外部应力等而导致的连接不好，在将电极部3、突起部4、以及另一半导体元件侧电极部22电连接之后，使底部填充物23流入到半导体元件6与另一半导体元件21的间隙内，提高它们的连接强度。
另外，作为本实施方式的装置中使用的底部填充物23，使用热固化性树脂，在使底部填充物23流入到半导体元件6与另一半导体元件21的间隙内之后，对底部填充物23施加约200℃的温度，使底部填充物23固化。
在采用了以上结构的情况下，贯通孔导体部上部9’位于电极部3的正下方，贯通孔导体部上部9’与贯通孔导体部下部9的接合面的孔径A小于贯通孔导体部上部9’在半导体元件6主面侧的孔径B、以及贯通孔导体部下部9在半导体元件6另一面侧的孔径C，从而，在将半导体装置安装到电子设备基板上时，贯通孔难以因这时所产生的应力而从半导体元件脱落，消除引起半导体元件和电子设备基板在电气上的短路不好的情况，由此能提供高可靠性的半导体装置。此外，贯通孔导体部9、9’本身难以产生微小裂纹，从而不会使半导体元件的电气特性劣化，能提供高可靠性的半导体装置。
另外，在该通用半导体装置中，根据其使用目的，作为另一半导体元件21，通用地选择构成像放大元件、存储元件、或微机元件等那样的各种功能元件。
此外，在图8中，使用倒装芯片型半导体元件作为另一半导体元件21，并与半导体元件6形成堆叠结构，但是，也可以使另一半导体元件21为Si贯通型而形成面朝上(face up)连接结构。
此外，在图8中，在利用倒装芯片型的另一半导体元件21与半导体元件6形成堆叠结构的情况下，虽然为了使另一半导体元件21与半导体元件6的接合性稳定而使用了底部填充物23，但是，只要另一半导体元件21与半导体元件6之间具有足够对抗在将半导体装置安装于电子设备基板时产生的应力的必要的接合强度，也可以不使用底部填充物23。
工业上的实用性
本发明的半导体装置及其制造方法由于可缩短制造工序所需的时间，并且可抑制半导体装置的成品率的下降，能实现适于组装有半导体装置的商品的小型化、可靠性高且批量生产性高的元件结构，能够抑制半导体装置的成本的提高，同时还能实现组装有半导体装置的商品的薄型化及小型化，因此，在今后越来越高性能且要求薄型化及小型化的数字相机或便携式电话等领域是有用的。

Claims (15)

1.一种半导体装置，其特征在于，具有：
半导体元件(6)，该半导体元件(6)在一主面上形成有多个与突起部(4)相连接的第一电极部(3)；以及
保持构件(7、21)，该保持构件(7、21)以覆盖所述突起部(4)和所述第一电极部(3)、且通过所述突起部(4)进行保持的状态与所述半导体元件(6)相接合，
形成有多个贯穿所述半导体元件(6)的所述一主面与另一面之间而进行电连接的贯通孔导体部(9’、9)，使所述贯通孔导体部(9’、9)的孔径从所述半导体元件(6)的内部侧朝所述一主面侧变大，
所述多个第一电极部(3)分别通过所述贯通孔导体部(9’、9)，与形成于所述半导体元件(6)的所述另一面的外部电极(12)电连接。
2.如权利要求1所述的半导体装置，其特征在于，
所述贯通孔导体部(9’、9)位于所述第一电极部(3)的正下方，
所述孔径从所述半导体元件(6)的所述内部侧朝所述另一面侧变大。
3.如权利要求1所述的半导体装置，其特征在于，
所述贯通孔导体部(9’、9)位于所述第一电极部(3)的正下方，
所述孔径从所述半导体元件(6)的所述内部侧朝所述另一面侧大体相同。
4.如权利要求1所述的半导体装置，其特征在于，
所述保持构件(7、21)是以与所述突起部(4)相接触的状态粘接于所述半导体元件(6)的光学构件(7)。
5.如权利要求2所述的半导体装置，其特征在于，
所述保持构件(7、21)是以与所述突起部(4)相接触的状态粘接于所述半导体元件(6)的光学构件(7)。
6.如权利要求3所述的半导体装置，其特征在于，
所述保持构件(7、21)是以与所述突起部(4)相接触的状态粘接于所述半导体元件(6)的光学构件(7)。
7.如权利要求1所述的半导体装置，其特征在于，
所述保持构件(7、21)是在一主面上形成有多个第二电极部(22)、并以将所述第二电极部(22)与所述突起部(4)相接合的状态与所述半导体元件(6)电连接的另一半导体元件(21)。
8.如权利要求2所述的半导体装置，其特征在于，
所述保持构件(7、21)是在一主面上形成有多个第二电极部(22)、并以将所述第二电极部(22)与所述突起部(4)相接合的状态与所述半导体元件(6)电连接的另一半导体元件(21)。
9.如权利要求3所述的半导体装置，其特征在于，
所述保持构件(7、21)是在一主面上形成有多个第二电极部(22)、并以将所述第二电极部(22)与所述突起部(4)相接合的状态与所述半导体元件(6)电连接的另一半导体元件(21)。
10.一种半导体装置的制造方法，其特征在于，包括以下工序：
在半导体晶片(1)内等间隔地进行虚拟分割而形成多个半导体元件(6)的工序；
在每一所述半导体元件(6)的一主面上分别形成多个贯通孔导体部上部(9’)的工序，使得所述贯通孔导体部上部(9’)的孔径从所述半导体元件(6)的内部侧朝所述一主面侧变大；
在每一所述贯通孔导体部上部(9’)的上表面形成第一电极部(3)的工序；
在每一所述第一电极部(3)的上表面连接突起部(4)的工序；
将保持构件(7、21)以覆盖所述突起部(4)和所述第一电极部(3)、且通过所述突起部(4)进行保持的状态与所述半导体晶片(1)相接合的工序；
对所述半导体晶片(1)的另一面进行研磨的工序；
在所述半导体晶片(1)的所述另一面在每一所述第一电极部(3)的正下方附近形成贯通孔导体部下部(9)的工序，使得该贯通孔导体部下部(9)与所述贯通孔导体部上部(9’)贯通，且所述贯通孔导体部下部(9)的孔径从所述半导体元件(6)的所述内部侧朝所述另一面侧变大；
在所述贯通孔导体部上部(9’)及所述贯通孔导体部下部(9)的内壁、和所述半导体晶片(1)的所述另一面形成绝缘膜(14)的工序；
在所述贯通孔导体部上部(9’)及所述贯通孔导体部下部(9)的内壁的所述绝缘膜(14)上、以及与所述贯通孔导体部下部(9)的内壁相连的所述半导体晶片(1)的所述另一面的所述绝缘膜(14)上的一部分形成导体层(9、9’、12)，从而将所述导体层(9、9’、12)在所述半导体晶片(1)的所述另一面侧作为外部电极(12)，通过所述导体层(9、9’、12)与所述第一电极部(3)电连接的工序；以及
将所述半导体晶片(1)分割切断成各半导体元件(6)、从而将半导体装置单片化的工序。
11.一种半导体装置的制造方法，其特征在于，包括以下工序：
在半导体晶片(1)内等间隔地进行虚拟分割而形成多个半导体元件(6)的工序；
在每一所述半导体元件(6)的一主面上分别形成多个贯通孔导体部上部(9’)的工序，使得所述贯通孔导体部上部(9’)的孔径从所述半导体元件(6)的内部侧朝所述一主面侧变大；
在每一所述贯通孔导体部上部(9’)的上表面形成第一电极部(3)的工序；
在每一所述第一电极部(3)的上表面连接突起部(4)的工序；
将保持构件(7、21)以覆盖所述突起部(4)和所述第一电极部(3)、且通过所述突起部(4)进行保持的状态与所述半导体晶片(1)相接合的工序；
对所述半导体晶片(1)的另一面进行研磨的工序；
在所述半导体晶片(1)的所述另一面在每一所述第一电极部(3)的正下方附近形成贯通孔导体部下部(9)的工序，使得该贯通孔导体部下部(9)与所述贯通孔导体部上部(9’)贯通，且所述贯通孔导体部下部(9)的孔径从所述半导体元件(6)的所述内部侧朝所述另一面侧大体相同；
在所述贯通孔导体部上部(9’)及所述贯通孔导体部下部(9)的内壁、和所述半导体晶片(1)的所述另一面形成绝缘膜(14)的工序；
在所述贯通孔导体部上部(9’)及所述贯通孔导体部下部(9)的内壁的所述绝缘膜(14)上、以及与所述贯通孔导体部下部(9)的内壁相连的所述半导体晶片(1)的所述另一面的所述绝缘膜(14)上的一部分形成导体层(9’、11、12)，从而将所述导体层(9’、11、12)在所述半导体晶片(1)的所述另一面侧作为外部电极(12)，通过所述导体层(9’、11、12)与所述第一电极部(3)电连接的工序；以及
将所述半导体晶片(1)分割切断成各半导体元件(6)、从而将半导体装置单片化的工序。
12.如权利要求10所述的半导体装置的制造方法，其特征在于，
所述保持构件(7、21)是光学构件(7)，以与所述突起部(4)相接触的状态粘接于所述半导体晶片(1)。
13.如权利要求11所述的半导体装置的制造方法，其特征在于，
所述保持构件(7、21)是光学构件(7)，以与所述突起部(4)相接触的状态粘接于所述半导体晶片(1)。
14.如权利要求10所述的半导体装置的制造方法，其特征在于，
所述保持构件(7、21)是在一主面上形成有多个第二电极部(22)的另一半导体元件(21)，将所述第二电极部(22)与所述突起部(4)相接合而与所述半导体晶片(1)电连接。
15.如权利要求11所述的半导体装置的制造方法，其特征在于，
所述保持构件(7、21)是在一主面上形成有多个第二电极部(22)的另一半导体元件(21)，将所述第二电极部(22)与所述突起部(4)相接合而与所述半导体晶片(1)电连接。
CN2009801341532A 2008-11-21 2009-09-11 半导体装置及其制造方法 Pending CN102132409A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-297423 2008-11-21
JP2008297423 2008-11-21
PCT/JP2009/004510 WO2010058503A1 (ja) 2008-11-21 2009-09-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN102132409A true CN102132409A (zh) 2011-07-20

Family

ID=42197947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801341532A Pending CN102132409A (zh) 2008-11-21 2009-09-11 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20110147905A1 (zh)
JP (1) JPWO2010058503A1 (zh)
CN (1) CN102132409A (zh)
WO (1) WO2010058503A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081094A (zh) * 2011-01-27 2013-05-01 松下电器产业株式会社 附带贯通电极的基板及其制造方法
CN104425295A (zh) * 2013-08-21 2015-03-18 株式会社东芝 半导体器件和半导体器件的制造方法
CN104425396A (zh) * 2013-09-02 2015-03-18 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN108933153A (zh) * 2018-07-27 2018-12-04 上海天马微电子有限公司 显示面板及其制作方法、显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2528089B1 (en) * 2011-05-23 2014-03-05 Alchimer Method for forming a vertical electrical connection in a layered semiconductor structure
SE538069C2 (sv) 2012-03-12 2016-02-23 Silex Microsystems Ab Metod att tillverka tätpackade viastrukturer med routing iplanet
JP2015211131A (ja) * 2014-04-25 2015-11-24 ミツミ電機株式会社 撮像素子ユニット、撮像装置、及びカメラ付携帯端末

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004265948A (ja) * 2003-02-24 2004-09-24 Hamamatsu Photonics Kk 半導体装置、及びそれを用いた放射線検出器
JP2005142575A (ja) * 2003-11-10 2005-06-02 Shih-Hsien Tseng 撮像素子とその製造方法
CN1645598A (zh) * 2004-01-23 2005-07-27 夏普株式会社 半导体器件、光学器件模块以及半导体器件的制造方法
US20060071347A1 (en) * 2004-10-04 2006-04-06 Sharp Kabushiki Kaisha Semiconductor device and fabrication method thereof
US20070004121A1 (en) * 2005-06-24 2007-01-04 Gerald Eckstein Electronic assembly and method for producing an electronic assembly
JP4034468B2 (ja) * 1999-04-15 2008-01-16 ローム株式会社 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006073085A1 (ja) * 2005-01-04 2006-07-13 I Square Reserch Co., Ltd. 固体撮像装置及びその製造方法
JP5197219B2 (ja) * 2007-11-22 2013-05-15 パナソニック株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034468B2 (ja) * 1999-04-15 2008-01-16 ローム株式会社 半導体装置の製造方法
JP2004265948A (ja) * 2003-02-24 2004-09-24 Hamamatsu Photonics Kk 半導体装置、及びそれを用いた放射線検出器
JP2005142575A (ja) * 2003-11-10 2005-06-02 Shih-Hsien Tseng 撮像素子とその製造方法
CN1645598A (zh) * 2004-01-23 2005-07-27 夏普株式会社 半导体器件、光学器件模块以及半导体器件的制造方法
US20060071347A1 (en) * 2004-10-04 2006-04-06 Sharp Kabushiki Kaisha Semiconductor device and fabrication method thereof
US20070004121A1 (en) * 2005-06-24 2007-01-04 Gerald Eckstein Electronic assembly and method for producing an electronic assembly

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081094A (zh) * 2011-01-27 2013-05-01 松下电器产业株式会社 附带贯通电极的基板及其制造方法
CN104425295A (zh) * 2013-08-21 2015-03-18 株式会社东芝 半导体器件和半导体器件的制造方法
CN104425396A (zh) * 2013-09-02 2015-03-18 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN108933153A (zh) * 2018-07-27 2018-12-04 上海天马微电子有限公司 显示面板及其制作方法、显示装置
CN108933153B (zh) * 2018-07-27 2021-02-02 上海天马微电子有限公司 显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
JPWO2010058503A1 (ja) 2012-04-19
WO2010058503A1 (ja) 2010-05-27
US20110147905A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
US11004809B2 (en) Chip package with antenna element
JP4472682B2 (ja) イメージセンサのウエハレベルチップスケールパッケージの製造方法
US11600582B2 (en) Semiconductor device with redistribution layers formed utilizing dummy substrates
US7413925B2 (en) Method for fabricating semiconductor package
US11961794B2 (en) Method of forming a molded substrate electronic package and structure
US7825517B2 (en) Method for packaging semiconductor dies having through-silicon vias
JP5065586B2 (ja) 半導体装置の製造方法
TWI527175B (zh) 半導體封裝件、基板及其製造方法
CN102132409A (zh) 半导体装置及其制造方法
US8178957B2 (en) Electronic component device, and method of manufacturing the same
US7189962B2 (en) Semiconductor relay apparatus and wiring board fabrication method
TW200839992A (en) Varied solder mask opening diameters within a ball grid array substrate
TWI521661B (zh) 導線架基板之製造方法與半導體裝置
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
JP2005269627A (ja) 半導体リレー装置およびその配線基板の製造方法
CN101442064A (zh) 半导体器件及其制造方法
JP2024001301A (ja) 半導体パッケージングのための構造及び方法
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
US5936845A (en) IC package and IC probe card with organic substrate
KR20150120177A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
TW202023330A (zh) 封裝結構及其製造方法
KR100871066B1 (ko) 미니 범프 형성을 통한 고강도 솔더 범프 제조 방법
KR100922309B1 (ko) 웨이퍼 레벨 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110720