Beschreibung
Phasenregelkreis mit Modulator
Die vorliegende Erfindung betrifft einen Phasenregelkreis mit Modulator.
Normalerweise werden zur Erzeugung veränderbarer Trägerfrequenzen für die Nachrichtenübertragung Phasenregelschleifen verwendet, sogenannte Phase Locked Loop, PLL.
Eine derartige PLL-Schaltung ist anhand eines Blockschaltbilds in Figur 4 gezeigt. Dabei steuert in einem Vorwärtspfad ein Phasenvergleicher 1 einen Oszillator 4 an. Die Ansteue- rung erfolgt über eine Ladungspumpenschaltung 2 und ein Tiefpassfilter 3. Der Phasenvergleicher in einer PLL wird auch als Phasendetektor oder Phasen-/Frequenzdetektor bezeichnet. In einem Rückfuhrungszweig der PLL ist ein Frequenzteiler 8 vorgesehen, der die Oszillatorfrequenz fVco frequenzmäßig herunterteilt. Im Phasenvergleicher 1 wird die heruntergeteilte Frequenz fVco m^ einer Bezugsfrequenz fref verglichen. Die gewünschte Ausgangsfrequenz fVco kann bei einer derartigen Anordnung durch Verändern des Frequenzteilerverhältnisses im Rückkopplungspfad eingestellt werden.
Für moderne, digitale Funksysteme kann zur Trägerfrequenzerzeugung und zur digitalen Frequenzmodulation eine Weiterbildung der beschriebenen PLL verwendet werden, welche als ΣΔ- Fractional N-PLL bezeichnet wird. Dabei ist, wie anhand von Figur 4 gezeigt, der Teiler 8 im Rückfuhrungszweig als Multi- Modulus-Teiler ausgebildet, der von einem digitalen ΣΔ- Modulator 9 angesteuert wird. Die gewünschte Frequenzmodulation erfolgt dabei digital über die Variation des Frequenzteilerwerts des Multi-Modulus-Teilers 8.
In dem Dokument US 6,008,703 ist eine derartige PLL mit ΣΔ- Modulator beschrieben. Die dort angegebene PLL umfaßt im Vor-
wärtszweig einen Phasen-/Frequenzdetektor, der über ein Schleifenfilter einen spannungsgesteuerten Oszillator ansteuert. Im Rückfuhrungszweig ist ein Multi-Modulus- eiler vorgesehen, den ein digitaler ΣΔ-Modulator ansteuert. Der ΣΔ- Modulator wiederum wird zum einen mit Informationen über die gewünschte Trägerfrequenz und zum anderen mit aufbereiteten und gefilterten digitalen Modulationsdaten gespeist .
Bei der Dimensionierung oder Auslegung einer derartigen Pha- senregelschleife ist die Wahl der Bandbreite der Phasenregel- schleife von besonders großer Bedeutung. Dabei muß ein Kompromiß gefunden werden zwischen Rauscheigenschaften und Modulationsbandbreite. Einerseits soll das Rauschen möglichst gering sein, beispielsweise um in verschiedenen Funkspezifika- tionen vorgeschriebene, spektrale Sendemasken einzuhalten. Dies bedingt die Auswahl einer geringen Schleifenbandbreite. Dem steht andererseits entgegen, daß die Übertragung modulierter Daten bei modernen Anwendungen der Nachrichtentechnik eine hohe Bandbreite erfordert .
Ein systembedingter, dominanter Rauschanteil entsteht durch das Quantisierungsrauschen des ΣΔ-Modulators selbst. Der ΣΔ- Modulator steuert normalerweise den Multi-Modulus-Teiler an und bewirkt dabei ein zufälliges Umschalten zwischen ganzzah- ligen Teilerverhältnissen.
Ein Multi-Modulus-Teiler, welcher wie in dem Dokument US 6,008,703 eine Serienschaltung mehrerer Zwei-/Drei- Frequenzteiler umfaßt, bietet eine Menge ganzzahliger Teiler- werte, die sich nach der Vorschrift
mit L = Anzahl der Zwei/Drei-Teilerstufen und N0 = 2L.
Unter einem Zwei/Drei-Teiler ist dabei ein Frequenzteiler verstanden, dessen Frequenzteilerverhältnis zwischen den Teilerwerten durch 2 und durch 3 umgeschaltet werden kann. Die Steuerleitungen, mit denen der Modulator den Multi-Modulus- Teiler ansteuert, sind dabei durch das Intervall C_,._ bis C0 bezeichnet. Das quasi zufällige Umschalten des Teilerfaktors durch den ΣΔ-Modulator bei einer Variation des Teilerwertes führt bei dem beschriebenen Prinzip zu einer minimalen Schrittweite des Teilerfaktors von ΔN von 1. Dieses quasi zufällige Umschalten des Teilerfaktors bewirkt aber auch eine zeitliche Änderung der Frequenz und erzeugt dadurch einen sogenannten Frequenz- oder Phasenstörhub.
Der ΣΔ-Modulator verteilt die Leistung dieses Quantisierungsrauschens entsprechend seiner Rauschübertragungsfunktion über das Frequenzband. Das Quantisierungsrauschen wird dadurch von tiefen zu höheren Frequenzen verschoben. Dies wird auch als Rest-FM-Jitter, englisch: residual FM, oder auch als Phasen- rauschen bezeichnet. Die Größe dieses Störhubs bestimmt das
Signal-zu-Rausch-Verhältnis, englisch: SNR, signal-to-noise ratio, des frequenz- bzw. phasenmodulierten Trägersignals und wirkt sich daher auch signifikant auf die Systemeigenschaften eines derartigen Senders aus, wie beispielsweise dessen Nach- barkanalStörungen.
Zudem können Schwierigkeiten durch die bereits erwähnte geforderte Einhaltung einer spektralen Sendemaske bei praktisch allen Telekommunikationsstandards auftreten.
Die beschriebene Problematik wird bei dem erwähnten Dokument US 6,008,703 dadurch zu lösen versucht, daß die Bandbreite der Regelschleife deutlich kleiner ausgelegt wird, als es die Übertragung der modulierten Daten eigentlich erfordert. Um den dadurch bedingten Frequenzgang des Schleifenfilters zu kompensieren, werden die zu modulierenden Daten vor der Einspeisung in den ΣΔ-Modulator zunächst mit Hilfe eines Filters
digital vorkompensiert . Dabei werden hohe Frequenzanteile di gital angehoben. Ein wesentlicher Nachteil dieses Prinzips ist die dabei erforderliche, hochgenaue Anpassung zwischen dem digitalen Filter zur Kompensation und dem analogen Schleifenfilter.
Das analoge Schleifenfilter unterliegt beispielsweise Temperaturdrift-Effekten, Alterungseinflüssen, Fertigungsschwankungen et cetera. Wenn hierdurch die Bandbreite der Regel- schleife verändert wird, bewirkt die digitale Vorkompensation eine zu starke oder zu schwache Anhebung der höheren Frequenzanteile.
Eine andere Möglichkeit zur Kompensation der verringerten Schleifenbandbreite bietet die sogenannte Zweipunkt-
Modulation. Dabei werden die Modulationsdaten an zwei unterschiedlichen Einkoppelpunkten in den Phasenregelkreis eingespeist. Dies erfolgt normalerweise einerseits über den Frequenzteiler und andererseits am Eingang des gesteuerten Os- zillators. Der Modulationspunkt am Frequenzteiler weist dabei Tief aßeigenschaften auf, während der analoge Modulations- punkt am Oszillatoreingang Hochpaß-Eigenschaften hat. Somit ergibt sich in der Summe eine konstante Übertragungsfunktion für die Modulationsdaten. Problematisch ist jedoch auch bei der Zweipunkt-Modulation die Vermeidung von Fehlanpassungen zwischen dem analogen und dem digitalen Signalpfad. Umgekehrt formuliert sind bei einer Zweipunkt-Modulation die Matching- Anforderungen zwischen analogen und digitalen Signalpfaden sehr hoch.
In der Druckschrift US 6,424,192 Bϊ ist eine Fractional-N PLL gezeigt mit einem Multiple-Feedback VCO, an den ein Multiplexer angeschlossen ist. Dadurch kann bei gleichem Kanalraster die Referenzfrequenz erhöht und dadurch das Phasenrauschen des VCO verringert werden.
Aufgabe der vorliegenden Erfindung ist es, einen Phasenregelkreis mit Modulator anzugeben, bei dem Anpassungsprobleme digitaler und analoger Schaltungsteile vermieden sind und den- noch eine signifikante Verbesserung der Rauscheigenschaften erzielt werden kann.
Erfindungsgemäß wird die Aufgabe gelöst durch einen Phasenregelkreis mit Modulator, aufweisend: einen Vorwärtspfad, umfassend
- einen Phasenvergleicher mit einem ersten Eingang zum Zuführen eines Signals mit einer Bezugsfrequenz und mit einem zweiten Eingang,
- einen gesteuerten Oszillator mit einem Steuereingang, der mit einem Ausgang des Phasenvergleichers gekoppelt ist, und
- einen Frequenzteiler mit einem Signaleingang, der mit einem Ausgang des gesteuerten Oszillators verbunden ist, mit einem Ausgang, der den Signalausgang zum Abgreifen eines Signals mit einer Ausgangsfrequenz des Phasenregelkreises bildet sowie mit zumindest drei weiteren Ausgängen, ausgebildet zum Abgreifen jeweiliger, bezüglich des Signalausganges phasenverschobener Signale mit der Ausgangsfrequenz, und aufweisend einen Rückkopplungspfad umfassend
- einen Multiplexer mit mehreren, jeweils den Ausgängen des Frequenzteilers zugeordneten und damit verbundenen Eingängen, mit einem Ausgang sowie mit zumindest einem Steuereingang,
- einen Multi-Modulus-Teiler mit einem Eingang, der mit dem Ausgang des Multiplexers verbunden ist, mit einem Ausgang, der an den zweiten Eingang des Phasenvergleichers angeschlossen ist, und mit zumindest einem Steuereingang zur Vorwahl des Teilerverhältnisses und
- eine Steuereinheit, die mit den Steuereingängen des Multiplexers und des Multi-Modulus-Teilers gekoppelt ist, wobei die Steuereinheit als Sigma-Delta-Modulator ausgebildet ist .
Gemäß dem vorgeschlagenen Prinzip wird das Quantisierungsrauschen dadurch reduziert, daß die minimale Teilerschrittweite ΔN verringert ist. Diese ist gemäß dem vorgeschlagenen Prin- zip kleiner als 1, so daß der Phasenregelkreis mit einer
Schrittweite umschalten kann, welche kleiner ist als die dem Phasenvergleicher zugeführte Referenz- oder Bezugsfrequenz. Die Verringerung der minimalen Teilerschrittweite auf Werte kleiner 1 ist dabei stets auf die Ausgangsfrequenz des Pha- senregelkreises bezogen.
Die Verringerung der Schrittweite des Multi-Modulus-Teilers führt dazu, daß die Momentanfrequenz über einen kleineren Frequenzbereich variiert. Dadurch wiederum reduziert sich der FM-Störhub, da das gesamte Quantisierungsrauschen des ΣΔ-
Modulators um den Faktor der Teilerschrittverkleinerung verringert wird.
Zur Verringerung der Schrittweite ΔN wird gemäß dem vorge- schlagenen Prinzip die Ausgangsfrequenz in verschiedenen Phasenlagen abgegeben, zwischen denen bezüglich der Rückführung in den Rückführungszweig umgeschaltet wird.
Gemäß dem vorgeschlagenen Prinzip kann folglich mit Vorteil die Bandbreite der Regelschleife so groß wie die Modulationsbandbreite festgelegt werden. Somit kann sowohl eine digitale Vorkompensation als auch eine Zweipunkt-Modulation entfallen. Demnach treten keine Fehlanpassungen durch Drifteffekte im Analogteil auf.
Gemäß einer bevorzugten Weiterbildung des vorgeschlagenen Prinzips ist als Frequenzteiler im Vorwärtszweig ein durch Zwei-Frequenzteiler vorgesehen, der die Oszillatorfrequenz halbiert und als Ausgangsfrequenz des Regelkreises abgibt.
Demgemäß wird der gesteuerter Oszillator so ausgelegt, daß "er auf der doppelten Ausgangsfrequenz schwingt .
Frequenzteiler durch zwei sind besonders präzise und mit geringem Aufwand implementier- und integrierbar. Beispielsweise können D-Flip-Flops als Frequenzhalbierer verwendet werden.
Gemäß einer weiteren, bevorzugten Ausführungsform der vorliegenden Erfindung hat der Frequenzteiler vier Ausgänge, an denen insgesamt vier zueinander in Schritten von 90° phasenverschobene Signale bereitgestellt werden, welche jeweils die Ausgangsfrequenz haben. Der Einsatz von vier Signalen mit den Phasenlagen 0°, 90°, 180° und 270° bietet eine auf die Ausgangsfrequenz bezogene Teilerschrittweite ΔN von 0,25. Dadurch wird der FM-Störhub um den Faktor 4 verringert. Dies entspricht einer spektralen Absenkung des Phasenrauschens um 12 dB.
Besonders vorteilhaft kann zur Erzeugung der vier phasenverschobenen Signale ein rückgekoppeltes Master-Slave-D-Flip- Flop verwendet werden. An einem derartigen Flip-Flop stehen ohnehin inhärent vier Signale mit den Phasenlagen 0°, 90°, 180° und 270° zur Verfügung.
Verallgemeinert kann anstelle der Schrittweite ΔN von 0,25 auch jede andere Schrittweite mit dem vorgeschlagenen Prinzip erzielt werden, die der Vorschrift ΔN = l:m genügt, wobei m eine ganze Zahl ist. Demnach kann eine beliebige Schrittweite, die dem Kehrwert einer ganzen Zahl entspricht, eingestellt werden. Hierfür werden durch Frequenzteilung aus dem Oszillatorsignal m Signale mit unterschiedlicher Phasenlage und einer Schrittweite zueinander von 360° geteilt durch die Anzahl m der Signale bereitgestellt.
Wenn lediglich eine minimale Schrittweite ΔN von 0,5 bereitgestellt werden soll, kann der Frequenzteiler im Vorwärtspfad als Inverter ausgeführt sein, der inhärent die erforderlichen Phasenlagen von 0° und 180° erzeugt.
Zur Ansteuerung des Multiplexers durch die Steuereinheit, welche ein ΣΔ-Modulator ist, werden bevorzugt die zwei geringwertigsten Bits, die der ΣΔ-Modulator abgibt, verwendet. Diese werden auch als LSB, least significant bit, bezeichnet. Zwei Bit genügen, um zwischen den bevorzugten vier phasenverschiedenen Signalen umschalten zu können.
Im Vorwärtspfad ist zur Kopplung des Phasenvergleichers mit dem Oszillator bevorzugt ein Schleifenfilter vorgesehen. Das Schleifenfilter ist dabei gemäß dem vorgeschlagenen Prinzip bevorzugt für eine Regelbandbreite des Phasenregelkreises ausgelegt, die so groß ist wie die Modulationsbandbreite.
Bei dem vorliegenden Phasenregelkreis ist die Schleifenband- breite bevorzugt so groß, daß eine Modulation über den Sigma- Delta-Modulator und/oder die Steuereinheit möglich ist.
Weitere Einzelheiten und vorteilhafte Ausgestaltungen des vorgeschlagenen Prinzips sind Gegenstand der Unteransprüche.
Die Erfindung wird nachfolgend an mehreren Ausführungsbei- spielen anhand der Zeichnungen näher erläutert.
Es zeigen:
Figur 1 ein Ausführungsbeispiel eines erfindungsgemäßen Phasenregelkreises mit Modulator anhand eines Blockschaltbildes ,
Figur 2 Signalverläufe ausgewählter Signale bei einer Schaltung gemäß Figur 1,
Figur 3 eine Weiterbildung der Schaltung von Figur 1 angewandt auf ein DECT- bzw. WDCT-System und
Figur 4 das Prinzipschaltbild einer ΣΔ-PLL gemäß Stand der Technik.
Figur 1 zeigt einen Phasenregelkreis mit einem Phasenvergleicher 1 mit zwei Eingängen und einem Ausgang. An einen der beiden Eingänge des Phasendetektors 1 ist ein Referenzfre- quenzgenerator anschließbar, der eine Bezugsfrequenz fref liefert, hier nicht eingezeichnet. An den Ausgang des Phasendetektors 1 ist über eine Ladungspumpenschaltung 2 ein Schleifenfilter 3 angeschlossen, welches als Tiefpaß ausgeführt ist. An den Ausgang des Schleifenfilters 3 ist der Steuereingang eines spannungsgesteuerten Oszillators 4 angeschlossen. Der Ausgang des spannungsgesteuerten Oszillators 4, an dem ein Signal mit einer Oszillatorfrequenz fVco ke- reitgestellt wird, ist an einen Frequenzteiler 5 angeschlossen. Der Frequenzteiler 5 ist als rückgekoppeltes Master- Slave-D-Flip-Flop ausgebildet und hat vier Ausgänge. Die vier Ausgänge des Frequenzteilers 2, der eine Frequenzhalbierung bewirkt, sind alle ausgelegt zum Abgreifen der Ausgangsfrequenz fσut' welche der halben Oszillatorfrequenz fVco entspricht. Die an den vier Ausgängen des Frequenzteilers 5 ab- greifbaren Signale weisen jedoch zueinander einen Phasenversatz von jeweils 90° auf. Einer der vier Ausgänge des Frequenzteilers 5, an den ein Ausgangsverstärker 6 angeschlossen ist, bildet den Ausgang des Phasenregelkreises.
Die vier Ausgänge des Frequenzteilers 2 sind an vier jeweils ihnen zugeordneten Eingängen eines 4:1 Multiplexers 7 angeschlossen. Die hierbei übermittelten, jeweils um 90° zueinander phasenverschobenen Signale sind mit I, Q, I' und Q' bezeichnet . Zwischen den Signalen I und I ' besteht eine Phasen- Verschiebung von 180°, während zwischen den orthogonalen Komponenten I und Q eine Phasenverschiebung von 90° existiert. Der Ausgang des Multiplexers 7 ist an den Eingang eines Mul- ti-Modulus-Teilers 8 angeschlossen, dessen Ausgang wiederum an einen weiteren Eingang des Phasendetektors 1 zur Übermitt- lung eines Signals mit heruntergeteilter Frequenz f^i angekoppelt ist. Multiplexer 7 und Multi-Modulus-Teiler 8 werden von einem ΣΔ-Modulator 9, 10 angesteuert. Hierfür weist der
ΣΔ-Modulator 9 eine Vielzahl von Steuerausgängen auf, von denen zwei an eine Steuereinheit 10 angeschlossen sind, deren Ausgang mit dem Steuereingang des Multiplexers 7 verbunden ist. Mit dem Steuereingang des Multi-Modulus-Teilers sind ei- ne der Anzahl der Teilerstufen entsprechende Zahl von Steuerleitungen zwischen ΣΔ-Modulator 9 und Teiler 8 geschaltet.
Bei der vorgeschlagenen ΣΔ-fractional N-PLL schwingt der Oszillator 4 auf der doppelten Ausgangsfrequenz fout • Gesteuert wird der Oszillator durch ein Vergleichsergebnis einer Bezugsfrequenz fref und der heruntergeteilten, rückgekoppelten Frequenz f^iv D;"-e Besonderheit des beschriebenen Prinzips liegt zum einen darin, daß ein zusätzlicher Frequenzteiler im Vorwärtspfad der Phasen-Regelschleife, nämlich Frequenzteiler 5, vorgesehen ist. Dieser stellt die Ausgangsfrequenz in vier verschiedenen Phasenlagen bereit, zwischen denen mit Multiplexer 7 ausgewählt werden kann. Bezogen auf die Ausgangsfrequenz fQut ergibt sich damit eine auf das Teilerverhältnis bezogene Schrittweite ΔN < 1. Gemäß der vorgeschlagenen PLL ist es möglich, nicht nur in Frequenzschritten umzuschalten, die durch die Bezugsfrequenz fref vorgegeben sind, von in diesem Beispiel 40 MHz, sondern in durch den Faktor 0,25 bedingten Schrittweiten von vorliegend 10 MHz.
Mit der geringeren Schrittweite variiert die Momentanfrequenz über einen kleineren Frequenzbereich, so daß sich auch das Quantisierungsrauschen um den Faktor der Teilerschrittverkleinerung verringert . Bei Verwendung von vier Phasenlagen wird eine Teilerschrittweite ΔN von 0,25 erzielt. Dies be- wirkt eine Reduzierung des Störhubs um den Faktor 4, was einer spektralen Absenkung des Phasenrauschens um 12 dB entspricht .
Die zwei geringwertigsten Bits Cl, C0 des ΣΔ-Modulators wer- den zum Ansteuern des Multiplexers über Steuereinheit 10 verwendet. Liegt an diesen beiden Eingangsbits das Wort 01 an, so wird durch 0,25 geteilt, indem innerhalb eines gesamten
Teilerzyklusses l:fdivum eine Eingangsphase weitergeschaltet wird.
Dieser Zustand, bei dem die Eingangsphase um 90° verschoben ist und sich bei der Ausgangsphase eine Schrittweite ΔN von 0,25 ergibt, ist in Figur 2 mit a) bezeichnet. Sind die Eingangsbits Cl, C0 gleich dem Wort 10, so wird durch 0,5 geteilt, indem innerhalb eines gesamten Teilerzyklusses um zwei Phasen, also 180°, weitergeschaltet wird. Dies ist in Figur 2 mit dem Buchstaben b) bezeichnet. Entsprechend ergibt sich bei den beiden LSB Cl, CO = 11 eine Teiler-Schrittweite ΔN gleich 0,75, was in Figur 2 bezüglich Eingangs- und Ausgangsphasenlage mit dem Buchstaben c) in der jeweils untersten Zeile der Darstellung gezeigt ist.
Das vorgeschlagene Prinzip zeigt ein Senderkonzept mit hoher spektraler Reinheit, das zur Erzeugung frequenz- und/oder phasenmodulierter Signale oder alternativ als Frequenz- Synthesizer verwendet werden kann. Bei dem beschriebenen Prinzip wird die volle Modulationsbandbreite über die Phasen- regelschleife übertragen. Um diese hohe Bandbreite zu ermöglichen, ist das Quantisierungsrauschen des ΣΔ-Modulators wie erläutert reduziert. Dies ist dadurch möglich, daß der VCO auf der doppelten Ausgangsfrequenz fout arbeitet und durch einen anschließenden Durch-Zwei-Frequenzteiler insgesamt vier in Schritten von 90° zueinander phasenverschobene Signale erzeugt werden.
Mit den dadurch bereitgestellten Phasenlagen kann eine Auflö- sung der Teilerschritte von ΔN = 0,25 erzielt werden, so daß gegenüber einer herkömmlichen Architektur mit der Schrittweite ΔN = 1 das Phasenrauschen, bedingt durch das Umschalten des Multi-Modulus-Teilers, um 12 dB abgesenkt werden kann. Das vorgeschlagene Prinzip vermeidet dabei mit Vorteil das Erfordernis einer genauen Anpassung zwischen Analog- und Digitalteilen der Schaltung, wie es beispielsweise bei einer Zweipunktmodulation auftreten würde.
Figur 3 zeigt ein Anwendungsbeispiel des beschriebenen Prinzips gemäß der Erfindung, bei dem das Sendekonzept dahingehend weitergebildet und ausgelegt ist, daß es zugleich für Funksender gemäß dem DECT (Digital Enhanced Cordless Telecom- munication) -Standard in einem Frequenzbereich von 1880 MHz bis 1900 MHz und für WDCT, welches im ISM (Industrial Scienti- fic and Medical) -Band von 2,4 bis 2,48 GHz arbeitet, verwendet werden kann.
Da die Schaltung von Figur 3 mit derjenigen von Figur 1 in Aufbau und vorteilhafter Funktionsweise weitgehend übereinstimmt, wird diese Beschreibung insoweit nicht wiederholt.
Bei der Schaltung von Figur 3 umfaßt der Multi-Modulus-Teiler eine Teilerkette mit fünf in Serie geschalteten Zwei/Drei- Frequenzteilerstufen, welche jeweils zwischen den Teilerwerten 2 und 3 umschaltbar sind. Hierdurch ergibt sich ein Bereich der einstellbaren Teilerwerte von N gleich 32 bis N gleich 63.
Der ΣΔ-Modulator 9 ist mit dem Multi-Modulus-Teiler 8 über fünf Steuerleitungen C2 bis C6 verbunden, von denen je eine Steuerleitung je eine Frequenz-Teilerstufe ansteuert. Zwei zusätzliche Steuerleitungen, nämlich die beiden geringwertigsten Bits, C0 und Cl, steuern über das Steuergerät 10 den Multiplexer 7 an. Eingangsseitig am ΣΔ-Modulator 9 ist ein Summierglied 11 vorgesehen, welches zwei Eingänge hat. An einem ersten Eingang ist ein Kanalwort und an einem zweiten sind digitale Modulationsdaten zuführbar. Das Kanalwort dient dabei zur Einstellung des gewünschten Sendekanals.
Der VCO 4 weist vorliegend eine Bandumschaltung auf und erzeugt Frequenzen im Bandbereich 3,8 GHz und 4,9 GHz, jeweils die doppelten Frequenzen der Frequenzbänder von DECT und ISM- Band. Diese liegen bei circa 1,9 GHz beziehungsweise bei circa 2,45 GHz. Berücksichtigt man neben den Teilerverhältnissen
N von 32 bis 63 des Multi-Modulus-Teilers 8 zusätzlich die mit dem Frequenzteiler 5 und Multiplexer 7 möglichen Schrittweiten ΔN von 0,25, so ergibt sich insgesamt für die beschriebene ΣΔ-fractional N-PLL, daß Teilerwerter von 32 bis 63,75 mit einer Schrittweite von 0,25 einstellbar sind.
Die Phasenregelschleife, die in Figur 4 gezeigt ist, wurde bereits in der Beschreibungseinleitung beschrieben.
Bezugszeichenliste
1 Phasendetektor
2 Ladungspumpe 3 Schleifenfilter
4 Oszillator, gesteuert
5 : 2-Frequenzteiler
6 Ausgangsverstärker
7 Multiplexer 8 Multi-Modulus Teiler
9 ΣΔ-Modulator
10 Steuereinheit
11 Summierglied
N Teilungsfaktor L Teilerstufenanzahl fref Bezugsfrequenz ^out Ausgangsfrequenz fvco Oszillatorfrequenz ΔN minimale Schrittweite