DE102013005055A1

DE102013005055A1 - Erzeugen einer abgestimmten Frequenzausgabe aus einem Signalgenerator

Info

Publication number: DE102013005055A1
Application number: DE102013005055.3A
Authority: DE
Inventors: Duncan Angus McLeod; Michael John Story
Original assignee: Cambridge Silicon Radio Ltd
Current assignee: Qualcomm Technologies International Ltd
Priority date: 2012-12-04
Filing date: 2013-03-22
Publication date: 2014-06-05
Also published as: US8803574B2; GB2509188A; US20140152354A1; GB201301211D0

Abstract

Ein Verfahren zum Abstimmen der Frequenz eines erzeugten Signals zur Bildung eines Ausgangssignals, welches umfasst: Bilden des erzeugten Signals bei einem Signalgenerator; Vergleichen eines Rückkopplungssignals mit einem Referenzsignal und Erzeugen eines Steuersignals in Abhängigkeit von diesem Vergleich, wobei das Rückkopplungssignal unter Verwendung des Ausgangssignals erzeugt wird; und Erzeugen des Ausgangssignals durch Ausführen einer Frequenzteilungsoperation in Abhängigkeit vom erzeugten Signal und einem Teilungsfaktor, wobei der Teilungsfaktor in Abhängigkeit vom Steuersignal bestimmt wird.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft das Erzeugen eines frequenzabgestimmten Signals aus einem Signalgenerator.
Hintergrund
Eine häufige Komponente in vielen drahtlosen Kommunikationsvorrichtungen ist der Phasenregelkreis (PLL). Typische Anwendungen von PLL umfassen zum Beispiel FM-Demodulatoren zur Verwendung in Funksendern/-empfängern und Frequenzsynthesizern für drahtlose Kommunikationsvorrichtungen für vielfältige Kommunikationsprotokolle, zum Beispiel Bluetooth.
Allgemein gesprochen ist ein PLL eine Schaltung, die Rückkopplung benutzt, um die Frequenz eines erzeugten Signals zu steuern. PLL können verwendet werden, um ein Ausgangssignal mit einer Frequenz zu erzeugen, die ein Vielfaches der Frequenz eines Referenzsignals ist. Das Vielfache könnte ein ganzzahliges Vielfaches sein. Als Alternative könnte das Vielfache ein irrationales Vielfaches sein. Eine andere häufige Verwendung von PLL ist die Erzeugung eines Signals mit einer Frequenz, die Änderungen der Frequenz eines Referenzsignals verfolgt. Wenn ein PLL die Frequenz des Referenzsignals verfolgt und ein Signal mit einer Frequenz ausgibt, das ein bekanntes Vielfaches dieser Referenzfrequenz ist, sagt man, dass der PLL auf das Referenzsignal ”eingerastet” ist.
Typischerweise enthält ein PLL eine bestimmte Form von steuerbarem Oszillator, der auf ein Eingangssignal reagiert, und einen Phasendetektor zum Bestimmen der Phasendifferenz zwischen einem Referenzsignal und einem aus dem Oszillator erzeugten Signal. Der Phasendetektor gibt ein Signal in Abhängigkeit von der gemessenen Phasendifferenz aus und dieses Signal wird zur Steuerung der Ausgabe des Oszillators verwendet. 1 zeigt ein Blockdiagramm eines beispielhaften PLL, der verwendet wird, um ein Ausgangssignal mit einer Frequenz zu erzeugen, die ein ganzzahliges Vielfaches der Frequenz eines Referenzsignals ist. In 1 werden ein Referenzsignal S₀ der Frequenz F₀ und ein Signal S₂ der Frequenz F₂ in ein Phasendetektormodul 101 eingegeben. Das Phasendetektormodul bestimmt die Phasendifferenz zwischen den Signalen S₀ und S₂ und gibt ein Fehlersignal in Abhängigkeit von dieser Differenz in ein Tiefpassfilter (LPF) 102 aus. Das Ausgangssignal des Tiefpassfilters ist ein gefiltertes Fehlersignal, das in den Steuereingang eines Oszillators 103 eingegeben wird. Der Oszillator gibt ein Signal S₁ mit einer Frequenz F₁ in Abhängigkeit von dem empfangenen Eingangssignal aus. Das Signal S₁ wird in ein Teilermodul 104 eingegeben. Das Ausgangssignal des Teilers ist das Signal S₂, das ins Phasendetektormodul 101 rückgekoppelt wird. Wenn die Phasendifferenz zwischen dem Referenzsignal und dem Ausgangssignal des Oszillators konstant gehalten wird oder null ist, ist die Frequenz des Ausgangssignals relativ zum Referenzsignal fest. Dies ist als Phasenrastung oder Frequenzrastung bekannt.
Als Alternative kann ein Frequenzdetektor anstelle eines Phasendetektors verwendet werden. Ein Frequenzdetektor gibt ein Fehlersignal in Abhängigkeit von der Frequenzdifferenz zwischen zwei Eingangssignalen aus. Falls die Frequenz der zwei Eingangssignale gleich ist (d. h. Frequenzrastung aufgetreten ist), gibt der Frequenzdetektor ein Null-Fehlersignal aus. Im Gegensatz dazu kann ein Phasendetektor ein endliches, von null verschiedenes Fehlersignal ausgeben, wenn Frequenzrastung aufgetreten ist.
Tiefpassfilter (LPF), wie etwa das LPF 102 in 1, werden oft in PLL verwendet, um die Dynamik der Schleife zu steuern, wie zum Beispiel, wie die Schleife auf Änderungen der Frequenz des Eingangsreferenzsignals oder Änderungen im Teiler reagiert. Die Grenzfrequenz des Tiefpassfilters (d. h. die Frequenz eines Signals, bei der signifikante Dämpfung beginnt) wirkt sich auf den sogenannten Einfangbereich aus. Der Einfangbereich ist definiert als das Band von Frequenzen, über das die Eingangssignalfrequenz variieren kann und immer noch bewirkt, dass der PLL von einem nicht eingerasteten Zustand aus einrastet. In der Praxis ist es deshalb oft wünschenswert, über einen großen Einfangbereich zu verfügen, damit Einrastung über einen großen Bereich von Referenzsignalfrequenzen auftreten kann. Der Entwurf des Tiefpassfilters ist oft eine schwierige Aufgabe und hängt von verschiedenen Faktoren ab. Falls zum Beispiel die Grenzfrequenz zu niedrig ist, wird der Einfangbereich verringert. Eine niedrige Grenzfrequenz hat jedoch den Vorteil, dass die Reaktion des PLL auf Eingangsrauschen verringert ist und die Reaktion der Schleife auf plötzliche Änderungen der Eingangsfrequenz (was als die Transientenantwort bekannt ist) gedämpft wird.
Ein Teiler, wie etwa der Teiler 104 in 1, wird in einem PLL verwendet, um ein Ausgangssignal mit einer Frequenz zu erzeugen, die ein bestimmtes Vielfaches der Referenzsignalfrequenz ist. Das Vielfache könnte abhängig von der Art des Teilers ein rationales Vielfaches oder ein irrationales Vielfaches sein. Bei einem Teiler mit Teilungsfaktor N hängt die Ausgangsfrequenz F₂ durch die folgende Gleichung mit der Eingangsfrequenz F₁ zusammen:
Es folgt nun eine einfache Beschreibung der Funktionsweise eines Teilers in einem PLL. Ein Eingangssignal S₀ der Frequenz F₀ wird in einen Phasendetektor geleitet. Das Ausgangssignal des Phasendetektors wird gefiltert und in einen Oszillator eingegeben, der ein Ausgangssignal S₁ mit der Frequenz F₁ produziert. Das Signal S₁ wird in den Teiler eingegeben, der ein Signal S₂ mit der Frequenz F₂ produziert, derart, dass F₂ durch die Gleichung F₂ = F₁/N mit F₁ zusammenhängt. Die Signale S₂ und S₀ werden dann in den Phasendetektor eingegeben, der abhängig von dem Wert der Phasendifferenz zwischen den zwei Signalen ein Fehlersignal produziert. Frequenz ist die Zeitableitung der Phase; deshalb entspricht null Frequenzdifferenz zwischen den Signalen S₂ und S₀ einer konstanten Phasendifferenz, die nicht unbedingt gleich null ist. Falls der Phasendetektor eine konstante Phasendifferenz misst, müssen die Frequenzen der zwei Eingangssignale gleich sein, das heißt F₀ = F₂. Da die Frequenz des Ausgangssignals S₁ des Oszillators durch die Gleichung F₁ = F₂N mit der Frequenz des Signals S₂ zusammenhängt, hängt das Ausgangssignal des Oszillators mit dem Eingangsreferenzsignal S₀ durch die Gleichung F₁ = E₀N (2) zusammen, d. h., der Effekt eines Teilers in einem PLL besteht darin, ein Ausgangssignal zu produzieren, das eine Frequenz aufweist, die ein definiertes Vielfaches der Frequenz des Eingangsreferenzsignals ist.
PLL können entweder in digitalen oder analogen Schaltungen implementiert werden. Eine analoge PLL-Schaltung benutzt typischerweise einen analogen Phasendetektor und einen spannungsgesteuerten Oszillator (VCO). Ein VCO ist ein elektronischer Oszillator, der ein Ausgangssignal mit einer Frequenz erzeugt, die durch eine angelegte Gleichspannung variiert werden kann. Der VCO weist einen Verstärkungsfaktor K_v auf, der in der Einheit Hz/V ausgedrückt wird. Die Ausgangsfrequenz F_out eines VCO kann über den Verstärkungsfaktor K_v ausgedrückt werden als: F_out = F_c + K_v(V_in) (3)
Hier ist V_in die angelegte Spannung an den VCO und F_c ist die VCO-Offsetfrequenz.
Ein PLL mit einem digitalen Phasendetektor ist als ein digitaler PLL (DPLL) bekannt. Ein DPLL kann immer noch einen VCO wie in einem analogen PLL implementieren, kann aber digitale Phasendetektoren verwenden. In einem typischen digitalen Phasendetektor werden die Eingangssignale in digitale Rechtecksignale umgewandelt, und ein Zähler ist dafür ausgelegt, sich beim Vorübergehen einer ansteigenden Flanke des Eingangsreferenzsignals um einen bekannten Betrag zu inkrementieren und sich beim Vorübergehen einer ansteigenden Flanke des zweiten Eingangssignals um einen möglicherweise anderen bekannten Betrag zu dekrementieren. Die Ausgabe des Zählers kann, möglicherweise nach zusätzlicher Filterung, einen Digital-Analog-Umsetzer (DAC) ansteuern, und das Ausgangssignal des DAC könnte geeigneterweise proportional zum Integral der Phasendifferenz zwischen den zwei Eingangssignalen sein. Zum Beispiel könnte die Ausgabe des Zählers in einen DAC eingegeben werden und die Eingabe oder Ausgabe des DAC könnte tiefpassgefiltert werden.
Bei praktischen Implementierungen von elektronischen Schaltungen ist es nahezu immer erwünscht, die physische Größe der Schaltung zu verringern. Die fortgesetzte Verringerung der Größe von Transistoren und digitalen Logikgattern zur Verwendung in integrierten Schaltungen hat zu einer drastischen Verringerung der Größe von digitalen Schaltungen geführt. Eine kleinere Schaltung nimmt weniger Fläche auf einem Chip ein und ist daher billiger zu produzieren. Analoge Schaltungen lassen sich dagegen mit abnehmender Größe von Komponenten nicht so effektiv herunter skalieren, was zu Problemen beim Integrieren von analogen und digitalen Komponenten auf einer einzigen integrierten Schaltung führen kann.
Zu Problemen, die aus der Integration von analogen und digitalen Komponenten auf einer einzigen integrierten Schaltung entstehen, gehören zum Beispiel die nichtlineare Beziehung zwischen der Spannung und der Oszillatorfrequenz, die ein Submikrometer-VCO aufweist, und die Kopplung von digitalem Rauschen an die rauschempfindlichen analogen Komponenten durch das Substrat. Zusätzlich sind VCO anfällig für das Produzieren von unerwünschtem Rauschen. Der Grund dafür besteht darin, dass jegliches in einem Eingangssignal anwesendes Rauschen um den Verstärkungsfaktor K_v des VCO verstärkt wird und sich in Phasenrauschen umsetzt. Um das Phasenrauschen minimal zu halten, ist es deshalb notwendig, den Verstärkungsfaktor K_v so niedrig wie möglich zu halten. Mit Bezug auf Gleichung (3) ist jedoch zu sehen, dass ein großer Verstärkungsfaktor erforderlich ist, damit der VCO über einen großen Abstimmbereich arbeitet. Typischerweise werden diese Entwurfskonflikte durch Implementierung von mehreren digital auswahlbaren Einfangbereichen überwunden, wobei unter Verwendung eines Auswahlmechanismus ein geeigneter Einfangbereich ausgewählt wird. Die Verwendung eines VCO auf einer integrierten Schaltung erfordert deshalb große Entwurfsbemühungen, um effektiv zu arbeiten, und zieht aus der fortgesetzten Verringerung der Größe digitaler Komponenten keinen Nutzen.
Somit wird eine verbesserte Integration zwischen analogen und digitalen Komponenten zur Verwendung in einem PLL benötigt.
Kurzfassung der Erfindung
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Abstimmen der Frequenz eines erzeugten Signals zur Bildung eines Ausgangssignals bereitgestellt, umfassend: Bilden des erzeugten Signals bei einem Signalgenerator; Vergleichen eines Rückkopplungssignals mit einem Referenzsignal und Erzeugen eines Steuersignals in Abhängigkeit von diesem Vergleich, wobei das Rückkopplungssignal unter Verwendung des Ausgangssignals erzeugt wird; und Erzeugen des Ausgangssignals durch Ausführen einer Frequenzteilungsoperation in Abhängigkeit von dem erzeugten Signal und einem Teilungsfaktor, wobei der Teilungsfaktor in Abhängigkeit von dem Steuersignal bestimmt wird.
Geeigneterweise könnte der Signalgenerator keine Eingänge aufweisen.
Geeigneterweise umfasst die Frequenzteilungsoperation ein Ausführen einer Vielzahl von Frequenzteilungen am erzeugten Signal, wobei bei jeder der Vielzahl von Frequenzteilungen das erzeugte Signal durch einen Zwischenwert frequenzgeteilt wird, derart, dass der Mittelwert der Zwischenwerte für die Frequenzteilungsoperation gleich dem Teilungsfaktor ist.
Geeigneterweise wird die Frequenzteilungsoperation von einer Teilereinheit ausgeführt. Die Teilereinheit könnte einen Fehlerformer umfassen. Die Teilereinheit könnte einen Rauschformer umfassen.
Geeigneterweise werden das Rückkopplungssignal und das Referenzsignal verglichen und in Abhängigkeit von diesem Vergleich ein Fehlersignal erzeugt. Das Fehlersignal könnte gefiltert und integriert werden, um das Steuersignal zu erzeugen.
Das Steuersignal könnte geeigneterweise in die Teilungseinheit eingegeben werden, um den Teilungsfaktor zur Verwendung bei der Frequenzteilungsoperation zu erzeugen.
Das Verfahren könnte ferner umfassen: Modulieren des Steuersignals, um ein moduliertes Steuersignal zu erzeugen; Eingeben des modulierten Steuersignals in die Teilereinheit; Erzeugen eines Teilungsfaktors in Abhängigkeit von dem modulierten Steuersignal; und Erzeugen des Ausgangssignals durch Ausführen der Frequenzteilungsoperation in Abhängigkeit von dem Teilungsfaktor, wobei das Ausgangssignal moduliert ist.
Das Rückkopplungssignal könnte das Ausgangssignal sein.
Das durch Ausführen der Frequenzteilungsoperation erzeugte Ausgangssignal könnte geeigneterweise eine Frequenz gleich der Frequenz des erzeugten Signals, geteilt durch den Teilungsfaktor, aufweisen.
Das Verfahren könnte umfassen: Erzeugen des Ausgangssignals durch Ausführen der Frequenzteilungsoperation, um ein frequenzgeteiltes Signal zu erzeugen; Eingeben des frequenzgeteilten Signals in einen Phasenregelkreis (PLL); und Bilden des Ausgangssignals bei einem Signalgenerator im Phasenregelkreis.
Das frequenzgeteilte Signal könnte als das Referenzsignal des Phasenregelkreises wirken.
Das Verfahren könnte ferner ein Erzeugen einer Vielzahl von Ausgangssignalen umfassen, wobei jedes der Vielzahl von Ausgangssignalen durch Ausführen einer jeweiligen Frequenzteilungsoperation in Abhängigkeit von dem erzeugten Signal und einem jeweiligen Teilungsfaktor erzeugt wird.
Die jeweiligen Teilungsfaktoren für jedes der Vielzahl von Ausgangssignalen könnten geeigneterweise in Abhängigkeit von dem Steuersignal bestimmt werden.
Das Steuersignal könnte geeigneterweise modifiziert werden, um eine Vielzahl von modifizierten Steuersignalen zu produzieren, und jedes der Vielzahl der modifizierten Steuersignale könnte modelliert und in eine jeweilige Teilereinheit eingegeben werden, um den jeweiligen Teilungsfaktor zu erzeugen.
Jedes der Vielzahl von Ausgangssignalen könnte geeigneterweise eine Frequenz gleich dem erzeugten Signal, geteilt durch den jeweiligen Teilungsfaktor, aufweisen.
Das Verfahren könnte umfassen: Erzeugen einer Vielzahl von Ausgangssignalen, wobei jedes der Vielzahl von Ausgangssignalen durch Ausführen einer jeweiligen Frequenzteilungsoperation erzeugt wird; Eingeben jedes der jeweiligen frequenzgeteilten Signale in einen jeweiligen Phasenregelkreis; und Bilden jedes der Vielzahl von Ausgangssignalen bei einem Signalgenerator im jeweiligen Phasenregelkreis.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird eine Vorrichtung zum Frequenzabstimmen eines erzeugten Signals zur Bildung eines Ausgangssignals bereitgestellt, umfassend: einen Signalgenerator, ausgelegt zum Ausgeben des erzeugten Signals; eine Vergleichseinheit, ausgelegt zum Vergleichen eines Rückkopplungssignals mit einem Referenzsignal und ferner ausgelegt zum Erzeugen eines Fehlersignals in Abhängigkeit von dem Vergleich, wobei das Rückkopplungssignal von dem Ausgangssignal abhängig ist; und eine Frequenzteilereinheit, ausgelegt zum Ausführen einer Frequenzteilungsoperation zum Erzeugen des Ausgangssignals in Abhängigkeit von dem erzeugten Signal und von einem Teilungsfaktor, wobei der Teilungsfaktor von dem Fehlersignal abhängig ist.
Die Teilereinheit könnte ausgelegt sein zum Ausführen der Frequenzteilungsoperation zum Erzeugen des Ausgangssignals, um ein frequenzgeteiltes Signal zu erzeugen; und Eingeben des frequenzgeteilten Signals in einen Phasenregelkreis, wobei der Phasenregelkreis einen Signalgenerator umfasst, der zum Erzeugen des Ausgangssignals ausgelegt ist.
Die Vorrichtung könnte ferner umfassen: eine Vielzahl von Frequenzteilereinheiten zum Erzeugen einer Vielzahl von Ausgangssignalen, wobei jede der Vielzahl von Frequenzteilereinheiten ausgelegt ist zum Ausführen einer Frequenzteilungsoperation zur Erzeugung eines der Vielzahl von Ausgangssignalen in Abhängigkeit von dem erzeugten Signal und von einem jeweiligen Teilungsfaktor, wobei jeder der jeweiligen Teilungsfaktoren von dem Fehlersignal abhängig ist.
Beschreibung der Zeichnungen
Die Erfindung wird nun anhand von Beispielen unter Bezugnahme auf die folgenden Zeichnungen beschrieben. Es zeigen:
1 ein Blockschaltbild eines herkömmlichen Phasenregelkreises.
2 ein Blockschaltbild einer Schaltung zum Produzieren eines frequenzabgestimmten Ausgangssignals.
3 ein Blockschaltbild einer alternativen Schaltung zum Produzieren eines frequenzabgestimmten Ausgangssignals.
4 ein Blockschaltbild einer Schaltung zum Produzieren einer Vielzahl von frequenzabgestimmten Ausgangssignalen.
5 ein Blockschaltbild einer Schaltung zum Produzieren eines frequenzabgestimmten Ausgangssignals aus einem eingerasteten Oszillator.
6 ein Blockschaltbild einer beispielhaften auf Datenverarbeitung basierenden Vorrichtung, in der die mit Bezug auf 2 bis 5 beschriebene Vorrichtung implementiert werden könnte.
Ausführliche Beschreibung
Die nachfolgend beschriebene Vorrichtung stellt ein Mittel zum Produzieren eines frequenzabgestimmten Ausgangssignals aus einem Signalgenerator bereit. Insbesondere kann die Frequenz des Ausgangssignals auf einen durch den Benutzer vorbestimmten Wert abgestimmt werden und erfordert nicht, dass der Signalgenerator auf ein Referenzsignal ”eingerastet” ist, so wie es bei herkömmlichen Phasenregelkreisen (PLL) der Fall ist.
Ein häufiger Ansatz zur Erzeugung eines frequenzabgestimmten Ausgangssignals ist die Verwendung eines Phasenregelkreises (PLL). Ein PLL umfasst eine Rückkopplungsschleife, die die Ausgabe aus einem steuerbaren Signalgenerator mit einem Referenzsignal vergleicht. Typischerweise geschieht dies durch Vergleichen der Phase der zwei Signale. Ein von der gemessenen Phasendifferenz zwischen den zwei Signalen abhängiges Fehlersignal wird verwendet, um den Signalgenerator so zu steuern, dass das Ausgangssignal des Signalgenerators in bessere Phasenausrichtung mit dem Referenzsignal gebracht wird. Falls sich die zwei Signale in Phasenausrichtung befinden oder eine konstante Phasendifferenz zwischen ihnen besteht, weisen die zwei Signale dieselbe Frequenz auf. Der Signalgenerator könnte die Form eines Oszillators, zum Beispiel eines spannungsgesteuerten Oszillators (VCO), annehmen. Ein Grundprinzip des PLL besteht darin, dass ein Ausgangssignal mit einer gewünschten Frequenz durch Steuern eines Oszillators mittels eines Rückkopplungssignals produziert wird. Die Eingangsleitung in den Oszillator ist als ”Abstimmleitung” bekannt. Geeigneterweise ist die Abstimmleitung ein Draht. Die Abstimmleitung sendet ein durch geeignete Schaltungen erzeugtes Signal zum Steuern der Frequenz des Oszillators. Bei dem in 1 abgebildeten beispielhaften PLL sendet die Abstimmleitung ein Signal, das durch einen Phasendetektor, ein Teilermodul und ein Tiefpassfilter erzeugt wird. Die Abstimmleitung ist eine potentielle Rauschquelle; zum Beispiel wird bei der in 1 gezeigten Schaltung jegliches in dem Phasendetektor, dem Teilermodul oder dem Tiefpassfilter erzeugtes Rauschen in dem durch die Abstimmleitung gesendeten Signal anwesend sein.
PLL können entweder in digitaler oder in analoger Form implementiert werden. Analoge PLL enthalten oft einen VCO. Bestimmte digitale PLL(DPLL)-Entwürfe enthalten auch einen VCO, zusammen mit geeigneten Analog-Digital-Umsetzern (ADC) und Digital-Analog-Umsetzern (DAC). Da die Ausgabe eines Oszillators in einem PLL auf ein Eingangssignal reagiert, kann die Abstimmleitung in einem PLL eine Quelle von Rauschen sein: Jedes in dem in den Oszillator eingegebenen Signal anwesende Rauschen setzt sich in ein fehlerhaftes Ausgangssignal um. In der Praxis ist es deshalb oft wünschenswert, dass die in den Oszillator eingegebenen Signale einen geeigneterweise hohen Genauigkeitsgrad erfüllen. Dadurch entstehen Anforderungen für die Komponenten in einem PLL, die auf der Abstimmleitung operieren, wie zum Beispiel der Phasendetektor oder das Tiefpassfilter. In der Situation, in der der Oszillator ein VCO ist, werden die Komponenten auf der Abstimmleitung analoge Komponenten sein. Wie bereits beschrieben, wurden analoge Komponenten, obwohl digitale Komponenten aufgrund des Fortschritts integrierter Schaltungstechnologie immer kleiner werden, nicht mit demselben Erfolg herunter skaliert. Es wäre deshalb vorteilhaft, falls die für die Qualität des erzeugten Signals verantwortlichen Komponenten im digitalen Bereich implementiert würden.
Ein Ansatz zur Lösung dieses Problems besteht darin, dass von einem Signalgenerator ausgegebene Signal (wie im Fall herkömmlicher PLL) frequenzzuteilen und dieses frequenzgeteilte Signal in einer digitalen Regelschleife zu rasten. Das heißt, das Ausgangssignal des Oszillators wird gerastet, nicht der Oszillator selbst. Dieser Ansatz beseitigt den Signalgenerator aus der Regelschleife, so dass der Signalgenerator freilaufend sein kann, d. h. die Ausgabe des Signalgenerators ist nicht mehr von einem Eingangssignal abhängig. Die Beseitigung des Signalgenerators aus der Regelschleife beseitigt vorteilhafterweise die Anforderung einer Abstimmleitung und oft beträchtlicher Mengen zugeordneter Schaltungen.
2 zeigt ein Schaltbild einer Schaltung, die zur Frequenzabstimmung eines Signals geeignet ist, das durch einen Signalgenerator erzeugt wird, um ein Ausgangssignal mit einer gewünschten Frequenz zu produzieren. Die folgende Beschreibung erfolgt unter Bezugnahme auf einen Signalgenerator, der einen Oszillator umfasst. Die hier beschriebenen Vorrichtungen und Verfahren sind gleichermaßen auf eine beliebige geeignete Form von Oszillator, z. B. einen VCO oder einen stromgesteuerten Oszillator (ICO), anwendbar. Ein ICO ist ein stromgesteuertes Äquivalent eines VCO. Im Allgemeinen verwenden sowohl VCO als auch ICO Schwingkreise. Als Alternative könnte der Oszillator ein Ringoszillator oder Relaxationsoszillator sein. Außerdem erfolgt die folgende Beschreibung unter Bezugnahme auf beispielhafte Schaltungen, bei denen der Signalgenerator frei oszilliert, d. h. er weist kein Eingangssignal und deshalb keine Abstimmleitung auf. Dies dient lediglich zur Veranschaulichung, und es sollte beachtet werden, dass die hier beschriebenen Verfahren und Vorrichtungen gleichermaßen auf einen gerasteten Oszillator anwendbar sind, der ein Eingangssignal aufweist. In diesem Fall wird das Ausgangssignal des gerasteten Oszillators frequenzgeteilt und in einer digitalen Regelschleife gerastet.
Ausführlicher zeigt 2 eine Schaltung mit einem Oszillator 201, der dafür ausgelegt ist, ein erzeugtes Signal S_gen mit der Frequenz f_gen auszugeben. Der Oszillator könnte zum Beispiel ein LC-Oszillator sein. Da der Oszillator 201 freilaufend sein kann, kann die Frequenz des Signals S_gen mit der Zeit variieren. In der Praxis wird die Ausgabe des Oszillators in ein Signal mit einem ungefähren Rechteckprofil umgewandelt. Dies kann durch ein beliebiges geeignetes Verfahren geschehen, zum Beispiel durch Verwendung eines Operationsverstärkers oder eines Komparators oder durch binäre Logikgatter. Die zum Erzeugen eines Rechtecksignals aus der Ausgabe des Oszillators erforderliche Vorrichtung ist der Klarheit halber aus den hier beschriebenen Figuren weggelassen. In der folgenden Beschreibung wird auf das im Signalgenerator erzeugte Signal S_gen Bezug genommen, mit der Annahme, dass S_gen ein ungefähres Rechteckprofil aufweist, das heißt, dass das von dem Oszillator ausgegebene Analogsignal in Rechteckform umgewandelt wurde.
Das Signal S_gen wird in eine Frequenzteilereinheit 202 eingegeben. Die Frequenzteilereinheit 202 ist dafür ausgelegt, das Signal S_gen frequenzzuteilen, um ein Signal S_out mit der Frequenz f_out zu produzieren, die mit der Frequenz f_gen zusammenhängt durch die Gleichung:
In Gleichung (4) ist M ein Teilungsfaktor und wird verwendet, um die Beziehung zwischen den Frequenzen der Eingangs- und Ausgangssignale der Frequenzteilereinheit 202 zu definieren. Das Signal S_out ist das Ausgangssignal der Schaltung. Das Signal S_out wird nicht nur von der Schaltung ausgegeben, sondern auch in einen digitalen Zähler 203 eingegeben. Der digitale Zähler 203 weist außerdem als Eingabe ein Taktsignal S_clock mit der Frequenz f_clock auf. Die Ausgabe des digitalen Zählers 203 wird in ein Komparatormodul 204 rückgekoppelt. Der Komparator könnte zum Beispiel ein digitaler Phasenkomparator sein. Der digitale Phasenkomparator könnte geeigneterweise eine digital implementierte Schaltung sein. Die Ausgabe des Komparatormoduls ist ein Fehlersignal E_p. Das Signal E_p wird in ein Filter- und Integrationsmodul 205 eingegeben. Das Filter- und Integrationsmodul integriert und filtert das Fehlersignal durch ein Tiefpassband und gibt ein Signal aus, das in die Teilereinheit geleitet wird. Das von dem Filter- und Integrationsmodul ausgegebene Signal ist ein digitales Wort, das den durch den Teiler zu verwendenden Teilungsfaktor M repräsentiert. Da der Wert von M die Frequenz des Ausgangssignals steuert, könnte das von dem Filter- und Integrationsmodul ausgegebene Signal als ein ”Steuersignal” bezeichnet werden. Der von der Teilereinheit verwendete Wert von M ist deshalb von einem Fehlersignal abhängig. Geeigneterweise arbeitet die durch den Teil 206 bezeichnete Rückkopplungsschaltung, um einen Wert von M derart zu produzieren, dass das Fehlersignal minimiert wird. Geeigneterweise ist das Fehlersignal so ausgelegt, dass, falls das Fehlersignal null ist, die Frequenz des Ausgangssignals S_out gleich einer gewünschten Frequenz ist, die mit f_wanted bezeichnet wird, und dies wird erreicht, ohne die Frequenz aus dem Generator F_gen zu beeinflussen.
Der Rückkopplungsteil 206 könnte geeigneterweise in der digitalen Domäne implementiert werden. Bei dieser Implementierung könnte der digitale Zähler 203 ausgelegt sein, sich beim Vorübergehen einer ansteigenden Flanke des Signals S_out zu inkrementieren. Beim Vorübergehen jeder ansteigenden Flanke des Taktsignals S_clock wird der Zählerstand gelöscht, und der Wert des von dem Zähler gehaltenen Stands wird als ein digitales Rückkopplungssignal zum Phasenkomparator 204 gesendet. Der Phasenkomparator empfängt ferner als seine Eingabe ein Digitalsignal, das den Wert des Verhältnisses der gewünschten Frequenz f_wanted zur Taktfrequenz f_clock repräsentiert. Die Frequenz des Taktsignals und die gewünschte Frequenz sind bekannt, und deshalb ist das Verhältnis von f_wanted zu f_clock eine bekannte Größe, die als die ”Forderung” bezeichnet wird. Dieses Verhältnis kann deshalb geeigneterweise als ein Referenzsignal für das Signal fungieren. Der Wert der Forderung kann mit einem von der verwendeten digitalen Implementierung abhängigen Genauigkeitsgrad beliebig genau gemacht werden. Der digitale Phasenkomparator vergleicht das von dem Zähler ausgegebene Rückkopplungssignal mit dem Referenzsignal und gibt ein Fehlersignal E_p in Abhängigkeit von diesem Vergleich aus, zum Beispiel könnte der digitale Phasenkomparator geeigneterweise operieren, um die Zählerausgabe von der Forderung zu subtrahieren.
Bei einer alternativen Implementierung könnte der digitale Zähler 203 ausgelegt sein, sich beim Vorübergehen jeder Flanke des Taktsignals (d. h. sowohl ansteigender als auch fallender Flanken) zu inkrementieren. In diesem Fall könnte der digitale Zähler ausgelegt sein, seinen Zählerstand beim Vorübergehen jeder Flanke des Taktsignals zu löschen.
Das Fehlersignal E wird ins Schleifenfilter- und Integrationsmodul 205 eingegeben. Funktional wirkt das Filter- und Integrationsmodul zum Empfangen eines Fehlersignals als seine Eingabe und Ausgeben eines Signals, das den Teilungsfaktor M repräsentiert. Es ist analog einem in einem herkömmlichen PLL verwendeten Tiefpassfilter (LPF), zum Beispiel dem LPF 102 in 1. Bei einem herkömmlichen PLL mit einem VCO wandelt das LPF ein von einem Phasenkomparator ausgegebenes Fehlersignal in eine Spannung um, die an den VCO anzulegen ist, um die Oszillatorfrequenz zu ändern. Mit der in 2 gezeigten beispielhaften Implementierung wandelt das Filter- und Integrationsmodul 205 ein von einem digitalen Komparator ausgegebenes Fehlersignal in ein Signal um, das einen Teilungsfaktor M repräsentiert, wobei der Teilungsfaktor M zu verwenden ist, um das in dem freilaufenden Oszillator erzeugte Signal frequenzzuteilen, um ein Signal zu erzeugen, das auf eine gewünschte Frequenz f_wanted frequenzabgestimmt ist. Im Idealfall wird der Wert von M so gewählt, dass
Falls der Wert von M durch Gleichung (5) gegeben wird, ist mit Bezug auf Gleichung (4) zu sehen, dass die Frequenz des Ausgangssignals gleich der gewünschten Frequenz sein wird. Die Rückkopplungsschleife 206 kann den Wert von M in Abhängigkeit von dem Fehlersignal derart justieren, dass die Frequenz des Ausgangssignals trotz Änderungen an der Frequenz des erzeugten Signals S_gen mit der gewünschten Frequenz übereinstimmen kann.
Bei einer beispielhaften Konfiguration könnte der Integrierer ausgelegt sein, einen Teilungsfaktor M in Abhängigkeit von dem Fehlersignal E_p gemäß der folgenden Gleichung zu erzeugen: M_n = M_n-1 + αE_p (6)
In Gleichung (6) ist α ein Integrationsfaktor, dessen Wert geeigneterweise in Abhängigkeit von der konkreten Implementierung der Schaltung gewählt werden könnte. Der Integrierer könnte einen beliebigen geeigneten Entwurf aufweisen und der Wert des Teilungsfaktors könnte auf eine beliebige andere geeignete Weise aus dem Fehlersignal erzeugt werden.
Da der Teilungsfaktor von dem Fehlersignal abhängig ist, das selbst von dem Vergleich des Referenzsignals und des von dem Zähler ausgegebenen Rückkopplungssignals abhängig ist, könnte das den Teilungsfaktor repräsentierende digitale Wort relativ lang sein, falls der Fehler mit hoher Genauigkeit bekannt ist. In der Praxis kann es schwierig sein, ein Signal durch ein langes digitales Wort, das einen nicht ganzzahligen Wert repräsentiert, frequenzzuteilen. Da der Wert des Teilungsfaktors zum Abstimmen der Frequenz des Ausgangssignals S_out verwendet wird, ist es jedoch oft wünschenswert, dass der Teilungsfaktor so genau wie möglich ist.
Eine Lösung dieses potentiellen Problems ist die Verwendung einer Frequenzteilereinheit, die einen Fehlerformer und einen Frequenzteiler umfasst. Zum Beispiel könnte die Teilereinheit 202 einen Fehlerformer 207 und Teiler 208 umfassen. Der Teiler 208 wirkt zum Teilen des von dem freilaufenden Oszillator ausgegebenen Signals S_gen durch einen Faktor N. Der Fehlerformer ist ausgelegt, das M repräsentierende digitale Wort zu empfangen und dem Teiler 208 einen Divisor des Werts N zuzuführen. Der Fehlerformer variiert den dem Teiler zugeführten Wert von N schnell derart, dass über einen diskreten Zeitraum der Mittelwert von N bis auf eine gewisse Fehlertoleranz gleich M ist. Als Alternative kann anstelle eines Fehlerformers ein Rauschformer verwendet werden.
Vorzugsweise würde der Wert von N geeigneterweise so gewählt, dass er verglichen mit dem Wert von M durch ein digitales Wort reduzierter Länge repräsentiert wird. Mit dieser Konfiguration würde jede Frequenzteilungsoperation zum Frequenzteilen des Signals S_gen durch einen Faktor M mehrere Frequenzteilungen umfassen, wobei bei jeder dieser Teilungen das Signal S_gen durch einen Faktor N frequenzgeteilt wird, wobei N durch den Fehlerformer variierbar ist. Der diskrete Zeitraum, über den die Werte von N im Mittel innerhalb einer Fehlertoleranz ein Wert von M sind, könnte geeigneterweise der Zeitraum sein, den ein Signal zum Durchlaufen der Rückkopplungsschleife 206 braucht, oder als Alternative der Zeitraum, über den Werte von M erzeugt werden. Falls zum Beispiel in jeder Zeitperiode T ein Wert von M aus einem Fehlersignal erzeugt wird, könnten die in den Teiler 208 für eine Periode T eingegebenen Werte von N so gewählt werden, dass sie innerhalb einer geeignet kleinen Fehlertoleranz im Mittel der Wert von M sind, der während dieser Periode in Gebrauch ist. Mit dieser beispielhaften Implementierung würde eine Frequenzteilungsoperation die Zeit T dauern und würde mehrere Frequenzteilungen des Signals S_gen umfassen.
Die Verwendung eines Fehlerformers in der Frequenzteilereinheit hat auch den Vorteil, in der Lage zu sein, Rauschen in verschiedene Teile des Frequenzspektrums umzuverteilen. Zum Beispiel könnte der Fehlerformer geeigneterweise so ausgelegt sein, dass das Signal S_out ein Frequenzspektrum mit niedrigen Rauschpegeln in der Nähe der Frequenz f_wanted mit zunehmenden Rauschpegeln bei zunehmendem Offset von f_wanted aufweist. Das in dem Signal S_out anwesende höhere Frequenzrauschen kann dann durch eine geeignete Form von Filterung entfernt werden. Eine beispielhafte Technik zur Entfernung dieses hochfrequenten Rauschens wird ausführlicher mit Bezug auf 3 beschrieben.
Kurz gefasst arbeitet die in 2 gezeigte Schaltung zur Frequenzabstimmung eines Signals, das bei einem Signalgenerator erzeugt wird, um ein Ausgangssignal zu bilden, wie folgt: Das System, in dem die Schaltung implementiert ist, kennt den Wert der Taktsignalfrequenz f_clock und der gewünschten Ausgangssignalfrequenz f_wanted. Diese zwei Werte werden verwendet, um ein Referenzsignal zu bilden. In dem digitalen Phasenkomparator wird der Wert der Forderung (f_wanted/f_ref) mit dem von dem digitalen Zähler ausgegebenen Rückkopplungssignal verglichen. Der digitale Zähler inkrementiert sich bei jeder vorübergehenden ansteigenden Flanke des Ausgangssignals und der durch den Zähler gehaltene Wert wird bei jeder vorübergehenden ansteigenden Flanke des Taktsignals ausgegeben und gelöscht. Der digitale Komparator gibt ein Fehlersignal in Abhängigkeit von der Differenz zwischen der Forderung und dem Zählerstand aus. Dieses Fehlersignal wird durch ein Tiefpassfilter gefiltert und integriert, um ein digitales Steuerwort zu produzieren, das einen Teilungsfaktor M repräsentiert. Der Teilungsfaktor M wird in eine Teilereinheit eingegeben, derart, dass das Ausgangssignal der Teilereinheit frequenzabgestimmt wird, um eine mittlere Frequenz über einen geeigneten Zeitraum gleich f_gen/M aufzuweisen.
Die Beschaffenheit der Rückkopplungsschleife gewährleistet die Erzeugung eines Ausgangssignals mit einer Frequenz, die eine gewünschte Frequenz verfolgt. Falls zum Beispiel die Ausgangssignalfrequenz höher als die gewünschte Frequenz ist, ist die Ausgabe des digitalen Zählers höher als die Forderung. Der Grund dafür könnte zum Beispiel darin bestehen, dass die Frequenz des freilaufenden Oszillators hochdriftet. Dies führt dazu, dass ein positives Fehlersignal erzeugt wird und der Intergrierer einen größeren Wert von M erzeugt (was zum Beispiel mit Bezug auf Gleichung (6) für einen positiven Wert von α zu sehen ist). Ein größerer Wert von M führt dazu, dass das Signal S_gen durch einen größeren Wert frequenzgeteilt wird, wodurch ein Ausgangssignal mit verringerter Frequenz produziert wird. Falls als Alternative die Ausgangssignalfrequenz kleiner als die gewünschte Frequenz ist, ist die Ausgabe des digitalen Zählers kleiner als die Forderung. Dies führt dazu, dass ein negatives Fehlersignal erzeugt wird und der Integrierer einen verringerten Wert von M erzeugt. Ein kleinerer Wert von M führt dazu, dass das Signal S_gen durch einen kleineren Wert frequenzgeteilt wird, wodurch ein Ausgangssignal mit höherer Frequenz erzeugt wird.
Die Schaltung arbeitet so, dass sie mit der Zeit ein Signal mit null Frequenzfehler erzeugt. Sie erreicht dies durch Erzeugen einer Menge an Phase am Ausgang, die mit der durch das Taktsignal erzeugten Menge an Phase in Beziehung steht. Falls zum Beispiel das Taktsignal eine Frequenz von 32 kHz aufweist, und die gewünschte Frequenz 640 MHz ist, hat das Taktsignal nach einem Zeitraum von 100 Sekunden 3.200.000·2π (Bogenmaß) Phase erzeugt. Die Schaltung arbeitet so, dass die Gesamtphase des Ausgangssignals nach dieser Zeit 64.000.000,000·2π (Bogenmaß) beträgt, d. h. über den Zeitraum ein Frequenzfehler von null besteht, weil die Forderung das entsprechende Verhältnis bzw. die entsprechenden Verhältnisse setzen wird.
Wie bereits erwähnt, kann ein Fehlerformer verwendet werden, um ein Ausgangssignal mit einem Frequenzspektrum zu produzieren, das relativ wenig Rauschen in der Nähe der gewünschten Frequenz und erhöhtes Rauschen in den höherfrequenten Teilen des Spektrums enthält. Es kann wünschenswert sein, die höherfrequenten Rauschkomponenten zu filtern, um ein Signal mit relativ geringem Rauschen über ein großes Band seines Frequenzspektrums zu produzieren. Hochfrequentes Rauschen kann durch Verwendung eines PLL gefiltert werden. 3 zeigt eine beispielhafte Schaltung, bei der ein frequenzgeteiltes Signal durch einen PLL geleitet wird, um hochfrequente Rauschkomponenten dieses erzeugten Signals zu filtern. Die in 3 gezeigte Schaltung enthält eine Anzahl von Komponenten, die im Wesentlichen auf dieselbe Weise wie mit Bezug auf 2 beschriebene Komponenten arbeiten. Der Klarheit halber wurden diese Komponenten mit denselben Bezugszahlen wie die entsprechende Komponente in 2 bezeichnet.
In 3 umfasst eine Schaltung 300 einen freilaufenden Oszillator 201, der ein Signal S_gen mit der Frequenz f_gen erzeugt. Das Signal S_gen wird in eine Teilereinheit 202 eingegeben, die einen Teiler 208 und einen Fehlerformer 207 umfasst. Die Teilereinheit wirkt zum Frequenzteilen des Signals S_gen durch einen Teilungsfaktor M, wobei der Wert von M durch eine Schleifenfilter- und Integrationseinheit 205 in Abhängigkeit von einem durch einen digitalen Komparator 204 erzeugten Fehlersignal E_p bestimmt wird. Das von der Teilereinheit ausgegebene Signal S ~ wird in einen PLL 301 eingegeben. Der PLL kann zum Beispiel einen Phasenkomparator 302, ein Tiefpassfilter 303, einen Oszillator 304 und einen Frequenzteiler 305 umfassen. Als Alternative kann der PLL beliebige geeignete Komponenten zur Entfernung von hochfrequentem Rauschen aus einem Eingangssignal umfassen.
Bei dieser beispielhaften Konfiguration ist der Teiler 305 im PLL ein ganzzahliger Teiler, der Signale durch einen Faktor K frequenzteilt. Der Oszillator 304 gibt ein Signal S_out aus, das in einen digitalen Zähler 203 eingegeben wird. Der Oszillator 304 könnte ein beliebiger geeigneter Oszillator sein, zum Beispiel ein Ringoszillator, der vorteilhafterweise wenig Strom verbraucht und mäßige Rauschpegel erzeugt. Der Zähler 203 könnte ausgelegt sein, sich bei jeder vorübergehenden ansteigenden Flanke des Signals S_out zu inkrementieren. In diesem Fall bewirkt jede vorübergehende ansteigende Flanke eines Taktsignals, dass der Zählerstand gelöscht und der Wert des Stands als ein digitales Rückkopplungssignal an einen Komparator 204 ausgegeben wird. Bei einer alternativen Implementierung könnte der Zähler ausgelegt sein, sich bei jeder vorübergehenden Flanke des Signals S_out zu inkrementieren. In diesem Fall wird der Zählerstand bei jeder vorübergehenden Flanke des Taktsignals gelöscht. Im Komparator wird der Wert des Zählerstands mit dem Wert der Forderung verglichen, und die Differenz zwischen diesen zwei Werten wird als das Fehlersignal E_p ausgegeben. Das Fehlersignal E_p wird in ein Filter- und Integrationsmodul 205 eingegeben, um ein digitales Steuerwort zu erzeugen, das den Teilungsfaktor M repräsentiert. Der Teilungsfaktor kann gemäß Gleichung (6) aus dem Fehlersignal erzeugt werden.
Die Einfügung eines PLL zwischen der Teilereinheit 202 und dem digitalen Zähler 203 weist den Effekt des Änderns des optimalen Werts von M auf, der erforderlich ist, um ein Signal mit einer Frequenz gleich der gewünschten Frequenz f_wanted für einen bestimmten Wert von f_gen zu erzeugen. Bei der in 2 gezeigten beispielhaften Konfiguration wird der optimale Wert von M durch Gleichung (5) gegeben. Die Anwesenheit eines Frequenzteilers in dem PLL bedeutet, dass die Frequenz von S ~ durch die folgende Gleichung mit der Frequenz von S_out zusammenhängt: f_out = K·f ~ (7)
In Gleichung (7) ist f ~ die Frequenz des Signals S ~, und K ist der Teilungsfaktor des PLL-Frequenzteilers. Das Signal S_out ist das Ausgangssignal der Schaltung, und somit ist es wünschenswert, die Frequenz dieses Signals auf gleich f_wanted abzustimmen. Die Frequenz des Signals S ~ hängt durch die folgende Gleichung mit der Frequenz des in dem freilaufenden Oszillator erzeugten Signals zusammen:
Kombinieren der Gleichungen (7) und (8) führt zur folgenden Gleichung für den Teilungsfaktor:
Damit die Frequenz des Ausgangssignals gleich f_wanted ist, sollte der Teilungsfaktor deshalb den Wert
annehmen. Der durch das Filter- und Integrierermodul 205 erzeugte Wert von M wird in die Teilereinheit eingegeben. Die Teilereinheit kann einen Fehlerformer 207 und einen Teiler 208 umfassen, wobei der Fehlerformer und der Teller auf dieselbe Weise wie die mit Bezug auf 2 besprochenen arbeiten. Als Alternative könnte die Teilereinheit geeigneterweise einen Rauschformer und einen Teiler umfassen. Die in 3 gezeigte Schaltung wirkt zur Frequenzteilung eines bei einem freilaufenden Oszillator erzeugten Signals durch einen Wert M, der durch Gleichung (10) stetig mit dem Wert von f_gen zusammenhängt. Die Schaltung wirkt zum Frequenzabstimmen des erzeugten Signals, um ein Ausgangssignal mit einer Frequenz f_wanted zu produzieren, indem M variiert wird, um jegliche Schwankungen von f_gen zu berücksichtigen. Der PLL wirkt zum Entfernen von hochfrequentem Rauschen, um ein Ausgangssignal mit über sein Frequenzspektrum hinweg relativ niedrigem Rauschen zu produzieren. Da die Schleife 401 eine ganzzahlige Schleife ist, kann sie eine hohe Bandbreite aufweisen, wodurch sehr flexible Kompromisse zwischen Filterung und Ansprechzeiten ermöglicht werden.
Der Teilungsfaktor M kann vorteilhafterweise verwendet werden, um mehrere Ausgangssignale mit verschiedenen Frequenzen zu erzeugen. Zum Beispiel kann das in dem freilaufenden Oszillator erzeugte Signal in mehrere Teilereinheiten eingegeben werden, wobei jede Teilereinheit einen Teiler und einen Fehlerformer umfasst. Von jeder dieser Teilereinheiten zu verwendende Teilungsfaktoren können durch Multiplizieren des ursprünglichen Teilungsfaktors M mit einem geeigneten Koeffizienten erzeugt werden, und da M digital genau ist, werden alle diese Ausgaben genau sein. Zusätzlich könnten die von jeder der Teilereinheiten ausgegebenen Signale in einen jeweiligen PLL geleitet werden, um höherfrequentes Rauschen zu entfernen. 4 zeigt ein Schaltbild einer beispielhaften Schaltung, die zum Erzeugen mehrerer Signale aus einem freilaufenden Oszillator verwendet wird. Komponenten der in 4 gezeigten Schaltung, die auf im Wesentlichen dieselbe Weise wie zuvor mit Bezug auf 2 oder 3 beschriebene Komponenten arbeiten, werden mit denselben Bezugszahlen wie die in diesen vorherigen Figuren verwendeten bezeichnet.
Die in 4 gezeigte beispielhafte Schaltung umfasst einen Teil 300, der auf die mit Bezug auf 3 beschriebene Weise wirken kann, um so das erzeugte Signal frequenzabzustimmen, um ein Ausgangssignal S_out,1 mit einer Frequenz gleich einer gewünschten Frequenz f_wanted,1 zu produzieren. Die Schaltung umfasst ferner eine Vielzahl von Teilereinheiten 202 _n, PLL 301 _n und Multiplizierereinheiten 401 _m, wobei n = 1, 2 ... N und m = 2, ... N ist. N ist gleich der Anzahl der zu erzeugenden Ausgangssignale und könnte ein beliebiger geeigneter Wert sein. Das tiefgestellte n und m bedeuten einen bestimmten Zweig der zum Erzeugen des n-ten oder m-ten Ausgangssignals verwendeten Schaltung. Zum Beispiel bedeutet n = 2 Komponenten und Signale zum Erzeugen eines 2. Ausgangssignals mit einer bestimmten gewünschten Frequenz. Bei dieser beispielhaften Konfiguration umfasst jeder der PLL 301 _n dieselben Komponenten wie der mit Bezug auf 3 beschriebene PLL 301. Dies dient lediglich zur Veranschaulichung; jeder der PLL 301 _n könnte beliebige geeignete Komponenten zum Entfernen von höherfrequentem Rauschen aus einem Eingangssignal umfassen. Ferner kann jeder der PLL verschiedene Mengen von Komponenten umfassen.
Im Betrieb erzeugt der freilaufende Oszillator 201 ein Signal S_gen. Das Signal S_gen wird in jede der Teilereinheiten 202 _n eingegeben. Geeigneterweise umfasst jede der Teilereinheiten einen Fehlerformer 207 _m und einen Teiler 208 _n. Der Teil 300 umfasst ein Schleifenfilter- und Integrierermodul 205, das ausgelegt ist, einen Teilungsfaktor M₁ in Abhängigkeit von einem Fehlersignal E_p zu erzeugen. Ein digitales Steuerwort, das M₁ repräsentiert, wird in den Fehlerformer 207 ₁ und die Multiplizierereinheiten 401 _m eingegeben. Jede Multiplizierereinheit 401 _m multipliziert digital den Teilungsfaktor M₁ durch einen geeigneten Koeffizienten η_m, um einen neuen Teilungsfaktor M_m zu produzieren, gegeben durch: M_m = η_m·M₁ (m = 2, ... N) (11)
Jede Multiplizierereinheit gibt den erzeugten Teilungsfaktor M_m in ihren jeweiligen Fehlerformer 207 _m aus. Die Ausgabe jedes dieser Fehlerformer ist ein Signal S ~_m, das in einen jeweiligen PLL 301 _m eingegeben wird. Jeder der PLL 301 _m umfasst einen Frequenzteiler dergestalt, dass die Frequenz des Ausgangssignals des PLL, die mit f_out,m bezeichnet wird, durch die folgende Gleichung mit der Frequenz des Eingangssignals des PLL f ~_m zusammenhängt: f_out,m = K_m·f ~_m (m = 2, ... N) (12)
In Gleichung (11) ist Km der Teilungsfaktor für den Teiler im PLL 301 _m. Die Werte der Teilungsfaktoren können für jeden der PLL dieselben sein. Als Alternative können die Werte für jeden PLL anders sein. Analog zu Gleichung 10 sollten, um ein Ausgangssignal mit einer gewünschten Frequenz f_wanted,n frequenzabzustimmen, die Werte jedes der Teilungsfaktoren so gewählt werden, dass:
Da dasselbe Signal S_gen in jede der Teilereinheiten 202 _n eingegeben wird, kann eine Menge von Teilungsfaktoren, die Gleichung (13) erfüllen, einfach erzeugt werden, indem man den Teilungsfaktor M₁ mit einem geeigneten Koeffizienten η_m multipliziert, derart, dass η_m
erfüllt. Die Menge von Werten für K_n und f_wanted,n sind bekannt und fest, so dass die Menge von Werten für η auch bekannt und fest ist. Das heißt, dass, falls das Filter- und Integrierermodul 205 einen Wert von M₁ erzeugt, der ein Ausgangssignal mit einer Frequenz f_wanted,1 produziert, die aus M₁ gemäß Gleichung (11) und (14) erzeugten Werte von M_m zur Erzeugung einer Menge von Ausgangssignalen jeweils mit der korrekten gewünschten Frequenz f_wanted,m führen. Die in 4 gezeigte beispielhafte Schaltung kann vorteilhafterweise ein einziges Signal frequenzabstimmen, um eine Menge von Ausgangssignalen jeweils mit einer gewünschten Frequenz aus einem einzigen berechneten Teilungsfaktor M₁ zu erzeugen.
Eine praktische Implementierung der in 4 gezeigten Schaltung wäre zum Beispiel in einem Mehrfach-Funkchip zum Erzeugen mehrerer Trägerfrequenzen zur Verwendung durch mehrere Funkvorrichtungen. Bei dieser Implementierung könnten mehrere rauscharme Trägersignale unter Verwendung eines einzigen qualitativ hochwertigen Oszillators (des freilaufenden Oszillators 201) erzeugt werden. Das Erzeugen von mehreren frequenzabgestimmten Signalen aus einem qualitativ hochwertigen Oszillator verringert vorteilhafterweise den Stromverbrauch und die eingenommene Chipfläche. Falls die freilaufenden Oszillatoren zum Beispiel LC-Oszillatoren wären, minimiert ferner die Verwendung eines einzigen Oszillators die Kopplung von Induktivität zu Induktivität, die daraus entstehen kann, dass sich mehrere LC-Oszillatoren in dichter Nähe befinden.
Die in 2 bis 4 gezeigten beispielhaften Schaltungen sind so ausgelegt, dass die Schleifendynamik zum großen Teil vom Taktsignal unabhängig ist. Zum Beispiel bewirkt Verdopplung der Frequenz f_clock des Taktsignals, dass sich der Wert der Forderung (f_wanted/f_clock) halbiert. Verdopplung der Taktfrequenz bewirkt jedoch, dass der Zähler seinen gehaltenen Wert zweimal so oft ausgibt und löscht. Die Zählerstände werden deshalb im Mittel die Hälfte des Werts sein. Die verringerten Werte der Forderung und der Zählerstände werden durch die erhöhte Frequenz ausgeglichen, mit der der Zähler einen Stand ausgibt (z. B. zweimal so oft, falls die Frequenz f_clock verdoppelt ist), so dass die Rate der Akkumulation eines Fehlersignals konstant und zum großen Teil unabhängig von dem Wert der Taktfrequenz bleibt. Dies hat den Vorteil, dass die Frequenz des Taktsignals nicht fest sein muss und das Taktsignal durch einen zeitlich variierenden Oszillator erzeugt werden könnte. Als Alternative könnte das Taktsignal durch einen Pseudozufallszahlengenerator (PRNG) erzeugt werden, solange die zugeordneten Forderungswerte mit der konkreten digitalen Implementierung erzeugt werden können, die verwendet wird, und die Sequenz von Zahlen genau bekannt ist.
Eine Entwurfsbeschränkung für das Taktsignal besteht darin, dass es im Allgemeinen signifikant höher als die Schleifenbandbreite sein muss (bis zur Größenordnung eines Faktors 100). Die Schleifenbandbreite ist die Bandbreite, über die die Schleife einen Verstärkungsfaktor mit Einheitsbetrag aufweist. In der Praxis kann es somit manchmal notwendig sein, die Taktsignalfrequenz zu ändern, um einer Änderung der Schleifenbandbreite gerecht zu werden. Eine Möglichkeit zur Änderung der Schleifenbandbreite ist die Steuerung des Werts von α, der von der Filter- und Integrierereinheit 205 beim Erzeugen des Teilungsfaktors M gemäß Gleichung (6) verwendet wird. Falls die Rückkopplungsschleife in der digitalen Domäne implementiert wird, kann der Wert von α geeigneterweise mittels Software geändert werden.
Bei einer praktischen Implementierung können die in 2 bis 4 gezeigten Schaltungen oder Varianten dieser in einer Bluetooth-Funkvorrichtung verwendet werden. Die Bluetooth-Funkvorrichtung kann einen periodischen Scan nach anderen Bluetooth-Vorrichtungen durchführen. Dies könnte in der Größenordnung von jede Sekunde oder so geschehen. Wenn die Bluetooth-Vorrichtung einen Scan durchführt, ist es wichtig, dass die Frequenz des von der Funkvorrichtung ausgegebenen Signals mit hoher Genauigkeit abgestimmt ist, da potentielle Vorrichtungen, die den Scan anhören, dies nur auf einer bestimmten Frequenz tun. Ferner hat der Scan typischerweise nur eine kurze Dauer (z. B. in der Größenordnung einer Millisekunde). Eine Art der Erleichterung der Erzeugung eines genauen Signals während des Scans ist die Verwendung eines hochfrequenten Takts. Falls zum Beispiel das Taktsignal in der Größenordnung von kHz liegt, gibt der Zähler in der Größenordnung von jeder Millisekunde einen Stand aus, so dass Phasenfehler im Komparator in einem ähnlichen Zeitraum bestimmt werden. Da die Dauer des Scans auch in der Größenordnung einer Millisekunde liegt, ist es möglich, dass das Ausgangssignal für die Dauer oder einen wesentlichen Teil des Scans einen Frequenzfehler enthalten könnte. Vergrößern der Größenordnung der Taktsignalfrequenz kann dieses Problem mindern. In der Praxis vergrößert die Vergrößerung der Frequenz des Taktsignals den Stromverbrauch der Schaltung, und diese und andere zugeordnete Änderungen können Erhitzung auf dem Chip verursachen. Diese Erhitzung auf dem Chip kann eine Frequenzverschiebung in dem Signal, das in dem freilaufenden Oszillator erzeugt wird, verursachen. Um sicherzustellen, dass sich diese Frequenzverschiebung nicht auf die Fähigkeit der Schaltung auswirkt, das erzeugte Signal auf eine gewünschte Frequenz frequenzabzustimmen, kann die Bandbreite der Rückkopplungsschleife für einen geeigneten Zeitraum, zum Beispiel für die Dauer des Scans, vergrößert werden.
Bei bestimmten praktischen Implementierungen, z. B. Erzeugung von Signalen für Funkübertragungen, kann das den Teilungsfaktor repräsentierende digitale Steuerwort moduliert werden, bevor es in die Teilereinheit eingegeben wird. Das digitale Wort kann geeigneterweise phasenmoduliert oder frequenzmoduliert werden. Bei der in 4 gezeigten beispielhaften Schaltung kann jeder der erzeugten Teilungsfaktoren M_n separat moduliert werden, bevor er in den jeweiligen Rauschformer eingegeben wird, um so eine Menge von frequenz- oder phasenmodulierten Ausgangssignalen aus einem einzigen freilaufenden Oszillator zu produzieren. Ein Teilungsfaktor kann moduliert werden, indem ein geeigneter sinusförmiger Term, zum Beispiel asin(ωt), zu ihm addiert wird. Dies bewirkt, dass die Frequenz des von der Teilereinheit ausgegebenen Signals mit der Zeit sinusförmig variiert, das heisst, dass das Signal frequenzmoduliert ist. Falls ein sinusförmiger Term zu einem Teilungsfaktor addiert wird, bleibt der Mittelwert des Teilungsfaktors unverändert.
Die mit Bezug auf 2 und 4 beschriebenen Vorrichtungen und Verfahren könnten gleichermaßen auf gerastete Signalgeneratoren angewandt werden. 5 zeigt eine Schaltung, bei der das Ausgangssignal eines gerasteten Oszillators 501 in eine Rückkopplungsschleife eingegeben und frequenzgeteilt wird, um ein frequenzabgestimmtes Ausgangssignal zu produzieren.
Die in 5 gezeigte Schaltung kann immer noch verwendet werden, um mehrere frequenzabgestimmte Signale aus einem einzigen digitalen Wort und einem Oszillator zu erzeugen. In der Praxis kann die in 5 gezeigte Schaltung verwendet werden, wenn der Signalgenerator in einem unlizensierten Band des Frequenzspektrums arbeitet. Mit zunehmender Anzahl lizensierter Frequenzbänder kann die Breite eines unlizensierten Teils des Spektrums abnehmen. Ein Signalgenerator könnte eingerastet werden, um sicherzustellen, dass er kein Signal mit einer Frequenz in einem Teil des Spektrums, für den er keine Lizenz besitzt, erzeugt.
Der eingerastete Oszillator 501 könnte durch beliebige geeignete Schaltungen eingerastet werden. Diese Schaltungen sind aus 5 der Klarheit halber weggelassen und weil die Form der Schaltungen die Erfindung nicht betrifft. Der eingerastete Oszillator 501 könnte zum Beispiel einen herkömmlichen PLL repräsentieren. Das von dem eingerasteten Oszillator ausgegebene Signal S_gen wäre dann das Ausgangssignal aus einem herkömmlichen PLL. Falls das Signal S_gen durch bestimmte geeignete externe Schaltungen eingerastet wird, kann das Ausgangssignal S_out immer noch unter Verwendung beliebiger der mit Bezug auf 2 bis 4 beschriebenen Verfahren auf eine gewünschte Frequenz abgestimmt werden. Das heißt, die Erfindung ist gleichermaßen auf Signale anwendbar, die frequenzgerastet sind, weist aber den Vorteil auf, dass sie auf Signale angewandt werden kann, die von einem Signalgenerator ohne Abstimmleitung angewandt werden kann, d. h. auf einen freilaufenden Oszillator.
6 zeigt eine auf Datenverarbeitung basierende Vorrichtung 600, in der die beschriebene Vorrichtung zum Erzeugen eines frequenzabgestimmten Ausgangssignals implementiert werden kann. Die auf Datenverarbeitung basierende Vorrichtung kann eine drahtlose Telekommunikationsvorrichtung, zum Beispiel eine Bluetooth-befähigte Vorrichtung, sein. Die auf Datenverarbeitung basierende Vorrichtung illustriert Funktionalität, die zum Erzeugen eines oszillierenden Signals, Erzeugen eines Fehlersignals aus einem Vergleich von zwei Signalen und Ausführen einer Frequenzteilungsoperation verwendet wird.
Die auf Datenverarbeitung basierende Vorrichtung 600 umfasst einen Prozessor 601 zum Verarbeiten von computerausführbaren Anweisungen, der dafür ausgelegt ist, den Betrieb der Vorrichtung zu steuern, um ein Ausgangssignal (oder eine Menge von Ausgangssignalen) mit einer gewünschten Frequenz wie mit Bezug auf 2 bis 4 beschrieben zu erzeugen. Die computerausführbaren Anweisungen können unter Verwendung beliebiger computerlesbarer Medien, wie zum Beispiel eines Speichers 602, bereitgestellt werden. Weitere Software, die in der auf Computer basierenden Vorrichtung 600 bereitgestellt werden kann, umfasst Fehlersignalgeneratorlogik 603, die den Schritt des Erzeugens eines Fehlersignals in Abhängigkeit von dem Vergleich von zwei Signalen implementiert, und Teilerfaktor-Generatorlogik 604, die den Schritt des Erzeugens eines geeigneten Teilungsfaktors in Abhängigkeit von dem Fehlersignal implementiert. Weitere Elemente von Logik, die in der auf Computer basierenden Vorrichtung 600 bereitgestellt werden können, sind Frequenzteilungslogik 605 zur Implementierung des Schritts des Frequenzteilens eines Signals durch den erzeugten Teilungsfaktor und Signalreinigungslogik 606 zum Implementieren des Schritts des Entfernens von unerwünschtem Rauschen aus dem erzeugten Signal. Als Alternative können der Fehlersignalgenerator, der Teilerfaktorgenerator, der Frequenzteiler und der Signalreiniger teilweise oder ganz in Hardware implementiert werden. Der Datenspeicher 607 speichert Daten, wie etwa das frei oszillierende Signal, Werte von erzeugten Teilungsfaktoren und ein Referenzsignal. Die auf Datenverarbeitung basierende Vorrichtung 600 umfasst ferner eine Empfangsschnittstelle 608 zum Empfangen von Daten. Die auf Datenverarbeitung basierende Vorrichtung umfasst außerdem eine Ausgangsschnittstelle 609 zum Senden von Daten.
Die Anmelderin offenbart hiermit isoliert jedes hier beschriebene einzelne Merkmal und eine beliebige Kombination von zwei oder mehr solcher Merkmale, soweit solche Merkmale oder Kombinationen auf der Basis der vorliegenden Beschreibung als Ganzes im Hinblick auf das übliche Allgemeinwissen von Fachleuten ausgeführt werden können, gleichgültig, ob solche Merkmale oder Kombinationen von Merkmalen irgendwelche hier offenbarten Probleme lösen und ohne Beschränkung des Schutzumfangs der Ansprüche. Die Anmelderin gibt an, dass Aspekte der vorliegenden Erfindung aus einem beliebigen solchen einzelnen Merkmal oder einer beliebigen solchen Kombination von Merkmalen bestehen können. Im Hinblick auf die obige Beschreibung ist für Fachleute offensichtlich, dass verschiedene Modifikationen innerhalb des Schutzumfangs der Erfindung vorgenommen werden können.

Claims

Verfahren zum Abstimmen der Frequenz eines erzeugten Signals zur Bildung eines Ausgangssignals, umfassend: Bilden des erzeugten Signals bei einem Signalgenerator; Vergleichen eines Rückkopplungssignals mit einem Referenzsignal und Erzeugen eines Steuersignals in Abhängigkeit von diesem Vergleich, wobei das Rückkopplungssignal unter Verwendung des Ausgangssignals erzeugt wird; und Erzeugen des Ausgangssignals durch Ausführen einer Frequenzteilungsoperation in Abhängigkeit vom erzeugten Signal und einem Teilungsfaktor, wobei der Teilungsfaktor in Abhängigkeit vom Steuersignal bestimmt wird.
Verfahren nach Anspruch 1, wobei der Signalgenerator keine Eingänge aufweist.
Verfahren nach Anspruch 1 oder 2, wobei die Frequenzteilungsoperation ein Ausführen einer Vielzahl von Frequenzteilungen am erzeugten Signal umfasst, wobei bei jeder der Vielzahl von Frequenzteilungen das erzeugte Signal durch einen Zwischenwert derart frequenzgeteilt wird, dass der Mittelwert der Zwischenwerte für die Frequenzteilungsoperation gleich dem Teilungsfaktor ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Frequenzteilungsoperation von einer Teilereinheit ausgeführt wird.
Verfahren nach Anspruch 4, wobei die Teilereinheit einen Fehlerformer umfasst.
Verfahren nach Anspruch 4, wobei die Teilereinheit einen Rauschformer umfasst.
Verfahren nach einem der Ansprüche 1 bis 6, wobei das Rückkopplungssignal und das Referenzsignal verglichen werden und in Abhängigkeit von diesem Vergleich ein Fehlersignal erzeugt wird.
Verfahren nach Anspruch 7, das ferner Filtern und Integrieren des Fehlersignals zur Erzeugung des Steuersignals umfasst.
Verfahren nach Anspruch 4, wobei das Steuersignal in die Teilungseinheit eingegeben wird, um den Teilungsfaktor zur Verwendung bei der Frequenzteilungsoperation zu erzeugen.
Verfahren nach Anspruch 4, ferner umfassend: Modulieren des Steuersignals, um ein moduliertes Steuersignal zu erzeugen; Eingeben des modulierten Steuersignals in die Teilereinheit; Erzeugen eines Teilungsfaktors in Abhängigkeit vom modulierten Steuersignal; und Erzeugen des Ausgangssignals durch Ausführen der Frequenzteilungsoperation in Abhängigkeit vom Teilungsfaktor, wobei das Ausgangssignal moduliert ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Rückkopplungssignal das Ausgangssignal ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das durch Ausführen der Frequenzteilungsoperation erzeugte Ausgangssignal eine Frequenz gleich der Frequenz des erzeugten Signals, geteilt durch den Teilungsfaktor, aufweist.
Verfahren nach einem der Ansprüche 1 bis 11, umfassend: Erzeugen des Ausgangssignals durch Ausführen der Frequenzteilungsoperation, um ein frequenzgeteiltes Signal zu erzeugen; Eingeben des frequenzgeteilten Signals in einen Phasenregelkreis (PLL); und Bilden des Ausgangssignals bei einem Signalgenerator im Phasenregelkreis.
Verfahren nach Anspruch 13, wobei das frequenzgeteilte Signal als das Referenzsignal des Phasenregelkreises fungiert.
Verfahren nach einem der Ansprüche 1 bis 11, das ferner ein Erzeugen einer Vielzahl von Ausgangssignalen umfasst, wobei jedes der Vielzahl von Ausgangssignalen durch Ausführen einer jeweiligen Frequenzteilungsoperation in Abhängigkeit vom erzeugten Signal und von einem jeweiligen Teilungsfaktor erzeugt wird.
Verfahren nach Anspruch 15, wobei die jeweiligen Teilungsfaktoren für jedes der Vielzahl von Ausgangssignalen in Abhängigkeit vom Steuersignal bestimmt werden.
Verfahren nach Anspruch 16, wobei das Steuersignal modifiziert wird, um eine Vielzahl von modifizierten Steuersignalen zu produzieren, und jedes der Vielzahl von modifizierten Steuersignalen moduliert und in eine jeweilige Teilereinheit eingegeben wird, um den jeweiligen Teilungsfaktor zu erzeugen.
Verfahren nach einem der Ansprüche 15, 16 oder 17, wobei jedes der Vielzahl von Ausgangssignalen eine Frequenz gleich dem erzeugten Signal, geteilt durch den jeweiligen Teilungsfaktor, aufweist.
Verfahren nach einem der Ansprüche 15, 16 oder 17, umfassend: Erzeugen einer Vielzahl von Ausgangssignalen, wobei jedes der Vielzahl von Ausgangssignalen durch Ausführen einer jeweiligen Frequenzteilungsoperation erzeugt wird; Eingeben jedes der jeweiligen frequenzgeteilten Signale in einen jeweiligen Phasenregelkreis; und Bilden jedes der Vielzahl von Ausgangssignalen bei einem Signalgenerator im jeweiligen Phasenregelkreis.
Vorrichtung zur Frequenzabstimmung eines erzeugten Signals zur Bildung eines Ausgangssignals, umfassend: einen Signalgenerator, ausgelegt zum Ausgeben des erzeugten Signals; eine Vergleichseinheit, ausgelegt zum Vergleichen eines Rückkopplungssignals mit einem Referenzsignal und ferner ausgelegt zum Erzeugen eines Fehlersignals in Abhängigkeit vom Vergleich, wobei das Rückkopplungssignal vom Ausgangssignal abhängig ist; und eine Frequenzteilereinheit, ausgelegt zum Ausführen einer Frequenzteilungsoperation zum Erzeugen des Ausgangssignals in Abhängigkeit vom erzeugten Signal und einem Teilungsfaktor, wobei der Teilungsfaktor vom Fehlersignal abhängig ist.
Vorrichtung nach Anspruch 20, wobei die Teilereinheit ausgelegt ist zum: Ausführen der Frequenzteilungsoperation zum Erzeugen des Ausgangssignals, um ein frequenzgeteiltes Signal zu erzeugen; und Eingeben des frequenzgeteilten Signals in einen Phasenregelkreis, wobei der Phasenregelkreis einen Signalgenerator umfasst, der zum Erzeugen des Ausgangssignals ausgelegt ist.
Vorrichtung nach einem der Ansprüche 20 oder 21, ferner umfassend: eine Vielzahl von Frequenzteilereinheiten zum Erzeugen einer Vielzahl von Ausgangssignalen, wobei jede der Vielzahl von Frequenzteilereinheiten ausgelegt ist zum Ausführen einer Frequenzteilungsoperation zum Erzeugen eines der Vielzahl von Ausgangssignalen in Abhängigkeit vom erzeugten Signal und von einem jeweiligen Teilungsfaktor, wobei jeder der jeweiligen Teilungsfaktoren vom Fehlersignal abhängig ist.