WO2002058934A1 - Circuit de commande et tete d'impression optique - Google Patents

Circuit de commande et tete d'impression optique Download PDF

Info

Publication number
WO2002058934A1
WO2002058934A1 PCT/JP2002/000395 JP0200395W WO02058934A1 WO 2002058934 A1 WO2002058934 A1 WO 2002058934A1 JP 0200395 W JP0200395 W JP 0200395W WO 02058934 A1 WO02058934 A1 WO 02058934A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
light emitting
driving
data
data signals
Prior art date
Application number
PCT/JP2002/000395
Other languages
English (en)
French (fr)
Inventor
Mitsuhiro Omae
Original Assignee
Sanyo Electric Co., Ltd.
Tottori Sanyo Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd., Tottori Sanyo Electric Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to US10/466,934 priority Critical patent/US7142227B2/en
Priority to EP02710319A priority patent/EP1354714A4/en
Publication of WO2002058934A1 publication Critical patent/WO2002058934A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
    • G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
    • G06K15/1242—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
    • G06K15/1247—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
    • G06K15/1204—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers involving the fast moving of an optical beam in the main scanning direction
    • G06K15/1219—Detection, control or error compensation of scanning velocity or position, e.g. synchronisation

Definitions

  • the present invention relates to an optical printhead used for a recording head such as a printer and a driving IC for driving a light emitting element provided in the optical printhead.
  • a recording head such as a printer
  • a driving IC for driving a light emitting element provided in the optical printhead.
  • an optical print head provided in a printer that performs color printing in a tandem system, and a driving IC for driving a light emitting element of the optical print head.
  • optical print heads are, as shown in FIG. 13, a plurality of light-emitting portions (hereinafter, “light-emitting portions” in this specification are referred to as “elements” in the claims.
  • a shift register 101 that captures data signals
  • a latch circuit 102 that captures data signals captured in shift registers 101 in parallel.
  • Drive circuit 103 for driving the light-emitting element
  • current supply circuit 104 for supplying current to drive circuit 103
  • timing control for supplying predetermined timing signals to each part
  • a plurality of driving ICs having a configuration as shown in FIG. Now, as shown in Fig.
  • 26 drive ICs b1 to b26 connected in series to the optical printhead and these 26 drive ICs b1 to b
  • the conventional optical printhead will be briefly described assuming that there are provided 4992 light-emitting portions # 1 to # 4992 driven by 26.
  • the driving IC b is provided in the shift register 101 with a 4-bit data input from the data input terminals SI0 to SI3.
  • the de-da signal is captured synchronously with the mouth tag CLK.
  • the shift register 101 synchronizes the captured 4-bit data signal with the data output terminals SO 0 to SO 3 in synchronization with the clock CLK and outputs the data input terminal S of the driving IC. , I 0 to SI 3 are output.
  • the clock CLK input from the clock input terminal CI is output from the clock output terminal CO via the buffer, and is input to the clock of the adjacent driving IC. Input to input terminal CI. Therefore, as shown in Fig. 15, when the 128th clock CLK is input, the shift registers 101 of .26 drive ICs b1 to b26 have the following values. 49992 data signals are captured every 4 X 48 (192) data signals. When 4992 data signals are captured in this way, the load signal LOAD is then input to the load signal input terminal LI of the driving IC. When the timing signal generated by the load signal LOAD is supplied to the 192-bit latch circuit 102, the 192-bit data latched in the shift register 101 is used. Data signal is stored.
  • the load signal LOAD input from the load signal input terminal LI is output from the load signal output terminal LO via the buffer, and is connected to the load signal input terminal LI of the adjacent driver IC. Is entered. Therefore, as shown in Fig. 15, when the load signal LOAD is input, each data signal taken into the shift register 101 of the 26 driving ICs bl to b26 is latched. Stored in circuit 102.
  • the drive circuit 103 strobes based on 4992 data signals stored in the latch circuits 102 of the drive ICs bl to b26, respectively.
  • the light emitting units # 1 to # 4992 are driven, and printing for one line is performed.
  • the drive circuit 1 0 3 in the good earthenware pots performs an operation, the load signal LOAD and mouth foremost, again, by providing a clock CLK, also c uptake next line is performed, the light As shown in the top view of Fig.
  • the print head is composed of a plurality of light-emitting parts and covers a light-emitting element group 1 arranged at the center and a SLA (Self focusing Lens Array) 2 And a lens holder 3 for fixing the SLA 2, and positioning pins 4 a and 4 b for determining positions of a plurality of light emitting units constituting the light emitting elements in the light emitting element group 1. Accordingly, the light emitting units constituting the light emitting element group 1 are positioned so as to be arranged on a straight line connected by the positioning pins 4a and 4b.
  • SLA Self focusing Lens Array
  • an optical printhead is provided on a printer or the like so that printing on paper is performed.
  • an LED array in which light-emitting elements provided on a substrate are arranged.
  • the ray position, the optical axis of the lens provided on the optical printhead, and the lens itself may cause a bend in the image formation position.
  • Such a skew is, for example, a shift in the image forming position in the ⁇ direction of the light emitting unit as shown in the graphs of FIGS. 16 and 17. Further, the shift of the image forming position also occurs when a straight line connected by the positioning pins 4a and 4b is shifted obliquely with respect to the Y direction.
  • the present invention provides a driving IC for correcting a shift in an imaging position caused by mechanical or optical bending of an optical print head, and an optical device including the driving IC.
  • the purpose is to provide printheads.
  • the driving IC is a driving IC for driving the elements, and the driving signal for driving the n elements based on the n data signals constituting one data signal group.
  • a X-stage latch circuit in which each of the X sets of data signals are stored, and a timing for sending a data signal corresponding to each element to the drive circuit.
  • a strobe control circuit for generating y strobe signals and a data signal corresponding to each element are selected from the X-stage latch circuit, and one set is formed by n data signals.
  • the data signals constituting the set of data signal groups are supplied to the drive circuit in accordance with the y strobe signals given from the strobe control circuit.
  • a selection circuit for transmitting.
  • Light purine Tohe' de is the n light emitting element having a light emitting portion
  • X stages each of n X groups of data signal group composed of the data signals are stored La
  • a switch circuit and a selection circuit for selecting a data signal corresponding to each light emitting unit from the x-stage latch circuit and forming a set of data signal groups by the selected n data signals
  • a shift register for temporarily storing the data signal selected by the selection circuit and sequentially outputting the data signal to the outside, and a set of data signals provided from the control circuit.
  • a driving IC including a driving circuit that generates a driving signal for driving the n light emitting units based on the data signals.
  • the optical print head drives the n light emitting units based on the light emitting element having n light emitting units and the 11 data signals forming one set of data signal groups.
  • a driving circuit for generating a driving signal for causing the light emitting unit to emit a data signal corresponding to each light emitting unit to the driving circuit, and y slopes generated for each print line cycle for setting a timing.
  • a strobe control circuit for generating a signal; and a data signal corresponding to each of the light emitting units in the one set of data signal groups, the driving being performed according to the y strobe signals supplied from the strobe control circuit.
  • a driving circuit comprising: a selection circuit to be sent to the circuit;
  • the optical print head drives the n light-emitting elements based on the light-emitting element having n light-emitting sections and the n data signals constituting a set of data signal groups.
  • a strobe control circuit for generating y strobe signals for setting timings to be set, and a data signal corresponding to each of the light emitting units are selected from the X-stage latch circuit, and n And a data signal group forming the set of data signals, and converting each data signal constituting the set of data signals into the y strobe signals provided from the strobe control circuit. Selected times sent to the drive circuit When, having a drive I C comprising a.
  • the optical printhead is a light emitting element having n light emitting units and an X-stage latch circuit for storing each of X sets of data signal groups composed of n data signals. And selecting a data signal corresponding to each of the light emitting units from the X-stage latch circuit, and forming a set of data signal groups by the selected n data signals.
  • a control circuit comprising: a first selection circuit, a first shift register for temporarily storing the data signal selected by the first selection circuit, and sequentially outputting the data signal to the outside; and a set of data signals.
  • a drive circuit for generating a drive signal for driving the n light emitting units based on the n data signals forming the group; and transmitting a data signal corresponding to each light emitting unit to the drive circuit.
  • a strobe control circuit for generating y number of slope signals for setting timing, and a data signal corresponding to each light-emitting unit sent from the control circuit from the strobe control circuit.
  • a second selection circuit for sending to the drive circuit in response to the y strobe signals.
  • Fig. 1 is an external top view of the optical printhead.
  • FIG. 2 is a block diagram showing the internal configuration of the optical printhead of the present invention
  • FIG. 3 is a drive IC provided in the optical printhead of the present invention.
  • FIG. 2 is a block diagram showing the internal configuration of
  • FIG. 4 is a block diagram showing an internal configuration of a driving IC provided in the optical print head according to the first embodiment.
  • FIG. 5 is a timing chart showing the operation of the strobe control circuit.
  • FIG. 6 is a block circuit diagram showing the internal configuration of the strobe control circuit.
  • E is a diagram showing the relationship between the image forming position of the light emitting unit and the print image after Y position correction,
  • FIG. 8 is a timing chart showing the operation of the driving IC of FIG. 4, and FIG. 9 is a diagram showing the main components of a control circuit provided in the optical print head of the second embodiment.
  • FIG. 3 is a block diagram showing a block diagram of a configuration of the embodiment;
  • FIG. 10 is a block diagram showing the internal configuration of a driving IC provided in the optical print head according to the second embodiment.
  • FIG. 11 is a timing chart showing the operation of the control circuit of FIG. 9, and FIG. 12 is a timing chart showing the operation of the driving IC of FIG. Fig. 3 is a block diagram showing the internal configuration of a conventional driving IC.
  • FIG. 14 is a block diagram showing the internal configuration of a conventional optical printhead, and
  • FIG. 15 is a timing chart showing the operation of the conventional optical printhead.
  • FIG. 16 is a diagram showing the displacement of the Y position after printing with the conventional optical print head, and
  • FIG. 17 is a diagram showing the Y position after printing with the conventional optical print head. It is a figure which shows a position shift.
  • FIGS. 1 and 2 The configuration shown in FIGS. 1 and 2 is a common configuration in each embodiment described later. Then, as shown in FIG. 1, the optical print head having the light emitting section 1, the SLA 2, the lens holder 3, and the positioning pins 4a and 4b is represented by a block diagram in FIG.
  • the internal configuration is as follows.
  • the light emitting element group 1 is composed of 4992 light emitting sections # 1 to # 4992, and the light emitting sections # 1 to # 4992.
  • a memory 5 configured by a flash memory or the like for storing data relating to the displacement of the light emitting units # 1 to # 4992 in the Y direction.
  • a control circuit 6 for controlling the operation by reading and writing data to and from the memory 5 and supplying data to the driving ICa1 to ICa26 may be added.
  • the number of driving ICs is 26 and the number of light emitting units is 4992.
  • the driving ICa (corresponding to the driving ICa1 to ICa26 in FIG. 2) in such an optical printhead has a data input circuit as shown in the block diagram in FIG.
  • the 4-bit data signal input from pins SI0 to SI3 is input.192
  • the 2-bit shift register 11 and the data signal input by the shift register 11 are input in 192-bit. It has a latch circuit 12 for taking in parallel for each G unit, and a Y position correction data storage circuit 13 for storing 19 sets of correction data for performing correction in the Y direction.
  • the driving IC a stores a timing control circuit 14 for supplying a predetermined timing signal to each section and a data signal stored in the latch circuit 12 in a Y position correction data storage circuit 13.
  • Selection circuit 15 to select according to the corrected data, and selection circuit 15 A drive circuit 16 that outputs a drive signal to the output terminals DO 1 to DO 192 in accordance with the data signal selected in step 1, and a current supply circuit 17 that supplies a constant current to the drive circuit 16.
  • FIG. 4 is a block circuit diagram showing an internal configuration of a driving IC provided in the optical print head in the present embodiment.
  • the latch circuit 12 is a serial circuit of a 192-bit latch circuit.
  • the latch circuit of each stage in the latch circuit 12 outputs to the shift register 11 or the output from the preceding latch circuit 19 2 A bit data signal is input to the parallel. Further, a 192-bit data signal output from the latch circuit of each stage in the latch circuit 12 is supplied to the selection circuit 15.
  • the selection circuit 15 converts the 192-X5-bit data signal supplied from the latch circuit 12 into the 192-X9-bit correction data supplied from the Y-position correction data storage circuit.
  • Timing control circuit selected from the 192-bit data signal selected according to the 192-bit correction data in the remaining 192-X4-bit correction data It outputs to the drive circuit 16 according to the external slope signal S ⁇ ⁇ 1 to S ⁇ ⁇ 4 supplied from 14.
  • the position correction data storage circuit 13 stores, for example, 19 2 X 9 so that it can store 19 2 pieces of 9-bit correction data corresponding to the data signal. It can be configured with a bit latch circuit. Then, the correction data can be written to the position correction data storage circuit 13 in advance based on 192-unit signals supplied in parallel from the shift register 11.
  • FIG. 4 shows a circuit block diagram based on the output terminal DO1 for the sake of simplicity, and the other output terminals DO2 to DO192 are omitted because they are the same.
  • the latch circuit 12 has latch circuits 12a to 12e that can store a 192-bit data signal, and is stored in the shift register 11a in the latch circuit 12a.
  • the 192-bit data signal stored in the latch circuit 12a is stored in the latch circuit 12b, and the 192-bit data signal stored in the latch circuit 12a is stored in the latch circuit 12c.
  • the 192-bit data signal stored in the latch circuit 12d is stored in the latch circuit 12d, and the 192-bit data signal stored in the latch circuit 12c is stored in the latch circuit 12d.
  • the 192-bit data signal stored in the latch circuit 12d is supplied to e according to the load signal LOAD.
  • the 192-X5-bit data signal stored in each of the latch circuits 12a to 12e is simultaneously sent to the selection circuit 15 in accordance with the load signal LOAD.
  • the selection circuit 15 to which the 192-X5-bit data signal is supplied selects the 192-bit data signal to be supplied to each of the output terminals DO1 to DO192.
  • Each of the gate circuits composed of 5 is composed of 192 sets.
  • the selection circuit 15 is used to transmit a data signal to the drive circuit 16 in accordance with one of the internal strobe signals STB1 to STB4 generated by the slope control circuit 18. , And 192 AND gates G7 to which outputs from the OR gates G6 and G15 are input.
  • the drive circuit 16 is composed of 19 current amplifiers 16a that amplify the current supplied from the current supply circuit 17 and supply the amplified current to the output terminals D01 to D0192. Is done.
  • the strobe control circuit 18 has an internal control for dividing the period defined by the external strobe signal (inverted STB) into a plurality of periods.
  • the logic gate circuits G a to G d can be configured as a power counter.
  • a high power supply voltage VDD 1 is input to the input terminals J and K of the J K flip-flop FF 1.
  • the external strobe signal (STB) is inverted by the inverter 35 and input to the clock input terminal CLK.
  • the signal QA is output from the output terminal Q of the flip-flop FF1, and the signal Qa is output from the output terminal (inverted Q).
  • the signal QA is input to the input terminals J and K of the JK flip-flop FF2, and the strobe signal STB is input to the clock input terminal CLK.
  • the signal QB is output from the output terminal Q of the flip-flop FF2, and the signal Qb is output from the output terminal (inverted Q).
  • the logic gate circuit G a takes the logical product of the signal QA, the signal Qb, and the strobe signal STB to output the internal strobe signal STB1.
  • the logic gate circuit Gb takes the logical product of the signal Qa, the signal QB, and the stop signal STB to output an internal stop signal STB2.
  • Logic gate circuit Gc calculates the logical product of signal QA, signal QB, and strobe signal STB, and outputs internal strobe signal STB3.
  • Logic gate circuit Gd outputs an internal strobe signal STB4 by taking the logical product of signal Qa, signal Qb and strobe signal STB.
  • the reset input terminal R of the flip-flops FF1 and FF2 receives a load signal LOAD as a reset signal.
  • the strobe control circuit 18 generates four internal strobe signals STB1 to STB4 based on one external strobe signal (inverted STB).
  • control signals external strobe signals
  • the number of control signal terminals connected to the outside is reduced.
  • the size of Ic can be reduced, and the number of external wires such as wire bond wires can be reduced.
  • the 5-bit correction data da to de output from the Y position correction data storage circuit 13 are five AND gates G 1 to G 5, respectively. Is input to Also, the AND gates G1 to G5 are provided with a data signal for each bit to be supplied to the output terminal DO1 from the latch circuits 12a to 12e. Is input to The output from the AND gates G1 to G5 is input to the OR gate G6, and the output from the AND gate to which the high correction data is input among the correction data da to de is input. Output of OR gate G6.
  • the 4-bit correction data t a to t d output from the Y position correction data storage circuit 13 are input to four AND gates G i1 to G 14, respectively.
  • the internal strobe signals STB 1 to STB 4 generated by the strobe control circuit 18 are input to the AND gates G 11 to G 14, respectively.
  • the output from the AND gates G11 to G14 is input to the OR gate G15, and the output from the AND gate to which the high correction data is input among the correction data ta to td is input.
  • Output of OR gate G15 The output of each of the OR gates G6 and G15 is given to the AND gate G7, and the data signal selected by the correction data da to de is selected by the correction data ta to td.
  • the internal strobe signals STB1 to STB4 they are sent to the current amplifier circuit 16a via the AND gate G7.
  • the data signal output from the shift register 11 is output from the data signal output terminals SO0 to SO3 every four bits, and is input to the input terminals SI0 to SI3 of the adjacent driving IC a. Is entered.
  • the clock CLK input to the clock input terminal CI is output from the clock output terminal CO via the buffer B 1, and the clock input of the adjacent driving IC a is input. Input to terminal CI.
  • the load signal L OAD input to the load signal input terminal LI is output from the load signal output terminal LO via the buffer B2, and is input to the load signal input terminal LI of the adjacent driving IC a. Is input to
  • FIGS. 7A to 7E are diagrams showing the image forming position of the light emitting section in the Y direction and the printed image after correction
  • FIG. 8 is a timing chart showing the operation of the driving IC. It is. First, a brief description will be given with reference to FIGS. 7A to 7E. 7A to 7E are described with the number of light emitting units being 17 dots for the sake of simplicity. 'The paper feed direction (the direction opposite to the print direction) shall be the direction of the arrow in Figs. 7A to 7E.
  • each light emitting unit # 1 to # 17 is determined by using position measurement by CCD (Charge Coupled Device) or measurement of the bending of the printed straight line. Confirm. Then, based on the image formation positions of the light emitting units # 1 to # 17 confirmed at this time, calibration data da to de and ta to td representing the lighting timing of each light emitting unit # 1 to # 17 are obtained. Set. Then, the set correction data da to de and ta to td are written to the memory 5 by the control circuit 6.
  • CCD Charge Coupled Device
  • the image forming positions of the light emitting units # 1 to # 17 are confirmed, and the image forming of the light emitting units # 1 to # 17 is performed.
  • the correction data da is applied to the light-emitting parts # 1 to # 17 for the light-emitting parts # 15 to # 17.
  • the correction data db is applied to the light emitting units # 3, # 4, # 11, and # 12, and the correction data dc is applied to the light emitting units # 5, # 7, # 9 , # 10, and correction data de for the light emitting unit # 8 are set and stored in the memory 5.
  • Each of the correction data da to de corresponds to the data where the imaging position is near the reference position
  • da is the position where the imaging position is shifted from the reference position by approximately one line in the paper feed direction
  • db is the position where the imaging position is shifted from the reference position by approximately 2 lines in the paper feed direction
  • dc is the imaging position is approximately 3 lines from the reference position in the paper feed direction. It is set so that dd is given to a position shifted from the reference position and de is given to a position shifted from the reference position by about 4 lines in the paper feed direction.
  • correction data ta for the light emitting units # 1, # 3, # 5, # 8, # 10, # 12, # 14, # 17 is changed to the light emitting unit # 6, the correction data tb for # 16, and the correction data tc for the light emitting units # 2, # 4, # 9, # 11, # 13
  • correction data td is set for the light emitting units # 7 and # 15, respectively, and stored in the memory 5.
  • the correction data ta to td are the positions where the imaging data ta is shifted from the reference position by approximately (1 ⁇ 4) L paper feed direction with respect to the data whose imaging position is near the reference position.
  • the data is read out by the control circuit 6 in the print head, supplied to the driving IC a, and stored in the Y position correction data storage circuit 13 via the shift register 11.
  • the data signal stored in the latch circuit 12a is supplied to the AND gate G1 and the OR gate provided for each of the output terminals DO15 to DO17 to which the correction data da is supplied. Via the gate G6 to the AND gate G7.
  • the internal strobe signal STB 1 is sent from the strobe control circuit 18.
  • the output of the AND gate G 11 provided at the output terminal DO 17 to which the correction data ta is given is output.
  • the output of the AND gate Gl1 is supplied to the AND gate G7 via the OR gate G15. Therefore, the data signal stored in the latch circuit 12a is given to the current amplifier circuit 16a provided for the output terminal DO17, and the current is supplied to the light emitting section # 17. Printing near the reference position is performed.
  • the output of the AND gate G 12 provided at the output terminal DO 16 to which the correction data tb is given becomes high
  • the output of the AND gate G12 is supplied to the AND gate G7 via the OR gate G15. Therefore, the data signal stored in the latch circuit 12a is given to the current amplifying circuit 16a provided for the output terminal DO16, and the current is supplied to the light emitting section # 16. Printing is performed at a position (1/4) L shifted from the reference position. Further, when the internal strobe signal STB 4 is transmitted after the internal strobe signal STB 3 is transmitted from the strobe control circuit 18, the correction data td is provided at the output terminal DO 15.
  • the output of the AND gate G14 becomes high, and the output of the AND gate G14 is supplied to the AND gate G7 via the OR gate G15. Therefore, the data signal stored in the latch circuit 12a is given to the current amplifying circuit 16a provided for the output terminal DO15, and the current is supplied to the light-emitting section # 15. Printing is performed at a position (3/4) L shifted from the position. When printing of this line is completed, the data signal stored in the latch circuit 12a is stored in the latch circuit 12b.
  • the data signal stored in the latch circuit 12b is output to the output terminals DO1, DO2, DO13, and DO13 to which the correction data db is given.
  • the signal is given to the AND gate G7 through the AND gate G2 and the OR gate G6 provided for each of the DOs 14.
  • the AND gate G provided at the output terminals DO 1 and D ⁇ 14 to which the correction data ta is supplied is provided.
  • the output of 11 becomes high, and the output of this AND gate G11 is given to the AND gate G7 via the OR gate G15.
  • the data signal stored in the latch circuit 12b is given to the current amplifying circuit 16a provided for the output terminals D01 and DO14, and the light emitting units # 1 and # Current is supplied to 14 and printing is performed at a position shifted by one line.
  • the output of the AND gate G13 provided for each becomes high, and the output of the AND gate G13 is given to the AND gate G7 via the ⁇ R gate G15. . Therefore, the data signal stored in the latch circuit 12 b is given to the current amplifier circuit 16 a provided for the output terminals D 0 2 and DO 13, and the light emitting sections # 2 and # 13 Current is supplied, and printing is performed at a position that is further shifted by (1/2) L from the position shifted by one line.
  • the internal stop signal STB 4 is transmitted from the strobe control circuit 18 and When printing of this line is completed, the data signal stored in the latch circuit 12b is stored in the latch circuit 12c.
  • the data signal stored in the latch circuit 12 c is output to the output terminals DO 3, DO 4, DO ll, D ⁇ to which the correction data dc is given.
  • 1 and 2 are provided to the AND gate G7 via the AND gate G3 and the OR gate G6 provided for each.
  • the AND gate G 1 provided at the output terminals DO 3 and DO 12 to which the correction data ta is applied is provided. 1 becomes high, and the output of the AND gate G11 is given to the AND gate G7 via the OR gate G15.
  • the data signal stored in the latch circuit 12c is given to the current amplifying circuit 16a provided for the output terminals D03 and D012, and the light emitting units # 3 and Current is supplied to # 12, and printing is performed at a position shifted by 2 lines.
  • the output terminals DO 4, D ⁇ to which the correction data tc are supplied are provided.
  • the output of the AND gate G13 provided for each 11 becomes high, and the output of the AND gate G13 is supplied to the AND gate G7 via the OR gate G15. Therefore, the data signal stored in the latch circuit 12 c is given to the current amplifier circuit 16 a provided for the output terminals DO 4 and DO 11, and the current is supplied to the light emitting units # 4 and # 11. Then, printing is performed at a position (12) L further shifted from the position shifted by 2 lines.
  • the strobe control circuit 18 sends out the strobe signal STB4.
  • the data signal stored in the latch circuit 12c is sent to the latch circuit 12d. Is stored in
  • the data signal stored in the latch circuit 12 d is output to the output terminals DO 5 to DO 7, DO 9, D ⁇ to which correction data dd is given.
  • 10 are provided to an AND gate G7 via an AND gate G4 and an OR gate G6 provided for each of the 10.
  • the correction data t The output of the AND gate G11 provided at the output terminals DO5 and DO10 to which a is given becomes high, and the output of the AND gate Gl1 is output through the OR gate G15. Given to AND gate G7.
  • the data signal stored in the latch circuit 12 d is given to the current amplifying circuit 16 a provided for the output terminals D 0 5 and DO 10, and the light emitting sections # 5 and ' Current is supplied to # 10, and printing is performed at a position shifted by 3 lines.
  • the output of the AND gate G 12 provided at the output terminal DO 6 to which the correction data tb is given becomes high, and this AN
  • the output of the D gate G12 is supplied to the AND gate G7 via the OR gate G15. Therefore, the data signal stored in the latch circuit 12 d is given to the current amplifying circuit 16 a provided for the output terminal D 06, and the current is supplied to the light emitting section # 6. Printing is performed at a position (1 ./4) L further shifted from the line shifted position.
  • the output of the AND gate G 13 provided at the output terminal DO 9 to which the correction data tc is given becomes high
  • the output of the AND gate G13 is supplied to the AND gate G7 via the OR gate G15. Therefore, the data signal stored in the latch circuit 12d is supplied to the current amplifier circuit 16a provided for the output terminal DO9, and the current is supplied to the light emitting section # 9, and the current is supplied to the light emitting section # 9.
  • the printing is performed at a position that is further shifted by (1me'2) L from the position shifted.
  • the output of the AND gate G 14 provided at the output terminal DO 7 to which the correction data td is supplied goes high,
  • the output of the ND gate G14 is supplied to the AND gate G7 via the OR gate G15. Therefore, the data signal stored in the latch circuit 12 d is given to the current amplifying circuit 16 a provided for the output terminal D 07, and the current is supplied to the light emitting section # 7. Printing is performed at a position further shifted by (3Z4) L from the position shifted by 3 lines. When printing of this line is completed, the data signal stored in the latch circuit 12d is stored in the latch circuit 12e.
  • the latch circuit 12 When printing is performed at a position four lines off the reference position, the latch circuit 12 The data signal stored in e is supplied to AND gate G7 via AND gate G5 and OR gate G6 provided for output terminal D ⁇ 8 to which correction data de is applied. Given. At this time, when the internal strobe signal STB 1 is transmitted from the strobe control circuit 18, the output of the AND gate Gl 1 provided at the output terminal D 08 to which the correction data ta is supplied is provided. Becomes high, and the output of the AND gate G11 is supplied to the AND gate G7 via the OR gate G15. Therefore, the data signal stored in the latch circuit 12 e is given to the current amplifying circuit 16 a provided for the output terminal D 08, and the current is supplied to the light emitting section # 8. Printing is performed at the position shifted by 4 lines.
  • the corrected print image finally becomes as shown in Fig. 7E, and its linearity is significantly greater than that in Fig. 7C. To be improved.
  • the data of the line currently printed on the light-emitting sections # 15 to # 17 is the data one line before the line currently printed on the light-emitting sections # 1, # 2, # 13, and # 14.
  • the data two lines before the line currently printed on the light emitting parts # 3, # 4, # 11, # 1 2 are printed.
  • Light emitting parts # 5 to # 7, # 9, # 10 are currently printed.
  • the data three lines before the line to be printed is given.
  • the data four lines before the line to be printed currently are given to the light-emitting part # 8 (in addition, as described above, the light-emitting parts # 1 to # 17
  • the internal strobe signal STB2 is applied to the # 4 and # 17, and when the internal strobe signal STB3 is applied to the light emitting units # 6 and # 16, the light emission occurs.
  • the can and the internal strobe signal STB 4 is given, the light emitting unit # 7, with respect to # 1 5, given their respective.
  • Data signals are supplied to the data input terminal S 10 of the driving IC a 26, and the second, sixth, tenth,.
  • the data signal of the third, seventh, 11th,... is input to the data input terminal SI2 of the sixth, fourth, eighth, 12th,..., data input terminal SI2 of the driving IC a26.
  • 1 C a 2,..., And IC a 26 shift registers 11, respectively, are the 1st to 19 2nd and 1933 to 3rd 4th data signals of the 1st line, respectively. ,..., 4801 to 4992
  • the second data signal is stored. In this way, when the data signal of the first line is stored in the shift register 11 of the driving ICs a1 to ICa26, the clock CLK is stopped, and the high loading is performed.
  • the signal LOAD is provided.
  • the data signal written to the latch circuit 12a is input to the AND gate G7 via the AND gate G1 and the OR gate G6 to which the correction data da is given. Therefore, of the data signals of the first line stored in the latch circuit 12a, the data signal given to the light emitting portion at the position where the correction data da is given (near the reference position) is ANDed by the latch circuit 12a. Input to gate G7. Then, after the load signal LOAD is turned off, input of the clock CLK is started again, and an external slope signal (inverted STB), which is a low pulse signal, is given four times. At this time, as described in FIG. 5, the internal strobe signals STB1 to STB4 are output from the strobe control circuit 18 in the order of STB1, STB2, STB3, and STB4. Is done.
  • the internal strobe signal STB 1 is supplied to the AND gate G 7 through the AND gate G 11 and the OR gate G 15 to which the correction data ta is supplied. Therefore, a data signal to be applied to the light emitting portion near the reference position of the first line is supplied to the drive circuit 16.
  • the internal strobe signal STB 2 is supplied, and the correction data tb is supplied.
  • the AND gate G 12 and the OR gate G 15 are supplied to the AND gate G 7.
  • a data signal to be applied to the light emitting portion located at a position shifted by (1/4) L from the reference position of the line is supplied to the drive circuit 16.
  • the internal strobe signal STB 3 is supplied to the AND gate G 13 to which the capture data tc is supplied and to the AND gate G 7 via the OR gate G 15.
  • the drive circuit 16 receives a data signal to be applied to the light emitting portion located at a position shifted by (1/2) L from the reference position of the first line.
  • the internal strobe signal STB4 is supplied, and the acquisition data td is supplied to the AND gate G14 and the AND gate G7 via the OR gate G15.
  • a data signal to be applied to the light emitting portion located at a position shifted by (3 4) L from the reference position of the eye is applied to the drive circuit 16. Further, at this time, the data signal of the second line is taken into the shift register 11 of the driving ICa in synchronization with the clock CLK.
  • the data signal of the second line is stored in the shift register 11 of the driving IC a, it is stored in the latch circuit 12a by giving a high load signal LOAD.
  • the first line data signal is written to the latch circuit 12b, and the second line data signal stored in the shift register 11 is written to the latch circuit 12a.
  • the data signal written to the latch circuit 12a is input to the AND gate G7 via the AND gate G1 and the OR gate G6 to which the correction data da is given.
  • the data signal written in the latch circuit 12b is input to the AND gate G7 via the AND gate G2 and the OR gate G6 to which the correction data db is given.
  • the internal slope signal STB1 is supplied to the AND gate G7 via the AND gate Gl1 to which the correction data ta is supplied and the OR gate G15, the reference signal on the second line is obtained.
  • a data signal to be applied to the light emitting portion near the position and the light emitting portion located one line away from the reference position of the first line is supplied to the drive circuit 16.
  • the internal strobe signal STB 2 is supplied, and the AND gate G 12 via the OR gate G 15 and the AND gate G 12 to which the correction data tb is supplied.
  • the light emitting part located at a position shifted by (14) L from the reference position of the second line and the position shifted by one line and (1/4) L from the reference position of the first line A data signal to be supplied to the existing light emitting unit is supplied to the drive circuit 16.
  • the internal stop signal STB 3 is supplied, and the correction data tc is supplied to the AND gate G 13 via the AND gate G 13 to which the correction data tc is supplied and the OR gate G 15. Therefore, the light emitting part located at a position (12) L shifted from the reference position of the second line and the light emitting part located one line and (1 Z 2) L shifted from the reference position of the first line Is supplied to the drive circuit 16.
  • the internal strobe signal STB 4 is supplied, and the correction data td is supplied to the AND gate G 7 via the AND gate G 14 and the OR gate G 15 to which the correction data td is supplied.
  • This is given to the light emitting part located at a position shifted by (3Z4) L from the reference position of the line and to the light emitting part located at a position shifted by one line and (3/4) L from the reference position of the first line
  • the data signal is supplied to the drive circuit 16. Further, at this time, the data signal of the third line is taken into the shift register 11 of the driving ICa in synchronization with the clock CLK.
  • the clock CLK, the load signal LOAD, and the external strobe signal repeat the above-described operations, respectively, to first generate the latch circuits 12a, 12b, and 12c.
  • the data signal of the 3rd line, 2nd line, and 1st line is stored in each of them.
  • the light emitting portion is located approximately two lines away from the reference position of the first line, the light emitting portion is located approximately one line away from the reference position of the second line, and is present near the reference position of the third line.
  • the position of each line, the position shifted by (1/4) L from each line, the position shifted by (1Z2) L from each line, and the position of each liner (3-4) L The current is supplied in the order of the shifted position.
  • the data signals of the fourth, third, second, and first lines are stored in the latch circuits 12a, 12b, 12c, and 12d, respectively.
  • the light-emitting unit at a position approximately 3 lines away from the reference position of the first line the light-emitting unit at a position approximately 2 lines away from the reference position of the second line, and the reference position of the third line
  • each line position, a position shifted (1/4) L from each line From the line (1 / 2)
  • the current is supplied in the order of the position shifted by L and the position shifted by (34) L from each line.
  • the latch circuits 12a, 12b, 12c, 12d The data signals of the 5th, 4th, 3rd, 2nd, and 1st lines are stored in each of 12e. Then, the light-emitting portion at a position approximately 4 lines away from the reference position of the first line, the light-emitting portion at a position approximately 3 lines away from the reference position of the second line, and approximately 2 lines from the reference position of the third line.
  • Current is supplied in the order of (1 ⁇ 4) L from each line, (1/2) L from each line, and (3./4) L from each line. Is performed.
  • the emission of the first line is completed only after the emission of light for five lines is completed. Thereafter, by repeating the above-described operation, the light emission of the second line, the third line,... Is sequentially performed, and finally, the exposure for one screen of the electrostatographic printer is performed.
  • FIG. 9 is a block diagram showing a configuration of a main part of a control circuit provided in the optical print head according to the present embodiment.
  • FIG. 10 is a block circuit diagram showing an internal configuration of a driving IC provided in the optical print head in the present embodiment.
  • parts used for the same purpose as the parts shown in FIG. 4 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the correction data da to de are given to the control circuit 6, and first, the control circuit 6 Correction is made for the deviation of the Y position for each line with respect to the data signals supplied to the driving ICs a1 to a26. Then, the data signal captured by the control circuit 6 is Further, in the driving ICs al to a26 to which the correction data 1: a to td are given, the correction of the Y position shift for each region between the lines is performed.
  • This control circuit 6 is configured as shown in FIG. FIG. 9 shows a circuit block diagram based on the light emitting unit # 1 for simplicity of description, and the other light emitting units # 2 to # 4992 are the same and will not be described.
  • the control circuit 6 shown in Fig. 9 receives the 4-bit data signal input from the data input terminals SI0 to SI3. 499 2-bit shift register 21 and shift register 21 21
  • a 5-stage latch circuit 22 that takes in the data signal captured in 1 in parallel in units of 4992 bits, and 4992 sets of corrections to correct in the Y direction.
  • a Y-position correction data storage circuit 23 for storing data, and a selection circuit for selecting the data signal stored in the latch circuit 22 according to the correction data stored in the Y-position correction data storage circuit 23 24, and a 4992-bit shift register 25 for taking in the data signal selected by the selection circuit 24.
  • the latch circuit 22 has latch circuits 22 a to 22 e capable of storing 4992-bit data signals, and the latch circuit 22 a
  • the 4992-bit data signal stored in the shift register 21 is stored in the latch circuit 22b
  • the 4992-bit data signal stored in the latch circuit 22a is stored in the latch circuit 22b.
  • 499 The 2-bit data signal stored in the latch circuit 22b in the latch circuit 22c is stored in the latch circuit 22c, and the 499-bit data signal stored in the latch circuit 22c in the latch circuit 22d.
  • the 2-bit data signal is supplied to the latch circuit 22e, and the 4992-bit data signal stored in the latch circuit 22d is supplied according to the load signal LOAD.
  • the 4992 ⁇ 5 bit data signal stored in each of the latch circuits 22 a to 22 e is simultaneously transmitted to the selection circuit 24 according to the load signal LOAD. .
  • the selection circuit 24 to which the 4992 x 5 bit data signal is supplied in this way selects the 4992 bit data signal to be supplied to each of the driving ICs a1 to a26.
  • 4992 sets of gate circuits composed of five AND gates G1 to G5 and one OR gate G6 are configured.
  • the 4992-bit data signal selected by the selection circuit 24 is temporarily stored after being supplied to the shift register 25. Also, shift register 25 The stored 4992-bit data signal is output from the data output terminals SO0 to S ⁇ 3 to the driving IC a26 every 4 bits.
  • the 5-bit correction data da to de output from the Y position correction data storage circuit 23 are respectively connected to five AND gates G1 to G1. Entered in G5.
  • the data signals for the light emitting section # 1 from the latch circuits 22a to 22e are input to the AND gates G1 to G5 on a bit-by-bit basis.
  • the output from the AND gates G1 to G5 is input to the OR gate G6, and the output from the AND gate to which the high correction data is input among the correction data da to de is output. Naro. Then, the output of the OR gate G6 is sent to the shift register 25.
  • the clock CLK input to the clock input terminal CI is output from the clock output terminal CO via the buffer B1, and the clock input terminal CI of the driving IC a26 is output.
  • Is input to The load signal LOAD input to the load signal input terminal LI is output from the load signal output terminal LO via the buffer B2, and is input to the load signal input terminal LI of the driving IC a26. Is done.
  • the Y-position correction data storage circuit 23 can store, for example, 4992 correction data consisting of 5 bits in correspondence with the data signal. It can be configured with a 2 X 5-bit latch circuit. Then, the writing of the correction data to the Y position correction data storage circuit 23 can be performed in advance based on the signals of 4992 units supplied in parallel from the shift register 21.
  • the Y position correction is performed.
  • the data is written by repeating the operation of storing only each bit of the correction data via the shift register 21 with the data storage circuit 23 in the write state only five times.
  • the latch circuit 12 is different from the first embodiment in that the output from the shift register 11 is different from that of the first embodiment. It consists of a single stage of a 192-bit latch circuit in which a 192-bit data signal is input to a parallel. Then, in the selection circuit 15, 1 is given by the latch circuit 12. 9 The 2-bit data signal is supplied from the Y-position correction data storage circuit 13 and the internal slope supplied from the timing control circuit 14 selected by the 19 2 X 4-bit correction data. Output to the drive circuit 16 according to the signals STB1 to STB4.
  • the Y-position correction data storage circuit 13 stores, for example, 192 X 4 bits so as to store 192 pieces of 4-bit correction data corresponding to the data signal. It can be configured with a latch circuit. The writing of the correction data to the Y position correction data storage circuit 13 can be performed in advance based on the 192-unit signals supplied in parallel from the shift register 11.
  • the correction data ta to td stored in the memory 5 are read out by the control circuit of the printer main body or the control circuit 6 in the print head and supplied to the driving IC a. At this time, the data is written by repeating the operation of storing only each bit of the correction data via the shift register 11 with only the Y position correction data storage circuit 13 being in the write state four times.
  • FIG. 10 shows a circuit block diagram based on the output terminal DO 1 for the sake of simplicity, and the other output terminals DO 2 to DO 19 2 are the same, and are omitted. .
  • the latch circuit 12 is a latch circuit capable of storing a 192-bit data signal.
  • the 192-bit data signal stored in the shift register 11 is used as a latch. — Provided according to the load signal LOAD. Further, the 192-bit data signal stored in the latch circuit 12 is simultaneously sent to the selection circuit 15 in accordance with the input signal LOAD.
  • the selection circuit 15 includes 192 sets of gate circuits each including four AND gates G11 to G14 and one OR gate G15.
  • the selection circuit 15 sends a data signal to the drive circuit 16 in response to one of the internal strobe signals STB1 to STB4 generated by the strobe control circuit 18.
  • the shift register 11, drive circuit 16, current supply circuit 17, and strobe control circuit The road 18 is the same as in the first embodiment (FIG. 4).
  • the 4-bit correction data t a to t d output from the Y position correction data storage circuit 13 are input to four AND gates G 11 to G 14, respectively.
  • the internal strobe signals STB 1 to STB 4 generated by the slope control circuit 18 are input to the AND gates G 11 to G 14, respectively.
  • the output from the AND gates G11 to G14 is input to the OR gate G15, and the output from the AND gate to which the high correction data among the correction data ta to td is input. Is the output of OR gate G15.
  • the data signal output from the latch circuit 12 is transmitted via the AND gate G7 according to the internal strobe signals STB1 to STB4 selected by the acquisition data ta to td. Is sent to the current amplifier circuit 16a.
  • FIG. 11 is a timing chart showing the operation of the control circuit
  • FIG. 12 is a timing chart showing the operation of the driving IC.
  • the correction data da to de obtained in the same manner as in the first embodiment are stored in the control circuit of the printer main body or the control circuit 6 in the print head when the power is turned on, for example. It is read from the memory 5 and stored in the Y position correction data storage circuit 23 via the shift register 21. When the correction data stored in the memory 5 is written in this way, first, the setting signal SET changes from low to high, and writing to the Y position correction data storage circuit 23 is prohibited.
  • a data signal of one line (4992 bits) is sequentially provided every four bits, and is taken into the shift register 21 of the control circuit 6 in synchronization with the clock CLK. Be included.
  • this clock CLK is input 128 times, the data signal of the first line is stored in the shift register 21. In this way, when the data signal of the first line is stored in the shift register 21, the clock CLK is stopped and the high load signal LOAD is given.
  • the data signal of the first line stored in the shift register 21 is written to the latch circuit 22a.
  • This latch circuit 2 The data signal written in 2a is input to the shift register 25 via the AND gate G1 and the OR gate G6 to which the correction data da is given. Therefore, of the data signals of the first line stored in the latch circuit 22a, the data signal given to the light emitting unit at the position where the correction data da is given (near the reference position) is the latch circuit 2 Input to shift register 25 from 2a.
  • the shift registers 11 of the driving ICs a 1, IC a 2,..., IC a 26 respectively include the 1st to 19th second and 19 3rd of the data signals of the selected first line. 3 384 4th,..., 4801 to 499 9
  • the second data signal is stored. At this time, the data signal of the second line is supplied to the shift register 21.
  • the first line data signal stored in the latch circuit 22 a is written to the latch circuit 22 b and Write the second line data signal stored in shift register 11 to latch circuit 22a.
  • the data signal of the second line written to the latch circuit 22a is supplied to the AND gate G1 and the OR gate G6 to which the correction data da is supplied, and to the latch circuit.
  • the data signal of the first line written in 22b is input to the shift register 25 via the AND gate G2 and the OR gate G6 to which the correction data db is given.
  • a data signal to be provided to the light emitting portion existing near the reference position of the second line and the light emitting portion existing at a position shifted by one line from the reference position of the first line is stored in the shift register 25.
  • the data signal stored in the shift register 25 is supplied to the driving IC a 26 from the data output terminals SO 0 to S ⁇ 3 every four bits when the clock CLK is applied again.
  • the clock CLK and the load signal LOAD repeat the above-described operations, respectively, so that the latch circuits 22a, 22b, and 22c each have three lines.
  • the data signals for the first, second, and first lines are stored.
  • the shift register 25 stores the data signal given to each of the light emitting unit at the shifted position and the light emitting unit existing near the reference position of the fourth line.
  • the data signal stored in the shift register 25 is output from the data output terminals SO0 to S03 to the data input terminals SI0 to SI3 of the driving IC a26.
  • Switch circuits 1 2 a, 1 2 b, 1 2 c, 1 2 d, 1 2 e, 5th line. 4th line, 3rd line, 2nd line, 1st line Are stored.
  • the light-emitting unit is located approximately 4 lines away from the reference position of the first line
  • the light-emitting unit is located approximately 3 lines away from the reference position of the second line, and approximately 2 lines away from the reference position of the third line.
  • the data signals given to the light emitting unit at the shifted position, the light emitting unit at a position approximately one line from the reference position of the fourth line, and the light emitting unit near the reference position at the fifth line are respectively given.
  • the operation of drive 1 (: 31 to & 26) will be described with reference to the timing chart of FIG. 12.
  • the operation is obtained in the same manner as in the first embodiment.
  • the captured data ta to td are read out from the memory 5 by the control circuit of the printer body or the control circuit 6 in the print head.
  • the data is stored in the Y-position correction data storage circuit 13 via the shift register 11. In this way, when the correction data stored in the memory 5 is written, first, the setting signal SET is output. To high to prohibit writing to the Y-position correction data storage circuit 13.
  • data signals of one line are sequentially applied to the data input terminals SI0 to SI3 of the driving IC a26 located at the end every four bits, and this is applied to the clock.
  • the clock CLK In synchronization with the clock CLK, it is taken into the shift registers 11 of the driving ICs a1 to ICa26.
  • the 128th clock CLK is input, five consecutive lines are written to shift registers 11 of driving ICa 1, ICa 2,..., ICa 26, respectively.
  • the 1st to 192nd, 1993 to 384th,..., 4801 to 4992 second data signals are stored. In this way, when a data signal selected from five consecutive lines is stored in the shift registers 11 of the driving ICs a ⁇ to ICa 26, the clock CLK is stopped. , A high load signal LOAD is given,
  • the load signal LOAD When the load signal LOAD is given, the data signals stored in the shift register 11 are written to the latch circuit 12 in the driving ICs a1 to ICa26.
  • the data signal written to the latch circuit 12 is input to the AND gate G7.
  • the clock CLK input is started again, and an external strobe signal (inverted STB), which is a pulse signal, is applied four times. .
  • the outer slope signals STB1 to STB4 are output from the strobe control circuit 18 in the order of STB1, STB2, STB3, and STB4. You.
  • the internal strobe signal STB1 is supplied to the AND gate G7 via the AND gate Gl1 to which the correction data ta is supplied and the AND gate G15, so that each line A data signal to be applied to the light emitting section near the reference position is applied to the drive circuit 16.
  • the internal strobe signal STB2 is supplied to the AND gate G7 via the AND gate Gl2 and the OR gate Gl5 to which the acquisition data tb is supplied.
  • a data signal to be supplied to the light emitting unit located at a position (1/4 ⁇ L) deviated from the reference position of the driver is supplied to the drive circuit 16.
  • the internal slope signal STB 3 is supplied to the AND gate G 7 via the AND gate G 13 to which the correction data tc is supplied and the OR gate G 15, so that the A data signal to be applied to the light emitting portion located at a position shifted by (1Z2) L from the reference position is applied to the drive circuit 16.
  • the partial strobe signal STB4 is supplied to the AND gate G7 through the AND gate G14 and the OR gate G15 to which the correction data td is supplied, so that the reference of each line is A data signal to be applied to the light emitting portion located at a position (3/4) L shifted from the position is supplied to the drive circuit 16. Further, at this time, in synchronization with the clock CLK, the data signal output from the control circuit 6 is taken into the shift register 11 of the driving ICa.
  • the data signal of the first line supplied to the light emitting unit # 8 is controlled by the control circuit.
  • the internal strobe signal STB 1 is output from the strobe control circuit 18 when the internal strobe signal STB 1 is output from the strobe control circuit 18, one line is applied to the light emitting section # 8.
  • the data signals of the second line are in the light emitting units # 5 and # 10
  • the data signals of the third line are in the light emitting units # 3 and # 12, and the light emitting units # 1 and # 1.
  • the data signal of the fourth line is given to 4, and the data signal of the fifth line is given to the light emitting section # 17.
  • the internal strobe signal STB 2 when the internal strobe signal STB 2 is output from the strobe control circuit 18, the second line data signal is supplied to the light emitting unit # 6 and the fifth line signal is supplied to the light emitting unit # 16. Data signals are provided respectively.
  • the internal strobe signal STB 3 is When output from the slave control circuit 18, the light emitting unit # 9 receives the data signal of the second line, the light emitting units # 4 and # 11 receive the data signal of the third line, and the light emitting units # 2 and # The data signal of the fourth line is given to 13 respectively.
  • the number of light emitting units is 4992
  • the number of output terminals of the driving IC is 1992
  • the number of lines for correcting the Y position is 5, and the was four the number of regions to be corrected of the Y position
  • the line number and the number of regions to correct the Y position, flashing scan copy paper feeding speed and the light emitting element Must be changed according to the password.
  • a plurality of different sets of correction data according to the paper feed speed and the flashing speed of the light-emitting element are stored in the memory, and an appropriate set of correction data is read out when the print speed is changed and used for driving. It may be transferred to IC.
  • the lighting timing can be changed for each light emitting unit.
  • the present invention is not limited to this.
  • the lighting timing may be changed. By changing the lighting timing for each of the plurality of light emitting unit groups in this manner, the circuit configuration of the driving IC can be simplified.
  • a light-quantity correction data storage circuit for storing light-quantity correction data obtained in advance may be provided in the driving IC in order to equalize the light intensity of each light-emitting unit.
  • the driving IC is connected to an output terminal for each output terminal for supplying current to each light emitting unit.
  • the configuration of the shift register and the latch circuit can be changed accordingly.
  • the shift register can be changed to the address designating method. It can also be composed of memory.
  • the lighting timing of each light emitting unit is adjusted in accordance with the imaging position shift of the plurality of light emitting units of the light emitting element provided in the optical print head. Can be changed. Then, when printing is performed by the optical print head provided with such a driving IC, the linearity can be improved. Therefore, in a color tandem type printer having a plurality of optical printheads of the present invention, color printing with less color shift can be obtained. In addition, a strobe signal generated at a different timing is generated for each print line cycle, and the lighting timing of each light emitting unit is synchronized with each strobe signal according to the imaging position shift of the light emitting unit. Let it.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Devices (AREA)
  • Facsimile Heads (AREA)

Description

明細書
駆動用 I c及ぴ光プリ ン トへッ ド 技術分野
本発明は、 プリ ンタなどの記録へッ ドに用いられる光プリ ン トへッ ド及びこの 光プリ ン トへッ ドに設けられた発光素子を駆動するための駆動用 I Cに係るもの で、 特にタンデム方式でカラー印字を行うプリ ンタに設けられる光プリ ン トへッ ド及びこの光プリ ン トへッ ドの発光素子を駆動するための駆動用 I c。 背景技術
従来使用されている光プリ ン トへッ ドは、 第 1 3図のよ う に、 複数の発光部 (以下、 本明細書内における 「発光部」 とは、 請求の範囲における 「素子」 に相 当する） で構成された発光素子と、 データ信号を取り込むシフ ト レジスタ 1 0 1 と、 シフ ト レジスタ 1 0 1 に取り込まれたデータ信号を並列に取り込むラ ッチ回 路 1 0 2 と、 発光素子を駆動するための ドライブ回路 1 0 3 と、 ドライブ回路 1 0 3 に電流を供給するための電流供給回路 1 0 4 と、 各部に所定のタイ ミ ング信 号を供給するタイ ミ ング制御回路 1 0 5 とを備えた第 1 4図のよ う な構成の複数 の駆動用 I C とを有する。 今、 光プリ ン トヘッ ドに、 第 1 3図のよ うに、 直列的 に接続された 2 6個の駆動用 I C b 1 〜 b 2 6 と、 この 2 6個の駆動用 I C b 1 〜 b 2 6によって駆動される 4 9 9 2個の発光部 # 1 〜 # 4 9 9 2 とが設けられ ているものと して、 簡単に、 従来の光プリ ン トヘッ ドについて説明する。
このよ う な構成の光プリ ントへッ ドにおいて、 まず、 駆動用 I C bは、 そのシ フ ト レジスタ 1 0 1 内に、 データ入力端子 S I 0〜 S I 3 よ り入力される 4 ビッ トのデ ダ信号がク 口 タグ C L Kに '同期じで取り込まれる。 又 このシフ ト レジ スタ 1 0 1 は、 取り込んだ 4 ビッ トのデータ信号を、 ク ロ ック C L Kに同期して データ出力端子 S O 0 〜 S O 3から瞵接した駆動用 I Cのデータ入力端子 S , I 0 〜 S I 3に対して出力する。
このとき、 ク ロ ック入力端子 C I よ り入力されるク ロ ック C L Kは、 バッファ を介してク ロ ック出力端子 C Oよ り 出力され、 隣接した駆動用 I Cのク ロ ック入 力端子 C I に入力される。 よって、 第 1 5図のよ うに、 1 2 4 8回目のクロ ック C L Kが入力されたと き、 .2 6個の駆動用 I C b 1 〜 b 2 6のシフ ト レジスタ 1 0 1 には、 4 9 9 2個のデータ信号が 4 X 4 8 ( 1 9 2 ) 個毎、 取り込まれる。 このよ う に、 4 9 9 2個のデータ信号が取り込まれる と、 次に、 ロー ド信号 L O A Dが駆動用 I Cのロー ド信号入力端子 L I に入力される。 このロー ド信号 L O A Dによって生成されるタイ ミ ング信号が、 1 9 2 ビッ 卜のラ ッチ回路 1 0 2 に与えられる と、 シフ ト レジスタ 1 0 1 に取り込まれた 1 9 2個のデ一タ信号が 格納される。
このとき、 ロー ド信号入力端子 L I よ り入力されるロー ド信号 L O A Dは、 バ ッファを介してロー ド信号出力端子 L Oよ り 出力され、 隣接した駆動用 I Cの口 — ド信号入力端子 L I に入力される。 よって、 第 1 5図のよ う に、 ロー ド信号 L OADが入力されたと き、 2 6個の駆動用 I C b l 〜 b 2 6のシフ ト レジスタ 1 0 1 に取り込まれた各データ信号がラツチ回路 1 0 2に格納される。
このよ う に、 駆動用 I C b l 〜 b 2 6の各ラッチ回路 1 0 2に 1 9 2個ずつ格 納された 4 9 9 2個のデータ信号に基づいて、 ドライブ回路 1 0 3がス トローブ 信号 S T Bがローとなる期間に電流を端子 D O 1 〜 D O 1 9 2へ流すこ とによつ て、 発光部 # 1 〜 # 4 9 9 2が駆動し、 1 ライ ン分の印字が行われる。 このよ う に ドライブ回路 1 0 3が動作を行っている間、 ロー ド信号 L O A Dを口一と し、 再び、 クロ ック C L Kを与えることによって、 次のラインの取り込みが行われる c また、 光プリ ン トへッ ドは、 第 1 図の上面図のよ う に、 複数の発光部で構成さ れると ともに中央部に配置された発光素子群 1 を覆う S L A (Self focusing Le ns Array) 2 と、 S L A 2 を固定するための レンズホルダ 3 と、 発光素子群 1 内 の発光素子を構成する複数の発光部の位置を決定するための位置決め用ピン 4 a ， 4 b とを有する。 よって、 発光素子群 1 を構成する各発光部は、 位置決め用ピン 4 a , 4 bによつて結ばれる直線上に配置されるよ う に位置決めされる。
このような光プリ ン トへッ ドが、 従来よ り 、 プリ ンタなどに設けられるこ とで, 紙面への印字が行われているが、 基板上に設けられる発光素子が配列された L E Dア レイの曲がりや、 光プリ ン トへッ ドに設けられたレンズのレンズ光軸の曲が りや、 このレンズ自身の曲がり によって、 結像位置に曲がり が生じてしま う。 今, X方向に発光素子が配列されるとき、 この X方向に対し垂直となる方向を Y方向 とする と、 この Y方向に曲がり が生じる。 以下、 この Y方向への曲がり を 「Y曲 がり」 と呼ぶ。
このよ う な Υ曲がり は、 例と して、 第 1 6図及び第 1 7図のグラフに示される よ うな発光部の Υ方向における結像位置のずれである。 更に、 この結像位置のず れは、 位置決めピン 4 a， 4 b によって結ばれる直線が Y方向に対して斜めにず れるこ とによつても発生する。
この Y曲がり による影響はカラー印字を行うために複数の光プリ ン トへッ ドが 設けられたタンデム方式のプリ ンタなどにおいて、 大き く 印字の品位が低下する という問題があった。 又、 このよ う な印字の品位の低下を抑制するために、 光プ リ ン トへッ ドの良否選択や、 レンズの調整及び良否選択などが必要となるため、 光プリ ン トへッ ドゃこの光プリ ン トへッ ドが備えられるプリ ンタに係るコス トが 大き く なる。 発明の開示
このよ う な問題を鑑みて、 本発明は、 光プリ ン トヘッ ドの機械的又は光学的な 曲がり によって生じる結像位置のずれを補正するための駆動用 I C及びこの駆動 用 I Cを備えた光プリ ン トへッ ドを提供するこ とを目的とする。
本発明では、 駆動用 I Cが、 素子駆動用の駆動用 I Cであり 、 1組のデータ信 号群を構成する n個のデータ信号に基づいて、 n個の素子を駆動させるための駆 動信号を生成する駆動回路と、 X組の前記データ信号群それぞれが格納される X 段のラ ッチ回路と、 前記素子毎に対応するデータ信号を前記駆動回路へ送出する タイ ミ ングを設定するための y個のス ト ロ一ブ信号を生成するス トロープ制御回 路と、 前記素子毎に対応するデータ信号を、 前記 X段のラ ッチ回路から選択し、 n個のデータ信号によって 1組のデータ信号群を形成すると と もに、 該 1組のデ ータ信号群を構成する各データ信号を前記ス トローブ制御回路から与えられる前 記 y個のス トローブ信号に応じて前記駆動回路に送出する選択回路と、 を有する, 又、 本発明では、 光プリ ン トヘッ ドが、 n個の発光部を有する発光素子と、 n 個のデータ信号で構成される X組のデータ信号群それぞれが格納される X段のラ ツチ回路と、 前記発光部毎に対応するデータ信号を前記 x段のラ ッチ回路から選 択する と と もに選択した n個のデータ信号によって 1組のデータ信号群を形成す る選択回路と、 該選択回路で選択されたデータ信号を一時記憶すると と もに順に 外部に出力するシフ ト レジスタ と、 を備える制御回路と、 制御回路から与えられ る 1組のデータ信号群を構成する n個のデータ信号に基づいて、 n個の前記発光 部を駆動させるための駆動信号を生成する駆動回路を備える駆動用 I C と、 を有 する。
又、 本発明では、 光プリ ン トヘッ ドが、 n個の発光部を有する発光素子と、 1 組のデータ信号群を構成する 11個のデータ信号に基づいて、 n個の前記発光部を 駆動させるための駆動信号を生成する駆動回路と、 前記発光部毎に対応するデー タ信号を前記駆動回路へ送出するタイ ミ ングを設定するための印字ライ ン周期毎 に発生する y個のス トロープ信号を生成するス トローブ制御回路と、 前記 1組の データ信号群における前記発光部毎に対応するデータ信号を前記ス ト ローブ制御 回路から与えられる前記 y個のス ト ローブ信号に応じて前記駆動回路に送出する 選択回路と、 を備える駆動用 I Cと、 を有する。
又、 本発明では、 光プリ ン トヘッ ドが、 n個の発光部を有する発光素子と、 1 組のデータ信号群を構成する n個のデータ信号に基づいて、 n個の前記発光部を 駆動させるための駆動信号を生成する駆動回路と、 X組の前記データ信号群それ ぞれが格納される X段のラ ツチ回路と、 前記発光部毎に対応するデータ信号を前 記駆動回路へ送出するタイ ミ ングを設定するための y個のス ト ローブ信号を生成 するス ト ローブ制御回路と、 前記発光部毎に対応するデータ信号を、 前記 X段の ラ ツチ回路から選択し、 n個のデータ信号によって 1組のデータ信号群を形成す ると と もに、 該 1組のデータ信号群を構成する各データ信号を前記ス トローブ制 御回路から与えられる前記 y個のス トローブ信号に応じて前記駆動回路に送出す る選択回路と、 を備える駆動用 I C と、 を有する。
又、 本発明では、 光プリ ン トヘッ ドが、 n個の発光部を有する発光素子と、 n 個のデータ信号で構成される X組のデータ信号群それぞれが格納される X段のラ ツチ回路と、 前記発光部毎に対応するデータ信号を前記 X段のラ ツチ回路から選 択すると と もに選択した n個のデータ信号によって 1組のデータ信号群を形成す る第 1選択回路と、 該第 1選択回路で選択されたデータ信号を一時記憶すると と もに順に外部に出力する第 1 シフ ト レジスタ と、 を備える制御回路と、 1 組のデ —タ信号群を構成する n個のデータ信号に基づいて、 n個の前記発光部を駆動さ せるための駆動信号を生成する駆動回路と、 前記発光部毎に対応するデータ信号 を前記駆動回路へ送出するタイ ミ ングを設定するための y個のス トロープ信号を 生成するス トローブ制御回路と、 前記制御回路から送出される前記発光部毎に対 応するデータ信号を前記ス トロ一ブ制御回路から与えられる前記 y個のス トロー ブ信号に応じて前記駆動回路に送出する第 2選択回路と、 を備える駆動用 I C と、 を有する。 図面の簡単な説明
第 1 図は、 光プリ ン トへッ ドの外観上面図であり 、
第 2図は、 本発明の光プリ ン トへッ ドの内部構成を示すプロ ック図であり、 第 3図は、 本発明の光プリ ン トへッ ド内に設けられた駆動用 I Cの内部構成を 示すプロ ック図であり、
第 4図は、 第 1 の実施形態の光プリ ン トへッ ド内に設けられた駆動用 I Cの内 部構成を示すプロ ック回路図であり 、
第 5図は、 ス ト ローブ制御回路の動作を示すタイ ミ ングチャー トであり 、 第 6図は、 ス トローブ制御回路の内部構成を示すブロ ック回路図であり 、 第 7 A図〜第 7 E図は、 発光部の結像位置と Y位置補正後の印字ィメ一ジの関 係を示す図であり 、
第 8図は、 第 4図の駆動用 I Cの動作を示すタイ ミ ングチャー トであり、 第 9図は、 第 2の実施形態の光プリ ン トへッ ド内に設けられた制御回路の要部 構成を示すプロ ック回路図であり、
第 1 0図は、 第 2の実施形態の光プリ ン トへッ ド内に設けられた駆動用 I Cの 内部構成を示すプロ ック回路図であり、
第 1 1 図は、 第 9図の制御回路の動作を示すタイ ミ ングチャー トであり 、 第 1 2図は、 第 1 0図の駆動用 I Cの動作を示すタイ ミ ングチャー トであり 、 第 1 3図は、 従来の駆動用 I Cの内部構成を示すブロ ック図であり、 第 1 4図は、 従来の光プリ ン トへッ ドの内部構成を示すプロ ック図であり、 第 1 5図は、 従来の光プリ ン トヘッ ドの動作を示すタイ ミ ングチャー トであり、 第 1 6図は、 従来の光プリ ン トへッ ドで印字後の Y位置のずれを示す図であり、 第 1 7図は、 従来の光プリ ン トへッ ドで印字後の Y位置のずれを示す図である。 発明を実施するための最良の形態
以下に、 本発明の実施形態について、 図面を参照して説明する。 第 1 図及び第 2図で示される構成は、 後述する各実施形態において、 共通の構成である。 そし て、 第 1 図のよ うに、 発光部 1 、 S L A 2、 レンズホルダ 3、 及び位置決めピン 4 a , 4 bを有する光プリ ン トヘッ ドは、 第 2図のブロ ック図で表されるよ う な 内部構成となる。
第 2図のよ う に、 本実施形態の光プリ ン トヘッ ドにおいて、 発光素子群 1 が 4 9 9 2個の発光部 # 1 〜 # 4 9 9 2で構成され、 この発光部 # 1 〜 # 4 9 9 2を 1 9 2個毎に駆動させるための 2 6個の駆動用 I C a 1 〜 I C a 2 6が設けられ る。 また、 発光部 # 1 〜 # 4 9 9 2の Y方向の位置ずれに関するデータを格納す るフラ ッシュメモリ などで構成されたメモリ 5 とを有する。 又、 メモリ 5へのデ —タの読み出し及び書き込みや駆動用 I C a 1 〜 I C a 2 6 にデータを与えて動 作制御を行う制御回路 6を付け加えても良い。 尚、 以下の各実施形態では、 駆動 用 I Cが 2 6個で、 又、 発光部が 4 9 9 2個で構成されるものを一例に挙げて説 明する。
このよ うな光プリ ン トへッ ドにおける駆動用 I C a (第 2図の駆動用 I C a 1 〜 I C a 2 6に相当する） は、 第 3図のブロ ック図のよ うに、 データ入力端子 S I 0 〜 S I 3 よ り入力される 4 ビッ トのデータ信号を取り込む 1 9 2 ビッ トのシ フ ト レジスタ 1 1 と、 シフ ト レジスタ 1 1 で取り込まれたデータ信号を 1 9 2 ビ ッ ト単位毎に並列に取り込むラ ッチ回路 1 2 と、 Y方向の捕正を行うための 1 9 2組の補正データを格納する Y位置補正データ記憶回路 1 3 とを有する。
又、 駆動用 I C a は、 各部に所定のタィ ミ ング信号を供給するタイ ミ ング制御 回路 1 4 と、 ラッチ回路 1 2に格納されたデータ信号を Y位置補正データ記憶回 路 1 3 に格納された補正データに応じて選択する選択回路 1 5 と、 選択回路 1 5 で選択されたデータ信号に応じて出力端子 D O 1 〜 D O 1 9 2に駆動信号を出力 する ドライプ回路 1 6 と、 ドライブ回路 1 6に定電流を供給する電流供給回路 1 7 とを有する。
このよ う に構成される光プリ ン トへッ ドの詳細な構成及び動作について、 以下 に示す各実施形態において、 説明する。
く第 1 の実施形態 >
本発明の第 1 の実施形態について、 図面を参照して説明する。 第 4図は、 本実 施形態における光プリ ン トへッ ドに設けられた駆動用 I Cの内部構成を示すプロ ック回路図である。
本実施形態では、 上述したよ う に駆動用 I C a が第 3図のよ う に構成されると き、 ラ ッチ回路 1 2は、 1 9 2 ビッ トの構成のラ ッチ回路をシリ アルに 5段接続 された構成と されると ともに、 ラッチ回路 1 2内の各段のラ ッチ回路には、 シフ ト レジスタ 1 1 又は前段のラ ッチ回路よ り出力される 1 9 2 ビッ トのデータ信号 がパラ レルに入力される。 又、 ラ ッチ回路 1 2内の各段のラッチ回路よ り 出力さ れる 1 9 2 ビッ トのデータ信号が選択回路 1 5に与えられる。
そして、 選択回路 1 5では、 ラッチ回路 1 2 よ り与えられる 1 9 2 X 5 ビッ ト のデータ信号から、 Y位置補正データ記憶回路よ り与えられる 1 9 2 X 9 ビッ ト の捕正データの内の 1 9 2 ·\' 5 ビッ 卜の補正データに応じて選択した 1 9 2 ビッ 卜のデータ信号を、 残りの 1 9 2 X 4 ビッ トの捕正データで選択したタイ ミ ング 制御回路 1 4 よ り供給される內部ス トロープ信号 S Τ Β 1 〜 S Τ Β 4に応じて ド ライブ回路 1 6 に出力する。
Υ位置補正データ記憶回路 1 3は、 9 ビッ トで構成される補正データを、 デ一 タ信号に対応して 1 9 2個記憶するこ とができるよ う に、 例えば、 1 9 2 X 9 ビ ッ トのラ ッチ回路で構成するこ とができる。 そして、 Υ位置補正データ記憶回路 1 3への補正データの書き込みは、 シフ ト レジスタ 1 1 から並列に供給される 1 9 2個単位の信号に基づいて、 前もって行う こ とができる。
即ち、 メモリ 5内に格納された捕正データが、 プリ ンタ本体の制御回路又はプ リ ン トへッ ド内の制御回路 6によ り読み出されて駆動用 I C a に与えられるとき . Y位置補正データ記憶回路 1 3 のみを書き込み状態と してシフ ト レジスタ 1 1 を 介して捕正データの各ビッ トを記憶する作業を 9回繰り返すこ とによって書き込 まれる。
以下に第 4図を参照して、 このよ うに構成される駆動用 I C a の詳細な構成に ついて説明する。 尚、 第 4図は、 説明を簡単にするために出力端子 D O 1 に基づ いた回路ブロ ック図を示し、 他の出力端子 D O 2 〜 D O 1 9 2については同様と なるため省略する。
ラッチ回路 1 2は、 1 9 2 ビッ トのデータ信号を格納するこ とができるラッチ 回路 1 2 a 〜 1 2 e を有し、 ラ ッチ回路 1 2 a にシフ ト レジスタ 1 1 に格納され た 1 9 2 ビッ トのデータ信号が、 ラッチ回路 1 2 b にラ ッチ回路 1 2 a に格納さ れた 1 9 2 ビッ トのデータ信号が、 ラッチ回路 1 2 c にラッチ回路 1 2 bに格納 された 1 9 2 ビッ トのデータ信号が、 ラ ッチ回路 1 2 d にラ ッチ回路 1 2 c に格 納された 1 9 2 ビッ トのデータ信号が、 ラ ッチ回路 1 2 e にラ ッチ回路 1 2 dに 格納された 1 9 2 ビッ 卜のデータ信号が、 ロー ド信号 L O A Dに応じてそれぞれ 与えられる。
又、 このラ ッチ回路 1 2 a 〜 1 2 e のそれぞれに格納された 1 9 2 X 5 ビッ ト のデータ信号が、 ロー ド信号 L O A Dに応じて、 選択回路 1 5に同時に送出され る。 このよ う に 1 9 2 X 5 ビッ トのデータ信号が与えられる選択回路 1 5は、 出 力端子 D O 1 〜 D O 1 9 2のそれぞれに与えるための 1 9 2 ビッ トのデータ信号 を選択するために、 5つの A N Dゲー ト G 1 〜 G 5 と 1 つの O Rゲー ト G 6で構 成されたゲー ト回路及び 4 つの A N Dゲー ト G l 1 〜 G 1 4 と 1 つの O Rゲー ト G 1 5で構成されたゲー ト回路がそれぞれ 1 9 2組構成される。
この選択回路 1 5は、 ス ト ロープ制御回路 1 8で生成された内部ス ト ローブ信 号 S T B 1 〜 S T B 4のいずれか 1 つの信号に応じて ドライブ回路 1 6 にデータ 信号を送出するために、 O Rゲー ト G 6 , G 1 5それぞれからの出力が入力され る A N Dゲー ト G 7 を 1 9 2個有する。 又、 ドライブ回路 1 6は、 電流供給回路 1 7 よ り供給される電流を増幅して出力端子 D 0 1 〜 D 0 1 9 2それぞれに供給 する 1 9 2個の電流増幅器 1 6 a によって構成される。
又、 ス ト口ーブ制御回路 1 8は、 第 5図に波形を示すよ う に、 外部ス トローブ 信号 （反転 S T B ) によって規定される期間を複数の期間に分割するための内部 ス ト口一ブ信号 S T B 1 〜 S T B 4 を生成するための回路で、 例えば第 6図に示 すよ う に、 2つのフ リ ップフ ロ ップ F F 1 、 F F 2 と、 複数 （ 4つ） の論理ゲー ト回路 G a〜G d を組み合わせた力 ゥンタによって構成するこ とができる。
具体的には、 J Kフ リ ップフ ロ ップ F F 1 の入力端子 J 、 Kにハイである電源 電圧 V D D 1 が入力される。 ク ロ ッ ク入力端子 C L Kには、 イ ンバータ 3 5によ つて外部ス ト ローブ信号 （反転 S T B ) が反転されて入力される。 フリ ップフロ ップ F F 1 の出力端子 Qよ り信号 Q Aが出力され、 出力端子 （反転 Q) よ り信号 Q aが出力される。 J Kフ リ ップフ ロ ップ F F 2の入力端子 J 、 Kに信号 Q Aが 入力され、 ク ロ ック入力端子 C L Kにス トローブ信号 S T Bが入力される。 フ リ ップフロ ップ F F 2の出力端子 Qよ り信号 Q Bが出力され、 出力端子 （反転 Q) よ り信号 Q bが出力される。
論理ゲー ト回路 G a は信号 Q Aと信号 Q b と ス トロ一ブ信号 S T Bの論理積を とって内部ス トローブ信号 S T B 1 を出力する。 論理ゲー ト回路 G bは信号 Q a と信号 Q B とス ト口一ブ信号 S T Bの論理積をとつて内部ス ト 口ーブ信号 S T B 2を出力する。 論理ゲー ト回路 G c は信号 Q Aと信号 Q B とス ト ローブ信号 S T Bの論理積をとって内部ス トローブ信号 S T B 3を出力する。 論理ゲー ト回路 G d は信号 Q a と信号 Q b とス ト ローブ信号 S T Bの論理積をとつて内部ス トロー ブ信号 S T B 4を出力する。 尚、 フ リ ップフロ ップ F F 1 、 F F 2のリ セッ ト入 力端子 Rはリセッ ト信号と してロー ド信号 L O A Dが入力される。
このよ う に、 ス ト ローブ制御回路 1 8は 1つの外部ス ト 口一ブ信号 （反転 S T B ) に基づいて 4つの内部ス ト ローブ信号 S T B 1 〜 S T B 4 を生成する。 すな わち、 内部ス ト ローブ信号の数よ り も少数の信号線を用いて制御信号 （外部ス ト ローブ信号） を供給するので、 外部と接続する制御信号の端子の数を削減して I cの小型化を図るこ とができる と と もに、 ワイヤボン ド配線などの外部配線数を 削減することができる。
ここで、 出力端子 D O 1 に基づいて説明すると、 Y位置捕正データ記憶回路 1 3 よ り 出力される 5 ビッ トの補正データ d a 〜 d e がそれぞれ、 5つの A N Dゲ ー ト G 1 〜G 5に入力される。 又、 この ANDゲー ト G 1 〜G 5 には、 ラ ッチ回 路 1 2 a 〜 1 2 e からの出力端子 D O 1 に与えるためのデータ信号が 1 ビッ ト毎 に入力される。 O Rゲー ト G 6 には、 A N Dゲー ト G 1〜 G 5からの出力が入力 され、 捕正データ d a〜d eの内、 ハイ となる捕正データが入力された A N Dゲ ― トからの出力が O Rゲー ト G 6の出力となる。
又、 Y位置補正データ記憶回路 1 3 よ り 出力される 4 ビッ トの補正データ t a 〜 t dがそれぞれ、 4つの AN Dゲー ト G i l〜G 1 4に入力される。 そして、 この A N Dゲー ト G 1 1〜 G 1 4には、 ス ト ローブ制御回路 1 8で生成された内 部ス ト ローブ信号 S T B 1〜S T B 4がそれぞれ入力される。 O Rゲー ト G 1 5 には、 A N Dゲー ト G 1 1〜 G 1 4からの出力が入力され、 補正データ t a〜 t dの内、 ハイ となる補正データが入力された A N Dゲー トからの出力が O Rゲ一 ト G 1 5の出力となる。 そして、 O Rゲー ト G 6 , G 1 5それぞれの出力が A N Dゲ一 ト G 7 に与えられ、 補正データ d a〜d e によつて選択されたデータ信号 が、 補正データ t a〜 t d によつて選択された内部ス トローブ信号 S T B 1〜 S T B 4 に応じて、 ANDゲー ト G 7 を介して電流増幅回路 1 6 a に送出される。
シフ ト レジスタ 1 1 よ り 出力されるデータ信号は、 4 ビッ ト毎に、 データ信号 出力端子 S O 0〜S O 3 よ り出力されて、 隣接する駆動用 I C aの入力端子 S I 0〜 S I 3に入力される。 又、 ク ロ ック入力端子 C I に入力されるク ロ ック C L Kがバッファ B 1 を介してク ロ ッ ク出力端子 C Oよ り 出力されて、 隣接する駆動 用 I C a のク ロ ック入力端子 C I に入力される。 口一ド信号入力端子 L I に入力 されるロー ド信号 L OADは、 バッ ファ B 2を介してロー ド信号出力端子 L Oよ り 出力されて、 隣接する駆動用 I C aのロー ド信号入力端子 L I に入力される。
このよ う に構成される駆動用 I C a 1〜 I C a 2 6が設けられた光プリ ン トへ ッ ドの動作について、 第 7 A図〜第 7 E図及び第 8図を参照して説明する。 第 7 A図〜第 7 E図は、 発光部の Y方向の結像位置と補正後の印字イメージを示す図 であり 、 又、 第 8図は、 駆動用 I Cの動作を示すタイ ミ ングチャー トである。 まず、 第 7 A図〜第 7 E図を参照して、 簡単に説明する。 尚、 第 7 A図〜第 7 E図は、 説明を簡単にするために、 発光部数を 1 7 ドッ ト と して説明する。 '又、 紙送り方向 （印字方向と反対の方向となる） を第 7 A図〜第 7 E図の矢印の方向 とする。 このとき、 まず、 各発光部 # 1〜 # 1 7の結像位置を、 C C D (Charge Coupled Device) による位置計測や印字された直線の曲がりの計測などを用いて 確認する。 そして、 このと き確認された各発光部 # 1 〜 # 1 7の結像位置から、 各発光部 # 1 〜 # 1 7 の点灯タイ ミ ングを表す捕正データ d a 〜 d e , t a〜 t d を設定する。 そして、 設定された捕正データ d a 〜 d e , t a〜 t dが制御回 路 6によってメ モ リ 5に書き込まれる。
即ち、 まず、 第 7 A図のよ う に発光部 # 1 〜 # 1 7それぞ'れの結像位置が確認 されると と もに、 発光部 # 1 〜 # 1 7 の内その結像位置が最下部となる発光部 # 1 7が基準位置となるとき、 第 7 B図のよ う に、 発光部 # 1 5〜 # 1 7 に対して 補正データ d a が、 発光部 # 1 ， # 2 , # 1 3， # 1 4に対して補正データ d b が、 発光部 # 3 , # 4， # 1 1 , # 1 2に対して補正データ d c力 、 発光部 # 5 〜 # 7， # 9 , # 1 0に対して補正データ d dが、 発光部 # 8 に対して補正デー タ d eが、 それぞれ設定されてメモリ 5 に格納される。
この補正データ d a 〜 d eは、 それぞれ、 結像位置が基準位置付近であるもの に対して d a が、 結像位置が基準位置よ り略 1 ライ ン分紙送り方向にずれた位置 であるものに対して d bが、 結像位置が基準位置よ り略 2 ライ ン分紙送り方向に ずれた位置であるものに対して d c が、 結像位置が基準位置よ り略 3ライン分紙 送り方向にずれた位置であるものに対して d dが、 結像位置が基準位置よ り略 4 ラィン分紙送り方向にずれた位置であるものに対して d e が与えられるよ うにし て、 設定される。
このよ う に設定されたライン毎の Y位置補正を行うための補正データ d a〜 d e を用いて Y位置補正が行われると、 第 7 Α図のよ う に確認される発光部 # 1 〜 # 1 7の結像位置が、 第 7 C図のよ うに捕正される。 しかしながら、 第 7 C図か ら明らかなよ う に、 ライン毎の Υ位置補正を行っても、 まだ、 基準位置における 各発光部の結像位置のずれが完全に解消されていない。 そこで、 更に、 基準位置 と基準位置よ り略 1 ライン分紙送り方向にずれた位置との間を 4領域に分け、 各 領域毎の結像位置のずれに対する Υ位置補正を行う ための補正データ t a 〜 t d が設定される。 尚、 各ライ ン間の幅を L とする。
即ち、 第 7 D図のよ うに、 発光部 # 1 ， # 3 , # 5 , # 8 , # 1 0， # 1 2 , # 1 4 , # 1 7 に対して補正データ t a が、 発光部 # 6， # 1 6に対して補正デ ータ t bが、 発光部 # 2 , # 4 , # 9， # 1 1 , # 1 3 に対して補正データ t c が、 発光部 # 7 , # 1 5に対して補正データ t dが、 それぞれ設定されてメモリ 5に格納される。
この補正データ t a 〜 t dは、 結像位置が基準位置付近であるものに対して捕 正データ t aが、 結像位置が基準位置よ り略（ 1 ノ 4 ) L紙送り方向にずれた位置 であるものに対して捕正データ t bが、 結像位置が基準位置よ り略（ 1 .. ' 2 ) L紙 送り方向にずれた位置であるものに対して補正データ t cが、 結像位置が基準位 置よ り略（ 3 , 4 ) L紙送り方向にずれた位置であるものに対して補正データ t d が与えられるよ う にして設定される。
例えば、 電源投入 れたときなどにおいて、 このよ う にメ モ リ 5に格納された 各発光部 # 1 〜 # 1 7に対する補正データ d a〜 d e ， t a 〜 t d力 、 プリ ンタ 本体の制御回路又はプリ ン トへッ ド内の制御回路 6によって読み出されて、 駆動 用 I C a に与えられて、 シフ ト レジスタ 1 1 を介して Y位置補正データ記憶回路 1 3 に格納される。
そして、 まず、 ラ ッチ回路 1 2 a に格納されたデータ信号が、 補正データ d a が与えられる出力端子 D O 1 5 〜 D O 1 7のそれぞれに対して設けられた A N D ゲー ト G 1及び O Rゲー ト G 6 を介して、 A N Dゲー ト G 7 に与えられる。 この とき、 ス ト ローブ制御回路 1 8 よ り 内部ス ト ローブ信号 S T B 1 が送出されると . 補正データ t aが与えられる出力端子 D O 1 7に設けられた A N Dゲ一 ト G 1 1 の出力がハイ となり、 この A N Dゲー ト G l 1 の出力が O Rゲー ト G 1 5 を介し て、 A N Dゲー ト G 7に与えられる。 よって、 出力端子 D O 1 7 に対して設けら れた電流増幅回路 1 6 a に、 ラ ツチ回路 1 2 a に格納されたデータ信号が与えら れ、 発光部 # 1 7に電流供給されて、 基準位置付近の印字が行われる。
又、 ス ト ローブ制御回路 1 8 よ り 内部ス ト ローブ信号 S T B 2が送出されると 補正データ t bが与えられる出力端子 D O 1 6 に設けられた A N Dゲー ト G 1 2 の出力がハイ となり、 この A N Dゲー ト G 1 2の出力が O Rゲー ト G 1 5 を介し て、 A N Dゲー ト G 7 に与えられる。 よって、 出力端子 D O 1 6に対して設けら れた電流増幅回路 1 6 a に、 ラ ツチ回路 1 2 a に格納されたデータ信号が与えら れ、 発光部 # 1 6に電流供給されて、 基準位置から （ 1 / 4 ) Lずれた位置の印 字が行われる。 更に、 ス トローブ制御回路 1 8 よ り内部ス トローブ信号 S T B 3が送出された 後に内部ス トローブ信号 S T B 4が送出されると、 補正デ一タ t dが与えられる 出力端子 D O 1 5に設けられた A N Dゲー ト G 1 4の出力がハイ となり 、 この A N Dゲー ト G 1 4の出力が O Rゲ一 ト G 1 5 を介して、 AN Dゲー ト G 7 に与え られる。 よって、 出力端子 D O 1 5 に対して設けられた電流増幅回路 1 6 a に、 ラ ッチ回路 1 2 a に格納されたデータ信号が与えられ、 発光部 # 1 5に電流供給 されて、 基準位置から （ 3 / 4 ) Lずれた位置の印字が行われる。 このライ ンの 印字が終了すると、 ラ ツチ回路 1 2 a に格納されたデータ信号がラ ツチ回路 1 2 b に格納される。
次に、 基準位置から 1 ライ ンずれた位置の印字が行われるとき、 ラッチ回路 1 2 bに格納されたデータ信号が、 補正データ d bが与えられる出力端子 D O 1， D O 2 , D O 1 3 , D O 1 4のそれぞれに対して設けられた A N Dゲー ト G 2及 び O Rゲー ト G 6 を介して、 A N Dゲー ト G 7 に与えられる。 このとき、 ス ト口 ープ制御回路 1 8 よ り内部ス ト ローブ信号 S T B 1 が送出されると、 補正データ t a が与えられる出力端子 D O 1， D〇 1 4に設けられた A N Dゲー ト G 1 1 の 出力がハイ となり 、 この A N Dゲー ト G 1 1 の出力が O Rゲー ト G 1 5 を介して, AN Dゲー ト G 7 に与えられる。 よって、 出力端子 D 0 1， D O 1 4に対して設 けられた電流増幅回路 1 6 a に、 ラ ッチ回路 1 2 bに格納されたデータ信号が与 えられ、 発光部 # 1 , # 1 4に電流供給されて、 1 ライ ンずれた位置の印字が行 われる。
又、 ス トローブ制御回路 1 8 よ り 内部ス トローブ信号 S T B 2が送出された後 に内部ス トロープ信号 s τ B 3 が送出されると、 補正データ t c が与えられる出 力端子 D O 2， D O 1 3それぞれに設けられた A N Dゲー ト G 1 3の出力がハイ となり、 この AN Dゲー ト G 1 3の出力が〇 Rゲー ト G 1 5 を介して、 AN Dゲ — ト G 7 に与えられる。 よって、 出力端子 D 0 2， D O 1 3に対して設けられた 電流増幅回路 1 6 a に、 ラ ツチ回路 1 2 bに格納されたデータ信号が与えられ、 発光部 # 2 , # 1 3に電流供給されて、 1 ライ ンずれた位置から更に （ 1 / 2 ) Lずれた位置の印字が行われる。
更に、 ス トローブ制御回路 1 8 よ り内部ス ト口ープ信号 S T B 4が送出されて このラインの印字が終了すると、 ラ ツチ回路 1 2 b に格納されたデータ信号がラ ッチ回路 1 2 c に格納される。
次に、 基準位置から 2ラインずれた位置の印字が行われるとき、 ラッチ回路 1 2 c に格納されたデータ信号が、 補正データ d c が与えられる出力端子 D O 3， D O 4 , D O l l , D〇 1 2のそれぞれに対して設けられた A N Dゲー ト G 3及 び O Rゲー ト G 6 を介して、 A N Dゲー ト G 7 に与えられる。 このとき、 ス ト口 —ブ制御回路 1 8 よ り内部ス ト ローブ信号 S T B 1 が送出されると、 補正データ t aが与えられる出力端子 D O 3 , D O 1 2に設けられた A N Dゲー ト G 1 1 の 出力がハイ となり 、 この A N Dゲー ト G 1 1 の出力が O Rゲー ト G 1 5 を介して、 A N Dゲー ト G 7 に与えられる。 よって、 出力端子 D 0 3 , D 0 1 2に対して設 けられた電流増幅回路 1 6 a に、 ラ ッチ回路 1 2 c に格納されたデータ信号が与 えられ、 発光部 # 3 , # 1 2に電流供給されて、 2 ライ ンずれた位置の印字が行 われる。
又、 ス トローブ制御回路 1 8 よ り 内部ス トローブ信号 S T B 2が送出された後 に内部ス ト ローブ信号 S T B 3が送出されると、 捕正データ t c が与えられる出 力端子 D O 4， D〇 1 1 それぞれに設けられた A N Dゲー ト G 1 3の出力がハイ となり 、 この A N Dゲー ト G 1 3の出力が O Rゲー ト G 1 5を介して、 A N Dゲ ー ト G 7 に与えられる。 よって、 出力端子 D O 4， D O 1 1 に対して設けられた 電流増幅回路 1 6 a に、 ラ ツチ回路 1 2 c に格納されたデータ信号が与えられ、 発光部 # 4 , # 1 1 に電流供給されて、 2 ライ ンずれた位置から更に （ 1 2 ) Lずれた位置の印字が行われる。
更に、 ス トローブ制御回路 1 8 よ り內部ス トローブ信号 S T B 4が送出されて. このライ ンの印字が終了すると、 ラ ッチ回路 1 2 c に格納されたデータ信号がラ ツチ回路 1 2 d に格納される。
次に、 基準位置から 3 ラインずれた位置の印字が行われるとき、 ラッチ回路 1 2 dに格納されたデータ信号が、 補正データ d dが与えられる出力端子 D O 5〜 D O 7 , D O 9， D〇 1 0 のそれぞれに対して設けられた A N Dゲー ト G 4及び O Rゲー ト G 6を介して、 A N Dゲー ト G 7 に与えられる。 このとき、 ス トロー ブ制御回路 1 8 よ り 内部ス トローブ信号 S T B 1 が送出されると、 補正データ t aが与えられる出力端子 D O 5， D O 1 0に設けられた A N Dゲー ト G 1 1 の出 力がハイ となり、 この AN Dゲー ト G l 1 の出力が O Rゲー ト G 1 5を介して、 AN Dゲー ト G 7に与えられる。 よって、 出力端子 D 0 5 , D O l 0に対して設 けられた電流増幅回路 1 6 a に、 ラ ッチ回路 1 2 d に格納されたデータ信号が与 えられ、 発光部 # 5， ' # 1 0に電流供給されて、 3 ライ ンずれた位置の印字が行 われる。
又、 ス トローブ制御回路 1 8 よ り 内部ス トローブ信号 S T B 2が送出されると、 補正データ t bが与えられる出力端子 D O 6に設けられた A N Dゲー ト G 1 2の 出力がハイ となり、 この AN Dゲ一 ト G 1 2の出力が O Rゲ一 ト G 1 5 を介して、 AN Dゲー ト G 7 に与えられる。 よって、 出力端子 D 0 6に対して設けられた電 流増幅回路 1 6 a に、， ラツチ回路 1 2 d に格納されたデータ信号が与えられ、 発 光部 # 6に電流供給されて、 3 ライ ンずれた位置から更に （ 1 ./ 4 ) Lずれた位 置の印字が行われる。
又、 ス トロ一ブ制御回路 1 8 よ り 内部ス トローブ信号 S T B 3が送出されると . 補正データ t c が与えられる出力端子 D O 9に設けられた A N Dゲー ト G 1 3の 出力がハイ となり、 この A N Dゲー ト G 1 3の出力が O Rゲー ト G 1 5 を介して. A N Dゲー ト G 7に与えられる。 よって、 出力端子 D O 9に対して設けられた電 流増幅回路 1 6 a に、 ラ ツチ回路 1 2 dに格納されたデータ信号が与えられ、 発 光部 # 9に電流供給されて、 3 ライ ンずれた位置から更に （ 1 メ' 2 ) Lずれた位 置の印字が行われる。
更に、 ス ト ローブ制御回路 1 8 よ り内部ス トローブ信号 S T B 4が送出される と、 補正データ t dが与えられる出力端子 D O 7 に設けられた A N Dゲー ト G 1 4の出力がハイ となり、 この A NDゲ一 ト G 1 4の出力が O Rゲー ト G 1 5を介 して、 ANDゲー ト G 7 に与えられる。 よって、 出力端子 D 0 7 に対して設けら れた電流増幅回路 1 6 a に、 ラ ッチ回路 1 2 dに格納されたデータ信号が与えら れ、 発光部 # 7に電流供給されて、 3 ライ ンずれた位置から更に （ 3 Z 4 ) Lず れた位置の印字が行われる。 このラインの印字が終了すると、 ラ ッチ回路 1 2 d に格納されたデータ信号がラ ッチ回路 1 2 e に格納される。
最後に、 基準位置から 4 ライ ンずれた位置の印字が行われる とき、 ラ ッチ回路 1 2 e に格納されたデータ信号が、 補正データ d eが与えられる出力端子 D〇 8 に対して設けられた A N Dゲ一 ト G 5及び O Rゲー ト G 6を介して、 A N Dゲー ト G 7 に与えられる。 このとき、 ス ト ローブ制御回路 1 8 よ り 内部ス ト ローブ信 号 S T B 1 が送出されると、 補正データ t a が与えられる出力端子 D 0 8に設け られた AN Dゲー ト G l 1 の出力がハイ となり 、 この ANDゲー ト G l 1 の出力 が O Rゲー ト G 1 5を介して、 AN Dゲー ト G 7 に与えられる。 よって、 出力端 子 D 0 8 に対して設けられた電流増幅回路 1 6 a に、 ラ ッチ回路 1 2 e に格納さ れたデータ信号が与えられ、 発光部 # 8 に電流供給されて、 4 ライ ンずれた位置 の印字が行われる。
その後、 内部ス トローブ信号 S T B 2 〜 S T B 4が送出されると、 最終的に、 補正後の印字イメージが第 7 E図のよ う になり、 第 7 C図と比べて、 その直線性 が大幅に改善される。
このよ う に、 発光部 # 1 5〜 # 1 7に現在印字するライ ンのデータが、 発光部 # 1 , # 2， # 1 3 , # 1 4に現在印字するラインの 1 ライン前のデータが、 発 光部 # 3 , # 4， # 1 1 ， # 1 2に現在印字するライ ンの 2 ライ ン前のデータが. 発光部 # 5〜 # 7 , # 9 , # 1 0に現在印字するライ ンの 3 ライ ン前のデータが. 発光部 # 8 に現在印字するライ ンの 4ライン前のデータが、 それぞれ与えられる ( 更に、 上述のよ う に各発光部 # 1 〜 # 1 7 に与えられよ う と される各データは. 内部ス ト ローブ信号 S T B 1 が与えられたと きに、 発光部 # 1 , # 3 , # 5 , # 8 ， # 1 0 , # 1 2 , # 1 4， # 1 7に対して、 内部ス トローブ信号 S T B 2が 与えられたときに、 発光部 # 6， # 1 6 に対して、 内部ス ト ローブ信号 S T B 3 が与えられたときに、，発光部 # 2 , # 4 , # 9 , # 1 1 ， # 1 3 に対して、 内部 ス トローブ信号 S T B 4が与えられたと きに、 発光部 # 7， # 1 5に対して、 そ れぞれ与えられる。
次に、 この光プリ ンタヘッ ドの詳細な動作について、 第 8図のタイ ミ ングチヤ ー トによ り説明する。 Y位置捕正データ記憶回 ¾ 1 3には、 上述した動作が行わ れるこ とによって、 既にメ モ リ 5に格納された補正データが書き込まれると、 ま ず、 設定信号 S E Tがローからハイ となって、 Y位置捕正データ記憶回路 1 3へ の書き込みを禁止する。 そして、 端に位置する駆動用 I C a 2 6のデータ入力端子 S I 0〜 S I 3に 1 ライン分 （ 4 9 9 2 ビッ ト） のデータ信号が 4 ビッ ト毎に順次与えられ、 これが ク ロ ック C L Kに同期して、 駆動用 I C a 1 〜 I C a 2 6のシフ ト レジスタ 1 1 に取り込まれる。 即ち、 1 番目、 5番目、 9番目、 …のデータ信号が駆動用 I C a 2 6のデータ入力端子 S 1 0に、 2番目、 6番目、 1 0番目、 …のデータ信号 が駆動用 I C a 2 6のデータ入力端子 S I 1 に、 3番目、 7番目、 1 1 番目、 … のデータ信号が駆動用 I C a 2 6のデータ入力端子 S I 2に、 4番目、 8番目、 1 2番目、 …のデータ信号が駆動用 I C a 2 6のデータ入力端子 S I 3 に、 それ ぞれ、 与えられる。
そして、 1 2 4 8回目のク ロ ック C L Kが入力されたとき、 駆動用 I C a 1 ,
1 C a 2 , ··· , I C a 2 6のシフ ト レジスタ 1 1 に、 それぞれ、 1 ライ ン目のデ —タ信号の内、 1 〜 1 9 2番目、 1 9 3 〜 3 8 4番目、 …、 4 8 0 1 〜 4 9 9 2 番目のデータ信号が格納される。 このよ うにして、 1 ライ ン目のデータ信号が、 駆動用 I C a 1 〜 I C a 2 6のシフ ト レジスタ 1 1 に格納されると、 ク ロ ック C L Kが停止し、 ハイのロー ド信号 L O A Dが与えられる。
このロー ド信号 L O A Dが与えられると、 駆動用 I C a 1 〜 I C a 2 6におい て、 シフ ト レジスタ 1 1 に格納された 1 ライン目 のデータ信号が、 ラッチ回路 1
2 a に書き込まれる。 このラツチ回路 1 2 a に書き込まれたデータ信号は、 補正 データ d a が与えられる A N Dゲ一 ト G 1及び O Rゲ一 ト G 6を介して、 AN D ゲー ト G 7 に入力される。 よって、 ラッチ回路 1 2 a に格納された 1 ライン目の データ信号の内、 補正データ d aが与えられた位置 （基準位置付近） の発光部に 与えるデータ信号が、 ラッチ回路 1 2 a よ り A N Dゲー ト G 7 に入力される。 そして、 ロー ド信号 L O ADを口一にした後、 再び、 ク ロ ック C L Kの入力を 開始する と と もに、 ローのパルス信号となる外部ス トロープ信号 （反転 S T B ) を 4回与える。 このとき.、 第 5図で説明したよ う に、 内部ス ト ローブ信号 S T B 1 〜 S T B 4が、 S T B l , S T B 2 , S T B 3 , S T B 4の順にス ト ローブ制 御回路 1 8 よ り 出力される。
よって、 まず、 内部ス ト ローブ信号 S T B 1 が、 補正データ t aが与えられる ANDゲー ト G l 1 と O Rゲー ト G 1 5 を介して A N Dゲー ト G 7に与えられる ため、 1 ライ ン目の基準位置付近に存在する発光部に与えるデータ信号が ドライ ブ回路 1 6に与えられる。 次に、 内部ス トローブ信号 S T B 2が与えられて、 補 正データ t bが与えられる A N Dゲー ト G 1 2 と O Rゲー ト G 1 5を介して AN Dゲ一 ト G 7に与えられるため、 1 ライ ン目の基準位置から（ 1 / 4 ) Lずれた位 置に存在する発光部に与えるデータ信号が ドライブ回路 1 6に与えられる。
次に、 内部ス トローブ信号 S T B 3が与えられて、 捕正データ t cが与えられ る AN Dゲー ト G 1 3 と O Rゲー ト G 1 5を介して AN Dゲー ト G 7に与えられ るため、 1 ライ ン目の基準位置から（ 1 / 2 ) Lずれた位置に存在する発光部に与 えるデータ信号が ドライブ回路 1 6 に与えられる。 最後に、 内部ス トローブ信号 S T B 4が与えられて、 捕正データ t dが与えられる AN Dゲー ト G 1 4 と O R ゲー ト G 1 5 を介して A N Dゲー ト G 7 に与えられるため、 1 ライン目の基準位 置から（ 3ノ 4 ) Lずれた位置に存在する発光部に与えるデータ信号が ドライブ回 路 1 6 に与えられる。 更に、 このと き、 ク ロ ック C L Kに同期して、 駆動用 I C a のシフ ト レジスタ 1 1 に 2 ライン目のデータ信号が取り込まれる。
その後、 2ライ ン目のデータ信号が駆動用 I C a のシフ ト レジスタ 1 1 に格納 される と、 ハイのロー ド信号 L OADを与えるこ とによって、 ラ ッチ回路 1 2 a に格納された 1 ライ ン目のデータ信号をラ ッチ回路 1 2 b に書き込むと と もに、 シフ ト レジスタ 1 1 に格納された 2 ライ ン目のデータ信号をラ ッチ回路 1 2 a に 書き込む。 ラッチ回路 1 2 a に書き込まれたデータ信号は、 補正データ d aが与 えられる AN Dゲー ト G 1 及ぴ O Rゲー ト G 6を介して、 AN Dゲー ト G 7 に入 力される。 又、 ラ ッチ回路 1 2 bに書き込まれたデータ信号は、 捕正データ d b が与えられる A N Dゲー ト G 2及び O Rゲー ト G 6 を介して、 A N Dゲー ト G 7 に入力される。
よって、 まず、 内部ス ト ロープ信号 S T B 1 が、 補正データ t aが与えられる A N Dゲー ト G l 1 と O Rゲー ト G 1 5 を介して A N Dゲー ト G 7に与えられる ため、 2 ライン目の基準位置付近に存在する発光部と 1 ライ ン目の基準位置から 1 ライ ンずれた位置に存在する発光部とに与えるデータ信号が ドライブ回路 1 6 に与えられる。 次に、 内部ス ト ローブ信号 S T B 2が与えられて、 補正データ t bが与えられる AN Dゲー ト G 1 2 と O Rゲー ト G 1 5 を介して ANDゲー ト G 7 に与えられるため、 2ライン目の基準位置から（ 1 4 ) Lずれた位置に存在す る発光部と 1 ライ ン目の基準位置から 1 ライ ン及び（ 1 / 4 ) Lずれた位置に存在 する発光部とに与えるデータ信号が ドライブ回路 1 6に与えられる。
次に、 内部ス トロ一プ信号 S T B 3が与えられて、 補正データ t c が与えられ る AN Dゲー ト G 1 3 と O Rゲー ト G 1 5を介して AN Dゲー ト G 7 に与えられ るため、 2 ライ ン目の基準位置から（ 1 2 ) Lずれた位置に存在する発光部と 1 ライン目の基準位置から 1 ライ ン及び（ 1 Z 2 ) Lずれた位置に存在する発光部と に与えるデータ信号が ドライブ回路 1 6 に与えられる。
最後に、 内部ス トローブ信号 S T B 4 が与えられて、 補正データ t dが与えら れる A N Dゲー ト G 1 4 と O Rゲー ト G 1 5を介して AN Dゲー ト G 7 に与えら れるため、 2 ライ ン目の基準位置から（ 3 Z 4 ) Lずれた位置に存在する発光部と 1 ライ ン目 の基準位置から 1 ライン及び（ 3ノ 4 ) Lずれた位置に存在する発光部 とに与えるデータ信号が ドライブ回路 1 6に与えられる。 更に、 このと き、 ク ロ ック C L Kに同期して、 駆動用 I C aのシフ ト レジスタ 1 1 に 3 ライン目のデー タ信号が取り込まれる。
その後、 ク ロ ック C L K、 ロー ド信号 L O A D、 外部ス トローブ信号 （反転 S T B ) がそれぞれ、 上述の動作を繰り返すこ とによって、 まず、 ラ ッチ回路 1 2 a , 1 2 b , 1 2 c のそれぞれに、 3 ライ ン目 、 2ライ ン目、 1 ライ ン目のデー タ信号が格納される。 そして、 1 ライン目の基準位置から略 2 ライ ンずれた位置 の発光部、 2 ライン目の基準位置から略 1 ライ ンずれた位置の発光部、 及び、 3 ライ ン目 の基準位置付近に存在する発光部それぞれに対して、 各ライン位置、 各 ライ ンから（ 1 / 4 ) Lずれた位置、 各ラインから（ 1 Z 2 ) Lずれた位置、 各ライ ンカゝら（ 3ノ 4 ) Lずれた位置の順に、 電流が供給される。
次に、 ラ ッチ回路 1 2 a , 1 2 b , 1 2 c , 1 2 dのそれぞれに、 4 ライン目 3 ライ ン目、 2 ライン目、 1 ライン目のデータ信号が格納される。 そして、 1 ラ イ ン目の基準位置から略 3 ライ ンずれた位置の発光部、 2ライ ン目の基準位置か ら略 2 ライ ンずれた位置の発光部、 3 ライ ン目の基準位置から略 1 ライ ンずれた 位置の発光部、 及び、 4ライン目の基準位置付近に存在する発光部それぞれに対 して、 各ライ ン位置、 各ラインから（ 1 / 4 ) Lずれた位置、 各ラインから（1 / 2 ) Lずれた位置、 各ラインから（3 4 ) Lずれた位置の順に、 電流が供給される c 次に、 ラ ッチ回路 1 2 a , 1 2 b , 1 2 c , 1 2 d， 1 2 eのそれぞれに、 5 ライン目、 4 ライ ン目、 3 ライ ン目 、 2 ライ ン目、 1 ライ ン目のデータ信号が格 納される。 そして、 1 ライ ン目の基準位置から略 4ライ ンずれた位置の発光部、 2ライン目の基準位置から略 3 ライ ンずれた位置の発光部、 3 ライ ン目の基準位 置から略 2 ラインずれた位置の発光部、 4ライ ン目の基準位置から略 1 ライ ンず れた位置の発光部、 及び、 5 ライ ン目の基準位置付近に存在する発光部それぞれ に対して、 各ライ ン位置、 各ラインから（ 1ノ' 4 ) Lずれた位置、 各ラインから（ 1 / 2 ) Lずれた位置、 各ライ ンから（3 ./ 4 ) Lずれた位置の順に、 電流が供給され る。
よって、 このよ う に 5 ライン分の発光が終了した時点で初めて、 1 ライ ン目の 発光が完了する。 その後、 上述した動作が繰り返されるこ とによって、 2 ライ ン 目、 3ライ ン目、 …の発光が順次行われ、 最終的に、 静電写真型プリ ンタ 1画面 分の露光が行われる。
このよ う に、 本実施形態では、 駆動用 I C a 1 〜 a 2 6において、 ライ ン毎の Y位置のずれとライン間の領域毎の Y位置のずれに対する補正が同時に行われる。 即ち、 駆動用 I C a l 〜 a 2 6で、 第 7 A図のよ うな Y位置のずれが、 直接、 第 7 E図のよ う に補正される。 よって、 高精度な Y曲がり補正を行う ことができる。 <第 2の実施形態 >
本発明の第 2の実施形態について、 図面を参照して説明する。 第 9図は、 本実 施形態における光プリ ン トへッ ドに設けられた制御回路の要部の構成を示すプロ ック回路図である。 第 1 0図は、 本実施形態における光プリ ン トヘッ ドに設けら れた駆動用 I Cの内部構成を示すブロック回路図である。 尚、 第 1 0図において、 第 4図に示す部分と同一の目的で使用する部分については、 同一の符号を付し、 その詳細な説明は省略する。
本実施形態では、 上述したよ うに光プリ ン トへッ ドが第 2図のよ うに構成され るとき、 制御回路 6 に補正データ d a〜 d e が与えられて、 まず、 制御回路 6に おいて、 駆動用 I C a 1 〜 a 2 6に与えられるデータ信号に対するライン毎の Y 位置のずれに対する補正が行われる。 そして、 制御回路 6で捕正されたデータ信 号は、 更に、 補正デ一タ 1: a 〜 t d が与えられる駆動用 I C a l 〜 a 2 6 におい て、 ライ ン間の領域毎の Y位置のずれに対する補正が行われる。
この制御回路 6は、 第 9図のよ う に構成される。 尚、 第 9図は、 説明を簡単に するために発光部 # 1 に基づいた回路ブロ ック図を示し、 他の発光部 # 2〜 # 4 9 9 2 については同様となるため省略する。
第 9図に示す制御回路 6は、 デ一タ入力端子 S I 0〜 S I 3 よ り入力される 4 ビッ トのデータ信号を取り込む 4 9 9 2 ビッ トのシフ ト レジスタ 2 1 と、 シフ ト レジスタ 2 1 で取り込まれたデータ信号を 4 9 9 2 ビッ ト単位毎に並列に取り込 む 5段のラ ッチ回路 2 2 と、 Y方向の補正を行うための 4 9 9 2組の捕正データ を格納する Y位置補正データ記憶回路 2 3 と、 ラ ッチ回路 2 2に格納されたデー タ信号を Y位置補正データ記憶回路 2 3 に格納された補正データに応じて選択す る選択回路 2 4 と、 選択回路 2 4で選択されたデータ信号を取り込む 4 9 9 2 ビ ッ トのシフ ト レジスタ 2 5 とを有する。
そして、 ラ ッチ回路 2 2は、 4 9 9 2 ビッ トのデータ信号を格納するこ とがで きるラ ッチ回路 2 2 a 〜 2 2 e を有し、 ラ ッチ回路 2 2 a にシフ ト レジスタ 2 1 に格納された 4 9 9 2 ビッ トのデータ信号が、 ラ ッチ回路 2 2 b にラッチ回路 2 2 a に格納された 4 9 9 2 ビッ トのデ一タ信号が、 ラ ッチ回路 2 2 c にラ ツチ回 路 2 2 b に格納された 4 9 9 2 ビッ トのデータ信号が、 ラッチ回路 2 2 dにラ ッ チ回路 2 2 c に格納された 4 9 9 2 ビッ トのデータ信号が、 ラ ッチ回路 2 2 e に ラ ッチ回路 2 2 dに格納された 4 9 9 2 ビッ トのデータ信号が、 ロー ド信号 L O A Dに応じてそれぞれ与えられる。
又、 このラ ッチ回路 2 2 a 〜 2 2 e のそれぞれに格納された 4 9 9 2 X 5 ビッ トのデータ信号が、 ロー ド信号 L O A Dに応じて、 選択回路 2 4に同時に送出さ れる。 このよ う に 4 9 9 2 X 5 ビッ トのデータ信号が与えられる選択回路 2 4は. 駆動用 I C a 1 〜 a 2 6のそれぞれに与えるための 4 9 9 2 ビッ トのデータ信号 を選択するために、 5つの A N Dゲー ト G 1 〜 G 5 と 1 つの O Rゲー ト G 6で構 成されたゲー ト回路が 4 9 9 2組構成される。
そして、 この選択回路 2 4で選択された 4 9 9 2 ビッ トのデータ信号が、 シフ ト レジスタ 2 5 に与えられた後、 一旦、 格納される。 又、 シフ ト レジスタ 2 5は. 格納した 4 9 9 2 ビッ トのデータ信号を、 データ出力端子 S O 0〜 S◦ 3から、 4 ビッ ト毎に、 駆動用 I C a 2 6に出力する。
即ち、 発光部 # 1 に対するデータ信号に基づいて説明すると、 Y位置捕正デー タ記憶回路 2 3 よ り 出力される 5 ビッ 卜の補正データ d a 〜 d eがそれぞれ、 5 つの A N Dゲー ト G 1 〜 G 5に入力される。 又、 この A N Dゲー ト G 1 〜 G 5 に は、 ラッチ回路 2 2 a 〜 2 2 e からの発光部 # 1 に対するデータ信号が 1 ビッ ト 毎に入力される。 O Rゲー ト G 6には、 A N Dゲー ト G 1 〜 G 5からの出力が入 力され、 補正データ d a 〜 d e の内、 ハイ となる補正データが入力された A N D ゲー トからの出力が出力となろ。 そして、 この O Rゲー ト G 6の出力が、 シフ ト レジスタ 2 5 に送出される。
ク ロ ック入力端子 C I に入力されるク ロ ック C L Kがバッファ B 1 を介してク ロ ック出力端子 C Oよ り 出力されて、 駆動用 I C a 2 6のク ロ ック入力端子 C I に入力される。 ロー ド信号入力端子 L I に入力されるロー ド信号 L O A Dは、 バ ッファ B 2 を介してロー ド信号出力端子 L Oよ り 出力されて、 駆動用 I C a 2 6 のロー ド信号入力端 L I に入力される。
又、 Y位置補正データ記億回路 2 3は、 5 ビッ トで構成される補正データを、 データ信号に対応して 4 9 9 2個記憶するこ とができるよ う に、 例えば、 4 9 9 2 X 5 ビッ トのラッチ回路で構成するこ とができる。 そして、 Y位置補正データ 記憶回路 2 3への補正データの書き込みは、 シフ ト レジスタ 2 1 から並列に供給 される 4 9 9 2個単位の信号に基づいて、 前もって行う こ とができる。
即ち、 メモリ 5内に格納された補正データが、 プリ ンタ本体の制御回路又はプ リ ン トへッ ド内の制御回路 6によ り読み出されて制御回路 6に与えられるとき、 Y位置補正データ記憶回路 2 3のみを書き込み状態と してシフ ト レジスタ 2 1 を 介して補正データの各ビッ トを記憶する作業を 5回繰り返すことによって書き込 まれる。
又、 上述したよ う に駆動用 I C a が第 3図のよ う に構成されるとき、 ラ ッチ回 路 1 2は、 第 1 の実施形態と異なり 、 シフ ト レジスタ 1 1 よ り 出力される 1 9 2 ビッ トのデータ信号がバラ レルに入力される 1 9 2 ビッ トの構成のラ ッチ回路 1 段で構成される。 そして、 選択回路 1 5では、 ラ ツチ回路 1 2 よ り与えられる 1 9 2 ビッ トのデータ信号を、 Y位置補正データ記憶回路 1 3 よ り与えられる 1 9 2 X 4 ビッ 卜の補正データで選択したタイ ミ ング制御回路 1 4 よ り供給される内 部ス トロープ信号 S T B 1 〜 S T B 4に応じて ドライブ回路 1 6に出力する。
Y位置補正データ記憶回路 1 3は、 4 ビッ トで構成される補正データを、 デー タ信号に対応して 1 9 2個記憶することができるよ う に、 例えば、 1 9 2 X 4 ビ ッ トのラ ッチ回路で構成するこ とができる。 そ して、 Y位置補正データ記憶回路 1 3への補正データの書き込みは、 シフ ト レジスタ 1 1 から並列に供給される 1 9 2個単位の信号に基づいて、 前もって行う こ とができる。
即ち、 メ モ リ 5內に格納された補正データ t a 〜 t dが、 プリ ンタ本体の制御 回路又はプリ ン トへッ ド内の制御回路 6 によ り読み出されて駆動用 I C a に与え られる と き、 Y位置補正データ記憶回路 1 3のみを書き込み状態と してシフ ト レ ジスタ 1 1 を介して補正データの各ビッ トを記憶する作業を 4回繰り返すこ とに よって書き込まれる。
以下に第 1 0図を参照して、 このよ う に構成される駆動用 I C a の詳細な構成 について説明する。 尚、 第 1 0図は、 説明を簡単にするために出力端子 D O 1 に 基づいた回路ブロ ック図を示し、 他の出力端子 D O 2 〜 D O 1 9 2については同 様となるため省略する。
ラ ッチ回路 1 2は、 1 9 2 ビッ トのデータ信号を格納するこ とができるラ ッチ 回路であり 、 シフ ト レジスタ 1 1 に格納された 1 9 2 ビッ トのデータ信号が、 口 — ド信号 L O A Dに応じて与えられる。 又、 このラ ッチ回路 1 2 に格納された 1 9 2 ビッ トのデータ信号が、 口一 ド信号 L O A Dに応じて、 選択回路 1 5に同時 に送出される。 そ して、 この選択回路 1 5は、 4 つの A N Dゲー ト G 1 1 〜 G 1 4 と 1 つの O Rゲー ト G 1 5で構成されたゲー ト回路がそれぞれ 1 9 2組構成さ れる。
又、 この選択回路 1 5は、 ス トローブ制御回路 1 8で生成された内部ス ト ロー ブ信号 S T B 1 〜 S T B 4 のいずれか 1 つの信号に応じて ドライブ回路 1 6 にデ ータ信号を送出するために、 ラ ッチ回路 1 2から出力されるデータ信号と〇 Rゲ ー ト G 1 5の出力とが入力される A N Dゲー ト G 7 を 1 9 2個有する。 尚、 シフ ト レジスタ 1 1 、 ドライブ回路 1 6、 電流供給回路 1 7、 及びス ト ローブ制御回 路 1 8 については、 第 1 の実施形態 （第 4図） と同様になる。
即ち、 Y位置捕正データ記憶回路 1 3 よ り 出力される 4 ビッ トの補正データ t a 〜 t dがそれぞれ、 4つの AN Dゲー ト G 1 1 〜G 1 4に入力される。 そして、 この A N Dゲー ト G 1 1 〜 G 1 4 には、 ス トロープ制御回路 1 8 で生成された内 部ス ト ローブ信号 S T B 1 〜 S T B 4がそれぞれ入力される。 O Rゲー ト G 1 5 には、 A N Dゲー ト G 1 1 〜 G 1 4からの出力が入力され、 補正データ t a 〜 t dの内、 ハイ となる補正データが入力された A N Dゲ一 トからの出力が O Rゲー ト G 1 5の出力となる。 そ して、 ラ ッチ回路 1 2から出力されるデータ信号が、 捕正データ t a〜 t dによって選択された内部ス ト ローブ信号 S T B 1 〜 S T B 4に応じて、 AN Dゲー ト G 7 を介して電流増幅回路 1 6 a に送出される。
このよ う に構成される制御回路 6及び駆動用 I C a 1 〜 I C a 2 6が設けられ た光プリ ン トヘッ ドの動作について、 第 7 A〜第 7 E図、 第 1 1 図及び第 1 2図 を参照して説明する。 第 1 1 図は、 制御回路の動作を示すタイ ミ ングチャー トで あり、 第 1 2図は、 駆動用 I Cの動作を示すタイ ミ ングチャー トである。
まず、 制御回路 6の動作について、 第 1 1 図のタイ ミ ングチャー トを参照して. 説明する。 第 1 の実施形態と同様にして得られた補正データ d a 〜 d eが、 例え ば、 電源投入されたときなどにおいて、 プリ ンタ本体の制御回路又はプリ ン トへ ッ ド内の制御回路 6によってメ モ リ 5 よ り読み出されて、 シフ ト レジスタ 2 1 を 介して Y位置補正データ記憶回路 2 3に格納される。 このよ う にして、 メモリ 5 に格納された補正データが書き込まれると、 まず、 設定信号 S E Tがローからハ ィ となって、 Y位置補正データ記憶回路 2 3への書き込みを禁止する。
そして、 1 ライ ン分 （ 4 9 9 2 ビッ ト） のデータ信号が 4 ビッ ト毎に順次与え られ、 これがク ロ ック C L Kに同期して、 制御回路 6のシフ ト レジスタ 2 1 に取 り込まれる。 このク ロ ック C L Kが 1 2 4 8回入力されたとき、 シフ ト レジスタ 2 1 に、 1 ライン目のデータ信号が格納される。 このよ う にして、 1 ライン目の データ信号が、 シフ ト レジスタ 2 1 に格納されると、 ク ロ ック C L Kが停止し、 ハイのロー ド信号 L O A Dが与えられる。
このロー ド信号 L O A Dが与えられる と、 シフ ト レジスタ 2 1 に格納された 1 ライン目のデータ信号が、 ラッチ回路 2 2 a に書き込まれる。 このラッチ回路 2 2 a に書き込まれたデータ信号は、 補正データ d a が与えられる ANDゲー ト G 1 及び O Rゲー ト G 6 を介して、 シフ ト レジスタ 2 5に入力される。 よって、 ラ ツチ回路 2 2 a に格納された 1 ライ ン目のデータ信号の内、 補正データ d a が与 えられた位置 （基準位置付近） の発光部に与えるデータ信号が、 ラ ッチ回路 2 2 a よ り シフ ト レジスタ 2 5に入力される。
そして、 ロー ド信号 L O ADをローにした後、 再び、 1 2 4 8回分のク ロ ック C L Kの入力を開始すると、 シフ ト レジスタ 2 5 に格納された 1 ライン目の基準 位置付近の発光部に与えるデータ信号が、 4 ビッ ト毎に、 データ出力端子 S O 0 〜 S 0 3 よ り駆動用 I C a 2 6のデータ入力端子 S I 0〜 S I 3 に出力される。 よって、 駆動用 I C a 1 ， I C a 2， …， I C a 2 6のシフ ト レジスタ 1 1 に、 それぞれ、 選択された 1 ライン目のデータ信号の内、 1 〜 1 9 2番目、 1 9 3〜 3 8 4番目、 …、 4 8 0 1 〜 4 9 9 2番目のデータ信号が格納される。 又、 この と き、 シフ ト レジスタ 2 1 に 2 ライ ン目 のデータ信号が与えられる。
そして、 再度、 ハイのロー ド信号 L O ADを与えるこ とで、 ラ ッチ回路 2 2 a に格納された 1 ライ ン目のデータ信号をラ ッチ回路 2 2 bに書き込むと と もに、 シフ ト レジスタ 1 1 に格納された 2 ライ ン目のデータ信号をラ ッチ回路 2 2 a に 書き込む。 ラ ッチ回路 2 2 aに書き込まれた 2 ライ ン目のデータ信号は、 補正デ ータ d a が与えられる AN Dゲー ト G 1 及び O Rゲー ト G 6を介して、 又、 ラ ッ チ回路 2 2 bに書き込まれた 1 ライ ン目のデータ信号は、 補正データ d b が与え られる A N Dゲー ト G 2及び O Rゲー ト G 6 を介して、 それぞれ、 シフ ト レジス タ 2 5 に入力される。
よって、 2 ライン目の基準位置付近に存在する発光部と 1 ライ ン目の基準位置 から 1 ライ ンずれた位置に存在する発光部とに与えるデータ信号がシフ ト レジス タ 2 5に格納される。 このシフ ト レジスタ 2 5 に格納されたデータ信号は、 再び ク ロ ック C L Kが与えられたと きに、 4 ビッ ト毎に、 データ出力端子 S O 0〜 S 〇 3 よ り駆動用 I C a 2 6のデータ入力端子 S I 0〜 S I 3に出力される。 その後、 ク ロ ック C L K及びロー ド信号 L O A Dがそれぞれ、 上述の動作を繰 り返すこ とによって、 まず、 ラ ッチ回路 2 2 a， 2 2 b， 2 2 c のそれぞれに、 3 ライ ン目、 2 ライ ン目、 1 ライン目のデータ信号が格納される。 そして、 1 ラ イン目の基準位置から略 2 ラインずれた位置の発光部、 2 ライン目の基準位置か ら略 1 ライ ンずれた位置の発光部、 及び、 3 ライン目の基準位置付近に存在する 発光部それぞれに対して与えられるデータ信号が、 シフ ト レジスタ 2 5に格納さ れ'る。
次に、 シフ ト レジスタ 2 5に格納されたデータ信号が、 データ出力端子 S O 0 〜 S 〇 3 よ り駆動用 I C a 2 6のデータ入力端子 S I 0〜 S I 3 に出力されると、 ラ ッチ回路 2 2 a， 2 2 b , 2 2 c , 2 2 dのそれぞれに、 4ライ ン目、 3 ライ ン目、 2 ライ ン目、 1 ライン目のデータ信号が格納される。 そして、 1 ライ ン目 の基準位置から略 3 ライ ンずれた位置の発光部、 2ライ ン目の基準位置から略 2 ライ ンずれた位置の発光部、 3 ライン目の基準位置から略 1 ラインずれた位置の 発光部、 及び、 4ライ ン目の基準位置付近に存在する発光部それぞれに対して与 えられるデータ信号が、 シフ ト レジスタ 2 5 に格納される。
次に、 シフ ト レジスタ 2 5に格納されたデータ信号が、 データ出力端子 S O 0 〜 S 0 3 よ り駆動用 I C a 2 6のデータ入力端子 S I 0〜 S I 3 に出力され,ると . ラ ッチ回路 1 2 a , 1 2 b , 1 2 c , 1 2 d , 1 2 e のそれぞれに、 5 ライ ン目 . 4ライ ン目、 3ライ ン目、 2ライ ン目、 1 ライ ン目のデータ信号が格納される。 そして、 1 ライ ン目の基準位置から略 4 ライ ンずれた位置の発光部、 2ライ ン目 の基準位置から略 3 ラインずれた位置の発光部、 3 ライン目の基準位置から略 2 ラィ ンずれた位置の発光部、 4 ライ ン目の基準位置から略 1 ラインずれた位置の 発光部、 及び、 5 ライ ン目の基準位置付近に存在する発光部それぞれに対して与 えられるデータ信号が、 シフ ト レジスタ 2 5 に格納される。
制御回路 6 において、 このよ う な動作が繰り返されるこ とによって、 駆動用 I C a 1 〜 a 2 6 に、 補正データ d a〜 d e に基づいたライン分毎の Y曲がり補正 が行われたデータ信号が与えられるこ と となる。 即ち、 発光部 # 1〜 # 1 7 にお いて、 第 7 Α図のよ うな Υ位置のずれがある場合に、 発光部 # 8に与える 1 ライ ン目のデータ信号が制御回路 6のシフ ト レジスタ 2 5 よ り出力されると き、 発光 部 # 5〜# 7， # 9 , # 1 0に与える 2 ライ ン目のデータ信号、 発光部 # 3， # 4， # 1 1 , # 1 2に与える 3 ライ ン目のデータ信号、 発光部 # 1， # 2， # 1 3 , # 1 4に与える 4 ライ ン目のデータ信号、 及び発光部 # 1 5〜# 1 7に.与え る 5 ライ ン目のデータ信号がと もに出力される。 よって、 この制御回路 6 よ り 出 力されるデータ信号を用いて発光部 # 1 〜 # 1 7 を点灯させたとき、 第 7 C図の よ う に、 Y曲がり補正が成される。
次に、 駆動用 1 (： 3 1 〜 & 2 6の動作にっぃて、 第 1 2図のタイ ミ ングチヤ一 トを参照して、 説明する。 第 1 の実施形態と同様にして得られた捕正デ一タ t a 〜 t dが、 例えば、 電源投入されたときなどにおいて、 プリ ンタ本体の制御回路 又はプリ ン トへッ ド内の制御回路 6 によってメモ リ 5 よ り読み出されて、 シフ ト レジスタ 1 1 を介して Y位置補正データ記憶回路 1 3に格納される。 このよ う に して、 メモ リ 5 に格納された補正データが書き込まれると、 まず、 設定信号 S E Tが口一からハイ となって、 Y位置補正データ記憶回路 1 3への書き込みを禁止 する。 ，
そして、 端に位置する駆動用 I C a 2 6のデータ入力端子 S I 0〜 S I 3 に 1 ライ ン分 （ 4 9 9 2 ビッ ト） のデータ信号が 4 ビッ ト毎に順次与えられ、 これが ク ロ ック C L Kに同期して、 駆動用 I C a 1 〜 I C a 2 6のシフ ト レジスタ 1 1 に取り込まれる。 そして、 1 2 4 8回目のク ロ ック C L Kが入力されたと き、 駆 動用 I C a 1 , I C a 2， …， I C a 2 6のシフ ト レジスタ 1 1 に、 それぞれ、 5つの連続したライ ンから選択されたデータ信号の内、 1 〜 1 9 2番目、 1 9 3 〜 3 8 4番目、 …、 4 8 0 1 〜 4 9 9 2番目のデータ信号が格納される。 このよ う にして、 5つの連続したライ ンから選択されたデータ信号が、 駆動用 I C a Γ 〜 I C a 2 6 のシフ ト レジスタ 1 1 に格納されると、 ク ロ ック C L Kが停止し、 ハイのロー ド信号 L O A Dが与えられる,，
このロー ド信号 L O A Dが与えられる と、 駆動用 I C a 1 〜 I C a 2 6におい て、 シフ ト レジスタ 1 1 に格納されたデータ信号が、 ラ ッチ回路 1 2に書き込ま れる。 このラ ッチ回路 1 2に書き込まれたデータ信号は、 A N Dゲー ト G 7 に入 力される。 そ して、 ロー ド信号 L O A Dをローにした後、 再び、 ク ロ ック C L K の入力を開始すると と もに、 口一のパルス信号となる外部ス ト ローブ信号 （反転 S T B ) を 4回与える。 このと き、 第 5図で説明したよ うに、 內部ス ト ロープ信 号 S T B 1 〜 S T B 4が、 S T B 1 , S T B 2， S T B 3 , S T B 4の順にス ト ローブ制御回路 1 8 よ り出力される。 よって、 まず、 内部ス トローブ信号 S T B 1 が、 補正データ t aが与えられる AN Dゲー ト G l 1 と O Rゲー ト G 1 5 を介して AN Dゲー ト G 7に与えられる ため、 各ライ ンの基準位置付近に存在する発光部に与えるデータ信号が ドライブ 回路 1 6 に与えられる。 次に、 内部ス ト ローブ信号 S T B 2が、 捕正データ t b が与えられる AN Dゲー ト G l 2 と O Rゲー ト G l 5 を介して AN Dゲー ト G 7 に与えられるため、 .各ライ ンの基準位置から （ 1 /· 4 ) Lずれた位置に存在する発 光部に与えるデータ信号が ドライブ回路 1 6 に与えられる。
次に、 内部ス ト ロープ信号 S T B 3が、 補正データ t cが与えられる A N Dゲ ー ト G 1 3 と O Rゲー ト G 1 5 を介して AN Dゲー ト G 7 に与えられるため、 各 ライ ンの基準位置から（ 1 Z 2 ) Lずれた位置に存在する発光部に与えるデータ信 号が ドライブ回路 1 6に与えられる。 最後に、 內部ス トローブ信号 S T B 4が、 捕正データ t dが与えられる A N Dゲ一 ト G 1 4 と O Rゲ一 G 1 5を介して A N Dゲー ト G 7 に与えられるため、 各ライ ンの基準位置から（ 3 / 4 ) Lずれた位 置に存在する発光部に与えるデータ信号が ドライブ回路 1 6に与えられる。 更に、 このと き、 ク ロ ック C L Kに同期して、 駆動用 I C a のシフ ト レジスタ 1 1 に次 に制御回路 6 よ り出力されるデータ信号が取り込まれる。
駆動用 I C a 1 〜 a 2 6 において、 このよ う な動作が繰り返されるこ とによつ て、 各ライ ンの領域毎の Y曲がり捕正を行って、 各発光部 # 1 〜 # 4 9 9 2の発 光動作を制御するこ とができる。
即ち、 第 7 A図のよ うに発光部 # 1 〜 # 1 7 に与えられるデータ信号が制御回 路 6で捕正された場合に、 発光部 # 8 に与える 1 ライン目のデータ信号が制御回 路 6 よ り与えられてラ ッチ回路 1 2 に格納されると、 まず、 内部ス ト ローブ信号 S T B 1 がス ト ローブ制御回路 1 8 よ り 出力されるとき、 発光部 # 8 に 1 ライ ン 目のデータ信号が、 発光部 # 5， # 1 0 に 2 ライ ン目のデータ信号が、 発光部 # 3， # 1 2に 3 ライ ン目のデータ信号が、 発光部 # 1 , # 1 4に 4 ライ ン目のデ ータ信号が、 発光部 # 1 7 に 5 ライ ン目のデータ信号が、 それぞれ与えられる。 次に、 内部ス ト ローブ信号 S T B 2がス ト ローブ制御回路 1 8 よ り出力される とき、 発光部 # 6 に 2 ライ ン目のデータ信号が、 発光部 # 1 6 に 5 ライ ン目のデ ータ信号が、 それぞれ与えられる。 次に、 内部ス ト ローブ信号 S T B 3がス ト 口 ーブ制御回路 1 8 よ り 出力されるとき、 発光部 # 9に 2 ライン目のデータ信号が、 発光部 # 4 , # 1 1 に 3 ライ ン目のデータ信号が、 発光部 # 2 , # 1 3に 4ライ ン目のデータ信号が、 それぞれ与えられる。 最後に、 内部ス ト ローブ信号 S T B 4がス トローブ制御回路 1 8 よ り 出力されるとき、 発光部 # 7に 2 ライン目のデ ータ信号が、 発光部 # 1 5 に 5 ライン目のデータ信号が、 それぞれ与えられる。 よって、 この制御回路 6 によ り第 7 C図のよ う に Y曲がり補正が成されたデー タ信号を用いて、 駆動用 I C a によって発光部 # 1 〜 # 1 7を点灯させたとき、 第 7 E図のよ う に、 更に高精度な Y曲がり補正が成される。 又、 制御回路でライ ン毎の Y曲がり補正を行う こ とで、 駆動用 I C a の回路構成が簡単化されるため、 第 1 の実施形態と比べて、 駆動用 I C a を小型化するこ とができる。
尚、 第 1及び第 2の実施形態において、 発光部の数を 4 9 9 2、 駆動用 I Cの 出力端子の数を 1 9 2、 Y位置の補正するライ ン数を 5、 各ライン間で Y位置の 補正を行う領域数を 4 と したが、 それぞれの数量について限定するものではない c 又、 Y位置の補正するライ ン数及び領域数については、 紙送り速度や発光素子の 点滅ス ピー ドに応じて変化させる必要がある。 又、 紙送り速度や発光素子の点滅 スピー ドに応じた異なる複数組の補正データをメ モ リ 内に格納して、 印字スピー ドの変更時などに適切な補正データの組を読み出して駆動用 I Cに転送するよ う にしても構わない。
又、 各発光部毎に点灯タイ ミ ングを変えるこ とができ るものと したが、 本発明 はこれに限られるものでなく 、 複数の発光部群単位毎に、 又は、 駆動用 I C単位 毎に、 点灯タイ ミ ングを変えることができるよ う にしても構わない。 このよ う に 複数の発光部群毎に点灯タイ ミ ングが変えられるよ う にすることで、 駆動用 I C の回路構成を簡素なものとすることができる。
又、 Y位置補正データ記憶回路以外に、 各発光部の光量を均一にするために、 予め求めた光量補正データが格納される光量捕正データ記憶回路を駆動用 I C内 に設けても構わない。 このとき、 各発光部毎に S ビッ トの補正データが光量補正 データ記憶回路に格納されると き、 駆動用 I Cにおいて、 各発光部に電流を供給 するための出力端子毎に、 出力端子に電流供給する S個の電流増幅器を設けるこ とで、 S ビッ トの補正データに応じて S個の電流増幅器を動作させて、 光量補正 を行う こ とができる。
又、 駆動用 I Cの出力端子に対して発光部 1 つが接続された光プリ ン トへッ ド と したが、 例えば特開平 6 — 1 6 3 9 8 0号公報ゃ特開平 1 0 — 2 2 6 1 0 2号 公報などに示されるよ うに、 その一端が共通電極に接続される n個の発光部を 1 群と して m群に分けると と もに、 異なる群の m個の発光部の他端を個別電極に接 続し、 駆動用 I Cの出力端子を共通電極に接続されるものと、 個別電極に接続さ れるものの 2種類とするこ とで、 時分割駆動を行う こ とができるよ うにしても構 わない。
又、 データ信号を複数ビッ トで構成する場合などにおいては、 それに応じてシ フ ト レジスタやラ ッチ回路などの構成を変更すること もでき、 例えば、 シフ ト レ ジスタ をァ ドレス指定方式のメ モ リ で構成するこ と もでき る。 産業上の利用可能性
以上のよ う に本発明の駆動用 I Cによれば、 光プリ ン トへッ ドに設けられた発 光素子の複数の発光部の結像位置ずれに応じて、 各発光部の点灯タイ ミ ングを変 更するこ とができる。 そして、 このよ う な駆動用 I Cが設けられた光プリ ン トへ ッ ドが印字する際に、 その直線性を改善するこ とができる。 よって、 本発明の光 プリ ン トへッ ドを複数備えたカラータンデム方式のプリ ンタにおいて、 色ずれの 少ないカラー印字を得るこ とができ る。 更に、 印字ライン周期毎に、 異なるタイ ミ ングで発生するス トローブ信号が生成され、 発光部の結像位置ずれに応じて、 各発光部の点灯タイ ミ ングをそれぞれのス ト ローブ信号に同期させる。 よって、 その直線性の微調整を行う こ とが可能となり、 高精度な補正を行う ことができる, 又、 直線性を改善するために、 従来のよ うな機械的な調整や光学的な調整がほ とんど不要となる。 よって、 組立工数が大幅に削減されると と もに、 レンズや発 光素子などの各部品について大まかな良否判定でよく なるので、 光プリ ン トへッ ド及びこれが設けられたプリ ンタを高品質化で安価なものとするこ とができる。

Claims

請求の範囲
1 . 素子駆動用の駆動用 I Cにおいて、
1組のデータ信号群を構成する n個のデータ信号に基づいて、 n個の素子を駆 動させるための駆動信号を生成する駆動回路と、
X組の前記データ信号群それぞれが格納される X段のラッチ回路と、
前記素子毎に対応するデータ信号を前記駆動回路へ送出するタイ ミ ングを設定 するための y個のス ト ローブ信号を生成するス ト ロープ制御回路と、
前記素子毎に対応するデータ信号を、 前記 X段のラ ッチ回路から選択し、 n個 のデータ信号によって 1組のデータ信号群を形成する と と もに、 該 1組のデータ 信号群を構成する各データ信号を前記ス トローブ制御回路から与えられる前記 y 個のス トローブ信号に応じて前記駆動回路に送出する選択回路と、
を有するこ と を特徴とする駆動用 I C。
2 . 更に、 前記 n個のデータ信号が m個毎に入力された後、 n個のデータ信号を 並列的に 1段目の前記ラッチ回路に送出するシフ ト レジスタを備え
前記 X段の各ラ ッチ回路が、 後段に接続されるラッチ回路に対して、 n個のデ —タ信号を並列的に送出することを特徴とする請求の範囲 1 に記載の駆動用 I C c
3 . 更に、 前記各素子の駆動タイ ミ ングを記憶する記憶回路を備え、
前記記憶回路に記憶された前記駆動タイ ミ ングに応じて、 前記 n個のデータ信 号が前記 X段のラ ッチ回路よ り選択されると と もに、 該選択された n個のデータ 信号それぞれが前記駆動回路に送出されるタイ ミ ングが設定されるこ とを特徴と する請求の範囲 1 に記載の駆動用 I C。
4 . 前記 n個の素子が発光素子を構成する n個の発光部であると と もに、 該複数 の発光部が一列に配されているとき、
前記選択回路において、 前記 n個の発光部の配列方向に対して垂直な方向にお ける前記各発光部の結像位置に基づいて、 前記各発光部に対応するデータ信号が 選択される前記ラ ッチ回路と前記駆動回路に送出されるタイ ミ ングとが設定され るこ とを特徴とする請求の範囲 1 に記載の駆動用 I C。
5 . 前記駆動用 I Cが光ブリ ン トへッ ド内に備えられた前記発光素子の発光部を 駆動するための駆動用 I Cであり、
前記光プリ ン トへッ ドを使用したプリ ンタの印字方向を下側と し、 前記複数の 発光部の内、 最も下側に位置する発光部の結像位置を基準位置と したとき、 前記印字方向において前記基準位置よ り離れた位置を結像位置とする発光部に 対応したデータ信号ほど、 後段のラ ッチ回路よ り選択されるこ とを特徴とする請 求の範囲 1 に記載の駆動用 I c 0
6 . 前記 y個のス トロープ信号が、 印字ライ ン周期毎に発生するこ とを特徴とす る請求の範囲 5 に記載の駆動用 I C。
7 . 前記発光部の結像位置が、 該結像位置よ り印字方向の下側に位置すると と も に最も近い位置にある印字ライ ンに対してよ り離れた位置にある前記発光部ほど. 前記印字ライ ン周期においてよ り遅いタイ ミ ングで発生される前記ス トローブ信 号に応じてデータ信号が前記駆動回路に送出されて駆動するこ とを特徴とする請 求の範囲 6に記載の駆動用 I C。
8 . n個の発光部を有する発光素子と、
n個のデータ信号で構成される X組のデータ信号群それぞれが格納される X段 のラッチ回路と、 前記発光部毎に対応するデータ信号を前記 X段のラッチ回路か ら選択すると と もに選択した n個のデータ信号によって 1組のデータ信号群を形 成する選択回路と、 該選択回路で選択されたデータ信号を一時記憶する と と もに 順に外部に出力するシフ ト レジスタ と、 を備える制御回路と、
制御回路から与えられる 1組のデータ信号群を構成する n個のデータ信号に基 づいて、 n個の前記発光部を駆動させるための駆動信号を生成する駆動回路を備 える駆動用 I C と、 を有するこ とを特徴とする光プリ ン' トへッ ド。
9 . 更に、 前記 n個の発光部の配列方向に対して垂直な方向における前記各発光 部の結像位置に基づく 前記各発光部の駆動タイ ミ ングが格納されるメモ リ を備え, 前記制御回路に、 更に、 前記メモリから読み出された前記駆動タイ ミ ングを記 憶する記憶回路が設けられ、
前記制御回路において、 前記記憶回路に記憶された前記駆動タイ ミ ングに応じ て、 前記 n個のデータ信号が前記 X段のラッチ回路よ り選択されることを特徴と する請求の範囲 8 に記載の光プリ ン トヘッ ド。
1 0 . 前記光プリ ン トへッ ドを使用したプリ ンタの印字方向を下側と し、 前記複 数の発光部の内、 最も下側に位置する発光部の結像位置を基準位置と したとき、 前記印字方向において前記基準位置よ り離れた位置を結像位置とする発光部に 対応したデータ信号ほど、 後段のラ ツチ回路よ り選択されるよ う に前記駆動タイ ミ ングが設定されるこ とを特徴とする請求の範囲 9に記載の光プリ ン トへッ ド。
1 1 . n個の発光部を有する発光素子と、
1組のデータ信号群を構成する n個のデータ信号に基づいて、 n個の前記発光 部を駆動させるための駆動信号を生成する駆動回路と、 前記発光部毎に対応する データ信号を前記駆動回路へ送出するタイ ミ ングを設定するための印字ライン周 期毎に発生する y個のス ト ローブ信号を生成するス ト口一ブ制御回路と、 前記 1 組のデータ信号群における前記発光部毎に対応するデータ信号を前記ス トローブ 制御回路から与えられる前記 y個のス ト ローブ信号に応じて前記駆動回路に送出 する選択回路と、 を備える駆動用 I Cと、
を有するこ とを特徴とする光プリ ン トへッ ド。
1 2 . 更に、 前記 n個の発光部の配列方向に対して垂直な方向における前記各発 光部の結像位置に基づく前記各発光部の駆動タイ ミ ングが格納されるメモリ を備 え、 前記駆動用 I Cに、 更に、 前記メ モリ から読み出された前記駆動タイ ミ ングを 記憶する記憶回路が設けられ、
前記駆動用 I Cにおいて、 前記記憶回路に記憶された前記駆動タイ ミ ングに応 じて、 前記制御回路で選択された n個のデータ信号それぞれが前記駆動回路に送 出されるタイ ミ ングが設定されるこ とを特徴とする請求の範囲 1 1 に記載の光プ リ ン トヘッ ド。
1 3 . 前記光プリ ン トへッ ドを使用 したプリ ンタの印字方向を下側と し、 前記複 数の発光部の内、 最も下側に位置する発光部の結像位置を基準位置と したとき、 前記発光部の結像位置が、 前記基準位置に対してよ り離れた位置にある前記発 光部ほど、 前記印字ライン周期においてよ り遅いタイ ミ ングで発生される前記ス ト ローブ信号に応じてデータ信号が前記駆動回路に送出されて駆動されるよ う に 駆動タイ ミ ングが設定されるこ とを特徴とする請求の範囲 1 2に記載の光プリ ン トへッ ド。
1 4 . n個の発光部を有する発光素子と、
1 組のデ一タ信号群を構成する n個のデータ信号に基づいて、 n個の前記発光 部を駆動させるための駆動信号を生成する駆動回路と、 X組の前記データ信号群 それぞれが格納される X段のラ ッチ回路と、 前記発光部毎に対応するデータ信号 を前記駆動回路へ送出するタイ ミ ングを設定するための y個のス トローブ信号を 生成するス ト ローブ制御回路と、 前記発光部毎に対応するデータ信号を、 前記 X 段のラ ツチ回路から選択し、 n個のデータ信号によって 1組のデータ信号群を形 成する と と もに、 該 1組のデータ信号群を構成する各データ信号を前記ス トロー ブ制御回路から与えられる前記 y個のス トローブ信号に応じて前記駆動回路に送 出する選択回路と、 を備える駆動用 I C と、
を有するこ とを特徴とする光プリ ン トへッ ド。
1 5 . 前記駆動用 I Cにおいて、
更に、 前記 n個のデータ信号が m個毎に入力された後、 n偶のデータ信号を並 列的に 1段目の前記ラ ッチ回路に送出するシフ ト レジスタが設けられると と もに、 前記 X段の各ラ ッチ回路が、 後段に接続されるラッチ回路に対して、 n個のデ —タ信号を並列的に送出することを特徴とする請求の範囲 1 4に記載の光プリ ン トへッ ド。
1 6 . 更に、 前記 n個の発光部の配列方向に対して垂直な方向における前記各発 光部の結像位置に基づく前記各発光部の駆動タイ ミ ングが格納されるメ モ リ を備 え、
前記駆動用 I Cにおいて、
更に、 前記メモ リ から読み出された前記駆動タイ ミ ングを記憶する記憶回路が 設けられると と もに、
前記記憶回路に記憶された前記駆動タイ ミ ングに応じて、 前記 n個のデータ信 号が前記 X段のラ ッチ回路よ り選択されると と もに、 該選択された n個のデータ 信号それぞれが前記駆動回路に送出されるタイ ミ ングが設定されることを特徴と する請求の範囲 1 4に記載の光プリ ン トへッ ド。
1 7 . 前記光プリ ン トヘッ ドを使用 したプリ ンタの印字方向を下側と し、 前記複 数の発光部の内、 最も下側に位置する発光部の結像位置を基準位置と したとき、 前記印字方向において前記基準位置よ り離れた位置を結像位置とする発光'部に 対応したデ一タ信号ほど、 後段のラ ツチ回路よ り選択されるよ う に前記駆動タイ ミ ングが設定されるこ とを特徴とする請求の範囲 1 6 に記載の光プリ ン トへッ ド,
1 8 . 前記 y個のス ト ローブ信号が、 印字ライ ン周期毎に発生し、
前記発光部の結像位置が、 該結像位置よ り印字方向の下側に位置する と と もに 最も近い位置にある印字ラインに対してよ り離れた位置にある前記発光部ほど、 前記印字ライン周期においてよ り遅いタイ ミ ングで発生される前記ス ト ローブ信 号に応じてデータ信号が前記駆動回路に送出されて駆動されるこ とを特徴とする 請求の範囲 1 7 に記載の光プリ ン トヘッ ド。
1 9 . n個の発光部を有する発光素子と、
n値のデータ信号で構成される X組のデータ信号群それぞれが格納される X段 のラッチ回路と、 前記発光部毎に対応するデータ信号を前記 X段のラッチ回路か ら選択する と と もに選択した n個のデータ信号によって 1組のデータ信号群を形 成する第 1選択回路と、 該第 1 選択回路で選択されたデータ信号を一時記憶する と ともに順に外部に出力する第 1 シフ ト レジスタ と、 を備える制御回路と、
1組のデータ信号群を構成する n個のデータ信号に基づいて、 n個の前記発光 部を駆動させるための駆動信号を生成する駆動回路と、 前記発光部毎に対応する データ信号を前記駆動回路へ送出するタイ ミ ングを設定するための y個のス トロ —プ信号を生成するス トローブ制御回路と、 前記制御回路から送出される前記発 光部毎に対応するデータ信号を前記ス トローブ制御回路から与えられる前記 y個 のス トローブ信号に応じて前記駆動回路に送出する第 2選択回路と、 を備える駆 動用 I Cと、
を有するこ とを特徴とする光プリ ン トへッ ド。
2 0 . 前記制御回路において、
更に、 前記 n個のデータ信号が m個毎に入力された後、 n個のデータ信号を並 列的に 1段目の前記ラ ッチ回路に送出する第 2 シフ ト レジスタが設けられると と もに、
前記 X段の各ラ ッチ回路が、 後段に接続されるラ ッチ回路に対して、 n個のデ ータ信号を並列的に送出するこ とを特徴とする請求の範囲 1 9に記載の光プリ ン トへッ ド。
2 1 . 更に、 前記 n個の発光部の配列方向に対して垂直な方向における前記各発 光部の結像位置に基づく前記各発光部の駆動タイ ミ ングが格納されるメモリ を備 前記制御回路に、 更に、 前記メモリから読み出された前記駆動タイ ミ ングを記 億する第 1記億回路が設けられ、
前記駆動用 I cに、，更に、 前記メモリ から読み出された前記駆動タイ ミ ングを 記憶する第 2記憶回路が設けられ、
前記制御回路において、 前記第 1記憶回路に記憶された前記駆動タイ ミ ングに 応じて、 前記 n個のデータ信号が前記 X段のラ ツチ回路よ り選択され、
前記駆動用 I Cにおいて、 前記第 2記憶回路に記憶された前記駆動タイ ミ ング に応じて、 前記制御回路で選択された n個のデータ信号それぞれが前記駆動回路 に送出されるタイ ミ ングが設定されるこ とを特徴とする請求の範囲 1 9に記載の 光プリ ン トへッ ド。
2 2 . 前記光プリ ン トヘッ ドを使用 したプリ ンタの印字方向を下側と し、 前記複 数の発光部の内、 最も下側に位置する発光部の結像位置を基準位置と したとき、 前記印字方向において前記基準位置よ り離れた位置を結像位置とする発光部に 対応したデータ信号ほど、 後段のラ ッチ回路よ り選択されるよ う に前記駆動タイ ミ ングが設定されるこ とを特徴とする請求の範囲 2 1 に記載の光プリ ン トへッ ド,
2 3 . 前記 y個のス ト ローブ信号が、 印字ライ ン周期毎に発生し、
前記発光部の結像位置が、 該結像位置より印字方向の下側に位置すると と もに 最も近い位置にある印字ラインに対してよ り離れた位置にある前記発光部ほど、 前記印字ライ ン周期においてよ り遅いタイ ミ ングで発生される前記ス トローブ信 号に応じてデータ信号が前記駆動回路に送出されて駆動されるこ とを特徴とする 請求項 2 2に記載の光プリ ン トへッ ド。
第 1図
Figure imgf000039_0001
PCT/JP2002/000395 2001-01-24 2002-01-21 Circuit de commande et tete d'impression optique WO2002058934A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/466,934 US7142227B2 (en) 2001-01-24 2002-01-21 Driving IC and optical print head
EP02710319A EP1354714A4 (en) 2001-01-24 2002-01-21 CONTROL CIRCUIT AND OPTICAL PRINT HEAD

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001015788A JP3802352B2 (ja) 2001-01-24 2001-01-24 駆動用ｉｃ及び光プリントヘッド
JP2001-15788 2001-01-24

Publications (1)

Publication Number Publication Date
WO2002058934A1 true WO2002058934A1 (fr) 2002-08-01

Family

ID=18882275

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/000395 WO2002058934A1 (fr) 2001-01-24 2002-01-21 Circuit de commande et tete d'impression optique

Country Status (4)

Country Link
US (1) US7142227B2 (ja)
EP (1) EP1354714A4 (ja)
JP (1) JP3802352B2 (ja)
WO (1) WO2002058934A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003016064A1 (fr) * 2001-08-10 2003-02-27 Sanyo Electric Co., Ltd. Ci attaqueur et tete d'impression optique
JP4565613B2 (ja) * 2004-04-07 2010-10-20 キヤノン株式会社 シリアルデータ転送方法、電子機器、及び記録装置
JP2008512907A (ja) * 2004-09-07 2008-04-24 フリースケール セミコンダクター インコーポレイテッド 装置およびその制御インターフェース
US8052303B2 (en) * 2006-09-12 2011-11-08 Huizhou Light Engine Ltd. Integrally formed single piece light emitting diode light wire and uses thereof
US7976373B2 (en) 2007-01-09 2011-07-12 Bally Gaming, Inc. Apparatus for providing amusement
US8888597B2 (en) * 2007-01-09 2014-11-18 Bally Gaming, Inc. Systems for providing amusement
US7976376B2 (en) 2007-08-13 2011-07-12 Bally Gaming, Inc. Methods for providing amusement
JP4988893B2 (ja) * 2010-03-26 2012-08-01 株式会社沖データ 駆動回路、駆動装置及び画像形成装置
US8520044B2 (en) * 2011-06-10 2013-08-27 Xerox Corporation LED print-head driver with integrated process direction compensation
JP6874557B2 (ja) * 2017-06-19 2021-05-19 コニカミノルタ株式会社 画像形成装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11138892A (ja) * 1997-11-11 1999-05-25 Ricoh Co Ltd 固体ライン状書き込み装置
JP2000335001A (ja) * 1999-05-28 2000-12-05 Casio Electronics Co Ltd プリンタ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5630154A (en) 1979-08-21 1981-03-26 Oki Electric Ind Co Ltd Photoprint head
US5274394A (en) * 1991-05-22 1993-12-28 Xerox Corporation Electronic adjustment of slow scan image registration in an image recording apparatus
US5457488A (en) * 1993-04-12 1995-10-10 Oki Electric Industry Co., Ltd. Method and apparatus for controlling array of light-emitting elements
US5585836A (en) 1993-12-27 1996-12-17 Eastman Kodak Company Electrophotographic image recording apparatus and method with correction for bow in placement of recording elements
JP3124230B2 (ja) * 1995-08-11 2001-01-15 株式会社沖データ 駆動装置
JP3381582B2 (ja) * 1997-06-27 2003-03-04 カシオ電子工業株式会社 光書き込みヘッド駆動装置、及びその装置を使用する光書き込みヘッド駆動方法
JP3515454B2 (ja) * 1998-11-27 2004-04-05 三洋電機株式会社 駆動用ｉｃ及び光プリントヘッド

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11138892A (ja) * 1997-11-11 1999-05-25 Ricoh Co Ltd 固体ライン状書き込み装置
JP2000335001A (ja) * 1999-05-28 2000-12-05 Casio Electronics Co Ltd プリンタ装置

Also Published As

Publication number Publication date
JP3802352B2 (ja) 2006-07-26
EP1354714A1 (en) 2003-10-22
JP2002211042A (ja) 2002-07-31
US7142227B2 (en) 2006-11-28
US20040046854A1 (en) 2004-03-11
EP1354714A4 (en) 2005-09-07

Similar Documents

Publication Publication Date Title
US5138310A (en) Light-emitting element array driver circuit
US7778562B2 (en) Exposure head controller, exposure head and image formation device
US5892532A (en) Non-impact printer and a print head thereof
WO2002058934A1 (fr) Circuit de commande et tete d&#39;impression optique
JP4963898B2 (ja) 駆動装置、ｌｅｄヘッド、及び画像形成装置
EP1422067A1 (en) Drive ic and optical print head
EP0917098B1 (en) Optical writing head driving device and method
JPH106554A (ja) 画像形成装置
JP3600195B6 (ja) 駆動用ｉｃ及び光プリントヘッド
US20050175043A1 (en) Optical head
JP2002127490A (ja) 駆動用ｉｃ及び光プリントヘッド
US6022155A (en) Driver IC and print head
EP1542157A2 (en) Optical head
JP3058726B2 (ja) プリントヘツドおよびその駆動方法
JP2018016013A (ja) ドライバｉｃチップ、駆動装置、プリントヘッド、及び画像形成装置
JPH06297769A (ja) Ｌｅｄプリントヘッド
JPS6231893A (ja) 発光素子及び光量制御素子の駆動回路
JPH11286136A (ja) 光記録ヘッド用位置補正回路
JPH04339465A (ja) Ｌｅｄプリンタ
JP4450194B2 (ja) 光学ヘッドの制御装置および画像形成装置
JPS63227359A (ja) 光記録ヘツド
JP2005212291A (ja) 光学ヘッド
JPS63312173A (ja) 発光ダイオ−ドアレイの光量制御装置
JP2000229442A (ja) 光書込みプリントヘッド
JPH05177872A (ja) ドット画像出力装置における階調制御方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN IL KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002710319

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10466934

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2002710319

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2002710319

Country of ref document: EP