JP2008512907A - 装置およびその制御インターフェース - Google Patents

装置およびその制御インターフェース Download PDF

Info

Publication number
JP2008512907A
JP2008512907A JP2007530593A JP2007530593A JP2008512907A JP 2008512907 A JP2008512907 A JP 2008512907A JP 2007530593 A JP2007530593 A JP 2007530593A JP 2007530593 A JP2007530593 A JP 2007530593A JP 2008512907 A JP2008512907 A JP 2008512907A
Authority
JP
Japan
Prior art keywords
strobe
different
control interface
signal
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007530593A
Other languages
English (en)
Inventor
オキーフェ,コナー・ジェイ
ケレハー,ポール
シュワルツ,ダニエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2008512907A publication Critical patent/JP2008512907A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transceivers (AREA)

Abstract

装置(100)は、複数のサブシステム(110、120)と、複数のサブシステム間に動作可能に接続されデータを転送するようになっている制御インターフェース(105)とを備える。ストローブ発生機能部(225、325)は、制御インターフェース(105)に動作可能に接続され、複数の異なる信号を発生して異なる対象の受信デバイスを識別するように構成されている。従って、異なるストローブ信号は、それぞれのストローブ信号のパルス幅または電圧振幅特性に基づいて、単一の制御インターフェースリンク上に多重化することができる。ストローブ復号機能部は、制御インターフェース(105)に動作可能に接続され、複数の異なるストローブ信号を復号して、受信デバイス上のトリガー中のサブシステムを識別するように構成されている。

Description

本発明は、装置およびその制御インターフェース関する。本発明は、限定されるものではないが、無線通信デバイス、特にマルチモード無線通信デバイスの制御インターフェースに適用可能である。
携帯電話の送受話器等の無線通信デバイスは、所要の機能密度を実現するために、即ちデバイスの体積を最小にして最小コストで所要の機能を実現するために、ハードウエアおよびファームウエア/ソフトウエアの非常に高レベルの集積化を必要とする。また、最適な無線通信デバイスの設計は、バッテリの通話時間および/または待機時間を長くするために消費電力を最小にする必要がある。
また、無線通信デバイスは、複合式無線通信デバイスが実施する必要がある多様な機能および動作をもたらすために、動作可能に接続された複数の異なるサブシステムを内蔵している。このサブシステムは、無線周波数電力増幅機能部、無線周波数生成、増幅、濾過等の機能部を含む無線周波数集積回路(RFIC)、音声回路を含むベースバンド集積回路(BBIC)、符号化/復号化、変調(復調)機能部、並びに処理機能部およびメモリユニットを含む。
多くの場合は標準化されて、互換性、および異なるチップセット製造業者および異なる送受話器製造業者間の高機能化をもたらすインターフェースは、それぞれのサブシステム間での通信を目的として標準化される場合が多い。
無線通信デバイスが備える1つの典型的なインターフェースは、ベースバンド集積回路(BBIC)と無線周波数集積回路(RFIC)との間のインターフェースである。IC上の接続ピンは、デバイス/構成部品/機能部の間で電気信号を送るために使用される。例えばBBIC−RFICインターフェースに余分のピンを使用すると、IC面積が増大し、ICのコストが高くなると共により複雑になり、消費電力が増加するので、一般には無線通信デバイスで使用するICのピン数を最小にすることが望ましい。
携帯電話の分野では、携帯電話製造業者の共同体が形成されており、第3世代(3G)広帯域符号分割多元接続(WCDMA)技術を付加的に用いるマルチモード送受信機等の付加的な次世代無線通信技術をカバーするように移行する場合の、種々のサブシステムのインターフェース、特に第2世代携帯電話(2.xG)の改良型の間のインターフェースを定義している。この共同体は、「DigRF」として知られており、特にマルチモード携帯電話シナリオにおける定義済みインターフェースの詳細およびその機能は、彼らのウエブサイトwww.digrf.comに見ることができる。マルチモードの動作仕様はまだ入手できない。
DigRF共同体によって標準化された1つのインターフェースは、第2世代携帯電話(2.xG)チップセットの受信器(Rx)改良型および送信器(Tx)改良型に対するシリアルデータ/制御インターフェースを含むBB−RFインターフェースである。3G技術に要求される複雑性および高いデータ送信速度にも適応するようインターフェースを定義する場合、ICピンの個数を最小にすることは明らかに有利である。
2.xG規格は、例えばRFICとBBICとの間でレイヤ−1タイミング情報を伝達するためのストローブ信号を含んでいる。特に、ストローブの信号幅および振幅は固定されている。従って、全てのストローブは互いに識別できない。更に、インターフェース規格は、2.xG送受信機(TRX)のみを考慮して開発されている。BBIC−RFICインターフェースにおいて、ストローブ信号は、RFIC内のイベントの正確なタイミングをサポートするために提供されている。
しかしながら、次世代の無線通信デバイスは、複数の通信モードに適合する必要があることが想定されている。従来、同じインターフェースを使用して複数の送受信機にレイヤ−1タイミング情報を伝達する解決策は提案されていない。本発明者は、複数モードに適合するための、ストローブ信号をサポートする2.xGピン等の二重ピンに関する従来の解決策は、貴重なリソースの浪費をもたらすと認識および評価している。
IBMの米国特許出願番号200430071015A1には、SDRAM(メモリ)インターフェースの分野においてストローブ信号を使用することが開示されている。「単一の」ストローブ信号が選択され、同期型ダイナミックRAM(SDRAM)へのデータを正確にラッチするようになっている。また、異なるリソースから単一のストローブ信号を送信する概念も記載されている。しかしながら、米国特許出願番号200430071015A1に提案された技術は、機能毎の単一ストローブ信号のラッチを示唆しており、貴重なリソースを浪費するという前述の問題を依然として解決するものではない。
Kuge他によるRenesas Technology Corporatioの米国特許第6,715,096号には、メモリICへのインターフェースと共にストローブ信号を使用する別の技術が記載されている。米国特許第6,715,096号には、格納されたデータウインドウ情報を使用してストローブのタイミングを決定することによって、データを最適なストローブタイミングでサンプリングするインターフェース回路デバイスが開示されている。米国特許第6,715,096号には、書き込み/読み取り(WR)メモリに関するラッチストローブに対して最適な遅延を選択することによって、データがメモリに正確にラッチされるインターフェースが明示されている。
従って、コスト高、複雑化、またはピン数の増加を招くことなく、例えば無線通信デバイスに、複数のデバイス(例えば送受信機)へのストローブ信号をサポートする、集積回路/サブシステムおよび対応制御インターフェースを組み込む仕組みに対するニーズが存在している。
本発明の態様によれば、制御インターフェースが提供され、請求項に記載の通りの装置およびそのための集積回路が説明されている。
添付図面を参照して本発明の例示的な実施形態を例示目的で以下に説明する。
本発明の好適な実施形態は、マルチモード3Gおよび/または2.xG携帯電話機等の無線通信デバイス用の制御インターフェースに関連して説明されている。しかしながら、本発明は、装置内のそれぞれのサブシステム間に制御インターフェースを組み込んだ任意の装置において実施できることを理解されたい。更に、本発明概念は、データインターフェース等の任意のインターフェースにも適用可能であることが想定されている。従って、本発明との関連において、用語「制御インターフェース」は、任意のインターフェース、特に制御および/またはデータインターフェースを含むことを理解されたい。
要約すると、本発明の好適な実施形態は、単一の制御インターフェース通信リンク(即ち同一ICピン)上で複数のストローブを多重化するための手段を提案し、マルチモード通信をサポートする無線通信デバイス内の異なる送受信機を接続するようになっている。本明細書で説明する発明概念は、異なるストローブ信号の多重化を使用して、対象の状態マシンまたはRFIC等のサブシステム内部の他の機能部の間を識別することを提案するものである。特に、異なるストローブ信号は、生成、多重化、および復号化され、ストローブ信号に関連する可変パルスコード、可変パルス幅、または可変電圧振幅等に基づいて異なるサブシステム上でイベントをトリガーするようになっている。これにより、無線サブシステム内部の異なる状態マシンに対するストローブの多重化が可能になるが、依然として同じインターフェース接続を使用することができる。
最初に図1を参照すると、本発明の好適な実施形態の発明概念をサポートするようになっている無線通信デバイス100の一部の単純化したブロック図が示されている。本発明の好適な実施形態との関連において、無線通信デバイス100は、マルチコード3G−2.xG携帯電話機である。従って、無線通信デバイス100は、無線通信デバイス100内で受信器系統と送信器系統との間を分離する3G複式フィルタまたは2.xGアンテナスイッチ140に好適に接続されたアンテナ135を含む。本技術分野では公知のように、受信器系統は、受信、濾過、および中間周波数変換またはベースバンド周波数変換を効率的に行う受信器フロントエンド回路等の多数の受信回路を含む。好適には、受信器回路は、主として無線周波数集積回路(RFIC)120上に形成される。RFIC120は、信号処理機能部、記憶素子等の複数の別の部品/機能部(図示せず)に好適に接続されている。
本技術分野では公知のように、RFIC120は、制御インターフェースを介して、復号化/符号化、変調/復調、インターリービング/デ・インターリービング等のベースバンド周波数での複数の信号処理操作を行うベースバンドIC(BBIC)110へ動作可能に接続されている。BBIC110は、信号処理機能部、記憶素子等の複数の別の部品/機能部(図示せず)に好適に接続されている。BBIC110は、好ましくはタイマまたはクロック機能(図示せず)を有するか、または外部タイマまたはクロックに動作可能に接続されており、無線通信デバイス100内で動作タイミング(時間依存信号の送信または受信)を制御する。
RFIC120とBBIC110との間の接続は、好ましくはその間で信号を伝達する8本のピンを備える、REIC−BBIC制御インターフェース105を経由して行われる。8本のピンは、好ましくはRxTxDataライン111、RxTxEnライン112、CtrlDataライン113、CtrlEnライン114、CtrlClkライン115、単一ストローブライン116、SysClkライン117、およびSysClkEnライン118を含む。特に、本発明は、主としてストローブライン116の効率的な使用を目的としている。
BBIC110は、複数のRFIC120(図示せず)に動作可能に接続できることが想定されており、この場合、各々のRFICは例えば別個のCtrlEnを有している。また、BBICは、好ましくはオーディオスピーカ160および/または表示部170等の1つまたはそれ以上の出力デバイスに接続されている。
無線通信デバイス100の送信器系統に関して説明すると、送信器系統は、BBIC110に接続されたマイクロフォン150および/またはキーパッド(図示せず)等の入力デバイスを含む。送信動作時、RFICは、無線周波数出力増幅器125に接続され、次に、アンテナスイッチ140または複式フィルタ140を介してアンテナ135に接続される。好ましくは、RFIC120に関連するバッテリレギュレータ(図示せず)は電力管理ユニット130で制御され、BBIC110は電力管理ユニット130の制御を管理する。
本発明の好適な実施形態において、BBIC−RFICインターフェース、結果的にBBICおよびRFICデバイスは、制御インターフェース上で受信されたストローブ信号の多重化または多重ストローブ信号の復号化を助長するようになっている。図2から図11を参照して複数の多重ストローブ信号を利用するRFIC−BBICおよび制御インターフェースの好適な構成を詳細に説明する。
次に図2を参照すると、本発明の第1の実施形態によるストローブ発生および復号化システム200を示す。特に、ストローブ発生および復号化システムは、複数の内部状態マシンと共に1つのデバイスが使用されるシナリオを例示する。状態マシンは、所定時間のステータスを格納し、ステータスを変更するための入力および/または動作を引き起こすための入力に、または所定の変更を行うための出力に影響を与えることができる任意のデバイスである。RFIC上の状態マシンの主たる機能は、較正、RXおよびTXイベントの制御および時間調節である。
ベースバンド制御器210は、ストローブ発生および復号化システム200を備え、例えば、BBICのベースバンド制御器は、ストローブ信号227を発生するストローブ発生器225へ動作可能に接続された2つのレイヤ−1タイマ215および220を備える。ベースバンドプロセッサのレイヤ−1タイマ機能はモバイル通信端末において使用される。これは、それぞれのモバイルプロトコルのエアインターフェースの時間イベントを補正するために使用される。レイヤ−1は、ISO7のレイヤモデル定義によれば、物理レイヤ制御である。レイヤ−1タイマブロックは、プログラム可能タイマであり、その機能は、予めプログラムされた時間で割り込みを発生させるものである。割り込みは、モバイル端末のソフトウエアまたは任意のハードコード状態マシンにおいて対象イベントをトリガーすることになる。RFIC等の対応する受信デバイス230または構成部品またはICは、2つの対応するそれぞれの状態マシン235および240に動作可能に接続されたストローブ復号システム245を備える。
特に、ストローブ発生器225は、ストローブ信号を多重化して、それらを単一の多重ストローブ信号227として制御インターフェース経由でストローブ復号システム245に送る。ベースバンド制御器210のレイヤ−1タイマ215、220の一方または両方は、ストローブ発生器225をトリガーして、単一の信号上に多重化するための各々のストローブ信号を発生するように構成されている。好都合には、異なるストローブ振幅および/または異なるストローブコードまたはストローブパルス幅は、ストローブ信号上に多重化できることが想定されている。
好ましくは、可変ストローブコードの実施例において、ストローブコードは、レイヤ−1タイマ215、220のうちのどれがストローブ発生機能部225をトリガーしたかを示す「1」および「0」からなる特定の数または配列を含む特定のパルス幅であり、受信デバイス230上の対象となる状態マシンを示す。
好ましくは、可変ストローブ振幅の実施例は、所定のパルス幅および異なる電圧振幅レベルを有する特定のパルスを用いる。次に、多重ストローブ信号227は受信デバイス230で受信され、ストローブ復号器245によって復号される。次に、復号および逆多重ストローブ信号は、ストローブ振幅に応じて装置230内の内部状態マシン235、240の一方または両方をトリガーする。
このようにして、例えば、BBICは、複数の異なるストローブ信号を制御インターフェース上の単一通信ラインを経由して送ることができる。ストローブ受信デバイスまたはデバイスの一部は、例えばストローブ幅が所定の許容範囲に入る場合、復号されたストローブ入力に応答または従うように構成されている。所定の許容範囲は、ストローブ可変特性(即ちパルスの幅または振幅)の下限値から上限値の範囲である。ストローブを復号するために、正常値に関するヒステリシスをもつことが正確な復号のために望ましい。このヒステリシスは、ストローブ可変特性の所定の許容範囲に規定されることになる。
次に、図3は、複数のデバイス340、350がベースバンド制御器310に接続される場合の本発明の第2の実施形態によるストローブ発生および復号化システム300を示す。複数の対応する受信デバイス(またはRFIC等の構成部品またはIC)の各々は、好ましくはデバイス340、350内部にストローブ復号器システム330、345および1つまたはそれ以上の状態マシン335、355を備える。
本実施形態において、ベースバンド制御器310レイヤ−1タイマ315、320の一方または両方は、同様にストローブ発生器325をトリガーすることができる。ストローブ発生器325は、特定の多重ストローブ信号327を発生する(複数の可変ストローブコードおよび/またはストローブ振幅に基づいて)。同様に、ストローブ発生器325は、制御インターフェースを経由して1つまたはそれ以上のデバイス340、350に多重ストローブ信号327を送る。多重ストローブ信号327は、復号されて複数の異なるストローブ信号に逆多重化されるが、各々のデバイス340、350は、特定のストローブ信号327を受信するよう構成されている。ストローブ信号327がデバイス340、350のそれぞれに対して有効な場合、有効な復号化ストローブは、デバイスの内部状態マシン335、355をトリガーすることになる。
同様に、異なるストローブコードおよび/またはストローブパルス幅および/またはストローブ振幅を使用して、異なるストローブ信号を生成できることが想定されている。本発明の好適な実施形態は、これら特性の任意の1つを使用して対象の受信側の状態マシンを識別することに関連して説明されているが、これらの特性および任意の別の適切な識別キャラクタの組み合わせを使用できることが想定されている。
このようにして、BBICは、複数の異なるストローブ信号を制御インターフェース上の単一通信ラインを経由して複数の受信デバイス、構成部品、またはICに送ることができる。ストローブ受信デバイスまたはデバイスの一部は、例えば特定のストローブ信号のストローブ幅が所定の許容範囲に入るか否かを判定することによって、復号されたストローブ入力に応答または作用するように構成されている。
次に、図4は、本発明の好適な実施形態による複数のストローブ幅またはコード発生システム400を示す。本発明のこの第3の実施形態において、2つのレイヤ−1タイマ機能420、430が示されており(明示目的で2つのみが示されている)、レイヤ−1タイマ機能420、430の各々は、それぞれのパルスコード(またはパルス幅)発生器450、460をトリガーすることができる。
特に好都合なことに、レイヤ−1タイマ機能420、430は、同時にまたは独立してトリガー信号を発生することができる。これにより、ベースバンド上の2つまたはそれ以上のL1タイマが独立してストローブ発生手段の制約を受けることなく動作するのを助長する。好ましくは、パルスコード発生器450、460は、クロックソース440によって計時される。パルスコード発生器450、460のそれぞれは、公知の固定幅のコードパルス幅(例えばNクロック時間幅)を生成する。次に、パルスコード発生器450、460の各々の出力は、機能部470で論理的に組み合わされ、接続された制御インターフェースを経由して送る目的で単一の多重ストローブ信号410を発生するようになっている。
次に、図5を参照すると、タイミング図500は、図4の第3の実施形態によるストローブ発生器の波形(入力520、530、およびこれに伴う出力510)を示す。第1のレイヤ−1の波形に示すように、第1のレイヤ−1のタイマ522は、パルスコード発生器450をトリガーする。パルスコード発生器は、レイヤ−1のタイマ522がストローブインターフェース信号の発生をトリガーしていることを示す特定のコード540を含むストローブインターフェース出力信号510を発生する。同様に、第2のレイヤ−1のタイマ出力532は、(それぞれの)パルスコード発生器をトリガーすることができる。パルスコード発生器は、同様に第2のレイヤ−1のタイマ532がストローブインターフェース信号の発生をトリガーしていることを示す特定のコード540を含むストローブインターフェース出力信号510を発生する。つまり、各々のレイヤ−1タイマは、別個のストローブコードを発生することが好ましい。レイヤ−1タイマの両方がトリガーパルス525、535を同時に発生する場合、パルスコード発生器の出力の両方が論理的に組み合わされて別の特定のストローブコード560を発生することが想定されている。好ましくは、レイヤ−1タイマが発生するストローブは、所定の幅(例えば「N」クロック時間)である。しかしながら、所定のパルス幅は実例に応じて様々とすることができる。
次に、図6は、本発明の第2の実施形態または第3の実施形態によるストローブ復号器構成600を示す。ここでは、多重ストローブ信号657は制御インターフェース経由で受信され、タイムアウトタイマ630およびストローブ復号器の両方に入力される。この場合の復号器は650、655である。単純化する目的で2つのストローブ復号器が示されることに留意されたい。タイムアウトタイマ630およびストローブ復号器650、655は、受信デバイス、構成部品、またはIC内に配置されること、または配置されないことができるクロックソース615によって計時される。
動作時、それぞれのストローブ復号器650、655は、受信ストローブ信号657のストローブコードがその特定のストローブ復号器ブロックに対して有効な場合にパルスを発生する。次に、ストローブ復号器ブロックの出力は、レジスタ/ラッチ635、640に入力される。好ましくは、所定時間経過後、一旦ストローブ信号657が検出されると、タイムアウトタイマ630はラッチ信号632を発生する。ラッチ信号632は、それぞれのレジスタ/ラッチ635、640へのストローブ復号器の出力をイネーブル/ラッチするために使用される。
次に、レジスタ/ラッチの出力637、642は、受信ストローブ信号657がそれぞれのストローブ復号器ブロックに対して有効であった場合、それぞれの状態マシン620、625をトリガーする。
タイマストローブ出力のラッチ後、タイムアウトタイマ630は、パルスクリア信号634を発生してストローブ復号器の出力をクリアする。
復号器の本実施形態において、復号器に入力されるパルス幅に応じて決まる固定の復号時間が存在することが好ましい。
次に、図7を参照すると、図6の復号器の実施形態による、多重化ストローブ発生信号およびその復号のタイミング図700が示されている。第1の波形は、クロックソースが発生するシステムクロック710を示す。第2の波形720は、復号器への入力ストローブ信号(例えば、図6のストローブ信号657)を示す。内部状態マシンの1つまたは全てをトリガーするために、各々の入力ストローブ信号は、各々のタイマストローブによって復号され、有効な信号か否かが判定される。ストローブ信号は、それぞれのパルス符号語に基づいて形成される3つの異なるストローブ信号721、722、723を表すことに留意されたい。
第3の波形は、図6のタイムアウトタイマ630等のタイムアウトタイマから発生したラッチパルス730を示す。第4の波形は、クリアパルス信号740を示し、ストローブ復号器およびレジスタ/ラッチの出力をリセットするために使用される。最後に、最後の2つの波形750、760はレジスタ出力を示し、状態マシンをトリガーするために使用される。
次に、図8には、本発明の第4の実施形態によるストローブ発生回路800(ストローブ電圧振幅に基づく)が示されている。ストローブ発生および復号化システム800は、レイヤ−1タイマ820、830がパルスをトリガーするように構成されている。パルスは、特定のスイッチ850、870をトリガーして特定の電圧基準を選択することができる。別の方法で、ゼロ電圧基準860は組み合わせ論理素子840によって選択される。この出力は、出力バッファ880に接続され、ストローブ振幅信号882を発生するようになっている。
第1の電圧基準(Vref1)870および第2の電圧基準(Vref2)850は異なる電圧レベルに設定される。レイヤ−1タイマ820、830が同時にトリガーされると、出力バッファ880上で第3の信号、およびその後ストローブ振幅信号882を発生するのに使用される、Vref1(870)信号およびVref2(850)信号が合成される。
ストローブ振幅信号882の電圧レベルは、制御インターフェースの受信側で復号され、接続された対象の状態マシンの両方(またはそれ以上)に対応するものとして解釈される。
特に、それぞれのストローブ信号は、所定ウインドウの許容範囲(即ち、振幅の+/−変動)に入るストローブの大きさに基づいて多重化できることも想定されている。
次に、図9には、図8のストローブ発生回路による(異なる振幅の)多重ストローブ信号のタイミング図900が示されている。第1の波形は、クロックソースが発生するシステムクロック910を示す。図8の2つのレイヤ−1タイマの波形920、930が示されている。特に、動作時、第1のレイヤ−1タイマがトリガー信号931を出力すると、(高い)出力ストローブ940に電圧基準941が印加される。第2のレイヤ−1タイマがトリガー信号921を出力すると、出力ストローブ940に第2の(低い)電圧基準942が印加される。更に、レイヤ−1タイマの両方(例えば、図8のレイヤ−1タイマ820および830)がトリガー信号922、932を出力する場合、電圧基準943を合成したものが出力ストローブ940に印加される。
このようにして、特定のストローブ発生器によって、異なる電圧の大きさを表す多重ストローブ信号を発生して制御インターフェース経由で送り、多重ストローブ信号は、対象の状態マシンに対応するものとして受信デバイスで解釈される。
次に、図10には、図8および図9の(異なる振幅の)多重ストローブ信号を復号するように構成されている復号器1010の好適な回路図100が示されている。入力ストローブ信号1077は、比較器1060、1065への入力1070、1075であり、異なる電圧レベルVref1およびVref2は2つの比較器1060、1065の基準となる。比較器に印加される基準電圧Vref1およびVref2は、制御インターフェース上のマルチレベル・ストローブ信号に関する閾値論理レベルを表す。
2つの比較器1060、1065の出力は、復号論理機能部1040を経由してレジスタ/ラッチ1045、1050のそれぞれに入力される。また、2つの比較器1060、1065の出力は、それぞれ組み合わせ論理機能部1055に入力され、該機能部はラッチパルス発生器1030に出力を与える。ラッチパルス発生器1030は、クロックソース1015に動作可能に接続されている。
動作時、組み合わせ論理1055からの出力に応答して、比較器から出力される信号1060、1065のいずれかが電圧基準Vref1およびVref2のいずれかと同じかまたはそれよりも大きい場合(即ち、振幅の+/−変動)、ラッチ信号1035はラッチパルス発生器1030によってトリガーされる。その後、ラッチ信号1035は、復号論理機能部1040の出力をレジスタ/ラッチ1045、1050のそれぞれにラッチするために使用される。
復号論理出力がラッチされた後、ラッチパルス発生器1030は、パルスクリア信号1034を発生してレジスタ/ラッチ1045、1050のそれぞれをリセットする。復号器1010が有効なストローブ信号1077を受信している場合、その後、レジスタ/ラッチ1045、1050の出力は、状態マシン1020、1025のそれぞれをトリガーする。
別の実施形態において、デバイス内または複数のデバイス間で両方(またはそれ以上の)の状態マシン1020、1025をトリガーするために、2つの(またはそれ以上の)電圧基準を合成したものが復号器1010に入力される場合、別の1つの(またはそれ以上の)比較器を含み得ることが想定されている。
次に、図11には、本発明の好適な実施形態による、図10のストローブ振幅復号器回路が使用する関連波形のタイミング図1100が示されている。第1の波形は、クロックソースが発生するシステムクロック1110を示す。第2の波形1120は、デバイスへの入力ストローブ信号(例えば、図10の入力ストローブ信号1077)を示す。第3の波形1130は、ラッチパルス発生器が発生するラッチパルスを示す。特に、各々のストローブ信号は、電圧基準Vref1およびVref2と比較されて、ストローブ信号が内部状態マシン1020、1025の1つ(または両方/全部)をトリガー可能な有効な信号か否かが判定される。第4の波形は、レジスタ/ラッチのそれぞれをリセットするために使用されるクリアパルス信号を示す。最後に、2つの波形1150、1160は、状態マシンをトリガーするのに使用されるレジスタ1155、1165の出力を示す。
このようにして、異なる大きさの信号を含む多重ストローブ信号は、制御インターフェース経由で受信して特定の受信デバイスを使用して復号し、各々の多重ストローブ信号のそれぞれを対象の状態マシンに対応するものとして受信デバイスにおいて解釈することができる。
次に、図12には、本発明の好適な実施形態による、別のストローブ発生および復号化システム1200が示されており、これは異なるストローブタイプを復号できるが、単一の状態マシンとインターフェース接続するストローブ復号器を有するRFICの状態マシンを備える。
特に、別のストローブ発生および復号化システム1200は、異なるストローブタイプを復号可能であるが、単一の状態マシン1240とインターフェース接続するストローブ復号器を有するRFICの状態マシンを備える。
ベースバンド制御器1210はストローブ発生および復号化システム1200を構成し、例えばBBICのベースバンド制御器は、ストローブ信号1227を発生するストローブ発生器1225に動作可能に接続されたレイヤ−1タイマ1215を備える。ストローブ発生器1225は、MCU1220またはレイヤ−1タイマイベント発生器1215からの入力を受信し、それに応じて別のストローブタイプを発生することができる。
RFIC等の対応する受信デバイス1230または構成部品またはICは、対応する状態マシン1240のそれぞれに動作可能に接続されたストローブ復号器システム1245を備える。
特に、デバイス1230に配置された状態マシン1240は、ストローブ信号1227に応じて、入力コードの多重度を使用して状態変化の多重度を判定することができる。ストローブ発生器1225は、入力ソースに応じて異なるストローブタイプを復号する。好都合には、異なるストローブ振幅および/またはストローブコードまたはストローブパルス幅はストローブ信号上で多重化できることが想定されている。
複数のデバイス(例えば送受信機)へのストローブ信号の多重化から恩恵を受けることができる他のアーキテクチャも同様に、コスト高または複雑化またはピン数の増加を招くことなく実装できるので、前述の実施形態は、本明細書の発明概念を利用できる唯一の構成と見なされるものではない。このようなアーキテクチャの実施例は電源管理システムであり、L1時間イベントが電力供給の増減または低バッテリ電圧の検出等の機能をトリガーする。
前述の概念は、BBIC−RFICインターフェースに関連して説明されているが、当業者であれば、この発明概念が任意の制御インターフェースまたは制御インターフェースを含む装置にも同様に適用可能であることを理解できるはずである。また、この発明概念は、二重3G−2.xG無線通信デバイスに限定されるものではなく、ブルートゥース(登録商標)または超広帯域直交周波数分割多重(OFDM)技術をサポートする無線通信デバイス等の、ストローブ信号をサポートすることができる任意のデバイスに適用可能であることが想定されている。
また、前述の発明概念は、大部分の送受信機のアーキテクチャおよびプラットフォームソリューションに適用可能であることが想定されている。即ち、半導体製造業者は、独立型RFICおよび/またはBBICおよび/または任意の他のサブシステム構成部品の設計に発明概念を用いることができる。
前述のように、制御インターフェースおよびその動作は、以下の利点の1つまたはそれ以上をもたらすことが意図されていることを理解されたい。
(i)対象の受信デバイス/状態マシン間を識別するための異なるストローブ信号は、ストローブ幅を変えること、ストローブコードを付加すること、または種々のストローブ振幅または別のそれぞれのストローブ信号の識別特性を付加することによって生成することができる。
(ii)異なるストローブ信号は、単一ストローブ信号上に多重化することができる。
(iii)受信デバイスにおいて、多重ストローブ信号は、異なるサブシステム上で特定のイベントをトリガーするために、種々のストローブ振幅および/またはストローブ幅/コードに応じて復号化できる。
従って、本発明は、携帯電話等の制御インターフェースを組み込んだ現行の装置に対していくつかの利点をもたらす。携帯電話との関連において、例えば、2.xGおよび/または3G無線通信デバイスにおけるRFICとBBICとの間で、前述の方法でストローブの多重化および逆多重/復号をサポートする制御インターフェースを備えると、貴重なリソースの浪費が低減する。更に、提案された制御インターフェースは、現行の解決策に比べて無線デバイスの容積、コスト、および電力消費が低減できるので、ICおよび無線通信デバイスの製造業者に著しい利点をもたらす。
本発明の実施形態の特定の好適な用途を説明したが、当業者であればこの発明概念の変更および修正を行うことは容易である。
つまり、無線通信デバイス等の装置に制御インターフェースを組み込む手段が説明されており、これにより従来の装置がもつ前述の問題は実質的に解決されるものである。
無線通信デバイスの単純化ブロック図であり、本発明の好適な実施形態により適合された、DigRF 2.xG規格で定義されたBBIC−RFICインターフェースを示す。 本発明の第1の実施形態による、1つのデバイスが複数の内部状態マシンと共に使用される場合のストローブ発生および復号化システムを示す。 本発明の第2の実施形態による、複数のデバイスが使用される場合のストローブ発生および復号化システムを示す。 本発明の第3の実施形態による、複数のストローブ幅またはコード発生システムを示す。 本発明の第3の実施形態による、ストローブ発生器の入力およびその結果としての出力のタイミング図である。 本発明の第1、第2、または第3の実施形態による、ストローブ復号器の構成である。 本発明の第1、第2、または第3の実施形態による、ストローブ復号操作のタイミング図である。 本発明の第4の実施形態による、ストローブ発生多重化回路を示す。 図8のストローブ発生器の回路による、多重化ストローブ信号のタイミング図である。 図8および図9の(異なる振幅に)多重化されたストローブ信号を復号するように構成された復号器の回路図である。 本発明の好適な実施形態による、図10のストローブ振幅復号回路が用いる関連波形のタイミング図である。 本発明の別の実施形態による、ストローブ発生および復号化システムを示す。

Claims (21)

  1. 複数のサブシステム(110、120)と、
    複数のサブシステム間に動作可能に接続されデータを転送するようになっている制御インターフェース(105)と、
    前記制御インターフェース(105)に動作可能に接続されたストローブ発生機能部(225、325)と、
    を備える装置(100)であって、
    前記装置(100)は、前記ストローブ発生機能部(225、325)が複数の異なる信号を発生して異なる対象の受信デバイスを識別するように構成されていることを特徴とする装置(100)。
  2. 更に、前記複数の異なるストローブ信号は、前記制御インターフェース上の単一信号上に多重化されることを特徴とする請求項1に記載の装置(100)。
  3. 更に、前記複数の異なるストローブ信号は、異なるサブシステム上で異なるイベントをトリガーするために発生されることを特徴とする請求項1または2に記載の装置(100)。
  4. 更に、前記複数の異なるストローブ信号は、複数のストローブの異なる電圧振幅特性および/または複数のストローブの異なるパルス幅または複数のストローブに用いられる異なるコードに基づくことを特徴とする前記請求項のいずれか1項に記載の装置(100)。
  5. 更に、前記ストローブ発生機能部(225、325)は、ストローブ信号を多重化し、多重化信号を前記制御インターフェース経由でストローブ復号システム(245)へ送ることを特徴とする前記請求項のいずれか1項に記載の装置(100)。
  6. 更に、前記ストローブ発生機能部(225、325)は、複数のタイマ(215、220)を備え、前記タイマは、前記ストローブ発生機能部(225、325)に動作可能に接続され、前記ストローブ発生機能部(225、325)をトリガーして前記複数のタイマ(215、220)の少なくとも1つに関連するストローブ信号を有する多重ストローブ信号(227)を発生するよう構成されていることを特徴とする前記請求項のいずれか1項に記載の装置(100)。
  7. 更に、前記複数のタイマ(215、220、420、430)は、独立してトリガーを発生することができることを特徴とする請求項6に記載の装置(100)。
  8. 更に、前記複数のタイマ(215、220、420、430)は、同時にトリガーを発生することができることを特徴とする請求項6に記載の装置(100)。
  9. 前記ストローブ発生機能部(225、325)は、前記制御インターフェース上の単一信号上に複数のストローブを多重化することを特徴とする前記請求項のいずれか1項に記載の装置(100)。
  10. 更に、前記装置は無線通信デバイスであり、前記多重ストローブ信号上の前記異なるストローブ信号は、前記無線通信デバイスの異なる送受信機を識別することを特徴とする前記請求項のいずれか1項に記載の装置(100)。
  11. 更に、前記無線通信デバイスは、第3世代、および第2世代の1つまたはそれ以上の改良型の移動通信体マルチモード動作をサポートすることを特徴とする請求項10に記載の装置(100)。
  12. 更に、前記装置は複数のサブシステムを備え、無線周波数集積回路(RFIC)(120)および/またはベースバンド集積回路(BBIC)(110)を備えることを特徴とする請求項10または11に記載の装置(100)。
  13. 更に、前記ストローブ復号器システム245は、受信用の複数の状態マシンを備えることを特徴とする前記請求項のいずれか1項に記載の装置(100)。
  14. 単一の状態マシンに送信される可変コードを発生することができ、コードの多重度が複数の異なる状態遷移を決定できるようになったストローブ発生器を特徴とする装置(100)。
  15. 制御インターフェース(105)を経由して複数のサブシステム(110、120)にデータを転送する無線通信デバイス(100)で使用するための集積回路(110、120)であって、前記集積回路(110、120)は、前記制御インターフェース(105)に動作可能に接続されたストローブ発生機能部(225、325)を備え、前記集積回路は、前記ストローブ発生機能部(225、325)が複数のストローブ信号を発生または復号化して異なる対象の受信デバイスを識別するように構成されていることを特徴とする集積回路。
  16. 更に、前記集積回路(110、120)は、前記制御インターフェース上の単一信号上に複数の異なるストローブ信号を多重化する多重化機能を備えることを特徴とする請求項14に記載の集積回路(110、120)。
  17. 更に、前記ストローブ復号機能部(225、325)は、複数の異なるストローブ信号を復号して、異なるサブシステム上の異なるイベントをトリガーするように構成されていることを特徴とする請求項14または15に記載の集積回路(110、120)。
  18. 更に、前記複数の異なるストローブ信号は、複数のストローブの異なる電圧振幅特性および/または複数のストローブの異なるパルス幅または複数のストローブが用いる異なるコードに基づいていることを特徴とする前記請求項13から15のいずれか1項に記載の集積回路(110、120)。
  19. 更に、前記ストローブ発生機能部(225、325)は、複数のタイマ(215、220)に動作可能に接続され、前記タイマは、前記ストローブ発生機能部(225、325)をトリガーして、前記複数のタイマ(215、220)の少なくとも1つと関連するストローブ信号を有する多重ストローブ信号(227)を発生するように構成されていることを特徴とする前記請求項14から17のいずれか1項に記載の集積回路(110、120)。
  20. 更に、前記複数のタイマ(215、220、420、および430)は、独立して1つまたはそれ以上のトリガーを発生することができることを特徴とする請求項18に記載の集積回路(110、120)。
  21. 更に、前記複数のタイマ(215、220、420、430)は、同時に1つまたはそれ以上のトリガーを発生することができることを特徴とする請求項18または19に記載の集積回路(110、120)。
JP2007530593A 2004-09-07 2004-09-07 装置およびその制御インターフェース Pending JP2008512907A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2004/052070 WO2006027026A1 (en) 2004-09-07 2004-09-07 Apparatus and control interface therefor

Publications (1)

Publication Number Publication Date
JP2008512907A true JP2008512907A (ja) 2008-04-24

Family

ID=34958652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007530593A Pending JP2008512907A (ja) 2004-09-07 2004-09-07 装置およびその制御インターフェース

Country Status (5)

Country Link
US (1) US8982899B2 (ja)
EP (1) EP1805634A1 (ja)
JP (1) JP2008512907A (ja)
CN (1) CN100541465C (ja)
WO (1) WO2006027026A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268395A (ja) * 2009-05-18 2010-11-25 Fujitsu Ltd 無線装置
WO2011045922A1 (ja) * 2009-10-14 2011-04-21 日本電気株式会社 無線通信装置およびそのrf-bb間状態制御方法
JP2014165516A (ja) * 2013-02-21 2014-09-08 Panasonic Corp 無線通信装置及びこの無線通信装置の起動方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2068250B1 (en) * 2007-06-08 2016-02-17 Motorola Mobility LLC Method and apparatuses for communicating a message received from a main processor to a peripheral device
US8854019B1 (en) 2008-09-25 2014-10-07 Rf Micro Devices, Inc. Hybrid DC/DC power converter with charge-pump and buck converter
US9166471B1 (en) 2009-03-13 2015-10-20 Rf Micro Devices, Inc. 3D frequency dithering for DC-to-DC converters used in multi-mode cellular transmitters
US8315576B2 (en) 2009-05-05 2012-11-20 Rf Micro Devices, Inc. Capacitive compensation of cascaded directional couplers
US8548398B2 (en) 2010-02-01 2013-10-01 Rf Micro Devices, Inc. Envelope power supply calibration of a multi-mode radio frequency power amplifier
US8538355B2 (en) 2010-04-19 2013-09-17 Rf Micro Devices, Inc. Quadrature power amplifier architecture
US8811920B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. DC-DC converter semiconductor die structure
US9214900B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Interference reduction between RF communications bands
US9008597B2 (en) 2010-04-20 2015-04-14 Rf Micro Devices, Inc. Direct current (DC)-DC converter having a multi-stage output filter
US9030256B2 (en) 2010-04-20 2015-05-12 Rf Micro Devices, Inc. Overlay class F choke
US9900204B2 (en) * 2010-04-20 2018-02-20 Qorvo Us, Inc. Multiple functional equivalence digital communications interface
US8942650B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. RF PA linearity requirements based converter operating mode selection
US8947157B2 (en) 2010-04-20 2015-02-03 Rf Micro Devices, Inc. Voltage multiplier charge pump buck
US8958763B2 (en) 2010-04-20 2015-02-17 Rf Micro Devices, Inc. PA bias power supply undershoot compensation
US8983407B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Selectable PA bias temperature compensation circuitry
US8811921B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. Independent PA biasing of a driver stage and a final stage
US9077405B2 (en) 2010-04-20 2015-07-07 Rf Micro Devices, Inc. High efficiency path based power amplifier circuitry
US9184701B2 (en) 2010-04-20 2015-11-10 Rf Micro Devices, Inc. Snubber for a direct current (DC)-DC converter
US8913971B2 (en) 2010-04-20 2014-12-16 Rf Micro Devices, Inc. Selecting PA bias levels of RF PA circuitry during a multislot burst
US8892063B2 (en) 2010-04-20 2014-11-18 Rf Micro Devices, Inc. Linear mode and non-linear mode quadrature PA circuitry
US9577590B2 (en) 2010-04-20 2017-02-21 Qorvo Us, Inc. Dual inductive element charge pump buck and buck power supplies
US9214865B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Voltage compatible charge pump buck and buck power supplies
US9048787B2 (en) 2010-04-20 2015-06-02 Rf Micro Devices, Inc. Combined RF detector and RF attenuator with concurrent outputs
US8842399B2 (en) 2010-04-20 2014-09-23 Rf Micro Devices, Inc. ESD protection of an RF PA semiconductor die using a PA controller semiconductor die
US9362825B2 (en) 2010-04-20 2016-06-07 Rf Micro Devices, Inc. Look-up table based configuration of a DC-DC converter
US9553550B2 (en) 2010-04-20 2017-01-24 Qorvo Us, Inc. Multiband RF switch ground isolation
US8942651B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. Cascaded converged power amplifier
US8983410B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Configurable 2-wire/3-wire serial communications interface
US8831544B2 (en) 2010-04-20 2014-09-09 Rf Micro Devices, Inc. Dynamic device switching (DDS) of an in-phase RF PA stage and a quadrature-phase RF PA stage
US8989685B2 (en) 2010-04-20 2015-03-24 Rf Micro Devices, Inc. Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry
US9065505B2 (en) 2012-01-31 2015-06-23 Rf Micro Devices, Inc. Optimal switching frequency for envelope tracking power supply
CN105068950A (zh) * 2015-07-24 2015-11-18 深圳市微纳集成电路与***应用研究院 一种管脚复用的***和方法
US20170222686A1 (en) * 2016-02-01 2017-08-03 Qualcomm Incorporated Scalable, high-efficiency, high-speed serialized interconnect
WO2017136452A1 (en) 2016-02-01 2017-08-10 Qualcomm Incorporated Programmable distributed data processing in a serial link
US10159053B2 (en) 2016-02-02 2018-12-18 Qualcomm Incorporated Low-latency low-uncertainty timer synchronization mechanism across multiple devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60121848A (ja) * 1983-12-05 1985-06-29 Fujitsu Ltd 装置間通信方式
EP0691630A2 (en) * 1994-07-06 1996-01-10 Pitney Bowes Inc. Control system for an electronic postage meter having a programmable printhead controller
JPH0823582A (ja) * 1994-07-06 1996-01-23 Nippon Columbia Co Ltd バス制御方式
GB2324688A (en) * 1997-04-25 1998-10-28 Motorola Ltd A modem in which bit rate is determined using the width of a start bit
JPH11215018A (ja) * 1998-01-20 1999-08-06 Matsushita Electric Ind Co Ltd アンテナ装置
JP2002280904A (ja) * 2001-03-22 2002-09-27 Hitachi Ltd アナログ多重伝送装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI79769C (fi) * 1988-06-10 1991-01-14 Heikki Malkki Snabbtelefonsystem samt foerfarande foer uppkoppling i ett snabbtelefonsystem.
JPH0822394A (ja) * 1994-07-08 1996-01-23 Minolta Co Ltd 信号処理装置
US5757857A (en) * 1994-07-21 1998-05-26 The Regents Of The University Of California High speed self-adjusting clock recovery circuit with frequency detection
US5721733A (en) * 1995-10-13 1998-02-24 General Wireless Communications, Inc. Wireless network access scheme
CN1142709A (zh) 1996-03-06 1997-02-12 李永焜 一种幅度键控载波调制方法及其调制解调器
US6385208B1 (en) * 1998-06-02 2002-05-07 Cisco Technology, Inc. Serial media independent interface
JP2000324200A (ja) 1999-05-14 2000-11-24 Mitsubishi Electric Corp インタフェース回路
US6490638B1 (en) 1999-08-23 2002-12-03 Advanced Micro Devices, Inc. General purpose bus with programmable timing
JP4303373B2 (ja) * 1999-09-14 2009-07-29 株式会社日立コミュニケーションテクノロジー 無線基地局装置
JP2002082830A (ja) 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
US6980563B2 (en) * 2000-04-13 2005-12-27 International Business Machines Corporation Method and system for fast ethernet serial port multiplexing to reduce I/O pin count
US6597459B2 (en) * 2000-05-16 2003-07-22 Zygo Corporation Data age adjustments
JP3802352B2 (ja) * 2001-01-24 2006-07-26 三洋電機株式会社 駆動用ic及び光プリントヘッド
US6671211B2 (en) 2001-04-17 2003-12-30 International Business Machines Corporation Data strobe gating for source synchronous communications interface
DE10136853B4 (de) 2001-07-27 2004-11-18 Infineon Technologies Ag Verfahren zur Datenkommunikation mehrerer Halbleiterspeicherbausteine mit einem Controllerbaustein und dafür eingerichteter Halbleiterspeicherbaustein
CN100424506C (zh) 2001-10-17 2008-10-08 中国石油天然气管道科学研究院 相控阵超声波仪器及其检测方法
JP3973017B2 (ja) * 2002-02-14 2007-09-05 富士通株式会社 干渉電力を推定する無線受信機
US7792089B2 (en) * 2002-07-31 2010-09-07 Cattron-Theimeg, Inc. System and method for wireless remote control of locomotives
TW566011B (en) * 2002-09-23 2003-12-11 Ind Tech Res Inst Dual mode receiving method and device
JP3990974B2 (ja) * 2002-11-26 2007-10-17 株式会社日立コミュニケーションテクノロジー ピークファクタ低減装置
US7206878B2 (en) * 2003-01-08 2007-04-17 International Business Machines Corporation Voltage level bus protocol for transferring data
US20050138535A1 (en) * 2003-12-02 2005-06-23 Sivagnanam Parthasarathy Method and system for branch metric calculation in a viterbi decoder

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60121848A (ja) * 1983-12-05 1985-06-29 Fujitsu Ltd 装置間通信方式
EP0691630A2 (en) * 1994-07-06 1996-01-10 Pitney Bowes Inc. Control system for an electronic postage meter having a programmable printhead controller
JPH0823582A (ja) * 1994-07-06 1996-01-23 Nippon Columbia Co Ltd バス制御方式
GB2324688A (en) * 1997-04-25 1998-10-28 Motorola Ltd A modem in which bit rate is determined using the width of a start bit
JPH11215018A (ja) * 1998-01-20 1999-08-06 Matsushita Electric Ind Co Ltd アンテナ装置
JP2002280904A (ja) * 2001-03-22 2002-09-27 Hitachi Ltd アナログ多重伝送装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268395A (ja) * 2009-05-18 2010-11-25 Fujitsu Ltd 無線装置
US8588352B2 (en) 2009-05-18 2013-11-19 Fujitsu Limited Wireless device
WO2011045922A1 (ja) * 2009-10-14 2011-04-21 日本電気株式会社 無線通信装置およびそのrf-bb間状態制御方法
US9407314B2 (en) 2009-10-14 2016-08-02 Lenovo Innovations Limited (Hong Kong) Radio communication device and method for controlling RF-BB state in the same
JP2014165516A (ja) * 2013-02-21 2014-09-08 Panasonic Corp 無線通信装置及びこの無線通信装置の起動方法

Also Published As

Publication number Publication date
CN100541465C (zh) 2009-09-16
EP1805634A1 (en) 2007-07-11
US8982899B2 (en) 2015-03-17
CN101044467A (zh) 2007-09-26
US20090274207A1 (en) 2009-11-05
WO2006027026A1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
JP2008512907A (ja) 装置およびその制御インターフェース
CN101656968B (zh) 无线通信的方法和***
EP2924584B1 (en) Connecting usb type-c devices
US8473000B2 (en) Communication device, integrated circuit and method therefor
WO2017019167A1 (en) Bluetooth low energy interlaced advertising and scanning
KR20180075507A (ko) 고 데이터 레이트 모드를 갖는 무선 주파수 프론트 엔드 디바이스들
US8379627B2 (en) Wireless communication device, integrated circuit and method of timing synchronisation
US8923465B2 (en) Method for sampling data and apparatus therefor
EP0582392A1 (en) Microcontroller with provisions for emulation
JP5007382B2 (ja) 無線分離と互換のsimインタフェースを有する通信装置
JP4160068B2 (ja) ベースバンドプロセッサと無線周波数集積モジュールとの間のデジタルプログラミングインターフェース
US7751787B2 (en) Timing generator and methods thereof
JPH10276266A (ja) 交換機テスト装置
KR20120034161A (ko) 이동 전화 단말기를 위한 리소스 관리
US8306172B2 (en) Electronic device, integrated circuit and method therefor
EP1093232A1 (en) Processor and processing method
CN114221666B (zh) 多模式时序控制与中频调制信号产生装置
KR100322014B1 (ko) 디지털셀룰러단말기의베이스밴드아날로그칩셋성능테스트장치및그방법
JP3923065B2 (ja) 通信端末装置
KR20030046116A (ko) 무선 랜용 매체 접근 컨트롤러
CA2516204A1 (en) Method for conducting digital interface and baseband circuitry tests using digital loopback
KR20070028685A (ko) 부가 장치의 장 탈착 감지 기능이 구비된 이동통신 단말기및 그 동작방법
JP2008139102A (ja) 大規模集積回路チップ
JP2005218137A (ja) 送信装置
KR20030073043A (ko) Atm 멀티 계층간 인터페이스 장치 및 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706