JP3058726B2 - プリントヘツドおよびその駆動方法 - Google Patents
プリントヘツドおよびその駆動方法Info
- Publication number
- JP3058726B2 JP3058726B2 JP22396091A JP22396091A JP3058726B2 JP 3058726 B2 JP3058726 B2 JP 3058726B2 JP 22396091 A JP22396091 A JP 22396091A JP 22396091 A JP22396091 A JP 22396091A JP 3058726 B2 JP3058726 B2 JP 3058726B2
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light emitting
- element array
- driving
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数の発光素子アレイ
を列状に配設したプリントヘツドおよびその駆動方法に
関し、特に駆動素子にて複数の発光素子を時分割に駆動
するダイナミツク駆動方式のプリントヘツドおよびその
駆動方法に係る。
を列状に配設したプリントヘツドおよびその駆動方法に
関し、特に駆動素子にて複数の発光素子を時分割に駆動
するダイナミツク駆動方式のプリントヘツドおよびその
駆動方法に係る。
【０００２】
【従来の技術】一般に、多数の発光素子、例えばＬＥＤ
（ライト・エミツテイング・ダイオード）を高密度に配
列した発光素子アレイを用い、電子写真方式等によつて
画像記録を行う装置として、ＬＥＤプリンタが知られて
いる。
（ライト・エミツテイング・ダイオード）を高密度に配
列した発光素子アレイを用い、電子写真方式等によつて
画像記録を行う装置として、ＬＥＤプリンタが知られて
いる。
【０００３】このようなプリンタ装置は、印字データに
基づいて列状に設けられた発光素子を選択発光させ、１
ラインごとに感光体に光書き込みを行い、電子写真プロ
セスにより画像を用紙に形成する装置である。
基づいて列状に設けられた発光素子を選択発光させ、１
ラインごとに感光体に光書き込みを行い、電子写真プロ
セスにより画像を用紙に形成する装置である。
【０００４】しかし、上記のような装置に用いられる発
光素子は多数個であり、しかもこれらの発光素子は駆動
に比較的大きな電流（例えば１発光素子当たり５〜１５
ｍＡ）を必要とするため、通常は１ラインを複数のブロ
ツクに分けて順次駆動するか、または１個の駆動素子に
て複数の発光素子を時分割により駆動している。
光素子は多数個であり、しかもこれらの発光素子は駆動
に比較的大きな電流（例えば１発光素子当たり５〜１５
ｍＡ）を必要とするため、通常は１ラインを複数のブロ
ツクに分けて順次駆動するか、または１個の駆動素子に
て複数の発光素子を時分割により駆動している。
【０００５】図７に従来のプリントヘツドの機能ブロツ
ク図を示す。
ク図を示す。
【０００６】図示の如く、プリントヘツド１は、自己集
束性ロツドレンズアレイ２と、複数の発光素子アレイが
列状に配設されてなる発光体３の発光素子アレイを駆動
する駆動部Ｄとから構成される。
束性ロツドレンズアレイ２と、複数の発光素子アレイが
列状に配設されてなる発光体３の発光素子アレイを駆動
する駆動部Ｄとから構成される。
【０００７】駆動部Ｄは、ドライブ回路５と、ゲート回
路６と、ラツチ回路７と、シフトレジスタ８を有する１
個または複数の駆動素子（ドライバＩＣ）１０からな
る。
路６と、ラツチ回路７と、シフトレジスタ８を有する１
個または複数の駆動素子（ドライバＩＣ）１０からな
る。
【０００８】ここで、図８に前記駆動素子１０の基本回
路構成の一例を示す。
路構成の一例を示す。
【０００９】図示の如く、定電流制限回路５は、カレン
トミラー回路と電流決定回路（図示しない）からなり、
各ビツトの電流の均一化、安定化を行う。ドライブ回路
４はソース出力タイプのトランジスタＴｒ１〜Ｔｒ６４
から成つている。また、ゲート回路６は、ラツチ回路７
の出力をＳＴＲＯＢＥ信号にてスイツチングするための
６４個のＡＮＤ回路から成り、ラツチ回路７とシフトレ
ジスタ８は６４ビツト構成となつている。
トミラー回路と電流決定回路（図示しない）からなり、
各ビツトの電流の均一化、安定化を行う。ドライブ回路
４はソース出力タイプのトランジスタＴｒ１〜Ｔｒ６４
から成つている。また、ゲート回路６は、ラツチ回路７
の出力をＳＴＲＯＢＥ信号にてスイツチングするための
６４個のＡＮＤ回路から成り、ラツチ回路７とシフトレ
ジスタ８は６４ビツト構成となつている。
【００１０】図９は図８で示した駆動素子１０を用いた
Ａ４サイズ、３００ドツト／インチ（ｄｐｉ）のプリン
トヘツドの回路図である。
Ａ４サイズ、３００ドツト／インチ（ｄｐｉ）のプリン
トヘツドの回路図である。
【００１１】発光体３は６４ビツトの発光素子アレイチ
ツプからなる発光素子アレイＬＡ１〜ＬＡ４０を４０個
使用し、総計２５６０個の発光素子Ｌ１〜Ｌ２５６０で
構成されている。また、駆動部Ｄは図８で示した６４ビ
ツトの駆動素子１０を１個用いており、この駆動素子１
０の各出力Ｏ１〜Ｏ６４はそれぞれ発光素子アレイＬＡ
１〜ＬＡ４０のアノード電極に接続されており、各発光
素子アレイＬＡ１〜ＬＡ４０を１個ずつ時分割にて駆動
する。
ツプからなる発光素子アレイＬＡ１〜ＬＡ４０を４０個
使用し、総計２５６０個の発光素子Ｌ１〜Ｌ２５６０で
構成されている。また、駆動部Ｄは図８で示した６４ビ
ツトの駆動素子１０を１個用いており、この駆動素子１
０の各出力Ｏ１〜Ｏ６４はそれぞれ発光素子アレイＬＡ
１〜ＬＡ４０のアノード電極に接続されており、各発光
素子アレイＬＡ１〜ＬＡ４０を１個ずつ時分割にて駆動
する。
【００１２】上記のように構成された従来のプリントヘ
ツドにおける各発光素子アレイＬＡ１〜ＬＡ４０を時分
割にて駆動する方法を以下に示す。
ツドにおける各発光素子アレイＬＡ１〜ＬＡ４０を時分
割にて駆動する方法を以下に示す。
【００１３】図１０は、従来のプリントヘツドの１ライ
ンの印字における駆動タイミングを示しており、まず発
光素子アレイＬＡ１における発光素子Ｌ１〜Ｌ６４に対
応した印字データをＤＡＴＡ ＩＮ端子よりＣＬＯＣＫ
信号に同期させながらシフトレジスタ８に送り込み、次
にＬＡＴＣＨ信号にて印字データをラツチ回路７にラツ
チさせる。続いて、外部のコモンセレクト回路９のコモ
ン制御回路１１により、出力トランジスタＴｒ１をＯＮ
させ発光素子アレイＬＡ１を発光可能な状態にする。
ンの印字における駆動タイミングを示しており、まず発
光素子アレイＬＡ１における発光素子Ｌ１〜Ｌ６４に対
応した印字データをＤＡＴＡ ＩＮ端子よりＣＬＯＣＫ
信号に同期させながらシフトレジスタ８に送り込み、次
にＬＡＴＣＨ信号にて印字データをラツチ回路７にラツ
チさせる。続いて、外部のコモンセレクト回路９のコモ
ン制御回路１１により、出力トランジスタＴｒ１をＯＮ
させ発光素子アレイＬＡ１を発光可能な状態にする。
【００１４】ここでＳＴＲＯＢＥ信号をＯＮすると、発
光素子アレイＬＡ１における印字に対応した発光素子Ｌ
１〜Ｌ６４が発光する。このＳＴＲＯＢＥ信号をＯＮす
ると同時に、次の発光素子アレイＬＡ２における印字に
対応した印字データをＣＬＯＣＫ信号に同期させながら
シフトレジスタ８に入力し、ＬＡＴＣＨ信号にてラツチ
回路７にラツチさせる。印字に必要な時間ｔだけ発光素
子Ｌ６５〜Ｌ１２８を発光させた後、ＳＴＲＯＢＥ信号
をＯＦＦし発光素子の発光を停止させる。
光素子アレイＬＡ１における印字に対応した発光素子Ｌ
１〜Ｌ６４が発光する。このＳＴＲＯＢＥ信号をＯＮす
ると同時に、次の発光素子アレイＬＡ２における印字に
対応した印字データをＣＬＯＣＫ信号に同期させながら
シフトレジスタ８に入力し、ＬＡＴＣＨ信号にてラツチ
回路７にラツチさせる。印字に必要な時間ｔだけ発光素
子Ｌ６５〜Ｌ１２８を発光させた後、ＳＴＲＯＢＥ信号
をＯＦＦし発光素子の発光を停止させる。
【００１５】引き続いて、前記と同様にして発光素子ア
レイＬＡ３に対応した印字データを入力、ラツチさせ、
同時にコモンセレクト回路９の出力トランジスタＴｒ３
をＯＮし、ＳＴＲＯＢＥ信号をＯＮして発光素子アレイ
ＬＡ３における印字データに対応した発光素子Ｌ１２９
〜Ｌ１９２を発光させる。
レイＬＡ３に対応した印字データを入力、ラツチさせ、
同時にコモンセレクト回路９の出力トランジスタＴｒ３
をＯＮし、ＳＴＲＯＢＥ信号をＯＮして発光素子アレイ
ＬＡ３における印字データに対応した発光素子Ｌ１２９
〜Ｌ１９２を発光させる。
【００１６】以上のようにして、発光素子アレイＬＡ１
〜ＬＡ４０を順次発光させ印字を行う。
〜ＬＡ４０を順次発光させ印字を行う。
【００１７】
【発明が解決しようとする課題】しかし、図９のような
従来のダイナミツク駆動方式を用いたプリントヘツドに
おいては、コモン制御回路１１に多数ビツトの汎用シフ
トレジスタとトランジスタアレイが複数個用いられてお
り、このシフトレジスタを含む回路基板が大きくなつて
いる。このため、プリントヘツドのコンパクト化、低価
格化に対して不利である。
従来のダイナミツク駆動方式を用いたプリントヘツドに
おいては、コモン制御回路１１に多数ビツトの汎用シフ
トレジスタとトランジスタアレイが複数個用いられてお
り、このシフトレジスタを含む回路基板が大きくなつて
いる。このため、プリントヘツドのコンパクト化、低価
格化に対して不利である。
【００１８】本発明は、上記課題に鑑み、プリントヘツ
ドの回路構成を簡素化し、安価でコンパクトなプリント
ヘツドおよびその駆動方法の提供を目的とする。
ドの回路構成を簡素化し、安価でコンパクトなプリント
ヘツドおよびその駆動方法の提供を目的とする。
【００１９】
【課題を解決するための手段】本発明請求項１による課
題解決手段は、図１，２の如く、印字ドツトに対応する
複数の発光素子Ｌ１〜Ｌ６４，…，Ｌ２５６０からなる
発光素子アレイＬＡ１〜ＬＡ４０が複数個列状に配設さ
れ、各発光素子アレイＬＡ１〜ＬＡ４０ごとにそのカソ
ード側が共通接続されてコモン電極Ｃ１〜Ｃ２０とさ
れ、複数の発光素子アレイＬＡ１〜ＬＡ４０の各発光素
子Ｌ１〜Ｌ２５６０を時分割に駆動する駆動部Ｄを備え
たプリントヘツドにおいて、前記複数の発光素子アレイ
ＬＡ１〜ＬＡ４０は２つのグループＧ１，Ｇ２に分割さ
れ、前記駆動部Ｄは発光素子アレイＬＡ１〜ＬＡ４０の
各グループＧ１，Ｇ２を各々独立に駆動する２つの駆動
素子１０ａ，１０ｂからなり、前記発光素子アレイＬＡ
１〜ＬＡ４０のコモン電極Ｃ１〜Ｃ２０は、両グループ
Ｇ１，Ｇ２の発光素子アレイＬＡ１〜ＬＡ４０をそれぞ
れ１つずつ対にして共通接続されたものである。
題解決手段は、図１，２の如く、印字ドツトに対応する
複数の発光素子Ｌ１〜Ｌ６４，…，Ｌ２５６０からなる
発光素子アレイＬＡ１〜ＬＡ４０が複数個列状に配設さ
れ、各発光素子アレイＬＡ１〜ＬＡ４０ごとにそのカソ
ード側が共通接続されてコモン電極Ｃ１〜Ｃ２０とさ
れ、複数の発光素子アレイＬＡ１〜ＬＡ４０の各発光素
子Ｌ１〜Ｌ２５６０を時分割に駆動する駆動部Ｄを備え
たプリントヘツドにおいて、前記複数の発光素子アレイ
ＬＡ１〜ＬＡ４０は２つのグループＧ１，Ｇ２に分割さ
れ、前記駆動部Ｄは発光素子アレイＬＡ１〜ＬＡ４０の
各グループＧ１，Ｇ２を各々独立に駆動する２つの駆動
素子１０ａ，１０ｂからなり、前記発光素子アレイＬＡ
１〜ＬＡ４０のコモン電極Ｃ１〜Ｃ２０は、両グループ
Ｇ１，Ｇ２の発光素子アレイＬＡ１〜ＬＡ４０をそれぞ
れ１つずつ対にして共通接続されたものである。
【００２０】本発明請求項２による課題解決手段は、２
Ｎ個の発光素子アレイＬＡ１〜ＬＡ４０のうち、１〜Ｎ
番目の発光素子アレイＬＡ１〜ＬＡ２０と（Ｎ＋１）〜
２Ｎ番目の発光素子アレイＬＡ２１〜ＬＡ４０とを別々
の駆動素子１０ａ，１０ｂにて駆動し、ｍ番目（ｍ＝１
〜Ｎ）の発光素子アレイＬＡ１〜ＬＡ２０のコモン電極
Ｃ１〜Ｃ２０とｍ＋Ｎ番目の発光素子アレイＬＡ２１〜
ＬＡ４０のコモン電極Ｃ１〜Ｃ２０とをそれぞれ共通化
し、一方の駆動素子１０ａにて１〜Ｎ番目の発光素子ア
レイＬＡ１〜ＬＡ２０をコモン電極Ｃ１〜Ｃ２０を順次
切り換えながら時分割に駆動し、他方の駆動素子１０ｂ
にて（Ｎ＋１）〜２Ｎ番目の発光素子アレイＬＡ２１〜
ＬＡ４０を、そのコモン電極Ｃ１〜Ｃ２０を切り換えて
時分割駆動するものである。
Ｎ個の発光素子アレイＬＡ１〜ＬＡ４０のうち、１〜Ｎ
番目の発光素子アレイＬＡ１〜ＬＡ２０と（Ｎ＋１）〜
２Ｎ番目の発光素子アレイＬＡ２１〜ＬＡ４０とを別々
の駆動素子１０ａ，１０ｂにて駆動し、ｍ番目（ｍ＝１
〜Ｎ）の発光素子アレイＬＡ１〜ＬＡ２０のコモン電極
Ｃ１〜Ｃ２０とｍ＋Ｎ番目の発光素子アレイＬＡ２１〜
ＬＡ４０のコモン電極Ｃ１〜Ｃ２０とをそれぞれ共通化
し、一方の駆動素子１０ａにて１〜Ｎ番目の発光素子ア
レイＬＡ１〜ＬＡ２０をコモン電極Ｃ１〜Ｃ２０を順次
切り換えながら時分割に駆動し、他方の駆動素子１０ｂ
にて（Ｎ＋１）〜２Ｎ番目の発光素子アレイＬＡ２１〜
ＬＡ４０を、そのコモン電極Ｃ１〜Ｃ２０を切り換えて
時分割駆動するものである。
【００２１】本発明請求項３による課題解決手段は、図
３〜６の如く、請求項１記載の駆動素子１０ａ，１０ｂ
は、外部からのクロツク信号およびこれに同期する印字
データが入力されるシフトレジスタ８と、該シフトレジ
スタ８に入力された印字データをラツチするラツチ回路
７と、該ラツチ回路７の出力をスイツチングするゲート
回路６とを有し、前記シフトレジスタ８へのクロツク信
号から、前記ラツチ回路７に対するラツチ信号と、前記
ゲート回路６に対するストローブ信号を自動的に発生す
る駆動制御回路Ｘ１が設けられたものである。
３〜６の如く、請求項１記載の駆動素子１０ａ，１０ｂ
は、外部からのクロツク信号およびこれに同期する印字
データが入力されるシフトレジスタ８と、該シフトレジ
スタ８に入力された印字データをラツチするラツチ回路
７と、該ラツチ回路７の出力をスイツチングするゲート
回路６とを有し、前記シフトレジスタ８へのクロツク信
号から、前記ラツチ回路７に対するラツチ信号と、前記
ゲート回路６に対するストローブ信号を自動的に発生す
る駆動制御回路Ｘ１が設けられたものである。
【００２２】本発明請求項４による課題解決手段は、請
求項３記載の駆動制御回路Ｘ１に、発光素子アレイＬＡ
１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０のコモン電極Ｃ１〜
Ｃ２０を順次切り換えて駆動するためのコモンセレクト
回路９が設けられたものである。
求項３記載の駆動制御回路Ｘ１に、発光素子アレイＬＡ
１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０のコモン電極Ｃ１〜
Ｃ２０を順次切り換えて駆動するためのコモンセレクト
回路９が設けられたものである。
【００２３】
【作用】上記請求項１，２による課題解決手段におい
て、２つのグループＧ１，Ｇ２に分割された発光素子ア
レイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０のコモン電
極Ｃ１〜Ｃ２０を、両グループＧ１，Ｇ２から１個ずつ
対にして共通接続し、各々のグループＧ１，Ｇ２の発光
素子アレイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０を別
々の駆動素子１０ａ，１０ｂにて時分割に駆動すること
により、従来に比べてコモン電極Ｃ１〜Ｃ２０の数が半
分になり、これに接続する制御回路も簡素化する。
て、２つのグループＧ１，Ｇ２に分割された発光素子ア
レイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０のコモン電
極Ｃ１〜Ｃ２０を、両グループＧ１，Ｇ２から１個ずつ
対にして共通接続し、各々のグループＧ１，Ｇ２の発光
素子アレイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０を別
々の駆動素子１０ａ，１０ｂにて時分割に駆動すること
により、従来に比べてコモン電極Ｃ１〜Ｃ２０の数が半
分になり、これに接続する制御回路も簡素化する。
【００２４】請求項３による課題解決手段において、シ
フトレジスタ８へ送信するためのクロツク信号を駆動制
御回路Ｘ１にも入力し、このクロツク信号に基づいて、
ラツチ信号を発生させ、ラツチ回路７に出力するととも
に、ストローブ信号を発生させ、ゲート回路６に出力す
る。これにより、外部接続端子としてのラツチ端子およ
びストローブ端子を省略する。
フトレジスタ８へ送信するためのクロツク信号を駆動制
御回路Ｘ１にも入力し、このクロツク信号に基づいて、
ラツチ信号を発生させ、ラツチ回路７に出力するととも
に、ストローブ信号を発生させ、ゲート回路６に出力す
る。これにより、外部接続端子としてのラツチ端子およ
びストローブ端子を省略する。
【００２５】請求項４による課題解決手段において、駆
動制御回路Ｘ１内のコモンセレクト回路９により、発光
素子アレイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０のコ
モン電極Ｃ１〜Ｃ２０を順次切り換えて駆動する。これ
により、外部接続端子としてのコモンセレクト端子を省
略する。
動制御回路Ｘ１内のコモンセレクト回路９により、発光
素子アレイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０のコ
モン電極Ｃ１〜Ｃ２０を順次切り換えて駆動する。これ
により、外部接続端子としてのコモンセレクト端子を省
略する。
【００２６】
（第一実施例）図１は本発明の第一実施例を示すＡ４サ
イズ、３００ｄｐｉのプリントヘツドの回路配線図、図
２は同じくその駆動タイミング図である。図７〜１０に
示した従来技術と同一機能部品については同一符号を付
している。
イズ、３００ｄｐｉのプリントヘツドの回路配線図、図
２は同じくその駆動タイミング図である。図７〜１０に
示した従来技術と同一機能部品については同一符号を付
している。
【００２７】図示の如く、本発明のプリントヘツドは、
複数の発光素子アレイ（ＬＥＤアレイ）ＬＡ１〜ＬＡ４
０の各発光素子（ＬＥＤ）Ｌ１〜Ｌ２５６０を時分割に
駆動、すなわちダイナミツク駆動する駆動部Ｄを備えて
いる。
複数の発光素子アレイ（ＬＥＤアレイ）ＬＡ１〜ＬＡ４
０の各発光素子（ＬＥＤ）Ｌ１〜Ｌ２５６０を時分割に
駆動、すなわちダイナミツク駆動する駆動部Ｄを備えて
いる。
【００２８】前記駆動部Ｄは、図１の如く、２個の駆動
素子１０ａ，１０ｂ（ドライバＩＣ）からなり、一方の
第一駆動素子１０ａの駆動出力Ｏ１〜Ｏ６４は発光素子
アレイＬＡ１〜ＬＡ２０の発光素子Ｌ１〜Ｌ６４，Ｌ６
５〜Ｌ１２８，…，Ｌ１２１７〜Ｌ１２８０を時分割に
駆動し、他方の第二駆動素子１０ｂは発光素子アレイＬ
Ａ１〜ＬＡ４０の発光素子Ｌ１２８１〜Ｌ１３４４，
…，Ｌ２４９７〜Ｌ２５６０を時分割に駆動するもので
ある。
素子１０ａ，１０ｂ（ドライバＩＣ）からなり、一方の
第一駆動素子１０ａの駆動出力Ｏ１〜Ｏ６４は発光素子
アレイＬＡ１〜ＬＡ２０の発光素子Ｌ１〜Ｌ６４，Ｌ６
５〜Ｌ１２８，…，Ｌ１２１７〜Ｌ１２８０を時分割に
駆動し、他方の第二駆動素子１０ｂは発光素子アレイＬ
Ａ１〜ＬＡ４０の発光素子Ｌ１２８１〜Ｌ１３４４，
…，Ｌ２４９７〜Ｌ２５６０を時分割に駆動するもので
ある。
【００２９】該各駆動素子１０ａ，１０ｂは、図８に示
した従来例と基本構成を同一とされている。該駆動素子
１０ａ，１０ｂのＤＡＴＡ ＩＮ端子、ＬＡＴＣＨ端子
およびＣＬＯＣＫ端子は、両駆動素子１０ａ，１０ｂで
共通である。一方、ストローブ信号を入力する端子は駆
動素子１０ａ，１０ｂに各々個別にＳＴＲＯＢＥ１端
子，ＳＴＲＯＢＥ２端子を有する。また、各発光素子ア
レイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０のカソード
側のコモン電極Ｃ１〜Ｃ２０は、発光素子アレイＬＡ１
とＬＡ２１，ＬＡ２とＬＡ２２，…，ＬＡ２０とＬＡ４
０のコモン電極が共通化されて、各々Ｃ１，Ｃ２，…，
Ｃ２０とされている。該コモン電極Ｃ１〜Ｃ２０は、コ
モンセレクト回路９の出力トランジスタＴｒ１，Ｔｒ
２，…，Ｔｒ２０に夫々接続されている。
した従来例と基本構成を同一とされている。該駆動素子
１０ａ，１０ｂのＤＡＴＡ ＩＮ端子、ＬＡＴＣＨ端子
およびＣＬＯＣＫ端子は、両駆動素子１０ａ，１０ｂで
共通である。一方、ストローブ信号を入力する端子は駆
動素子１０ａ，１０ｂに各々個別にＳＴＲＯＢＥ１端
子，ＳＴＲＯＢＥ２端子を有する。また、各発光素子ア
レイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０のカソード
側のコモン電極Ｃ１〜Ｃ２０は、発光素子アレイＬＡ１
とＬＡ２１，ＬＡ２とＬＡ２２，…，ＬＡ２０とＬＡ４
０のコモン電極が共通化されて、各々Ｃ１，Ｃ２，…，
Ｃ２０とされている。該コモン電極Ｃ１〜Ｃ２０は、コ
モンセレクト回路９の出力トランジスタＴｒ１，Ｔｒ
２，…，Ｔｒ２０に夫々接続されている。
【００３０】なお、図１中、１１は各コモン電極Ｃ１〜
Ｃ２０への駆動電流を制御するコモン制御回路である。
Ｃ２０への駆動電流を制御するコモン制御回路である。
【００３１】上記構成において、図２の如く、まず、Ｄ
ＡＴＡ ＩＮ端子より、発光素子アレイＬＡ１に対応す
る６４ビツトのシリアル印字データを、クロツク（ＣＬ
ＯＣＫ）信号に同期させながら駆動素子１０ａ，１０ｂ
の６４ビツトシフトレジスタ８へ送り込む。続いて、ラ
ツチ（ＬＡＴＣＨ）信号を駆動素子１０ａ，１０ｂの６
４ビツトラツチ回路７に入力すると、前記印字データが
両駆動素子１０ａ，１０ｂにラツチされる。
ＡＴＡ ＩＮ端子より、発光素子アレイＬＡ１に対応す
る６４ビツトのシリアル印字データを、クロツク（ＣＬ
ＯＣＫ）信号に同期させながら駆動素子１０ａ，１０ｂ
の６４ビツトシフトレジスタ８へ送り込む。続いて、ラ
ツチ（ＬＡＴＣＨ）信号を駆動素子１０ａ，１０ｂの６
４ビツトラツチ回路７に入力すると、前記印字データが
両駆動素子１０ａ，１０ｂにラツチされる。
【００３２】次に、コモンセレクト回路９における出力
トランジスタＴｒ１をＯＮすると、両グループＧ１，Ｇ
２の発光素子アレイＬＡ１およびＬＡ２１が発光可能な
状態になる。ここで、グループＧ１に対応する第一駆動
素子１０ａのストローブ信号であるＳＴＲＯＢＥ１を印
字に必要な時間ｔだけＯＮすると、駆動素子１０ａの出
力Ｏ１〜Ｏ６４には発光素子アレイＬＡ１に対応した印
字データが出力され、発光素子アレイＬＡ１が時間ｔだ
け発光する。
トランジスタＴｒ１をＯＮすると、両グループＧ１，Ｇ
２の発光素子アレイＬＡ１およびＬＡ２１が発光可能な
状態になる。ここで、グループＧ１に対応する第一駆動
素子１０ａのストローブ信号であるＳＴＲＯＢＥ１を印
字に必要な時間ｔだけＯＮすると、駆動素子１０ａの出
力Ｏ１〜Ｏ６４には発光素子アレイＬＡ１に対応した印
字データが出力され、発光素子アレイＬＡ１が時間ｔだ
け発光する。
【００３３】引き続いて、発光素子アレイＬＡ２に対応
する６４ビツトのシリアル印字データをクロツク（ＣＬ
ＯＣＫ）信号に同期させながら駆動素子１０ａ，１０ｂ
の６４ビツトシフトレジスタ８に送り込み、ラツチ信号
を前記ラツチ回路７に入力して、前記印字データをラツ
チする。次に、出力トランジスタＴｒ２をＯＮし、再度
ＳＴＲＯＢＥ１をＯＮすると、印字データに対応して発
光素子アレイＬＡ２が発光する。以下、同様に駆動素子
１０ａを用いて順次発光素子アレイＬＡ２０まで駆動
し、発光素子アレイＬＡ２１に対応する印字データを送
り込んでラツチさせた後、再度出力トランジスタＴｒ１
をＯＮする。
する６４ビツトのシリアル印字データをクロツク（ＣＬ
ＯＣＫ）信号に同期させながら駆動素子１０ａ，１０ｂ
の６４ビツトシフトレジスタ８に送り込み、ラツチ信号
を前記ラツチ回路７に入力して、前記印字データをラツ
チする。次に、出力トランジスタＴｒ２をＯＮし、再度
ＳＴＲＯＢＥ１をＯＮすると、印字データに対応して発
光素子アレイＬＡ２が発光する。以下、同様に駆動素子
１０ａを用いて順次発光素子アレイＬＡ２０まで駆動
し、発光素子アレイＬＡ２１に対応する印字データを送
り込んでラツチさせた後、再度出力トランジスタＴｒ１
をＯＮする。
【００３４】ここで、今度はグループＧ２に対応する駆
動素子１０ｂのストローブ信号であるＳＴＲＯＢＥ２を
ＯＮすると、グループＧ２の発光素子アレイＬＡ２１が
印字データに対応して発光する。以下、同様に駆動素子
１０ｂを用いてＬＡ４０まで駆動する。
動素子１０ｂのストローブ信号であるＳＴＲＯＢＥ２を
ＯＮすると、グループＧ２の発光素子アレイＬＡ２１が
印字データに対応して発光する。以下、同様に駆動素子
１０ｂを用いてＬＡ４０まで駆動する。
【００３５】このように、２個のグループＧ１，Ｇ２に
分割された発光素子アレイＬＡ１〜ＬＡ２０，ＬＡ２１
〜ＬＡ４０のコモン電極Ｃ１〜Ｃ２０を、両グループＧ
１，Ｇ２から１個ずつ対にして共通接続し、各々のグル
ープＧ１，Ｇ２の発光素子アレイＬＡ１〜ＬＡ２０，Ｌ
Ａ２１〜ＬＡ４０を別々の駆動素子１０ａ，１０ｂにて
時分割に駆動することにより、従来に比べてコモン電極
Ｃ１〜Ｃ２０の数が半分にしても駆動可能となる。した
がつて、コモン電極Ｃ１〜Ｃ２０に接続するコネクタを
小型化でき、制御回路を簡素化できる。
分割された発光素子アレイＬＡ１〜ＬＡ２０，ＬＡ２１
〜ＬＡ４０のコモン電極Ｃ１〜Ｃ２０を、両グループＧ
１，Ｇ２から１個ずつ対にして共通接続し、各々のグル
ープＧ１，Ｇ２の発光素子アレイＬＡ１〜ＬＡ２０，Ｌ
Ａ２１〜ＬＡ４０を別々の駆動素子１０ａ，１０ｂにて
時分割に駆動することにより、従来に比べてコモン電極
Ｃ１〜Ｃ２０の数が半分にしても駆動可能となる。した
がつて、コモン電極Ｃ１〜Ｃ２０に接続するコネクタを
小型化でき、制御回路を簡素化できる。
【００３６】（第二実施例）図３は本発明の第二実施例
を示すプリントヘツドの回路配線図、図４は同じくその
駆動制御回路の内部を示す回路ブロツク図、図５は同じ
くその駆動タイミング図、図６は同じくその基本機能ブ
ロツク図である。
を示すプリントヘツドの回路配線図、図４は同じくその
駆動制御回路の内部を示す回路ブロツク図、図５は同じ
くその駆動タイミング図、図６は同じくその基本機能ブ
ロツク図である。
【００３７】図３の如く、本実施例のプリントヘツド
は、第一実施例と同様に２個のグループＧ１，Ｇ２の発
光素子アレイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０
を、一対の駆動素子１０ａ，１０ｂにて夫々独立に駆動
するものであり、各駆動素子１０ａ，１０ｂが図６の如
く、印字データを入力するシフトレジスタ８と、該シフ
トレジスタ８に入力された印字データをラツチするラツ
チ回路７と、該ラツチ回路のデータをスイツチングする
ゲート回路６とを有し、外部から入力するクロツク信号
に基づいて、ラツチ回路７に対するラツチ信号と、ゲー
ト回路６に対するストローブ信号とをそれぞれ自動的に
発生させる駆動制御回路Ｘ１が設けられ、前記発光素子
アレイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０のコモン
電極Ｃ１〜Ｃ２０は各グループＧ１，Ｇ２の発光素子ア
レイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０のコモン電
極Ｃ１〜Ｃ２０を１個ずつ対にして共通接続し、各の駆
動素子１０ａ，１０ｂは２個のグループＧ１，Ｇ２に分
割された前記複数の発光素子アレイＬＡ１〜ＬＡ２０，
ＬＡ２１〜ＬＡ４０のグループを独立に時分割駆動する
ものである。
は、第一実施例と同様に２個のグループＧ１，Ｇ２の発
光素子アレイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０
を、一対の駆動素子１０ａ，１０ｂにて夫々独立に駆動
するものであり、各駆動素子１０ａ，１０ｂが図６の如
く、印字データを入力するシフトレジスタ８と、該シフ
トレジスタ８に入力された印字データをラツチするラツ
チ回路７と、該ラツチ回路のデータをスイツチングする
ゲート回路６とを有し、外部から入力するクロツク信号
に基づいて、ラツチ回路７に対するラツチ信号と、ゲー
ト回路６に対するストローブ信号とをそれぞれ自動的に
発生させる駆動制御回路Ｘ１が設けられ、前記発光素子
アレイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０のコモン
電極Ｃ１〜Ｃ２０は各グループＧ１，Ｇ２の発光素子ア
レイＬＡ１〜ＬＡ２０，ＬＡ２１〜ＬＡ４０のコモン電
極Ｃ１〜Ｃ２０を１個ずつ対にして共通接続し、各の駆
動素子１０ａ，１０ｂは２個のグループＧ１，Ｇ２に分
割された前記複数の発光素子アレイＬＡ１〜ＬＡ２０，
ＬＡ２１〜ＬＡ４０のグループを独立に時分割駆動する
ものである。
【００３８】前記駆動制御回路Ｘ１は、図４に示すよう
に、クロツク信号を各発光素子アレイＬＡ１〜ＬＡ４０
が有する発光素子数（６４進）だけカウントする第一カ
ウンタＣｔ１と、該第一カウンタＣｔ１が発生させるキ
ヤリアウト信号に基づいてラツチ信号およびストローブ
信号を出力する内部ゲート回路Ｇａ１と、前記キヤリア
ウト信号に同期して発光素子アレイＬＡ１〜ＬＡ２０，
ＬＡ２１〜ＬＡ４０のコモン電極Ｃ１〜Ｃ２０を順次切
り換えるコモンセレクト回路９とからなる。
に、クロツク信号を各発光素子アレイＬＡ１〜ＬＡ４０
が有する発光素子数（６４進）だけカウントする第一カ
ウンタＣｔ１と、該第一カウンタＣｔ１が発生させるキ
ヤリアウト信号に基づいてラツチ信号およびストローブ
信号を出力する内部ゲート回路Ｇａ１と、前記キヤリア
ウト信号に同期して発光素子アレイＬＡ１〜ＬＡ２０，
ＬＡ２１〜ＬＡ４０のコモン電極Ｃ１〜Ｃ２０を順次切
り換えるコモンセレクト回路９とからなる。
【００３９】該コモンセレクト回路９は、前記第一カウ
ンタＣｔ１が発生させるキヤリアウト信号を発光素子ア
レイＬＡ１〜ＬＡ２０またはＬＡ２１〜ＬＡ４０の数に
応じた数（２０進あるいは２０＋１進）だけカウントす
る第二カウンタＣｔ２と、前記各発光素子アレイＬＡ１
〜ＬＡ２０またはＬＡ２１〜ＬＡ４０のコモン電極Ｃ１
〜Ｃ２０を順次切り換えるための出力トランジスタＴｒ
１〜Ｔｒ２０と、前記第二カウンタＣｔ２の出力をデコ
ードして前記出力トランジスタＴｒ１〜Ｔｒ２０を順次
ＯＮさせるデコーダＤｃとから構成されている。その他
の構成は、第一実施例と同様である。
ンタＣｔ１が発生させるキヤリアウト信号を発光素子ア
レイＬＡ１〜ＬＡ２０またはＬＡ２１〜ＬＡ４０の数に
応じた数（２０進あるいは２０＋１進）だけカウントす
る第二カウンタＣｔ２と、前記各発光素子アレイＬＡ１
〜ＬＡ２０またはＬＡ２１〜ＬＡ４０のコモン電極Ｃ１
〜Ｃ２０を順次切り換えるための出力トランジスタＴｒ
１〜Ｔｒ２０と、前記第二カウンタＣｔ２の出力をデコ
ードして前記出力トランジスタＴｒ１〜Ｔｒ２０を順次
ＯＮさせるデコーダＤｃとから構成されている。その他
の構成は、第一実施例と同様である。
【００４０】次に、図５にて本実施例のプリントヘツド
における１ライン分の印字動作について説明する。
における１ライン分の印字動作について説明する。
【００４１】まず、ＤＡＴＡ ＩＮ端子より第一番目の
発光素子アレイＬＡ１に対応する６４ビツトのシリアル
印字データをクロツク（ＣＬＯＣＫ）信号に同期させな
がら駆動素子１０ａ，１０ｂの６４ビツトシフトレジス
タ８へ送り込むとともに、駆動制御回路Ｘ１の６４進の
第一カウンタＣｔ１に該クロツク信号を送り込む。第一
カウンタＣｔ１はキヤリアウトの信号を内部ゲート回路
Ｇａ１に送り込み、内部ゲート回路Ｇａ１はキヤリアウ
ト信号に同期させてラツチ信号をラツチ回路７に出力す
る。以上の経過を経て、前記６４ビツトの印字データが
駆動素子１０ａ，１０ｂの６４ビツトラツチ回路７にラ
ツチされる。
発光素子アレイＬＡ１に対応する６４ビツトのシリアル
印字データをクロツク（ＣＬＯＣＫ）信号に同期させな
がら駆動素子１０ａ，１０ｂの６４ビツトシフトレジス
タ８へ送り込むとともに、駆動制御回路Ｘ１の６４進の
第一カウンタＣｔ１に該クロツク信号を送り込む。第一
カウンタＣｔ１はキヤリアウトの信号を内部ゲート回路
Ｇａ１に送り込み、内部ゲート回路Ｇａ１はキヤリアウ
ト信号に同期させてラツチ信号をラツチ回路７に出力す
る。以上の経過を経て、前記６４ビツトの印字データが
駆動素子１０ａ，１０ｂの６４ビツトラツチ回路７にラ
ツチされる。
【００４２】一方、第一カウンタＣｔ１からのキヤリア
ウト信号を受け取つた第二カウンタＣｔ２は１つだけカ
ウントアツプする。そして、このカウンタ出力をデコー
ダＤｃに出力すると、デコーダＤｃは、まず第一番目の
トランジスタＴｒ１をＯＮし、これに対応する発光素子
アレイＬＡ１およびＬＡ２１が発光可能な状態になる。
ここで、内部ゲート回路Ｇａ１は第一駆動素子１０ａに
対してのストローブ信号であるＳＴＲＯＢＥ１を印字に
必要な時間ｔだけＯＮすると、第一駆動素子１０ａの出
力Ｏ１〜Ｏ６４には発光素子アレイＬＡ１に対応した印
字データが出力され、発光素子アレイＬＡ１が時間ｔだ
け発光することになる。ここでこのストローブパルス幅
ｔはストローブカウンタ（図示しない）がクロツク信号
をカウントすることによつて決定している。
ウト信号を受け取つた第二カウンタＣｔ２は１つだけカ
ウントアツプする。そして、このカウンタ出力をデコー
ダＤｃに出力すると、デコーダＤｃは、まず第一番目の
トランジスタＴｒ１をＯＮし、これに対応する発光素子
アレイＬＡ１およびＬＡ２１が発光可能な状態になる。
ここで、内部ゲート回路Ｇａ１は第一駆動素子１０ａに
対してのストローブ信号であるＳＴＲＯＢＥ１を印字に
必要な時間ｔだけＯＮすると、第一駆動素子１０ａの出
力Ｏ１〜Ｏ６４には発光素子アレイＬＡ１に対応した印
字データが出力され、発光素子アレイＬＡ１が時間ｔだ
け発光することになる。ここでこのストローブパルス幅
ｔはストローブカウンタ（図示しない）がクロツク信号
をカウントすることによつて決定している。
【００４３】引き続いて、第二番目の発光素子アレイＬ
Ａ２に対応した６４ビツトの印字データをクロツク（Ｃ
ＬＯＣＫ）信号に同期させながら駆動素子１０ａ，１０
ｂの６４ビツトシフトレジスタ８に送り込むと、前述の
動作と同様にラツチ信号が発生するため、駆動素子１０
ａ，１０ｂのラツチ回路７に、前記６４ビツトの印字デ
ータがラツチされる。また、第二カウンタＣｔ２はさら
にもう１つのカウントアツプを行なうため、デコーダＤ
ｃは出力トランジスタＴｒ２をＯＮし、再度内部ゲート
回路Ｇａ１がＳＴＲＯＢＥ１をＯＮすると、印字データ
に対応して発光素子アレイＬＡ２が発光する。以下、同
様に第一駆動素子１０ａにより順次発光素子アレイＬＡ
２０まで駆動し、発光素子アレイＬＡ２１に対応する印
字データを送り込むと、前記と同様に駆動素子１０ａ，
１０ｂのラツチ回路７にこの印字データをラツチさせ、
一方前記第二カウンタＣｔ２は２０進カウンタとして動
作するため、再度出力トランジスタＴｒ１をＯＮする。
このとき、第二カウンタＣｔ２は内部ゲート回路Ｇａ１
に対してストローブ切換信号を出力するため、今度は第
二駆動素子１０ｂのストローブ信号であるＳＴＲＯＢＥ
２がＯＮし、発光素子アレイＬＡ２１が印字データに対
応して発光する。以下、同様に第二駆動素子１０ｂによ
つて発光素子アレイＬＡ２２〜ＬＡ４０が印字データに
したがつて発光し、１ライン分の印字動作を終了する。
Ａ２に対応した６４ビツトの印字データをクロツク（Ｃ
ＬＯＣＫ）信号に同期させながら駆動素子１０ａ，１０
ｂの６４ビツトシフトレジスタ８に送り込むと、前述の
動作と同様にラツチ信号が発生するため、駆動素子１０
ａ，１０ｂのラツチ回路７に、前記６４ビツトの印字デ
ータがラツチされる。また、第二カウンタＣｔ２はさら
にもう１つのカウントアツプを行なうため、デコーダＤ
ｃは出力トランジスタＴｒ２をＯＮし、再度内部ゲート
回路Ｇａ１がＳＴＲＯＢＥ１をＯＮすると、印字データ
に対応して発光素子アレイＬＡ２が発光する。以下、同
様に第一駆動素子１０ａにより順次発光素子アレイＬＡ
２０まで駆動し、発光素子アレイＬＡ２１に対応する印
字データを送り込むと、前記と同様に駆動素子１０ａ，
１０ｂのラツチ回路７にこの印字データをラツチさせ、
一方前記第二カウンタＣｔ２は２０進カウンタとして動
作するため、再度出力トランジスタＴｒ１をＯＮする。
このとき、第二カウンタＣｔ２は内部ゲート回路Ｇａ１
に対してストローブ切換信号を出力するため、今度は第
二駆動素子１０ｂのストローブ信号であるＳＴＲＯＢＥ
２がＯＮし、発光素子アレイＬＡ２１が印字データに対
応して発光する。以下、同様に第二駆動素子１０ｂによ
つて発光素子アレイＬＡ２２〜ＬＡ４０が印字データに
したがつて発光し、１ライン分の印字動作を終了する。
【００４４】なお、図５において、最後の発光素子アレ
イＬＡ４０に対応した印字データを入力した後、さらに
６４クロツク入力しているのは、発光素子アレイＬＡ４
０に対してのストローブ信号のパルス幅とトランジスタ
Ｔｒ４０のＯＮ時間を決定するためである。したがつ
て、第二カウンタＣｔ２はこのとき２１進カウンタとし
て動作している。
イＬＡ４０に対応した印字データを入力した後、さらに
６４クロツク入力しているのは、発光素子アレイＬＡ４
０に対してのストローブ信号のパルス幅とトランジスタ
Ｔｒ４０のＯＮ時間を決定するためである。したがつ
て、第二カウンタＣｔ２はこのとき２１進カウンタとし
て動作している。
【００４５】このように、第一実施例と同様の発光素子
アレイのコモン電極数が従来の半分であるダイナミツク
駆動方式のプリントヘツドにおいて、印字データとクロ
ツク信号を入力するだけで、印字データのラツチと、ス
トローブ信号による発光素子アレイの発光と、発光素子
アレイのコモン電極の切り換えを自動的に行うことがで
きる。
アレイのコモン電極数が従来の半分であるダイナミツク
駆動方式のプリントヘツドにおいて、印字データとクロ
ツク信号を入力するだけで、印字データのラツチと、ス
トローブ信号による発光素子アレイの発光と、発光素子
アレイのコモン電極の切り換えを自動的に行うことがで
きる。
【００４６】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
【００４７】例えば、上記実施例では、各発光素子アレ
イ中の発光素子を２個のグループに分割していたが、３
個以上のグループに分割してもよい。
イ中の発光素子を２個のグループに分割していたが、３
個以上のグループに分割してもよい。
【００４８】また、上記実施例においてはＡ４サイズ、
３００ｄｐｉのプリントヘツドについて説明したが、こ
の発明はそれに限定されるものではない。
３００ｄｐｉのプリントヘツドについて説明したが、こ
の発明はそれに限定されるものではない。
【００４９】
【発明の効果】以上の説明から明らかな通り、本発明請
求項１，２によれば、発光素子アレイを２つのグループ
に分けて、コモン電極を各グループから１つずつ対にし
て共通接続し、各グループの発光素子アレイを別々の駆
動素子にて駆動することにより、コモン電極配線数が従
来の半分ですむことになる。したがつて、コモンセレク
ト回路の出力トランジスタの数も半分となり、コンパク
トで安価なプリントヘツドを提供することができる。
求項１，２によれば、発光素子アレイを２つのグループ
に分けて、コモン電極を各グループから１つずつ対にし
て共通接続し、各グループの発光素子アレイを別々の駆
動素子にて駆動することにより、コモン電極配線数が従
来の半分ですむことになる。したがつて、コモンセレク
ト回路の出力トランジスタの数も半分となり、コンパク
トで安価なプリントヘツドを提供することができる。
【００５０】本発明請求項３によれば、印字データとク
ロツク信号を入力するだけで、印字データのラツチと、
ストローブ信号による発光素子アレイの発光とを自動的
に行い得、外部接続端子としてのラツチ端子およびスト
ローブ端子を省略でき、コネクタの小型化および外部制
御回路の簡素化を図り得る。
ロツク信号を入力するだけで、印字データのラツチと、
ストローブ信号による発光素子アレイの発光とを自動的
に行い得、外部接続端子としてのラツチ端子およびスト
ローブ端子を省略でき、コネクタの小型化および外部制
御回路の簡素化を図り得る。
【００５１】本発明請求項４によれば、プリントヘツド
の内部で、発光素子アレイのコモン電極の切り換えを自
動的に行い得、外部接続端子としてのコモンセレクト端
子を省略できるといつた優れた効果がある。
の内部で、発光素子アレイのコモン電極の切り換えを自
動的に行い得、外部接続端子としてのコモンセレクト端
子を省略できるといつた優れた効果がある。
【図１】図１は本発明の第一実施例を示すプリントヘツ
ドの回路配線図である。
ドの回路配線図である。
【図２】図２は同じくその駆動タイミング図である。
【図３】図３は本発明の第二実施例を示すプリントヘツ
ドの回路配線図である。
ドの回路配線図である。
【図４】図４は同じくその駆動制御回路の内部を示す回
路ブロツク図である。
路ブロツク図である。
【図５】図５は同じくその駆動タイミング図である。
【図６】図６は同じくその基本機能ブロツク図である。
【図７】図７は従来のプリントヘツドの基本機能ブロツ
ク図である。
ク図である。
【図８】図８は同じく駆動素子の内部回路配線図であ
る。
る。
【図９】図９は同じくプリントヘツドの回路配線図であ
る。
る。
【図１０】図１０は従来例における駆動タイミング図で
ある。
ある。
Ｌ１〜Ｌ２５６０ 発光素子 ＬＡ１〜ＬＡ４０ 発光素子アレイ Ｃ１〜Ｃ２０ コモン電極 Ｄ 駆動部 Ｘ１ 駆動制御回路 ６ ゲート回路 ７ ラツチ回路 ８ シフトレジスタ ９ コモンセレクト回路 １０ａ，１０ｂ 駆動素子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−235660（ＪＰ，Ａ) 特開 昭51−84649（ＪＰ，Ａ) 特開 昭61−234652（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) B41J 2/335 B41J 2/44 B41J 2/45 B41J 2/455 G03G 15/04
Claims (4)
- 【請求項１】 印字ドツトに対応する複数の発光素子か
らなる発光素子アレイが複数個列状に配設され、各発光
素子アレイごとにそのカソード側が共通接続されてコモ
ン電極とされ、複数の発光素子アレイの各発光素子を時
分割に駆動する駆動部を備えたプリントヘツドにおい
て、前記複数の発光素子アレイは、２つのグループに分
割され、前記駆動部は、発光素子アレイの各グループを
各々独立に駆動する２つの駆動素子からなり、前記発光
素子アレイのコモン電極は、両グループの発光素子アレ
イをそれぞれ１つずつ対にして共通接続されたことを特
徴とするプリントヘツド。 - 【請求項２】 ２Ｎ個の発光素子アレイのうち、１〜Ｎ
番目の発光素子アレイと（Ｎ＋１）〜２Ｎ番目の発光素
子アレイとを別々の駆動素子にて駆動し、ｍ番目（ｍ＝
１〜Ｎ）の発光素子アレイのコモン電極とｍ＋Ｎ番目の
発光素子アレイのコモン電極とをそれぞれ共通化し、一
方の駆動素子にて１〜Ｎ番目の発光素子アレイを、その
コモン電極を順次切り換えながら時分割に駆動し、他方
の駆動素子にて（Ｎ＋１）〜２Ｎ番目の発光素子アレイ
を、そのコモン電極を切り換えて時分割駆動することを
特徴とするプリントヘツドの駆動方法。 - 【請求項３】 請求項１記載の駆動素子は、外部からの
クロツク信号およびこれに同期する印字データが入力さ
れるシフトレジスタと、該シフトレジスタに入力された
印字データをラツチするラツチ回路と、該ラツチ回路の
出力をスイツチングするゲート回路とを有し、前記シフ
トレジスタへのクロツク信号から、前記ラツチ回路に対
するラツチ信号と、前記ゲート回路に対するストローブ
信号とを自動的に発生する駆動制御回路が設けられたこ
とを特徴とするプリントヘツド。 - 【請求項４】 請求項３記載の駆動制御回路に、発光素
子アレイのコモン電極を順次切り換えて駆動するための
コモンセレクト回路が設けられたことを特徴とするプリ
ントヘツド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22396091A JP3058726B2 (ja) | 1991-09-04 | 1991-09-04 | プリントヘツドおよびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22396091A JP3058726B2 (ja) | 1991-09-04 | 1991-09-04 | プリントヘツドおよびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0557957A JPH0557957A (ja) | 1993-03-09 |
| JP3058726B2 true JP3058726B2 (ja) | 2000-07-04 |
Family
ID=16806393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22396091A Expired - Fee Related JP3058726B2 (ja) | 1991-09-04 | 1991-09-04 | プリントヘツドおよびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3058726B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4812003B2 (ja) * | 2006-02-18 | 2011-11-09 | 株式会社セイコーアイ・インフォテック | 印字データ転送方法及び記録装置 |
| EP2722793B1 (en) * | 2012-10-19 | 2015-04-01 | Xeikon IP BV | Linear LED array for digital printing apparatus |
| JP2014188760A (ja) * | 2013-03-26 | 2014-10-06 | Canon Inc | 露光装置及び画像形成装置 |
-
1991
- 1991-09-04 JP JP22396091A patent/JP3058726B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0557957A (ja) | 1993-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7778562B2 (en) | Exposure head controller, exposure head and image formation device | |
| JP3703234B2 (ja) | 画像記録装置 | |
| US6172701B1 (en) | Light emitting element array chip, light emitting element array drive IC and print head | |
| JP3256225B2 (ja) | Ｌｅｄアレイ・プリンタ | |
| JP3058726B2 (ja) | プリントヘツドおよびその駆動方法 | |
| JP4165436B2 (ja) | 自己走査型発光素子アレイの駆動方法、光書き込みヘッド | |
| US7126622B2 (en) | Drive IC and optical print head | |
| US20040046854A1 (en) | Driving ic and optical print head | |
| JPS62275759A (ja) | Ｌｅｄアレイ駆動回路 | |
| JP3064509B2 (ja) | プリントヘツド | |
| JPH10226102A (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP2000164932A (ja) | 自己走査型発光装置および画像形成装置 | |
| JP2505511B2 (ja) | 光プリンタの発光素子駆動回路 | |
| JPS61234653A (ja) | Ｌｅｄプリンタの光書込みヘツド | |
| JP2911965B2 (ja) | Ｌｅｄヘッド回路 | |
| JPH0564920A (ja) | プリントヘツド | |
| JPH04301467A (ja) | プリントヘツド | |
| JP2783949B2 (ja) | Ｌｅｄプリンタ | |
| JPH0720711B2 (ja) | 発光素子駆動装置 | |
| JPS59127466A (ja) | プリンタ | |
| JPH0592615A (ja) | プリントヘツド | |
| JP2804623B2 (ja) | 発光素子を用いたヘッド | |
| JPS6231893A (ja) | 発光素子及び光量制御素子の駆動回路 | |
| JPH05338261A (ja) | Ｌｅｄアレイチップ及びｌｅｄアレイ駆動装置 | |
| JPH1199690A (ja) | Ｌｅｄプリントヘッド駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |