WO1997036279A1

WO1997036279A1 - Dispositif d'affichage

Info

Publication number: WO1997036279A1
Application number: PCT/JP1996/000789
Authority: WO
Inventors: Shinsuke Nishida
Original assignee: Fourie, Inc.
Priority date: 1996-03-26
Filing date: 1996-03-26
Publication date: 1997-10-02
Also published as: CA2220342A1; EP0829845A1; JP3272732B2; AU5016296A; EP0829845A4; US6208319B1; US20020080130A1; AU710431B2; US6400340B1

Description

明細書表示装置技術分野

本発明は表示装置、特に、電光掲示板、広告表示板などに用いるのに適した表示装置に関する。背景技術

電光掲示板や広告表示板など、壁掛型の表示装置は、街頭において不特定多数の者に情報を提示する手段として広く用いられている。これらの表示装置は、通常、 1画素分の表示素子をマトリックス状に多数配列して二次元画素配列を構成し、各表示素子を電力で駆動して、その表示態様を変化させることにより情報の表示を行っている。たとえば、電光掲示板では、 1画素分の表示素子として 1個の電球を用い、この電球を縦横に配列し、特定の位置の電球を発光させることにより、文字や画像の表示を行う機能を有する。最近では、電球の代わりに発光ダイォードなどを用いた電光掲示板が普及している。

また、広告表示板などでは、個々の画素を構成する表示素子として、パネル式表示素子を利用したものも用いられている。このパネル式表示素子は、それ自身が発光する機能をもっているわけではないが、複数の表示面を有しており、実際には、そのいずれか 1面だけが提示されることになる。通常は、モー夕などの回転機構を利用して、提示される表示面を選択することができるようになっており、各画素ごとに提示する表示面を選択すれば、全体として、文字や画像の表示を行うことが可能になる。

このように、電球、発光ダイォード、パネル式表示素子などから構成される 1画素分の表示素子は、いずれも電力により駆動される。たとえば、電球や発光ダイオードでは、電力の供給をオンオフ制御することにより、発光/非発光の状態を選択することができる。各画素を構成する個々の電球や発光ダイォードごとにオン/オフ制御を行えば、任意の画素を光らせることができ、所望の情報を表示させることが可能になる。また、パネル式表示素子では、モータへの電力の供給をオン Zオフ制御することにより、実際に提示される表示面を選択することができる。各画素を構成する個々のパネル表示素子ごとにオンノオフ制御を行えば、各画素ごとに任意の表示面を提示させることができ、所望の情報を表示させることが可能になる。

上述した表示装置では、表示解像度を向上させる場合、当然、画素数を增やす必要がある。したがって、電球、発光ダイオード、パネル式表示素子など、 1画素分の表示素子を縦横に多数配列する必要がある。ところが、表示素子の数を增やすと、各表示素子に対する配線の本数も增えるため、表示装置全体の構造が複雑になり、組み立て作業やメンテナンス作業に多大な労力を要するようになる。，

このような問題を解決するため、特許協力条約に基づく国際出願第 P C T Z J P 9 5ノ 0 0 9 0 1号明細害には、ァドレス認識機能をもった表示ュニットを多数用意し、この表示ュニットをマトリックス状に配列することにより表示装置を構成する新規な技術が開示されている。この新規な表示装置では、各表示ュニットは、アドレス認識機能を有しており、共通の信号伝達路を用いて、個々の表示ュニットをそれぞれ独立して制御することが可能になる。したがって、表示素子の数が増えても、配線が複雑になることはない。すなわち、特定の表示ュニッ卜に対して何らかの表示指示を与える場台、この特定の表示ュニットを示すアドレス情報とともに所定の表示指示を与えるようにすればよい。こうすれば、各表示ュニットに対する配線として、共通の信号伝達路を用いたとしても、個々の表示ュニットは、ァドレス情報を参照することにより、与えられた表示指示が自己に向けられたものであるか否かを判断することができる。

また、特許協力条約に基づく国際出願第 P C T Z J P 9 6 / 0 0 0 5 8号明細書には、個々の表示ュニッ卜に、それぞれの表示動作を記憶させたメモリを設けた新規な表示装置が開示されている。この表示装置では、各表示ュニットはそれぞれ自己の表示動作を自分自身で記憶しているため、外部から何ら指示を与えなくても、予め記憶した表示動作を実行することができる。

本発明は、 1画素分の表示素子をマトリックス状に多数配列して二次元画素配列を構成し、各表示素子を電力で駆動して、その表示態様を変化させる表示装置を、より効率的に動作させるための新規な手法を提供することを目的とする。発明の開示

(1) 本発明の第 1の態様は、電力による駆動で 1画素分の表示態様を変化させる機能をもった表示素子を、マトリツクス状に多数配列することにより二次元画素配列を構成し、この二次元画素配列上に情報の表示を行う表示装置において、

二次元画素配列を構成する複数の表示素子と、これら複数の表示素子の表示態様を変化させるためのコントローラと、を有する装置本休と、表示素子を駆動するための電力を供袷する電源と、

表示素子の表示態様を指示するための表示信号を供給する制御装置と、を設け、

二次元画素配列を複数のプロックに分割する分割態様を複数通り定義し、各分割態様を、分割の細かさを示す分割レベル情報によって示し、個々の分割態様ごとにそれぞれのプロックを示すためのァドレス情報を定義し、

制御装置は、分割レベル情報、アドレス情報、およびデータ情報を含む表示信号をコン卜 π—ラに供給し、

コントローラは、表示信号の供給を受けたときに、分割レベル情報によって示される分割態様で二次元画素配列を分割したときに得られる複数のブロックのうち、アドレス情報によって示されるブロックに所属する表示素子を、データ情報によって示される表示態様に変化させる表示動作を実行するようにしたものである。

(2) 本発明の第 2の態様は、上述の第 1の態様に係る表示装置において、

分割レベル nで示される分割態様として、二次元画素配列を縱横にそれぞれ 2 ⁿ分割することにより 2 ム ⁿ個のプロックを得る分割態様を定義し、 n = l , 2 , ··· , i , について台計 N通りの分割態様を定義したものである。

(3) 本発明の第 3の態様は、上述の第 2の態様に係る表示装置において、

分割レベル n = 1で示される分割態様において得られる 4個のプロックについては、それぞれ、 0 0 , 0 】， 1 0 , 1 1 なる 2ビットからなるァドレスによって示し、

分割レベル π = iで示される分割態様において得られる 2 ^{2 1}個のブロックについては、分割レベル n = ( i - 1 ) で示される分割態様において得られる 2 ( ¹ — ¹ ) 個のプロックを示すァドレスの下位に、 0 0 , 0 1， 1 0， 1 1のうちのいずれかを付加してなるアドレスによつて示すようにしたものである。

(4) 本発明の第 4の態様は、上述の第 3の態様に係る表示装置において、

分割レベル情報、アドレス情報、およびデ一夕情報を、それぞれビットにより表し、分割レベル情報を構成するビット長を固定長にするとともに、ァドレス情報を構成するビット長とデータ情報を構成するビッ卜長との和を固定長とし、分割レベル情報に基づいてアドレス情報を構成するビット長の認識を行うようにしたものである。

(5) 本発明の第 5の態様は、上述の第〗〜第 4の態様に係る表示装置において、

表示素子よりも細かな分割態様で二次元画素配列を分割することにより、 1つの表示素子の部分部分がそれぞれ複数の異なるブロックに所属することになる場台には、この複数のプロックに対応する各データ情報に基づいて単一の統合データ情報を作成する演算を行い、この統合デ— 夕情報に基づいて、表示素子の表示態様を変化させるようにしたものでめる o (6) 本発明の第 6の態様は、上述の第 5の態様に係る表示装置において、

特定の表示素子の表示態様を変化させるために供給された第 1の表示 ί言号に基づいて、単一の統合データ情報を作成する演算を実行中に、この特定の表示素子の表示態様を変化させるための第 2の表示信号が供給され、第 2の表示信号が第 1の表示信号よりも粗い分割を示していた場合には、第 1の表示信号に基づく演算を中止し、第 2の表示信号に基づく表示動作を実行するようにしたものである。

(7) 本発明の第 7の態様は、上述の第 1〜第 6の態様に係る表示装置において、

制御装置は、分割レベル情報、アドレス情報、データ情報、およびタィムコ一ドを含む表示信号を供铪し、

コントローラは、表示信号の供耠を受けたときに、タイムコードに同期したタイミングで、表示態様を変化させるようにしたものである。

(8) 本発明の第 8の態様は、上述の第 7の態様に係る表示装置において、

同一のタイムコードを有し、かつ、互いに異なる分割レベル情報を有する複数の表示信号の供給を受けたときに、コントローラは、これら複数の表示信号の中から、二次元画素配列を構成する表示素子の数に適合する分割レベル情報を有する表示信号を選択し、この選択した表示信号に基づく動作のみを実行するようにしたものである。

(9) 本発明の第 9の態様は、上述の第 1〜第 8の態様に係る表示装置において、

制御装置が、同一の画像に基づいて、分割レベルの異なる複数の表示信号を生成し、分割の粗い表示信号から分割の細かい表示信号へと、これら複数の表示信号を順に供給するようにしたものである。

(10) 本発明の第 1 0の態様は、上述の第〗〜第 8の態様に係る表示装置において、

制御装置が、動画を構成する複数の一連の画像に基づいて、時間的に変化があった部分についての表示信号を生成し、これをコントローラに供給するようにしたものである。

(11) 本発明の第 1 1の態様は、上述の第 1 〜第 1 0の態様に係る表示装置において、

表示素子と、この表示素子に対する電力の供袷状態を制御する制御子と、所定のアドレス情報を記憶する記憶手段と、この記憶手段に記憶されたァドレス情報と制御装置から供給された表示信号とに基づいて制御子を制御するコン卜ローラと、を有する複数の表示ュニットを用意し、装置本体を複数の表示ュニットにより構成し、

各記憶手段内には、各表示ュニットごとに異なるアドレス情報を格納し、コントローラ力 <、記憶手段に記憶されたアドレス情報と表示信号内のァドレス情報とが対応した場合に、表示信号内のデータ情報に基づいて制御子を制御するようにしたものである。図面の簡単な説明

図 1は、二次元画素配列を複数のプロックに分割する 4通りの分割態様と、個々の分割態様において得られる各プロックについて定義されたァドレスを示す図である。

図 2は、個々の分割態様についての分割レベルおよびァドレスのビット表現を示す図である。

図 3は、本発明に係る表示装置において、表示内容を指示するために用いられる表示信号の基本フォーマツトを示す図である。

図 4 A〜図 4 Dは、二次元画素配列を種々の分割態様で分割して表示を行った状態を示す図である。

図 5 A〜図 5 Fは、二次元画素配列を種々の分割態様で分割して表示を行った状態を示す别な図である。

図 6は、ァドレス長とデータ長との和を 3 2ビットに固定した場合の個々の分割態様についてのァドレスデータのビット割り当てを示す図である。

図 7は、種々の分割態様を混在させた表示画面の一例を示す図である。図 8は、本発明の一実施例に係る表示装置を構成する表示ュニット 1 0の上面図である。

図 9は、図 8に示す表示ュニット 1 0の内部回路図である。

図 1 0は、図 8に示す表示ユニット 1〔〕を複数用意し、これにより装置本体 1 ϋ 0を構成した状態を示す部分上面図である。

図 1 1は、図 1 0に示す装置本体 1 0 0を用いて構成した表示装置の全体構成図である。

図 1 2は、図 1 1に示す表示装置に画像を表示した状態の一例を示す図である。

図 1 3は、図 1 2に示す画像表示を得るために供給する表示信号の一例を示す図である。

図 1 4は、図 1 1に示す表示装置に画像を表示した状態の别な一例を示す図である。図 1 5は、図 1 2に示す画像表示から図 1 4に示す画像表示に変化させるために供給する表示信号の一例を示す図である。

図 1 6 Aおよび図 1 6 Bは、それぞれ解像度の異なる表示装置の一例を示す図である。

図 1 7は、図 1 6 Aおよび図 1 6 Bに示す表示装置に供給する表示信号の一例を示す図である。

図 1 8 Aおよび図 1 8 Bは、それぞれ図 1 6 Aおよび図 1 6 Bに示す表示装置に図 1 7に示す表示信号を供給した場合の表示態様を示す図でめる。

図 1 9は、図 1 6 Aおよび図 1 6 Bに示す表示装置に供給する表示信号の別な一例を示す図である。

図 2 0 Aおよび図 2 0 Bは、それぞれ図 1 6 Aおよび図 1 6 Bに示す表示装置に図 1 9に示す表示信号を供給した場合の表示態様を示す図でめる。

図 2 1 A〜図 2 1 Dは、それぞれ解像度の異なる表示装置に同一の表示信号を供給した場台の表示態様を示す図である。

図 2 2は、図 2 1 A〜図 2 1 Dに示す表示装置に供給する同一の表示信号を示す図である。

図 2 3は、分割の粗い表示信号から分割の細かい表示信号へと順に並ベた一連の表示信号を示す図である。

図 2 4 A〜図 2 4 Dは、本発明に係る表示装置における動画表示の態様を示す図である。

図 2 5は、本発明に係る表示装置において、表示内容を指示するために用いられる表示信号にタイムコ一ドを付加したフォーマツトを示す図である。

発明を実施するための最良の形態

§ 1 . 本発明の基本原理

本発明に係る表示装置は、多数の表示素子をマトリックス状に配列することにより構成される。ここで、 1つの表示素子は 1画素を構成する。各表示素子は、電力による駆動で 1画素分の表示態様を変化させる機能をもった素子であり、一般的な電光掲示板などでは、電球や発光ダイォードが表示素子として用いられている。この他、広告表示板などでは、パネル式表示素子を利用したものも用いられている。このパネル式表示素子は、それ自身が発光する機能をもっているわけではないが、複数の表示面を有しており、実際には、そのいずれか 1面だけが提示される。通常は、モー夕などの回転機構を利用して、提示される表示面を選択することができるようになっている。

このように、電力による駆動で 1画素分の表示態様を変化させる機能をもった表示素子を、マトリックス状に多数配列すれば、二次元画素配列が構成されることになる。そこで、各画素ごとにそれぞれ表示態様を指示すれば、全体として、文字や画像の表示を行うことが可能になる。このような表示装置において、表示解像度を向上させるためには、画素数を增やす必要がある。ところが、従来は個々の画素ごとに表示態様の指示を与えていたため、画素数が增えれば増えるほど、与えるべき指示の数も增え、表示動作は非効率的にならざるを得なかった。

たとえば、電球を縦横に 2 5 6 X 2 5 6個のマトリックス状に配列して、合計 6 5 5 3 6個の電球からなる二次元画素配列により電光掲示板を構成した場合を考えよう。このような電光掲示板の表示を制御するた

0 めに従来から行われている最も一般的な方法は、制御装置から全電球にそれぞれ独立した電力供給路を配線しておき、各配線ごとに電力のォン /オフを行う方法である。しかしながら、このような方法では、電球の数が増えれば増えるほど、配線の数も增加し、装置の組み立てやメンテナンスが闲難になる。そこで、個々の電球にアドレスを付^するとともに、このァドレスを認識することができるコントローラを設け、共通の信号伝達路にァドレスを指定した表示信号を供給する新規な手法が、前揭の P C T Z J P 9 5 / 0 0 9 0 1号明細害に開示されている。この手法を採れば、多数の電球を共通の信号伝達路に接続すればすむので、配線は非常に単純化される。しかも、この信号伝達路に、特定の電球のァドレスを指定した表示信号を供耠するようにすれば、個々の電球をそれぞれ独立して制御することが可能になる。しかしながら、この新規な手法を用いた場合であっても、各電球ごとにそれぞれ表示信号を与えて制御を行う必要があり、上述の例では、 6 5 5 3 6個の各電球のそれぞれに独立した表示信号を与える制御が必要になる。このため、表示中の画像を書換える処理に時間がかかり、特に、動画表示を行う場合の追従性に問題が生じることになる。

本発明の基本原理は、二次元画素配列を複数のブロックに分割し、各プロックを対象とした表示信号を与え、このブロックに所厲する表示素子全体の表示態様を一括して制御する点にある。図 1は、二次元画素配列を複数のプロックに分割する 4通りの分割態様と、個々の分割態様において得られる各プロックについて定義されたァドレスを示す図である ₍ 各分割態様は、分割レベル nによって示される。

図 1の第 1段目に示されている分割態様は、分割レベル n = 0で示さ一】 1 一れる分割態様であり、実際には、何ら分割は行われていない。すなわち、表示装置を構成する全画面が同一のプロックに所属しており、 6 5 5 3 6個の全電球がこの同一ブロックに所属することになる。一方、図 1の第 2段目に示されている分割態様は、分割レベル n = 1で示される分割態様であり、縱橫にそれぞれ 2分割ずつ、合計 4分割を行ったものである。これにより、表示装置を構成する全画面はブロック a . b , c , d の 4つに分割される。各ブロック a〜 dは、いずれも縱横に 1 2 8 X 1 2 8個のマトリックス状に配列された 1 6 3 8 4個の電球から構成されることになる。また、図 1の第 3段目に示されている分割態様は、分割レベル n = 2で示される分割態様であり、縦横にそれぞれ 4分割ずつ、合計 1 6分割を行ったものである。 1 6個のブロックは、いずれも縱横に 6 4 X 6 4個のマ卜リックス状に配列された 4 0 9 6個の電球から構成されることになる。更に、図 1の第 4段目に示されている分割態様は、分割レベル n = 3で示される分割態様であり、縦横にそれぞれ 8分割ずつ、合計 6 4分割を行ったものである。 6 4個のブロックは、いずれも縦横に 3 2 X 3 2個のマトリックス状に配列された 1 0 2 4個の電球から構成されることになる。

この図 1には、分割レベル η = 3までしか示されていないが、同様に分割数を増やしてゆけば、最終的に、分割レベル η == 8で示される分割態様において、縦横にそれぞれ 2 5 6分割が行われ、 6 5 5 3 6個のブロックが形成されることになる。別言すれば、この分割レベル π = 8の分割態様では、 1 ブロックが 1画素（ 1つの電球）に対応することになる。なお、本明細書では、分割レベル ηの数が大きいほど、「レベル力上」もしくは「レベルが高い」と表現することにし、逆に、分割レベル nの数が小さいほど、「レベルが下」もしくは「レベルが低い」と表現することにする。

本発明では、このように、表示装置を構成する全画面（二次元画素配列）を複数のブロックに分割する分割態様が複数通り定義され、各分割態様は、分割の钿かさを示す分割レベル nによって示されることになる。原理的には、分割の钿かさが異なる複数通りの分割態様が定義できれば、どのような定義を行ってもかまわないが、実用上は、この図 1に示す例のように、分割レベル nで示される分割態様として、二次元画素配列を縦横にそれぞれ 2 ⁿ分割することにより 2^{2 n}個のプロックを得る分割態様を定義し、 π = 1 , 2, ·■·, i , 〜Nについて合計 N通りの分割態様を定義するのが好ましい。

このように、複数通りの分割態様が定義できたら、個々の分割態様ごとにそれぞれのプロックを示すためのァドレスを定義する。図 1に示す例では、分割レベル n = 0についてはァドレスの定義は行われていない力く（単一のブロックしかないため、アドレスは不要である）、分割レべル n = 1で示される分割態様において得られる 4個のプロックについては、図示のとおり、それぞれ、 00, 01, 1 0， 1 1なる 2ビットからなるァドレスが定義されており、分割レベル n = 2で示される分割態様において得られる 16個のブロックについては、図示のとおり、それぞれ、 0000, 0001, 001 0, 001 1， …なる 4ビットからなるァドレスが定義されており、分割レベル n = 3で示される分割態様において得られる 64個のブロックについては、図示のとおり、それぞれ、 000000， 000001 , …なる 6ビットからなるアドレスが定義されている。

3 結局、この図 1 に示す実施例では、分割レベル n = iで示される分割態様において得られる 2^{2 1}個のプロックについてのアドレスを、 1つ下の分割レベル n = ( i - 1 ) で示される分割態様において得られる 2 ² 、 ¹ — ¹ ) 個のブロックを示すアドレスの下位に、〔〕 0, 0 1， 1 〇， 1 1のうちのいずれかを付加してなるァドレスによって示すようなァドレス定義が行われていることになる。たとえば、分割レベル n = 2で示される分割態様において得られるブロック e, f ， g, hについてのァドレスは、 1つ下の分割レベル n = 1で示される分割態様において得られるブロック a (ブロック e， f , g, hと同じ位置を ώめるブロック）を示すァドレス "ϋ◦" の下位に、それぞれ 00, 0 1 , 1 0, 1 1を付加したものになっている。ここで、下位にどの 2ビットを付加すべき力、は、 4つのプロック a , b, c , dに対するアドレス定義と同様の方法で決定される。たとえば、 4つのブロック e， f ， g, hの相互位置関係は、 4つのブロック a, b, c , dの相互位置と等価であるから、ブロック eのァドレスの下位 2ビットは、ブロック aのアドレスと同じ "00" とし、ブロック f のァドレスの下位 2ビッ卜は、ブロック bのアドレスと同じ "0 1 " とし、ブロック gのァドレスの下位 2ビットは、ブロック cのアドレスと同じ "1 0" とし、ブロック hのアドレスの下位 2ビットは、プロック dのァドレスと同じ " 1 1 " としている。

もちろん、本発明を実施するにあたっては、必ずしも上述のようなァドレス定義を行う必要はないが、演算負担を軽減し、効率的な表示動作を行わせる上では、上述のようなアドレス定義を行うのが好ましい。このようなァドレス定義を行っておけば、特定のプロックのァドレスから下位 2ビットを削除すると、 1つ下の分割レベルの同じ位置のプロック

4 一のアドレスを得ることができる。また、このようなアドレス定義に必要なビット数は、図 1 に示すように、 2 n ビッ卜で示される。また、各分割レベル nにおける表示分解能、すなわち、得られるブロックの総数は、図 1に示されているように、となる。

図 2は、上述した個々の分割態様についての分割レベルおよびアドレスのビット表現を示す図である。この例では、分割レベル nは、 4 ビッ卜で表現されており、 n =〔） ~ 1 5までの 1 6通りの分割態様を定義することができる。一方、各ブロックを示すために必要なアドレスのビット数は、前述したように、個々の分割レベルごとに異なり、一般に、分割レベルが 1つ上がるごとに、アドレスは 2ビットだけ余分に必要となる。したがって、最も高い分割レベル n = 1 5では、 3 0ビットものァドレスが必要になるが、この分割レベルでは、 1 Gもの高精細な表示分解能が得られることになる。

本発明では、表示内容の指示は、図 3に示すような基本フォーマツトをもったコマンドを示す表示信号によって与えられる。このフォーマツトは、分割レベル、アドレス、データをこの順番に羅列したものである。ここで、ァドレスの部分のビット長は、図 2に示すように、分割レベルに基づいて決定され、分割レベルが高くなればなるほど、ァドレスのビット長は長くなる。図 2に示すように、分割レベルを 4ビッ卜で表現したとすれば、 " 0 0◦ 1◦ 1 " なるビット列の最初の 4ビットは分割レベル n = 1を示し、残りの 2ビットはアドレス " 0 1 " を示すことになる。したがって、この 6ビットのビット列により、図 1の分割レベル n = 1のブロック bが特定されることになる。一方、この図 3のフォーマッ卜の最後の構成要素であるデータは、対象となる表示素子の表示態様を示す情報である。たとえば、データとして "0" もしくは "1" の 1 ビッ卜の情報を割り当てることとし、 "（Γ は消灯、 " 1 " は点灯を意味することにしておけば、 "〔〕 00101 1 " なる 7ビッ卜のビット歹 ϋ は、分割レベル "0001 " と、アドレス "01 " と、データ " 1 " との組み合わせからなるコマンドとなり、「図 1の分割レベル η = 1のブロック bに所厲する表示素子（電球）をすベて点灯させる」という指示を示していることになる。

なお、以下、このフォーマツトに基づくビッ卜列を示す場合には、説明の便宜上、「分割レベルを示すビット列 Zァドレスを示すビット列/ デー夕を示すビット列」というように、各ビット列の間にスラッシュを入れて表わすことにする。たとえば、上述の 7ビットのコマンドは、本明細害中では、 "0001 01 Z1" のように示すことにする。もちろん、実際には、ビット列の間のスラッシュは存在しない。

このように、図 3に示すフォ一マッ卜で記述されたコマンドを用いれば、任意の表示素子に対して自由に指示を与えることが可能である。たとえば、 " 0000ノ（アドレス無し） / 1 " なる 5ビッ卜のビット列からなるコマンドは、図 1において、「分割レベル n == 0のブロックに所厲する電球（この表示装置の全電球）をすベて点灯させる」という指示を示し、 "001 0 001 1/0" なる 9ビッ卜のビット列からなるコマンドは、「分割レベル n = 2のブロック hに所厲する電球をすベて消灯させる」という指示を示し、 "001 1 /010101 /1" なる 1 1 ビッ卜のビット列からなるコマンドは、「分割レベル n = 3のブロック iに所属する電球をすベて点灯させる」という指示を示すことになる。もちろん、このようなフォーマットで記述されたコマンドに基づく指示を正しく実行するためには、表示装置内にアドレスを認識し、所定の電球を点灯もしくは消灯させるための制御を行うコントローラを用意しておく必要がある。このようなコントローラを含んだ具体的な装置構成については後述する。

続いて、この図 3に示すフォーマットで記述されたコマンドを用いることにより、表示装置を効率的に制御できることを実例で示そう。たとえば、図 4 Aに示すように、 8行 8列に並べた合計 64個の電球（画素）から構成される表示装置において、図にハツチングを施した電球のみを点灯させて所定のパターンを表示させる場合を考える。従来の表示装置では、 64個の電球の 1つ 1つに、「点灯」もしくは「消灯」のいずれか一方の指示を与え、この図 4 Aに示すような表示態様を得る必要がある。もちろん、一旦、全電球を消灯状態にした後に、図 4 Aに示すような表示態様を得るのであれば、— 「点灯」させるべき 35個の電球に対してのみ指示を与えればよいが、それでも 35通りのコマンドが必要になる。たとえば、前掲の P C T/ J P 95/00901号明钿書に開示された装置のように、各電球にアドレスを割り当て、このアドレスを認識する機能をもったコントローラを用いて各電球の表示状態を制御するような装置の場合、所定のァドレス（64個の電球のうちのいずれか 1つを示す）と所定のデ一夕（たとえば、「点灯」を示すデータ "1" ) とによって構成されるコマンドを、 35通りのアドレスについて作成し、合計 35通りのコマンドを与えなければならない。

これに対し、本発明では、わずか 8通りのコマンドで図 4 Aに示す特定の表示態様を得ることが可能である。まず、図 4 Bの下攔に示すように、 "0001ノ 00/ 1" なる分割レベル n = 1に関するコマンドを与える。このコマンドにより、図 4 Bの上欄にハッチングを施して示すように、 4分割された二次元画素配列の左上のプロックに所厲する 1 6 個の電球が一斉に点灯することになる。続いて、図 4 Cの下欄に示すように、 " 00 1 ϋ 0 1 1 ϋ —1 "、 "ooio/ 1 00 1/i" , "ooiozi ioiz ' s "O O l OZ l l l OZ l " なる分割レベル n - 2に関するコマンドを与える。このコマンドにより、図 4 Cの上欄にハッチングを施して示すように、 1 6分割された二次元画素配列の特定の 4プロックに所厲する合計 1 6個の電球が一斉に点灯することになる。最後に、図 4 Dの下攔に示すように、 "O O l l ZO l l l l 0 1 " 、 "00 1 1 X 1 0 1 1 01 / 1 " , "00 1 1ノ 1 1 1 1 0 0 / 1 " なる分割レベル n = 3に関するコマンドを与える。このコマンドにより、図 4 Dの上欄にハッチングを施して示すように、 64分割された二次元画素配列の特定の 3プロックに所厲する合計 3個の電球が一斉に点灯することになる。こうして、図 4 B, 4 C, 4 Dにハッチングを施して示したブロックに所厲する台計 35個の電球が点灯され、図 4 Aに示す表示パターンが得られることになる。

本発明は、ある表示態様から別な表示態様に書き替える場合にも効果的である。たとえば、図 4 Aに示す表示態様を、図 5 Aに示す表示態様に書き替える場台、次のような処理を行えば、わずか 2つのコマンドで書き替えが完了する。まず、図 5 Bに示すように、 "O O O I ZO O 0" なる分割レベル η = 1に関するコマンドを与える。このコマンドにより、 4分割された二次元画素配列の左上のプロックに所厲する 1 6個の電球が一斉に消灯することになる。次に、図 5 Cに示すように、 "0 0 1 1 /00 1 1 1 1 / 1 " なる分割レベル η = 2に関するコマンドを与える。このコマンドにより、一旦、消灯状態になった 1個の電球が、再び点灯状態になり、図 5 Aに示す表示態様が得られる。

また、図 5Dに示す表示態様を得る場台であれば、まず、図 5 Eに示すように、 "Ο Ο Ο ϋΖ (アドレス無し） 1 " なる分割レベル η =〔）に関するコマンドを与え、 64個の電球のすべてを一旦点灯させ、続いて、図 5 Fに示すように、 "O O I OZI I O OZO" なる分割レベル n = 2に関するコマンドを与え、 4個の電球を消灯させればよい。

このように、本発明に係る表示装置では、分割レベルの異なるコマンドを適宜組み合わせることにより、効率的に指示を与えることが可能になり、害き替えに必要な時間が短縮され、高速な表示動作が可能になる。なお、本発明では、特定の表示態様を得るための方法は、必ずしも 1通りではなく、通常、複数とおりの方法が存在する。したがって、複数のコマンドからなる表示信号を供給する場合、所定のアルゴリズムに基づいて、最も効率的なコマンドの組み合わせを決定するのが好ましい。また、同一の表示態様を得るために複数のコマンドを順次供給する場合、コマンドを供給する順序は理論的にはどのような順序にしてもかまわない。ただ、実際には、コマンドに基づく点灯消灯処理を実行するためには所定の処理時間が必要になるため、先に与えられたコマンドの実行時点と、後に与えられたコマンドの実行時点との間には時間差が生じることになる。この時間差が、人間の知覚レベルに比べて十分に小さい場台には、どのような順序でコマンドを与えても問題はないが、人間の知覚レベルに近い時間差が生じるような場台には、分割レベルの低いコマンドを先に、分割レベルの高いコマンドを後にするのが好ましい。たとえば、図 4 Aに示す表示態様を得る場合であれば、図 4 B， 4 C，

9 一 4 Dの順にコマンドを与えるようにするのが好ましい。このように、より広い面積を先に提示し、細かな部分を後に提示すれば、表示に時間差が生じている事実が知覚されにくくなる。

さて、図 2に示すように、本発明に係るフォーマツ卜では、分割レべノレ nが大きくなればなるほど、アドレスに必要なビット長は長くなる。このため、これまで述べてきた例では、個々のコマンドの全ビット長は、分割レベルによって異なる。しかしながら、実用上は、コマンドのビット長を固定長とする方が取扱いに便利なことが多い。このように、コマンドを固定長とする場合には、図 3に示すフォーマツ卜において、分割レベルのビット長を固定長にするとともに、アドレスのビット長とデー夕のビット長との和を固定長にするとよい。

図 6は、分割レベルのビット莨を 4 ビットに固定するとともに、ァドレス長とデータ長との和を 3 2ビッ卜に固定した場合の個々の分割態様についてのアドレス /データのビット割り当てを示す図である。 4ビッ卜で表現される分割レベルは、 n = 0〜 1 5もの 1 6段階のレベルであり、 n - 1 5における表示分解能は 1 Gにも達し、実用上は十分である。 —方、アドレス/データは、両方で 3 2ビッ卜であるため、分割レベル nが低い場合には、十分なデータ長を確保することができるが、分割レベル nが高くなってくると、十分なデータ長を確保することができなくなってくる。たとえば、この図 6の例では、分割レベル π = ϋでは、デ一夕ビットとしては 3 2ビットという十分なビット長が確保されているのに対し、分割レベル η = 1 5では、データビットとしてはわずか 2ビットだけしか確保されていない。

しかしながら、この図 6のようなビット割り当てを行っても、実用上は何ら問題は生じない。别言すれば、「アドレス長とデータ長との和を固定長にする」というビット割り当て方法は、人間の視覚によるパターン認識特性に適合しているのである。まず、分割レベル 0において確保されるデータ長「3 2ビット」は、カラー画像の表示を行う場合にも十分な長さである。たとえば、 1画素が 1つの電球ではなく、 R G Bの三原色を提示するための 3個の発光ダイォードから構成されており、各発光ダイォードが 2 5 6段階の輝度で発光する機能をもっているとしょう。この場合、 R G Bの三原色を用いていわゆるフルカラ一（ 1 6 7 0万色）の表示が可能になるが、 1色の発光ダイォードに輝度の指示を与えるために、 8ビットのデータがあればよいので、 1画素の発光状態を指示するためには、 2 4 ビットのデータがあれば足りる。上述の「3 2ビット」というデータ長は、このようなフルカラー表示を行う上でも十分である。一方、分割レベル：！ 5において確保されるデータ長「2ビット」では、わずか 4つの表示状態を指示することしかできない。しかしながら、この分割レベル 1 5を用いて表示する領域は、全表示画面に比べて非常に微細な領域であり、 4つの表示状態しか選択できなくても、人間の視覚によるパ夕一ン認識を行う上では違和感は生じないのである。

図 7は、種々の分割態様を混在させた表示画面の一例を示す図である。この表示画面のうち、左上の領域は分割レベル 1 (データ長： 3 0ビット）、右上の領域は分割レベル 2 (データ長： 2 8ビット）、左下の領域は分割レベル 3 (データ長： 2 6ビット）、右下の領域は分割レベル 4 (データ長： 2 4ビット）で表示されている。ここでは、面積の広いブロックほど、割り当てられたデ一夕長は長くなつており、より精細な色表現が可能になっており、逆に、面積の狭いブロックほど、割り当てられたデータ長は短くなり、色表現が粗くなつていることがわかる。この特性は、人間の視覚によるパターン認識に合致する。すなわち、人間の目は、同一色で着色されている広い領域についてはその色表現に敏感であるが、面積の小さい微細な領域については鈍感になるので、分割レベルの高い微小領域について短いデータ長による表現を行っても違和感は生じないのである。

なお、この図 6に示す各分割レベルのコマンドは、いずれも合計 3 6 ビッ卜のビット列から構成されるが、まず、最初の 4ビットによって分割レベル nが認識され、続く 3 2ビットのうち、先頭から 2 n ビット目までがァドレスを示すビットとして認識され、残りがデータを示すビットとして認識されることになる。また、この例では、分割レベル nを示すのに、 4 ビットのみを用いている力この分割レベルの情報は、誤認識すると後続するァドレスおよびデータにも影響を与える重要な情報であるため、実用上は、エラ一コードを付加したり、同じ情報を 2回繰り返したりして、冗長性をもたせた表現をするのが好ましい。特に、分割レベル n == 0のコマンドや、その他の分割レベルの低いコマンドは、表示装置の全画面もしくは大きな領域部分に影響を与えるコマンドになるので、種々の方法で冗長性をもたせるようにするのが好ましい。

§ 2. 具体的な表示装置の構成

次に、電球を用いた電光掲示板に本発明を適用した具体的な表示装置の実施例を説明する。まず、図 8の上面図に示すような構造（一部分は切り欠いて示してある）をもった表示ユニット 1 0を複数個用意する。この表示ュニット 1 0は、上面が正方形状をした構造体であり、本体 1 1の上面に画素パネル 1 2が取り付けられた構造になっている。本体 ] 1内は、 4 x 4に配置された合計 1 6個の区画に分割されており、画素パネル 1 2にも、この区画に対応した分割線が描かれている。ここで、 1つの区画が 1画素に対応する。本体 1 1内の各区画内には、それぞれ電球 1 3が配置されており、この電球 ΐ 3への通電を制御することにより、点灯状態消灯状態を切り替えることができる。したがって、この表示ュニット 1 0を上面から見ると、 1 6個の区画に分割された個々の画素パネル 1 2の発光/非発光状態が観測されることになる。

この表示ュニット 1 0のひとつの特徴は、側面に種々の電極が形成されている点である。すなわち、図 8の上面図に示されているように、左右の側面には、 9個のアドレス Ζデータ電極] 4 Αと 3個のレベル電極 1 4 Lとが設けられており、正面および背面には、 2個の電源電極 1 4 Pが設けられている。図 8の上面図において、左側面の 9個のアドレス /データ電極 1 4 Aと右側面の 9個のァドレス/データ電極 1 4 Aとは、それぞれ本体 1 1内部で導通しており、同じく、左側面の 3個のレベル電極 1 4 Lと右側面の 3個のレベル電極 1 4 Lとは、それぞれ本体 1 1 内部で導通している。また、正面の 2個の電源電極 1 4 Pと背面の 2個の電源電極 1 4 Pとは、やはりそれぞれ本体 1 1内部で導通している。また、図示されていないが、表示ュニット 1 0の底面には、更に、書込電極 1 4 Wが設けられている。この書込電極 1 4 Wは、この表示ュニット 1 0に内蔵されている不揮発性メモリに対して、アドレス情報を書き込む処理を行うときに、所定の書込電圧を印加するために用いられる電極である。

図 9は、この表示ユニット 1 0の内部の配線図である。この配線図に示されているように、内部には、電源電極 1 4 Pに接続された 2本の電源線 2 】と、ァドレスノデータ電極 1 4 Aに接続された 9本のァドレスノデータバス 2 2と、レベル電極 ] 4 Lに接続された 3本のレベルバス 2 3が引き回されている。また、上述したように、表示ュニット 1 ()の内部は 1 6の画素に分割されており、〗つの画素はそれぞれ 1つの電球 1 3によって構成されている（図 9では、便宜上、 1 6個の電球のうちの一部のみが示されている）。各電球 1 3は、いずれも、電源線 2 1に接続されているが、一端は、制御子 1 5 (たとえば、トランジスタゃリレー）を介して接続されている。各制御子 1 5の動作は、コントローラ 1 6によって制御される。コントローラ 1 6には、アドレス/データバス 2 2からのアドレス Aおよびデータ Dと、レベルバス 2 3からのレべル Lとが与えられ、コントローラ 1 6は、与えられたレベル L アドレス Aおよびデータ Dと不揮発性メモリ 1 7内に書き込まれたアドレスとに基づいて、個々の制御子 1 5を制御する。不揮発性メモリ 1 7には、書込電極 1 4 Wから書込電圧を与えることができ、コントローラ 1 6から不揮発性メモリ 1 7へ、所定のァドレスを書き込む処理を行うことができる。書込電極 1 4 Wに与えられた害込電圧は、抵抗素子 1 8によつて降圧され、コントローラ 1 6のコントロール端子にも与えられる。コントローラ 1 6は、このコントロール端子に電圧が与えられると、不揮発性メモリ 1 7に対する所定の書込処理を実行するようにプログラムされている。なお、コントローラ ] 6および不揮発性メモリ 1 7に対しては、電源線 2 1から電力供給がなされており、動作に必要な電圧が確保される。

図 1 0は、上述した表示ュニット 1 0を複数用意し、これにより装置本体 1 0 0を構成した状態を示す部分上面図である。装置本体 1 0 〔〕の筐体部分は、枠部 1 0 1 と底板 1 0 2によって構成されている。枠部 1 ϋ 1は、いわば額縁状のフレームで、この枠部 1 0 1の底面に底板 1 ϋ 2が固着された構造となつている。図 1 (〕に示すように、枠部 1 0 1の内側部分に、表示ュニット 1 0を嵌め込むようにすると、表示ュニット 1 0は、その底面が底板 1 0 2によって支持された状態となり、表示ュニット 1 [)の上面と枠部 1 0 1の上面とがほぼ同じ面に揃うようになる。図 1 1には、このようにして、筐体部分に 4 4 = 1 6個の表示ュニット 1 0を嵌め込んで装置本体 1◦ 0を構成した全体の伏態が示されており、この装置本体 1 0 0に、電源 3 0および制御装置 4 0を加えることにより、本発明に係る表示装置全体が構成されることになる。装置本体 1 0 0は、いわば、額縁内に 1 6枚のタイル（表示ュニット 1 ◦ ) を嵌め込んだ壁掛状の装置を形成している。なお、図では、電源 3 0および制御装置 4 0を别個のブロックで示してあるが、実際には、この電源 3 0および制御装置 4 0も装置本体 1 0 0内に埋設し、全体を一体構造とするのが好ましい。

図 8において説明したように、 1つの表示ュニット 1 ϋの画素パネル 1 2上には、 4 X 4 = 1 6個の画素が定義されており、各画素位置には、電球 1 3が埋め込まれている。したがって、図 1 1に示す表示装置の表示画面上には、 1 6 x 1 6 = 2 5 6個の画素が定義されることになり、各画素はそれぞれ電球 1 3の発光動作によって、所定の輝度で発光することになる。

ここで、図 1 0を参照すれば、互いに隣接して収容された表示ュニット 1 0間で、対応する位置に形成された電極同士がそれぞれ物理的に接触した状態になっていることがわかる。しかも、枠部 1 0 1の内側部分

2 にも、表示ュニット】 0と同様に、ァドレス Zデータ電極】 0 3 A , レベル電極 1 0 3 L , 電源電極 1 0 3 Pが設けられており、それぞれ、表示ュニッ卜 1 〔〕側のァドレスノデ一夕電極 1 4 A , レベル電極 1 4 L , 電源電極 1 4 Pと接触する。したがって、図 1 ϋにおいて、横方向に配置された 4つの表示ユニット 1 0を通して、 9本のアドレス Ζデータバス 2 2と 3本のレベルバス 2 3が引き回され、縱方向に配置された 4つの表示ュニット 1 0を通して、 2本の電源線 2 1が引き回されていることになる。ここで、枠部 ] 0 1側において、複数箇所に設けられたアドレス/データ電極 1 0 3 Α , レベル電極] 0 3 L , 電源電極 1 0 3 Pのそれぞれ対応する電極ピンを電気的に接続しておけば、 1 6個の表示ュニット 1 ◦に対して、共通のァドレス/データバス 2 2、レベルバス 2 3、電源線 2 1を形成することができる。

続いて、この表示装置の動作について説明する。この実施例の装置では、図 1 1に示すように、合計で 2 5 6個の画素が設けられており、各画素ごとに、それぞれ電球 1 3による発光状態を制御することができる。この実施例では、分割レベルとして、 η == 0〜4の 5通りの分割態様が定義されており、分割レベル 0では、図 1 1に示されている 2 5 6個の画素全部を一括して指定することができ、分割レベル 4では、この 2 5 6個の画素を 1つずっ别々に指定することができる。本発明の特徴は、分割レベル、アドレス、デ一夕という組み合わせからなるコマンドによつて、表示制御を行う点にあり、制御装置 4 0は、このようなコマンドを生成し、これを表示信号として装置本体 1◦ 0に供給する機能を有する

上述のように、この実施例における分割レベルは、 η == 0〜4の 5通りが用意されているので、全分割レベルを表現するには、 3ビットが必要になる。 3本のレベルバス 2 3は、この 3ビットの分割レベル情報を伝送するためのものである。 —方、 9本のアドレス Zデータバス 2 2は、ァドレス情報もしくはデータ情報を伝送するために割り当てられるが、この割り当ては分割レベルによって異なる。すなわち、分割レベルを n とすると、 9本のァドレス/データバス 2 2のうち、上位の 2 n本はァドレスを示すビットに割り当てられ、残りはデータを示すビッ卜に割り当てられる。たとえば、分割レベル n = 0の場合、アドレスに割り当てられるビットはなく、全 9ビットがデ一夕に割り当てられ、この 9ビットのデータにより、電球 1 3に対して 5 1 2通りの輝度を指示することが可能になる。分割レベル n = 1の場合は、上位 2ビッ卜がアドレスに割り当てられ、残りの下位 7ビットがデ一夕に割り当てられる。この 7 ビットのデータでは、 1 2 8通りの輝度を指示することができる。ところ力最も高い分割レベル n = 4になると、上位 8ビットがァドレスに割り当てられ、下位 1 ビットだけがデータに割り当てられる。この場合、電球 1 3に対しては、点灯 Z消灯の二値制御しか行うことができない。電球 1 3に対する個々の発光制御は、図 9の回路図に示されたコントローラ 1 6によって行われる。コントローラ 1 6は、各表示ュニット 1 0にそれぞれ 1つずつ設けられた装置であり、メモリ 1 7内に記憶されているアドレスを参照しながら、制御子 1 5に所定の制御信号を与える _c メモリ 1 7内には、当該表示ュニット 1 0の位置を示すァドレスを予め害き込んでおく。この実施例では、 1 6個の表示ユニット 1 0が 4行 4 列に配置されているので、個々の表示ュニット内のメモリ 1 7には、図 1の n = 2の欄に示すような 4ビッ卜のァドレスを予め書き込んである ₍ たとえば、 2行 2列目の配置された表示ュニッ卜 1 0内のメモリ 1 7には、図 1に示すプロック hと同様に、 " （） ϋ 1 1 " なるアドレスが書き込まれることになる。

コントローラ 1 6は、 Ύ ドレス/データバス 2 2およびレベルバス 2 3に、所定の表示信号（前述のフォーマットに基づくコマンド）が与えられると、まず、レベルバス 2 3上のビットに基づいて、分割レベル η を認識する。続いて、ァドレス Ζデータバス 2 2の上位 2 η ビットをァドレスとして認識し、そのァドレスが自己に関連するァドレスか否かを判断する。具体的には、分割レベル η = ϋの場合には、無条件で自己に関連するアドレスが指定されているものと認識する。分割レベル η = 1 の場合には、与えられた 2ビットのァドレスを、メモリ 1 7に書き込まれている 4ビットのァドレスの中の上位 2ビッ卜と比較し、両者が一致した場合には、自己に関連するァドレスが指定されているものと認識する。また、分割レベル η ^ 2の場合には、与えられたァドレスを構成するビット列の上位 4ビットを、メモリ 1 7に害き込まれている 4ビットのァドレスと比較し、両者が一致した場台には、自己に関連するァドレスが指定されているものと認識する。自己に関連するァドレスが指定されていなかった場合には、コントローラ 1 6はそのコマンドに対して何ら処理は行わない。

自己に関連するアドレスが指定されていた場合には、そのアドレスによってどの画素が指定されるかを認識する。具体的には、分割レベル η ≤ 2の場合には、 1 6個の画素全部が指定されることになる。分割レべル11 = 3の場合には、ァドレスの下位 2ビット力く " 0 0 " なら左上の 4 画素、 " 0 1 " なら右上の 4画素、 " 1 0 " なら左下の 4画素、 " 1 Γ なら右下の 4画素が指定されたことになる。また、分割レベル n = 4の場合には、アドレスの下位 4ビットに基づいて、特定の 1画素を指定画素として認識する（たとえば、図 1の n = 2の欄に示されたアドレス定義と同様のァドレス定義に基づいて特定の 1画素を認識すればよい）。

こうして指定画素が認識されると、アドレスノデータバス 2 2の残りのビットとして与えられたデータに基づいて、指定画素の表示態様を変化させる処理を行う。すなわち、指定画素に対応する電球 1 3の輝度をデータに基づいて変化させる処理を行う。具体的には、特定の制御子 1

5に対して、データに応じた供給電流量を電球 1 3に対して供給するような制御信号を与えることになる。データが 1 ビッ卜の場合は、オン/ オフを示す制御信号であるが、データが 2ビットの場合は、 4通りの電流量（たとえば、 0 %, 2 5 %, 5 0 % , 1 0 0 % ) のうちのいずれかを指定する制御信号を与えることになり、一般に、データが kビットの場合は、 2 ^k通りのいずれかの電流量を指定する制御信号を与えることになる。

図 1 2は、この表示装置の画面に画像を表示した状態の一例を示す図である。この例では、各画素は、発光非発光（電球の点灯ノ消灯）の二値状態のみをとり、図にハツチングを施した画素が発光状態の画素、それ以外の画素が非発光状態の画素を示している。このように、発光/ 非発光のニ碴状態のみによる表示を行う上では、データは 1 ビットだけあれば足りる。

図 1 3は、全画素が非発光の初期状態から、図 1 2に示す表示態様を得るために供給すべき表示信号を示す図である。この表示信号は、コマンド番号 1〜 1 0の 1 ◦通りのコマンドから構成される。各コマンドは- 3ビットの分割レベルと、 9ビットのァドレスノデ一夕から構成されており、前者は 3本のレベルバス 2 3を伝送路として、後者は 9本のァドレス Zデータバス 2 2を伝送路として、それぞれ制御装置 4 ϋから供給される。ここで、コマンド 1および 2は、分割レベル η = 1のコマンドであり、アドレスデータの上位 2ビットがアドレスを示し、下位 7 ビッ卜がデ一夕を示している。また、コマンド 3は、分割レベル η == 2のコマンドであり、ァドレスノデ一夕の上位 4ビットがァドレスを示し、下位 5ビッ卜がデータを示しており、コマンド 4〜6は、分割レベル η = 3のコマンドであり、ァドレスデ一夕の上位 6ビットがァドレスを示し、下位 3ビットがデータを示している。更に、コマンド 7〜 1 0は、分割レベル η = 4のコマンドであり、アドレス Ζデー夕の上位 8ビットがアドレスを示し、下位 1 ビットがデータを示している。ただ、この例では、各画素は発光/非発光の二値状態のみをとるため、デ-タに関しては、実質上、最下位の 1 ビットのみが発光/非発光を示す意味をもつたデ一夕ビットとなっている。

図 1 4は、図 1 2に示す画像が変化した状態を示す図であり、変化した部分は異なるハッチングで示してある。図 1 5は、このような変化を生じさせるために供給すべき表示信号を示す図である。この表示信号は、コマンド番号 1 〜 7の 7通りのコマンドから構成される。コマンド 1は、分割レベル η = 2のコマンドであり、アドレスノデータの上位 4ビットがアドレスを示し、下位 5ビッ卜がデータを示している。ただ、実質上、最下位のビット " 0 " のみが意味をもったデ一夕ビッ卜となっており、このコマンド 1の実行により、アドレス " 0 1 1 0 " で示されるブロックに所厲するすべての画素が、一旦、非発光状態となる。続く、コマンド 2および 3は、分割レベル n = 3のコマンドであり、アドレスノデ一夕の上位 6ビットがァドレスを示し、コマンド 4 ~ 7は、分割レベル n = 4のコマンドであり、ァドレスデ一夕の上位 8ビットがァドレスを示す。これらコマンド 2〜 7においても、意味をもったデータビットは最下位のビット " 1 " であり、これらのコマンドの実行により、特定の画素が発光状態となり、図 1 4に示す表示態様が得られることになる。

このように、本発明では、図 1 2の表示態様から図 1 4の表示態様を得る場合、表示状態が変化した部分についてのみのコマンドを与えればよい。これは、表示画面全体を走査して、全画素に対して所定の指示を与える従来の手法に比べて、非常に効率的である。

なお、上述の実施例では、各画素が 1つの電球によって構成されていたが、各画素を R G Bの三原色をそれぞれ提示する 3つの発光ダイォード素子で構成すれば、カラー表示を行うことが可能である。また、上述の実施例では、ァドレスノデ一夕バス 2 2とレベルバス 2 3とを用いることにより、コマンドをパラレル信号として供給しているが、 1本の伝送線上をシリアル信号として供給することも可能である。この場合は、たとえば、図 3に示すフォーマツ卜のように、分割レベルアドレス/ データというように、シリアル伝送するビット列の順を予め定めておくようにすればよい。

§ 3 . 解像度の異なる複数の表示装置への適用

本発明に係る表示装置の第 1のメリットは、前述したように、個々の画素それぞれに表示態様を指示する必要がないため、効率良い表示指示を行うことができ、画面の書き替え処理などが高速化するという点にある。ただ、本発明には、この第 1のメリットに加えて、もうひとつ別なメリッ卜がある。それは、解像度の異なる複数の表示装置に対して、同 —の表示信号を用いた駆動が可能であるという点である。ここでは、この本発明の第 2のメリッ卜について述べる。

いま、図 ] 6 Aに示すような表示装置 2 1 0と、図 1 6 Bに示すような表示装置 2 2 ϋとが 1¾意されているものとする。表示装置 2 1 0は、

4行 4列に配置された合計 1 6個の画素（たとえば、電球）から構成されており、表示装置 2 2 0は、 2行 2列に配置された台計 4個の画素 (電球）から構成されている。このように、両者は解像度が異なり、表示装置 2 1 ϋにおける 1画素を特定するためには、図示されているように 4ビットのアドレスが必要であるのに対し、表示装置 2 2 0における

1画素を特定するためには、図示されているように 2ビットのァドレスで足りる。

このように、互いに解像度が異なる 2種類の表示装置であっても、本発明を適用すれば、同一の表示信号で駆動することが可能である。たとえば、図 1 7に示すような共通の表示信号を両表示装置 2 1 0 , 2 2 0 に与えた場台を考える。この表示信号は、コマンド 1 および 2から構成され、いずれのコマンドも分割レベル η = 1のコマンドである。コマンド 1 はアドレス " 0 0 " で示される画素（電球）を発光（点灯）させ、コマンド 2はアドレス " 1 ] " で示される画素を発光させるコマンドである。これらのコマンドの実行により、表示装置 2 1 0は図 1 8 Aに示すような表示態様となり、表示装置 2 2 0は図 1 8 Βに示すような表示態様となる。両者は解像度が異なるものの、表示されたパターンは全く同じになる。

要するに、図 3に示すフォーマツ卜からなる表示信号（コマンド）は. 特定のドウエアに対しての表示態様を示すものではなく、特定の分割態様によって形成されるブロックをソフトウエア的に示すものであり、種々のドウエアに共通して適用できる汎用表示信号というべきものになっている。たとえば、図 1 7に示すコマンド 1は、「画面を 4等分し、左上のブロックに所属する画素を発光させよ」という指示を示しているものであり、どのような解像度の表示装置に対しても共通して適 ffl できるコマンドになっている。したがって、図 1 1 に示す表示装置において、制御装置 4 0は、装置本体 1 0 0の解像度を全く考慮することなしに、表示信号を供給すればよい。別言すれば、装置本体 1 0 0を、より解像度の高いードウェアに交換しても、より解像度の低いドウエアに交換しても、制御装置 4 0は全く同一の表示信号を供給すればよいことになる。

次に、表示装置 2 1 0 , 2 2 0に、図 1 9に示すような共通の表示信号を与えた場合を考える。この表示信号は、コマンド 1 6から構成され、いずれのコマンドも分割レベル n = 2のコマンドである。たとえば、コマンド 1は、「画面を 1 6等分し、 1行 2列目のブロックに所厲する画素を発光させよ」という指示を示しているものである。表示装置 2 1 0に、これらのコマンドを与えると、図 2 0 Aに示すような表示態様が得られる。すなわち、コマンド 1 6のアドレスで示されている台計 6 個の画素が発光状態となる。これに対し、表示装置 2 2 0にこれらのコマンドが与えられた場合は、これまで述べてきた基本動作では対処できない。なぜなら、分割レベル π = 2のコマンドは、画面を 1 6等分することを前提としているのに、表示装置 2 2 0には 4個の画素（電球）しか存在しないため、 1つの電球が複数のプロックに所属することになるためである。

このように、指定された分割レベルによつて示される分割態様が表示素子よりも細かな分割態様であり、この分割態様に基づいて分割すると、

1つの電球の部分部分がそれぞれ複数の異なるプロックに所厲することになる場台には、この複数のブロックに対応する各データに基づいて単一の統台データを作成する演算を行い、この統合データに基づいて、電球の表示態様を変化させるようにすればよい。たとえば、図 1 6 Bに示す表示装置 220の左上の電球は、分割レベル n = 2においては、ァドレス " 0000" , "0001 " , "00】 0" , "001 1 " で示される 4つのブロックに所厲する。図 1 9の表示信号によると、この 4つのブロックのうちの 3つ（ "0001" , "0010" , "001 1" ) が発光を指示され、残りの 1つ（ "0000" ) が非発光を指示されている。そこで、たとえば、発光を 100%、非発光を 0%と定義して、 3/ (3 + 1 ) = 75%という統合デ一夕を演算により求め、 75%の輝度で電球を点灯すればよい。同様に、図 16 Βに示す表示装置 220 の左下の電球については、 25%という統合データを演算により求め、 25%の輝度で電球を点灯し、右下の電球については、 50%という統合データを演算により求め、 50%の輝度で電球を点灯すればよい。図 20 Βは、このような演算を行い、所定の輝度で電球を点灯させた状態を示す図である。

このように、自己の分解能よりも高い分解能をもった表示信号が供給された場合には、上述のような統合データを求める演算を行うようにすれば、どのような分解能の表示信号が供給されても、自己の分解能に基づく表示を行うことが可能になる。もうひとつ別な例を示そう。たとえば、図 21 Aに示すような 64画素からなる表示装置 31 0と、図 21 Bに示すような ] 6画素からなる表示装置 320と、図 21 Cに示すような 4画素からなる表示装置 33 0と、図 2 1 Dに示すような 1画素からなる表示装置 340とを用意する。そして、これら 4種類の表示装置に、図 22に示すような共通の表示信号を与えたとする。この表示信号は、分割レベル n = 2もしくは n = 3のコマンドから構成されており、デ一夕は 1 ビッ卜で示される発光 "1" あるいは非発光 "0" のいずれかである。このような表示信号を、表示装置 31 0に与えれば、囡21 Aに示すように、アルファべッ卜の " I " の文字が表示される。ここで、発光状態の画素を構成する電球は、 10◦%の輝度で点灯している。ところが、表示装置 32 ϋでは、図 2 1 Βに示すように、分割レベル η == 3のコマンドに関連した画素については統合データが演算され、発光伏態の画素を構成する電球は、 25%, 50%, 100 %のいずれかの輝度で点灯することになる。更に、表示装置 330では、図 21 Cに示すように、各画素ごとに統合データが演算され、発光状態の画素を構成する電球は、最高輝度に対する 1 Z 1 6 または 7/ 16のいずれかの輝度で点灯することになり、表示装置 34 0では、図 21 Dに示すように、唯一の電球は、最高輝度に対する 16 /64の輝度で点灯することになる。別言すれば、図 21 Dに示す表示態様は、図 21 Αに示す表示態様を全画面にわたって平均したものになつている。

なお、上述の例は、電球の輝度をある程度段階的に制御できることを前提としたものであるが、電球を点灯/消灯の二値状態にしか制御できない場合には、たとえば、 50%以上の輝度を示す統合データが得られた電球については点灯、それ以外の電球については消灯、というように予め決めておけばよい。

また、特殊な演出効巣を付加するために、制御装置 4 0において、予め同一の両像に基づいて、分割レベルの異なる複数の表示信号を生成しておき、これを分割の粗い表示信号から分割の細かい表示信号へと順次供給するようなことも可能である。たとえば、図 2 3に示すような表示信号を用意する。ここで、コマンド 1 は分割レベル n = 0のコマンド、コマンド 2〜 5は分割レベル n = lのコマンド、コマンド 6 ~ 2 1 は分割レベル n = 2のコマンド、コマンド 2 2〜は分割レベル n = 3のコマンドとなっている。しかも、分割レベル η = ϋのコマンド群、分割レべル η = 1 のコマンド群、分割レベル η = 2のコマンド群、 …は、いずれも同一の画像に基づいて作成されたものであり、同一の画像をそれぞれ異なる解像度で表現したものになっている。このような表示信号を用意したら、まず、時刻 t 1においてコマンド 1を供給し、時刻 t 2においてコマンド 2〜 5を供給し、時刻 t 3においてコマンド 6〜 2 1を供給し、時刻 t 4においてコマンド 2 2〜を供給し、 ···、というように、分割の粗い表示信号から分割の細かい表示信号へと順次供給するようにすれば、画面上では、同一の画像が最初は低解像度でぼんやりと表示され、やがて解像度が徐々に高まってゆき、最終的に鮮明な画像が得られる、というような特殊な演出効果が付加されることになる。

なお、ァドレス/データを固定長とした場合、前述したように、解像度（分割レベル）の低い表示態様では、データ長をより長く確保することができる。図 2 3に示す例は、ァドレス/データを固定長の 7ビットとした例である。このため、コマンド 1では 7 ビットすベてをデータビッ卜に割り当てることができもが、コマンド 2〜 5では 5ビット、コマンド 6〜 2 1では 3ビット、コマンド 2 2〜では 1 ビット、というように、データビッ卜の長さは徐々に減少してくる。したがって、低解像度のぼんやりとした画像では正確な色表現が可能になり、解像度が向上して画像が鮮明になってくるほど色表現は乏しくなる。しかし、既に述べたように、このような性質は人間の目によるパターン認識特性に適合しており違和感は生じない。

また、本発明に係るフォーマツトで記述された表示信号に基づく画像は、必要に応じて、拡大、縮小、移動、回転などの処理を容易に施すことが可能である。すなわち、この表示信号は、個々の画素位置を示すァドレスの情報を含んでいるため、直接デジタル演算の対象とすることができる。特に、画像を 4倍に拡大したり、 1 4に縮小したりする演算は、アドレスを 2ビットだけいずれかの方向にずらすだけの単純な処理を行うだけでよい。

4_. 動画表示への応用

これまで、本発明に係る表示装置を用いて静止画を表示する例を主として述べてきたが、本発明の表示装置は、動画表示への利用にも適している。既に述べたように、本発明の表示装置では、個々の画素を走査するという処理が必要ないため、表示態様を効率的に指示することが可能である。すなわち、表示態様が部分的に変化した場合は、その変化部分についてのみ指示を与えれば足り、画面の害き替えを高速に行うことが可能である。これは、動画表示を行う上では非常に好都合である。図 2 4 A〜図 2 4 Dは、本発明に係る表示装置における動画表示の態様を示す図である。たとえば、図 2 4 Aに示すような背景画像の中を、図 2 4 Bに示すように車両が通過してゆく動画を表示するような場台、移動中の車両近傍の画素に対してのみ、書き替えのためのコマンドを与えるようにすればよい。また、図 2 4 Cおよび図 2 4 Dに示すように、背景画像に文字列をスィンポーズし、文字列の部分だけを逐次変えてゆくような表示を行う場合は、文字列近傍の両素に対してのみ、書き替えのためのコマンドを与えるようにすればよい。

このように、本発明に係る表示装置では、制御装置 4 0により、動画を構成する複数の一連の画像に基づいて、時間的に変化があつた部分についての表示信号を生成して供給するようにすれば、高速な動画表示が可能になる。

なお、 § 3で述べたように、与えられたコマンドが示す分割レベル力自己のドウエア上の分解能よりも細かい場合には、複数のデータを統台して単一の統合データを作成する演算を行う必要がある。ところカ^ 動画表示を行う場合は、統合データ作成のための十分な演算時間が確保できない場台がある。もともと動画は、複数枚の静止両を次々と連続表示することにより得られるものであり、第 1の表示信号に基づいて第 1 の静止画を表示し、続いて第 2の表示信号に基づいて第 2の静止画を表示し、 …という操作を繰り返すことにより動兩の表示が行われる。ところが、第 1の表示信号として、分割レベルの非常に高い表示信号が与えられ、単一の統合デ一夕を作成するための演算を実行していたところ、まだ演算が完了していないのに、第 2の表示信号が与えられるような場合もありうる。このような場合には、もし、この第 2の表示信号が第 1 の表示信号よりも低い分割レベル（粗い分割）を示していた場台には、第 1の表示信号に基づく演算を中止し、第 2の表示信号に基づく表示動作を実行するようにし、逆に、第 2の表示信号の分割レベルの方が高い場合には、そのまま第 1の表示信号に基づく演算を継続して表示を行い、その後で、第 2の表示信号の処理にとりかかるようにするとよい。

このような処理を行うと、時間的な変化の激しい部分については、分割レベルの低い粗い画像が優先的に表示されるようになり、分割レベルの高い高品質な画像は、時間的な変化の緩慢な部分についてのみ表示されるようになるが、これは、人間の目によるパターン認識特性に合致したものとなる。すなわち、人間の目は、動きの少ない部分については、細かなパターン認識を行うことができるが、動きの激しい部分については、細かなパターン認識を行うことができない。したがって、動きの少ない部分については、長い演算時間をかけても高品質な雨像表示を行い、動きの激しい部分については、長い演算は避けて粗い画像表示を行うようにしても、人間の目にとって違和感は生じない。

最後に、図' " に示す基本フォーマツ卜に、更にタイムコードを付加した変形フォーマツトを図 2 5に示す。各コマンドに、このようなタイムコードを付加しておくと、動画表示を行う場合、個々の画素間の表示夕イミングを同期させることができる。たとえば、図 4 Aに示すような表示を行う場合、図 4 B , 4 C , 4 Dの下攔に示す合計 8個のコマンドからなる表示信号を供給すればよいが、図 4 Aに示すようなパクーンを画面上に瞬時に表示するためには、この 8個のコマンドに基づく表示動作を時間的に同期させる必要がある。そのために、この 8個のコマンドの頭に、同一のタイムコードを付加しておき、個々の表示素子もしくはコントローラに共通のク口ック信号を供給しておくようにすれば、この夕ィムコ一ドで指定された時刻に、各表示素子が同時に表示動作を実行することができるようになる。

タイムコードとしては、実時間を示すコードを用いてもよいし、相対的な時間関係を示すコードを用いてもよい。要するに、個々のコマンドの実行時刻を示すことができるコードであれば、どのようなコードであつてもかまわない。たとえば、ビデオカメラなどで入力した動両画像を、 1ノ 6 0秒ごとの静止画像として記録し、タイムコードとしては、 1， 2， 3 , …という静止画像の番号を示すコードを用いている場には、 1 / 6 0秒おきのタイミングで静止画像の害き替えを行えばよいことになる。もちろん、各静止画像を示す表示信号としては、直前の静止画像に対して変化した部分を示す信号を用いるだけでよい。

このようにタイムコードを付加しておくと、各静止画像を表示すべき実時刻を自由に設定できるので、表示信号の供給を必ずしもリアルタイムで行う必要はなくなる。 C P Uなどの半導体素子の動作速度は年々向上してきており、表示信号の供給を非常に高速に行うことができるようになってきている。そこで、装置本体側に、コマンドを蓄積するためのメモリなどを設けておけば、実際の表示速度とは無閲係に制御装置からコマンドを供給することが可能になる。

また、このタイムコードは、異なる解像度をもった複数の表示装置に対して、自己の解像度に適合したコマンドを選択させるために用いることも可能である。たとえば、図 2 3に示す表示信号は、既に述べたように、同一の画像を異なる解像度で表現した表示信号である。すなわち、コマンド 1は分割レベル η =◦の解像度に対応した表示信号であり、コマンド 2 ~ 5は分割レベル η = 1の解像度に対応した表示信号であり、コマンド 6〜 2 1は分割レベル η = 2の解像度に対応した表示信号であり、コマンド 2 2〜は分割レベル n = 3の解像度に対応した表示信号である。したがって、図 2 1 Aに示す表示装置 3 1 0であれば、コマンド 2 2〜を選択して分割レベル n = 3の解像度でこの両像を表示するのが最も効率的であり、図 2 1 Bに示す表示装置 3 2 0であれば、コマンド 6〜 2 1を選択して分割レベル n = 2の解像度でこの画像を表示するのが最も効率的である。同様に、図 2 1 Cに示す表示装置 3 3 0であれば、コマンド 2〜 5を選択して分割レベル n = 1の解像度でこの画像を表示するのが最も効率的であり、図 2 1 Dに示す表示装置 3 4 0であれば、コマンド 1を選択して分割レベル n = 0の解像度でこの画像を表示するのが最も効率的である。

このような場合、図 2 3に示す一連のコマンド群に、すべて同一のタィムコードを付加しておけばよい。そして、このように、同一のタイムコードを有し、かつ、互いに異なる分割レベルを示す複数のコマンドを受けたときには、これら複数のコマンドの中から、自己の解像度、すなわち、自己の表示素子配列に適合する分割レベルを有するコマンドを選択し、この選択したコマンドに基づく動作のみを実行するようにすればよい。たとえば、図 2 1 Cに示す表示装置 3 3 0力このようなコマンド群を受け取ったら、この中のコマンド 2 ~ 5のみを選択して、これを実行することになる。産業上の利用分野

本発明に係る表示装置は、電球、発光ダイオード、回転パネルなどを多数配列してなる電光揭示板やディスプレイ装置、あるいは、多数のトランジスタをマトリックス状に配列した液晶ディスプレイ装置などに広く利用することが可能である。

Claims

請求の範囲

1 . 電力による駆動で 1画素分の表示態様を変化させる機能をもつた表示素子を、マトリックス状に多数配列することにより二次元画素配列を構成し、この二次元画素配列上に情報の表示を行う表示装置において、

前記二次元画素配列を構成する複数の表示素子（ 1 3 ) と、これら複数の表示素子の表示態様を変化させるためのコントローラ（ 1 6 ) と、を有する装置本体（ 1 0 0 ) と、

前記表示素子を駆動するための電力を供給する電源（3 0 ) と、前記表示素子の表示態様を指示するための表示信号を供給する制御装置（4 0 ) と、

を備え、

前記二次元画素配列を複数のプロックに分割する分割態様が複数通り定義され、各分割態様は、分割の細かさを示す分割レベル情報によって示され、個々の分割態様ごとにそれぞれのプロックを示すためのァドレス情報が定義され、

前記制御装置は、分割レベル情報、アドレス情報、およびデータ情報を含む表示信号を前記コントロ一ラに供給し、，

前記コントローラは、前記表示信号の供給を受けたときに、前記分割レベル情報によって示される分割態様で前記二次元画素配列を分割したときに得られる複数のブロックのうち、前記ァドレス情報によって示されるブ口ックに所厲する表示素子を、前記データ情報によって示される表示態様に変化させる表示動作を実行することを特徴とする表示装置 _n

2. 請求項 1 に記載の表示装置において、

分割レベル nで示される分割態様として、二次元圃素配列を縦横にそれぞれ 2 ⁿ分割することにより 2 ⁿ個のブロックを得る分割態様を定義し、 n = ] , 2, ··', i , について台計 N通りの分割態様を定義したことを特徴とする表示装置。

3. 請求項 2に記載の表示装置において、

分割レベル n = 1で示される分割態様において得られる 4個のプロックについては、それぞれ、 00, 0 1 , 1 0, 1 ] なる 2ビットからなるァドレスによって示し、

分割レベル n = iで示される分割態様において得られる 2^{2 1}個のブロックについては、分割レベル n = ( i - 1 ) で示される分割態様において得られる 2 個のプロックを示すァドレスの下位に、 0 0, 0 1 , 1 0, 1 1のうちのいずれかを付加してなるアドレスによつて示すことを特徴とする表示装置。

4. 請求項 3に記載の表示装置において、

分割レベル情報、アドレス情報、およびデータ情報を、それぞれビットにより表し、分割レベル情報を構成するビット長を固定長にするとともに、ァドレス情報を構成するビット長とデータ情報を構成するビット長との和を固定長とし、分割レベル情報に基づいてァドレス情報を構成するビッ卜長の認識を行うようにしたことを特徴とする表示装置。

5 . 請求項 1 〜4のいずれかに記載の表示装置において、表示素子よりも細かな分割態様で二次元画素配列を分割することにより、〗つの表示素子の部分部分がそれぞれ複数の異なるプロックに所厲することになる場合には、この複数のプロックに対応する各データ情報に基づいて単一の統合データ情報を作成する演算を行い、この統合デ一夕情報に基づいて、前記表示素子の表示態様を変化させることを特徴とする表示装置。

6. 請求項 5に記載の表示装置において、

特定の表示素子の表示態様を変化させるために供給された第 1の表示信号に基づいて、単一の統合データ情報を作成する演算を実行中に、前記特定の表示素子の表示態様を変化させるための第 2の表示信号が供給され、この第 2の表示信号が前記第 1の表示信号よりも粗い分割を示していた場合には、前記第 1の表示信号に基づく演算を中止し、前記第 2 の表示信号に基づく表示動作を実行することを特徴とする表示装置。

7 . 請求項 1〜6のいずれかに記載の表示装置において、制御装置は、分割レベル情報、アドレス情報、データ情報、およびタィムコ一ドを含む表示信号を供給し、

コントローラは、前記表示信号の供給を受けたときに、前記タイムコードに同期した夕イミングで、表示態様を変化させることを特徴とする表示装置。

8. 請求項 7に記載の表示装置において、同一のタイムコードを有し、かつ、互いに異なる分割レベル情報を有する複数の表示信号の供給を受けたときに、コントローラは、これら複数の表示信号の中から、二次元画素配列を構成する表示素子の数に適合する分割レベル情報を有する表示信号を選択し、この選択した表示信号に基づく動作のみを実行することを特徴とする表示装置。

9. 請求項 1 ~8のいずれかに記載の表示装置において、制御装置が、同一の画像に基づいて、分割レベルの異なる複数の表示信号を生成し、分割の粗い表示信号から分割の細かい表示信号へと、これら複数の表示信号を順に供給することを特徴とする表示装置。

10. 請求項 1〜 8のいずれかに記載の表示装置において、制御装置が、動画を構成する複数の一連の画像に基づいて、時間的に変化があった部分についての表示信号を生成し、これをコントローラに供給することを特徴とする表示装置。

1 1. 請求項 1〜10のいずれかに記載の表示装置において、表示素子（13) と、この表示素子に対する電力の供袷状態を制御する制御子（15) と、所定のァドレス情報を記憶する記憶段（17) と、この記憶手段に記億されたアドレス情報と制御装置から供給された表示信号とに基づいて前記制御子を制御するコントローラ（16) と、を有する複数の表示ュニット（10) を用意し、装置本体を前記複数の表示ュニットにより構成し、

前記各記憶手段内には、各表示ュニッ卜ごとに異なるアドレス情報を格納し、前記コントローラは、前記記憶手段に記憶されたアドレス情報と前記表示信号内のァドレス情報とが対応した場合に、前記表示信号内のデータ情報に基づいて前記制御子を制御することを特徵とする表示装 ¾。