JP3272732B2

JP3272732B2 - 表示装置

Info

Publication number: JP3272732B2
Application number: JP53421997A
Authority: JP
Inventors: 信介西田
Original assignee: フーリエ有限会社
Priority date: 1996-03-26
Filing date: 1996-03-26
Publication date: 2002-04-08
Anticipated expiration: 2016-03-26
Also published as: WO1997036279A1; CA2220342A1; EP0829845A1; AU5016296A; EP0829845A4; US6208319B1; US20020080130A1; AU710431B2; US6400340B1

Description

【発明の詳細な説明】技術分野本発明は表示装置、特に、電光掲示板、広告表示板な
どに用いるのに適した表示装置に関する。

背景技術電光掲示板や広告表示板など、壁掛型の表示装置は、
街頭において不特定多数の者に情報を提示する手段とし
て広く用いられている。これらの表示装置は、通常、１
画素分の表示素子をマトリックス状に多数配列して二次
元画素配列を構成し、各表示素子を電力で駆動して、そ
の表示態様を変化させることにより情報の表示を行って
いる。たとえば、電光掲示板では、１画素分の表示素子
として１個の電球を用い、この電球を縦横に配列し、特
定の位置の電球を発光させることにより、文字や画像の
表示を行う機能を有する。最近では、電球の代わりに発
光ダイオードなどを用いた電光掲示板が普及している。

また、広告表示板などでは、個々の画素を構成する表
示素子として、パネル式表示素子を利用したものも用い
られている。このパネル式表示素子は、それ自身が発光
する機能をもっているわけではないが、複数の表示面を
有しており、実際には、そのいずれか１面だけが提示さ
れることになる。通常は、モータなどの回転機構を利用
して、提示される表示面を選択することができるように
なっており、各画素ごとに提示する表示面を選択すれ
ば、全体として、文字や画像の表示を行うことが可能に
なる。

このように、電球、発光ダイオード、パネル式表示素
子などから構成される１画素分の表示素子は、いずれも
電力により駆動される。たとえば、電球や発光ダイオー
ドでは、電力の供給をオン／オフ制御することにより、
発光／非発光の状態を選択することができる。各画素を
構成する個々の電球や発光ダイオードごとにオン／オフ
制御を行えば、任意の画素を光らせることができ、所望
の情報を表示させることが可能になる。また、パネル式
表示素子では、モータへの電力の供給をオン／オフ制御
することにより、実際に提示される表示面を選択するこ
とができる。各画素を構成する個々のパネル表示素子ご
とにオン／オフ制御を行えば、各画素ごとに任意の表示
面を提示させることができ、所望の情報を表示させるこ
とが可能になる。

上述した表示装置では、表示解像度を向上させる場
合、当然、画素数を増やす必要がある。したがって、電
球、発光ダイオード、パネル式表示素子など、１画素分
の表示素子を縦横に多数配列する必要がある。ところ
が、表示素子の数を増やすと、各表示素子に対する配線
の本数も増えるため、表示装置全体の構造が複雑にな
り、組み立て作業やメンテナンス作業に多大な労力を要
するようになる。

このような問題を解決するため、特許協力条約に基づ
く国際出願第PCT/JP95/00901号明細書には、アドレス認
識機能をもった表示ユニットを多数用意し、この表示ユ
ニットをマトリックス状に配列することにより表示装置
を構成する新規な技術が開発されている。この新規な表
示装置では、各表示ユニットは、アドレス認識機能を有
しており、共通の信号伝達路を用いて、個々の表示ユニ
ットをそれぞれ独立して制御することが可能になる。し
たがって、表示素子の数が増えても、配線が複雑になる
ことはない。すなわち、特定の表示ユニットに対して何
らかの表示指示を与える場合、この特定の表示ユニット
を示すアドレス情報とともに所定の表示指示を与えるよ
うにすればよい。こうすれば、各表示ユニットに対する
配線として、共通の信号伝達路を用いたとしても、個々
の表示ユニットは、アドレス情報を参照することによ
り、与えられた表示指示が自己に向けられたものである
か否かを判断することができる。

また、特許協力条約に基づく国際出願第PCT/JP96/000
58号明細書には、個々の表示ユニットに、それぞれの表
示動作を記憶させたメモリを設けた新規な表示装置が開
示されている。この表示装置では、各表示ユニットはそ
れぞれ自己の表示動作を自分自身で記憶しているため、
外部から何ら指示を与えなくても、予め記憶した表示動
作を実行することができる。

本発明は、１画素分の表示素子をマトリックス状に多
数配列して二次元画素配列を構成し、各表示素子を電力
で駆動して、その表示態様を変化させる表示装置を、よ
り効率的に動作させるための新規な手法を提供すること
を目的とする。

発明の開示（１）本発明の第１の態様は、電力による駆動で１画
素分の表示態様を変化させる機能をもった表示素子を、
マトリックス状に多数配列することにより二次元画素配
列を構成し、この二次元画素配列上に情報の表示を行う
表示装置において、二次元画素配列を構成する複数の表示素子と、これら
複数の表示素子の表示態様を変化させるためのコントロ
ーラと、を有する装置本体と、表示素子を駆動するための電力を供給する電源と、表示素子の表示態様を指示するための表示信号を供給
する制御装置と、を設け、二次元画素配列を複数のブロックに分割する分割態様
を複数通り定義し、各分割態様を、分割の細かさを示す
分割レベル情報によって示し、個々の分割態様ごとにそ
れぞれのブロックを示すためのアドレス情報を定義し、制御装置は、分割レベル情報、アドレス情報、および
データ情報を含む表示信号をコントローラに供給し、コントローラは、表示信号の供給を受けたときに、分
割レベル情報によって示される分割態様で二次元画素配
列を分割したときに得られる複数のブロックのうち、ア
ドレス情報によって示されるブロックに所属する表示素
子を、データ情報によって示される表示態様に変化させ
る表示動作を実行するようにしたものである。

（２）本発明の第２の態様は、上述の第１の態様に係
る表示装置において、分割レベルｎで示される分割態様として、二次元画素
配列を縦横にそれぞれ2ⁿ分割することにより2²ⁿ個のブ
ロックを得る分割態様を定義し、ｎ＝1,2,…,i,…Ｎに
ついて合計Ｎ通りの分割態様を定義したものである。

（３）本発明の第３の態様は、上述の第２の態様に係
る表示装置において、分割レベルｎ＝１で示される分割態様において得られ
る４個のブロックについては、それぞれ、00,01,10,11
なる２ビットからなるアドレスによって示し、分割レベルｎ＝ｉで示される分割態様において得られ
る2²ⁱ個のブロックについては、分割レベルｎ＝（ｉ−
１）で示される分割態様において得られる2^2(i-1)個の
ブロックを示すアドレスの下位に、00,01,10,11のうち
のいずれかを付加してなるアドレスによって示すように
したものである。

（４）本発明の第４の態様は、上述の第３の態様に係
る表示装置において、分割レベル情報、アドレス情報、およびデータ情報
を、それぞれビットにより表し、分割レベル情報を構成
するビット長を固定長にするとともに、アドレス情報を
構成するビット長とデータ情報を構成するビット長との
和を固定長とし、分割レベル情報に基づいてアドレス情
報を構成するビット長の認識を行うようにしたものであ
る。

（５）本発明の第５の態様は、上述の第１〜第４の態
様に係る表示装置において、表示素子よりも細かな分割態様で二次元画素配列を分
割することにより、１つの表示素子の部分部分がそれぞ
れ複数の異なるブロックに所属することになる場合に
は、この複数のブロックに対応する各データ情報に基づ
いて単一の統合データ情報を作成する演算を行い、この
統合データ情報に基づいて、表示素子の表示態様を変化
させるようにしたものである。

（６）本発明の第６の態様は、上述の第５の態様に係
る表示装置において、特定の表示素子の表示態様を変化させるために供給さ
れた第１の表示信号に基づいて、単一の統合データ情報
を作成する演算を実行中に、この特定の表示素子の表示
態様を変化させるための第２の表示信号が供給され、第
２の表示信号が第１の表示信号よりも粗い分割を示して
いた場合には、第１の表示信号に基づく演算を中止し、
第２の表示信号に基づく表示動作を実行するようにした
ものである。

（７）本発明の第７の態様は、上述の第１〜第６の態
様に係る表示装置において、制御装置は、分割レベル情報、アドレス情報、データ
情報、およびタイムコードを含む表示信号を供給し、コントローラは、表示信号の供給を受けたときに、タ
イムコードに同期したタイミングで、表示態様を変化さ
せるようにしたものである。

（８）本発明の第８の態様は、上述の第７の態様に係
る表示装置において、同一のタイムコードを有し、かつ、互いに異なる分割
レベル情報を有する複数の表示信号の供給を受けたとき
に、コントローラは、これら複数の表示信号の中から、
二次元画素配列を構成する表示素子の数に適合する分割
レベル情報を有する表示信号を選択し、この選択した表
示信号に基づく動作のみを実行するようにしたものであ
る。

（９）本発明の第９の態様は、上述の第１〜第８の態
様に係る表示装置において、制御装置が、同一の画像に基づいて、分割レベルの異
なる複数の表示信号を生成し、分割の粗い表示信号から
分割の細かい表示信号へと、これら複数の表示信号を順
に供給するようにしたものである。

（10）本発明の第10の態様は、上述の第１〜第８の態
様に係る表示装置において、制御装置が、動画を構成する複数の一連の画像に基づ
いて、時間的に変化があった部分についての表示信号を
生成し、これをコントローラに供給するようにしたもの
である。

（11）本発明の第11の態様は、上述の第１〜第10の態
様に係る表示装置において、表示素子と、この表示素子に対する電力の供給状態を
制御する制御子と、所定のアドレス情報を記憶する記憶
手段と、この記憶手段に記憶されたアドレス情報と制御
装置から供給された表示信号とに基づいて制御子を制御
するコントローラと、を有する複数の表示ユニットを用
意し、装置本体を複数の表示ユニットにより構成し、各記憶手段内には、各表示ユニットごとに異なるアド
レス情報を格納し、コントローラが、記憶手段に記憶さ
れたアドレス情報と表示信号内のアドレス情報とが対応
した場合に、表示信号内のデータ情報に基づいて制御子
を制御するようにしたものである。

図面の簡単な説明図１は、二次元画素配列を複数のブロックに分割する
４通りの分割態様と、個々の分割態様において得られる
各ブロックについて定義されたアドレスを示す図であ
る。

図２は、個々の分割態様についての分割レベルおよび
アドレスのビット表現を示す図である。

図３は、本発明に係る表示装置において、表示内容を
指示するために用いられる表示信号の基本フォーマット
を示す図である。

図4A〜図4Dは、二次元画素配列を種々の分割態様で分
割して表示を行った状態を示す図である。

図5A〜図5Fは、二次元画素配列を種々の分割態様で分
割して表示を行った状態を示す別な図である。

図６は、アドレス長とデータ長との和を32ビットに固
定した場合の個々の分割態様についてのアドレス／デー
タのビット割り当てを示す図である。

図７は、種々の分割態様を混在させた表示画面の一例
を示す図である。

図８は、本発明の一実施例に係る表示装置を構成する
表示ユニット10の上面図である。

図９は、図８に示す表示ユニット10の内部回路図であ
る。

図10は、図８に示す表示ユニット10を複数用意し、こ
れにより装置本体100を構成した状態を示す部分上面図
である。

図11は、図10に示す装置本体100を用いて構成した表
示装置の全体構成図である。

図12は、図11に示す表示装置に画像を表示した状態の
一例を示す図である。

図13は、図12に示す画像表示を得るために供給する表
示信号の一例を示す図である。

図14は、図11に示す表示装置に画像を表示した状態の
別な一例を示す図である。

図15は、図12に示す画像表示から図14に示す画像表示
に変化させるために供給する表示信号の一例を示す図で
ある。

図16Aおよび図16Bは、それぞれ解像度の異なる表示装
置の一例を示す図である。

図17は、図16Aおよび図16Bに示す表示装置に供給する
表示信号の一例を示す図である。

図18Aおよび図18Bは、それぞれ図16Aおよび図16Bに示
す表示装置に図17に示す表示信号を供給した場合の表示
態様を示す図である。

図19は、図16Aおよび図16Bに示す表示装置に供給する
表示信号の別な一例を示す図である。

図20Aおよび図20Bは、それぞれ図16Aおよび図16Bに示
す表示装置に図19に示す表示信号を供給した場合の表示
態様を示す図である。

図21A〜図21Dは、それぞれ解像度の異なる表示装置に
同一の表示信号を供給した場合の表示態様を示す図であ
る。

図22は、図21A〜図21Dに示す表示装置に供給する同一
の表示信号を示す図である。

図23は、分割の粗い表示信号から分割の細かい表示信
号へと順に並べた一連の表示信号を示す図である。

図24A〜図24Dは、本発明に係る表示装置における動画
表示の態様を示す図である。

図25は、本発明に係る表示装置において、表示内容を
指示するために用いられる表示信号にタイムコードを付
加したフォーマットを示す図である。

発明を実施するための最良の形態 §1. 本発明の基本原理本発明に係る表示装置は、多数の表示素子をマトリッ
クス状に配列することにより構成される。ここで、１つ
の表示素子は１画素を構成する。各表示素子は、電力に
よる駆動で１画素分の表示態様を変化させる機能をもっ
た素子であり、一般的な電光掲示板などでは、電球や発
光ダイオードが表示素子として用いられている。この
他、広告表示板などでは、パネル式表示素子を利用した
ものも用いられている。このパネル式表示素子は、それ
自身が発光する機能をもっているわけではないが、複数
の表示面を有しており、実際には、そのいずれか１面だ
けが提示される。通常は、モータなどの回転機構を利用
して、提示される表示面を選択することができるように
なっている。

このように、電力による駆動で１画素分の表示態様を
変化させる機能をもった表示素子を、マトリックス状に
多数配列すれば、二次元画素配列が構成されることにな
る。そこで、各画素ごとにそれぞれ表示態様を指示すれ
ば、全体として、文字や画像の表示を行うことが可能に
なる。このような表示装置において、表示解像度を向上
させるためには、画素数を増やす必要がある。ところ
が、従来は個々の画素ごとに表示態様の指示を与えてい
たため、画素数が増えれば増えるほど、与えるべき指示
の数も増え、表示動作は非効率的にならざるを得なかっ
た。

たとえば、電球を縦横に256×256個のマトリックス状
に配列して、合計65536個の電球からなる二次元画素配
列により電光掲示板を構成した場合を考えよう。このよ
うな電光掲示板の表示を制御するために従来から行われ
ている最も一般的な方法は、制御装置から全電球にそれ
ぞれ独立した電力供給路を配線しておき、各配線ごとに
電力のオン／オフを行う方法である。しかしながら、こ
のような方法では、電球の数が増えれば増えるほど、配
線の数も増加し、装置の組み立てやメンテナンスが困難
になる。そこで、個々の電球にアドレスを付与するとと
もに、このアドレスを認識することができるコントロー
ラを設け、共通の信号伝達路にアドレスを指定した表示
信号を供給する新規な手法が、前掲のPCT/JP95/00901号
明細書に開示されている。この手法を採れば、多数の電
球を共通の信号伝達路に接続すればすむので、配線は非
常に単純化される。しかも、この信号伝達路に、特定の
電球のアドレスを指定した表示信号を供給するようにす
れば、個々の電球をそれぞれ独立して制御することが可
能になる。しかしながら、この新規な手法を用いた場合
であっても、各電球ごとにそれぞれ表示信号を与えて制
御を行う必要があり、上述の例では、65536個の各電球
のそれぞれに独立した表示信号を与える制御が必要にな
る。このため、表示中の画像を書換える処理に時間がか
かり、特に、動画表示を行う場合の追従性に問題が生じ
ることになる。

本発明の基本原理は、二次元画素配列を複数のブロッ
クに分割し、各ブロックを対象とした表示信号を与え、
このブロックに所属する表示素子全体の表示態様を一括
して制御する点にある。図１は、二次元画素配列を複数
のブロックに分割する４通りの分割態様と、個々の分割
態様において得られる各ブロックについて定義されたア
ドレスを示す図である。各分割態様は、分割レベルｎに
よって示される。

図１の第１段目に示されている分割態様は、分割レベ
ルｎ＝０で示される分割態様であり、実際には、何ら分
割は行われていない。すなわち、表示装置を構成する全
画面が同一のブロックに所属しており、65536個の全電
球がこの同一ブロックに所属することになる。一方、図
１の第２段目に示されている分割態様は、分割レベルｎ
＝１で示される分割態様であり、縦横にそれぞれ２分割
ずつ、合計４分割を行ったものである。これにより、表
示装置を構成する全画面はブロックa,b,c,dの４つに分
割される。各ブロックａ〜ｄは、いずれも縦横に128×1
28個のマトリックス状に配列された16384個の電球から
構成されることになる。また、図１の第３段目に示され
ている分割態様は、分割レベルｎ＝２で示される分割態
様であり、縦横にそれぞれ４分割ずつ、合計16分割を行
ったものである。16個のブロックは、いずれも縦横に64
×64個のマトリックス状に配列された4096個の電球から
構成されることになる。更に、図１の第４段目に示され
ている分割態様は、分割レベルｎ＝３で示される分割態
様であり、縦横にそれぞれ８分割ずつ、合計64分割を行
ったものである。64個のブロックは、いずれも縦横に32
×32個のマトリックス状に配列された1024個の電球から
構成されることになる。

この図１には、分割レベルｎ＝３までしか示されてい
ないが、同様に分割数を増やしてゆけば、最終的に、分
割レベルｎ＝８で示される分割態様において、縦横にそ
れぞれ256分割が行われ、65536個のブロックが形成され
ることになる。別言すれば、この分割レベルｎ＝８の分
割態様では、１ブロックが１画素（１つの電球）に対応
することになる。なお、本明細書では、分割レベルｎの
数が大きいほど、「レベルが上」もしくは「レベルが高
い」と表現することにし、逆に、分割レベルｎの数が小
さいほど、「レベルが下」もしくは「レベルが低い」と
表現することにする。

本発明では、このように、表示装置を構成する全画面
（二次元画素配列）を複数のブロックに分割する分割態
様が複数通り定義され、各分割態様は、分解の細かさを
示す分割レベルｎによって示されることになる。原理的
には、分割の細かさが異なる複数通りの分割態様が定義
できれば、どのような定義を行ってもかまわないが、実
用上は、この図１に示す例のように、分割レベルｎで示
される分割態様として、二次元画素配列を縦横にそれぞ
れ2ⁿ分割することにより2²ⁿ個のブロックを得る分割態
様を定義し、ｎ＝1,2,…,i,…Ｎについて合計Ｎ通りの
分割態様を定義するのが好ましい。

このように、複数通りの分割態様が定義できたら、個
々の分割態様ごとにそれぞれのブロックを示すためのア
ドレスを定義する。図１に示す例では、分割レベルｎ＝
０についてはアドレスの定義は行われていないが（単一
のブロックしかないため、アドレスは不要である）、分
割レベルｎ＝１で示される分割態様において得られる４
個のブロックについては、図示のとおり、それぞれ、0
0,01,10,11なる２ビットからなるアドレスが定義されて
おり、分割レベルｎ＝２で示される分割態様において得
られる16個のブロックについては、図示のとおり、それ
ぞれ、0000,0001,0010,0011,…なる４ビットからなるア
ドレスが定義されており、分割レベルｎ＝３で示される
分割態様において得られる64個のブロックについては、
図示のとおり、それぞれ、000000,000001,…なる６ビッ
トからなるアドレスが定義されている。

結局、この図１に示す実施例では、分割レベルｎ＝ｉ
で示される分割態様において得られる2²ⁱ個のブロック
についてのアドレスを、１つ下の分割レベルｎ＝（ｉ−
１）で示される分割態様において得られる2^2(i-1)個の
ブロックを示すアドレスの下位に、00,01,10,11のうち
のいずれかを付加してなるアドレスによって示すような
アドレス定義が行われていることになる。たとえば、分
割レベルｎ＝２で示される分割態様において得られるブ
ロックe,f,g,hについてのアドレスは、１つ下の分割レ
ベルｎ＝１で示される分解態様において得られるブロッ
クａ（ブロックe,f,g,hと同じ位置を占めるブロック）
を示すアドレス“00"の下位に、それぞれ00,01,10,11を
付加したものになっている。ここで、下位にどの２ビッ
トを付加すべきかは、４つのブロックa,b,c,dに対する
アドレス定義と同様の方法で決定される。たとえば、４
つのブロックe,f,g,hの相互位置関係は、４つのブロッ
クa,b,c,dの相互位置と等価であるから、ブロックｅの
アドレスの下位２ビットは、ブロックａのアドレスと同
じ“00"とし、ブロックｆのアドレスの下位２ビット
は、ブロックｂのアドレスと同じ“01"とし、ブロック
ｇのアドレスの下位２ビットは、ブロックｃのアドレス
と同じ“10"とし、ブロックｈのアドレスの下位２ビッ
トは、ブロックｄのアドレスと同じ“11"としている。

もちろん、本発明を実施するにあたっては、必ずしも
上述のようなアドレス定義を行う必要はないが、演算負
担を軽減し、効率的な表示動作を行わせる上では、上述
のようなアドレス定義を行うのが好ましい。このような
アドレス定義を行っておけば、特定のブロックのアドレ
スから下位２ビットを削除すると、１つ下の分割レベル
の同じ位置のブロックのアドレスを得ることができる。
また、このようなアドレス定義に必要なビット数は、図
１に示すように、2nビットで示される。また、各分割レ
ベルｎにおける表示分解能、すなわち、得られるブロッ
クの総数は、図１に示されているように、2²ⁿとなる。

図２は、上述した個々の分割態様についての分割レベ
ルおよびアドレスのビット表現を示す図である。この例
では、分割レベルｎは、４ビットで表現されており、ｎ
＝０〜15までの16通りの分割態様を定義することができ
る。一方、各ブロックを示すために必要なアドレスのビ
ット数は、前述したように、個々の分割レベルごとに異
なり、一般に、分割レベルが１つ上がるごとに、アドレ
スは２ビットだけ余分に必要となる。したがって、最も
高い分割レベルｎ＝15では、30ビットものアドレスが必
要になるが、この分割レベルでは、1Gもの高精細な表示
分解能が得られることになる。

本発明では、表示内容の指示は、図３に示すような基
本フォーマットをもったコマンドを示す表示信号によっ
て与えられる。このフォーマットは、分割レベル、アド
レス、データをこの順番に羅列したものである。ここ
で、アドレスの部分のビット長は、図２に示すように、
分割レベルに基づいて決定され、分割レベルが高くなれ
ばなるほど、アドレスのビット長は長くなる。図２に示
すように、分割レベルを４ビットで表現したとすれば、
“000101"なるビット列の最初の４ビットは分割レベル
ｎ＝１を示し、残りの２ビットはアドレス“01"を示す
ことになる。したがって、この６ビットのビット列によ
り、図１の分割レベルｎ＝１のブロックｂが特定される
ことになる。一方、この図３のフォーマットの最後の構
成要素であるデータは、対象となる表示素子の表示態様
を示す情報である。たとえば、データとして“0"もしく
は“1"の１ビットの情報を割り当てることとし、“0"は
消灯、“1"は点灯を意味することにしておけば、“0001
011"なる７ビットのビット列は、分割レベル“0001"
と、アドレス“01"と、データ“1"との組み合わせから
なるコマンドとなり、「図１の分割レベルｎ＝１のブロ
ックｂに所属する表示素子（電球）をすべて点灯させ
る」という指示を示していることになる。

なお、以下、このフォーマットに基づくビット列を示
す場合には、説明の便宜上、「分割レベルを示すビット
列／アドレスを示すビット列／データを示すビット列」
というように、各ビット列の間にスラッシュを入れて表
わすことにする。たとえば、上述の７ビットのコマンド
は、本明細書中では、“0001/01/1"のように示すことに
する。もちろん、実際には、ビット列の間のスラッシュ
は存在しない。

このように、図３に示すフォーマットで記述されたコ
マンドを用いれば、任意の表示素子に対して自由に指示
を与えることが可能である。たとえば、“0000/（アド
レス無し）/1"なる５ビットのビット列からなるコマン
ドは、図１において、［分割レベルｎ＝０のブロックに
所属する電球（この表示装置の全電球）をすべて点灯さ
せる」という指示を示し、“0010/0011/0"なる９ビット
のビット列からなるコマンドは、「分割レベルｎ＝２の
ブロックｈに所属する電球をすべて消灯させる」という
指示を示し、“0011/00101/1"なる11ビットのビット列
からなるコマンドは、「分割レベルｎ＝３のブロックｉ
に所属する電球をすべて点灯させる」という指示を示す
ことになる。もちろん、このようなフォーマットで記述
されたコマンドに基づく指示を正しく実行するために
は、表示装置内にアドレスを認識し、所定の電球を点灯
もしくは消灯させるための制御を行うコントローラを用
意しておく必要がある。このようなコントローラを含ん
だ具体的な装置構成については後述する。

続いて、この図３に示すフォーマットで記述されたコ
マンドを用いることにより、表示装置を効率的に制御で
きることを実例で示そう。たとえば、図4Aに示すよう
に、８行８列に並べた合計64個の電球（画素）から構成
される表示装置において、図にハッチングを施した電球
のみを点灯させて所定のパターンを表示させる場合を考
える。従来の表示装置では、64個の電球の１つ１つに、
「点灯」もしくは「消灯」のいずれか一方の指示を与
え、この図4Aに示すような表示態様を得る必要がある。
もちろん、一旦、全電球を消灯状態にした後に、図4Aに
示すような表示態様を得るのであれば、「点灯」させる
べき35個の電球に対してのみ指示を与えればよいが、そ
れでも35通りのコマンドが必要になる。たとえば、前掲
のPCT/JP95/00901号明細書に開示された装置のように、
各電球にアドレスを割り当て、このアドレスを認識する
機能をもったコントローラを用いて各電球の表示状態を
制御するような装置の場合、所定のアドレス（64個の電
球のうちのいずれか１つを示す）と所定のデータ（たと
えば、「点灯」を示すデータ“1"）とによって構成され
るコマンドを、35通りのアドレスについて作成し、合計
35通りのコマンドを与えなければならない。

これに対し、本発明では、わずか８通りのコマンドで
図4Aに示す特定の表示態様を得ることが可能である。ま
ず、図4Bの下欄に示すように、“0001/00/1"なる分割レ
ベルｎ＝１に関するコマンドを与える。このコマンドに
より、図4Bの上欄にハッチングを施して示すように、４
分割された二次元画素配列の左上のブロックに所属する
16個の電球が一斉に点灯することになる。続いて、図4C
の下欄に示すように、“0010/0110/1"、“0010/1001/
1"、“0010/1101/1"、“0010/1110/1"なる分割レベルｎ
＝２に関するコマンドを与える。このコマンドにより、
図4Cの上欄にハッチングを施して示すように、16分割さ
れた二次元画素配列の特定の４ブロックに所属する合計
16個の電球が一斉に点灯することになる。最後に、図4D
の下欄に示すように、“0011/011110/1"、“0011/10110
1/1"、“0011/111100/1"なる分割レベルｎ＝３に関する
コマンドを与える。このコマンドにより、図4Dの上欄に
ハッチングを施して示すように、64分割された二次元画
素配列の特定の３ブロックに所属する合計３個の電球が
一斉に点灯することになる。こうして、図4B,4C,4Dにハ
ッチングを施して示したブロックに所属する合計35個の
電球が点灯され、図4Aに示す表示パターンが得られるこ
とになる。

本発明は、ある表示態様から別な表示態様に書き替え
る場合にも効果的である。たとえば、図4Aに示す表示態
様を、図5Aに示す表示態様に書き替える場合、次のよう
な処理を行えば、わずか２つのコマンドで書き替えが完
了する。まず、図5Bに示すように、“0001/00/0"なる分
割レベルｎ＝１に関するコマンドを与える。このコマン
ドにより、４分割された二次元画素配列の左上のブロッ
クに所属する16個の電球が一斉に消灯することになる。
次に、図5Cに示すように、“0011/001111/1"なる分割レ
ベルｎ＝２に関するコマンドを与える。このコマンドに
より、一旦、消灯状態になった１個の電球が、再び点灯
状態になり、図5Aに示す表示態様が得られる。

また、図5Dに示す表示態様を得る場合であれば、ま
ず、図5Eに示すように、“0000/（アドレス無し）/1"な
る分割レベルｎ＝０に関するコマンドを与え、64個の電
球のすべてを一旦点灯させ、続いて、図5Fに示すよう
に、“0010/1100/0"なる分割レベルｎ＝２に関するコマ
ンドを与え、４個の電球を消灯させればよい。

このように、本発明に係る表示装置では、分割レベル
の異なるコマンドを適宜組み合わせることにより、効率
的に指示を与えることが可能になり、書き替えに必要な
時間が短縮され、高速な表示動作が可能になる。なお、
本発明では、特定の表示態様を得るための方法は、必ず
しも１通りではなく、通常、複数とおりの方法が存在す
る。したがって、複数のコマンドからなる表示信号を供
給する場合、所定のアリゴリズムに基づいて、最も効率
的なコマンドの組み合わせを決定するのが好ましい。

また、同一の表示態様を得るために複数のコマンドを
順次供給する場合、コマンドを供給する順序は理論的に
はどのような順序にしてもかまわない。ただ、実際に
は、コマンドに基づく点灯／消灯処理を実行するために
は所定の処理時間が必要になるため、先に与えられたコ
マンドの実行時点と、後に与えられたコマンドの実行時
点との間には時間差が生じることになる。この時間差
が、人間の知覚レベルに比べて十分に小さい場合には、
どのような順序でコマンドを与えても問題はないが、人
間の知覚レベルに近い時間差を生じるような場合には、
分割レベルの低いコマンドを先に、分割レベルの高いコ
マンドを後にするのが好ましい。たとえば、図4Aに示す
表示態様を得る場合であれば、、図4B,4C,4Dの順にコマ
ンドを与えるようにするのが好ましい。このように、よ
り広い面積を先に提示し、細かな部分を後に提示すれ
ば、表示に時間差が生じている事実が知覚されにくくな
る。

さて、図２に示すように、本発明に係るフォーマット
では、分割レベルｎが大きくなればなるほど、アドレス
に必要なビット長は長くなる。このため、これまで述べ
てきた例では、個々のコマンドの全ビット長は、分割レ
ベルによって異なる。しかしながら、実用上は、コマン
ドのビット長を固定長とする方が取扱いに便利なことが
多い。このように、コマンドを固定長とする場合には、
図３に示すフォーマットにおいて、分割レベルのビット
長を固定長にするとともに、アドレスのビット長とデー
タのビット長との和を固定長にするとよい。

図６は、分割レベルのビット長を４ビットに固定する
とともに、アドレス長とデータ長との和を32ビットに固
定した場合の個々の分割態様についてのアドレス／デー
タのビット割り当てを示す図である。４ビットで表現さ
れる分割レベルは、ｎ＝０〜15もの16段階のレベルであ
り、ｎ＝15における表示分解能は1Gにも達し、実用上は
十分である。一方、アドレス／データは、両方で32ビッ
トであるため、分割レベルｎが低い場合には、十分なデ
ータ長を確保することができるが、分割レベルｎが高く
なってくると、十分なデータ長を確保することができな
くなってくる。たとえば、この図６の例では、分割レベ
ルｎ＝０では、データビットとしては32ビットという十
分なビット長が確保されているのに対し、分割レベルｎ
＝15では、データビットとしてはわずか２ビットだけし
か確保されていない。

しかしながら、この図６のようなビット割り当てを行
っても、実用上は何ら問題は生じない。別言すれば、
「アドレス長とデータ長との和を固定長にする」という
ビット割り当て方法は、人間の視覚によるパターン認識
特性に適合しているのである。まず、分割レベル０にお
いて確保されるデータ長「32ビット」は、カラー画像の
表示を行う場合にも十分な長さである。たとえば、１画
素が１つの電球ではなく、RGBの三原色を提示するため
の３個の発光ダイオードから構成されており、各発光ダ
イオードが256段階の輝度で発光する機能をもっている
としよう。この場合、RGBの三原色を用いていわゆるフ
ルカラー（1670万色）の表示が可能になるが、１色の発
光ダイオードに輝度の指示を与えるために、８ビットの
データがあればよいので、１画素の発光状態を指示する
ためには、24ビットのデータがあれば足りる。上述の
「32ビット」というデータ長は、このようなフルカラー
表示を行う上でも十分である。一方、分割レベル15にお
いて確保されるデータ長「２ビット」では、わずか４つ
の表示状態を指示することしかできない。しかしなが
ら、この分割レベル15を用いて表示する領域は、全表示
画面に比べて非常に微細な領域であり、４つの表示状態
しか選択できなくても、人間の視覚によるパターン認識
を行う上では違和感は生じないのである。

図７は、種々の分割態様を混在させた表示画面の一例
を示す図である。この表示画面のうち、左上の領域は分
割レベル１（データ長:30ビット）、右上の領域は分割
レベル２（データ長:28ビット）、左下の領域は分割レ
ベル３（データ長:26ビット）、右下の領域は分割レベ
ル４（データ長:24ビット）で表示されている。ここで
は、面積の広いブロックほど、割り当てられたデータ長
は長くなっており、より精細な色表現が可能になってお
り、逆に、面積の狭いブロックほど、割り当てられたデ
ータ長は短くなり、色表現が粗くなっていることがわか
る。この特性は、人間の視覚によるパターン認識に合致
する。すなわち、人間の目は、同一色で着色されている
広い領域についてはその色表現に敏感であるが、面積の
小さい微細な領域については鈍感になるので、分割レベ
ルの高い微小領域について短いデータ長による表現を行
っても違和感は生じないのである。

なお、この図６に示す各分割レベルのコマンドは、い
ずれも合計36ビットのビット列から構成されるが、ま
ず、最初の４ビットによって分割レベルｎが認識され、
続く32ビットのうち、先頭から2nビット目までがアドレ
スを示すビットとして認識され、残りがデータを示すビ
ットとして認識されることになる。また、この例では、
分割レベルｎを示すのに、４ビットのみを用いている
が、この分割レベルの情報は、誤認識すると後続するア
ドレスおよびデータにも影響を与える重要な情報である
ため、実用上は、エラーコードを付加したり、同じ情報
を２回繰り返したりして、冗長性をもたせた表現をする
のが好ましい。特に、分割レベルｎ＝０のコマンドや、
その他の分割レベルの低いコマンドは、表示装置の全画
面もしくは大きな領域部分に影響を与えるコマンドにな
るので、種々の方法で冗長性をもたせるようにするのが
好ましい。

§2. 具体的な表示装置の構成次に、電球を用いた電光掲示板に本発明を適用した具
体的な表示装置の実施例を説明する。まず、図８の上面
図に示すような構造（一部分は切り欠いて示してある）
をもった表示ユニット10を複数個用意する。この表示ユ
ニット10は、上面が正方形状をした構造体であり、本体
11の上面に画素パネル12が取り付けられた構造になって
いる。本体11内は、４×４に配置された合計16個の区画
に分割されており、画素パネル12にも、この区画に対応
した分割線が描かれている。ここで、１つの区画が１画
素に対応する。本体11内の各区画内には、それぞれ電球
13が配置されており、この電球13への通電を制御するこ
とにより、点灯状態／消灯状態を切り替えることができ
る。したがって、この表示ユニット10を上面から見る
と、16個の区画に分割された個々の画素パネル12の発光
／非発光状態が観測されることになる。

この表示ユニット10のひとつの特徴は、側面に種々の
電極が形成されている点である。すなわち、図８の上面
図に示されているように、左右の側面には、９個のアド
レス／データ電極14Aと３個のレベル電極14Lとが設けら
れており、正面および背面には、２個の電源電極14Pが
設けられている。図８の上面図において、左側面の９個
のアドレス／データ電極14Aと右側面の９個のアドレス
／データ電極14Aとは、それぞれ本体11内部で導通して
おり、同じく、左側面の３個のレベル電極14Lと右側面
の３個のレベル電極14Lとは、それぞれ本体11内部で導
通している。また、正面の２個の電源電極14Pと背面の
２個の電極電源14Pとは、やはりそれぞれ本体11内部で
導通している。また、図示されていないが、表示ユニッ
ト10の底面には、更に、書込電極14Wが設けられてい
る。この書込電極14Wは、この表示ユニット10に内蔵さ
れている不揮発性メモリに対して、アドレス情報を書き
込む処理を行うときに、所定の書込電圧を印加するため
に用いられる電極である。

図９は、この表示ユニット10の内部の配線図である。
この配線図に示されているように、内部には、電源電極
14Pに接続された２本の電源線21と、アドレス／データ
電極14Aに接続された９本のアドレス／データバス22
と、レベル電極14Lに接続された３本のレベルバス23が
引き回されている。また、上述したように、表示ユニッ
ト10の内部は16の画素に分割されており、１つの画素は
それぞれ１つの電球13によって構成されている（図９で
は、便宜上、16個の電球のうちの一部のみが示されてい
る）。各電球13は、いずれも、電源線21に接続されてい
るが、一端は、制御子15（たとえば、トランジスタやリ
レー）を介して接続されている。各制御子15の動作は、
コントローラ16によって制御される。コントローラ16に
は、アドレス／データバス22からのアドレスＡおよびデ
ータＤと、レベル23からのレベルＬとが与えられ、コン
トローラ16は、与えられたレベルL/アドレスＡおよびデ
ータＤと不揮発性メモリ17内に書き込まれたアドレスと
に基づいて、個々の制御子15を制御する。不揮発性メモ
リ17には、書込電極14Wから書込電圧を与えることがで
き、コントローラ16から不揮発性メモリ17へ、所定のア
ドレスを書き込む処理を行うことができる。書込電極14
Wに与えられた書込電圧は、抵抗素子18によって降圧さ
れ、コントローラ16のコントロール端子にも与えられ
る。コントローラ16は、このコントロール端子に電圧が
与えられると、不揮発性メモリ17に対する所定の書込処
理を実行するようにプログラムされている。なお、コン
トローラ16および不揮発性メモリ17に対しては、電源線
21から電力供給がなされており、動作に必要な電圧が確
保される。

図10は、上述した表示ユニット10を複数用意し、これ
により装置本体100を構成した状態を示す部分上面図で
ある。装置本体100の筐体部分は、枠部101と底板102に
よって構成されている。枠部101は、いわば額縁状のフ
レームで、この枠部101の底面に底板102が固着された構
造となっている。図10に示すように、枠部101の内側部
分に、表示ユニット10を嵌め込むようにすると、表示ユ
ニット10は、その底面が底板102によって支持された状
態となり、表示ユニット10の上面と枠部101の上面とが
ほぼ同じ面に揃うようになる。図11には、このようにし
て、筐体部分に４×４＝16個の表示ユニット10を嵌め込
んで装置本体100を構成した全体の状態が示されてお
り、この装置本体100に、電源30および制御装置40を加
えることにより、本発明に係る表示装置全体が構成され
ることになる。装置本体100は、いわば、額縁内に16枚
のタイル（表示ユニット10）を嵌め込んだ壁掛状の装置
を形成している。なお、図では、電源30および制御装置
40を別個のブロックで示してあるが、実際には、この電
源30および制御装置40も装置本体100内に埋設し、全体
を一体構造とするのが好ましい。

図８において説明したように、１つの表示ユニット10
の画素パネル12上には、４×４＝16個の画素が定義され
ており、各画素位置には、電球13が嵌め込まれている。
したがって、図11に示す表示装置の表示画面上には、16
×16＝256個の画素が定義されることになり、各画素は
それぞれ電球13の発光動作によって、所定の輝度で発光
することになる。

ここで、図10を参照すれば、互いに隣接して収容され
た表示ユニット10間で、対応する位置に形成された電極
同士がそれぞれ物理的に接触した状態になっていること
がわかる。しかも、枠部101の内側部分にも、表示ユニ
ット10と同様に、アドレス／データ電極103A,レベル電
極103L,電源電極103Pが設けられており、それぞれ、表
示ユニット10側のアドレス／データ電極14A,レベル電極
14L,電源電極14Pと接触する。したがって、図10におい
て、横方向に配置された４つの表示ユニット10を通し
て、９本のアドレス／データバス22と３本のレベルバス
23が引き回され、縦方向に配置された４つの表示ユニッ
ト10を通して、２本の電源線21が引き回されていること
になる。ここで、枠部101側において、複数箇所に設け
られたアドレス／データ電極103A,レベル電極103L,電源
電極103Pのそれぞれ対応する電極ピンを電気的に接続し
ておけば、16個の表示ユニット10に対して、共通のアド
レス／データバス22、レベルバス23、電源線21を形成す
ることができる。

続いて、この表示装置の動作について説明する。この
実施例の装置では、図11に示すように、合計で256個の
画素が設けられており、各画素ごとに、それぞれ電球13
による発光状態を制御することができる。この実施例で
は、分割レベルとして、ｎ＝０〜４の５通りの分割態様
が定義されており、分割レベル０では、図11に示されて
いる256個の画素全部を一括して指定することができ、
分割レベル４では、この256個の画素を１つずつ別々に
指定することができる。本発明の特徴は、分割レベル、
アドレス、データという組み合わせからなるコマンドに
よって、表示制御を行う点にあり、制御装置40は、この
ようなコマンドを生成し、これを表示信号として装置本
体100に供給する機能を有する。

上述のように、この実施例における分割レベルは、ｎ
＝０〜４の５通りが用意されているので、全分割レベル
を表現するには、３ビットが必要になる。３本のレベル
バス23は、この３ビットの分割レベル情報を伝送するた
めのものである。一方、９本のアドレス／データバス22
は、アドレス情報もしくはデータ情報を伝送するために
割り当てられるが、この割り当ては分割レベルによって
異なる。すなわち、分割レベルをｎとすると、９本のア
ドレス／データバス22のうち、上位の2n本はアドレスを
示すビットに割り当てられ、残りはデータを示すビット
に割り当てられる。たとえば、分割レベルｎ＝０の場
合、アドレスに割り当てられるビットはなく、全９ビッ
トがデータに割り当てられ、この９ビットのデータによ
り、電球13に対して512通りの輝度を指示することが可
能になる。分割レベルｎ＝１の場合は、上位２ビットが
アドレスに割り当てられ、残りの下位７ビットがデータ
に割り当てられる。この７ビットのデータでは、128通
りの輝度を指示することができる。ところが、最も高い
分割レベルｎ＝４になると、上位８ビットがアドレスに
割り当てられ、下位１ビットだけがデータに割り当てら
れる。この場合、電球13に対しては、点灯／消灯の二値
制御しか行うことができない。

電球13に対する個々の発光制御は、図９の回路図に示
されたコントローラ16によって行われる。コントローラ
16は、各表示ユニット10にそれぞれ１つずつ設けられた
装置であり、メモリ17内に記憶されているアドレスを参
照しながら、制御子15に所定の制御信号を与える。メモ
リ17内には、当該表示ユニット10の位置を示すアドレス
を予め書き込んでおく。この実施例では、16個の表示ユ
ニット10が４行４列に配置されているので、個々の表示
ユニット内のメモリ17には、図１のｎ＝２の欄に示すよ
うな４ビットのアドレスを予め書き込んである。たとえ
ば、２行２列目の配置された表示ユニット10内のメモリ
17には、図１に示すブロックｈと同様に、“0011"なる
アドレスが書き込まれることになる。

コントローラ16は、アドレス／データバス22およびレ
ベルバス23に、所定の表示信号（前述のフォーマットに
基づくコマンド）が与えられると、まず、レベルバス23
上のビットに基づいて、分割レベルｎを認識する。続い
て、アドレス／データバス22の上位2nビットをアドレス
として認識し、そのアドレスが自己に関連するアドレス
か否かを判断する。具体的には、分割レベルｎ＝０の場
合には、無条件で自己に関連するアドレスが指定されて
いるものと認識する。分割レベルｎ＝１の場合には、与
えられた２ビットのアドレスを、メモリ17に書き込まれ
ている４ビットのアドレスの中の上位２ビットと比較
し、両者が一致した場合には、自己に関連するアドレス
が指定されているものと認識する。また、分割レベルｎ
≧２の場合には、与えられたアドレスを構成するビット
列の上位４ビットを、メモリ17に書き込まれている４ビ
ットのアドレスと比較し、両者が一致した場合には、自
己に関連するアドレスが指定されているものと認識す
る。自己に関連するアドレスが指定されていなかった場
合には、コントローラ16はそのコマンドに対して何ら処
理は行わない。

自己に関連するアドレスが指定されていた場合には、
そのアドレスによってどの画素が指定されるかを認識す
る。具体的には、分割レベルｎ≦２の場合には、16個の
画素全部が指定されることになる。分割レベルｎ＝３の
場合には、アドレスの下位２ビットが“00"なら左上の
４画素、“01"なら右上の４画素、“10"なら左下の４画
素、“11"なら右下の４画素が指定されたことになる。
また、分割レベルｎ＝４の場合には、アドレスの下位４
ビットに基づいて、特定の１画素を指定画素として認識
する（たとえば、図１のｎ＝２の欄に示されたアドレス
定義と同様のアドレス定義に基づいて特定の１画素を認
識すればよい）。

こうして指定画素が認識されると、アドレス／データ
バス22の残りのビットとして与えられたデータに基づい
て、指定画素の表示態様を変化させる処理を行う。すな
わち、指定画素に対応する電球13の輝度をデータに基づ
いて変化させる処理を行う。具体的には、特定の制御子
15に対して、データに応じた供給電流量を電球13に対し
て供給するような制御信号を与えることになる。データ
が１ビットの場合は、オン／オフを示す制御信号である
が、データが２ビットの場合は、４通りの電流量（たと
えば、０％,25％,50％,100％）のうちのいずれかを指定
する制御信号を与えることになり、一般に、データがｋ
ビットの場合は、2^k通りのいずれかの電流量を指定する
制御信号を与えることになる。

図12は、この表示装置の画面に画像を表示した状態の
一例を示す図である。この例では、各画素は、発光／非
発光（電球の点灯／消灯）の二値状態のみをとり、図に
ハッチングを施した画素が発光状態の画素、それ以外の
画素が非発光状態の画素を示している。このように、発
光／非発光の二値状態のみによる表示を行う上では、デ
ータは１ビットだけあれば足りる。

図13は、全画素が非発光の初期状態から、図12に示す
表示態様を得るために供給すべき表示信号を示す図であ
る。この表示信号は、コマンド番号１〜10の10通りのコ
マンドから構成される。各コマンドは、３ビットの分割
レベルと、９ビットのアドレス／データから構成されて
おり、前者は３本のレベルバス23を伝送路として、後者
は９本のアドレス／データバス22を伝送路として、それ
ぞれ制御装置40から供給される。ここで、コマンド１お
よび２は、分割レベルｎ＝１のコマンドであり、アドレ
ス／データの上位２ビットがアドレスを示し、下位７ビ
ットがデータを示している。また、コマンド３は、分割
レベルｎ＝２のコマンドであり、アドレス／データの上
位４ビットがアドレスを示し、下位５ビットがデータを
示しており、コマンド４〜６は、分割レベルｎ＝３のコ
マンドであり、アドレス／データの上位６ビットがアド
レスを示し、下位３ビットがデータを示している。更
に、コマンド７〜10は、分割レベルｎ＝４のコマンドで
あり、アドレス／データの上位８ビットがアドレスを示
し、下位１ビットがデータを示している。ただ、この例
では、各画素は発光／非発光の二値状態のみをとるた
め、データに関しては、実質上、最下位の１ビットのみ
が発光／非発光を示す意味をもったデータビットとなっ
ている。

図14は、図12に示す画像が変化した状態を示す図であ
り、変化した部分は異なるハッチングで示してある。図
15は、このような変化を生じさせるために供給すべき表
示信号を示す図である。この表示信号は、コマンド番号
１〜７の７通りのコマンドから構成される。コマンド１
は、分割レベルｎ＝２のコマンドであり、アドレス／デ
ータの上位４ビットがアドレスを示し、下位５ビットが
データを示している。ただ、実質上、最下位のビット
“0"のみが意味をもったデータビットとなっており、こ
のコマンド１の実行により、アドレス“0110"で示され
るブロックに所属するすべての画素が、一旦、非発光状
態となる。続く、コマンド２および３は、分割レベルｎ
＝３のコマンドであり、アドレス／データの上位６ビッ
トがアドレスを示し、コマンド４〜７は、分割レベルｎ
＝４のコマンドであり、アドレス／データの上位８ビッ
トがアドレスを示す。これらコマンド２〜７において
も、意味をもったデータビートは最下位のビット“1"で
あり、これらのコマンドの実行により、特定の画素が発
光状態となり、図14に示す表示態様が得られることにな
る。

このように、本発明では、図12の表示態様から図14の
表示態様を得る場合、表示状態が変化した部分について
のみのコマンドを与えればよい。これは、表示画面全体
を走査して、全画素に対して所定の指示を与える従来の
手法に比べて、非常に効率的である。

なお、上述の実施例では、各画素が１つの電球によっ
て構成されていたが、各画素をRGBの三原色をそれぞれ
提示する３つの発光ダイオード素子で構成すれば、カラ
ー表示を行うことが可能である。また、上述の実施例で
は、アドレス／データバス22とレベルバス23とを用いる
ことにより、コマンドをパラレル信号として供給してい
るが、１本の伝送線上をシリアル信号として供給するこ
とも可能である。この場合は、たとえば、図３に示すフ
ォーマットのように、分割レベル／アドレス／データと
いうように、シリアル伝送するビット列の順を予め定め
ておくようにすればよい。

§3. 解像度の異なる複数の表示装置への適用本発明に係る表示装置の第１のメリットは、前述した
ように、個々の画素それぞれに表示態様を指示する必要
がないため、効率良い表示指示を行うことができ、画面
の書き替え処理などが高速化するという点にある。た
だ、本発明には、この第１のメリットに加えて、もうひ
とつ別なメリットがある。それは、解像度の異なる複数
の表示装置に対して、同一の表示信号を用いた駆動が可
能であるという点である。ここでは、この本発明の第２
のメリットについて述べる。

いま、図16Aに示すような表示装置210と、図16Bに示
すような表示装置220とが用意されているものとする。
表示装置210は、４行４列に配置された合計16個の画素
（たとえば、電球）から構成されており、表示装置220
は、２行２列に配置された合計４個の画素（電球）から
構成されている。このように、両者は解像度が異なり、
表示装置210における１画素を特定するためには、図示
されているように４ビットのアドレスが必要であるのに
対し、表示装置220における１画素を特定するために
は、図示されているように２ビットのアドレスで足り
る。

このように、互いに解像度が異なる２種類の表示装置
であっても、本発明を適用すれば、同一の表示信号で駆
動することが可能である。たとえば、図17に示すような
共通の表示信号を両表示装置210,220に与えた場合を考
える。この表示信号は、コマンド１および２から構成さ
れ、いずれのコマンドも分割レベルｎ＝１のコマンドで
ある。コマンド１はアドレス“00"で示される画素（電
球）を発光（点灯）させ、コマンド２はアドレス“11"
で示される画素を発光させるコマンドである。これらの
コマンドの実行により、表示装置210は図18Aに示すよう
な表示態様となり、表示装置220は図18Bに示すような表
示態様となる。両者は解像度が異なるものの、表示され
たパターンは全く同じになる。

要するに、図３に示すフォーマットからなる表示信号
（コマンド）は、特定のハードウエアに対しての表示態
様を示すものではなく、特定の分割態様によって形成さ
れるブロックをソフトウエア的に示すものであり、種々
のハードウエアに共通して適用できる汎用表示信号とい
うべきものになっている。たとえば、図17に示すコマン
ド１は、「画面を４等分し、左上のブロックに所属する
画素を発光させよ」という指示を示しているものであ
り、どのような解像度の表示装置に対しても共通して適
用できるコマンドになっている。したがって、図11に示
す表示装置において、制御装置40は、装置本体100の解
像度を全く考慮することなしに、表示信号を供給すれば
よい。別言すれば、装置本体100を、より解像度の高い
ハードウエアに交換しても、より解像度の低いハードウ
エアに交換しても、制御装置40は全く同一の表示信号を
供給すればよいことになる。

次に、表示装置210,220に、図19に示すような共通の
表示信号を与えた場合を考える。この表示信号は、コマ
ンド１〜６から構成され、いずれのコマンドも分割レベ
ルｎ＝２のコマンドである。たとえば、コマンド１は、
「画面を16等分し、１行２列目のブロックに所属する画
素を発光させよ」という指示を示しているものである。
表示装置210に、これらのコマンドを与えると、図20Aに
示すような表示態様が得られる。すなわち、コマンド１
〜６のアドレスで示されている合計６個の画素が発光状
態となる。これに対し、表示装置220にこれらのコマン
ドが与えられた場合は、これまで述べてきた基本動作で
は対処できない。なぜなら、分割レベルｎ＝２のコマン
ドは、画面を16等分することを前提としているのに、表
示装置220には４個の画素（電球）しか存在しないた
め、１つの電球が複数のブロックに所属することになる
ためである。

このように、指定された分割レベルによって示される
分割態様が表示素子よりも細かな分割態様であり、この
分割態様に基づいて分割すると、１つの電球の部分部分
がそれぞれ複数の異なるブロックに所属することになる
場合には、この複数のブロックに対応する各データに基
づいて単一の統合データを作成する演算を行い、この統
合データに基づいて、電球の表示態様を変化させるよう
にすればよい。たとえば、図16Bに示す表示装置220の左
上の電球は、分割レベルｎ＝２においては、アドレス
“0000",“0001",“0010",“0011"で示される４つのブ
ロックに所属する。図19の表示信号によると、この４つ
のブロックのうちの３つ（“0001",“0010",“0011"）
が発光を指示され、残りの１つ（“0000"）が非発光を
指示されている。そこで、たとえば、発光を100％、非
発光を０％と定義して、3/（３＋１）＝75％という統合
データを演算により求め、75％の輝度で電球を点灯すれ
ばよい。同様に、図16Bに示す表示装置220の左下の電球
については、25％という統合データを演算により求め、
25％の輝度で電球を点灯し、右下の電球については、50
％という統合データを演算により求め、50％の輝度で電
球を点灯すればよい。図20Bは、このような演算を行
い、所定の輝度で電球を点灯させた状態を示す図であ
る。

このように、自己の分解能よりも高い分解能をもった
表示信号が供給された場合には、上述のような統合デー
タを求める演算を行うようにすれば、どのような分解能
の表示信号が供給されても、自己の分解能に基づく表示
を行うことが可能になる。

もうひとつ別な例を示そう。たとえば、図21Aに示す
ような64画素からなる表示装置310と、図21Bに示すよう
な16画素からなる表示装置320と、図21Cに示すような４
画素からなる表示装置330と、図21Dに示すような１画素
からなる表示装置340とを用意する。そして、これら４
種類の表示装置に、図22に示すような共通の表示信号を
与えたとする。この表示信号は、分割レベルｎ＝２もし
くはｎ＝３のコマンドから構成されており、データは１
ビットで示される発光“1"あるいは非発光“0"のいずれ
かである。このような表示信号を、表示装置310に与え
れば、図21Aに示すように、アルファベットの“I"の文
字が表示される。ここで、発光状態の画素を構成する電
球は、100％の輝度で点灯している。ところが、表示装
置320では、図21Bに示すように、分割レベルｎ＝３のコ
マンドに関連した画素については統合データが演算さ
れ、発光状態の画素を構成する電球は、25％,50％,100
％のいずれかの輝度で点灯することになる。更に、表示
装置330では、図21Cに示すように、各画素ごとに統合デ
ータが演算され、発光状態の画素を構成する電球は、最
高輝度に対する1/16または7/16のいずれかの輝度で点灯
することになり、表示装置340では、図21Dに示すよう
に、唯一の電球は、最高輝度に対する16/64の輝度で点
灯することになる。別言すれば、図21Dに示す表示態様
は、図21Aに示す表示態様を全画面にわたって平均した
ものになっている。

なお、上述の例は、電球の輝度をある程度段階的に制
御できることを前提としたものであるが、電球を点灯／
消灯の二値状態にしか制御できない場合には、たとえ
ば、50％以上の輝度を示す統合データが得られた電球に
ついては点灯、それ以外の電球については消灯、という
ように予め決めておけばよい。

また、特殊な演出効果を付加するために、制御装置40
において、予め同一の画像に基づいて、分割レベルの異
なる複数の表示信号を生成しておき、これを分割の粗い
表示信号から分割の細かい表示信号へと順次供給するよ
うなことも可能である。たとえば、図23に示すような表
示信号を用意する。ここで、コマンド１は分割レベルｎ
＝０のコマンド、コマンド２〜５は分割レベルｎ＝１の
コマンド、コマンド６〜21は分割レベルｎ＝２のコマン
ド、コマンド22〜は分割レベルｎ＝３のコマンドとなっ
ている。しかも、分割レベルｎ＝０のコマンド郡、分割
レベルｎ＝１のコマンド群、分割レベルｎ＝２のコマン
ド群、…は、いずれも同一の画像に基づいて作成された
ものであり、同一の画像をそれぞれ異なる解像度で表現
したものになっている。このような表示信号を用意した
ら、まず、時刻t1においてコマンド１を供給し、時刻t2
においてコマンド２〜５を供給し、時刻t3においてコマ
ンド６〜21を供給し、時刻t4においてコマンド22〜を供
給し、…、というように、分割の粗い表示信号から分割
の細かい表示信号へと順次供給するようにすれば、画面
上では、同一の画像が最初は低解像度でぼんやりと表示
され、やがて解像度が徐々に高まってゆき、最終的に鮮
明な画像が得られる、というような特殊な演出効果が付
加されることになる。

なお、アドレス／データを固定長とした場合、前述し
たように、解像度（分割レベル）の低い表示態様では、
データ長をより長く確保することができる。図23に示す
例は、アドレス／データを固定長の７ビットとした例で
ある。このため、コマンド１では７ビットすべてをデー
タビットに割り当てることができるが、コマンド２〜５
では５ビット、コマンド６〜21では３ビット、コマンド
22〜では１ビット、というように、データビットの長さ
は徐々に減少してくる。したがって、低解像度のぼんや
りとした画像では正確な色表現が可能になり、解像度が
向上して画像が鮮明になってくるほど色表現は乏しくな
る。しかし、既に述べたように、このような性質は人間
の目によるパターン認識特性に適合しており違和感は生
じない。

また、本発明に係るフォーマットで記述された表示信
号に基づく画像は、必要に応じて、拡大、縮小、移動、
回転などの処理を容易に施すことが可能である。すなわ
ち、この表示信号は、個々の画素位置を示すアドレスの
情報を含んでいるため、直接デジタル演算の対象とする
ことができる。特に、画像を４倍に拡大したり、1/4に
縮小したりする演算は、アドレスを２ビットだけいずれ
かの方向にずらすだけの単純な処理を行うだけでよい。

§4. 動画表示への応用これまで、本発明に係る表示装置を用いて静止画を表
示する例を主として述べてきたが、本発明の表示装置
は、動画表示への利用にも適している。既に述べたよう
に、本発明の表示装置では、個々の画素を走査するとい
う処理が必要ないため、表示態様を効率的に指示するこ
とが可能である。すなわち、表示態様が部分的に変化し
た場合は、その変化部分についてのみ指示を与えれば足
り、画面の書き替えを高速に行うことが可能である。こ
れは、動画表示を行う上では非常に好都合である。

図24A〜図24Dは、本発明に係る表示装置における動画
表示の態様を示す図である。たとえば、図24Aに示すよ
うな背景画像の中を、図24Bに示すように車両が通過し
てゆく動画を表示するような場合、移動中の車両近傍の
画素に対してのみ、書き替えのためのコマンドを与える
ようにすればよい。また、図24Cおよび図24Dに示すよう
に、背景画像に文字列をスーパーインポーズし、文字列
の部分だけを逐次変えてゆくような表示を行う場合は、
文字列近傍の画素に対してのみ、書き替えのためのコマ
ンドを与えるようにすればよい。

このように、本発明に係る表示装置では、制御装置40
により、動画を構成する複数の一連の画像に基づいて、
時間的に変化があった部分についての表示信号を生成し
て供給するようにすれば、高速な動画表示が可能にな
る。

なお、§３で述べたように、与えられたコマンドが示
す分割レベルが、自己のハードウエア上の分解能よりも
細かい場合には、複数のデータを統合して単一の統合デ
ータを作成する演算を行う必要がある。ところが、動画
表示を行う場合は、統合データ作成のための十分な演算
時間が確保できない場合がある。もともと動画は、複数
枚の静止画を次々と連続表示することにより得られるも
のであり、第１の表示信号に基づいて第１の静止画を表
示し、続いて第２の表示信号に基づいて第２の静止画を
表示し、…という操作を繰り返すことにより動画の表示
が行われる。ところが、第１の表示信号として、分割レ
ベルの非常に高い表示信号が与えられ、単一の統合デー
タを作成するための演算を実行していたところ、まだ演
算が完了していないのに、第２の表示信号が与えられる
ような場合もありうる。このような場合には、もし、こ
の第２の表示信号が第１の表示信号よりも低い分割レベ
ル（粗い分割）を示していた場合には、第１の表示信号
に基づく演算を中止し、第２の表示信号に基づく表示動
作を実行するようにし、逆に、第２の表示信号の分割レ
ベルの方が高い場合には、そのまま第１の表示信号に基
づく演算を継続して表示を行い、その後で、第２の表示
信号の処理にとりかかるようにするとよい。

このような処理を行うと、時間的な変化の激しい部分
については、分割レベルの低い粗い画像が優先的に表示
されるようになり、分割レベルの高い高品質な画像は、
時間的な変化の緩慢な部分についてのみ表示されるよう
になるが、これは、人間の目によるパターン認識特性に
合致したものとなる。すなわち、人間の目は、動きの少
ない部分については、細かなパターン認識を行うことが
できるが、動きの激しい部分については、細かなパター
ン認識を行うことができない。したがって、動きの少な
い部分については、長い演算時間をかけても高品質な画
像表示を行い、動きの激しい部分については、長い演算
は避けて粗い画像表示を行うようにしても、人間の目に
とって違和感は生じない。

最後に、図３に示す基本フォーマットに、更にタイム
コードを付加した変形フォーマットを図25に示す。各コ
マンドに、このようなタイムコードを付加しておくと、
動画表示を行う場合、個々の画素間の表示タイミングを
同期させることができる。たとえば、図4Aに示すような
表示を行う場合、図4B,4C,4Dの下欄に示す合計８個のコ
マンドからなる表示信号を供給すればよいが、図4Aに示
すようなパターンを画面上に瞬時に表示するためには、
この８個のコマンドに基づく表示動作を時間的に同期さ
せる必要がある。そのために、この８個のコマンドの頭
に、同一のタイムコードを付加しておき、個々の表示素
子もしくはコントローラに共通のクロック信号を供給し
ておくようにすれば、このタイムコードで指定された時
刻に、各表示素子が同時に表示動作を実行することがで
きるようになる。

タイムコードとしては、実時間を示すコードを用いて
もよいし、相対的な時間関係を示すコードを用いてもよ
い。要するに、個々のコマンドの実行時刻を示すことが
できるコードであれば、どのようなコードであってもか
まわない。たとえば、ビデオカメラなどで入力した動画
画像を、1/60秒ごとの静止画像として記録し、タイムコ
ードとしては、1,2,3,…という静止画像の番号を示すコ
ードを用いている場合には、1/60秒おきのタイミングで
静止画像の書き替えを行えばよいことになる。もちろ
ん、各静止画像を示す表示信号としては、直前の静止画
像に対して変化した部分を示す信号を用いるだけでよ
い。

このようにタイムコードを付加しておくと、各静止画
像を表示すべき実時刻を自由に設定できるので、表示信
号の供給を必ずしもリアルタイムで行う必要はなくな
る。CPUなどの半導体素子の動作速度は年々向上してき
ており、表示信号の供給を非常に高速に行うことができ
るようになってきている。そこで、装置本体側に、コマ
ンドを蓄積するためのメモリなどを設けておけば、実際
の表示速度とは無関係に制御装置からコマンドを供給す
ることが可能になる。

また、このタイムコードは、異なる解像度をもった複
数の表示装置に対して、自己の解像度に適合したコマン
ドを選択させるために用いることも可能である。たとえ
ば、図23に示す表示信号は、既に述べたように、同一の
画像を異なる解像度で表現した表示信号である。すなわ
ち、コマンド１は分割レベルｎ＝０の解像度に対応した
表示信号であり、コマンド２〜５は分割レベルｎ＝１の
解像度に対応した表示信号であり、コマンド６〜21は分
割レベルｎ＝２の解像度に対応した表示信号であり、コ
マンド22〜は分割レベルｎ＝３の解像度に対応した表示
信号である。したがって、図21Aに示す表示装置310であ
れば、コマンド22〜を選択して分割レベルｎ＝３の解像
度でこの画像を表示するのが最も効率的であり、図21B
に示す表示装置320であれば、コマンド６〜21を選択し
て分割レベルｎ＝２の解像度でこの画像を表示するのが
最も効率的である。同様に、図21Cに示す表示装置330で
あれば、コマンド２〜５を選択して分割レベルｎ＝１の
解像度でこの画像を表示するのが最も効率的であり、図
21Dに示す表示装置340であれば、コマンド１を選択して
分割レベルｎ＝０の解像度でこの画像を表示するのが最
も効率的である。

このような場合、図23に示す一連のコマンド群に、す
べて同一のタイムコードを付加しておけばよい。そし
て、このように、同一のタイムコードを有し、かつ、互
いに異なる分割レベルを示す複数のコマンドを受けたと
きには、これら複数のコマンドの中から、自己の解像
度、すなわち、自己の表示素子配列に適合する分割レベ
ルを有するコマンドを選択し、この選択したコマンドに
基づく動作のみを実行するようにすればよい。たとえ
ば、図21Cに示す表示装置330が、このようなコマンド群
を受け取ったら、この中のコマンド２〜５のみを選択し
て、これを実行することになる。

産業上の利用分野本発明に係る表示装置は、電球、発光ダイオード、回
転パネルなどを多数配列してなる電光掲示板やディスプ
レイ装置、あるいは、多数のトランジスタをマトリック
ス状に配列した液晶ディスプレイ装置などに広く利用す
ることが可能である。

Claims

(57)【特許請求の範囲】

【請求項１】電力による駆動で１画素分の表示態様を変
化させる機能をもった表示素子を、マトリックス状に多
数配列することにより二次元画素配列を構成し、この二
次元画素配列上に情報の表示を行う表示装置において、前記二次元画素配列を構成する複数の表示素子（13）
と、これら複数の表示素子の表示態様を変化させるため
のコントローラ（16）と、を有する装置本体（100）
と、前記表示素子を駆動するための電力を供給する電源（3
0）と、前記表示素子の表示態様を指示するための表示信号を供
給する制御装置（40）と、を備え、前記二次元画素配列を複数のブロックに分割する分割態
様が複数通り定義され、各分割態様は、分割の細かさを
示す分割レベル情報によって示され、個々の分割態様ご
とにそれぞれのブロックを示すためのアドレス情報が定
義され、前記制御装置は、分割レベル情報、アドレス情報、およ
びデータ情報を含む表示信号を前記コントローラに供給
し、前記コントローラは、前記表示信号の供給を受けたとき
に、前記分割レベル情報によって示される分割態様で前
記二次元画素配列を分割したときに得られる複数のブロ
ックのうち、前記アドレス情報によって示されるブロッ
クに所属する表示素子を、前記データ情報によって示さ
れる表示態様に変化させる表示動作を実行することを特
徴とする表示装置。
【請求項２】請求項１に記載の表示装置において、分割レベルｎで示される分割態様として、二次元画素配
列を縦横にそれぞれ2ⁿ分割することにより2²ⁿ個のブロ
ックを得る分割態様を定義し、ｎ＝1,2,…,i,…Ｎにつ
いて合計Ｎ通りの分割態様を定義したことを特徴とする
表示装置。
【請求項３】請求項２に記載の表示装置において、分割レベルｎ＝１で示される分割態様において得られる
４個のブロックについては、それぞれ、00,01,10,11な
る２ビットからなるアドレスによって示し、分割レベルｎ＝ｉで示される分割態様において得られる
2²ⁱ個のブロックについては、分割レベルｎ＝（ｉ−
１）で示される分割態様において得られる2^2(i-1)個の
ブロックを示すアドレスの下位に、00,01,10,11のうち
のいずれかを付加してなるアドレスによって示すことを
特徴とする表示装置。
【請求項４】請求項３に記載の表示装置において、分割レベル情報、アドレス情報、およびデータ情報を、
それぞれビットにより表し、分割レベル情報を構成する
ビット長を固定長にするとともに、アドレス情報を構成
するビット長とデータ情報を構成するビット長との和を
固定長とし、分割レベル情報に基づいてアドレス情報を
構成するビット長の認識を行うようにしたことを特徴と
する表示装置。
【請求項５】請求項１〜４のいずれかに記載の表示装置
において、表示素子よりも細かな分割態様で二次元画素配列を分割
することにより、１つの表示素子の部分部分がそれぞれ
複数の異なるブロックに所属することになる場合には、
この複数のブロックに対応する各データ情報に基づいて
単一の統合データ情報を作成する演算を行い、この統合
データ情報に基づいて、前記表示素子の表示態様を変化
させることを特徴とする表示装置。
【請求項６】請求項５に記載の表示装置において、特定の表示素子の表示態様を変化させるために供給され
た第１の表示信号に基づいて、単一の統合データ情報を
作成する演算を実行中に、前記特定の表示素子の表示態
様を変化させるための第２の表示信号が供給され、この
第２の表示信号が前記第１の表示信号よりも粗い分割を
示していた場合には、前記第１の表示信号に基づく演算
を中止し、前記第２の表示信号に基づく表示動作を実行
することを特徴とする表示装置。
【請求項７】請求項１〜６のいずれかに記載の表示装置
において、制御装置は、分割レベル情報、アドレス情報、データ情
報、およびタイムコードを含む表示信号を供給し、コントローラは、前記表示信号の供給を受けたときに、
前記タイムコードに同期したタイミングで、表示態様を
変化させることを特徴とする表示装置。
【請求項８】請求項７に記載の表示装置において、同一のタイムコードを有し、かつ、互いに異なる分割レ
ベル情報を有する複数の表示信号の供給を受けたとき
に、コントローラは、これら複数の表示信号の中から、
二次元画素配列を構成する表示素子の数に適合する分割
レベル情報を有する表示信号を選択し、この選択した表
示信号に基づく動作のみを実行することを特徴とする表
示装置。
【請求項９】請求項１〜８のいずれかに記載の表示装置
において、制御装置が、同一の画像に基づいて、分割レベルの異な
る複数の表示信号を生成し、分割の粗い表示信号から分
割の細かい表示信号へと、これら複数の表示信号を順に
供給することを特徴とする表示装置。
【請求項１０】請求項１〜８のいずれかに記載の表示装
置において、制御装置が、動画を構成する複数の一連の画像に基づい
て、時間的に変化があった部分についての表示信号を生
成し、これをコントローラに供給することを特徴とする
表示装置。
【請求項１１】請求項１〜10のいずれかに記載の表示装
置において、表示素子（13）と、この表示素子に対する電力の供給状
態を制御する制御子（15）と、所定のアドレス情報を記
憶する記憶手段（17）と、この記憶手段に記憶されたア
ドレス情報と制御装置から供給された表示信号とに基づ
いて前記制御子を制御するコントローラ（16）と、を有
する複数の表示ユニット（10）を用意し、装置本体を前
記複数の表示ユニットにより構成し、前記各記憶手段内には、各表示ユニットごとに異なるア
ドレス情報を格納し、前記コントローラは、前記記憶手
段に記憶されたアドレス情報と前記表示信号内のアドレ
ス情報とが対応した場合に、前記表示信号内のデータ情
報に基づいて前記制御子を制御することを特徴とする表
示装置。