TWI842313B

TWI842313B - 主動元件基板

Info

Publication number: TWI842313B
Application number: TW111150829A
Authority: TW
Inventors: 呂嘉揚; 王培筠
Original assignee: 友達光電股份有限公司
Priority date: 2022-12-26
Filing date: 2022-12-30
Publication date: 2024-05-11

Abstract

一種主動元件基板，包括基板、轉接導線、第一絕緣層、第二絕緣層、第一半導體圖案、第二半導體圖案、第一連接結構、第二連接結構、第一閘極、第二閘極、第三絕緣層、第一源極/汲極以及第二源極/汲極。第一絕緣層位於轉接導線之上。第二絕緣層位於第一絕緣層之上。第一半導體圖案以及第二半導體圖案位於第一絕緣層與第二絕緣層之間。第一連接結構以及第二連接結構位於第二絕緣層之上，且電性連接至轉接導線。第一閘極以及第二閘極分別重疊於第一半導體圖案以及第二半導體圖案。

Description

主動元件基板

本發明是有關於一種主動元件基板。

微型發光二極體(micro-LED)是一種電致發光的半導體元件，具有壽命長、不易破損、反應速度快、可靠性高等優點。一般而言，在微型發光二極體顯示裝置中，會將大量的微型發光二極體轉置於畫素陣列基板上，並利用畫素陣列基板中的主動元件來控制微型發光二極體的開啟或關閉。

本發明提供一種主動元件基板，可以減少電壓衰退(IR drop)的問題。

本發明的至少一實施例提供一種主動元件基板。主動元件基板包括基板、轉接導線、第一絕緣層、第二絕緣層、第一半導體圖案、第二半導體圖案、第一連接結構、第二連接結構、第一閘極、第二閘極、第三絕緣層、第一源極/汲極以及第二源極/汲極。轉接導線位於基板之上。第一絕緣層位於轉接導線之上。第二絕緣層位於第一絕緣層之上。第一半導體圖案以及第二半導體圖案位於第一絕緣層與第二絕緣層之間。第一連接結構以及第二連接結構位於第二絕緣層之上，且分別填入貫穿第一絕緣層以及第二絕緣層的第一通孔以及第二通孔，以電性連接至轉接導線。第一閘極以及第二閘極分別重疊於第一半導體圖案以及第二半導體圖案。第三絕緣層位於第一連接結構、第二連接結構以及第二絕緣層之上。第一源極/汲極以及第二源極/汲極位於第三絕緣層之上，且分別電性連接至第一半導體圖案以及第二半導體圖案。

10,20,30,40,50,60,70:主動元件基板

100:基板

110:第一絕緣層

120:第二絕緣層

130:第三絕緣層

140:第四絕緣層

150:第五絕緣層

160:第六絕緣層

210:第一導電層

212:第一底閘極

214:轉接導線

216:第二底閘極

222:第一半導體圖案

222a,222c:第一摻雜區

222b:第一通道區

224:第二半導體圖案

224a,224c:第二摻雜區

224b:第二通道區

226:第三半導體圖案

230:第二導電層

231:第一閘極

232:第二閘極

233:第三閘極

234,244:第一連接結構

235,246:第二連接結構

236:掃描線

237:訊號線

240:第三導電層

242:電容電極

250:第四導電層

251:第一源極/汲極

252:第二源極/汲極

253:第三源極/汲極

254:第四源極/汲極

255:資料線

256:工作電壓線

260:第五導電層

262:第一導電結構

264:第二導電結構

270:第六導電層

272:第一接墊

274:第二接墊

280:導電連接結構

300:發光二極體

310:電極

320:半導體堆層

D1:第一方向

D2:第二方向

FM:發光週期

H1:第一通孔

H2:第二通孔

O1,O2,O3,O4,O5,O6,O7,O8,O9:開口

T1:第一薄膜電晶體

T2:第二薄膜電晶體

T3:第三薄膜電晶體

W1:第一寬度

W2:第二寬度

圖1A是依照本發明的一實施例的一種主動元件基板的上視示意圖。

圖1B是沿著圖1A的線A-A’的剖面示意圖。

圖2A是依照本發明的一實施例的一種主動元件基板的上視示意圖。

圖2B是沿著圖2A的線A-A’的剖面示意圖。

圖3A是依照本發明的一實施例的一種主動元件基板的上視示意圖。

圖3B是沿著圖3A的線A-A’的剖面示意圖。

圖4A是依照本發明的一實施例的一種主動元件基板的上視示意圖。

圖4B是沿著圖4A的線A-A’的剖面示意圖。

圖5是依照本發明的一實施例的一種主動元件基板的剖面示意圖。

圖6A是依照本發明的一實施例的一種主動元件基板的上視示意圖。

圖6B是沿著圖6A的線A-A’的剖面示意圖。

圖7是依照本發明的一實施例的一種主動元件基板的剖面示意圖。

圖8是依照本發明的一實施例的一種主動元件基板的第二薄膜電晶體的訊號波形圖。

圖1A是依照本發明的一實施例的一種主動元件基板10的上視示意圖。圖1B是沿著圖1A的線A-A’的剖面示意圖。須注意的是，為了方便說明，圖1A繪示了第一導電層210、第一半導體圖案222、第二半導體圖案224、第三半導體圖案226、第二導電層230、第三導電層240以及第四導電層250，並省略其他構件。

請參考圖1A與圖1B，主動元件基板10包括基板100、轉接導線214、第一絕緣層110、第二絕緣層120、第一半導體圖案222、第二半導體圖案224、第一閘極231、第二閘極232、第一連接結構234、第二連接結構235、第三絕緣層130、第一源極/汲極251以及第二源極/汲極252。在本實施例中，主動元件基板 10還包括第一底閘極212、第三半導體圖案226、第三閘極233、掃描線236、電容電極242、第四絕緣層140、第三源極/汲極253、第四源極/汲極254、資料線255、工作電壓線256、第五導電層260、第六導電層270、導電連接結構280以及發光二極體300。

基板100例如為硬質基板(rigid substrate)，且其材質可為玻璃、石英、有機聚合物或不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料)或是其他可適用的材料。然而，本發明不以此為限，在其它實施例中，基板100也可以是可撓式基板(flexible substrate)或是可拉伸基板。舉例來說，可撓式基板以及可拉伸基板的材料包括聚醯亞胺(polyimide，PI)、聚二甲基矽氧烷(polydimethylsiloxane，PDMS)、聚乙烯對苯二甲酸酯(polyethylene terephthalate，PET)、聚二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚酯(polyester，PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚碳酸酯(polycarbonate，PC)、聚胺酯(polyurethane PU)或其他合適的材料。

第一導電層210位於基板100之上，且包括第一底閘極212以及轉接導線214。第一導電層210包括單層或多層結構，且第一導電層210的材料例如包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳、上述金屬的合金或金屬的堆疊層、上述金屬的氮化物或其他低阻抗金屬材料。在一些實施例中，形成第一導電層210的方法包括：整面地沉積第一導電材料層於基板100之上，接著透過微影製程以及蝕刻製程以圖案化前述第一導電材料層，藉此形成第一導電層210。在一些實施例中，第一導電層210的厚度為20奈米至500奈米。

在本實施例中，第一導電層210直接形成於基板100上，但本發明不以此為限。在其他實施例中，第一導電層210與基板100之間還包括其他絕緣層或緩衝層。

第一絕緣層110位於第一導電層210之上，且第一導電層210位於基板100與第一絕緣層110之間。在本實施例中，第一絕緣層110位於第一底閘極212以及轉接導線214之上。在一些實施例中，透過物理氣相沉積、化學氣相沉積或其他合適的製程形成第一絕緣層110。在一些實施例中，第一絕緣層110的材料包括氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鋯、氧化鉿或其他合適的材料。在一些實施例中，第一絕緣層110的厚度為50奈米至500奈米。

第一半導體圖案222、第二半導體圖案224以及第三半導體圖案226位於第一絕緣層110之上。第一半導體圖案222、第二半導體圖案224以及第三半導體圖案226各自為單層或多層結構，且其材料包含非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料或其他合適的材料或上述材料之組合。

在本實施例中，第一半導體圖案222包括兩個第一摻雜區222a,222c以及位於兩個第一摻雜區222a,222c之間的第一通道區222b，第二半導體圖案224包括兩個第二摻雜區224a,224c 以及位於兩個第二摻雜區224a,224c之間的第二通道區224b，第三半導體圖案226包括兩個第三摻雜區(未繪出)以及位於兩個第三摻雜區之間的第三通道區(未繪出)。

在本實施例中，第一半導體圖案222、第二半導體圖案224以及第三半導體圖案226屬於相同膜層，且形成第一半導體圖案222、第二半導體圖案224以及第三半導體圖案226的方法包括：整面地沉積半導體材料層於第一絕緣層110之上，接著透過微影製程以及蝕刻製程以圖案化前述第一絕緣層110，最後利用摻雜製程定義出半導體圖案的摻雜區以及通道區。在一些實施例中，當前述半導體材料層包括非晶矽時，可選擇地透過準分子雷射退火(Excimer Laser Annealing,ELA)或其他雷射製程而於前述半導體材料層中形成多晶矽。在一些實施例中，第一半導體圖案222、第二半導體圖案224以及第三半導體圖案226各自的厚度為10奈米至100奈米。

第二絕緣層120位於第一絕緣層110、第一半導體圖案222、第二半導體圖案224以及第三半導體圖案226之上，且第一半導體圖案222、第二半導體圖案224以及第三半導體圖案226位於第一絕緣層110與第二絕緣層120之間。在一些實施例中，第二絕緣層120的材料包括氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鋯、氧化鉿或其他合適的材料。在一些實施例中，第二絕緣層120的厚度為30奈米至200奈米。

第二導電層230位於第二絕緣層120之上，且包括第一閘極231、第二閘極232、第三閘極233、第一連接結構234、第二連接結構235以及掃描線236。在本實施例中，第二閘極232以及掃描線236沿著第一方向D1延伸。第二導電層230包括單層或多層結構，且第二導電層230的材料例如包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳、上述金屬的合金或金屬的堆疊層或其他金屬材料。在一些實施例中，形成第二導電層230的方法包括：整面地沉積第二導電材料層於第二絕緣層120之上，接著透過微影製程以及蝕刻製程以圖案化前述第二導電材料層，藉此形成第二導電層230。在一些實施例中，第二導電層230的厚度為100奈米至500奈米。在一些實施例中，第二導電層230的厚度大於或等於第一絕緣層110的厚度與第一半導體圖案222(或第二半導體圖案224或第三半導體圖案226)的厚度的總和。

在本實施例中，在形成第二導電層230之前，透過蝕刻製程以形成開口O5、第一通孔H1以及第二通孔H2。第二導電層230填入開口O5、第一通孔H1以及第二通孔H2中。具體地說，開口O5、第一通孔H1以及第二通孔H2貫穿第一絕緣層110以及第二絕緣層120，其中開口O5重疊於第一底閘極212，且第一通孔H1以及第二通孔H2重疊於轉接導線214。第一閘極231填入開口O5，以電性連接至第一底閘極212。第一連接結構234以及第二連接結構235分別填入第一通孔H1以及第二通孔H2，以電性連接至轉接導線214。

在本實施例中，第一通孔H1重疊於部分的第一半導體圖案222，且第二通孔H2重疊於部分的第二半導體圖案224。在執行形成第一通孔H1以及第二通孔H2的蝕刻製程時，部分的第一半導體圖案222以及部分的第二半導體圖案224可做為遮罩，病使第一通孔H1的側壁以及第二通孔H2的側壁具有階梯結構。在本實施例中，在第一半導體圖案222上方的部分第一通孔H1以及在第二半導體圖案224上方的部分第二通孔H2具有第一寬度W1，在第一半導體圖案222下方的另一部分第一通孔H1以及在第二半導體圖案224下方的另一部分第二通孔H2具有第二寬度W2，其中第一寬度W1大於第二寬度W2。

通過使第一通孔H1以及第二通孔H2分別重疊於部分的第一半導體圖案222以及部分的第二半導體圖案224，第一連接結構234可以透過單一個第一通孔H1就將第一半導體圖案222電性連接至轉接導線214，且第二連接結構235可以透過單一個第二通孔H2就將第二半導體圖案224電性連接至轉接導線214。在本實施例中，第一連接結構234接觸第一半導體圖案222的部分頂面以及部分側面，且第二連接結構235接觸第二半導體圖案224的部分頂面以及部分側面。

第一閘極231、第二閘極232以及第三閘極233分別重疊於第一半導體圖案222的第一通道區222b、第二半導體圖案224的第二通道區224b以及第三半導體圖案226的第三通道區。在本實施例中，第一半導體圖案222的第一通道區222b位於第一閘極 231與第一底閘極212之間。

第三絕緣層130位於第二導電層230以及第二絕緣層120之上，且第二導電層230位於第二絕緣層120與第三絕緣層130之間。

第三導電層240位於第三絕緣層130之上，且包括電容電極242。電容電極242重疊於第一閘極231。在一些實施例中，電容電極242電性連接至其他訊號線(未繪出)或其他主動元件(未繪出)。第三導電層240包括單層或多層結構，且第三導電層240的材料例如包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳、上述金屬的合金或金屬的堆疊層或其他金屬材料。在一些實施例中，形成第三導電層240的方法包括：整面地沉積第三導電材料層於第三絕緣層130之上，接著透過微影製程以及蝕刻製程以圖案化前述第三導電材料層，藉此形成第三導電層240。

第四絕緣層140位於第三導電層240以及第三絕緣層130之上，且第三導電層240位於第三絕緣層130與第四絕緣層140之間。

第四導電層250位於第三絕緣層130以及第四絕緣層140之上，且包括第一源極/汲極251、第二源極/汲極252、第三源極/汲極253、第四源極/汲極254、資料線255以及工作電壓線256。在本實施例中，第一源極/汲極251、第二源極/汲極252、第三源極/汲極253、第四源極/汲極254、資料線255以及工作電壓線256 皆形成於第四絕緣層140上。在本實施例中，資料線255以及工作電壓線256沿著第二方向D2延伸，其中第二方向D2不平行於第一方向D1。第四導電層250包括單層或多層結構，且第四導電層250的材料例如包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳、上述金屬的合金或金屬的堆疊層或其他金屬材料。在一些實施例中，形成第四導電層250的方法包括：整面地沉積第四導電材料層於第四絕緣層140之上，接著透過微影製程以及蝕刻製程以圖案化前述第四導電材料層，藉此形成第四導電層250。

在本實施例中，在形成第四導電層250之前，透過蝕刻製程以形成開口O1,O2,O3,O4,O6。第四導電層250填入開口O1,O2,O3,O4,O6中。具體地說，開口O1,O2,O4,O6貫穿第二絕緣層120、第三絕緣層130以及第四絕緣層140，其中開口O1,O2重疊於第三半導體圖案226，開口O4重疊於第一半導體圖案222，且開口O6重疊於第二半導體圖案224。開口O3貫穿第三絕緣層130以及第四絕緣層140，其中開口O3重疊於第一閘極231。

第一源極/汲極251填入開口O4，以電性連接工作電壓線256至第一半導體圖案222。第二源極/汲極252填入開口O6，以電性連接第二半導體圖案224。第三源極/汲極253填入開口O1，以電性連接資料線255至第三半導體圖案226。第四源極/汲極254填入開口O2,O3，以電性連接第三半導體圖案226至第一閘極231。

在本實施例中，第一閘極231、第一底閘極212、第一半導體圖案222、第一源極/汲極251以及第一連接結構234共同組成第一薄膜電晶體T1，第二閘極232、第二半導體圖案224、第二源極/汲極252以及第二連接結構235共同組成第二薄膜電晶體T2，且第三閘極233、第三半導體圖案226、第三源極/汲極253以及第四源極/汲極254共同組成第三薄膜電晶體T3。在本實施例中，第一薄膜電晶體T1為雙閘極型薄膜電晶體，雙閘極結構可相對於頂部閘極結構提高30%~50%的電流。

在本實施例中，透過第一連接結構234、轉接導線214以及第二連接結構235將第一半導體圖案222電性連接至第二半導體圖案224，可以改善電流流經第一半導體圖案222以及第二半導體圖案224後出現電壓衰退的問題。具體地說，由於半導體材料(第一半導體圖案222以及第二半導體圖案224)的電阻率較金屬材料(第一連接結構234、轉接導線214以及第二連接結構235)的電阻率高，若直接延長第一半導體圖案222或第二半導體圖案224而使第一半導體圖案222直接連接第二半導體圖案224，則會因為電阻率過高而容易產生電壓衰退的問題。在一些實施例中，轉接導線214的片電阻為0.1Ω/μm²至50Ω/μm²。在一些實施例中，當第一薄膜電晶體T1以及第二薄膜電晶體T2都處於開啟狀態時，從第一源極/汲極251至第二源極/汲極252的電流大於1μA(例如大於或等於10μA)，且第一源極/汲極251至第二源極/汲極252的電壓衰退(IR drop)小於0.1伏特。

此外，由於轉接導線214與資料線255之間的絕緣層數量較第一半導體圖案222(或第二半導體圖案224)與資料線255之間的絕緣層數量多，因此透過第一連接結構234、轉接導線214以及第二連接結構235將第一半導體圖案222電性連接至第二半導體圖案224，可以提升從第一半導體圖案222至第二半導體圖案224的導電路徑與資料線255之間的距離，藉此降低寄生電容(Parasitic capacitance)的問題。

另外，將轉接導線214設計於第一導電層210中，可以有效的利用線路布局空間，藉此有利於設計高解析度的畫素電路。

第五絕緣層150位於第四絕緣層140以及第四導電層250之上，且第四導電層250位於第四絕緣層140與第五絕緣層150之間。

第五導電層260位於第五絕緣層150之上，且包括第一導電結構262以及第二導電結構264。第五導電層260包括單層或多層結構，且第五導電層260的材料例如包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳、上述金屬的合金或金屬的堆疊層或其他金屬材料。在一些實施例中，形成第五導電層260的方法包括：整面地沉積第五導電材料層於第五絕緣層150之上，接著透過微影製程以及蝕刻製程以圖案化前述第五導電材料層，藉此形成第五導電層260。

在本實施例中，在形成第五導電層260之前，透過蝕刻製程以形成開口O7。第五導電層260填入開口O7中。具體地說，開口O7貫穿第五絕緣層150，其中開口O7重疊於第二源極/汲極252。

第二導電結構264填入開口O7，以電性連接至第二源極/汲極252。

第六絕緣層160位於第五絕緣層150以及第五導電層260之上，且第五導電層260位於第五絕緣層150與第六絕緣層160之間。

第六導電層270位於第六絕緣層160之上，且包括第一接墊272以及第二接墊274。第六導電層270包括單層或多層結構，且第六導電層270的材料例如包括金屬氧化物(例如銦錫氧化物、銦鋅氧化物、摻氟之氧化銦)、金屬氮化物(例如氮化鈦或氮化鉬)或上述材料之組合。在一些實施例中，形成第六導電層270的方法包括：整面地沉積第六導電材料層於第六絕緣層160之上，接著透過微影製程以及蝕刻製程以圖案化前述第六導電材料層，藉此形成第六導電層270。

在本實施例中，在形成第六導電層270之前，透過蝕刻製程以形成開口O8,O9。第六導電層270填入開口O8,O9中。具體地說，開口O8,O9貫穿第六絕緣層160，其中開口O8,O9分別重疊於第二導電結構264以及第一導電結構262。

第一接墊272填入開口O9，以電性連接至第一導電結構262。第二接墊274填入開口O8，以電性連接至第二導電結構264。第二接墊274透過第二導電結構264而電性連接至第二源極/汲極 252。

發光二極體300位於第六絕緣層160之上，且接合至該第一接墊272以及第二接墊274。在本實施例中，發光二極體300與第四導電層250之間包括第五絕緣層150、第五導電層260、第六絕緣層160以及第六導電層270，但本發明不以此為限。在其他實施例中，發光二極體300與第四導電層250之間可以包括更多的絕緣層以及導電層。

發光二極體300包括半導體堆層320以及電極310。半導體堆層320包括N型半導體與P型半導體的堆疊層。在一些實施例中，N型半導體與P型半導體之間還包括發光層。兩個電極310分別形成於N型半導體與P型半導體上。

在本實施例中，發光二極體300的電極310朝向第一接墊272以及第二接墊274，且發光二極體300透過導電連接結構280(例如銲料、導電膠或其他導電材料)以覆晶接合的方式接合至第一接墊272以及第二接墊274，但本發明不以此為限。在其他實施例中，發光二極體300的電極310朝向背對第六絕緣層160的一側，且將發光二極體300黏接至第六絕緣層160後，於電極310上形成其他導電連接結構以將電極310電性連接至第一接墊272以及第二接墊274。在其他實施例中，發光二極體300的電極310分別位於半導體堆層320的相對兩側，且在將發光二極體300的其中一個電極310接合至第一接墊272以及第二接墊274中的一者之後，於另一個電極310上形成其他導電連接結構以將另一個電極310電性連接至第一接墊272以及第二接墊274中的另一者。

圖2A是依照本發明的一實施例的一種主動元件基板20的上視示意圖。圖2B是沿著圖2A的線A-A’的剖面示意圖。在此必須說明的是，圖2A和圖2B的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖2A與圖2B的主動元件基板20與圖1A與圖1B的主動元件基板10的差異在於：在主動元件基板10中，第一連接結構234以及第二連接結構235屬於第二導電層230；然而，在主動元件基板20中，第一連接結構244以及第二連接結構246屬於第三導電層240。

請參考圖2A與圖2B，第一導電層210位於基板100與第一絕緣層110之間，且包括第一底閘極212以及轉接導線214。第二導電層230位於第二絕緣層120與第三絕緣層130之間，且包括第一閘極231、第二閘極232、第三閘極233以及掃描線236。第三導電層240位於第三絕緣層130與第四絕緣層140之間，且包括電容電極242、第一連接結構244以及第二連接結構246。第四導電層250位於第四絕緣層140與第五絕緣層150之間，且包括第一源極/汲極251、第二源極/汲極252、第三源極/汲極253、第四源極/汲極254、資料線255以及工作電壓線256。第五導電層 260位於第五絕緣層150以及第六絕緣層160之間，且包括第一導電結構262以及第二導電結構264。第六導電層270位於第六絕緣層160上，且包括第一接墊272以及第二接墊274。

在本實施例中，在形成第二導電層230之後，可以用第二導電層230為遮罩，對第一半導體圖案222、第二半導體圖案224以及第三半導體圖案226進行摻雜製程，以定義出摻雜區與通道區。第一半導體圖案222的第一通道區222b、第二半導體圖案224的第二通道區224b以及第三半導體圖案226的第三通道區皆重疊於第二導電層230。由於第二導電層230沒有遮蔽第一摻雜區222c以及第二摻雜區224a，因此可以確保第一半導體圖案222接觸第一連接結構244的部分以及第二半導體圖案224接觸第二連接結構246的部分可以在前述摻雜製程中被摻雜。

在本實施例中，在形成第三導電層240之前，透過蝕刻製程以形成第一通孔H1以及第二通孔H2。第三導電層240填入第一通孔H1以及第二通孔H2中。具體地說，第一通孔H1以及第二通孔H2貫穿第一絕緣層110、第二絕緣層120以及第三絕緣層130，其中第一通孔H1以及第二通孔H2重疊於轉接導線214。第一連接結構244以及第二連接結構246分別填入第一通孔H1以及第二通孔H2，以電性連接至轉接導線214。

在本實施例中，在第一半導體圖案222上方的部分第一通孔H1以及在第二半導體圖案224上方的部分第二通孔H2具有第一寬度W1，在第一半導體圖案222下方的另一部分第一通孔 H1以及在第二半導體圖案224下方的另一部分第二通孔H2具有第二寬度W2，其中第一寬度W1大於第二寬度W2。

通過使第一通孔H1以及第二通孔H2分別重疊於部分的第一半導體圖案222以及部分的第二半導體圖案224，第一連接結構244可以透過單一個第一通孔H1就將第一半導體圖案222電性連接至轉接導線214，且第二連接結構246可以透過單一個第二通孔H2就將第二半導體圖案224電性連接至轉接導線214。在本實施例中，第一連接結構244接觸第一半導體圖案222的部分頂面以及部分側面，且第二連接結構246接觸第二半導體圖案224的部分頂面以及部分側面。

圖3A是依照本發明的一實施例的一種主動元件基板30的上視示意圖。圖3B是沿著圖3A的線A-A’的剖面示意圖。在此必須說明的是，圖3A和圖3B的實施例沿用圖2A和圖2B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖3A與圖3B的主動元件基板30與圖2A與圖2B的主動元件基板20的差異在於：主動元件基板20的轉接導線214延伸經過資料線255的下方。

請參考圖3A與圖3B，在本實施例中，由於轉接導線214屬於第一導電層210，可以更有效的利用線路布局空間，藉此有利於設計高解析度的畫素電路。舉例來說，資料線255可以設置於轉接導線214的上方，使資料線255部分重疊於轉接導線214。

雖然在本實施例中，第一連接結構244以及第二連接結構246屬於第三導電層240，但本發明不以此為限。在其他實施例中，第一連接結構以及第二連接結構屬於第二導電層230。

圖4A是依照本發明的一實施例的一種主動元件基板40的上視示意圖。圖4B是沿著圖4A的線A-A’的剖面示意圖。在此必須說明的是，圖4A和圖4B的實施例沿用圖2A和圖2B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖4A與圖4B的主動元件基板40與圖2A與圖2B的主動元件基板20的差異在於：主動元件基板20的第二導電層230更包括訊號線237。

請參考圖4A與圖4B，第二閘極232、掃描線236以及訊號線237沿著第一方向D1延伸。轉接導線214延伸經過訊號線237的下方。在本實施例中，由於轉接導線214屬於第一導電層210，可以更有效的利用線路布局空間，藉此有利於設計高解析度的畫素電路。舉例來說，訊號線237可以設置於轉接導線214的上方，使訊號線237部分重疊於轉接導線214。在本實施例中，訊號線237位於第一連接結構244以及第二連接結構246之間。

雖然在本實施例中，第一連接結構244以及第二連接結構246屬於第三導電層240，但本發明不以此為限。在其他實施例中，第一連接結構以及第二連接結構屬於第二導電層230，且訊號線237位於前述第一連接結構以及前述第二連接結構之間。

圖5是依照本發明的一實施例的一種主動元件基板50的剖面示意圖。在此必須說明的是，圖5的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖5的主動元件基板50與圖1A與圖1B的主動元件基板10的差異在於：主動元件基板50的第一導電層210更包括第二底閘極216。

請參考圖5，第二半導體圖案224的第二通道區224b位於第二閘極232與第二底閘極216之間。在本實施例中，第一薄膜電晶體T1以及第二薄膜電晶體T2皆為雙閘極型薄膜電晶體，雙閘極結構可相對於頂部閘極結構提高30%~50%的電流。

圖6A是依照本發明的一實施例的一種主動元件基板60的上視示意圖。圖6B是沿著圖6A的線A-A’的剖面示意圖。在此必須說明的是，圖6A和圖6B的實施例沿用圖5的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖6A與圖6B的主動元件基板60與圖5的主動元件基板50的差異在於：主動元件基板60的第二薄膜電晶體T2為底部閘極型薄膜電晶體。

請參考圖6A與圖6B，在本實施例中，第一導電層210包括第二底閘極216(也可直接稱為第二閘極)，且第二導電層230不包括第二閘極。

圖7是依照本發明的一實施例的一種主動元件基板70的剖面示意圖。在此必須說明的是，圖7的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖7的主動元件基板70與圖1A與圖1B的主動元件基板10的差異在於：主動元件基板70更包括保護層170以及封裝層180。

請參考圖7，保護層170環繞發光二極體300的電極310與第一接墊272之間的接點以及電極310與第二接墊274之間的接點。舉例來說，保護層170環繞導電連接結構280。在一些實施例中，保護層170包括黑色材料。封裝層180位於保護層170以及發光二極體300上。

圖8是依照本發明的一實施例的一種主動元件基板的第二薄膜電晶體的訊號波形圖。在本實施例中，主動元件基板的結構可以參考圖1A至圖7中的任一實施例。以下採用圖1A與圖1B的主動元件基板10為例進行說明。

一般而言，無機發光二極體的操作電流(大於1μA)以及亮度皆明顯大於有機發光二極體的操作電流(小於0.1μA)以及亮度。尤其是紅色的無機發光二極體，通常需要40μA以上的瞬間電流。為了避免無機發光二極體顯示裝置的顯示畫面的亮度太高，需要降低無機發光二極體在一個發光週期內的發光時間。具體來說，有機發光二極體的發光時間在一個發光週期內的佔比很高，但無機發光二極體的發光時間在一個發光週期內的佔比很低。

請參考圖1A、圖1B以及圖8，通過第二薄膜電晶體T2設置，可以藉由脈衝訊號來控制發光二極體300的發光時間，藉此縮短發光二極體300的發光時間在一個發光週期FM內的佔比。具體地說，在一個發光週期FM內(即開啟第一薄膜電晶體T1一次以及關閉第一薄膜電晶體T1的時間內)，重複多次開啟與關閉第二薄膜電晶體T2，藉此縮短發光二極體300的發光時間，進而避免顯示畫面的亮度太高的問題。流經第二薄膜電晶體T2的電流訊號如圖8所示。

綜上所述，透過第一連接結構、轉接導線以及第二連接結構將第一半導體圖案電性連接至第二半導體圖案，可以改善電流流經第一半導體圖案以及第二半導體圖案後出現電壓衰退的問題。此外，由於轉接導線與資料線之間的距離較遠，因此透過第一連接結構、轉接導線以及第二連接結構將第一半導體圖案電性連接至第二半導體圖案，可以降低寄生電容的問題。

10:主動元件基板