TWI796200B

TWI796200B - 主動元件基板

Info

Publication number: TWI796200B
Application number: TW111114104A
Authority: TW
Inventors: 廖柏詠; 何毅達
Original assignee: 友達光電股份有限公司
Priority date: 2021-07-13
Filing date: 2021-07-13
Publication date: 2023-03-11
Also published as: TW202303919A

Abstract

一種主動元件基板，包括基板、第一半導體層、閘極絕緣層、第一閘極、第一源極、第一汲極以及遮蔽電極。第一半導體層包括依序連接的第一重摻雜區、第一輕摻雜區、通道區、第二輕摻雜區以及第二重摻雜區。第一閘極位於閘極絕緣層上，且重疊於通道區。第一源極電性連接至第一重摻雜區。第一汲極電性連接至第二重摻雜區。遮蔽電極在基板的法線方向上重疊於第二輕摻雜區。

Description

主動元件基板

本發明是有關於一種主動元件基板。

一般而言，電子裝置中都包含有許多的半導體元件。舉例來說，顯示裝置中常包含有許多薄膜電晶體，這些薄膜電晶體利用在基板上沉積各種不同的薄膜（例如半導體、金屬、介電層等）來形成。在顯示裝置中，薄膜電晶體可以設置於畫素結構中，也可設置於驅動電路中。

隨著科技的進步，各種製程技術的臨界尺寸（Critical size）逐漸縮小。為了製作出更小的薄膜電晶體，薄膜電晶體的不同電極之間的距離也逐漸縮小，這增加了不同電極之間的電場對薄膜電晶體的品質產生的負面影響。

本發明提供一種主動元件基板，能改善主動元件出現熱載子效應的問題。

本發明的至少一實施例提供一種主動元件基板。主動元件基板包括基板、第一半導體層、閘極絕緣層、第一閘極、第一源極、第一汲極以及遮蔽電極。第一半導體層位於基板上，且包括依序連接的第一重摻雜區、第一輕摻雜區、通道區、第二輕摻雜區以及第二重摻雜區。閘極絕緣層位於第一半導體層上。第一閘極位於閘極絕緣層上，且在基板的一法線方向上重疊於第一半導體層的通道區。第一源極電性連接至第一半導體層的第一重摻雜區。第一汲極電性連接至第一半導體層的第二重摻雜區。第一主動元件包括第一半導體層、第一閘極、第一源極以及第一汲極。遮蔽電極在基板的法線方向上重疊於第一半導體層的第二輕摻雜區，其中遮蔽電極為浮置電極。

本發明的至少一實施例提供一種主動元件基板。主動元件基板包括基板、半導體圖案、閘極絕緣層、第一導電層、第一介電層、遮蔽電極、第二介電層以及第二導電層。半導體圖案位於基板上，且包括第一半導體層。第一半導體層包括依序連接的第一重摻雜區、第一輕摻雜區、通道區、第二輕摻雜區以及第二重摻雜區。閘極絕緣層形成於半導體圖案上。第一導電層形成於閘極絕緣層上，且包括第一閘極。第一閘極在基板的法線方向上重疊於第一半導體層的通道區。第一介電層形成於第一導電層以及閘極絕緣層上。遮蔽電極形成於第一介電層上，且在基板的法線方向上重疊於第一半導體層的第二輕摻雜區。第二介電層形成於第一介電層以及遮蔽電極上。第二導電層形成於第二介電層上，且包括第一源極以及第一汲極。第一源極電性連接至第一半導體層的第一重摻雜區。第一汲極電性連接至第一半導體層的第二重摻雜區。

基於上述，藉由遮蔽電極的設置，第二重摻雜區與第一閘極之間的電場可以被遮蔽電極分散，藉此能改善主動元件出現熱載子效應的問題。

圖1A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖1B是圖1A的線A-A’的剖面示意圖。

請參考圖1A與圖1B，主動元件基板10包括基板100、半導體圖案110、閘極絕緣層120、第一導電層130、第一介電層140、輔助導電層150、第二介電層160以及第二導電層170。在本實施例中，第一主動元件T1位於基板100上，且包括第一半導體層112、第一閘極132、第一源極172以及第一汲極174。

基板100的材料包括玻璃、石英、有機聚合物、或是不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料）或是其他可適用的材料。緩衝層102形成於基板100上。緩衝層102例如包括單層或多層絕緣層。

半導體圖案110包括第一半導體層112。在本實施例中，半導體圖案110還包括第一電容電極C1。半導體圖案110位於基板100上。在一些實施例中，半導體圖案110形成於緩衝層102上。舉例來說，第一半導體層112以及第一電容電極C1直接沉積於緩衝層102上。在一些實施例中，半導體圖案110的材料包括非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物或是其他合適的材料、或上述之組合）、三五族化合物半導體或其他合適的材料或上述材料之組合。

第一半導體層112為經摻雜的半導體層，且包括依序連接的第一重摻雜區112A、第一輕摻雜區112B、通道區112C、第二輕摻雜區112D以及第二重摻雜區112E。通道區112C位於第一輕摻雜區112B以及第二輕摻雜區112D之間，第一輕摻雜區112B位於第一重摻雜區112A以及通道區112C之間，且第二輕摻雜區112D位於第二重摻雜區112E以及通道區112C之間。第一重摻雜區112A以及第二重摻雜區112E的摻雜濃度大於第一輕摻雜區112B以及第二輕摻雜區112D的摻雜濃度，且第一輕摻雜區112B以及第二輕摻雜區112D的摻雜濃度大於通道區112C的摻雜濃度。第一半導體層112為P型半導體或N型半導體。

第一電容電極C1為經摻雜的半導體，且第一電容電極C1的摻雜濃度例如約等於第一重摻雜區112A以及第二重摻雜區112E的摻雜濃度。

閘極絕緣層120形成於半導體圖案110上。在本實施例中，閘極絕緣層120形成於第一半導體層112、第一電容電極C1以及緩衝層102上。舉例來說，閘極絕緣層120直接沉積於第一半導體層112以及緩衝層102上。閘極絕緣層120的材料例如包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁、其他合適的材料、或上述至少二種材料的堆疊層）、有機材料或其他合適的材料或上述之組合。在本實施例中，閘極絕緣層120的厚度t1為50奈米至150奈米。

第一導電層130包括第一閘極132。在本實施例中，第一導電層130還包括第二電容電極C2。第一導電層130形成於閘極絕緣層120上。舉例來說，第一閘極132與第二電容電極C2直接沉積於閘極絕緣層120上，且直接接觸閘極絕緣層120的上表面。第一導電層130的材料包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、前述金屬的合金或前述金屬之堆疊層或其他導電材料。第一閘極132在基板100的法線方向ND上重疊於第一半導體層112的通道區112C。在一些實施例中，第一半導體層112的第一輕摻雜區112B以及第二輕摻雜區112D的形成方法包括以第一閘極132為罩幕而進行離子植入製程，因此，第一閘極132在法線方向ND上對齊第一半導體層112的通道區112C。另外，圖1A省略繪示了連接至第一閘極132的訊號線。在一些實施例中，連接至第一閘極132的訊號線（未示出）與第一閘極132皆屬於第一導電層130，且兩者連成一體，但本發明不以此為限。在其他實施例中，連接至第一閘極132的訊號線（未示出）與第一閘極132屬於不同導電層，且透過貫穿一層以上的絕緣層的通孔而彼此相連。

第二電容電極C2在基板100的法線方向ND上重疊於第一電容電極C1。

在一些實施例中，第一導電層130除了第一閘極132以及電容電極C2之外還包括其他導電結構，例如訊號線或其他電極。

第一介電層140形成於第一導電層130以及閘極絕緣層120上。在一些實施例中，第一介電層140直接沉積於第一導電層130以及閘極絕緣層120上，且直接接觸第一閘極132的上表面以及閘極絕緣層120的上表面。第一介電層140的材料例如包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁、其他合適的材料、或上述至少二種材料的堆疊層）、有機材料或其他合適的材料或上述之組合。在本實施例中，第一介電層140的厚度t2為50奈米至300奈米。

輔助導電層150包括遮蔽電極152。在本實施例中，輔助導電層150還包括第三電容電極C3。輔助導電層150形成於第一介電層140上。舉例來說，遮蔽電極152以及第三電容電極C3直接沉積於第一介電層140上，並直接接觸第一介電層140的上表面。遮蔽電極152在基板100的法線方向ND上重疊於第一半導體層112的第二輕摻雜區112D。在一些實施例中，遮蔽電極152在基板100的法線方向ND上完全覆蓋第二輕摻雜區112D。在本實施例中，遮蔽電極152與第一半導體層112的第二輕摻雜區112D之間的垂直距離D1為100奈米至450奈米。輔助導電層150的材料與第一導電層130的材料相同或不同。在本實施例中，輔助導電層150的材料與第一導電層130的材料相同，且包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、前述金屬的合金或前述金屬之堆疊層或其他導電材料。

在本實施例中，遮蔽電極152為浮置電極。換句話說，在本實施例中，遮蔽電極152未連接至訊號線，且未直接施加任何電壓至遮蔽電極152。

第三電容電極C3在基板100的法線方向ND上重疊於第一電容電極C1以及第二電容電極C2。

在一些實施例中，輔助導電層150除了遮蔽電極152以及第三電容電極C3之外還包括其他導電結構，例如訊號線或其他電極。

在本實施例中，由於遮蔽電極152與第三電容電極C3形成於相同導電層，藉此能節省製程所需的光罩數量。

在本實施例中，第二介電層160形成於第一介電層140以及輔助導電層150上。舉例來說，第二介電層160直接沉積於第一介電層140、遮蔽電極152以及第三電容電極C3上，並直接接觸第一介電層140的上表面、遮蔽電極152的上表面以及第三電容電極C3的上表面。第二介電層160的材料例如包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鋁、其他合適的材料、或上述至少二種材料的堆疊層）、有機材料或其他合適的材料或上述之組合。在本實施例中，第二介電層160的厚度t3為50奈米至600奈米。

第二導電層170包括第一源極172以及第一汲極174。第二導電層170形成於第二介電層160上。舉例來說，第一源極172以及第一汲極174直接沉積於第二介電層160上，並直接接觸第二介電層160的上表面。第二導電層170與輔助導電層150的材料相同或不同。在本實施例中，第二導電層170與輔助導電層150的材料不同，且第二導電層170包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、前述金屬的合金或前述金屬之堆疊層或其他導電材料。

第一源極172電性連接至第一半導體層112的第一重摻雜區112A。在本實施例中，第一源極172通過閘極絕緣層120的通孔TH1、第一介電層140的通孔TH2以及第二介電層160的通孔TH3而電性連接至第一重摻雜區112A。在本實施例中，通孔TH1、通孔TH2以及通孔TH3彼此完全重疊，但本發明不以此為限。在其他實施例中，通孔TH1、通孔TH2以及通孔TH3可以彼此部分重疊。

第一汲極174電性連接至第一半導體層112的第二重摻雜區112E。在本實施例中，第一汲極174通過閘極絕緣層120的通孔TH4、第一介電層140的通孔TH5以及第二介電層160的通孔TH6而電性連接至第一重摻雜區112E。在本實施例中，通孔TH4、通孔TH5以及通孔TH6彼此完全重疊，但本發明不以此為限。在其他實施例中，通孔TH4、通孔TH5以及通孔TH6可以彼此部分重疊。

在本實施例中，在對第一閘極132以及第一汲極174施加電壓時，第一重摻雜區112E與第一閘極132之間會形成電場（如圖式中虛線箭頭所示）。在本實施例中，遮蔽電極152可用於分散第一重摻雜區112E與第一閘極132之間的電場，使第一重摻雜區112E與第一閘極132之間的電場減小，藉此改善熱載子效應（hot carrier effect）對第一主動元件T1造成的影響，避免第一主動元件T1因為熱載子效應而劣化。在一些實施例中，無論第一主動元件T1為P型薄膜電晶體或N型薄膜電晶體，遮蔽電極152皆可用於分散半導體層與閘極之間的電場，藉此改善熱載子效應對第一主動元件T1造成的影響。

鈍化層180形成於第二導電層170上，且覆蓋第一主動元件T1。

基於上述，藉由遮蔽電極152的設置，第一主動元件T1之熱載子效應可以被減輕，藉此改善了第一主動元件T1的劣化問題。此外，藉由使遮蔽電極152與第三電容電極C3形成於相同導電層，可以節省裝置的製造成本。

圖2A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖2B是圖2A的線B-B’的剖面示意圖。圖2C是圖2A的線C-C’的剖面示意圖。

在此必須說明的是，圖2A至圖2C的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖2A至圖2C，在本實施例中，主動元件基板20包括基板100、半導體圖案110、閘極絕緣層120、第一導電層130、第一介電層140、輔助導電層150、第二介電層160以及第二導電層170。在本實施例中，第一主動元件T1以及第二主動元件T2位於基板100上。第一主動元件T1包括第一半導體層112、第一閘極132、第一源極172以及第一汲極174。第二主動元件T2包括第二半導體層114、第二閘極134、第二源極176以及第二汲極178。

在本實施例中，半導體圖案110包括第一半導體層112以及第二半導體層114。

第二半導體層114為經摻雜的半導體層，且包括依序連接的第一重摻雜區114A、第一輕摻雜區114B、通道區114C、第二輕摻雜區114D以及第二重摻雜區114E。通道區114C位於第一輕摻雜區114B以及第二輕摻雜區114D之間，第一輕摻雜區114B位於第一重摻雜區114A以及通道區114C之間，且第二輕摻雜區114D位於第二重摻雜區114E以及通道區114C之間。第一重摻雜區114A以及第二重摻雜區114E的摻雜濃度大於第一輕摻雜區114B以及第二輕摻雜區114D的摻雜濃度，且第一輕摻雜區114B以及第二輕摻雜區114D的摻雜濃度大於通道區114C的摻雜濃度。第一半導體層114為P型半導體或N型半導體。

雖然在本實施例中，第一半導體層112以及第二半導體層114屬於相同膜層（皆屬於半導體圖案110），且為同時形成，但本發明不以此為限。在其他實施例中，第一半導體層112以及第二半導體層114包括不同材料，且第一半導體層112以及第二半導體層114屬於不同膜層（即半導體圖案110包括第一半導體層112，但半導體圖案110不包括第二半導體層114，換句話說，第一半導體層112與第二半導體層114可藉由不同圖案化製程所形成）。

第一導電層130包括第一閘極132以及第二閘極134。第二閘極134在基板100的法線方向ND上重疊於第二半導體層114。在一些實施例中，第二半導體層114的第一輕摻雜區114B以及第二輕摻雜區114D的形成方法包括以第二閘極134為罩幕而進行離子植入製程，因此，第二閘極134在法線方向ND上對齊第二半導體層114的通道區114C。

在本實施例中，第一導電層130還包括掃描線SL。掃描線SL連接第二閘極134。

第二導電層170包括第一源極172、第一汲極174、第二源極176以及第二汲極178。

第二源極176電性連接至第二半導體層114的第一重摻雜區114A。在本實施例中，第二源極176通過閘極絕緣層120的通孔TH7、第一介電層140的通孔TH8以及第二介電層160的通孔TH9而電性連接至第一重摻雜區114A。在本實施例中，通孔TH7、通孔TH8以及通孔TH9彼此完全重疊，但本發明不以此為限。在其他實施例中，通孔TH7、通孔TH8以及通孔TH9可以彼此部分重疊。

第二汲極178電性連接至第二半導體層114的第二重摻雜區114E。在本實施例中，第二汲極178通過閘極絕緣層120的通孔TH10、第一介電層140的通孔TH11以及第二介電層160的通孔TH12而電性連接至第一重摻雜區114E。在本實施例中，通孔TH10、通孔TH11以及通孔TH12彼此完全重疊，但本發明不以此為限。在其他實施例中，通孔TH10、通孔TH11以及通孔TH12可以彼此部分重疊。

第二汲極178電性連接至第一閘極132。舉例來說，第二通過位於第一介電層140的通孔TH13以及第二介電層160的通孔TH14而電性連接至第一閘極132。在本實施例中，通孔TH13以及通孔TH14彼此完全重疊，但本發明不以此為限。在其他實施例中，通孔TH13以及通孔TH14可以彼此部分重疊。

在本實施例中，第二導電層170還包括資料線DL以及訊號線VL。資料線DL連接第二源極176，訊號線VL連接第一源極172。

鈍化層180形成於第二導電層170上，且覆蓋第一主動元件T1以及第二主動元件T2。

電極PE位於鈍化層180上，且通過鈍化層180的開口O而電性連接至第一主動元件T1的第一汲極174。電極PE例如可用於控制液晶、發光二極體、感光元件或其他電子元件。

在本實施例中，遮蔽電極152在基板100的法線方向ND上重疊於第一半導體層112的第二輕摻雜區112D以及第一閘極132。部分第一閘極132位於遮蔽電極152與第一半導體層112之間。因此，遮蔽電極152除了可以改善熱載子效應對第一主動元件T1造成的影響之外，還可以用於增加第一主動元件T1中的電容。

圖3A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖3B是圖3A的線D-D’的剖面示意圖。

在此必須說明的是，圖3A和圖3B的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖3A與圖3B，主動元件基板30的遮蔽電極152在基板100的法線方向ND上重疊於第一半導體層112的第一輕摻雜區112B、通道區112C、第二輕摻雜區112D以及第一閘極132。在本實施例中，遮蔽電極152除了可以改善熱載子效應對第一主動元件T1造成的影響之外，還可以用於增加第一主動元件T1中的電容（遮蔽電極152與第一閘極132之間的電容）。

在本實施例中，遮蔽電極152自第二輕摻雜區112D上方延伸至第一輕摻雜區112B上方，藉此增加遮蔽電極152與第一閘極132之間的重疊面積。基於此，遮蔽電極152與第一閘極132之間的電容得以提升。

圖4A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖4B是圖4A的線E-E’的剖面示意圖。

在此必須說明的是，圖4A和圖4B的實施例沿用圖4A和圖4B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖4A與圖4B，在主動元件基板40中，第二導電層170包括遮蔽電極173，且第二導電層170形成於第二介電層160上。舉例來說，第一源極172、遮蔽電極173以及第一汲極174直接沉積於第二介電層160上，並直接接觸第二介電層160的上表面。第二導電層170與第一導電層130的材料相同或不同。第一源極172、遮蔽電極173以及第一汲極174為相同導電層，且同時形成。遮蔽電極173分離於第一源極172以及第一汲極174。遮蔽電極173位於第一源極172與第一汲極174之間。遮蔽電極173與第一源極172之間的水平間距HD1視圖案化製程時所使用的工具的曝光極限（或稱臨界尺寸（Critical Dimension；CD））而定。舉例來說，水平間距HD1大於或等於前述曝光極限與通道區112C長度的合，且遮蔽電極173與第一汲極174之間的水平間距HD2大於或等於前述曝光極限。在一些實施例中，遮蔽電極173與第一源極172之間的水平間距HD1大於遮蔽電極173與第一汲極174之間的水平間距HD2。

遮蔽電極173在基板100的法線方向ND上重疊於第一半導體層112的第二輕摻雜區112D。在一些實施例中，遮蔽電極173在基板100的法線方向ND上完全覆蓋第二輕摻雜區112D。在本實施例中，遮蔽電極173與第一半導體層112的第二輕摻雜區112D之間的垂直距離D1’為100奈米至1000奈米。在本實施例中，遮蔽電極173為浮置電極。換句話說，在本實施例中，遮蔽電極173未連接至其他訊號線，且未直接施加任何電壓至遮蔽電極173。

基於上述，藉由遮蔽電極173的設置，第一主動元件T1之熱載子效應可以被減輕，藉此改善了第一主動元件T1的劣化問題。此外，藉由使第一源極172、遮蔽電極173以及第一汲極174形成於相同導電層，能節省製程所需的光罩數量。

圖5A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖5B是圖5A的線F-F’的剖面示意圖。

在此必須說明的是，圖5A和圖5B的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖5A與圖5B，在主動元件基板50中，遮蔽電極152電性連接至第一汲極174。

第一汲極174通過依序相連的閘極絕緣層120的通孔TH4、第一介電層140的通孔TH5以及第二介電層160的通孔TH6而電性連接至第一重摻雜區112E。在本實施例中，通孔TH6在基板100的法線方向ND上重疊於通孔TH5以及通孔TH4，且通孔TH6的尺寸大於通孔TH5的尺寸以及通孔TH4的尺寸。

在一些實施例中，部分遮蔽電極152位於第一介電層140與通孔TH6之間。在一些實施例中，形成通孔TH4、通孔TH5以及通孔TH6的方法例如是在第二介電層160上形成一罩幕層，該罩幕層具有尺寸對應於通孔TH6的開口，且該開口部分重疊於遮蔽電極152。基於前述開口蝕刻第二介電層160、第一介電層140以及閘極絕緣層120，由於遮蔽電極152可保護位於其下面之第一介電層140以及閘極絕緣層120，蝕刻製程所形成之第二介電層160的通孔TH6的尺寸大於第一介電層140的通孔TH5的尺寸以及閘極絕緣層120的通孔TH4的尺寸

基於上述，藉由遮蔽電極152的設置，第一主動元件T1之熱載子效應可以被減輕，藉此改善了第一主動元件T1的劣化問題。。

圖6A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖6B是圖6A的線G-G’的剖面示意圖。

在此必須說明的是，圖6A和圖6B的實施例沿用圖5A和圖5B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖6A與圖6B，主動元件基板60的遮蔽電極152在基板100的法線方向ND上重疊於第一半導體層112的第一輕摻雜區112B、通道區112C、第二輕摻雜區112D以及第一閘極132。在本實施例中，遮蔽電極152除了可以改善熱載子效應對第一主動元件T1造成的影響之外，還可以用於增加第一主動元件T1中的電容。

圖7A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖7B是圖7A的線H-H’的剖面示意圖。

在此必須說明的是，圖7A和圖7B的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖7A與圖7B，在主動元件基板70中，遮蔽電極152電性連接至第一源極172。

閘極絕緣層120中具有通孔TH1，第一介電層140中具有通孔TH2，第二介電層160中具有通孔TH3。第一源極172通過依序相連的閘極絕緣層120的通孔TH1、第一介電層140的通孔TH2以及第二介電層160的通孔TH3而電性連接至第一重摻雜區112A。此外，第一源極172通過第二介電層160的通孔TH15而電性連接至遮蔽電極152。

在本實施例中，第一源極172在基板100的法線方向ND上重疊於第一輕摻雜區112B、通道區112C以及第二輕摻雜區112D。

圖8A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖8B是圖8A的線I-I’的剖面示意圖。

在此必須說明的是，圖8A和圖8B的實施例沿用圖7A和圖7B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖8A與圖8B，在主動元件基板80中，遮蔽電極152電性連接至第一源極172。

在本實施例中，第一源極172具有繞過第一輕摻雜區112B以及通道區112C的延伸部172E，第一源極172的延伸部172E連接遮蔽電極152，使第一源極172在基板100的法線方向ND上不重疊於第一輕摻雜區112B以及通道區112C。

藉由延伸部172E的設計，第一源極172與第一閘極132之間的寄生電容得以減少。

10、20、30、40、50、60、70、80:主動元件基板 100:基板 102:緩衝層 110:半導體圖案 112、114:第一半導體層 112A、114A:第一重摻雜區 112B、114B:第一輕摻雜區 112C、114C:通道區 112D、114D:第二輕摻雜區 112E、114E:第二重摻雜區 120:閘極絕緣層 130:第一導電層 132:第一閘極 134:第二閘極 140:第一介電層 150:輔助導電層 152、173:遮蔽電極 160:第二介電層 170:第二導電層 172:第一源極 172E:延伸部 174:第一汲極 176:第二源極 178:第二汲極 180:鈍化層 A-A’、B-B’、C-C’、D-D’、E-E’、F-F’、G-G’、H-H’、I-I’:線 C1:第一電容電極 C2:第二電容電極 C3:第三電容電極 D1、D1’:垂直距離 DL:資料線 HD1:水平間距 HD2:水平間距 ND:法線方向 O:開口 PE:電極 SL:掃描線 t1、t2、t3:厚度 T1:第一主動元件 T2:第二主動元件 VL:訊號線 TH1、TH2、TH3、TH4、TH5、TH6、TH7、TH8、TH9、TH10、TH11、TH12、TH13、TH14、TH15:通孔

圖1A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖1B是圖1A的線A-A’的剖面示意圖。圖2A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖2B是圖2A的線B-B’的剖面示意圖。圖2C是圖2A的線C-C’的剖面示意圖。圖3A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖3B是圖3A的線D-D’的剖面示意圖。圖4A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖4B是圖4A的線E-E’的剖面示意圖。圖5A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖5B是圖5A的線F-F’的剖面示意圖。圖6A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖6B是圖6A的線G-G’的剖面示意圖。圖7A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖7B是圖7A的線H-H’的剖面示意圖。圖8A是依照本發明的一實施例的一種主動元件基板的上視示意圖。圖8B是圖8A的線I-I’的剖面示意圖。

10:主動元件基板 100:基板 102:緩衝層 110:半導體圖案 112:第一半導體層 112A:第一重摻雜區 112B:第一輕摻雜區 112C:通道區 112D:第二輕摻雜區 112E:第二重摻雜區 120:閘極絕緣層 130:第一導電層 132:第一閘極 140:第一介電層 150:輔助導電層 152:遮蔽電極 160:第二介電層 170:第二導電層 172:第一源極 174:第一汲極 180:鈍化層 A-A’:線 C1:第一電容電極 C2:第二電容電極 C3:第三電容電極 D1:垂直距離 ND:法線方向 t1、t2、t3:厚度 T1:第一主動元件 TH1、TH2、TH3、TH4、TH5、TH6:通孔

Claims

一種主動元件基板，包括：一基板；一第一半導體層，位於該基板上，且包括依序連接的一第一重摻雜區、一第一輕摻雜區、一通道區、一第二輕摻雜區以及一第二重摻雜區；一閘極絕緣層，位於該第一半導體層上；一第一閘極，位於該閘極絕緣層上，且在該基板的一法線方向上重疊於該第一半導體層的該通道區；一第一源極，電性連接至該第一半導體層的該第一重摻雜區；一第一汲極，電性連接至該第一半導體層的該第二重摻雜區，其中一第一主動元件包括該第一半導體層、該第一閘極、該第一源極以及該第一汲極；以及一遮蔽電極，在該基板的該法線方向上重疊於該第一半導體層的該第二輕摻雜區，其中該遮蔽電極為浮置電極，其中該第一源極、該第一汲極以及該遮蔽電極屬於相同導電層，且該遮蔽電極分離於該第一源極以及該第一汲極。
如請求項1所述的主動元件基板，其中該遮蔽電極在該基板的該法線方向上完全覆蓋該第二輕摻雜區。
如請求項1所述的主動元件基板，更包括：一第一介電層，形成於該第一閘極以及該閘極絕緣層上；以及一第二介電層，形成於該第一介電層上，其中該遮蔽電極形成於該第二介電層上。
如請求項1所述的主動元件基板，其中該遮蔽電極與該第一半導體層的該第二輕摻雜區之間的垂直距離為100奈米至1000奈米。
如請求項1所述的主動元件基板，其中至少部分該第一閘極位於該遮蔽電極與該第一半導體層之間。
如請求項1所述的主動元件基板，其中該遮蔽電極與該第一源極之間的水平間距大於該遮蔽電極與該第一汲極之間的水平間距。