JP7500669B2 - 酸化物半導体を含むディスプレイ装置 - Google Patents

酸化物半導体を含むディスプレイ装置 Download PDF

Info

Publication number
JP7500669B2
JP7500669B2 JP2022130606A JP2022130606A JP7500669B2 JP 7500669 B2 JP7500669 B2 JP 7500669B2 JP 2022130606 A JP2022130606 A JP 2022130606A JP 2022130606 A JP2022130606 A JP 2022130606A JP 7500669 B2 JP7500669 B2 JP 7500669B2
Authority
JP
Japan
Prior art keywords
driving
light
semiconductor pattern
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022130606A
Other languages
English (en)
Other versions
JP2023035913A (ja
Inventor
ジョンヨプ リー，
キスル チョ，
ドクヨン チョン，
チャンデ キム，
ミンチョル キム，
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2023035913A publication Critical patent/JP2023035913A/ja
Application granted granted Critical
Publication of JP7500669B2 publication Critical patent/JP7500669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は各画素領域内に位置する薄膜トランジスタのうち少なくとも一部が酸化物半導体を含むディスプレイ装置に関する。
一般的に、ディスプレイ装置は使用者にイメージを提供することができる。例えば、前記ディスプレイ装置は多数の発光素子を含むことができる。各発光素子は特定の色を示す光を放出することができる。例えば、各発光素子は、第１電極と第２電極との間に位置する発光層を含むことができる。
前記発光素子は素子基板上に位置することができる。前記素子基板上には、各発光素子を制御するための駆動回路が位置することができる。例えば、各発光素子は前記駆動回路のうちの一つと電気的に連結されることができる。各駆動回路は、スキャン信号に応じてデータ信号に対応する駆動電流を生成することができる。例えば、各駆動回路は多数の薄膜トランジスタを含むことができる。
前記薄膜トランジスタの一部は、酸化物半導体からなる半導体パターンを含むことができる。例えば、各駆動回路は該当発光素子と電気的に連結される駆動薄膜トランジスタを含み、前記駆動薄膜トランジスタは酸化物半導体からなる半導体パターンを含むことができる。しかし、前記駆動薄膜トランジスタはゲート電極に印加される電圧による電流変動値が大きくなることができる。これにより、前記ディスプレイ装置は低階調でむらが発生することがある。また、前記駆動薄膜トランジスタの前記半導体パターンと前記ゲート電極の間に位置するゲート絶縁膜の厚さを調節して、前記駆動薄膜トランジスタの前記ゲート電極に印加される電圧による電流変動値を低めれば、前記駆動薄膜トランジスタと同じ工程で形成されるスイッチング薄膜トランジスタの特性が低下することがある。よって、前記ディスプレイ装置はイメージの品質が低下することができる。
本発明が解決しようとする課題は、低階調でむらの発生を防止することができるディスプレイ装置を提供することである。
本発明が解決しようとする他の課題は、スイッチング薄膜トランジスタの特性変化なしに、駆動薄膜トランジスタのゲート電極に印加される電圧による電流変動値を低めることができるディスプレイ装置を提供することである。
本発明が解決しようとする課題は先に言及した課題に限定されない。ここで言及しなかった課題は下記の記載から通常の技術者に明らかに理解可能であろう。
前記解決しようとする課題を達成するための本発明の技術的思想によるディスプレイ装置は素子基板を含む。素子基板上には第１分離絶縁膜及び第１スイッチング薄膜トランジスタが位置する。第１スイッチング薄膜トランジスタは、素子基板と第１分離絶縁膜との間に位置する第１半導体パターンを含む。第１分離絶縁膜上には第２スイッチング薄膜トランジスタ及び駆動薄膜トランジスタが位置する。第２スイッチング薄膜トランジスタは第２半導体パターンを含む。第２半導体パターンは第１半導体パターンと異なる物質を含む。駆動薄膜トランジスタは駆動半導体パターンを含む。駆動半導体パターンは第２半導体パターンと同じ物質を含む。素子基板と第１分離絶縁膜との間には第１遮光パターンが位置する。第１遮光パターンは第２半導体パターンと重畳する。素子基板と駆動半導体パターンとの間には第２遮光パターンが位置する。第２遮光パターンは導電性物質を含む。第２遮光パターンと駆動半導体パターンとの間の距離は第１遮光パターンと第２半導体パターンとの間の距離より小さい。
第１半導体パターンはシリコンを含むことができる。第２半導体パターン及び駆動半導体パターンは酸化物半導体を含むことができる。
第１遮光パターンは第２遮光パターンと異なる物質を含むことができる。
第１遮光パターンは第１スイッチング薄膜トランジスタのゲート電極と同じ物質を含むことができる。
第２遮光パターンと駆動半導体パターンとの間には第２分離絶縁膜が位置することができる。第２分離絶縁膜は第１分離絶縁膜と第２半導体パターンとの間に延びることができる。
第２分離絶縁膜は第１分離絶縁膜より薄い厚さを有することができる。
第２分離絶縁膜は第１分離絶縁膜と同じ物質を含むことができる。
第１分離絶縁膜及び第２分離絶縁膜はシリコン酸化物からなる無機絶縁膜であることができる。
前記解決しようとする他の課題を達成するための本発明の技術的思想によるディスプレイ装置は素子基板を含む。素子基板上には第１スイッチング薄膜トランジスタ及び第１ゲート絶縁膜が位置する。第１スイッチング薄膜トランジスタは、第１半導体パターン、第１ゲート電極、第１ソース電極、及び第１ドレイン電極を含む。第１ゲート絶縁膜は第１半導体パターンと第１ゲート電極との間に延びる。第１ゲート絶縁膜上には第１分離絶縁膜が位置する。第１分離絶縁膜は第１ゲート電極と第１ソース電極との間にかつ第１ゲート電極と第１ドレイン電極との間に延びる。第１分離絶縁膜上には第２スイッチング薄膜トランジスタ及び駆動薄膜トランジスタが位置する。第２スイッチング薄膜トランジスタは、第２半導体パターン、第２ゲート電極、第２ソース電極、及び第２ドレイン電極を含む。駆動薄膜トランジスタは第１スイッチング薄膜トランジスタ及び第２スイッチング薄膜トランジスタから離隔する。駆動薄膜トランジスタは、駆動半導体パターン、駆動ゲート電極、駆動ソース電極、及び駆動ドレイン電極を含む。第１ゲート絶縁膜と第１分離絶縁膜との間には第１遮光パターンが位置する。第１遮光パターンは第２半導体パターンと重畳する。第１分離絶縁膜と駆動半導体パターンとの間には第２遮光パターンが位置する。第２遮光パターンは導電性物質を含む。第２遮光パターン及び駆動半導体パターン上には第２分離絶縁膜が位置する。第２分離絶縁膜は第１分離絶縁膜と第２半導体パターンとの間に延びる。駆動半導体パターンと駆動ゲート電極との間には第２ゲート絶縁膜が位置する。第２ゲート絶縁膜は第２半導体パターンと第２ゲート電極との間に延びる。第２遮光パターンと駆動半導体パターンとの間の第１キャパシタンスは駆動半導体パターンと駆動ゲート電極との間の第２キャパシタンスより大きい。
第２半導体パターンと第２ゲート電極との間のキャパシタンスは第２キャパシタンスと同一であることができる。
第２遮光パターンは駆動ソース電極と電気的に連結されることができる。
第１遮光パターンは第２ゲート電極と電気的に連結されることができる。
第１分離絶縁膜上には、第１スイッチング薄膜トランジスタ、第２スイッチング薄膜トランジスタ、及び駆動薄膜トランジスタから離隔するストレージキャパシタが位置することができる。ストレージキャパシタはキャパシタ下部電極及びキャパシタ上部電極の積層構造を有することができる。
キャパシタ下部電極は第２遮光パターンと同じ物質を含むことができる。キャパシタ上部電極は駆動ゲート電極と同じ物質を含むことができる。第２分離絶縁膜及び第２ゲート絶縁膜はキャパシタ下部電極とキャパシタ上部電極との間に延びることができる。
前記解決しようとする課題を達成するための本発明の技術的思想によるディスプレイ装置は素子基板を含む。素子基板上には第１絶縁膜が位置する。第１絶縁膜上には遮光パターンが位置する。遮光パターン上には第２絶縁膜が位置する。第２絶縁膜上には駆動薄膜トランジスタが位置する。駆動薄膜トランジスタは、駆動半導体パターン、駆動ゲート電極、駆動ソース電極、及び駆動ドレイン電極を含む。駆動薄膜トランジスタの駆動ドレイン電極は発光素子と電気的に連結される。遮光パターンと駆動半導体パターンとの間の距離は素子基板と遮光パターンとの間の距離より小さい。
駆動薄膜トランジスタの駆動半導体パターンと駆動ゲート電極との間にはゲート絶縁膜が位置することができる。駆動半導体パターンは遮光パターンと駆動ゲート電極との間に位置することができる。第２絶縁膜の厚さはゲート絶縁膜の厚さより薄いことができる。
遮光パターンは水素と安定的に結合する物質を含むことができる。
遮光パターンはチタン（Ｔｉ）を含むことができる。
駆動ゲート電極は第１駆動ゲート及び第２駆動ゲートの積層構造を有することができる。第１駆動ゲートは遮光パターンと同じ物質を含むことができる。第２駆動ゲートは第１駆動ゲートより低い抵抗を有することができる。
駆動ソース電極は遮光パターンと電気的に連結されることができる。
駆動半導体パターンは導電性不純物がドーピングされたソース領域及びドレイン領域を含むことができる。
本発明の技術的思想によるディスプレイ装置は、素子基板の各画素領域内に位置する第１スイッチング薄膜トランジスタ、第２スイッチング薄膜トランジスタ、及び駆動薄膜トランジスタを含み、前記第１スイッチング薄膜トランジスタの第１半導体パターンと異なる物質からなる前記第２スイッチング薄膜トランジスタの第２半導体パターン及び前記駆動薄膜トランジスタの駆動半導体パターンが酸化物半導体を含み、前記素子基板と前記第２半導体パターンとの間にかつ前記素子基板と前記駆動半導体パターンとの間に遮光パターンが位置し、前記素子基板と前記駆動半導体パターンとの間に位置する前記遮光パターンと前記駆動半導体パターンとの間のキャパシタンスが相対的に低い値を有することができる。これにより、本発明の技術的思想によるディスプレイ装置は、各画素領域内に位置する前記スイッチング薄膜トランジスタの特性変化なしに、該当画素領域内に位置する前記駆動薄膜トランジスタの特性が変更されることができる。すなわち、本発明の技術的思想によるディスプレイ装置は、スイッチング薄膜トランジスタの特性変化なしに、前記駆動薄膜トランジスタのゲート電極に印加される電圧による電流変動値が低くなることができる。よって、本発明の技術的思想によるディスプレイ装置は、低階調でむらの発生を防止することができる。
本発明の実施例によるディスプレイ装置を概略的に示す図である。 図１のＩ－Ｉ線に沿って切断した断面を示す図である。 図２のＫ１領域を拡大した図である。 図２のＫ２領域を拡大した図である。 各画素領域の第１キャパシタンスと第２キャパシタンスの比による該当画素領域内に位置する駆動薄膜トランジスタのＳ－ｆａｃｔｏｒを示す図である。 本発明の他の実施例によるディスプレイ装置の断面を示す図である。 本発明の他の実施例によるディスプレイ装置の断面を示す図である。
本発明の前記目的と技術的構成及びこれによる作用効果についての詳細な事項は本発明の実施例を示している図面を参照する以下の詳細な説明によってより明らかに理解可能であろう。ここで、本発明の実施例は当業者に本発明の技術的思想を充分に伝達するために提供するものなので、本発明は以下で説明する実施例に限定されずに他の形態に具体化することができる。
また、明細書全般にわたって同じ参照番号で表示する部分は同じ構成要素を意味し、図面において、層又は領域の長さ及び厚さは便宜のために誇張して表現されることがある。さらに、第１構成要素が第２構成要素の“上”にあると記載される場合、前記第１構成要素が前記第２構成要素と直接接触する上側に位置する場合だけではなく、前記第１構成要素と前記第２構成要素との間に第３構成要素が位置する場合も含む。
ここで、前記第１、第２などの用語は多様な構成要素を説明するためのものであり、一つの構成要素を他の構成要素と区別する目的で使われる。ただ、本発明の技術的思想を逸脱しない範疇内で第１構成要素と第２構成要素は当業者の便宜によって任意に名付けられることができる。
本発明の明細書で使用される用語はただ特定の実施例を説明するために使われるものであり、本発明を限定しようとする意図ではない。例えば、単数で表現された構成要素は、文脈上明白に単数のみ意味しない限り、複数の構成要素を含む。また、本発明の明細書で、“含む”又は“有する”などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部分品又はこれらの組合せが存在することを指定しようとするものであり、一つ又はそれ以上の他の特徴、数字、段階、動作、構成要素、部分品又はこれらの組合せなどの存在又は付加の可能性を予め排除しないものに理解されなければならない。
さらに、他に定義しない限り、技術的又は科学的用語を含めてここで使われる全ての用語は本発明が属する技術分野で通常の知識を有する者によって一般的に理解されるものと同じ意味がある。一般的に使われる辞書に定義されているもののような用語は関連技術の文脈で有する意味と一致する意味があるものに解釈されなければならなく、本発明の明細書で明らかに定義しない限り、理想的又は過度に形式的な意味に解釈されない。
（実施例）
図１は本発明の実施例によるディスプレイ装置を概略的に示す図である。図２は図１のＩ－Ｉ線に沿って切断した断面を示す図である。図３ａは図２のＫ１領域を拡大した図である。図３ｂは図２のＫ２領域を拡大した図である。
図１、図２、図３ａ及び図３ｂを参照すると、本発明の実施例によるディスプレイ装置は、表示パネルＤＰ、及び駆動部ＳＤ、ＤＤ、ＴＣを含むことができる。前記表示パネルＤＰは、使用者に提供されるイメージを具現することができる。例えば、前記表示パネルＤＰは多数の画素領域ＰＡを含むことができる。前記駆動部ＳＤ、ＤＤ、ＴＣは、前記表示パネルＤＰの各画素領域ＰＡにイメージの具現のための多様な信号を提供することができる。例えば、前記駆動部ＳＤ、ＤＤ、ＴＣは、スキャンドライバーＳＤ、データドライバーＤＤ、及びタイミングコントローラーＴＣを含むことができる。
前記スキャンドライバーＳＤは、スキャンラインを介して前記表示パネルＤＰの各画素領域ＰＡにスキャン信号を順次印加することができる。前記データドライバーＤＤは、データラインを介して前記表示パネルＤＰの各画素領域ＰＡにデータ信号を印加することができる。前記タイミングコントローラーＴＣは、前記スキャンドライバーＳＤの動作及び前記データドライバーＤＤの動作を制御することができる。例えば、前記タイミングコントローラーＴＣは、前記スキャンドライバーＳＤにクロック信号、リセットクロック信号、及びスタート信号を印加し、前記データドライバーＤＤにデジタルビデオデータ及びソースタイミング制御信号を印加することができる。
前記表示パネルＤＰの各画素領域ＰＡは特定の色を具現することができる。例えば、各画素領域ＰＡ内には発光素子５００が位置することができる。前記発光素子５００は特定の色を示す光を放出することができる。例えば、前記発光素子５００は、順に積層された第１電極５１０、発光層５２０、及び第２電極５３０を含むことができる。
前記第１電極５１０は導電性物質を含むことができる。前記第１電極５１０は高い反射率を有する物質を含むことができる。例えば、前記第１電極５１０はアルミニウム（Ａｌ）及び銀（Ａｇ）のような金属を含むことができる。前記第１電極５１０は多重層構造を有することができる。例えば、前記第１電極５１０は、ＩＴＯ及びＩＺＯのような透明な導電性物質からなる透明電極の間に金属からなる反射電極が位置する構造を有することができる。
前記発光層５２０は、前記第１電極５１０と前記第２電極５３０との電圧差に対応する輝度の光を生成することができる。例えば、前記発光層５２０は発光物質を含む発光物質層（Ｅｍｉｓｓｉｏｎ Ｍａｔｅｒｉａｌ Ｌａｙｅｒ；ＥＭＬ）を含むことができる。前記発光物質は、有機物質、無機物質、またはハイブリッド物質を含むことができる。例えば、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは有機発光物質を含む有機発光表示装置であることができる。前記発光層５２０は多重層構造を有することができる。例えば、前記発光層５２０は、正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ；ＨＩＬ）、正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ；ＨＴＬ）、電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ；ＥＴＬ）、及び電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ；ＥＩＬ）のうち少なくとも一つをさらに含むことができる。これにより、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各発光層５２０の発光効率が向上することができる。
前記第２電極５３０は導電性物質を含むことができる。前記第２電極５３０は前記第１電極５１０と異なる物質を含むことができる。前記第２電極５３０の透過率は前記第１電極５１０の透過率より高いことができる。例えば、前記第２電極５３０はＩＴＯ及びＩＺＯのような透明な導電性物質を含むことができる。これにより、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡの前記発光層５２０によって生成された光が該当画素領域ＰＡの前記第２電極５３０を介して外部に放出されることができる。
各画素領域ＰＡの前記発光素子５００は素子基板１００によって支持されることができる。前記素子基板１００は多重層構造を有することができる。例えば、前記素子基板１００は、第１基板層１０１、基板絶縁層１０２、及び第２基板層１０３の積層構造を有することができる。前記第２基板層１０３は、前記第１基板層１０１と同じ物質を含むことができる。例えば、前記第１基板層１０１及び前記第２基板層１０３はポリイミド（Ｐｏｌｙ－Ｉｍｉｄｅ；ＰＩ）のような高分子物質を含むことができる。前記基板絶縁層１０２は絶縁性物質を含むことができる。例えば、前記基板絶縁層１０２は、シリコン酸化物（ＳｉＯ）及びシリコン窒化物（ＳｉＮ）のような無機絶縁物質を含むことができる。これにより、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、外部衝撃及び曲げによる前記素子基板１００及び／または前記発光素子５００の損傷を防止することができる。
前記素子基板１００の各画素領域ＰＡ上には駆動回路が位置することができる。各画素領域ＰＡの前記駆動回路は前記駆動部ＳＤ、ＤＤ、ＴＣと電気的に連結されることができる。例えば、各画素領域ＰＡの前記駆動回路は、前記スキャンラインのうちの一つ及び前記データラインのうちの一つと電気的に連結されることができる。各画素領域ＰＡの前記駆動回路は、スキャン信号に応じてデータ信号に対応する駆動電流を生成することができる。例えば、各画素領域ＰＡの前記駆動回路は、第１スイッチング薄膜トランジスタ２００、第２スイッチング薄膜トランジスタ３００、及び駆動薄膜トランジスタ４００を含むことができる。
前記第１スイッチング薄膜トランジスタ２００は、前記素子基板１００上に位置する第１半導体パターン２１０、第１ゲート電極２３０、第１ソース電極２５０、及び第１ドレイン電極２７０を含むことができる。
前記第１半導体パターン２１０は前記素子基板１００に近くに位置することができる。前記第１半導体パターン２１０は半導体物質を含むことができる。例えば、前記第１半導体パターン２１０は低温多結晶シリコン（Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉ；ＬＴＰＳ）を含むことができる。前記第１半導体パターン２１０は、第１ソース領域、第１チャネル領域、及び第１ドレイン領域を含むことができる。前記第１チャネル領域は前記第１ソース領域と前記第１ドレイン領域との間に位置することができる。前記第１ソース領域及び前記第１ドレイン領域は前記第１チャネル領域より低い抵抗を有することができる。例えば、前記第１ソース領域及び前記第１ドレイン領域は導電性不純物を含むことができる。
前記第１ゲート電極２３０は前記第１半導体パターン２１０上に位置することができる。前記第１ゲート電極２３０は導電性物質を含むことができる。例えば、前記第１ゲート電極２３０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のような金属を含むことができる。前記第１ゲート電極２３０は前記第１半導体パターン２１０と絶縁されることができる。例えば、前記素子基板１００上には、前記第１半導体パターン２１０と前記第１ゲート電極２３０との間に延びる第１ゲート絶縁膜１２０が位置することができる。前記第１ゲート絶縁膜１２０は絶縁性物質を含むことができる。例えば、前記第１ゲート絶縁膜１２０はシリコン酸化物（ＳｉＯ）及びシリコン窒化物（ＳｉＮ）のような無機絶縁物質からなる無機絶縁膜であることができる。前記第１ゲート絶縁膜１２０は前記第１半導体パターン２１０の外側に延びることができる。例えば、前記第１半導体パターン２１０の側面は前記第１ゲート絶縁膜１２０によって覆われることができる。
前記第１ゲート電極２３０は前記第１半導体パターン２１０の前記第１チャネル領域と重畳することができる。例えば、前記第１半導体パターン２１０の前記第１チャネル領域は前記第１ゲート電極２３０に印加された電圧に対応する電気伝導度を有することができる。
前記第１ソース電極２５０は導電性物質を含むことができる。例えば、前記第１ソース電極２５０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のような金属を含むことができる。前記第１ソース電極２５０は前記第１ゲート電極２３０と絶縁されることができる。前記第１ソース電極２５０は前記第１ゲート電極２３０と異なる物質を含むことができる。前記第１ソース電極２５０は前記第１ゲート電極２３０と異なる層上に位置することができる。例えば、前記第１ゲート絶縁膜１２０上には、前記第１ゲート電極２３０と前記第１ソース電極２５０との間に延びる第１層間絶縁膜１３０が位置することができる。前記第１層間絶縁膜１３０は絶縁性物質を含むことができる。例えば、前記第１層間絶縁膜１３０はシリコン窒化物（ＳｉＮ）からなる無機絶縁膜であることができる。前記第１層間絶縁膜１３０は前記第１半導体パターン２１０及び前記第１ゲート電極２３０の外側に延びることができる。例えば、前記第１ゲート電極２３０の側面は前記第１層間絶縁膜１３０によって覆われることができる。
前記第１ソース電極２５０は前記第１半導体パターン２１０の前記第１ソース領域と電気的に連結されることができる。例えば、前記第１ゲート絶縁膜１２０及び前記第１層間絶縁膜１３０は前記第１半導体パターン２１０の前記第１ソース領域を部分的に露出させる第１ソースコンタクトホールを含むことができる。前記第１ソース電極２５０は前記第１ソースコンタクトホールを介して前記第１半導体パターン２１０の前記第１ソース領域と直接接触することができる。
前記第１ドレイン電極２７０は導電性物質を含むことができる。例えば、前記第１ドレイン電極２７０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のような金属を含むことができる。前記第１ドレイン電極２７０は前記第１ゲート電極２３０と絶縁されることができる。前記第１ドレイン電極２７０は前記第１ゲート電極２３０と異なる物質を含むことができる。前記第１ドレイン電極２７０は前記第１ゲート電極２３０と異なる層上に位置することができる。例えば、前記第１層間絶縁膜１３０は前記第１ゲート電極２３０と前記第１ドレイン電極２７０との間に延びることができる。前記第１ドレイン電極２７０は前記第１ソース電極２５０と同じ層上に位置することができる。例えば、前記第１ドレイン電極２７０は前記第１ソース電極２５０と同じ物質を含むことができる。
前記第１ドレイン電極２７０は前記第１半導体パターン２１０の前記第１ドレイン領域と電気的に連結されることができる。例えば、前記第１ゲート絶縁膜１２０及び前記第１層間絶縁膜１３０は前記第１半導体パターン２１０の前記第１ドレイン領域を部分的に露出させる第１ドレインコンタクトホールを含むことができる。前記第１ドレイン電極２７０は前記第１ドレインコンタクトホールを介して前記第１半導体パターン２１０の前記第１ドレイン領域と直接接触することができる。
前記第２スイッチング薄膜トランジスタ３００は前記第１スイッチング薄膜トランジスタ２００から離隔することができる。前記第２スイッチング薄膜トランジスタ３００の構造は前記第１スイッチング薄膜トランジスタ２００の構造と同一であることができる。例えば、前記第２スイッチング薄膜トランジスタ３００は、前記素子基板１００上に位置する第２半導体パターン３１０、第２ゲート電極３３０、第２ソース電極３５０、及び第２ドレイン電極３７０を含むことができる。
前記第２半導体パターン３１０は半導体物質を含むことができる。前記第２半導体パターン３１０は前記第１半導体パターン２１０と異なる物質を含むことができる。例えば、前記第２半導体パターン３１０はＩＧＺＯのような酸化物半導体を含むことができる。前記第２半導体パターン３１０は、第２ソース領域、第２チャネル領域、及び第２ドレイン領域を含むことができる。前記第２チャネル領域は前記第２ソース領域と前記第２ドレイン領域との間に位置することができる。前記第２ソース領域及び前記第２ドレイン領域は前記第２チャネル領域より低い抵抗を有することができる。例えば、前記第２ソース領域及び前記第２ドレイン領域は酸化物半導体の導体化領域を含むことができる。
前記第２半導体パターン３１０は前記第１半導体パターン２１０と異なる層上に位置することができる。例えば、前記第１層間絶縁膜１３０上には分離絶縁膜１４０が位置し、前記第２半導体パターン３１０は前記分離絶縁膜１４０上に位置することができる。前記分離絶縁膜１４０は絶縁性物質を含むことができる。前記分離絶縁膜１４０は多重層構造を有することができる。例えば、前記分離絶縁膜１４０は、第１分離絶縁膜１４１及び第２分離絶縁膜１４２の積層構造を有することができる。前記第２分離絶縁膜１４２は前記第１分離絶縁膜１４１と同じ物質を含むことができる。例えば、前記第１分離絶縁膜１４１及び前記第２分離絶縁膜１４２はシリコン酸化物（ＳｉＯ）からなる無機絶縁膜であることができる。これにより、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、前記第２半導体パターン３１０の形成工程による前記第１半導体パターン２１０の損傷を防止することができる。また、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、前記分離絶縁膜１４０から放出された水素による各画素領域ＰＡ内に位置する前記第２半導体パターン３１０の意図せぬ導体化を防止することができる。ここで、「導体化」という用語は、一つの層、例えば半導体層の少なくとも一部を導電性にすることを意味する。
前記第２ゲート電極３３０は前記第２半導体パターン３１０上に位置することができる。前記第２ゲート電極３３０は導電性物質を含むことができる。例えば、前記第２ゲート電極３３０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のような金属を含むことができる。前記第２ゲート電極３３０は前記第２半導体パターン３１０と絶縁されることができる。例えば、前記分離絶縁膜１４０上には、前記第２半導体パターン３１０と前記第２ゲート電極３３０との間に延びる第２ゲート絶縁膜１５０が位置することができる。前記第２ゲート絶縁膜１５０は絶縁性物質を含むことができる。例えば、前記第２ゲート絶縁膜１５０はシリコン酸化物（ＳｉＯ）のような無機絶縁物質からなる無機絶縁膜であることができる。前記第２ゲート絶縁膜１５０は前記第２半導体パターン３１０の外側に延びることができる。例えば、前記第２半導体パターン３１０の側面は前記第２ゲート絶縁膜１５０によって覆われることができる。
前記第２ゲート電極３３０は前記第２半導体パターン３１０の前記第２チャネル領域と重畳することができる。例えば、前記第２半導体パターン３１０の前記第２チャネル領域は前記第２ゲート電極３３０に印加された電圧に対応する電気伝導度を有することができる。
前記第２ソース電極３５０は導電性物質を含むことができる。例えば、前記第２ソース電極３５０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のような金属を含むことができる。前記第２ソース電極３５０は第２ゲート電極３３０と絶縁されることができる。前記第２ソース電極３５０は前記第２ゲート電極３３０と異なる物質を含むことができる。前記第２ソース電極３５０は前記第２ゲート電極３３０と異なる層上に位置することができる。例えば、前記第２ゲート絶縁膜１５０上には、前記第２ゲート電極３３０と前記第２ソース電極３５０との間に延びる第２層間絶縁膜１６０が位置することができる。前記第２層間絶縁膜１６０は絶縁性物質を含むことができる。例えば、前記第２層間絶縁膜１６０はシリコン窒化物（ＳｉＮ）及びシリコン酸化物（ＳｉＯ）のような無機絶縁物質からなる無機絶縁膜であることができる。前記第２層間絶縁膜１６０は前記第２半導体パターン３１０及び前記第２ゲート電極３３０の外側に延びることができる。例えば、前記第２ゲート電極３３０の側面は前記第２層間絶縁膜１６０によって覆われることができる。
前記第２ソース電極３５０は前記第１ソース電極２５０及び前記第１ドレイン電極２７０と同じ物質を含むことができる。前記第１ソース電極２５０及び前記第１ドレイン電極２７０は前記第２ソース電極３５０と同じ層上に位置することができる。例えば、前記第１ソース電極２５０及び前記第１ドレイン電極２７０は前記第２層間絶縁膜１６０上に位置することができる。前記第１ソースコンタクトホール及び前記第１ドレインコンタクトホールは、前記分離絶縁膜１４０、前記第２ゲート絶縁膜１５０、及び前記第２層間絶縁膜１６０を貫通することができる。
前記第２ソース電極３５０は前記第２半導体パターン３１０の前記第２ソース領域と電気的に連結されることができる。例えば、前記第２ゲート絶縁膜１５０及び前記第２層間絶縁膜１６０は前記第２半導体パターン３１０の前記第２ソース領域を部分的に露出させる第２ソースコンタクトホールを含むことができる。前記第２ソース電極３５０は前記第２ソースコンタクトホールを介して前記第２半導体パターン３１０の前記第２ソース領域と直接接触することができる。
前記第２ドレイン電極３７０は導電性物質を含むことができる。例えば、前記第２ドレイン電極３７０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のような金属を含むことができる。前記第２ドレイン電極３７０は前記第２ゲート電極３３０と絶縁されることができる。前記第２ドレイン電極３７０は前記第２ゲート電極３３０と異なる物質を含むことができる。前記第２ドレイン電極３７０は前記第２ゲート電極３３０と異なる層上に位置することができる。例えば、前記第２ドレイン電極３７０は前記第２層間絶縁膜１６０上に位置することができる。前記第２ドレイン電極３７０は前記第２ソース電極３５０と同じ層上に位置することができる。例えば、前記第２ドレイン電極３７０は前記第２ソース電極３５０と同じ物質を含むことができる。
前記第２ドレイン電極３７０は前記第２半導体パターン３１０の前記第２ドレイン領域と電気的に連結されることができる。例えば、前記第２ゲート絶縁膜１５０及び前記第２層間絶縁膜１６０は、前記第２半導体パターン３１０の前記第２ドレイン領域を部分的に露出させる第２ドレインコンタクトホールを含むことができる。前記第２ドレイン電極３７０は前記第２ドレインコンタクトホールを介して前記第２半導体パターン３１０の前記第２ドレイン領域と直接接触することができる。
前記駆動薄膜トランジスタ４００は前記第１スイッチング薄膜トランジスタ２００及び前記第２スイッチング薄膜トランジスタ３００から離隔することができる。前記駆動薄膜トランジスタ４００は前記第２スイッチング薄膜トランジスタ３００と同じ構造を有することができる。例えば、前記駆動薄膜トランジスタ４００は、前記分離絶縁膜１４０上に位置する駆動半導体パターン４１０、駆動ゲート電極４３０、駆動ソース電極４５０、及び駆動ドレイン電極４７０を含むことができる。
前記駆動半導体パターン４１０は半導体物質を含むことができる。例えば、前記駆動半導体パターン４１０はＩＧＺＯのような酸化物半導体を含むことができる。前記駆動半導体パターン４１０は前記第２半導体パターン３１０と同じ物質を含むことができる。例えば、前記駆動半導体パターン４１０は前記第２半導体パターン３１０と同じ層上に位置することができる。前記駆動半導体パターン４１０は前記第２半導体パターン３１０と同時に形成されることができる。前記駆動半導体パターン４１０は、第３ソース領域、第３チャネル領域、及び第３ドレイン領域を含むことができる。前記第３チャネル領域は前記第３ソース領域と前記第３ドレイン領域との間に位置することができる。前記第３ソース領域及び前記第３ドレイン領域は前記第３チャネル領域より低い抵抗を有することができる。例えば、前記第３ソース領域及び前記第３ドレイン領域は酸化物半導体の導体化領域を含むことができる。前記駆動半導体パターン４１０の前記第３チャネル領域は前記第２半導体パターン３１０の前記第２チャネル領域と同じ抵抗を有することができる。例えば、前記駆動半導体パターン４１０の前記第３ソース領域及び前記第３ドレイン領域は前記第２半導体パターン３１０の前記第２ソース領域及び前記第２ドレイン領域と同じ抵抗を有することができる。
前記駆動ゲート電極４３０は前記駆動半導体パターン４１０上に位置することができる。前記駆動ゲート電極４３０は導電性物質を含むことができる。例えば、前記駆動ゲート電極４３０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のような金属を含むことができる。前記駆動ゲート電極４３０は前記駆動半導体パターン４１０と絶縁されることができる。例えば、前記第２ゲート絶縁膜１５０は前記駆動半導体パターン４１０と前記駆動ゲート電極４３０との間に延びることができる。前記駆動半導体パターン４１０の側面は前記第２ゲート絶縁膜１５０によって覆われることができる。前記駆動ゲート電極４３０は前記第２スイッチング薄膜トランジスタ３００の第２ゲート電極３３０と同じ物質を含むことができる。
前記駆動ゲート電極４３０は前記駆動半導体パターン４１０の前記第３チャネル領域と重畳することができる。例えば、前記駆動半導体パターン４１０の前記第３チャネル領域は前記駆動ゲート電極４３０に印加された電圧に対応する電気伝導度を有することができる。
前記駆動ソース電極４５０は導電性物質を含むことができる。例えば、前記駆動ソース電極４５０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のような金属を含むことができる。前記駆動ソース電極４５０は前記駆動ゲート電極４３０と絶縁されることができる。前記駆動ソース電極４５０は前記駆動ゲート電極４３０と異なる物質を含むことができる。前記駆動ソース電極４５０は前記駆動ゲート電極４３０と異なる層上に位置することができる。例えば、前記第２層間絶縁膜１６０は前記駆動ゲート電極４３０と前記駆動ソース電極４５０との間に延びることができる。前記駆動ソース電極４５０は前記第２ソース電極３５０及び前記第２ドレイン電極３７０と同じ物質を含むことができる。例えば、前記駆動ソース電極４５０は前記第２ソース電極３５０及び前記第２ドレイン電極３７０と同じ層上に位置することができる。
前記駆動ソース電極４５０は前記駆動半導体パターン４１０の前記第３ソース領域と電気的に連結されることができる。例えば、前記第２ゲート絶縁膜１５０及び前記第２層間絶縁膜１６０は前記駆動半導体パターン４１０の前記第３ソース領域を部分的に露出させる第３ソースコンタクトホールを含むことができる。前記駆動ソース電極４５０は前記第３ソースコンタクトホールを介して前記駆動半導体パターン４１０の前記第３ソース領域と直接接触することができる。
前記駆動ドレイン電極４７０は導電性物質を含むことができる。例えば、前記駆動ドレイン電極４７０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のような金属を含むことができる。前記駆動ドレイン電極４７０は前記駆動ゲート電極４３０と絶縁されることができる。前記駆動ドレイン電極４７０は前記駆動ゲート電極４３０と異なる物質を含むことができる。前記駆動ドレイン電極４７０は前記駆動ゲート電極４３０と異なる層上に位置することができる。例えば、前記第２層間絶縁膜１６０は前記駆動ゲート電極４３０と前記駆動ドレイン電極４７０との間に延びることができる。前記駆動ドレイン電極４７０は前記駆動ソース電極４５０と同じ層上に位置することができる。例えば、前記駆動ドレイン電極４７０は前記駆動ソース電極４５０と同じ物質を含むことができる。
前記駆動ドレイン電極４７０は前記駆動半導体パターン４１０の前記第３ドレイン領域と電気的に連結されることができる。例えば、前記第２ゲート絶縁膜１５０及び前記第２層間絶縁膜１６０は前記駆動半導体パターン４１０の前記第３ドレイン領域を部分的に露出させる第３ドレインコンタクトホールを含むことができる。前記駆動ドレイン電極４７０は前記第３ドレインコンタクトホールを介して前記駆動半導体パターン４１０の前記第３ドレイン領域と直接接触することができる。
各駆動回路で、前記第１スイッチング薄膜トランジスタ２００及び／または前記第２スイッチング薄膜トランジスタ３００は前記スキャン信号に応じて前記データ信号を前記駆動薄膜トランジスタ４００に伝達することができる。例えば、各画素領域ＰＡで、前記第１スイッチング薄膜トランジスタ２００の前記第１ゲート電極２３０は前記スキャンラインのうちの一つと電気的に連結され、前記第１スイッチング薄膜トランジスタ２００の前記第１ソース電極２５０は前記データラインのうちの一つと電気的に連結されることができる。各駆動回路で、前記データラインと連結されない前記第２スイッチング薄膜トランジスタ３００は前記画素領域ＰＡの位置による信号遅延を補償するための内部補償回路として使われることができる。例えば、各画素領域ＰＡで、前記第２スイッチング薄膜トランジスタ３００の前記第２ソース電極３５０は基準電圧供給ラインのうちの一つと電気的に連結されることができる。各駆動回路の前記駆動薄膜トランジスタ４００は前記データ信号に対応する駆動電流を生成することができる。例えば、各画素領域ＰＡで、前記駆動薄膜トランジスタ４００の前記駆動ゲート電極４３０は前記第１スイッチング薄膜トランジスタ２００の前記第１ドレイン電極２７０と電気的に連結され、前記駆動薄膜トランジスタ４００の前記駆動ソース電極４５０は電源電圧供給ラインのうちの一つと電気的に連結されることができる。
前記スキャンライン、前記データライン、前記基準電圧供給ライン、及び前記電源電圧供給ラインは、各画素領域ＰＡ内に、前記第１スイッチング薄膜トランジスタ２００、前記第２スイッチング薄膜トランジスタ３００、及び前記駆動薄膜トランジスタ４００を形成する工程によって形成されることができる。例えば、前記スキャンラインは各駆動回路の前記第１ゲート電極２３０と同じ層上に位置し、前記データライン、前記基準電圧供給ライン、及び前記電源電圧供給ラインは各駆動回路の前記第１ソース電極２５０及び前記第１ドレイン電極２７０と同じ層上に位置することができる。前記スキャンラインは各駆動回路の前記第１ゲート電極２３０と同じ物質を含むことができる。例えば、前記スキャンラインは前記第１ゲート絶縁膜１２０と前記第１層間絶縁膜１３０との間に位置することができる。前記データライン、前記基準電圧供給ライン、及び前記電源電圧供給ラインは各駆動回路の前記第１ソース電極２５０、前記第１ドレイン電極２７０、前記第２ソース電極３５０、前記第２ドレイン電極３７０、前記駆動ソース電極４５０、及び前記駆動ドレイン電極４７０と同じ物質を含むことができる。例えば、前記データライン、前記基準電圧供給ライン、及び前記電源電圧供給ラインは前記第２層間絶縁膜１６０上に位置することができる。
前記素子基板１００と各駆動回路との間にはバッファー絶縁膜１１０が位置することができる。前記バッファー絶縁膜１１０は各駆動回路の形成工程で前記素子基板１００による汚染を防止することができる。例えば、各駆動回路の前記第１スイッチング薄膜トランジスタ２００、前記第２スイッチング薄膜トランジスタ３００、及び前記駆動薄膜トランジスタ４００に向かう前記素子基板１００の上面は前記バッファー絶縁膜１１０によって完全に覆われることができる。前記バッファー絶縁膜１１０は絶縁性物質を含むことができる。例えば、前記バッファー絶縁膜１１０はシリコン酸化物（ＳｉＯ）及びシリコン窒化物（ＳｉＮ）のような無機絶縁物質を含むことができる。前記バッファー絶縁膜１１０は多重層構造を有することができる。例えば、前記バッファー絶縁膜１１０は第１バッファー膜１１１及び第２バッファー膜１１２の積層構造を有することができる。前記第２バッファー膜１１２は前記第１バッファー膜１１１と異なる物質を含むことができる。例えば、前記バッファー絶縁膜１１０はシリコン酸化物（ＳｉＯ）からなる無機絶縁膜及びシリコン酸化物（ＳｉＮ）からなる無機絶縁膜の積層構造を有することができる。
各画素領域ＰＡの前記発光素子５００は該当画素領域ＰＡ内に位置する前記駆動回路の前記駆動薄膜トランジスタ４００と電気的に連結されることができる。例えば、各画素領域ＰＡ内に位置する前記発光素子５００の前記第１電極５１０は該当画素領域ＰＡ内に位置する前記駆動薄膜トランジスタ４００の前記駆動ドレイン電極４７０と電気的に連結されることができる。各画素領域ＰＡの前記第１電極５１０は該当画素領域ＰＡの前記駆動ドレイン電極４７０と異なる層上に位置することができる。例えば、前記第２層間絶縁膜１６０上には、各画素領域ＰＡの前記第１ソース電極２５０、前記第１ドレイン電極２７０、前記第２ソース電極３５０、前記第２ドレイン電極３７０、前記駆動ソース電極４５０、及び前記駆動ドレイン電極４７０を覆うオーバーコート層１７０が位置し、各画素領域ＰＡの前記発光素子５００は前記オーバーコート層１７０上に位置することができる。前記オーバーコート層１７０は絶縁性物質を含むことができる。前記オーバーコート層１７０は前記第２層間絶縁膜１６０と異なる物質を含むことができる。例えば、前記オーバーコート層１７０は有機絶縁物質からなる有機絶縁膜であることができる。各画素領域ＰＡの前記駆動回路による段差は前記オーバーコート層１７０によって除去されることができる。例えば、前記オーバーコート層１７０は、各画素領域ＰＡの前記第１スイッチング薄膜トランジスタ２００、前記第２スイッチング薄膜トランジスタ３００、及び前記駆動薄膜トランジスタ４００による段差を除去することができる。前記素子基板１００と対向する前記オーバーコート層１７０の上面は平らな平面であることができる。
各画素領域ＰＡの前記第１電極５１０は前記オーバーコート層１７０を貫通して該当画素領域ＰＡの前記駆動ドレイン電極４７０と電気的に連結されることができる。例えば、前記オーバーコート層１７０は各画素領域ＰＡの前記駆動ドレイン電極４７０を部分的に露出させる電極コンタクトホールを含むことができる。各画素領域ＰＡの前記第１電極５１０は前記電極コンタクトホールのうちの一つを介して該当画素領域ＰＡの前記駆動ドレイン電極４７０と直接接触することができる。
各画素領域ＰＡの前記発光素子５００は隣接した画素領域ＰＡの前記発光素子５００と異なる輝度の光を放出することができる。例えば、各画素領域ＰＡ内に位置する前記発光素子５００の前記第１電極５１０は隣接した画素領域ＰＡ内に位置する前記発光素子５００の前記第１電極５１０から離隔することができる。隣接した第１電極５１０の間の前記オーバーコート層１７０上にはバンク絶縁膜１８０が位置することができる。前記バンク絶縁膜１８０は絶縁性物質を含むことができる。例えば、前記バンク絶縁膜１８０は有機絶縁物質からなる有機絶縁膜であることができる。前記バンク絶縁膜１８０は前記オーバーコート層１７０と異なる物質を含むことができる。各画素領域ＰＡ内に位置する前記発光素子５００の前記第１電極５１０は前記バンク絶縁膜１８０によって隣接した画素領域ＰＡ内に位置する前記発光素子５００の前記第１電極５１０と絶縁されることができる。例えば、前記バンク絶縁膜１８０は各画素領域ＰＡ内に位置する前記第１電極５１０の縁部を覆うことができる。各画素領域ＰＡ内に位置する前記発光層５２０及び前記第２電極５３０は前記バンク絶縁膜１８０によって露出された該当第１電極５１０の一部領域上に順に積層されることができる。
各画素領域ＰＡの前記発光素子５００から放出された光は隣接した画素領域ＰＡの前記発光素子５００から放出された光と異なる色を示すことができる。例えば、各画素領域ＰＡの前記発光層５２０は隣接した画素領域ＰＡの前記発光層５２０から離隔することができる。各画素領域ＰＡ内に位置する前記発光層５２０は前記バンク絶縁膜１８０上に位置する端部を含むことができる。各画素領域ＰＡの前記発光層５２０は個別的に形成されることができる。例えば、各画素領域ＰＡの前記発光層５２０は微細金属マスク（Ｆｉｎｅ Ｍｅｔａｌ Ｍａｓｋ；ＦＭＭ）から形成されることができる。前記バンク絶縁膜１８０上にはスペーサー１９０が位置することができる。前記スペーサー１９０は前記微細金属マスクによる前記バンク絶縁膜１８０及び前記発光層５２０の損傷を防止することができる。前記スペーサー１９０は絶縁性物質を含むことができる。例えば、前記スペーサー１９０は有機絶縁物質からなる有機絶縁膜であることができる。各画素領域ＰＡ内に位置する前記発光層５２０の端部は前記スペーサー１９０から離隔することができる。
各画素領域ＰＡの前記第２電極５３０に印加される電圧は隣接した画素領域ＰＡの前記第２電極５３０に印加される電圧と同一であることができる。例えば、各画素領域ＰＡの前記第２電極５３０は隣接した画素領域ＰＡの前記第２電極５３０と電気的に連結されることができる。各画素領域ＰＡの前記第２電極５３０は隣接した画素領域ＰＡの前記第２電極５３０と同じ物質を含むことができる。例えば、各画素領域ＰＡの前記第２電極５３０は隣接した画素領域ＰＡの前記第２電極５３０と直接接触することができる。各画素領域ＰＡの前記第２電極５３０は前記バンク絶縁膜１８０及び前記スペーサー１９０上に延びることができる。これにより、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡの前記駆動回路によって生成された駆動電流を用いて該当画素領域ＰＡの前記発光素子５００から放出される光の輝度を制御することができる。
各画素領域ＰＡの前記発光素子５００上には封止部材６００が位置することができる。前記封止部材６００は外部衝撃及び水分による各画素領域ＰＡ内に位置する前記発光素子５００の損傷を防止することができる。前記封止部材６００は絶縁性物質を含むことができる。前記封止部材６００は多重層構造を有することができる。例えば、前記封止部材６００は、順に積層された第１封止層６１０、第２封止層６２０、及び第３封止層６３０を含むことができる。前記第２封止層６２０は前記第１封止層６１０及び前記第３封止層６３０と異なる物質を含むことができる。例えば、前記第１封止層６１０及び前記第３封止層６３０は無機絶縁物質からなる無機絶縁膜であり、前記第２封止層６２０は有機絶縁物質からなる有機絶縁膜であることができる。これにより、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、外部衝撃及び水分による各画素領域ＰＡ内に位置する前記発光素子５００の損傷を効果的に防止することができる。各画素領域ＰＡの前記発光素子５００による段差は前記第２封止層６２０によって除去されることができる。例えば、前記素子基板１００と対向する前記封止部材６００の上面は平らな平面であることができる。
本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、外光による酸化物半導体を含む半導体パターン３１０、４１０の特性変化を防止することができる。例えば、各画素領域ＰＡ内には遮光パターン７１０、７２０が位置することができる。前記遮光パターン７１０、７２０は酸化物半導体を含む半導体パターン３１０、４１０の方向に進行する外光を遮断することができる。例えば、各画素領域ＰＡの前記遮光パターン７１０、７２０は、前記素子基板１００と前記第２半導体パターン３１０との間に位置する第１遮光パターン７１０、及び前記素子基板１００と前記駆動半導体パターン４１０との間に位置する第２遮光パターン７２０を含むことができる。
前記第１遮光パターン７１０は、前記素子基板１００を通過して前記第２半導体パターン３１０の方向に進行する外光を遮断することができる。前記第１遮光パターン７１０は前記第２半導体パターン３１０より大きいサイズを有することができる。例えば、前記第２半導体パターン３１０は前記第１遮光パターン７１０の一部領域と重畳することができる。前記第１遮光パターン７１０は前記第１スイッチング薄膜トランジスタ２００及び前記駆動薄膜トランジスタ４００から離隔することができる。例えば、前記第１遮光パターン７１０は前記第１スイッチング薄膜トランジスタ２００及び前記駆動薄膜トランジスタ４００の外側に位置することができる。
前記第１遮光パターン７１０は導電性物質を含むことができる。例えば、前記第１遮光パターン７１０は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びタングステン（Ｗ）のような金属を含むことができる。前記第１遮光パターン７１０は前記第１スイッチング薄膜トランジスタ２００を形成する工程によって形成されることができる。例えば、前記第１遮光パターン７１０は前記第１ゲート電極２３０と同時に形成されることができる。前記第１遮光パターン７１０は前記第１ゲート電極２３０と同じ物質を含むことができる。前記第１遮光パターン７１０は前記第１ゲート電極２３０と同じ層上に位置することができる。例えば、前記第１遮光パターン７１０は前記第１ゲート絶縁膜１２０と前記第１層間絶縁膜１３０との間に位置することができる。
前記第２遮光パターン７２０は前記素子基板１００を通過して前記駆動半導体パターン４１０の方向に進行する外光を遮断することができる。前記第２遮光パターン７２０は前記駆動半導体パターン４１０より大きいサイズを有することができる。例えば、前記駆動半導体パターン４１０は前記第２遮光パターン７２０の一部領域と重畳することができる。前記第２遮光パターン７２０は前記第１スイッチング薄膜トランジスタ２００及び前記第２スイッチング薄膜トランジスタ３００から離隔することができる。例えば、前記第２遮光パターン７２０は前記第１スイッチング薄膜トランジスタ２００及び前記第２スイッチング薄膜トランジスタ３００の外側に位置することができる。
前記第２遮光パターン７２０は導電性物質を含むことができる。例えば、前記第２遮光パターン７２０は金属を含むことができる。前記第２遮光パターン７２０は前記第１遮光パターン７１０と異なる物質を含むことができる。例えば、前記第２遮光パターン７２０は水素の浸透を遮断することができる物質を含むことができる。前記第２遮光パターン７２０は水素と安定的に結合する物質を含むことができる。例えば、前記第２遮光パターン７２０はチタン（Ｔｉ）を含むことができる。これにより、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、前記第１半導体パターン２１０の形成工程によって前記素子基板１００と前記分離絶縁膜１４０との間に残存する水素が前記第２遮光パターン７２０によって前記駆動半導体パターン４１０に浸透することができない。すなわち、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、前記第２遮光パターン７２０によって各画素領域ＰＡ内に位置する前記駆動半導体パターン４１０の意図せぬ導体化を防止することができる。よって、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記駆動薄膜トランジスタ４００の動作特性に対する信頼性が向上することができる。
前記第２遮光パターン７２０は前記第１遮光パターン７１０と異なる層上に位置することができる。前記第２遮光パターン７２０は前記駆動半導体パターン４１０に近くに位置することができる。例えば、前記第２遮光パターン７２０は前記第１分離絶縁膜１４１と前記第２分離絶縁膜１４２との間に位置することができる。前記第２遮光パターン７２０と前記駆動半導体パターン４１０との間の距離ｄ２は前記第１遮光パターン７１０と前記第２半導体パターン３１０との間の距離ｄ１より小さいことができる。
前記第２遮光パターン７２０には特定の電圧が印加されることができる。前記第２遮光パターン７２０に印加される電圧は前記駆動ゲート電極４３０に印加される電圧と異なることができる。例えば、前記第２遮光パターン７２０は前記駆動ソース電極４５０と電気的に連結されることができる。前記第２遮光パターン７２０には、前記駆動ゲート電極４３０に印加される電圧に無関なく一定の電圧が印加されることができる。これにより、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記第２遮光パターン７２０と前記駆動半導体パターン４１０との間に第１キャパシタンスＣ１を有する寄生キャパシタが形成されることができる。各画素領域ＰＡ内に位置する前記駆動半導体パターン４１０と前記駆動ゲート電極４３０との間には第２キャパシタンスＣ２を有する寄生キャパシタが形成されることができる。本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡで前記発光素子５００に印加される駆動電流に影響を与える有効ゲート電圧の変化量が下記の式によって決定されることができる。ここで、ΔＶｅｆｆは有効ゲート電圧の変化量を意味し、ΔＶＧＡＴは前記駆動ゲート電極４３０に印加される電圧の変化量を意味し、ＣＡＣＴは前記駆動半導体パターン４１０の前記第３ソース領域及び前記第３ドレイン領域に印加される電圧によって形成される寄生キャパシタのキャパシタンスを意味する。
前記式を参照すると、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記第２遮光パターン７２０と前記駆動半導体パターン４１０との間に形成された寄生キャパシタによって駆動電流の生成に影響を与える有効ゲート電圧が減少することができる。一般的な薄膜トランジスタで、有効ゲート電圧が減少すれば、Ｓ－ｆａｃｔｏｒが増加し、印加される電圧による電流の変動率が小さくなる。ここで、Ｓ－ｆａｃｔｏｒは薄膜トランジスタのオン／オフ領域（ＯＮ－ＯＦＦ ｔｒａｎｓｉｔｉｏｎ ｒｅｇｉｏｎ）で、ゲート電圧の変動による電流変化量の反比（ｉｎｖｅｒｓｅ ｒａｔｉｏ）を意味する。また、前記表示パネルＤＰの各画素領域ＰＡ内に位置する前記駆動薄膜トランジスタ４００のＳ－ｆａｃｔｏｒが増加し、前記駆動ゲート電極４３０に印加される電圧による電流の変動率が小さくなれば、低階調でむらの発生が減少することができる。これにより、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記第２遮光パターン７２０と前記駆動半導体パターン４１０との間に寄生キャパシタを形成することで、該当画素領域ＰＡ内に位置する前記駆動薄膜トランジスタ４００のＳ－ｆａｃｔｏｒを増加させ、前記駆動薄膜トランジスタ４００の前記駆動ゲート電極４３０に印加される電圧による駆動電流の変動率を低めることができる。すなわち、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記第１スイッチング薄膜トランジスタ２００及び前記第２スイッチング薄膜トランジスタ３００の構造的な変化なしに、該当画素領域ＰＡ内に位置する前記駆動薄膜トランジスタ４００の特性を調節することができる。したがって、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記第１スイッチング薄膜トランジスタ２００及び前記第２スイッチング薄膜トランジスタ３００の特性変化なしに、低階調でむらの発生を防止することができる。
図４は各画素領域ＰＡの前記第１キャパシタンスＣ１と前記第２キャパシタンスＣ２の比による該当画素領域ＰＡ内に位置する前記駆動薄膜トランジスタ４００のＳ－ｆａｃｔｏｒを示す図である。
図４を参照すると、各画素領域ＰＡ内に位置する前記駆動薄膜トランジスタ４００のＳ－ｆａｃｔｏｒは該当画素領域ＰＡの前記第１キャパシタンスＣ１と前記第２キャパシタンスＣ２の比に比例することが分かる。これにより、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記第２遮光パターン７２０と前記駆動半導体パターン４１０との間に形成された寄生キャパシタの前記第１キャパシタンスＣ１を増加させ、各画素領域ＰＡ内に位置する前記駆動薄膜トランジスタ４００のＳ－ｆａｃｔｏｒを効果的に増加させることができる。例えば、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内で前記第２分離絶縁膜１４２が前記第１分離絶縁膜１４１より薄い厚さを有することができる。すなわち、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記第２遮光パターン７２０が前記駆動半導体パターン４１０に非常に近く位置することができる。例えば、前記第２分離絶縁膜１４２は前記第２ゲート絶縁膜１５０より薄い厚さを有することができる。よって、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、低階調でむらの発生を効果的に防止することができる。
結果的に、本発明の実施例によるディスプレイ装置は、前記表示パネルＤＰの各画素領域ＰＡ内にシリコンからなる第１半導体パターン２１０を含む第１スイッチング薄膜トランジスタ２００、酸化物半導体からなる第２半導体パターン３１０を含む第２スイッチング薄膜トランジスタ３００、酸化物半導体からなる駆動半導体パターン４１０を含む駆動薄膜トランジスタ４００、前記第２半導体パターン３１０と重畳する第１遮光パターン７１０、及び前記駆動半導体パターン４１０と重畳する第２遮光パターン７２０を含み、前記第２遮光パターン７２０と前記駆動半導体パターン４１０との間の距離ｄ２が前記第１遮光パターン７１０と前記第２半導体パターン３１０との間の距離ｄ１より小さいことがある。これにより、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記第１スイッチング薄膜トランジスタ２００及び前記第２スイッチング薄膜トランジスタ３００の特性変化なしに、各画素領域ＰＡ内に位置する前記駆動薄膜トランジスタ４００のＳ－ｆａｃｔｏｒが増加することができる。したがって、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、低階調でむらの発生を効果的に防止することができる。
また、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、前記第２遮光パターン７２０の大きさが前記駆動半導体パターン４１０の大きさより大きくなることができる。したがって、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、前記駆動半導体パターン４１０に近くに位置する前記第２遮光パターン７２０の端部で回折された光が前記駆動半導体パターン４１０に流入することができない。よって、本発明の実施例によるディスプレイ装置の前記表示パネルＤＰは、外光による前記駆動半導体パターン４１０の特性変化を効果的に防止することができる。
本発明の他の実施例によるディスプレイ装置は、前記第１遮光パターン７１０に特定の電圧が印加されることができる。前記第１遮光パターン７１０に印加される電圧は前記第２ゲート電極３３０に印加される電圧と同一であることができる。例えば、前記第１遮光パターン７１０は前記第２ゲート電極３３０と電気的に連結されることができる。これにより、本発明の他の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記第１遮光パターン７１０が該当画素領域ＰＡ内に位置する前記第２スイッチング薄膜トランジスタ３００のダブルゲート電極のうちの一ゲート電極として機能することができる。すなわち、本発明の他の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記第２半導体パターン３１０の前記第２チャネル領域が該当画素領域ＰＡ内に位置する前記第２ゲート電極３３０に印加された電圧及び該当画素領域ＰＡ内に位置する前記第１遮光パターン７１０に印加される電圧に対応する電気伝導度を有することができる。よって、本発明の他の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記第２スイッチング薄膜トランジスタ３００の動作特性が向上することができる。例えば、本発明の他の実施例によるディスプレイ装置の前記表示パネルＤＰは、各画素領域ＰＡ内に位置する前記第２スイッチング薄膜トランジスタ３００が早くターンオンされることができる。
本発明の実施例によるディスプレイ装置は、前記第１遮光パターン７１０が前記第１ゲート電極２３０と同時に形成されるものとして説明される。しかし、本発明の他の実施例によるディスプレイ装置は、前記第１遮光パターン７１０が前記第１ゲート電極２３０と異なる工程によって形成されることができる。例えば、本発明の他の実施例によるディスプレイ装置は、前記第１遮光パターン７１０が水素の浸透を遮断することができる物質を含むことができる。これにより、本発明の他の実施例によるディスプレイ装置は、残存水素による各ピクセル領域ＰＡ内に位置する前記第２半導体パターン３１０の意図せぬ導体化を防止することができる。すなわち、本発明の他の実施例によるディスプレイ装置は、各画素領域ＰＡ内に位置する前記第２スイッチング薄膜トランジスタ３００の誤動作を防止することができる。よって、本発明の他の実施例によるディスプレイ装置は、低階調でむらの発生を効果的に防止することができる。前記第１遮光パターン７１０は前記第２遮光パターン７２０と同じ物質を含むことができる。例えば、前記第１遮光パターン７１０はチタン（Ｔｉ）を含むことができる。
本発明の他の実施例によるディスプレイ装置は、各画素領域の前記分離絶縁膜と前記オーバーコート層との間に位置するストレージキャパシタをさらに含むことができる。前記ストレージキャパシタはキャパシタ下部電極及びキャパシタ上部電極の積層構造を有することができる。例えば、図５に示したように、本発明の他の実施例によるディスプレイ装置は、前記キャパシタ下部電極８１０が前記第２遮光パターン７２０と同じ層上に位置し、前記キャパシタ上部電極８２０は前記駆動ゲート電極４３０と同じ層上に位置することができる。これにより、本発明の他の実施例によるディスプレイ装置は、前記ストレージキャパシタ８００の前記キャパシタ下部電極８１０及び前記キャパシタ上部電極８２０がスキャンライン、データライン、基準電圧供給ライン、及び電源電圧供給ラインのような信号配線と異なる層上に位置することができる。すなわち、本発明の他の実施例によるディスプレイ装置は、前記信号配線を介して印加される信号による各駆動回路の前記ストレージキャパシタ８００に貯蔵された電圧の歪みを防止することができる。よって、本発明の他の実施例によるディスプレイ装置は、各駆動回路が安定的に動作することができる。
本発明の実施例によるディスプレイ装置は、前記駆動薄膜トランジスタ４００の前記駆動ゲート電極４３０が単一層であるものとして説明される。しかし、本発明の他の実施例によるディスプレイ装置は、前記駆動ゲート電極４３０が多重層構造を有することができる。例えば、図６に示したように、本発明の他の実施例によるディスプレイ装置は、前記駆動ゲート電極４３０が第１駆動ゲート４３１及び第２駆動ゲート４３２の積層構造を有することができる。前記第１駆動ゲート４３１は前記第２ゲート絶縁膜１５０に近くに位置することができる。前記第２駆動ゲート４３２は前記第１駆動ゲート４３１上に位置することができる。例えば、前記第１駆動ゲート４３１は前記第２ゲート絶縁膜１５０と前記第２駆動ゲート４３２との間に位置することができる。
前記第１駆動ゲート４３１は前記第２駆動ゲート４３２と異なる物質を含むことができる。前記第１駆動ゲート４３１は水素の浸透を遮断することができる物質を含むことができる。前記第１駆動ゲート４３１は第２遮光パターン７２０と同じ物質を含むことができる。例えば、前記第１駆動ゲート４３１はチタン（Ｔｉ）を含むことができる。これにより、本発明の他の実施例によるディスプレイ装置は、後続工程によって発生する水素が前記駆動半導体パターン４１０の第３チャネル領域に浸透することができない。よって、本発明の他の実施例によるディスプレイ装置は、前記駆動薄膜トランジスタ４００の動作特性に対する信頼性が向上することができる。
前記第２駆動ゲート４３２は前記第１駆動ゲート４３１より低い抵抗を有することができる。これにより、本発明の他の実施例によるディスプレイ装置は前記第１駆動ゲート４３１による信号遅延及び電圧降下を防止することができる。例えば、前記第２駆動ゲート４３２の厚さは前記第１駆動ゲート４３１の厚さより大きくなることができる。よって、本発明の他の実施例によるディスプレイ装置は、前記第１駆動ゲート４３１の物質に対する自由度が向上することができる。
前記第１駆動ゲート４３１は前記第２駆動ゲート４３２と同時に形成されることができる。例えば、前記第１駆動ゲート４３１及び前記第２駆動ゲート４３２を形成する段階は、前記第２ゲート絶縁膜１５０上に第１導電性物質層を形成する段階、前記第１導電性物質層上に第２導電性物質層を形成する段階、及び単一マスクパターンで前記第２導電性物質層及び前記第１導電性物質層を順次パターニングする段階を含むことができる。第２スイッチング薄膜トランジスタの第２ゲート電極は前記駆動ゲート電極４３０と同時に形成されることができる。前記第２スイッチング薄膜トランジスタの前記第２ゲート電極は前記駆動ゲート電極４３０と同じ構造を有することができる。例えば、前記第２ゲート電極は第１スイッチングゲート及び第２スイッチングゲートの二重層構造を有することができる。前記第１スイッチングゲートは前記第１駆動ゲート４３１と同じ物質を含むことができる。前記第２スイッチングゲートは前記第２駆動ゲート４３２と同じ物質を含むことができる。これにより、本発明の他の実施例によるタッチディスプレイ装置は、前記第２スイッチング薄膜トランジスタの動作特性に対する信頼性が向上することができる。よって、本発明の他の実施例によるタッチディスプレイ装置は、各駆動回路の動作特性が向上することができる。
１００ 素子基板
２００ 第１スイッチング薄膜トランジスタ
３００ 第２スイッチング薄膜トランジスタ
３１０ 第２半導体パターン
４００ 駆動薄膜トランジスタ
４１０ 駆動半導体パターン
５００ 発光素子
７１０ 第１遮光パターン
７２０ 第２遮光パターン

Claims (16)

  1. 素子基板上に位置する第１分離絶縁膜と、
    前記素子基板上に位置し、前記素子基板と前記第１分離絶縁膜との間に位置する第１半導体パターン、第１ゲート電極、及びドレイン電極を含む第１スイッチング薄膜トランジスタと、
    前記第１分離絶縁膜上に位置し、前記第１半導体パターンと異なる物質からなる第２半導体パターンを含む第２スイッチング薄膜トランジスタと、
    前記第１分離絶縁膜上に位置し、前記第２半導体パターンと同じ物質からなる駆動半導体パターン、駆動ゲート電極、及び駆動ドレイン電極を含む駆動薄膜トランジスタと、
    前記駆動薄膜トランジスタの前記駆動ドレイン電極と電気的に連結される発光素子と、
    前記素子基板と前記第１分離絶縁膜との間に位置し、前記第２半導体パターンと重畳し、第２ゲート電極と電気的に連結される第１遮光パターンと、
    前記素子基板と前記駆動半導体パターンとの間に位置する第２遮光パターンとを含み、
    前記第２遮光パターンは導電性物質を含み、
    前記駆動薄膜トランジスタの前記駆動ゲート電極は、前記第１スイッチング薄膜トランジスタの前記ドレイン電極と電気的に連結され、
    前記第１スイッチング薄膜トランジスタまたは前記第２スイッチング薄膜トランジスタは、データ信号を前記駆動薄膜トランジスタの前記駆動ゲート電極に伝達し、
    前記駆動薄膜トランジスタは前記データ信号に対応する駆動電流を生成し、前記発光素子から放出される光の輝度は、前記駆動電流によって制御され、
    前記第２遮光パターンと前記駆動半導体パターンとの間の距離は、前記第１遮光パターンと前記第２半導体パターンとの間の距離より小さく、
    前記第１遮光パターンは、前記第１ゲート電極の下方に位置する第１ゲート絶縁膜と、前記第１ゲート電極を覆う第１層間絶縁膜との間に配置され、前記第１遮光パターンは、前記第１層間絶縁膜の下方に配置され、
    前記第２遮光パターンは、前記第１層間絶縁膜上に配置される、ディスプレイ装置。
  2. 前記第１半導体パターンはシリコンを含み、前記第２半導体パターン及び前記駆動半導体パターンは酸化物半導体を含む、請求項１に記載のディスプレイ装置。
  3. 前記第１遮光パターンは前記第２遮光パターンと異なる物質を含む、請求項１に記載のディスプレイ装置。
  4. 前記第１遮光パターンは前記第１スイッチング薄膜トランジスタの前記第１ゲート電極と同じ物質を含む、請求項３に記載のディスプレイ装置。
  5. 前記第２遮光パターンと前記駆動半導体パターンとの間に位置する第２分離絶縁膜をさらに含み、
    前記第２分離絶縁膜は前記第１分離絶縁膜と前記第２半導体パターンとの間に延びる、請求項１に記載のディスプレイ装置。
  6. 前記第２分離絶縁膜は、前記第１分離絶縁膜より薄い厚さを有する、請求項５に記載のディスプレイ装置。
  7. 前記第２分離絶縁膜は前記第１分離絶縁膜と同じ物質を含む、請求項５に記載のディスプレイ装置。
  8. 前記第１分離絶縁膜及び前記第２分離絶縁膜はシリコン酸化物からなる無機絶縁膜である、請求項７に記載のディスプレイ装置。
  9. 前記第２遮光パターンと前記駆動半導体パターンとの間の距離は、前記素子基板と前記第２遮光パターンとの間の距離より小さい、請求項１に記載のディスプレイ装置。
  10. 前記駆動薄膜トランジスタの前記駆動半導体パターンと前記駆動ゲート電極との間に位置するゲート絶縁膜、及び前記第２遮光パターンと前記駆動半導体パターンとの間に位置する第２分離絶縁膜をさらに含み、
    前記駆動半導体パターンは前記第２遮光パターンと前記駆動ゲート電極との間に位置し、
    第２分離絶縁膜の厚さは前記ゲート絶縁膜の厚さより薄い、請求項９に記載のディスプレイ装置。
  11. 前記第２遮光パターンは水素と安定的に結合する物質を含む、請求項９に記載のディスプレイ装置。
  12. 前記第２遮光パターンはチタン（Ｔｉ）を含む、請求項１１に記載のディスプレイ装置。
  13. 前記駆動ゲート電極は第１駆動ゲート及び第２駆動ゲートの積層構造を有し、
    前記第１駆動ゲートは前記第２遮光パターンと同じ物質を含む、請求項１１に記載のディスプレイ装置。
  14. 前記第２駆動ゲートは前記第１駆動ゲートより低い抵抗を有する、請求項１３に記載のディスプレイ装置。
  15. 駆動ソース電極は前記第２遮光パターンと電気的に連結される、請求項９に記載のディスプレイ装置。
  16. 前記駆動半導体パターンは、導電性不純物がドーピングされたソース領域及びドレイン領域を含む、請求項１５に記載のディスプレイ装置。
JP2022130606A 2021-08-30 2022-08-18 酸化物半導体を含むディスプレイ装置 Active JP7500669B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0114730 2021-08-30
KR1020210114730A KR20230032187A (ko) 2021-08-30 2021-08-30 산화물 반도체를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
JP2023035913A JP2023035913A (ja) 2023-03-13
JP7500669B2 true JP7500669B2 (ja) 2024-06-17

Family

ID=82850752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022130606A Active JP7500669B2 (ja) 2021-08-30 2022-08-18 酸化物半導体を含むディスプレイ装置

Country Status (6)

Country Link
US (1) US20230061983A1 (ja)
EP (1) EP4141936A1 (ja)
JP (1) JP7500669B2 (ja)
KR (1) KR20230032187A (ja)
CN (1) CN115732572A (ja)
TW (1) TW202310398A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311857A (ja) 2001-01-17 2002-10-25 Semiconductor Energy Lab Co Ltd 発光装置
US20210104558A1 (en) 2019-10-04 2021-04-08 Samsung Display Co., Ltd. Display device
US20210265442A1 (en) 2020-02-26 2021-08-26 Samsung Display Co., Ltd. Display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6692645B2 (ja) * 2016-01-15 2020-05-13 株式会社ジャパンディスプレイ 半導体装置
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
JP2020017558A (ja) * 2018-07-23 2020-01-30 株式会社ジャパンディスプレイ 表示装置
KR20200039867A (ko) * 2018-10-05 2020-04-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN112838098A (zh) * 2020-12-30 2021-05-25 厦门天马微电子有限公司 一种显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311857A (ja) 2001-01-17 2002-10-25 Semiconductor Energy Lab Co Ltd 発光装置
US20210104558A1 (en) 2019-10-04 2021-04-08 Samsung Display Co., Ltd. Display device
US20210265442A1 (en) 2020-02-26 2021-08-26 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
JP2023035913A (ja) 2023-03-13
TW202310398A (zh) 2023-03-01
CN115732572A (zh) 2023-03-03
US20230061983A1 (en) 2023-03-02
KR20230032187A (ko) 2023-03-07
EP4141936A1 (en) 2023-03-01

Similar Documents

Publication Publication Date Title
KR102565936B1 (ko) 표시 장치
USRE48032E1 (en) Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
US11653541B2 (en) Display device and manufacturing method thereof
JP4640690B2 (ja) アクティブマトリクス有機ｅｌ表示装置の製造方法
KR20150044083A (ko) 유기 발광 표시 장치 및 이의 제조방법
KR20200060629A (ko) 표시 장치 및 이의 제조 방법
JP2001100655A (ja) Ｅｌ表示装置
JP7506725B2 (ja) 酸化物半導体を含むディスプレイ装置
WO2019187102A1 (ja) アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法
US11018160B2 (en) Thin-film transistor substrate and luminescent device
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
WO2020059027A1 (ja) 表示装置
KR20210086247A (ko) 표시 장치
JP7500669B2 (ja) 酸化物半導体を含むディスプレイ装置
US20100090222A1 (en) Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
US20230013464A1 (en) Display Apparatus Having a Light-Emitting Device and a Driving Circuit
WO2020161775A1 (ja) 表示装置
WO2019187069A1 (ja) トランジスタおよび表示装置
JP2022105299A (ja) タッチディスプレイ装置
KR20230171538A (ko) 발광 표시 장치 및 이의 제조 방법
KR20230029023A (ko) 차광 패턴을 포함하는 디스플레이 장치
KR20240078798A (ko) 산화물 반도체를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240605

R150 Certificate of patent or registration of utility model

Ref document number: 7500669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150