TWI833565B - 嵌入式雙列直插式記憶體模組 - Google Patents
嵌入式雙列直插式記憶體模組 Download PDFInfo
- Publication number
- TWI833565B TWI833565B TW112103424A TW112103424A TWI833565B TW I833565 B TWI833565 B TW I833565B TW 112103424 A TW112103424 A TW 112103424A TW 112103424 A TW112103424 A TW 112103424A TW I833565 B TWI833565 B TW I833565B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- printed circuit
- circuit board
- chip
- memory module
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 16
- 238000005516 engineering process Methods 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 238000007789 sealing Methods 0.000 claims description 14
- 238000001746 injection moulding Methods 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 description 14
- 238000012858 packaging process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
一種嵌入式雙列直插式記憶體模組，其包含一印刷電路板、一第一記憶體晶片組及一第二記憶體晶片組；其中該第一記憶體晶片組的多個記憶體晶片是以覆晶技藝電性連結地對應設於該印刷電路板的一第一電路層上；其中該第二記憶體晶片組的多個記憶體晶片是以覆晶技藝電性連結地對應設於該印刷電路板的一第二電路層上；其中該記憶體模組上的各該記憶體晶片是以覆晶技藝直接設於該印刷電路板上，藉此該記憶體模組得具有不設任何經由打線接合技藝所產生供電性連結用金屬線材的附帶條件，以利於降低製造端成本並增進電性表現。
Description
本發明係一種雙列直插式記憶體模組(DIMM，Dual In-line Memory Module)，尤指一種製程中全部以覆晶技藝來完成電性連結的嵌入式雙列直插式記憶體模組(Embedded DIMM)。
窗型柵式陣列構裝(Window BGA)技藝是現有的一種用於動態隨機存取記憶體(DRAM，Dynamic Random Access Memory)的封裝型式，供用以製造現有的雙列直插式記憶體模組(DIMM，Dual In-line Memory Module)；參考圖7，習知一種雙列直插式記憶體模組2包含一印刷電路板2a、一表面2b、一線路2c、一晶片封裝結構組2d、一唯讀記憶體2f及一導電觸片2g，該晶片封裝結構組2d包含多個晶片封裝結構2e，其中各該晶片封裝結構2e是利用窗型柵式陣列構裝(Window BGA)技藝所製成，各該晶片封裝結構2e包含一載板2h、一晶片2i及一開窗結構2j，其中該晶片2i是利用打線接合(Wire Bonding)技藝所產生的金屬線材通過該開窗結構2j而對應電性連結到該載板2h上(未圖示)；其中該晶片封裝結構組2d是以覆晶(Flip Chip)技藝而電性連結地對應設於該印刷電路板2a的該表面2b上的該線路2c上。
由上可知，現有的雙列直插式記憶體模組是利用打線接合(Wire Bonding)技藝先將多個晶片封裝分別製作形成多個晶片封裝結構體(可視為第
一次封裝製程)，之後再將多個晶片封裝結構體封裝設置在印刷電路板上(可視為第二次封裝製程)，故具有以下缺點：
(1)現有的雙列直插式記憶體模組之製程是包含第一次及第二次封裝製程，因此結構中電性連接線路相對增長，導致電性表現相對不佳。
(2)現有的雙列直插式記憶體模組之製程是包含第一次及第二次封裝製程，因此相對增加製造端的製造成本，相對不符合現今追求節能的要求。
(3)由於第一次封裝製程是利用打線接合(Wire Bonding)技藝完成，因此所使用的金屬線材(如金線)會相對增加製造端的材料成本。
此外，現有的雙列直插式記憶體模組的印刷電路板及晶片封裝結構體是以裸露的形式對外露出，使得印刷電路板及晶片封裝結構體容易受損，而且長期外露亦容易造成金屬材料氧化而縮短使用壽命。
本發明之主要目的在於提供一種嵌入式雙列直插式記憶體模組(Embedded DIMM)，該記憶體模組包含一印刷電路板、一第一記憶體晶片組及一第二記憶體晶片組；其中該第一記憶體晶片組的多個記憶體晶片是以覆晶(Flip Chip)技藝電性連結地對應設於該印刷電路板的一第一面上的一第一電路層上；其中該第二記憶體晶片組的多個記憶體晶片是以覆晶技藝電性連結地對應設於該印刷電路板的一第二面上的一第二電路層上；其中該記憶體模組上的各該記憶體晶片是以覆晶技藝直接設於該印刷電路板上(WLCSP on DIMM)，因此該記憶體模組具有不設任何經由打線接合(Wire Bonding)技藝所產生的供
電性連結用的金屬線材的附帶條件，有效地解決現有的雙列直插式記憶體模組(DIMM)需要改良的缺點。
為達成上述目的，本發明提供一種嵌入式雙列直插式記憶體模組，該記憶體模組包含一印刷電路板、一第一記憶體晶片組及一第二記憶體晶片組；其中該印刷電路板包含有一第一面與相對的一第二面、一第一電路層、一第二電路層、及一導電觸片，該第一電路層位於該第一面上，該第二電路層位於該第二面上，該導電觸片是與外部電子裝置的主機板電性連結用；其中該第一記憶體晶片組包含多個記憶體晶片，各該記憶體晶片是以覆晶(Flip Chip)技藝電性連結地對應設於該印刷電路板的該第一面上的該第一電路層上；其中該第二記憶體晶片組包含多個記憶體晶片，各該記憶體晶片是以覆晶技藝電性連結地對應設於該印刷電路板的該第二面上的該第二電路層上；其中該記憶體模組上的各該記憶體晶片是以覆晶技藝直接設於該印刷電路板上，因此該記憶體模組具有不設任何經由打線接合(Wire Bonding)技藝所產生的供電性連結用的金屬線材的附帶條件；其中該記憶體模組的製造方法包含下列步驟：步驟S1：提供一印刷電路板；其中該印刷電路板包含有一第一面與相對的一第二面、一第一電路層、一第二電路層、及一導電觸片，該第一電路層位於該第一面上，該第二電路層位於該第二面上；步驟S2：利用覆晶(Flip Chip)技藝在該印刷電路板的該第一面上的該第一電路層上電性連結地對應設一第一記憶體晶片組，其中該第一記憶體晶片組是包含多個記憶體晶片；及步驟S3：利用覆晶技藝在該印刷電路板的該第二面上的該第二電路層上電性連結地對應設一第二記憶體晶片組，即完成一記憶體模組，其中該第二記憶體晶片組是包含多個記憶體晶片。
在本發明一較佳實施例中，該記憶體模組進一步包含一封膜層，該封膜層是以注塑技藝包覆住該記憶體模組但露出該記憶體模組上的該印刷電路板的該導電觸片。
在本發明一較佳實施例中，該封膜層進一步具有一平整地第一表面及相對的一平整地第二表面；其中該第一表面位於該第一記憶體晶片組外部；其中該第二表面位於該第二記憶體晶片組外部。
1:記憶體模組
10:印刷電路板
11:第一面
12:第二面
13:第一電路層
14:第二電路層
15:導電觸片
20:第一記憶體晶片組
21:記憶體晶片
30:第二記憶體晶片組
31:記憶體晶片
40:封膜層
41:第一表面
42:第二表面
2:記憶體模組
2a:印刷電路板
2b:表面
2c:線路
2d:晶片封裝結構組
2e:晶片封裝結構
2f:唯讀記憶體
2g:導電觸片
2h:載板
2i:晶片
2j:開窗結構
圖1是本發明的記憶體模組的上視平面示意圖。
圖2是本發明的記憶體模組的側視平面示意圖。
圖3是本發明的印刷電路板上電性連結地對應設第一記憶體晶片組的側視平面分解示意圖。
圖4是本發明的印刷電路板上電性連結地對應設第一記憶體晶片組的側視平面組合示意圖。
圖5是本發明的印刷電路板上電性連結地對應設第二記憶體晶片組的側視平面分解示意圖。
圖6是本發明的印刷電路板上電性連結地對應設第二記憶體晶片組的側視平面組合示意圖。
圖7是現有的雙列直插式記憶體模組的上視平面示意圖。
配合圖示，將本發明的結構及其技術特徵詳述如後，其中各圖示只用以說明本發明的結構關係及相關功能，因此各圖示中各元件的尺寸並非依實際比例畫製且非用以限制本發明。
參考圖1及2，本發明提供一種嵌入式雙列直插式記憶體模組(Embedded DIMM)1，該記憶體模組1包含一印刷電路板10(PCB，Printed circuit board)、一第一記憶體晶片組20及一第二記憶體晶片組30。
該印刷電路板10包含有一第一面11與相對的一第二面12、一第一電路層13、一第二電路層14、及一導電觸片15如圖2所示，該第一電路層13位於該第一面11上，該第二電路層14位於該第二面12上，該導電觸片15是與外部電子裝置的主機板電性連結用，如應用於伺服器(Server)、工作站(Workstation)、或個人電腦(Personal Computer)的主機板上但不限制。
該第一記憶體晶片組20包含多個記憶體晶片21如圖1所示，各該記憶體晶片21是以覆晶(Flip Chip)技藝電性連結地對應設於該印刷電路板10的該第一面11上的該第一電路層13上如圖2所示；在圖1所示的實施例中，各該記憶體晶片21的數量為8個但不限制。
該第二記憶體晶片組30包含多個記憶體晶片31如圖1所示，各該記憶體晶片31是以覆晶技藝電性連結地對應設於該印刷電路板10的該第二面12上的該第二電路層14上如圖2所示；在圖1所示的實施例中，各該記憶體晶片31的數量為8個但不限制。
該記憶體模組1上的各該記憶體晶片21、31是以覆晶技藝直接設於該印刷電路板10上(WLCSP on DIMM)如圖2所示，因此該記憶體模組1具有不設任何經由打線接合(Wire Bonding)技藝所產生的供電性連結用的金屬線材(如金線)的附帶條件。
參考圖1、3至6，該記憶體模組1的製造方法包含下列步驟：
步驟S1：提供一印刷電路板10如圖3所示；其中該印刷電路板10包含有一第一面11與相對的一第二面12、一第一電路層13、一第二電路層14、及一導電觸片15如圖3所示，該第一電路層13位於該第一面11上，該第二電路層14位於該第二面12上。
步驟S2：利用覆晶(Flip Chip)技藝在該印刷電路板10的該第一面11上的該第一電路層13上電性連結地對應設一第一記憶體晶片組20如圖3及4所示；其中該第一記憶體晶片組20是包含多個記憶體晶片21如圖1所示。
步驟S3：利用覆晶技藝在該印刷電路板10的該第二面12上的該第二電路層14上電性連結地對應設一第二記憶體晶片組30如圖5及6所示，即完成一記憶體模組1；其中該第二記憶體晶片組30是包含多個記憶體晶片31如圖1所示。
其中，各該記憶體晶片21進一步是藉由至少一錫球50銲接在該第一電路層13上但不限制如圖3所示；其中各該記憶體晶片31進一步是藉由至少一錫球50銲接在該第二電路層14上但不限制如圖5所示。
參考圖2，該記憶體模組1進一步包含一封膜層40但不限制，該封膜層40是以注塑技藝包覆住該記憶體模組1但露出該記憶體模組1上的該印刷電路板10的該導電觸片15；其中該封膜層40進一步具有一平整地第一表面41及相對的一平整地第二表面42但不限制如圖2所示；其中該第一表面41位於該第一記憶體晶片組20外部如圖2所示；其中該第二表面42位於該第二記憶體晶片組30外部如圖2所示。
本發明的該記憶體模組1(如圖1所示)與現有的記憶體模組(DIMM)2(如圖7所示)相較，本發明的該記憶體模組1上的各該記憶體晶片21、31是以覆晶技藝直接設於該印刷電路板10上如圖2所示，而非如現有的記憶體模組2(如圖7所示)需經由打線接合技藝將多個晶片封裝形成多個晶片封裝
結構體(第一次封裝製程)，再把多個晶片封裝結構體封裝在印刷電路板(第二次封裝製程)，因此，本發明的該記憶體模組1(如圖1所示)具有以下優點：
(1)各該記憶體晶片21、31是以覆晶技藝直接設於該印刷電路板10上，使得電子元件之間的連接線路縮短，而電子元件之間的電性表現佳。
(2)該記憶體模組1產品僅一次封裝製程即完成，以利於降低製造端的製程成本，且符合現代企業社會責任(CSR)追求產品的生產製程更加節能以利於社會、環境的永續發展的理念。
(3)該記憶體模組1產品的製程不包含打線接合作業，製造端不會使用到金屬線材(如金線)，以利於節省製造端的材料成本。
此外，本發明的該記憶體模組1進一步包含該封膜層40但不限制如圖2所示，該封膜層40是以注塑技藝包覆住該記憶體模組1但露出該記憶體模組1上的該印刷電路板10的該導電觸片15，避免產生晶片及線路外露而容易受損的缺點，有效地解決現有的雙列直插式記憶體模組上外露的印刷電路板及晶片封裝結構體容易受損或氧化的問題，增加產品的良率及使用壽命，有利於增加產品的市場競爭力。
以上該僅為本發明的優選實施例，對本發明而言僅是說明性的，而非限制性的；本領域普通技術人員理解，在本發明權利要求所限定的精神和範圍內可對其進行許多改變，修改，甚至等效變更，但都將落入本發明的保護範圍內。
1:記憶體模組
10:印刷電路板
11:第一面
12:第二面
13:第一電路層
14:第二電路層
15:導電觸片
20:第一記憶體晶片組
21:記憶體晶片
30:第二記憶體晶片組
31:記憶體晶片
Claims (1)
- 一種嵌入式雙列直插式記憶體模組，其包含：一印刷電路板，其包含有一第一面與相對的一第二面、一第一電路層、一第二電路層、及一導電觸片，該第一電路層位於該第一面上，該第二電路層位於該第二面上，該導電觸片是與外部電子裝置的主機板電性連結用；一第一記憶體晶片組，其包含多個記憶體晶片，各該記憶體晶片是以覆晶(Flip Chip)技藝電性連結地對應設於該印刷電路板的該第一面上的該第一電路層上；一第二記憶體晶片組，其包含多個記憶體晶片，各該記憶體晶片是以覆晶技藝電性連結地對應設於該印刷電路板的該第二面上的該第二電路層上；及一封膜層，該封膜層是以注塑技藝包覆住該記憶體模組但露出該記憶體模組上的該印刷電路板的該導電觸片；其中該封膜層進一步具有一平整地第一表面及相對的一平整地第二表面；其中該第一表面位於該第一記憶體晶片組外部；其中該第二表面位於該第二記憶體晶片組外部；其中該記憶體模組上的各該記憶體晶片是以覆晶技藝直接設於該印刷電路板上，因此該記憶體模組具有不設任何經由打線接合(Wire Bonding)技藝所產生的供電性連結用的金屬線材的附帶條件；其中該記憶體模組的製造方法包含下列步驟：步驟S1：提供一印刷電路板；其中該印刷電路板包含有一第一面與相對的一第二面、一第一電路層、一第二電路層、及一導電觸片，該第一電路層位於該第一面上，該第二電路層位於該第二面上；步驟S2：利用覆晶(Flip Chip)技藝在該印刷電路板的該第一面上的該第一電路層上電性連結地對應設一第一記憶體晶片組；其中該第一記憶體晶片組是包含多個記憶體晶片； 步驟S3：利用覆晶技藝在該印刷電路板的該第二面上的該第二電路層上電性連結地對應設一第二記憶體晶片組，即完成一記憶體模組；其中該第二記憶體晶片組是包含多個記憶體晶片；步驟S4：利用注塑技藝在該記憶體模組上設置一封膜層，並使該封膜層包覆住該記憶體模組但露出該記憶體模組上的該印刷電路板的該導電觸片；步驟S5：使位於該第一記憶體晶片組外部的該封膜層的表面形成一平整地第一表面；及步驟S6：使位於該第二記憶體晶片組外部的該封膜層的表面形成一平整地第二表面。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112103424A TWI833565B (zh) | 2023-02-01 | 2023-02-01 | 嵌入式雙列直插式記憶體模組 |
| JP2024000219U JP3246127U (ja) | 2023-02-01 | 2024-01-26 | 組み込み式デュアルインラインメモリモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112103424A TWI833565B (zh) | 2023-02-01 | 2023-02-01 | 嵌入式雙列直插式記憶體模組 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI833565B true TWI833565B (zh) | 2024-02-21 |
Family
ID=90272546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112103424A TWI833565B (zh) | 2023-02-01 | 2023-02-01 | 嵌入式雙列直插式記憶體模組 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3246127U (zh) |
| TW (1) | TWI833565B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200931632A (en) * | 2008-01-02 | 2009-07-16 | Walton Advanced Eng Inc | Card type memory package |
| US20090309214A1 (en) * | 2006-01-13 | 2009-12-17 | Entorian Technologies, Lp | Circuit Module Turbulence Enhancement |
| CN102498562A (zh) * | 2009-07-27 | 2012-06-13 | 飞际控股有限公司 | 柔性电路模块 |
| CN103378075A (zh) * | 2012-04-12 | 2013-10-30 | 三星电子株式会社 | 半导体存储器模块及其制造方法 |
-
2023
- 2023-02-01 TW TW112103424A patent/TWI833565B/zh active
-
2024
- 2024-01-26 JP JP2024000219U patent/JP3246127U/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090309214A1 (en) * | 2006-01-13 | 2009-12-17 | Entorian Technologies, Lp | Circuit Module Turbulence Enhancement |
| TW200931632A (en) * | 2008-01-02 | 2009-07-16 | Walton Advanced Eng Inc | Card type memory package |
| CN102498562A (zh) * | 2009-07-27 | 2012-06-13 | 飞际控股有限公司 | 柔性电路模块 |
| CN103378075A (zh) * | 2012-04-12 | 2013-10-30 | 三星电子株式会社 | 半导体存储器模块及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3246127U (ja) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100833589B1 (ko) | 스택 패키지 | |
| US6836009B2 (en) | Packaged microelectronic components | |
| TWI420634B (zh) | 封裝結構及其製法 | |
| JP3291368B2 (ja) | ボールグリッドアレイ型半導体パッケージの構造 | |
| TWI496258B (zh) | 封裝基板之製法 | |
| KR940006164B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| WO2024120485A1 (zh) | 可挠性线路板、薄膜覆晶封装结构及显示装置 | |
| KR20110056205A (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
| TWI833565B (zh) | 嵌入式雙列直插式記憶體模組 | |
| US9230895B2 (en) | Package substrate and fabrication method thereof | |
| KR100913171B1 (ko) | 스택 패키지의 제조방법 | |
| JPH10135366A (ja) | Ｂｇａ半導体パッケージの外部端子の製造方法 | |
| CN219997873U (zh) | 嵌入式双列直插式内存模块 | |
| JP4174008B2 (ja) | 半導体装置 | |
| JPH1197827A (ja) | プリント配線基板および電子部品が実装されたプリント配線基板 | |
| TWI306217B (en) | Insertion-type semiconductor device and fabrication method thereof | |
| CN220914217U (zh) | 一种芯片封装结构及其基板 | |
| TWI732647B (zh) | 半導體封裝件 | |
| US20110101510A1 (en) | Board on chip package substrate and manufacturing method thereof | |
| US20240186288A1 (en) | Semiconductor package and manufacturing method thereof | |
| TWI581388B (zh) | 半導體封裝結構 | |
| TWI794021B (zh) | 半導體封裝及其製造方法 | |
| TWI395319B (zh) | 避免封裝堆疊接點斷裂之半導體組合構造 | |
| TWI841208B (zh) | 封裝結構及其形成方法 | |
| TW200937599A (en) | Semiconductor package substrate having fine-pitch circuitry and fabrication method thereof |