JPH1197827A - プリント配線基板および電子部品が実装されたプリント配線基板 - Google Patents
プリント配線基板および電子部品が実装されたプリント配線基板Info
- Publication number
- JPH1197827A JPH1197827A JP9259896A JP25989697A JPH1197827A JP H1197827 A JPH1197827 A JP H1197827A JP 9259896 A JP9259896 A JP 9259896A JP 25989697 A JP25989697 A JP 25989697A JP H1197827 A JPH1197827 A JP H1197827A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- soldering
- semiconductor package
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 下面側にマトリックス状に配置された複数の
接続端子を有する電子部品を接続する半田付けランド周
辺の配線を容易とし、かつ下面側にマトリックス状に配
置された複数の接続端子を有する電子部品との接続信頼
性の高いマザーボードを安価に実現可能なプリント配線
基板を提供する。 【解決手段】 下面側にマトリックス状に配置された複
数の接続端子を有する電子部品を実装するために、該接
続端子と接続されるマトリックス状に配列された複数の
半田付けランド２ａ〜２ｄを有するプリント配線基板１
において、該半田付けランド２ａ〜２ｄの面積を中央部
から外周部に向かって少くとも２段階以上に段階的に小
さく形成したことを特徴とするプリント配線基板１。
接続端子を有する電子部品を接続する半田付けランド周
辺の配線を容易とし、かつ下面側にマトリックス状に配
置された複数の接続端子を有する電子部品との接続信頼
性の高いマザーボードを安価に実現可能なプリント配線
基板を提供する。 【解決手段】 下面側にマトリックス状に配置された複
数の接続端子を有する電子部品を実装するために、該接
続端子と接続されるマトリックス状に配列された複数の
半田付けランド２ａ〜２ｄを有するプリント配線基板１
において、該半田付けランド２ａ〜２ｄの面積を中央部
から外周部に向かって少くとも２段階以上に段階的に小
さく形成したことを特徴とするプリント配線基板１。
Description
【０００１】
【発明が属する技術分野】本発明は、ボールグリッドア
レイ半導体パッケージを実装するためのプリント配線基
板の改良に関するものである。
レイ半導体パッケージを実装するためのプリント配線基
板の改良に関するものである。
【０００２】
【従来の技術】近年、集積回路の発展はめざましく、生
産量の増加、価格の低下により使用される分野は、非常
に高い信頼度が要求される宇宙通信、超大型コンピュー
タはもとより、家庭電化製品に至るまで拡がっている。
産量の増加、価格の低下により使用される分野は、非常
に高い信頼度が要求される宇宙通信、超大型コンピュー
タはもとより、家庭電化製品に至るまで拡がっている。
【０００３】また、集積回路の大規模化に伴い、集積回
路のパッケージの端子数も増加してきている。
路のパッケージの端子数も増加してきている。
【０００４】しかしながら、リード線を外部に引き出す
タイプのパッケージでは、パッケージの実装面積を大き
くしない限り、リード線の数を多くするのに限度があっ
た。そこで、端子数を増加させて、しかも小さな面積で
実装できるパッケージとして、一般に、ボール・グリッ
ド・アレイと称する半導体パッケージが開発された。上
記ボール・グリッド・アレイ（以下「ＢＧＡ」と略称す
る）の半導体パッケージとして、米国特許第５，１５
３，３８５号に、ワイヤーボンディング実装し、トラン
スファーモールドされた半導体パッケージに関する技術
が開示されている。
タイプのパッケージでは、パッケージの実装面積を大き
くしない限り、リード線の数を多くするのに限度があっ
た。そこで、端子数を増加させて、しかも小さな面積で
実装できるパッケージとして、一般に、ボール・グリッ
ド・アレイと称する半導体パッケージが開発された。上
記ボール・グリッド・アレイ（以下「ＢＧＡ」と略称す
る）の半導体パッケージとして、米国特許第５，１５
３，３８５号に、ワイヤーボンディング実装し、トラン
スファーモールドされた半導体パッケージに関する技術
が開示されている。
【０００５】そこで、図４に基づいて、上記米国特許第
５，１５３，３８５号に記載されているトランスファー
モールド半導体パッケージについてＢＧＡの概要を説明
する。図４において、図４（ａ）は、半田バンプ形成前
の状態を示すＢＧＡ半導体パッケージの断面図で、ガラ
スエポキシ樹脂等から作られたプリント樹脂基板４には
スルーホール５が形成され、該スルーホール５を含み、
プリント樹脂基板４の全表面に金属メッキ層を施し、更
に前記プリント樹脂基板４の上下面に感光性樹脂被膜を
施し、パターン導体回路６やダイパターン７を形成す
る。また更に、所定の部分にソルダーレジスト処理を行
い、レジスト膜８を形成することにより、前記プリント
樹脂基板４の下面側に、マトリックス状に多数の同一形
状の半田付け可能な表面であるレジスト膜開口部、所謂
パターンランド９を形成する。次に前記ダイパターン７
にＩＣチップ１０を搭載して前記パターン導体回路６と
ボンディングワイヤー１１で接続した後、該ＩＣチップ
１０を熱硬化性の封止樹脂１２でトランスファーモール
ドにより樹脂封止することにより、前記ＩＣチップ１０
の遮光と保護を行う。更に前記プリント樹脂基板４の上
面側及び下面側に形成されているパターン導体回路６は
スルーホール５を介して導通されている。
５，１５３，３８５号に記載されているトランスファー
モールド半導体パッケージについてＢＧＡの概要を説明
する。図４において、図４（ａ）は、半田バンプ形成前
の状態を示すＢＧＡ半導体パッケージの断面図で、ガラ
スエポキシ樹脂等から作られたプリント樹脂基板４には
スルーホール５が形成され、該スルーホール５を含み、
プリント樹脂基板４の全表面に金属メッキ層を施し、更
に前記プリント樹脂基板４の上下面に感光性樹脂被膜を
施し、パターン導体回路６やダイパターン７を形成す
る。また更に、所定の部分にソルダーレジスト処理を行
い、レジスト膜８を形成することにより、前記プリント
樹脂基板４の下面側に、マトリックス状に多数の同一形
状の半田付け可能な表面であるレジスト膜開口部、所謂
パターンランド９を形成する。次に前記ダイパターン７
にＩＣチップ１０を搭載して前記パターン導体回路６と
ボンディングワイヤー１１で接続した後、該ＩＣチップ
１０を熱硬化性の封止樹脂１２でトランスファーモール
ドにより樹脂封止することにより、前記ＩＣチップ１０
の遮光と保護を行う。更に前記プリント樹脂基板４の上
面側及び下面側に形成されているパターン導体回路６は
スルーホール５を介して導通されている。
【０００６】また、図４（ｂ）は、半田バンプ形成後の
状態を示すＢＧＡ半導体パッケージの断面図、図４
（ｃ）は完成したＢＧＡ半導体パッケージの変形状態を
示す断面図である。前記プリント樹脂基板４の下面側に
は、複数の半田付け可能なパターンランド９にそれぞれ
同形の半田ボールを供給し、加熱炉中で加熱することに
より、マザーボード側のプリント配線基板３１（以後マ
ザーボードと記す）との接続用の半田バンプ１３を形成
することができる。以上によりＢＧＡ半導体パッケージ
３が完成される。
状態を示すＢＧＡ半導体パッケージの断面図、図４
（ｃ）は完成したＢＧＡ半導体パッケージの変形状態を
示す断面図である。前記プリント樹脂基板４の下面側に
は、複数の半田付け可能なパターンランド９にそれぞれ
同形の半田ボールを供給し、加熱炉中で加熱することに
より、マザーボード側のプリント配線基板３１（以後マ
ザーボードと記す）との接続用の半田バンプ１３を形成
することができる。以上によりＢＧＡ半導体パッケージ
３が完成される。
【０００７】図５は、従来のマザーボード３１のＢＧＡ
半導体パッケージを搭載する部分を示した図である。
半導体パッケージを搭載する部分を示した図である。
【０００８】図５において、３２は、マトリックス状に
配置されたＢＧＡの半田バンプ接続用の半田付けランド
である。半田付けランド３２は、内周部から外周部まで
すべて同じ形状、大きさである。
配置されたＢＧＡの半田バンプ接続用の半田付けランド
である。半田付けランド３２は、内周部から外周部まで
すべて同じ形状、大きさである。
【０００９】
【発明が解決しようとする課題】上述したように、ＢＧ
Ａの半田付けランドは２次元のマトリックス状に集中し
て配置されているため、特に中央部の信号線を外部に引
き出すことが難しく、また引き出せたとしてもその配線
の引き回し経路が限定され、配線の自由度が低い。その
ため、マザーボードの配線層数の増加、基板面積の大型
化が必要となり、機器の大型化、コストアップの原因と
なっていた。
Ａの半田付けランドは２次元のマトリックス状に集中し
て配置されているため、特に中央部の信号線を外部に引
き出すことが難しく、また引き出せたとしてもその配線
の引き回し経路が限定され、配線の自由度が低い。その
ため、マザーボードの配線層数の増加、基板面積の大型
化が必要となり、機器の大型化、コストアップの原因と
なっていた。
【００１０】単純に全ての半田付けランドを小さくすれ
ば信号線を引き出すのは容易になるが、そうすると半田
バンプの接触面積が減ることになり、接続後の半田バン
プの高さが高くなるため、ＢＧＡ半導体パッケージやマ
ザーボードの反り、うねりを吸収することができずに半
田バンプの接触不良が発生する可能性が高くなる。
ば信号線を引き出すのは容易になるが、そうすると半田
バンプの接触面積が減ることになり、接続後の半田バン
プの高さが高くなるため、ＢＧＡ半導体パッケージやマ
ザーボードの反り、うねりを吸収することができずに半
田バンプの接触不良が発生する可能性が高くなる。
【００１１】一般に、前述したＢＧＡ半導体パッケージ
を構成するプリント樹脂基板に使用されるガラスエポキ
シ樹脂とトランスファーモールドに使用される熱硬化性
樹脂とでは、収縮率は熱硬化性樹脂の方が大きいので、
トランスファーモールド後は図４（ｃ）に示すようにＢ
ＧＡ半導体パッケージは椀状に湾曲し、プリント樹脂基
板の下面側に形成した複数の半田バンプの先端は、外周
部に向かって漸次浮き量が大きくなってくる。そのた
め、全ての半田付けランドを小さくすると、周辺部の半
田付けランドにおいてマザーボードとの導通不良を生ず
るという問題があった。
を構成するプリント樹脂基板に使用されるガラスエポキ
シ樹脂とトランスファーモールドに使用される熱硬化性
樹脂とでは、収縮率は熱硬化性樹脂の方が大きいので、
トランスファーモールド後は図４（ｃ）に示すようにＢ
ＧＡ半導体パッケージは椀状に湾曲し、プリント樹脂基
板の下面側に形成した複数の半田バンプの先端は、外周
部に向かって漸次浮き量が大きくなってくる。そのた
め、全ての半田付けランドを小さくすると、周辺部の半
田付けランドにおいてマザーボードとの導通不良を生ず
るという問題があった。
【００１２】本発明は上記従来の問題点に鑑みなされた
ものであり、本発明が解決しようとする第１の課題は、
ＢＧＡ半導体パッケージなどのような下面側にマトリッ
クス状に配置された複数の接続端子を有する電子部品を
接続する半田付けランド周辺の配線を容易とし、かつ下
面側にマトリックス状に配置された複数の接続端子を有
する電子部品との接続信頼性の高いマザーボードを安価
に実現可能なプリント配線基板を提供することにある。
ものであり、本発明が解決しようとする第１の課題は、
ＢＧＡ半導体パッケージなどのような下面側にマトリッ
クス状に配置された複数の接続端子を有する電子部品を
接続する半田付けランド周辺の配線を容易とし、かつ下
面側にマトリックス状に配置された複数の接続端子を有
する電子部品との接続信頼性の高いマザーボードを安価
に実現可能なプリント配線基板を提供することにある。
【００１３】本発明が解決しようとする第２の課題は、
中央部からの信号線を引き出すのが容易で配線の自由度
が増す下面側にマトリックス状に配置された複数の接続
端子を有する電子部品を実装するためのプリント基板を
提供することである。
中央部からの信号線を引き出すのが容易で配線の自由度
が増す下面側にマトリックス状に配置された複数の接続
端子を有する電子部品を実装するためのプリント基板を
提供することである。
【００１４】本発明が解決しようとする第３の課題は、
周辺部の端子の半田付け接続の強度および信頼性が向上
したことを確保することが可能となる下面側にマトリッ
クス状に配置された複数の接続端子を有する電子部品を
実装するためのプリント基板を提供することである。
周辺部の端子の半田付け接続の強度および信頼性が向上
したことを確保することが可能となる下面側にマトリッ
クス状に配置された複数の接続端子を有する電子部品を
実装するためのプリント基板を提供することである。
【００１５】本発明が解決しようとする第４の課題は、
下面側にマトリックス状に配置された複数の接続端子を
有する電子部品の周辺部の端子の半田付け接続の強度お
よび信頼性が向上した電子部品が実装されたプリント配
線基板を提供することにある。
下面側にマトリックス状に配置された複数の接続端子を
有する電子部品の周辺部の端子の半田付け接続の強度お
よび信頼性が向上した電子部品が実装されたプリント配
線基板を提供することにある。
【００１６】
【課題を解決するための手段】上記第１の課題を解決す
るために、請求項１に示した本発明によれば、下面側に
マトリックス状に配置された複数の接続端子を有する電
子部品を実装するために、該接続端子と接続されるマト
リックス状に配列された複数の半田付けランドを有する
プリント配線基板において、該半田付けランドの面積を
中央部から外周部に向かって少くとも２段階以上に段階
的に小さく形成したことを特徴としている。
るために、請求項１に示した本発明によれば、下面側に
マトリックス状に配置された複数の接続端子を有する電
子部品を実装するために、該接続端子と接続されるマト
リックス状に配列された複数の半田付けランドを有する
プリント配線基板において、該半田付けランドの面積を
中央部から外周部に向かって少くとも２段階以上に段階
的に小さく形成したことを特徴としている。
【００１７】第２の課題を解決するために、請求項２に
示した本発明によれば、請求項１に示したプリント配線
基板において、前記半田付けランドのうち、中央部の半
田付けランドを略円形状に形成し、中央部以外の半田付
けランドを略長円形状に形成したことを特徴としてい
る。
示した本発明によれば、請求項１に示したプリント配線
基板において、前記半田付けランドのうち、中央部の半
田付けランドを略円形状に形成し、中央部以外の半田付
けランドを略長円形状に形成したことを特徴としてい
る。
【００１８】第３の課題を解決するために、請求項３に
示した本発明によれば、請求項２に示したプリント配線
基板において、前記中央部以外の略長円形状の半田付け
ランドの長辺方向の長さを、前記中央部の半田付けラン
ドの直径と略等しく形成したことを特徴としている。
示した本発明によれば、請求項２に示したプリント配線
基板において、前記中央部以外の略長円形状の半田付け
ランドの長辺方向の長さを、前記中央部の半田付けラン
ドの直径と略等しく形成したことを特徴としている。
【００１９】第４の課題を解決するために、請求項４に
示した本発明によれば、請求項１ないし請求項３のいず
れか１項に記載のプリント配線基板の半田付けランド
と、下面側にマトリックス状に配置された複数の接続端
子を有する電子部品の接続部とを半田付けしたことを特
徴とする電子部品が実装されたプリント配線基板に関す
るものである。
示した本発明によれば、請求項１ないし請求項３のいず
れか１項に記載のプリント配線基板の半田付けランド
と、下面側にマトリックス状に配置された複数の接続端
子を有する電子部品の接続部とを半田付けしたことを特
徴とする電子部品が実装されたプリント配線基板に関す
るものである。
【００２０】
（第１の実施形態）図１は、本発明における下面側にマ
トリックス状に配置された複数の接続端子を有する電子
部品としてのＢＧＡ半導体パッケージのマザーボードの
搭載部を正面から見た図である。
トリックス状に配置された複数の接続端子を有する電子
部品としてのＢＧＡ半導体パッケージのマザーボードの
搭載部を正面から見た図である。
【００２１】図１において、１はＢＧＡ半導体パッケー
ジやその他の電子部品を実装するマザーボードである。
ジやその他の電子部品を実装するマザーボードである。
【００２２】２ａ〜２ｄは銅箔パターンで形成されたＢ
ＧＡ半導体パッケージの半田バンプと接続される略円形
状の半田付けランドであり、ＢＧＡ半導体パッケージの
端子の配列に合わせてマトリックス状に配置されてい
る。半田付けランド２ａ〜２ｄは各々略円形状に形成さ
れ、中心部の半田付けランド２ａ、その周囲を矩形に囲
む領域の半田付けランド２ｂ、さらにその周囲を矩形に
囲む領域の半田付けランド２ｃという具合に、最外周の
領域の半田付けランド２ｄまでの４領域の半田付けラン
ドから構成されている。
ＧＡ半導体パッケージの半田バンプと接続される略円形
状の半田付けランドであり、ＢＧＡ半導体パッケージの
端子の配列に合わせてマトリックス状に配置されてい
る。半田付けランド２ａ〜２ｄは各々略円形状に形成さ
れ、中心部の半田付けランド２ａ、その周囲を矩形に囲
む領域の半田付けランド２ｂ、さらにその周囲を矩形に
囲む領域の半田付けランド２ｃという具合に、最外周の
領域の半田付けランド２ｄまでの４領域の半田付けラン
ドから構成されている。
【００２３】半田付けランド２ａ〜２ｄからそれぞれ所
定のクリアランスをもってレジスト開口部が形成され、
半田付けランド２ａ〜２ｄが露出している。
定のクリアランスをもってレジスト開口部が形成され、
半田付けランド２ａ〜２ｄが露出している。
【００２４】ここで、半田付けランド２ａ〜２ｄのそれ
ぞれの直径ｄa〜ｄdは、 ｄa＞ｄb＞ｄc＞ｄd と、中央部から外周部に向かって段階的に小さくなるよ
うに形成されており、半田付けランドの面積も段階的に
小さくなるように形成されている。
ぞれの直径ｄa〜ｄdは、 ｄa＞ｄb＞ｄc＞ｄd と、中央部から外周部に向かって段階的に小さくなるよ
うに形成されており、半田付けランドの面積も段階的に
小さくなるように形成されている。
【００２５】そのため、外周部の半田付けランド間の距
離は中央部の半田付けランド間の距離よりも長くなり、
多くの信号線を通すことが可能となり、中央部からの信
号線を引き出すのが容易になるとともに配線の自由度が
増す。
離は中央部の半田付けランド間の距離よりも長くなり、
多くの信号線を通すことが可能となり、中央部からの信
号線を引き出すのが容易になるとともに配線の自由度が
増す。
【００２６】図２は、本発明におけるマザーボード１と
ＢＧＡ半導体パッケージ３のリフロー半田付けにより接
続された状態を示す断面図である。
ＢＧＡ半導体パッケージ３のリフロー半田付けにより接
続された状態を示す断面図である。
【００２７】図２において、３はＢＧＡ半導体パッケー
ジである。ＢＧＡ半導体パッケージ３の構成は図４に示
した従来技術と同様であり、同一部材は同一符号で示
す。
ジである。ＢＧＡ半導体パッケージ３の構成は図４に示
した従来技術と同様であり、同一部材は同一符号で示
す。
【００２８】図２に示すように、リフロー半田付け後の
半田バンプ１３は、半田付けランド２ａ〜２ｄに対して
周辺部から中央部に行くほど接触面積が大きくなってい
る。そのため、半田バンプの高さは、中央部ほど低く、
外周部にいくにしたがって高く形成される。このため、
ＢＧＡ半導体のプリント樹脂基板４に反りが生じても、
半田接続が確保され、接触不良の発生を防ぎ、中央部か
ら周辺部まで確実な接続ができる。
半田バンプ１３は、半田付けランド２ａ〜２ｄに対して
周辺部から中央部に行くほど接触面積が大きくなってい
る。そのため、半田バンプの高さは、中央部ほど低く、
外周部にいくにしたがって高く形成される。このため、
ＢＧＡ半導体のプリント樹脂基板４に反りが生じても、
半田接続が確保され、接触不良の発生を防ぎ、中央部か
ら周辺部まで確実な接続ができる。
【００２９】（第２の実施形態）図３は本発明の第２の
実施形態における下面側にマトリックス状に配置された
複数の接続端子を有する電子部品としてのＢＧＡ半導体
パッケージのマザーボードの半田バンプ接続部を示す図
である。
実施形態における下面側にマトリックス状に配置された
複数の接続端子を有する電子部品としてのＢＧＡ半導体
パッケージのマザーボードの半田バンプ接続部を示す図
である。
【００３０】図３において、２１はＢＧＡ半導体パッケ
ージやその他の電子部品を実装するマザーボードであ
る。
ージやその他の電子部品を実装するマザーボードであ
る。
【００３１】２２ａ〜２２ｄは銅箔パターンで形成され
たＢＧＡ半導体パッケージの半田バンプと接続される半
田付けランドであり、ＢＧＡ半導体パッケージの端子の
配列に合わせてマトリックス状に配置されている。半田
付けランド２２ａ〜２２ｄは中心部の半田付けランド２
２ａ、その周囲を矩形に囲む領域の半田付けランド２２
ｂ、さらにその周囲を矩形に囲む領域の半田付けランド
２２ｃという具合に、最外周の領域の半田付けランド２
２ｄまでの４領域の半田付けランドから構成されてい
る。
たＢＧＡ半導体パッケージの半田バンプと接続される半
田付けランドであり、ＢＧＡ半導体パッケージの端子の
配列に合わせてマトリックス状に配置されている。半田
付けランド２２ａ〜２２ｄは中心部の半田付けランド２
２ａ、その周囲を矩形に囲む領域の半田付けランド２２
ｂ、さらにその周囲を矩形に囲む領域の半田付けランド
２２ｃという具合に、最外周の領域の半田付けランド２
２ｄまでの４領域の半田付けランドから構成されてい
る。
【００３２】半田付けランド２２ａ〜２２ｄからそれぞ
れ所定のクリアランスをもってレジスト開口部が形成さ
れ、半田付けランド２２ａ〜２２ｄが露出している。
れ所定のクリアランスをもってレジスト開口部が形成さ
れ、半田付けランド２２ａ〜２２ｄが露出している。
【００３３】ここで、中央部の半田付けランド２２ａは
略円形状であり、中央部以外の半田付けランド２２ｂ〜
２２ｄは、略長円形状となっており、それぞれの短辺の
幅ｂb〜ｂdおよび中央部の略円形状の半田付けランドの
直径ｄaの関係は、 ｄa＞ｂb＞ｂc＞ｂd と周辺部に向かって段階的に幅のせまい略長円形状とな
っている。
略円形状であり、中央部以外の半田付けランド２２ｂ〜
２２ｄは、略長円形状となっており、それぞれの短辺の
幅ｂb〜ｂdおよび中央部の略円形状の半田付けランドの
直径ｄaの関係は、 ｄa＞ｂb＞ｂc＞ｂd と周辺部に向かって段階的に幅のせまい略長円形状とな
っている。
【００３４】そのため、外周部に行くほど、半田付けラ
ンド間の距離は広くなり、より多くの信号線を通すこと
が可能となり、中央部からの信号線を引き出すのが容易
になるとともに配線の自由度が増す。
ンド間の距離は広くなり、より多くの信号線を通すこと
が可能となり、中央部からの信号線を引き出すのが容易
になるとともに配線の自由度が増す。
【００３５】また、中央部以外の略長円形状の半田付け
ランド２２ｂ〜２２ｄの長辺方向の長さは、全て中央部
の略円形状の半田付けランドの直径とほぼ等しく形成さ
れている。
ランド２２ｂ〜２２ｄの長辺方向の長さは、全て中央部
の略円形状の半田付けランドの直径とほぼ等しく形成さ
れている。
【００３６】このため、周辺部においても半田付けラン
ドの寸法が十分確保され、周辺部の半田付けランドの接
続の信頼性と強度を確保することが可能となっている。
ドの寸法が十分確保され、周辺部の半田付けランドの接
続の信頼性と強度を確保することが可能となっている。
【００３７】以上の実施形態においては、正方形マトリ
ックスのフルグリッドのＢＧＡ半導体パッケージを例に
とって説明したが、本発明は任意の端子数、端子配列の
ＢＧＡ半導体パッケージを搭載するマザーボードに対し
て適用することができる。例えば、９×１５列の長方形
のマトリックス状の端子配列の半導体パッケージや、中
央部の端子がなく周辺に複数列の端子が配列されたいわ
ゆるペリフェラルタイプなどの端子配列を持つＢＧＡ半
導体パッケージを搭載するマザーボードに対しても適用
することができる。
ックスのフルグリッドのＢＧＡ半導体パッケージを例に
とって説明したが、本発明は任意の端子数、端子配列の
ＢＧＡ半導体パッケージを搭載するマザーボードに対し
て適用することができる。例えば、９×１５列の長方形
のマトリックス状の端子配列の半導体パッケージや、中
央部の端子がなく周辺に複数列の端子が配列されたいわ
ゆるペリフェラルタイプなどの端子配列を持つＢＧＡ半
導体パッケージを搭載するマザーボードに対しても適用
することができる。
【００３８】また、以上の実施形態においては半田付け
ランドの面積、形状を４段階に変化させているが、この
変化の段数は２以上の任意の値をとることができる。
ランドの面積、形状を４段階に変化させているが、この
変化の段数は２以上の任意の値をとることができる。
【００３９】
【発明の効果】以上説明したように、請求項１に示した
本発明によれば、ＢＧＡ半導体パッケージなどのような
下面側にマトリックス状に配置された複数の接続端子を
有する電子部品を搭載するために、半田バンプとの接続
のための複数の半田付けランドを有するプリント配線基
板において、前記半田付けランドの面積を、中央部から
外周部に向かって段階的に小さく形成することにより、
外周部の半田付けランド間により多くの信号線を通すこ
とが可能となり、中央部からの信号線を引き出すのが容
易になるとともに配線の自由度が増す。これにより、基
板層数の減少や、実装面積の減少を実現することが可能
となり、低コストのマザーボードが実現できる。また、
中央部から周辺部に行くほど半田バンプの高さを高く形
成することができるので、ＢＧＡ半導体パッケージの反
りを吸収することが可能となり、中央部から外周部まで
信頼性の高い接続を確保することが可能となる。
本発明によれば、ＢＧＡ半導体パッケージなどのような
下面側にマトリックス状に配置された複数の接続端子を
有する電子部品を搭載するために、半田バンプとの接続
のための複数の半田付けランドを有するプリント配線基
板において、前記半田付けランドの面積を、中央部から
外周部に向かって段階的に小さく形成することにより、
外周部の半田付けランド間により多くの信号線を通すこ
とが可能となり、中央部からの信号線を引き出すのが容
易になるとともに配線の自由度が増す。これにより、基
板層数の減少や、実装面積の減少を実現することが可能
となり、低コストのマザーボードが実現できる。また、
中央部から周辺部に行くほど半田バンプの高さを高く形
成することができるので、ＢＧＡ半導体パッケージの反
りを吸収することが可能となり、中央部から外周部まで
信頼性の高い接続を確保することが可能となる。
【００４０】また、請求項２に示した本発明によれば、
請求項１に示したプリント配線基板において、中央部の
半田付けランドを略円形状に形成し、中央部以外の半田
付けランドを略長円形状となるごとく形成したことによ
り、外周部の半田付けランド間により多くの信号線を通
すことが可能となり、中央部からの信号線を引き出すの
が容易になるとともに配線の自由度が増す。これによ
り、基板層数の減少や、実装面積の減少を実現すること
が可能となり、低コストのマザーボードが実現できる。
請求項１に示したプリント配線基板において、中央部の
半田付けランドを略円形状に形成し、中央部以外の半田
付けランドを略長円形状となるごとく形成したことによ
り、外周部の半田付けランド間により多くの信号線を通
すことが可能となり、中央部からの信号線を引き出すの
が容易になるとともに配線の自由度が増す。これによ
り、基板層数の減少や、実装面積の減少を実現すること
が可能となり、低コストのマザーボードが実現できる。
【００４１】また、請求項３に示した本発明によれば、
請求項２に示したプリント配線基板において、前記中央
以外の半田付けランドの長辺方向の長さを、前記中央部
の半田付けランドの直径と略等しく形成したことによ
り、周辺部の半田付けランドの寸法が十分確保され、周
辺部の端子の半田付け接続の強度、信頼性を確保するこ
とが可能となる。
請求項２に示したプリント配線基板において、前記中央
以外の半田付けランドの長辺方向の長さを、前記中央部
の半田付けランドの直径と略等しく形成したことによ
り、周辺部の半田付けランドの寸法が十分確保され、周
辺部の端子の半田付け接続の強度、信頼性を確保するこ
とが可能となる。
【００４２】また、請求項４に示した本発明によれば、
請求項１ないし請求項３のいずれか１項に記載のプリン
ト配線基板の半田付けランドと、下面側にマトリックス
状に配置された複数の接続端子を有する電子部品の接続
部とを半田付けしたことにより、下面側にマトリックス
状に配置された複数の接続端子を有する電子部品の周辺
部の端子の半田付け接続の強度および信頼性が向上した
電子部品が実装されたプリント配線基板を得ることがで
きる。
請求項１ないし請求項３のいずれか１項に記載のプリン
ト配線基板の半田付けランドと、下面側にマトリックス
状に配置された複数の接続端子を有する電子部品の接続
部とを半田付けしたことにより、下面側にマトリックス
状に配置された複数の接続端子を有する電子部品の周辺
部の端子の半田付け接続の強度および信頼性が向上した
電子部品が実装されたプリント配線基板を得ることがで
きる。
【図１】本発明の第１の実施形態におけるマザーボード
のＢＧＡ半導体パッケージ搭載部を示す図。
のＢＧＡ半導体パッケージ搭載部を示す図。
【図２】本発明の第１の実施形態におけるマザーボード
とＢＧＡ半導体パッケージの接続された状態を示す断面
図。
とＢＧＡ半導体パッケージの接続された状態を示す断面
図。
【図３】本発明の第２の実施形態におけるマザーボード
のＢＧＡ半導体パッケージ搭載部を示す図。
のＢＧＡ半導体パッケージ搭載部を示す図。
【図４】ＢＧＡ半導体パッケージの構成を示す図であ
り、図４（ａ）は半田バンプ形成前の状態を示すＢＧＡ
半導体パッケージの断面図、図４（ｂ）は半田バンプ形
成後の状態を示すＢＧＡ半導体パッケージの断面図、図
４（ｃ）は完成したＢＧＡ半導体パッケージの変形状態
を示す断面図。
り、図４（ａ）は半田バンプ形成前の状態を示すＢＧＡ
半導体パッケージの断面図、図４（ｂ）は半田バンプ形
成後の状態を示すＢＧＡ半導体パッケージの断面図、図
４（ｃ）は完成したＢＧＡ半導体パッケージの変形状態
を示す断面図。
【図５】従来のマザーボードのＢＧＡ半導体パッケージ
搭載部を示す図。
搭載部を示す図。
１ マザーボード ２ａ 中央部の半田付けランド ２ｂ 中央部以外の半田付けランド ２ｃ 中央部以外の半田付けランド ２ｄ 中央部以外の半田付けランド ３ ＢＧＡパッケージ ４ プリント樹脂基板 ５ スルーホール ６ パターン導体回路 ７ ダイパターン ８ レジスト膜 ９ パターンランド １０ ＩＣチップ １１ ボンディングワイヤ １２ 封止樹脂 １３ 半田バンプ ２１ マザーボード ２２ａ 中央部の半田付けランド ２２ｂ 中央部以外の半田付けランド ２２ｃ 中央部以外の半田付けランド ２２ｄ 中央部以外の半田付けランド ３１ マザーボード ３２ 半田付けランド
Claims (4)
- 【請求項１】 下面側にマトリックス状に配置された複
数の接続端子を有する電子部品を実装するために、該接
続端子と接続されるマトリックス状に配列された複数の
半田付けランドを有するプリント配線基板において、該
半田付けランドの面積を中央部から外周部に向かって少
くとも２段階以上に段階的に小さく形成したことを特徴
とするプリント配線基板。 - 【請求項２】 前記半田付けランドのうち、中央部の半
田付けランドを略円形状に形成し、中央部以外の半田付
けランドを略長円形状に形成したことを特徴とする請求
項１に記載のプリント配線基板。 - 【請求項３】 前記中央部以外の略長円形状の半田付け
ランドの長辺方向の長さを、前記中央部の略円形状の半
田付けランドの直径と略等しく形成したことを特徴とす
る請求項２に記載のプリント配線基板。 - 【請求項４】 請求項１ないし請求項３のいずれか１項
に記載のプリント配線基板の半田付けランドと、下面側
にマトリックス状に配置された複数の接続端子を有する
電子部品の接続部とを半田付けしたことを特徴とする電
子部品が実装されたプリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9259896A JPH1197827A (ja) | 1997-09-25 | 1997-09-25 | プリント配線基板および電子部品が実装されたプリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9259896A JPH1197827A (ja) | 1997-09-25 | 1997-09-25 | プリント配線基板および電子部品が実装されたプリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197827A true JPH1197827A (ja) | 1999-04-09 |
Family
ID=17340451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9259896A Pending JPH1197827A (ja) | 1997-09-25 | 1997-09-25 | プリント配線基板および電子部品が実装されたプリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197827A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217227A (ja) * | 2000-12-29 | 2002-08-02 | Samsung Electronics Co Ltd | 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法 |
| WO2007010793A1 (ja) * | 2005-07-15 | 2007-01-25 | Matsushita Electric Industrial Co., Ltd. | 半導体発光素子及び半導体発光素子実装済み基板 |
| JP2011023719A (ja) * | 2009-07-13 | 2011-02-03 | Internatl Business Mach Corp <Ibm> | 鉛フリーｃ４相互接続の信頼性を改善するための構造体及び方法 |
| JP2011103398A (ja) * | 2009-11-11 | 2011-05-26 | Canon Inc | 半導体装置 |
| US20130039026A1 (en) * | 2011-08-08 | 2013-02-14 | Min Jae Lee | Semiconductor device |
| JP2014045027A (ja) * | 2012-08-24 | 2014-03-13 | Nec Corp | 半導体装置及び回路基板 |
-
1997
- 1997-09-25 JP JP9259896A patent/JPH1197827A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217227A (ja) * | 2000-12-29 | 2002-08-02 | Samsung Electronics Co Ltd | 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法 |
| JP2007214587A (ja) * | 2000-12-29 | 2007-08-23 | Samsung Electronics Co Ltd | 半導体アセンブリ |
| WO2007010793A1 (ja) * | 2005-07-15 | 2007-01-25 | Matsushita Electric Industrial Co., Ltd. | 半導体発光素子及び半導体発光素子実装済み基板 |
| US8129739B2 (en) | 2005-07-15 | 2012-03-06 | Panasonic Corporation | Semiconductor light emitting device and semiconductor light emitting device mounted board |
| JP2011023719A (ja) * | 2009-07-13 | 2011-02-03 | Internatl Business Mach Corp <Ibm> | 鉛フリーｃ４相互接続の信頼性を改善するための構造体及び方法 |
| JP2011103398A (ja) * | 2009-11-11 | 2011-05-26 | Canon Inc | 半導体装置 |
| US20130039026A1 (en) * | 2011-08-08 | 2013-02-14 | Min Jae Lee | Semiconductor device |
| KR101281341B1 (ko) * | 2011-08-08 | 2013-07-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 |
| US9018743B2 (en) | 2011-08-08 | 2015-04-28 | Amkor Technology, Inc. | Semiconductor device |
| US9355981B2 (en) | 2011-08-08 | 2016-05-31 | Amkor Technology, Inc. | Semiconductor device |
| JP2014045027A (ja) * | 2012-08-24 | 2014-03-13 | Nec Corp | 半導体装置及び回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3291368B2 (ja) | ボールグリッドアレイ型半導体パッケージの構造 | |
| JP3123638B2 (ja) | 半導体装置 | |
| US9130064B2 (en) | Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier | |
| US7279780B2 (en) | Quad flat no-lead (QFN) grid array package, method of making and memory module and computer system including same | |
| KR20070009428A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3927783B2 (ja) | 半導体部品 | |
| US7015591B2 (en) | Exposed pad module integrating a passive device therein | |
| KR19990078363A (ko) | 반도체장치 | |
| US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
| JP2007266492A (ja) | パッケージ基板の製造方法及びパッケージ基板 | |
| JPH1197827A (ja) | プリント配線基板および電子部品が実装されたプリント配線基板 | |
| US5849609A (en) | Semiconductor package and a method of manufacturing thereof | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| US20080164620A1 (en) | Multi-chip package and method of fabricating the same | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| US20080116585A1 (en) | Multi-chip structure | |
| JP2001203298A (ja) | 半導体装置およびその製造方法 | |
| JP2002231761A (ja) | 電子部品実装体および電子部品 | |
| US11670574B2 (en) | Semiconductor device | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP2001267452A (ja) | 半導体装置 | |
| KR100349561B1 (ko) | Ｌｓｉ 패키지 및 그 인너리드 배선방법 | |
| JP2003068859A (ja) | 半導体チップ及びこれを用いた半導体装置 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPH07183425A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050927 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060314 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060530 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060607 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |