TWI831313B - 放大電路 - Google Patents

放大電路 Download PDF

Info

Publication number
TWI831313B
TWI831313B TW111128840A TW111128840A TWI831313B TW I831313 B TWI831313 B TW I831313B TW 111128840 A TW111128840 A TW 111128840A TW 111128840 A TW111128840 A TW 111128840A TW I831313 B TWI831313 B TW I831313B
Authority
TW
Taiwan
Prior art keywords
terminal
capacitor
feedback
common mode
mode voltage
Prior art date
Application number
TW111128840A
Other languages
English (en)
Other versions
TW202408153A (zh
Inventor
黃詩雄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111128840A priority Critical patent/TWI831313B/zh
Priority to US18/360,467 priority patent/US20240039493A1/en
Application granted granted Critical
Publication of TWI831313B publication Critical patent/TWI831313B/zh
Publication of TW202408153A publication Critical patent/TW202408153A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45269—Complementary non-cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45645—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申請揭露一種放大電路。放大電路包含放大器、第一回饋單元、第二回饋單元、第一相關雙採樣單元，及第二相關雙採樣單元。放大器具有第一正輸入端、第二正輸入端、第一負輸入端、第二負輸入端、第一輸出端及第二輸出端。第一回饋單元的第一端耦接於第一輸出端，及第二回饋單元的第一端耦接於第一輸出端。第一相關雙採樣單元耦接於第一負輸入端及第一回饋單元的第二端，用以執行取樣操作及輸出操作。第二相關雙採樣單元耦接於第二負輸入端及第二回饋單元的第二端，用以執行取樣操作及輸出操作。

Description

放大電路
本揭露是有關於一種放大電路，特別是一種具有相關雙採樣功能的放大電路。
對於以疊接電晶體構成的放大器來說，為使其具有AB類放大性的特性，疊接的P型電晶體和N型電晶體的輸入電壓可能無法設計成相等。也就是說，對於疊接的P型電晶體和N型電晶體需給予不同的輸入電壓以確保工作正常。一般的作法會使用交流（AC）耦合電容耦接在疊接的P型電晶體的閘極和N型電晶體的閘極之間，但這樣的作法會導致在利用電容來對放大器進行相關雙採樣（Correlated Double Sampling，CDS）以補償偏移電壓時，在輸入訊號的路徑上有多個電容串聯的情況，從而導致偏移電壓的補償效果不佳，並造成放大電路的整體效能降低。
本申請的一實施例提供一種放大電路。放大電路包含放大器、第一回饋單元、第二回饋單元、第一相關雙採樣單元及第二相關雙採樣單元。放大器具有第一正輸入端、第二正輸入端、第一負輸入端、第二負輸入端及第一輸出端。第一回饋單元具有第一端耦接於該第一輸出端，及第二端。第二回饋單元具有一第一端耦接於該第一輸出端，及第二端。第一相關雙採樣單元包含第一電容、第二電容及第一開關組。第一電容具有第一端耦接於該第一負輸入端，及第二端。第二電容具有第一端耦接於該第一電容之該第二端，及第二端。第一開關組用以控制該第一電容及該第二電容與該第一回饋單元之該第二端、第一共模電壓、第一負輸入訊號及第二共模電壓的電性連接以執行取樣操作及輸出操作。第二相關雙採樣單元包含第三電容、第四電容及第二開關組。第三電容具有第一端耦接於該第二負輸入端，及第二端。第四電容具有第一端耦接於該第三電容之該第二端，及第二端。第二開關組用以控制該第三電容及該第四電容與該第二回饋單元之該第二端、第三共模電壓、第二負輸入訊號及第四共模電壓的電性連接以執行該取樣操作及該輸出操作。
本申請的另一實施例提供一種放大電路。放大電路包含放大器、第一回饋單元、第二回饋單元、第一相關雙採樣單元及第二相關雙採樣單元。放大器具有第一正輸入端、第二正輸入端、第一負輸入端、第二負輸入端及第一輸出端。第一回饋單元包含第一回饋電容、第二回饋電容及第一回饋路徑控制單元，該第一回饋路徑控制單元用以在一採樣操作中，使該第一回饋電容及該第二回饋電容對一第一負輸入訊號進行採樣，及在一預測操作及一輸出操作中，分別使該第一回饋電容及該第二回饋電容耦接於該第一輸出端及該第一負輸入端之間的回饋路徑。第二回饋單元包含第三回饋電容、第四回饋電容及第二回饋路徑控制單元，該第二回饋路徑控制單元用以在該採樣操作中，使該第三回饋電容及該第四回饋電容對一第二負輸入訊號進行採樣，及在該預測操作及該輸出操作中，分別使該第三回饋電容及該第四回饋電容耦接於該第一輸出端及該第二負輸入端之間的回饋路徑。第一相關雙採樣單元包含第一電容、第二電容、第三电容及第一開關組。第一電容具有一第一端耦接於該第一負輸入端，及第二端。第二電容具有第一端，及第二端。第三電容具有第一端，及第二端。第一開關組用以控制該第一電容、該第二電容及該第三電容與該第一回饋單元、第一共模電壓、該第一負輸入訊號及第二共模電壓的電性連接以執行該採樣操作、該預測操作及該輸出操作。第二相關雙採樣單元包含第四電容、第五電容、第六電容及第二開關組。第四電容具有第一端耦接於該第二負輸入端，及第二端。第五電容具有第一端，及第二端。第六電容具有第一端，及第二端。第二開關組用以控制該第四電容、該第五電容及該第六電容與該第二回饋單元、第三共模電壓、該第二負輸入訊號及第四共模電壓的電性連接以執行該採樣操作、該預測操作及該輸出操作。
圖1是本發明的放大器的一實施例示意圖。放大器102包含正端P型電晶體PMOS_P、負端型P型電晶體PMOS_N、正端N型電晶體NMOS_N及負端型N型電晶體NMOS_N。正端P型電晶體PMOS_P及正端N型電晶體NMOS_P可疊接於參考電壓V1和參考電壓V2之間，而負端P型電晶體PMOS_N及負端N型電晶體NMOS_N可疊接於參考電壓V1和參考電壓V2之間。其中參考電壓V1可例如是系統的操作電壓或電源電壓，而參考電壓V2可例如是系統的地電壓。
正端P型電晶體PMOS_P具有源極、汲極及閘極，正端P型電晶體PMOS_P的汲極可耦接於放大器102之第一輸出端OUT_P，而正端P型電晶體PMOS_P的閘極可耦接於放大器102之第一正輸入端IP1。正端N型電晶體NMOS_P具有源極、汲極及閘極，正端N型電晶體NMOS_P的汲極可耦接於正端P型電晶體PMOS_P之汲極，而正端N型電晶體NMOS_P的閘極可耦接於放大器102之第二正輸入端IP2。
負端P型電晶體PMOS_N具有源極、汲極及閘極，負端P型電晶體PMOS_N的汲極可耦接於放大器102之第二輸出端OUT_N，而負端P型電晶體PMOS_N的閘極可耦接於放大器102之第一負輸入端IN1。負端N型電晶體NMOS_N具有源極、汲極及閘極，負端N型電晶體NMOS_N的汲極可耦接於負端P型電晶體PMOS_N之汲極，而負端N型電晶體NMOS_N的閘極可耦接於放大器102之第二負輸入端IN2。在本實施例中，第一輸出端OUT_P可以是放大器102的正輸出端，而第二輸出端OUT_N可以是放大器102的負輸出端。
在本實施例中，放大器102的第一正輸入端IP1及第一負輸入端IN1可接收一對差動輸入訊號SIG P1及SIG N1，而第二正輸入端IP2及第二負輸入端IN2可接收一對差動輸入訊號SIG P2及SIG N2，其中差動輸入訊號SIG P1及SIG N1與差動輸入訊號SIG P2及SIG N2可以乘載相同的交流訊號，然而差動輸入訊號SIG P1及SIG N1的共模電壓與差動輸入訊號SIG P2及SIG N2的共模電壓可以不同。
在圖1中，第一正輸入端IP1及第二正輸入端IP2之間還設置有交流耦合電容CP1，而在第一負輸入端IN1及第二負輸入端IN2之間可設置有交流耦合電容CP2。在此情況下，放大器102可例如只從外部接收正端N型電晶體NMOS_P及負端N型電晶體NMOS_N所需的差動輸入訊號SIG P2及SIG N2，並可透過交流耦合電容CP1及CP2的偏壓產生正端P型電晶體PMOS_P及負端P型電晶體PMOS_N所需的差動輸入訊號SIG P1及SIG N1。
然而，在此情況下，設置在放大器102外部、用以對放大器102之偏移電壓進行採樣及補償的相關雙採樣電容C CDS1及C CDS2就可能會直接與耦合電容CP1及CP2串聯，從而導致電荷在兩種電容之間轉移，而無法有效地對偏移電壓進行補償，或導致放大器102的效能下降。
圖2是本發明的放大電路的一實施例示意圖。如圖2所示，放大電路100可包含放大器102、回饋單元104A、回饋單元104B、回饋單元104C、回饋單元104D、相關雙採樣單元106A、相關雙採樣單元106B、相關雙採樣單元106C及相關雙採樣單元106D。
在本實施例中，放大器102的第一負輸入端IN1、第二負輸入端IN2、第一正輸入端IP1及第二正輸入端IP2可分別耦接至相關雙採樣單元106A、相關雙採樣單元106B、相關雙採樣單元106C及相關雙採樣單元106D，並可通過相關雙採樣單元106A、相關雙採樣單元106B、相關雙採樣單元106C及相關雙採樣單元106D接收到對應的輸入訊號。換言之，放大電路100可省略如圖1所示的耦合電容CP1及CP2，而改以在放大器102的第一負輸入端IN1、第二負輸入端IN2、第一正輸入端IP1及第二正輸入端IP2分別設置對應的相關雙採樣單元106A、相關雙採樣單元106B、相關雙採樣單元106C及相關雙採樣單元106D，因此可以避免在同一訊號路徑上有電容串聯的情況，從而能夠更有效地對偏移電壓進行補償，並有助於提升放大器102的效能。
如圖2所示，回饋單元104A具有第一端及第二端，回饋單元104A的第一端可耦接於第一輸出端OUT_P。第一相關雙採樣單元106A可包含電容C1A、電容C2A及第一開關組。電容C1A具有第一端及第二端，電容C1A之第一端可耦接於第一負輸入端IN1；電容C2A具有第一端及第二端，電容C2A的第一端可耦接於電容C1A之第二端。第一開關組可用以控制電容C1A及電容C2A與回饋單元104A之第二端、第一共模電壓VCM_1、第一負輸入訊號SIG IN_N1及第二共模電壓VCM_2的電性連接以執行取樣操作及輸出操作。
相似地，回饋單元104B具有第一端及第二端，回饋單元104B的第一端可耦接於第一輸出端OUT_P。相關雙採樣單元106B可包括電容C3A、電容C4A及第二開關組。電容C3A具有第一端及第二端，電容C3A的第一端可耦接於第二負輸入端IN2；電容C4A具有第一端及第二端，電容C4A的第一端可耦接於電容C3A之第二端。第二開關組可以控制電容C3A及電容C4A與回饋單元106B之第二端、第三共模電壓VCM_3、第二負輸入訊號SIG IN_N2及第四共模電壓VCM_4的電性連接以執行取樣操作及輸出操作。
此外，回饋單元104C可具有第一端及第二端，回饋單元104C的第一端可耦接於第二輸出端OUT_N；回饋單元104D具有第一端及第二端，回饋單元104D的第一端可耦接於第二輸出端OUT_N。在本實施例中，回饋單元104A可包含回饋電容CF1，回饋單元104B可包含回饋電容CF2，回饋單元104C可包含回饋電容CF3，及回饋單元104D可包含回饋電容CF4。
相關雙採樣單元106C可包括電容C5A、電容C6A及第三開關組。電容C5A具有第一端及第二端，電容C5A的第一端可耦接於第一正輸入端IP1；電容C6A具有第一端及第二端，電容C6A的第一端可耦接於電容C5A之第二端。第三開關組可以控制電容C5A及電容C6A與回饋單元106C之第二端、第一共模電壓VCM_1、第一正輸入訊號SIG IN_P1及第二共模電壓VCM_2的電性連接以執行取樣操作及輸出操作。
相關雙採樣單元106D可包括電容C7A、電容C8A及第四開關組。電容C7A具有第一端及第二端，電容C7A的第一端可耦接於第二正輸入端IP2；電容C8A具有第一端及第二端，電容C8A的第一端可耦接於電容C7A之第二端。第四開關組可以控制電容C7A及電容C8A與回饋單元106D之第二端、第三共模電壓VCM_3、第二正輸入訊號SIG IN_P2及第四共模電壓VCM_4的電性連接以執行取樣操作及輸出操作。
在本實施例中，第一共模電壓VCM_1可大於第三共模電壓VCM_3，而第二共模電壓VCM_2可大於第四共模電壓VCM_4。此外，第二共模電壓VCM_2可以是第一正輸入訊號SIG IN_P1及第一負輸入訊號SIG IN_N1的共模電壓，而第四共模電壓VCM_4可以是第二正輸入訊號SIG IN_P2及第二負輸入訊號SIG IN_N2的共模電壓。在一些實施例中，第一負輸入訊號SIG IN_N1及第二負輸入訊號SIG IN_N2可具有相同的數值，而第一正輸入訊號SIG IN_P1及第二正輸入訊號SIG IN_P2可具有相同的數值，但不以此為限。
放大電路100可以透過第一開關組及第二開關組來控制電容C1A、C2A、C3A及C4A與其他元件的耦接關係並使電容C1A、C2A、C3A及C4A接收到對應的電壓，從而完成相關雙取樣的操作。
圖3是放大電路100執行採樣操作的示意圖，而圖4是放大電路100執行輸出操作的示意圖。
如圖3所示，在採樣操作中，第一開關組可使電容C1A的第一端耦接至回饋單元104A之第二端，使電容C1A的第二端耦接至第一共模電壓VCM_1，並使電容C2A的第二端接收第一負輸入訊號SIG IN_N1；第二開關組可使電容C3A的第一端耦接至回饋單元104B之第二端，使電容C3A的第二端耦接至第三共模電壓VCM_3，並使電容C4A的第二端接收第二負輸入訊號SIG IN_N2。在採樣操作中，電容C1A及C3A可對放大器102的偏移電壓進行採樣，而電容C2A及C4A可對輸入訊號SIG IN_N1及SIG IN_N2進行採樣。
如圖4所示，在採樣操作完成後的輸出操作中，第一開關組可使電容C1A的第一端與回饋單元104A之第二端為斷路，使電容C1A的第二端耦接至回饋單元104A之第二端，並使電容C2A的第二端接收第二共模電壓VCM_2；第二開關組可使電容C3A的第一端與回饋單元104B之第二端為斷路，使電容C3A的第二端耦接至回饋單元104B之第二端，並使電容C4A的第二端接收第四共模電壓VCM_4。在輸出操作中，回饋單元104A的第二端將改以接到電容C1A的第二端，而回饋單元104B的第二端將改以接到電容C3A的第二端，此時電容C1A及C3A在採樣操作中所採樣到的偏壓將可用來對放大器102進行補償，從而提升放大器102放大訊號的效能。
相似地，第三開關組可依據同樣的原理來控制電容C5A及C6A以執行採樣操作及輸出操作，而第四開關組也可依據同樣的原理來控制電容C7A及C8A以執行採樣操作及輸出操作。
此外，在本實施例中，第一開關組、第二開關組、第三開關組及第四開關組可具有相同的結構。以第一開關組為例，如圖2所示，第一開關組可包含開關SW1A、開關SW2A、開關SW3A、開關SW4A及開關SW5A。開關SW1A具有第一端及第二端，開關SW1A的第一端可耦接於電容C1A之第一端，而開關SW1A的第二端可耦接於回饋單元104A之第二端。開關SW2A具有第一端及第二端，開關SW2A之第一端可耦接於電容C1A之第二端，而開關SW2A之第二端可耦接於回饋單元104A之第二端。開關SW3A具有第一端及第二端，開關SW3A之第一端可耦接於電容C1A之第二端，而開關SW3A之第二端可耦接於第一共模電壓VCM_1。開關SW4A具有第一端及第二端，開關SW4A之第一端可耦接於電容C2A之第二端，而開關SW4A之第二端可耦接於第二共模電壓VCM_2。開關SW5A具有第一端及第二端，開關SW5A之第一端可耦接於電容C2A之第二端，而開關SW5A之第二端可耦接於第一負輸入電壓SIG IN_N1。
圖5是相關雙採樣單元106A之第一開關組的控制訊號時序圖。在圖5中，控制訊號SIG C1可用以控制開關SW1A、SW3A及SW5A，而控制訊號SIG C2可用以控制開關SW2A及SW4A。舉例來說，當控制訊號SIG C1具有高電位時，開關SW1A、SW3A及SW5A可被導通，而當控制訊號SIG C1具有低電位時，開關SW1A、SW3A及SW5A可被截止。此外，當控制訊號SIG C2具有高電位時，開關SW2A及SW4A可被導通，而當控制訊號SIG C2具有低電位時，開關SW2A及SW4A可被截止。
在此情況下，在採樣操作中，如圖3所示，開關SW1A、開關SW3A及開關SW5A將被導通，而開關SW2A及開關SW4A將被截止；在輸出操作，如圖4所示，開關SW1A、開關SW3A及開關SW5A將被截止，而開關SW2A及開關SW4A將被導通。
相似地，第二開關組可包含開關SW6A、開關SW7A、開關SW8A、開關SW9A及開關SW10A，第三開關組可包含開關SW11A、開關SW12A、開關SW13A、開關SW14A及開關SW15A，而第四開關組可包含開關SW16A、開關SW17A、開關SW18A、開關SW19A及開關SW20A。在本實施例中，圖5中的控制訊號SIG C1也可用以控制開關SW6A、SW8A、SW10A、SW11A、SW13A、SW15A、SW16A、SW18A及SW20A，而控制訊號SIG C2可用以控制開關SW7A、SW9A、SW12A、SW14A、SW17A及SW19A。
在此情況下，在採樣操作中，如圖3所示，開關SW6A、開關SW8A、開關SW10A、開關SW11A、開關SW13A、開關SW15A、開關SW16A、開關SW18A及開關SW20A將被導通，而開關SW7A、開關SW9A、開關SW12A、開關SW14A、開關SW17A及開關SW19A將被截止。此外，在輸出操作，如圖4所示，開關SW6A、開關SW8A、開關SW10A、開關SW11A、開關SW13A、開關SW15A、開關SW16A、開關SW18A及開關SW20A將被截止，而開關SW7A、開關SW9A、開關SW12A、開關SW14A、開關SW17A及開關SW19A將被導通。
在圖2的實施例中，放大電路100可包含四個回饋單元104A、104B、104C及104D及四個相關雙採樣單元106A、106B、106C及106D，然而本申請並不以此為限，在有些其他實施例中，放大器102還可耦接至單端轉換電路，以將放大器102的雙端輸出改為單端輸出。在此情況下，放大電路100也可能依據需求而僅通過第一負輸入端IN1及第二負輸入端IN2來進行偏壓的採樣及補償，並可將回饋單元106C、106D及相關雙採樣單元106C及106D省略。
圖6是本申請之放大電路的另一實施例。如圖2所示，放大電路200可包含放大器102、回饋單元204A、回饋單元204B、回饋單元204C、回饋單元204D、相關雙採樣單元206A、相關雙採樣單元206B、相關雙採樣單元206C及相關雙採樣單元206D。
在本實施例中，放大器202可與放大器102具有大致相同的結構，且放大器202的第一負輸入端IN1、第二負輸入端IN2、第一正輸入端IP1及第二正輸入端IP2可分別耦接至相關雙採樣單元206A、相關雙採樣單元206B、相關雙採樣單元206C及相關雙採樣單元206D，並可通過相關雙採樣單元206A、相關雙採樣單元206B、相關雙採樣單元206C及相關雙採樣單元206D接收到對應的輸入訊號。換言之，放大電路200亦可省略如圖1所示的耦合電容CP1及CP2，而改以在放大器202的第一負輸入端IN1、第二負輸入端IN2、第一正輸入端IP1及第二正輸入端IP2分別設置對應的相關雙採樣單元206A、相關雙採樣單元206B、相關雙採樣單元206C及相關雙採樣單元206D，因此可以避免在同一訊號路徑上有電容串聯的情況，從而能夠更有效地對偏移電壓進行補償，並有助於提升放大器202的效能。
如圖6所示，回饋單元204A可包含回饋電容CF1B、回饋電容CF2B及回饋路徑控制單元241A。回饋路徑控制單元241A可在採樣操作中，使回饋電容CF1B及回饋電容CF2B對負輸入訊號SIG IN_N1進行採樣，並在預測操作及輸出操作中，分別使回饋電容CF1B及回饋電容CF2B耦接於輸出端OUT_P及負輸入端IN1之間的回饋路徑。
相關雙採樣單元206A包含電容C1B、電容C2B、電容C3B及開關組SWA。電容C1B具有第一端及第二端，電容C1B的第一端耦接於第一負輸入端IN1。電容C2B具有第一端及第二端，電容C3B具有第一端及第二端。開關組SWA可用以控制電容C1B、電容C2B及電容C3B與回饋單元204A、第一共模電壓VCM_1、第一負輸入訊號SIG IN_N1及第二共模電壓VCM_2的電性連接以執行採樣操作、預測操作及輸出操作。
回饋單元204B包含回饋電容CF3B、回饋電容CF4B及回饋路徑控制單元241B。回饋路徑控制單元241B可在採樣操作中，使回饋電容CF3B及回饋電容CF4B對第二負輸入訊號SIG IN_N2進行採樣，並可在預測操作及輸出操作中，分別使回饋電容CF3B及回饋電容CF4B耦接於第一輸出端OUT_P及第二負輸入端IN2之間的回饋路徑。
相關雙採樣單元206B包含電容C4B、電容C5B、電容C6B及開關組SWB。電容C4B具有第一端及第二端，電容C4B的第一端耦接於第二負輸入端IN2。電容C5B具有第一端及第二端，電容C6B具有第一端及第二端。開關組SWB可控制電容C4B、電容C5B及電容C6B與回饋單元204B、第三共模電壓VCM_3、第二負輸入訊號SIG IN_N2及第四共模電壓VCM_4的電性連接以執行採樣操作、預測操作及輸出操作。
此外，回饋單元204C可包含回饋電容CF5B、回饋電容CF6B及回饋路徑控制單元241C。回饋路徑控制單元241C可在採樣操作中，使回饋電容CF5B及回饋電容CF6B對第一正輸入訊號SIG IN_P1進行採樣，並可在預測操作及輸出操作中，分別使回饋電容CF5B及回饋電容CF6B耦接於第二輸出端OUT_N及第一正輸入端IP1之間的回饋路徑。
相關雙採樣單元206C包含電容C7B、電容C8B、電容C9B及開關組SWC。電容C7B具有第一端及第二端，電容C7B的第一端耦接於第一正輸入端IP1。電容C8B具有第一端及第二端，電容C9B具有第一端及第二端。開關組SWC可控制電容C7B、電容C8B及電容C9B與回饋單元204C、第一共模電壓VCM_1、第一正輸入訊號SIG IN_P1及第二共模電壓VCM_2的電性連接以執行採樣操作、預測操作及輸出操作。
回饋單元204D可包含回饋電容CF7B、回饋電容CF8B及回饋路徑控制單元241D。回饋路徑控制單元241D可在採樣操作中，使回饋電容CF7B及回饋電容CF8B對第二正輸入訊號SIG IN_P2進行採樣，並可在預測操作及輸出操作中，分別使回饋電容CF7B及回饋電容CF8B耦接於第二輸出端OUT_N及第二正輸入端IP2之間的回饋路徑。
相關雙採樣單元206D包含電容C10B、電容C11B、電容C12B及開關組SWD。電容C10B具有第一端及第二端，電容C10B的第一端耦接於第二正輸入端IP2。電容C11B具有第一端及第二端，電容C12B具有第一端及第二端。開關組SWD可控制電容C10B、電容C11B及電容C12B與回饋單元204D、第三共模電壓VCM_3、第二正輸入訊號SIG IN_P2及第四共模電壓VCM_4的電性連接以執行採樣操作、預測操作及輸出操作。
在本實施例中，第一共模電壓VCM_1可大於第三共模電壓VCM_3，而第二共模電壓VCM_2可大於第四共模電壓VCM_4。第二共模電壓VCM_2可為第一正輸入訊號SIG IN_P1及第一負輸入訊號SIG IN_N1的共模電壓，而第四共模電壓VCM_4可為第二正輸入訊號SIG IN_P2及第二負輸入訊號SIG IN_N2的共模電壓。
放大電路200可以透過開關組SWA、SWB、SWC及SWD來控制相關雙採樣單元206A、206B、206C及206D中的電容及其他元件的耦接關係，從而完成相關雙取樣的操作。圖7是放大電路200執行採樣操作的示意圖，圖8是放大電路200執行預測操作的示意圖。而圖9是放大電路200執行輸出操作的示意圖。需注意的是，為保持圖式簡潔，在圖6中並未繪出開關組SWA、SWB、SWC及SWD中的所有開關，然而根據圖7、圖8及圖9所示的相關雙採樣單元206A、206B、206C及206D中各電容其他元件的耦接關係，設計者可以對應地設置所需的開關。
如圖7所示，在採樣操作中，回饋路徑控制單元204A可使第一輸出端OUT_P及第一負輸入端IN1之間短路，使回饋電容CF1B及回饋電容CF2B的第一端耦接至放大器202之第一負輸入端IN1，並使回饋電容CF1B及回饋電容CF2B的第二端耦接至第一負輸入訊號SIG IN_N1。此外，開關組SWA可使電容C1B的第一端耦接至第一負輸入端IN1，使電容C1B的第二端耦接至第一共模電壓VCM_1，使電容C2B及電容C3B的第一端耦接至電容C1B的第一端，並使電容C2B及電容C3B的第二端接收第一負輸入訊號SIG IN_N1。
接著，如圖8所示，在預測操作中，回饋路徑控制單元204A可使回饋電容CF1B之第一端耦接至放大器202之第一負輸入端IN1，並使回饋電容CF1B之第二端耦接至放大器202之第一輸出端OUT_P。開關組SWA可使電容C1B的第二端耦接至第一共模電壓VCM_1，使電容C2B的第一端耦接至電容C1B的第一端，並使電容C2B的第二端接收第二共模電壓VCM_2。在預測操作中，電容C1B可用以記錄放大器202的偏移電壓。
完成預測操作後，如圖9所示，在輸出操作中，回饋路徑控制單元204A可使回饋電容CF2B之第一端耦接至電容C1B之第二端，並使回饋電容CF2B之第二端耦接至放大器202之第一輸出端OUT_P。開關組SWA使電容C3B的第一端耦接至電容C1B的第二端，並使電容C3B的第二端接收第二共模電壓VCM_2。此時電容CF2B在採樣操作中所採樣的輸入訊號的電壓可與電容C1B在預測操作中所記錄的偏移電壓相補償，因此可以減少放大器202因為偏移電壓所造成之效率不佳的問題。
相似地，如圖7所示，回饋路徑控制單元204B可使第一輸出端OUT_P及第二負輸入端IN2之間短路，使回饋電容CF3B及回饋電容CF4B的第一端耦接至放大器202之第二負輸入端IN2，並使回饋電容CF3B及回饋電容CF4B的第二端耦接至第二負輸入訊號SIG IN_N2。開關組SWB可使電容C4B的第一端耦接至第二負輸入端IN2，使電容C4B的第二端耦接至第三共模電壓VCM_3，使電容C5B及電容C6B的第一端耦接至電容C4B的第一端，並使電容C5B及電容C6B的第二端接收第二負輸入訊號SIG IN_N2。
接著，如圖8所示，在預測操作中，回饋路徑控制單元204B可使回饋電容CF3B之第一端耦接至放大器202之第二負輸入端IN2，並使回饋電容CF3B之第二端耦接至放大器202之第一輸出端OUT_P。開關組SWB可使電容C4B的第二端耦接至第三共模電壓VCM_3，使電容C5B的第一端耦接至電容C4B的第一端，並使電容C5B的第二端接收第四共模電壓VCM_4。在預測操作中，電容C4B可用以記錄放大器202的偏移電壓。
完成預測操作後，如圖9所示，在輸出操作中，回饋路徑控制單元204B可使回饋電容CF4B之第一端耦接至電容C4B之第二端，並使回饋電容CF4B之第二端耦接至放大器202之第一輸出端OUT_P。開關組SWB使電容C6B的第一端耦接至電容C4B的第二端，並使電容C6B的第二端接收第四共模電壓VCM_4。此時電容CF4B在採樣操作中所採樣的輸入訊號的電壓可與電容C4B在預測操作中所記錄的偏移電壓相補償，因此可以減少放大器202因為偏移電壓所造成之效率不佳的問題。
相似地，回饋路徑控制單元204C及相關雙採樣單元206C也可依據圖7至圖9的操作來控制回饋電容CF5B及CF6B以及電容C7B、C8B及C9B以執行採樣操作及輸出操作，而回饋路徑控制單元204D及相關雙採樣單元206D也可依據圖7至圖9的操作來控制回饋電容CF7B及CF8B以及電容C10B、C11B及C12B以執行採樣操作及輸出操作。
此外，在圖6的實施例中，放大電路200可包含四個回饋單元204A、204B、204C及204D及四個相關雙採樣單元206A、206B、206C及206D，然而本申請並不以此為限，在有些其他實施例中，放大器202還可耦接至單端轉換電路，以將放大器202的雙端輸出改為單端輸出。在此情況下，放大電路200也可能依據需求而僅對第一負輸入端IN1及第二負輸入端IN2來進行偏壓的採樣及補償，並可將回饋單元206C、206D及相關雙採樣單元206C及206D省略。
綜上所述，本申請的放大電路可以分別利用不同的回饋單元及不同的相關雙採樣單元來對不同的輸入端進行相關雙採樣的操作，因此可以避免在同一路徑上有多個電容串聯的情況，從而能夠更有效的對放大器的偏移電壓進行補償，並有助於提升放大電路的整體效能。
102:放大器 V1、V2:參考電壓 SIG P1、SIG P2、SIG N1、SIG N1:輸入訊號 IN1:第一負輸入端 IN2:第二負輸入端 IP1:第一正輸入端 IP2:第二正輸入端 OUT_P:第一輸出端 OUT_N:第二輸出端 PMOS_P:正端P型電晶體 PMOS_N:負端P型電晶體 NMOS_P:正端N型電晶體 NMOS_N:負端N型電晶體 CP1、CP2:耦合電容 C CDS1、C CDS2:相關雙採樣電容 104A、104B、104C、104D:回饋單元 106A、106B、106C、106D:相關雙採樣單元 CF1、CF2、CF3、CF4:回饋電容 VCM_1:第一共模電壓 VCM_2:第二共模電壓 VCM_3:第三共模電壓 VCM_4:第四共模電壓 C1A、C2A、C3A、C4A:電容 C5A、C6A、C7A、C8A:電容 SW1A、SW2A、SW3A、SW4A、SW5A:開關 SW6A、SW7A、SW8A、SW9A、SW10A:開關 SW11A、SW12A、SW13A、SW14A、SW15A:開關 SW16A、SW17A、SW18A、SW19A、SW20A:開關 SIG IN_N1:第一負輸入訊號 SIG IN_N2:第二負輸入訊號 SIG IN_P1:第一正輸入訊號 SIG IN_P2:第二正輸入訊號 204A、204B、204C、204D:回饋單元 206A、206B、206C、206D:相關雙採樣單元 CF1B、CF2B、CF3B、CF4B:回饋電容 CF5B、CF6B、CF7B、CF8B:回饋電容 241A、241B、241C、241D:回饋路徑控制單元 SWA、SWB、SWC、SWC:開關組 C1B、C2B、C3B、C4B、C5A、C6A:電容 C7B、C8B、C9B、C10B、C11A、C12A:電容
圖1是本發明的放大器的一實施例示意圖。
圖2是本發明的放大電路的一實施例示意圖。
圖3是圖2的放大電路在採樣階段的示意圖。
圖4是圖2的放大電路在輸出階段示意圖。
圖5是圖2的相關雙採樣單元之第一開關組的控制訊號時序圖。
圖6是本發明的放大電路的另一實施例示意圖。
圖7是圖6的放大電路在採樣階段的示意圖。
圖8是圖6的放大電路在預測階段的示意圖。
圖9是圖6的放大電路在輸出階段的示意圖。
100:放大電路
102:放大器
IN1:第一負輸入端
IN2:第二負輸入端
IP1:第一正輸入端
IP2:第二正輸入端
OUT_P:第一輸出端
OUT_N:第二輸出端
104A、104B、104C、104D:回饋單元
106A、106B、106C、106D:相關雙採樣單元
CF1、CF2、CF3、CF4:回饋電容
VCM_1:第一共模電壓
VCM_2:第二共模電壓
VCM_3:第三共模電壓
VCM_4:第四共模電壓
C1A、C2A、C3A、C4A:電容
C5A、C6A、C7A、C8A:電容
SW1A、SW2A、SW3A、SW4A、SW5A:開關
SW6A、SW7A、SW8A、SW9A、SW10A:開關
SW11A、SW12A、SW13A、SW14A、SW15A:開關
SW16A、SW17A、SW18A、SW19A、SW20A:開關
SIGIN_N1:第一負輸入訊號
SIGIN_N2:第二負輸入訊號
SIGIN_P1:第一正輸入訊號
SIGIN_P2:第二正輸入訊號

Claims (10)

  1. 一種放大電路，包含： 一放大器，具有一第一正輸入端、一第二正輸入端、一第一負輸入端、一第二負輸入端及一第一輸出端； 一第一回饋單元，包含一第一回饋電容，該第一回饋單元具有一第一端耦接於該第一輸出端，及一第二端； 一第二回饋單元，包含一第二回饋電容，該第二回饋單元具有一第一端耦接於該第一輸出端，及一第二端； 一第一相關雙採樣單元，包含： 一第一電容，具有一第一端耦接於該第一負輸入端，及一第二端； 一第二電容，具有一第一端耦接於該第一電容之該第二端，及一第二端；及 一第一開關組，用以控制該第一電容及該第二電容與該第一回饋單元之該第二端、一第一共模電壓、一第一負輸入訊號及一第二共模電壓的電性連接以執行一取樣操作及一輸出操作；及 一第二相關雙採樣單元，包含： 一第三電容，具有一第一端耦接於該第二負輸入端，及一第二端； 一第四電容，具有一第一端耦接於該第三電容之該第二端，及一第二端；及 一第二開關組，用以控制該第三電容及該第四電容與該第二回饋單元之該第二端、一第三共模電壓、一第二負輸入訊號及一第四共模電壓的電性連接以執行該取樣操作及該輸出操作。
  2. 如請求項1所述之放大電路，其中： 在該採樣操作中： 該第一開關組使該第一電容的該第一端耦接至該第一回饋單元之該第二端，使該第一電容的該第二端耦接至該第一共模電壓，及使該第二電容的該第二端接收該第一負輸入訊號；及 該第二開關組使該第三電容的該第一端耦接至該第二回饋單元之該第二端，使該第三電容的該第二端耦接至該第三共模電壓，及使該第四電容的該第二端接收該第二負輸入訊號；及 在一輸出操作中： 該第一開關組使該第一電容的該第一端與該第一回饋單元之該第二端為斷路，使該第一電容的該第二端耦接至該第一回饋單元之該第二端，及使該第二電容的該第二端接收該第二共模電壓；及 該第二開關組使該第三電容的該第一端與該第二回饋單元之該第二端為斷路，使該第三電容的該第二端耦接至該第二回饋單元之該第二端，及使該第四電容的該第二端接收該第四共模電壓。
  3. 如請求項1或2所述之放大電路，其中該放大器另包含一第二輸出端，該放大電路另包含： 一第三回饋單元，具有一第一端耦接於該第二輸出端，及一第二端； 一第四回饋單元，具有一第一端耦接於該第二輸出端，及一第二端； 一第三相關雙採樣單元，包含： 一第五電容，具有一第一端耦接於該第一正輸入端，及一第二端； 一第六電容，具有一第一端耦接於該第五電容之該第二端，及一第二端；及 一第三開關組，用以控制該第五電容及該第六電容與該第三回饋單元之該第二端、該第一共模電壓、一第一正輸入訊號及該第二共模電壓的電性連接以執行該取樣操作及該輸出操作；及 一第四相關雙採樣單元，包含： 一第七電容，具有一第一端耦接於該第二正輸入端，及一第二端； 一第八電容，具有一第一端耦接於該第七電容之該第二端，及一第二端；及 一第四開關組，用以控制該第七電容及該第八電容與該第四回饋單元之該第二端、該第三共模電壓的電性連接、一第二正輸入訊號及該第四共模電壓的電性連接以執行該取樣操作及該輸出操作。
  4. 如請求項3所述之放大電路，其中該第二共模電壓係該第一正輸入訊號及該第一負輸入訊號的共模電壓，及該第四共模電壓係該第二正輸入訊號及該第二負輸入訊號的共模電壓。
  5. 如請求項1或2所述之放大電路，其中該放大器包含： 一正端P型電晶體，具有一源極，一汲極耦接於該放大器之該第一輸出端，及一閘極耦接於該放大器之該第一正輸入端； 一負端P型電晶體，具有一源極，一汲極耦接於該放大器之該第二輸出端，及一閘極耦接於該放大器之該第一負輸入端； 一正端N型電晶體，具有一源極，一汲極耦接於該正端P型電晶體之該汲極，及一閘極耦接於該放大器之該第二正輸入端；及 一負端N型電晶體，具有一源極，一汲極耦接於該負端P型電晶體之該汲極，及一閘極耦接於該放大器之該第二負輸入端； 其中： 該第一共模電壓大於該第三共模電壓，及該第二共模電壓大於該第四共模電壓； 該正端P型電晶體及該正端N型電晶體是疊接於一第一參考電壓和一第二參考電壓之間，及該負端P型電晶體及該負端N型電晶體是疊接於該第一參考電壓和該第二參考電壓之間；及 該第一負輸入訊號及該第二負輸入訊號具有相同的數值，且該第一正輸入訊號及該第二正輸入訊號具有相同的數值。
  6. 一種放大電路，包含： 一放大器，具有一第一正輸入端、一第二正輸入端、一第一負輸入端、一第二負輸入端及一第一輸出端； 一第一回饋單元，包含一第一回饋電容、一第二回饋電容及一第一回饋路徑控制單元，該第一回饋路徑控制單元用以在一採樣操作中，使該第一回饋電容及該第二回饋電容對一第一負輸入訊號進行採樣，及在一預測操作及一輸出操作中，分別使該第一回饋電容及該第二回饋電容耦接於該第一輸出端及該第一負輸入端之間的回饋路徑； 一第二回饋單元，包含一第三回饋電容、一第四回饋電容及一第二回饋路徑控制單元，該第二回饋路徑控制單元用以在該採樣操作中，使該第三回饋電容及該第四回饋電容對一第二負輸入訊號進行採樣，及在該預測操作及該輸出操作中，分別使該第三回饋電容及該第四回饋電容耦接於該第一輸出端及該第二負輸入端之間的回饋路徑； 一第一相關雙採樣單元，包含： 一第一電容，具有一第一端耦接於該第一負輸入端，及一第二端； 一第二電容，具有一第一端，及一第二端； 一第三電容，具有一第一端，及一第二端； 一第一開關組，用以控制該第一電容、該第二電容及該第三電容與該第一回饋單元、一第一共模電壓、該第一負輸入訊號及一第二共模電壓的電性連接以執行該採樣操作、該預測操作及該輸出操作；及 一第二相關雙採樣單元，包含： 一第四電容，具有一第一端耦接於該第二負輸入端，及一第二端； 一第五電容，具有一第一端，及一第二端； 一第六電容，具有一第一端，及一第二端； 一第二開關組，用以控制該第四電容、該第五電容及該第六電容與該第二回饋單元、一第三共模電壓、該第二負輸入訊號及一第四共模電壓的電性連接以執行該採樣操作、該預測操作及該輸出操作。
  7. 如請求項6所述之放大電路，其中： 在該採樣操作中： 該第一回饋路徑控制單元使該第一輸出端及該第一負輸入端之間短路，使該第一回饋電容及該第二回饋電容的該第一端耦接至該放大器之該第一負輸入端，及使該第一回饋電容及該第二回饋電容的該第二端耦接至該第一負輸入訊號； 該第二回饋路徑控制單元使該第一輸出端及該第二負輸入端之間短路，使該第三回饋電容及該第四回饋電容的該第一端耦接至該放大器之該第二負輸入端，及使該第三回饋電容及該第四回饋電容的該第二端耦接至該第二負輸入訊號； 該第一開關組使該第一電容的該第二端耦接至該第一共模電壓，使該第二電容及該第三電容的該第一端耦接至該第一電容的該第一端，及使該第二電容及該第三電容的該第二端接收該第一負輸入訊號；及 該第二開關組使該第四電容的該第二端耦接至該第三共模電壓，使該第五電容及該第六電容的該第一端耦接至該第四電容的該第一端，及使該第五電容及該第六電容的該第二端接收該第二負輸入訊號； 其中該第一負輸入訊號及該第二負輸入訊號具有相同的數值，且該第一正輸入訊號及該第二正輸入訊號具有相同的數值。
  8. 如請求項6所述之放大電路，其中： 在該預測操作中： 該第一回饋路徑控制單元使該第一回饋電容之該第一端耦接至該放大器之該第一負輸入端，及使該第一回饋電容之該第二端耦接至該放大器之該第一輸出端； 該第二回饋路徑控制單元使該第三回饋電容之該第一端耦接至該放大器之該第二負輸入端，及使該第三回饋電容之該第二端耦接至該放大器之該第一輸出端； 該第一開關組使該第一電容的該第二端耦接至該第一共模電壓，使該第二電容的該第一端耦接至該第一電容的該第一端，及使該第二電容的該第二端接收該第二共模電壓；及 該第二開關組使該第四電容的該第二端耦接至該第三共模電壓，使該第五電容的該第一端耦接至該第四電容的該第一端，及使該第五電容的該第二端接收該第四共模電壓。
  9. 如請求項6所述之放大電路，其中： 在該輸出操作中： 該第一回饋路徑控制單元使該第二回饋電容之該第一端耦接至該第一電容之該第二端，及使該第二回饋電容之該第二端耦接至該放大器之該第一輸出端； 該第二回饋路徑控制單元使該第四回饋電容之該第一端耦接至該第四電容之該第二端，及使該第四回饋電容之該第二端耦接至該放大器之該第一輸出端； 該第一開關組使該第三電容的該第一端耦接至該第一電容的該第二端，及使該第三電容的該第二端接收該第二共模電壓；及 該第二開關組使該第六電容的該第一端耦接至該第四電容的該第二端，及使該第六電容的該第二端接收該第四共模電壓。
  10. 如請求項6至9任一項所述之放大電路，其中該放大器另包含一第二輸出端，及該放大電路另包含： 一第三回饋單元，包含一第五回饋電容、一第六回饋電容及一第三回饋路徑控制單元，該第三回饋路徑控制單元用以在該採樣操作中，使該第五回饋電容及該第六回饋電容對一第一正輸入訊號進行採樣，及在該預測操作及該輸出操作中，分別使該第五回饋電容及該第六回饋電容耦接於該第二輸出端及該第一正輸入端之間的回饋路徑； 一第四回饋單元，包含一第七回饋電容、一第八回饋電容及一第四回饋路徑控制單元，該第四回饋路徑控制單元用以在該採樣操作中，使該第七回饋電容及該第八回饋電容對一第二正輸入訊號進行採樣，及在該預測操作及該輸出操作中，分別使該第七回饋電容及該第八回饋電容耦接於該第二輸出端及該第二正輸入端之間的回饋路徑； 一第三相關雙採樣單元，包含： 一第七電容，具有一第一端耦接於該第一正輸入端，及一第二端； 一第八電容，具有一第一端，及一第二端； 一第九電容，具有一第一端，及一第二端； 一第三開關組，用以控制該第七電容、該第八電容及該第九電容與該第三回饋單元、該第一共模電壓、該第一正輸入訊號及該第二共模電壓的電性連接以執行該採樣操作、該預測操作及該輸出操作；及 一第四相關雙採樣單元，包含： 一第十電容，具有一第一端耦接於該第二正輸入端，及一第二端； 一第十一電容，具有一第一端，及一第二端； 一第十二電容，具有一第一端，及一第二端； 一第二開關組，用以控制該第十電容、該第十一電容及該第十二電容與該第四回饋單元、該第三共模電壓、該第二正輸入訊號及該第四共模電壓的電性連接以執行該採樣操作、該預測操作及該輸出操作； 其中該第二共模電壓係該第一正輸入訊號及該第一負輸入訊號的共模電壓，及該第四共模電壓係該第二正輸入訊號及該第二負輸入訊號的共模電壓。
TW111128840A 2022-08-01 2022-08-01 放大電路 TWI831313B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111128840A TWI831313B (zh) 2022-08-01 2022-08-01 放大電路
US18/360,467 US20240039493A1 (en) 2022-08-01 2023-07-27 Amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111128840A TWI831313B (zh) 2022-08-01 2022-08-01 放大電路

Publications (2)

Publication Number Publication Date
TWI831313B true TWI831313B (zh) 2024-02-01
TW202408153A TW202408153A (zh) 2024-02-16

Family

ID=89663853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128840A TWI831313B (zh) 2022-08-01 2022-08-01 放大電路

Country Status (2)

Country Link
US (1) US20240039493A1 (zh)
TW (1) TWI831313B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198937B1 (en) * 2011-03-15 2012-06-12 Freescale Semiconductor, Inc. Switched-capacitor amplifier circuit
US20170207760A1 (en) * 2016-01-15 2017-07-20 Honeywell International Inc. Dual port transimpedance amplifier with separate feedback
US20170331432A1 (en) * 2016-02-19 2017-11-16 Shenzhen Goodix Technology Co., Inc. Amplifying circuit
US20210365058A1 (en) * 2020-05-21 2021-11-25 Novatek Microelectronics Corp. Analog front end with pulse width modulation current compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198937B1 (en) * 2011-03-15 2012-06-12 Freescale Semiconductor, Inc. Switched-capacitor amplifier circuit
US20170207760A1 (en) * 2016-01-15 2017-07-20 Honeywell International Inc. Dual port transimpedance amplifier with separate feedback
US20170331432A1 (en) * 2016-02-19 2017-11-16 Shenzhen Goodix Technology Co., Inc. Amplifying circuit
US20210365058A1 (en) * 2020-05-21 2021-11-25 Novatek Microelectronics Corp. Analog front end with pulse width modulation current compensation

Also Published As

Publication number Publication date
TW202408153A (zh) 2024-02-16
US20240039493A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
CN104541449B (zh) 用于放大器的低噪声自动调零电路
US5124663A (en) Offset compensation CMOS operational amplifier
TWI650932B (zh) 快速穩定之電容式增益放大器電路
KR100770731B1 (ko) 레일-투-레일 에이비급 증폭기
US9584079B2 (en) Operational amplifier
US6150884A (en) Multistage amplifier circuit with improved nested transconductance capacitance compensation
JP3839027B2 (ja) Ａｄ変換器
US20090009247A1 (en) Differential amplifier and sampling and holding circuit
US6750704B1 (en) Offset compensated differential amplifier
EP0996996B1 (en) A high speed and high gain operational amplifier
EP3012972B1 (en) Amplifier circuit and amplifier arrangement
US7170338B1 (en) Chopper stabilization circuits and methods
TWI831313B (zh) 放大電路
US20070115059A1 (en) Analog signal processing circuit
JP2002368592A (ja) サンプル・ホールド回路
US5994960A (en) High speed switched op-amp for low supply voltage applications
CN117639678A (zh) 放大电路
CN113612449A (zh) 一种运算放大器电路
JP2012019346A (ja) スイッチドキャパシタ増幅回路、パイプライン型ａｄ変換器、および信号処理システム
US6710660B1 (en) Class B power buffer with rail to rail output swing and small deadband
JP2002164788A (ja) 差動出力型ｄａ変換器
CN215420202U (zh) 一种运算放大器电路
EP1511170B1 (en) AC low noise differential amplifier with reduced low corner frequency
US9374047B2 (en) Buffer circuit
JP2004180268A (ja) 増幅回路及びこれを用いた液晶ディスプレイ装置