CN113612449A - 一种运算放大器电路 - Google Patents

一种运算放大器电路 Download PDF

Info

Publication number
CN113612449A
CN113612449A CN202111004370.9A CN202111004370A CN113612449A CN 113612449 A CN113612449 A CN 113612449A CN 202111004370 A CN202111004370 A CN 202111004370A CN 113612449 A CN113612449 A CN 113612449A
Authority
CN
China
Prior art keywords
circuit
tube
nmos
switchable
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111004370.9A
Other languages
English (en)
Inventor
陆熙良
曾奕恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Beidou Huada Technology Co ltd
Original Assignee
Beijing Beidou Huada Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Beidou Huada Technology Co ltd filed Critical Beijing Beidou Huada Technology Co ltd
Priority to CN202111004370.9A priority Critical patent/CN113612449A/zh
Publication of CN113612449A publication Critical patent/CN113612449A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45012—Indexing scheme relating to differential amplifiers the addition of two signals being made in a switched capacitor circuit for producing the common mode signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种运算放大器电路，包括两个差分信号输入端、两个差分信号输出端、偏置电路、全差分运算放大器主电路和共模反馈电路，全差分运算放大器主电路包括作为第一级的第一差分放大电路和作为第二级的前向放大补偿与推挽驱动电路，前向放大补偿与推挽驱动电路包括两组参与前向放大补偿和推挽驱动的可切换开关管阵列。本发明的运算放大器电路可以实现较大的带宽，且功耗较低。

Description

一种运算放大器电路
[技术领域]
本发明涉及集成电路，尤其涉及一种运算放大器电路。
[背景技术]
运算放大器是一个内含多级放大电路的电子集成电路，申请号为CN201310123747.1的发明公开了一种带宽可调的运算放大器电路，该运算放大器电路包括偏置电路、全差分运算放大器主电路和共模反馈电路，其中：偏置电路，用于为全差分运算放大器主电路和共模反馈电路提供与温度和工艺无关的稳定的偏置电流；全差分运算放大器主电路，是两级放大的满摆幅输出结构，用于在偏置电流的作用下提供增益和所需的带宽，并向共模反馈电路输出共模电平；共模反馈电路，用于稳定全差分运算放大器主电路输出的共模电平至一个恒定的电压。该发明带宽可调的运算放大器电路要得到较大的带宽。需要通过提高功耗来交换。
[发明内容]
本发明要解决的技术问题是提供一种带宽较大、功耗较低的运算放大器电路。
为了解决上述技术问题，本发明采用的技术方案是，一种运算放大器电路，包括两个差分信号输入端、两个差分信号输出端、偏置电路、全差分运算放大器主电路和共模反馈电路，全差分运算放大器主电路包括作为第一级的第一差分放大电路和作为第二级的前向放大补偿与推挽驱动电路，前向放大补偿与推挽驱动电路包括两组参与前向放大补偿和推挽驱动的可切换开关管阵列。
以上所述的运算放大器电路，第一差分放大电路包括第一NMOS管、第二NMOS 管、第三PMOS管、第四PMOS管,前向放大补偿与推挽驱动电路包括第五PMOS 管、第六PMOS管和所述的两组可切换开关管阵列；第一NMOS管的漏极通过第三PMOS管接电源正极，第二NMOS管的漏极通过第四PMOS管接电源正极；第一 NMOS管的源极与第二NMOS管的源极连接后接偏置电路，第一NMOS管的栅极接第一差分信号输入端，第二NMOS管的栅极接第二差分信号输入端；每组可切换开关管阵列包括复数个可切换的并接的NMOS管，第五PMOS管的栅极接第一NMOS 管的漏极，第六PMOS管的栅极接第二NMOS管的漏极；第五PMOS管的源极和第六PMOS管的源极接电源正极，第五PMOS管的漏极接第一差分信号输出端。并通过第一组可切换开关管阵列的NMOS管接地；第六PMOS管的漏极接第二差分信号输出端，并通过第二组可切换开关管阵列的NMOS管接地；第一组可切换开关管阵列并接的NMOS管的栅极通过第一交流耦合电容接第二NMOS管的栅极，第二组可切换开关管阵列并接的NMOS管的栅极通过第二交流耦合电容接第一 NMOS管的栅极。
以上所述的运算放大器电路，共模反馈电路包括第二差分放大电路和共模采样电路；第二差分放大电路包括第五NMOS管、第六NMOS管、两组可切换的并联PMOS管和共模采样电路,第五NMOS管的漏极通过第一组可切换的并联PMOS 管接电源正极，第六NMOS管的漏极通过第二组可切换的并联PMOS管接电源正极；第五NMOS管的源极与第六NMOS管的源极连接后接偏置电路，第五NMOS管的栅极接共模采样电路的输出端，第六NMOS管的栅极接参考电压信号输入端；共模采样电路包括两个串联的采样电阻，两个采样电阻的连接点为所述的共模采样电路的输出端；共模采样电路的两端分别接第一差分信号输出端和接第二差分信号输出端。
以上所述的运算放大器电路，共模反馈电路包括共模反馈补偿电路，共模反馈补偿电路包括第一RC滞后补偿电路和第二RC滞后补偿电路；第一组可切换的并联PMOS管的源极和第二组可切换的并联PMOS管的源极接电源正极，第一组可切换的并联PMOS管的漏极和栅极接第五NMOS管的漏极，第二组可切换的并联PMOS管的漏极和栅极接第六NMOS管的漏极；第一组可切换的并联PMOS 管的栅极通过第二RC滞后补偿电路接电源正极，并连接第三PMOS管的栅极和第四PMOS管的栅极；第五NMOS管的栅极通过第一RC滞后补偿电路接地。
以上所述的运算放大器电路，前向放大补偿与推挽驱动电路包括两个米勒补偿电容，第一米勒补偿电容接在第五PMOS管的栅极与漏极之间，第二米勒补偿电容接在第六PMOS管的栅极与漏极之间。
以上所述的运算放大器电路，偏置电路包括基准电流源、偏置电路第一NMOS 管、偏置电路第二NMOS管和偏置电路可切换开关管阵列，偏置电路可切换开关管阵列包括复数个可切换的并接的NMOS管；基准电流源的输入端接电源正极，输出端接偏置电路第一NMOS管的漏极，偏置电路第一NMOS管的漏极与栅极连接，偏置电路第一NMOS管的源极接地；偏置电路第二NMOS管的栅极接偏置电路第一NMOS管的栅极，偏置电路第二NMOS管的源极接地，漏极接第一差分放大电路第一NMOS管的源极和第二NMOS管的源极；偏置电路可切换开关管阵列 NMOS管的栅极接偏置电路第一NMOS管的栅极、偏置电路可切换开关管阵列NMOS 管的源极接地，漏极接第二差分放大电路第五NMOS管的源极和第六NMOS管的源极。
以上所述的运算放大器电路，第一组可切换开关管阵列并接的NMOS管的栅极通过第一偏置电阻接偏置电路第一NMOS管的栅极，第二组可切换开关管阵列并接的NMOS管的栅极通过第二偏置电阻接偏置电路第一NMOS管的栅极；第一组可切换开关管阵列并接的NMOS管的漏极接第五PMOS管的漏极，第一组可切换开关管阵列并接的NMOS管的源极接地；第二组可切换开关管阵列并接的NMOS 管的漏极接第六PMOS管的漏极，第二组可切换开关管阵列并接的NMOS管的源极接地。
以上所述的运算放大器电路，根据带宽和电流消耗的要求，调整前向放大补偿与推挽驱动电路两组可切换开关管阵列中并接NMOS管的数量。
以上所述的运算放大器电路，根据带宽和共模反馈环路的功耗的要求，调整两组可切换的并联PMOS管中并接PMOS管的数量和/或偏置电路可切换开关管阵列中并接NMOS管数量。
本发明的运算放大器电路可以实现较大的带宽，且功耗较低，
[附图说明]
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是本发明实施例运算放大器电路的原理框图。
图2是本发明实施例运算放大器电路的电路图。
图3是本发明实施例NMOS切换阵列的示意图。
图4是本发明实施例PMOS切换阵列的示意图。
[具体实施方式]
本发明实施例运算放大器电路的结构和原理如图1至图4所示，包括电源正极输入端VDD、差分信号输入端VIP、VIN、两个差分信号输出端V0P、V0N、偏置电路,全差分运算放大器主电路和共模反馈电路。
偏置电路用于全差分运算放大器主电路和共模反馈电路提供与温度和工艺无关的稳定的偏置电流。全差分运算放大器主电路采用两级放大的满摆幅输出结构,用于在偏置电流的作用下提供增益和所需的带宽,并向共模反馈电路输出共模电平。共模反馈电路用于稳定全差分运算放大器主电路输出的共模电平至一个恒定的电压。
如图1所示，全差分运算放大器主电路包括作为第一级的第一差分放大电路和作为第二级的前向放大补偿与推挽驱动电路。
如图2所示，第一差分放大电路包括第一NMOS管MN1、第二NMOS管MN2、第三PMOS管MP3、第四PMOS管MP4,前向放大补偿与推挽驱动电路包括第五PMOS 管MP5、第六PMOS管MP6、两组可切换开关管阵列和两个米勒补偿电容。第一NMOS 管MN1的漏极通过第三PMOS管MP3接电源正极VDD，第二NMOS管MN2的漏极通过第四PMOS管MP4接电源正极VDD。第一NMOS管MN1的源极与第二NMOS管MN2的源极连接后接偏置电路，第一NMOS管MN1的栅极接第一差分信号输入端VIP，第二NMOS管MN2的栅极接第二差分信号输入端VIN。每组可切换开关管阵列MN3和MN4，各包括多个可切换的、并接的NMOS管。
第五PMOS管MP5的栅极接第一NMOS管MN1的漏极，第六PMOS管MP6的栅极接第二NMOS管MN2的漏极。第五PMOS管MP5的源极和第六PMOS管MP6的源极分别接电源正极VDD，第一米勒补偿电容CM1接在第五PMOS管MP5的栅极与漏极之间，第二米勒补偿电容CM2接在第六PMOS管MP6的栅极与漏极之间。第五PMOS管MP5的漏极接第一差分信号输出端VOP。并通过第一组可切换开关管阵列MN3的NMOS 管接地。第六PMOS管MP6的漏极接第二差分信号输出端VON，并通过第二组可切换开关管阵列MN4的NMOS管接地。即，第一组可切换开关管阵列MN3并接的NMOS管的漏极接第五PMOS管MP5的漏极，第一组可切换开关管阵列MN3并接的NMOS管的源极接地。第二组可切换开关管阵列MN4并接的NMOS管的漏极接第六PMOS管MP6的漏极，第二组可切换开关管阵列MN4并接的NMOS管的源极接地。第一组可切换开关管阵列MN3并接的NMOS管的栅极通过第一交流耦合电容CF1接第二NMOS 管MN2的栅极，第二组可切换开关管阵列MN4并接的NMOS管的栅极通过第二交流耦合电容CF2接第一NMOS管MN1的栅极。
共模反馈电路包括第二差分放大电路和共模采样电路。第二差分放大电路包括第五NMOS管MN5、第六NMOS管MN6、两组可切换的并联PMOS管MP1、MP2和共模采样电路,第五NMOS管MN5的漏极通过第一组可切换的并联PMOS管MP1接电源正极VDD，第六NMOS管MN6的漏极通过第二组可切换的并联PMOS管MP2接电源正极VDD。第五NMOS管MN5的源极与第六NMOS管MN6的源极连接后接偏置电路, 第五NMOS管MN5的栅极接共模采样电路的输出端，第六NMOS管MN6的栅极接参考电压信号VREF的输入端。
共模采样电路包括两个串联的采样电阻RS1和RS2，两个采样电阻RS1和RS2的连接点为共模采样电路的输出端与第五NMOS管MN5的栅极连接。共模采样电路的两端分别接第一差分信号输出端VOP和第二差分信号输出端VON。
共模反馈电路还包括共模反馈补偿电路，共模反馈补偿电路包括由电阻RC1与电容CC1串联组成的第一RC滞后补偿电路和由电阻RC2与电容CC2串联组成的第二RC滞后补偿电路。第一组可切换的并联PMOS管MP1的源极和第二组可切换的并联PMOS管MP2的源极分别接电源正极VDD，第一组可切换的并联PMOS管MP1的漏极和栅极连接后接第五NMOS管MN5的漏极，第二组可切换的并联PMOS管MP2的漏极和栅极连接后接接第六NMOS管MN6的漏极。第一组可切换的并联PMOS管 MP1的栅极通过第二RC滞后补偿电路接电源正极VDD，并连接第三PMOS管MP3的栅极和第四PMOS管MP4的栅极。第五NMOS管MN5的栅极通过第一RC滞后补偿电路接地。
偏置电路包括基准电流源IB、偏置电路第一NMOS管MCM0、偏置电路第二NMOS 管MCM2和偏置电路可切换开关管阵列MCM1，基准电流源IB、偏置电路第一NMOS管 MCM0、偏置电路第二NMOS管MCM2和偏置电路可切换开关管阵列MCM1组成的电流镜结构，为全差分运算放大器主电路和共模反馈电路提供偏置电流。
偏置电路可切换开关管阵列MCM1包括多个可切换的、并接的NMOS管。基准电流源IB的输入端接电源正极VDD，输出端接偏置电路第一NMOS管MCM0的漏极，偏置电路第一NMOS管MCM0的漏极与栅极连接，偏置电路第一NMOS管MCM0的源极接地。偏置电路第二NMOS管MCM2的栅极接偏置电路第一NMOS管MCM0的栅极，偏置电路第二NMOS管MCM2的源极接地，漏极接第一差分放大电路第一NMOS管MN1的源极和第二NMOS管MN2的源极。偏置电路可切换开关管阵列MCM1中NMOS管的栅极接偏置电路第一NMOS管MCM0的栅极、偏置电路可切换开关管阵列MCM1中NMOS管的源极接地，漏极接第二差分放大电路第五NMOS管MN5的源极和第六NMOS管 MN6的源极。
第一组可切换开关管阵列MN3并接的NMOS管的栅极还通过第一偏置电阻RF1接偏置电路第一NMOS管MCM0的栅极，第二组可切换开关管阵列MN4并接的NMOS 管的栅极还通过第二偏置电阻RF2接偏置电路第一NMOS管MCM0的栅极。
本发明实施例运算放大器电路全差分运算放大器主电路的第一差分放大电路包括NMOS管MN1,MN2,MCM2和PMOS管MP3,MP4。差分输入信号VIP,VIN接在MN1,MN2的栅极,透过MN1,MN2的放大,在MN1,MN2的漏级VON1和VOP1得到差分输入的第一级放大信号。PMOS管MP3,MP4是主动负载,提供高阻抗,使得运算放大器第一级具有高增益。
作为第二级的前向放大补偿与推挽驱动电路包括NMOS管MN3,MN4,PMOS管 MP5,MP6,以及补偿电容CM1,CM2。NMOS管MN3,MN4同时具有两个功能:(1)前向放大补偿(2)推挽式驱动级。将MN3,MN4透过CF1和CF2接成正回授,也就是MN3的栅极透过CF1交流耦合到VIN,漏极接到VOP,提供一个前向放大补偿路径。MN4的栅极透过 CF2交流耦合到VIP,漏极接到VON,提供另一个前向放大补偿路径,达到宽带补偿的效果。此外MN3,MN4这两个NMOS管的静态电流由偏置电路决定,但是其动态电流会随着输入信号的大小改变,输入信号越大,动态电流越大,具备推挽式驱动级的特性。PMOS管MP5,MP6的栅极输入接在VON1,VOP1,漏级接在VOP和VON,做第二级放大,此外,PMOS管MP5,MP6的动态电流同样也随着输入信号的大小改变,具备推挽式驱动级的特性。因为MN3和MN4同时具有两个功能,为了增加频率补偿的设计弹性,,加入CM1和CM2,去微调相位裕度,使得各种工艺角都能满足相位裕度的要求。
共模反馈电路包括NMOS管MN5,MN6,MCM1和PMOS管MP1,MP2-所组成的差分放大器结构,电阻RS1,RS2检测输出共模电平,通过负反馈稳定输出共模电平至稳定的电压VREF。在共模反馈环路的Vcmfb和Vf这两个节点都加上RC串联补偿(RC1,CC1和 RC2,CC2),达到零点补偿的目的,帮助共模反馈环路的相位裕度。
本发明实施例运算放大器电路,针对不同的带宽,可去调整MN3和MN4中MOS管并联的数量,本发明实施例NMOS切换阵列的架构如图3所示,PMOS切换阵列的架构如图4所示，可以在不同的带宽要求下去增加或降低电流消耗。针对不同带宽去调整共模反馈环路的功耗,所以偏置电路可切换开关管阵列MCM1也可以使用图3的架构。并且为了降低***性失调(systematic offset),共模反馈电路两组可切换的并联PMOS管MP1、MP2可以采用图4的架构去切换并联MOS管的数量。并联MOS管的数量可以在出厂前调整好，也在使用中调整。
本发明以上实施例采用的推挽式输出级的动态电流会随输入信号大小而变, 输入信号越大,动态电流越大,反之亦然,所以可以使用较小的静态电流去偏置推挽式输出级。而且以小信号分析推挽式输出级,同样的静态电流下,等效的跨导是gmn+gmp,与传统运算放大器的输出级等效跨导gmn(或是gmp)相比,可以放大 1.5-2倍。
本发明以上实施例的频率补偿的方式,以宽带目标来考虑,考虑选择前向 (feed-forward)放大补偿,或是如背景技术中的交叉反馈米勒补偿。
本发明以上实施例结合前向放大补偿与推挽式驱动级这两个功能于可切换开关管阵列中,由于不需要额外的电流去做前向放大补偿,故可以省电。此外,前向放大补偿的优点就是适当的设计前向放大级的跨导,可去除传统米勒补偿电容,让带宽很轻易的就可以推出去。再搭配使用推挽式驱动级,可以用较低的静态电流去驱动较大的负载,达到省电的目的。主电路带宽往外推后需要处理共模反馈环路的相位裕度,本发明以上实施例用两个RC串联(RC1,CC1和RC2,CC2)补偿达到零点补偿的效果,可以节省共模反馈环路的功耗。

Claims (9)

1.一种运算放大器电路，包括两个差分信号输入端、两个差分信号输出端、偏置电路、全差分运算放大器主电路和共模反馈电路，其特征在于，全差分运算放大器主电路包括作为第一级的第一差分放大电路和作为第二级的前向放大补偿与推挽驱动电路，前向放大补偿与推挽驱动电路包括两组参与前向放大补偿和推挽驱动的可切换开关管阵列。
2.根据权利要求1所述的运算放大器电路，其特征在于，第一差分放大电路包括第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管, 前向放大补偿与推挽驱动电路包括第五PMOS管、第六PMOS管和所述的两组可切换开关管阵列；第一NMOS管的漏极通过第三PMOS管接电源正极，第二NMOS管的漏极通过第四PMOS管接电源正极；第一NMOS管的源极与第二NMOS管的源极连接后接偏置电路，第一NMOS管的栅极接第一差分信号输入端，第二NMOS管的栅极接第二差分信号输入端；每组可切换开关管阵列包括复数个可切换的并接的NMOS管，第五PMOS管的栅极接第一NMOS管的漏极，第六PMOS管的栅极接第二NMOS管的漏极；第五PMOS管的源极和第六PMOS管的源极接电源正极，第五PMOS管的漏极接第一差分信号输出端，并通过第一组可切换开关管阵列的NMOS管接地；第六PMOS管的漏极接第二差分信号输出端，并通过第二组可切换开关管阵列的NMOS管接地；第一组可切换开关管阵列并接的NMOS管的栅极通过第一交流耦合电容接第二NMOS管的栅极，第二组可切换开关管阵列并接的NMOS管的栅极通过第二交流耦合电容接第一NMOS管的栅极。
3.根据权利要求2所述的运算放大器电路，其特征在于，共模反馈电路包括第二差分放大电路和共模采样电路；第二差分放大电路包括第五NMOS管、第六NMOS管、两组可切换的并联PMOS管和共模采样电路,第五NMOS管的漏极通过第一组可切换的并联PMOS管接电源正极，第六NMOS管的漏极通过第二组可切换的并联PMOS管接电源正极；第五NMOS管的源极与第六NMOS管的源极连接后接偏置电路，第五NMOS管的栅极接共模采样电路的输出端，第六NMOS管的栅极接参考电压信号输入端；共模采样电路包括两个串联的采样电阻，两个采样电阻的连接点为所述的共模采样电路的输出端；共模采样电路的两端分别接第一差分信号输出端和接第二差分信号输出端。
4.根据权利要求3所述的运算放大器电路，其特征在于，共模反馈电路包括共模反馈补偿电路，共模反馈补偿电路包括第一RC滞后补偿电路和第二RC滞后补偿电路；第一组可切换的并联PMOS管的源极和第二组可切换的并联PMOS管的源极接电源正极，第一组可切换的并联PMOS管的漏极和栅极接第五NMOS管的漏极，第二组可切换的并联PMOS管的漏极和栅极接第六NMOS管的漏极；第一组可切换的并联PMOS管的栅极通过第二RC滞后补偿电路接电源正极，并连接第三PMOS管的栅极和第四PMOS管的栅极；第五NMOS管的栅极通过第一RC滞后补偿电路接地。
5.根据权利要求2所述的运算放大器电路，其特征在于，前向放大补偿与推挽驱动电路包括两个米勒补偿电容，第一米勒补偿电容接在第五PMOS管的栅极与漏极之间，第二米勒补偿电容接在第六PMOS管的栅极与漏极之间。
6.根据权利要求3所述的运算放大器电路，其特征在于，偏置电路包括基准电流源、偏置电路第一NMOS管、偏置电路第二NMOS管和偏置电路可切换开关管阵列，偏置电路可切换开关管阵列包括复数个可切换的并接的NMOS管；基准电流源的输入端接电源正极，输出端接偏置电路第一NMOS管的漏极，偏置电路第一NMOS管的漏极与栅极连接，偏置电路第一NMOS管的源极接地；偏置电路第二NMOS管的栅极接偏置电路第一NMOS管的栅极，偏置电路第二NMOS管的源极接地，漏极接第一差分放大电路第一NMOS管的源极和第二NMOS管的源极；偏置电路可切换开关管阵列NMOS管的栅极接偏置电路第一NMOS管的栅极、偏置电路可切换开关管阵列NMOS管的源极接地，漏极接第二差分放大电路第五NMOS管的源极和第六NMOS管的源极。
7.根据权利要求6所述的运算放大器电路，其特征在于，第一组可切换开关管阵列并接的NMOS管的栅极通过第一偏置电阻接偏置电路第一NMOS管的栅极，第二组可切换开关管阵列并接的NMOS管的栅极通过第二偏置电阻接偏置电路第一NMOS管的栅极；第一组可切换开关管阵列并接的NMOS管的漏极接第五PMOS管的漏极，第一组可切换开关管阵列并接的NMOS管的源极接地；第二组可切换开关管阵列并接的NMOS管的漏极接第六PMOS管的漏极，第二组可切换开关管阵列并接的NMOS管的源极接地。
8.根据权利要求2所述的运算放大器电路，其特征在于，根据带宽和电流消耗的要求，调整前向放大补偿与推挽驱动电路两组可切换开关管阵列中并接NMOS管的数量。
9.根据权利要求6所述的运算放大器电路，其特征在于，根据带宽和共模反馈环路的功耗的要求，调整两组可切换的并联PMOS管中并接PMOS管的数量和/或偏置电路可切换开关管阵列中并接NMOS管数量。
CN202111004370.9A 2021-08-30 2021-08-30 一种运算放大器电路 Pending CN113612449A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111004370.9A CN113612449A (zh) 2021-08-30 2021-08-30 一种运算放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111004370.9A CN113612449A (zh) 2021-08-30 2021-08-30 一种运算放大器电路

Publications (1)

Publication Number Publication Date
CN113612449A true CN113612449A (zh) 2021-11-05

Family

ID=78309709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111004370.9A Pending CN113612449A (zh) 2021-08-30 2021-08-30 一种运算放大器电路

Country Status (1)

Country Link
CN (1) CN113612449A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115622579A (zh) * 2022-11-08 2023-01-17 杭州地芯科技有限公司 基于反相器运放的开环补偿电路、接收机和射频收发机

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115622579A (zh) * 2022-11-08 2023-01-17 杭州地芯科技有限公司 基于反相器运放的开环补偿电路、接收机和射频收发机
CN115622579B (zh) * 2022-11-08 2024-06-11 杭州地芯科技有限公司 基于反相器运放的开环补偿电路、接收机和射频收发机

Similar Documents

Publication Publication Date Title
JP4068227B2 (ja) 低電圧ｃｍｏｓ演算増幅器回路及びそれを具備したサンプルアンドホールド回路
CN101951236B (zh) 一种数字可变增益放大器
US6577184B2 (en) Switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current
EP1863171A1 (en) Operational amplifier of class AB
CN109951161B (zh) 一种互补型数字可变增益放大器
US5578964A (en) CMOS differential operational amplifier
CN113726298B (zh) 一种全差分二级运算放大器电路
US6150884A (en) Multistage amplifier circuit with improved nested transconductance capacitance compensation
CN101839941B (zh) 信号感测放大器
CN107078700B (zh) 放大器电路和放大器布置
CN201846315U (zh) 一种数字可变增益放大器
CN113612449A (zh) 一种运算放大器电路
Carrillo et al. 1-V rail-to-rail bulk-driven CMOS OTA with enhanced gain and gain-bandwidth product
CN215420202U (zh) 一种运算放大器电路
US7315210B2 (en) Differential operational amplifier
CN113671236B (zh) 一种应用于负载电阻的电流检测电路和设备
US11658626B2 (en) Split miller compensation in two-stage differential amplifiers
CN112511110B (zh) 一种高线性度可编程增益放大器
CN111697936B (zh) 一种低功耗互补型数字可变增益放大器
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC
Hussain et al. A 45nm ultra-low power operational amplifier with high gain and high CMRR
Vij et al. An operational amplifier with recycling folded Cascode topology and adaptive biaisng
CN110768636A (zh) 一种用于多级运算放大器的稳定性补偿方法及电路结构
CN115149910B (zh) 一种三级运放电容倍增频率补偿电路
TWI806543B (zh) 放大器及其共模電壓的控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination