TWI810257B - 用於感測器之大陣列之偏壓產生及分佈的電路與方法 - Google Patents

用於感測器之大陣列之偏壓產生及分佈的電路與方法 Download PDF

Info

Publication number
TWI810257B
TWI810257B TW108109052A TW108109052A TWI810257B TW I810257 B TWI810257 B TW I810257B TW 108109052 A TW108109052 A TW 108109052A TW 108109052 A TW108109052 A TW 108109052A TW I810257 B TWI810257 B TW I810257B
Authority
TW
Taiwan
Prior art keywords
local
main
terminal
coupled
bias
Prior art date
Application number
TW108109052A
Other languages
English (en)
Other versions
TW202004389A (zh
Inventor
山米爾 瓦德華
王義
倫納特 馬特
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202004389A publication Critical patent/TW202004389A/zh
Application granted granted Critical
Publication of TWI810257B publication Critical patent/TWI810257B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Image Input (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Image Analysis (AREA)

Abstract

在某些態樣中，一種偏壓產生電路包含一偏壓電壓產生器。該偏壓電壓產生器具有：一主NMOS電晶體，其具有皆耦接至一第一端子之該主NMOS電晶體的一汲極及一閘極；一主電阻器，其具有一第一主電阻器端子及一第二主電阻器端子，其中該第一主電阻器端子耦接至該主NMOS電晶體之一源極；及一主PMOS電晶體，其具有耦接至該第二主電阻器端子之該主PMOS電晶體的一源極以及皆耦接至一第二端子之該主PMOS電晶體的一汲極及一閘極，其中該第二端子耦接至一主接地。該偏壓產生電路進一步包含耦接至該第一端子及該第二端子之一感測器陣列。

Description

用於感測器之大陣列之偏壓產生及分佈的電路與方法
本發明之態樣係關於偏壓產生及分佈，且更特定而言，係關於用於感測器之大陣列的偏壓產生及分佈，其減少偏壓分佈線。
現今，智慧型手機及平板電腦帶有大量感測器以促進更好的使用者體驗，為應用程式提供關於手機周圍世界之增強資訊，且提供穩固性及延長之電池壽命。智慧型手機或平板電腦可整合MEMS麥克風、影像感測器、加速度計、陀螺儀、大氣壓感測器、數位羅盤、光學近接感測器、環境光感測器、濕度感測器、觸控感測器及指紋感測器。感測器係目的為偵測其環境中之事件或改變且將資訊發送至常常為處理器之其他電子裝置的裝置、模組或子系統。良好的感測器應僅對所量測性質而非包括感測電路系統之感測器自身之變化敏感。
大多數感測器需要以適當的電壓或電流位準對感測電路系統加偏壓。為具有良好的敏感度，偏壓電壓或電流常常自諸如帶隙參考之具有小變化之源導出。為了支援大量感測器，需要大量互連線來將偏壓電流或電壓自低變化源分佈至感測器，此消耗大量佈線資源且佔用智慧型手機或平板電腦中之寶貴區域。對於觸摸感測或指紋感測，問題更嚴重，觸摸感測或指紋感測需要點之大陣列，因此需要感測器之大陣列。因此，提供減少偏壓分佈線但提供可靠且穩定之偏壓電流或電壓的偏壓產生及分佈方案將為有益的。
下文呈現一或多實施方案之簡化概述以提供對此等實施方案之基本理解。此概述並非所有涵蓋之實施方案的廣泛綜述，且既不意欲識別所有實施方案之關鍵或重要要素，亦不意欲描繪任何或所有實施方案之範圍。概述之唯一目的為以簡化形式呈現與一或多個實施方案有關之概念，作為稍後所呈現之更詳細描述的序言。
在一個態樣中，一種偏壓產生電路包含一偏壓電壓產生器。該偏壓電壓產生器具有：一主NMOS電晶體，其具有皆耦接至一第一端子之該主NMOS電晶體的一汲極及一閘極；一主電阻器，其具有一第一主電阻器端子及一第二主電阻器端子，其中該第一主電阻器端子耦接至該主NMOS電晶體之一源極；及一主PMOS電晶體，其具有耦接至該第二主電阻器端子之該主PMOS電晶體的一源極以及皆耦接至一第二端子之該主PMOS電晶體的一汲極及一閘極，其中該第二端子耦接至一主接地。該偏壓產生電路進一步包含耦接至該第一端子及該第二端子之一感測器陣列。
在另一態樣中，一種方法包含：提供一電流源；及藉由一偏壓電壓產生器在一第一端子處產生一第一偏壓電壓且在一第二端子處產生一第二偏壓電壓，該偏壓電壓產生器具有串聯耦接之一主PMOS電晶體、一主NMOS電晶體及一主電阻器。該主NMOS電晶體之一汲極及一閘極皆耦接至該第一端子。該主電阻器之一第一主電阻器端子耦接至該主NMOS電晶體之一源極。該主PMOS電晶體之一源極耦接至該主電阻器之一第二主電阻器端子，且該主PMOS電晶體之一汲極及一閘極皆耦接至該第二端子，其中該第二端子耦接至一主接地。該方法進一步包含：將該電流源之一電流鏡像反射(mirror)至該偏壓電壓產生器；及將一感測器陣列耦接至該第一偏壓電壓及該第二偏壓電壓。
為實現前述及相關目的，一或多個實施方案包括在下文中充分描述且在申請專利範圍中特別指出之特徵。以下描述及附加圖式詳細闡述一或多個實施方案之某些說明性態樣。然而，此等態樣僅指示可使用各種實施方案之原理的各種方式中之少數方式，且所描述之實施方案意欲包括所有此等態樣及其等效物。
優先權主張
本專利申請案主張在2018年4月20日申請之題為「用於感測器之大陣列之偏壓產生及分佈(BIAS GENERATION AND DISTRIBUTION FOR A LARGE ARRAY OF SENSORS)」的申請案第15/958,741號的優先權，且該申請案讓與其受讓人並在此以引用之方式明確地併入本文中。
下文結合隨附圖式所闡述之詳細描述意欲作為對各種態樣之描述，且並不意欲表示可實踐本文中所描述之概念的僅有態樣。出於提供對各種概念的理解之目的，詳細描述包括特定細節。然而，熟習此項技術者將顯而易見，可在無此等特定細節之情況下實踐此等概念。在一些情況下，以方塊圖形式展示熟知結構及組件，以便避免混淆此等概念。
感測器為智慧型手機及平板電腦帶來智慧及感知。現今之行動裝置封裝有許多感測器系統，該等感測器系統產生關於運動、位置及周圍環境之原始資料。感測器電路系統常常自諸如帶隙參考之小變化源導出其偏壓電流或電壓。一些感測系統可能需要大量感測點，因此需要感測器之大陣列。舉例而言，指紋感測系統可包含80×180個像素之陣列，其需要14,400個感測器。產生及分佈偏壓電流或電壓至感測器之此大陣列可為高要求的。
圖1說明根據本發明之某些態樣的用於感測器之大陣列的實例偏壓電流產生及分佈方案。系統100包含主偏壓產生電路150及感測電路之陣列120。主偏壓產生電路150包含具有電流I0 之電流源154。電流I0 經由PMOS電晶體152及PMOS電晶體101、102……10n之陣列鏡像反射以產生n 個偏壓電流I1 、I2 ……In 。偏壓電流I1 、I2 ……In 經由n 條互連線投送至標示為S1、S2……Sn之感測電路之陣列120。互連線之數目n 對應於感測電路之陣列120中之感測電路的數目。對於具有14,400個感測器之指紋感測系統，需要14,400條互連線以將偏壓電流自主偏壓產生電路150分佈至感測電路之陣列120。此外，感測電路之陣列120可能遠離主偏壓產生電路150，從而導致主偏壓產生電路150與感測電路之陣列120之間的供應電壓及接地發生變化，引起偏壓電流I1 、I2 ……In 之變化。
圖2說明根據本發明之某些態樣的用於感測器之大陣列的例示性偏壓電流產生及分佈方案。系統200包含主偏壓產生電路250及各自標示為220之感測器之陣列。如同主偏壓產生電路150，主偏壓產生電路250亦包含電流源254。電流源254可為帶隙參考或其他電路。
替代直接在主偏壓產生電路中產生n 個偏壓電流，主偏壓產生電路250包含具有主PMOS電晶體214、主NMOS電晶體216及主電阻器218之偏壓電壓產生器210，以產生兩個偏壓電壓：在N偏壓端子264處產生之一N偏壓電壓Vgnb ，及在P偏壓端子266處產生之一P偏壓電壓Vgpb 。主NMOS電晶體216、主電阻器218及主PMOS電晶體214串聯耦接。亦即，主NMOS電晶體216之源極耦接至主電阻器218之第一主電阻器端子。主電阻器218之第二主電阻器端子耦接至主PMOS電晶體214之源極。主PMOS電晶體214之汲極耦接至主接地。主NMOS電晶體216之汲極耦接至來自第二主PMOS電晶體212之一電流。N偏壓端子264耦接至主NMOS電晶體216之閘極及汲極。P偏壓端子266耦接至主PMOS電晶體214之閘極及汲極。
主偏壓產生電路250亦包含藉由一對PMOS電晶體252及212形成之主電流鏡，該主電流鏡將來自電流源254之電流鏡像反射至偏壓電壓產生器210。電流源254、主電流鏡PMOS電晶體對252及212以及偏壓電壓產生器210可緊密地置放且共用相同的主供應電壓及主接地。其間由主供應電壓或主接地波動引起之變化因此為低的。
系統200進一步包含感測器220之陣列。每一感測器220包含局部偏壓複本230。局部偏壓複本230耦接至N偏壓電壓Vgnb 及P偏壓電壓Vgpb ，且產生局部偏壓電流。如同偏壓電壓產生器210，局部偏壓複本230包含局部PMOS電晶體234、局部NMOS電晶體236及局部電阻器238。局部NMOS電晶體236、局部電阻器238及局部PMOS電晶體234串聯耦接。亦即，局部NMOS電晶體236之源極耦接至局部電阻器238之第一局部電阻器端子。局部電阻器238之第二局部電阻器端子耦接至局部PMOS電晶體234之源極。局部PMOS電晶體234之汲極耦接至局部接地。N偏壓端子264耦接至局部NMOS電晶體236之閘極以將N偏壓電壓Vgnb 提供至局部NMOS電晶體236。P偏壓端子266耦接至局部PMOS電晶體234之閘極以將P偏壓電壓Vgpb 提供至局部PMOS電晶體234。
局部偏壓複本230產生偏壓電流，該偏壓電流由一對PMOS電晶體232及222所形成之局部電流鏡來鏡像反射。局部電流鏡在局部偏壓端子226處耦接至局部偏壓複本230。局部偏壓端子226耦接至該對PMOS電晶體232及222之兩個閘極。局部偏壓端子226亦耦接至局部NMOS電晶體236之汲極。鏡像反射之電流接著將偏壓提供至每一感測器220中之感測電路系統224。局部電流鏡PMOS電晶體對232及222耦接至局部供應電壓。
每一感測器220之局部供應電壓可電耦接主供應電壓。同樣地，每一感測器220之局部接地電壓可電耦接主接地。理想地，當每一感測器220之局部供應電壓電耦接至主供應電壓時，其電壓位準在操作期間應相同。類似地，當每一感測器220之局部接地電耦接至主接地時，其電壓位準在操作期間應相同。然而，感測器220之陣列可能遠離主偏壓產生電路250。舉例而言，主偏壓產生電路250可在感測器220之陣列的周邊處。對於諸如觸控感測器系統或指紋感測器系統之感測器之大陣列，主偏壓產生電路250可能遠離感測器220之陣列中的一些感測電路。由於IR壓降、電力故障及/或電力波動，主供應電壓及局部供應電壓或主接地及局部接地之電壓位準可能不會始終相同。然而，流經偏壓電壓產生器210或局部偏壓複本230之電流實質上獨立於感測器220之陣列上由於其差動偏壓結構的接地或供應電壓梯度或波動。其電流主要分別由主電阻器218及局部電阻器238上之電壓判定。因此，電流不易受供應電壓或接地之變化影響。
主電阻器218及局部電阻器238置放於各別偏壓電壓產生器210及局部偏壓複本230中，以使差動偏壓裝置退化。舉例而言，主電阻器218使主差動電晶體(主NMOS電晶體216及主PMOS電晶體214)退化。局部電阻器238使局部不同電晶體(局部NMOS電晶體236及局部PMOS電晶體234)退化。使用退化電阻器、主電阻器218及局部電阻器238減輕電晶體失配、供應電壓梯度或波動及/或接地電壓梯度或波動。
用於每一局部偏壓複本230之局部電阻器238的電阻可經最佳化以改良失配，減小功率消耗及/或節省面積。類似地，用於每一局部偏壓複本230之電晶體(局部NMOS電晶體236及局部PMOS電晶體234)的大小可經最佳化以改良失配，減小功率消耗及/或節省面積。局部電阻器238及主電阻器218之電阻值的大小可不同。舉例而言，局部電阻器238之電阻的大小可為主電阻器218之電阻的k 倍，其中k 為正數。對應地，流經局部電阻器238之電流的大小大體上(在製程、溫度、電壓及/或其他變化內)為流經主電阻器218之大小的1 / k 倍。因此，局部NMOS電晶體236之通道寬度與通道長度比(W/L)的大小大體上(在製程、溫度、電壓及/或其他變化內)為主NMOS電晶體216之通道寬度與通道長度比(W/L)的1 / k 倍，且局部PMOS電晶體234之通道寬度與通道長度比(W/L)的大小大體上(在製程、溫度、電壓及/或其他變化內)為主PMOS電晶體214之通道寬度與通道長度比(W/L)的1 /k 倍。通常，為達成更好的製程匹配，PMOS電晶體214及234之通道長度將選擇為相同的，NMOS電晶體216及236之通道長度亦為相同的。因此，通道寬度與通道長度比(W/L)主要由通道寬度判定。亦即，當通道長度相同時，主NMOS電晶體216之通道寬度的大小為局部NMOS電晶體236之通道寬度的k 倍；且主PMOS電晶體214之通道寬度的大小為局部PMOS電晶體234之通道寬度的k 倍。藉由以不同於偏壓電壓產生器210之方式設定局部偏壓複本230之裝置大小，改良失配，減小功率消耗且減小用於局部偏壓複本230之總面積。k 之值可小於或大於1。k 之值通常可為約10。
感測器220之陣列中的每一感測器之每一局部偏壓複本230或每一局部電流鏡可具有相同結構。每一局部偏壓複本230及局部電流鏡中之電晶體及電阻器大小可相同或可不同。舉例而言，對於指紋感測器系統中之每一感測電路，吾人可為每一局部偏壓複本及局部電流鏡選擇相同設計，包括相同裝置大小。然而，針對觸摸感測系統而設計之局部偏壓複本230的裝置大小可不同於針對指紋感測系統而設計之局部偏壓複本230的裝置大小。
如圖2中所說明，僅需要2條互連線(一條用於N偏壓電壓且一條用於P偏壓電壓)來將偏壓信號分佈至感測器220之陣列，而與感測器220之陣列中的感測器之數目無關。因此達成了顯著的資源節省。
圖3說明根據本發明之某些態樣的例示性偏壓產生及分佈方法。在302處，提供電流源(例如，電流源154或254)。電流源可為帶隙參考或其他電路。
在304處，藉由偏壓電壓產生器(例如，偏壓電壓產生器210)產生N偏壓電壓及P偏壓電壓。偏壓電壓產生器包含串聯耦接之主NMOS電晶體、主電阻器及主PMOS電晶體。可能需要主電流鏡來將電流源耦接至偏壓電壓產生器。可在N偏壓端子處提供N偏壓電壓，且可在P偏壓端子處提供P偏壓電壓。主NMOS電晶體之汲極及閘極皆耦接至N偏壓端子。第一主電阻器端子耦接至主NMOS電晶體之源極，且第二主電阻器端子耦接至主PMOS電晶體之源極。主PMOS電晶體之汲極及閘極皆耦接至P偏壓端子。P偏壓端子耦接至主接地。
在306處，N偏壓電壓及P偏壓電壓耦接至感測器之陣列(例如，感測器220之陣列)，以藉由感測器之陣列之每一感測器中的局部偏壓複本(例如，局部偏壓複本230)產生偏壓電流。每一局部偏壓複本耦接至N偏壓端子及P偏壓端子。每一局部偏壓複本包含串聯耦接之局部NMOS電晶體、局部電阻器及局部PMOS電晶體。局部NMOS電晶體之汲極耦接至局部偏壓端子。局部電阻器之第一局部電阻器端子耦接至局部NMOS電晶體之源極，且局部電阻器之第二局部電阻器端子耦接至局部PMOS電晶體之源極。局部PMOS電晶體之閘極耦接至P偏壓端子，且局部PMOS電晶體之汲極耦接至局部接地。局部NMOS電晶體之閘極耦接至N偏壓端子。
感測器之陣列的每一感測器進一步包含局部電流鏡，該局部電流鏡鏡像反射局部偏壓複本之電流且將偏壓電流提供至感測器之陣列之對應感測器中的感測電路。局部電流鏡經由局部NMOS電晶體之汲極耦接至局部偏壓複本。
局部接地及主接地可經由接地互連而電耦接。同樣地，局部供應電壓及主供應電壓可經由供應電壓互連而電耦接。
局部NMOS電晶體、局部PMOS電晶體及局部電阻器可經最佳大小設定以改良失配、功率消耗及/或晶片面積。局部電阻器具有大約為主電阻器之電阻值之k 倍的電阻值，其中k 可為任何正數。良好的數值可為約10。對應於局部電阻器及主電阻器之電阻值比，主NMOS電晶體可具有與局部NMOS電晶體相同的通道長度，但主NMOS電晶體具有大體上(在製程、溫度、電壓及/或其他變化內)為局部NMOS電晶體之寬度之k 倍的寬度，且主PMOS電晶體可具有與局部PMOS電晶體相同的通道長度，但主PMOS電晶體具有大體上(在製程、溫度、電壓及/或其他變化內)為局部PMOS電晶體之寬度之k 倍的寬度。
提供本發明之先前描述以使任何熟習此項技術者能夠製造或使用本發明。熟習此項技術者將容易地顯而易見對本發明之各種修改，且本文中所定義之一般原理可在不背離本發明之精神或範圍的情況下應用於其他變體。因此，本發明並不意欲限於本文中所描述之實例，而應符合與本文中所揭示之原理及新穎特徵相一致的最廣泛範圍。
100‧‧‧系統 101‧‧‧PMOS電晶體 102‧‧‧PMOS電晶體 10n‧‧‧PMOS電晶體 120‧‧‧感測電路之陣列 150‧‧‧主偏壓產生電路 152‧‧‧PMOS電晶體 154‧‧‧電流源 200‧‧‧系統 210‧‧‧偏壓電壓產生器 212‧‧‧第二主PMOS電晶體 214‧‧‧主PMOS電晶體 216‧‧‧主NMOS電晶體 218‧‧‧主電阻器 220‧‧‧感測器 222‧‧‧PMOS電晶體 224‧‧‧感測電路系統 226‧‧‧局部偏壓端子 230‧‧‧局部偏壓複本 232‧‧‧PMOS電晶體 234‧‧‧局部PMOS電晶體 236‧‧‧局部NMOS電晶體 238‧‧‧局部電阻器 250‧‧‧主偏壓產生電路 252‧‧‧PMOS電晶體 254‧‧‧電流源 264‧‧‧N偏壓端子 266‧‧‧P偏壓端子 302‧‧‧步驟 304‧‧‧步驟 306‧‧‧步驟I0‧‧‧電流I1‧‧‧偏壓電流I2‧‧‧偏壓電流In‧‧‧偏壓電流 S1‧‧‧感測電路 S2‧‧‧感測電路 Sn‧‧‧感測電路VgnbN‧‧‧偏壓電壓VgpbP‧‧‧偏壓電壓
圖1說明根據本發明之某些態樣的用於感測器之大陣列的實例偏壓電流產生及分佈方案。
圖2說明根據本發明之某些態樣的用於感測器之大陣列的例示性偏壓電流產生及分佈方案。
圖3說明根據本發明之某些態樣的例示性偏壓產生及分佈方法。
100‧‧‧系統
101‧‧‧PMOS電晶體
102‧‧‧PMOS電晶體
10n‧‧‧PMOS電晶體
120‧‧‧感測電路之陣列
150‧‧‧主偏壓產生電路
152‧‧‧PMOS電晶體
154‧‧‧電流源
I0‧‧‧電流
I1‧‧‧偏壓電流
I2‧‧‧偏壓電流
In‧‧‧偏壓電流
S1‧‧‧感測電路
S2‧‧‧感測電路
Sn‧‧‧感測電路

Claims (21)

  1. 一種偏壓產生電路，其包含：一偏壓電壓產生器，其包括：一主NMOS電晶體，其具有皆耦接至一第一端子之該主NMOS電晶體的一汲極及一閘極；一主電阻器，其具有一第一主電阻器端子及一第二主電阻器端子，其中該第一主電阻器端子耦接至該主NMOS電晶體之一源極；及一主PMOS電晶體，其具有耦接至該第二主電阻器端子之該主PMOS電晶體的一源極以及皆耦接至一第二端子之該主PMOS電晶體的一汲極及一閘極，其中該第二端子耦接至一主接地；及一感測器陣列，其耦接至該第一端子及該第二端子；其中該感測器陣列之每一感測器包含耦接至該第一端子及該第二端子之一局部偏壓複本；其中該局部偏壓複本包含：一局部NMOS電晶體，其具有耦接至該第一端子之該局部NMOS電晶體的一閘極；一局部電阻器，其具有一第一局部電阻器端子及一第二局部電阻器端子，其中該第一局部電阻器端子耦接至該局部NMOS電晶體之一源極；及一局部PMOS電晶體，其具有耦接至該第二局部電阻器端子之該局部PMOS電晶體的一源極、耦接至該第二端子之該局部PMOS電晶體的一閘極及耦接至一局部接地之該局部PMOS電晶體的一汲極。
  2. 如請求項1之偏壓產生電路，其中該偏壓電壓產生器經組態以在該第一端子處產生一第一偏壓電壓且在該第二端子處產生一第二偏壓電壓。
  3. 如請求項1之偏壓產生電路，其進一步包含耦接至該偏壓電壓產生器之一主電流鏡，其中該主電流鏡包含鏡像反射來自一電流源之一電流的一第二主PMOS電晶體，其中該第二主PMOS電晶體經組態以具有耦接至一主供應電壓之該第二主PMOS電晶體的一源極、耦接至該電流源之該第二主PMOS電晶體的一閘極及耦接至該第一端子之該第二主PMOS電晶體的一汲極。
  4. 如請求項1之偏壓產生電路，其中該感測器陣列之每一感測器進一步包含鏡像反射該局部偏壓複本之一電流的一局部電流鏡。
  5. 如請求項4之偏壓產生電路，其中該局部電流鏡經組態以將一偏壓電流提供至一感測電路。
  6. 如請求項4之偏壓產生電路，其中該局部電流鏡包含一第二局部PMOS電晶體，其具有耦接至一局部供應電壓之該第二局部PMOS電晶體的一源極以及皆耦接至該局部NMOS電晶體之一汲極的該第二局部PMOS電晶體之一閘極及一汲極。
  7. 如請求項1之偏壓產生電路，其中該局部接地及該主接地經組態以經由一接地互連而電耦接。
  8. 如請求項1之偏壓產生電路，其中該局部電阻器具有一電阻值，該電阻值為該主電阻器之一電阻值的大約k倍，其中k為一正數。
  9. 如請求項8之偏壓產生電路，其中該局部NMOS電晶體及該局部PMOS電晶體經大小設定以鏡像反射大體上為流經該偏壓電壓產生器之一電流之1/k倍的一電流。
  10. 如請求項9之偏壓產生電路，其中該主NMOS電晶體具有與該局部NMOS電晶體相同之一通道長度，且其中該主NMOS電晶體具有大體上為該局部NMOS電晶體之一寬度之k倍的一寬度。
  11. 如請求項9之偏壓產生電路，其中該主PMOS電晶體具有與該局部PMOS電晶體相同之一通道長度，且其中該主PMOS電晶體具有大體上為該局部PMOS電晶體之一寬度之k倍的一寬度。
  12. 如請求項1之偏壓產生電路，其中用於該感測器陣列之每一感測器的該局部偏壓複本大體上相同。
  13. 如請求項1之偏壓產生電路，其中該感測器陣列係指紋感測器或觸控感測器之一陣列。
  14. 如請求項1之偏壓產生電路，其中該偏壓電壓產生器在該感測器陣列之一周邊處。
  15. 一種偏壓產生方法，其包含：提供一電流源；藉由一偏壓電壓產生器在一第一端子處產生一第一偏壓電壓且在一第二端子處產生一第二偏壓電壓，該偏壓電壓產生器具有串聯耦接之一主PMOS電晶體、一主NMOS電晶體及一主電阻器，其中該主NMOS電晶體之一汲極及一閘極皆耦接至該第一端子；該主電阻器之一第一主電阻器端子耦接至該主NMOS電晶體之一源極；且該主PMOS之一源極耦接至該主電阻器之一第二主電阻器端子，且該主PMOS電晶體之一汲極及一閘極皆耦接至該第二端子，其中該第二端子耦接至一主接地；將該電流源之一電流鏡像反射至該偏壓電壓產生器；及將一感測器陣列耦接至該第一偏壓電壓及該第二偏壓電壓；其中該感測器陣列之每一感測器包含耦接至該第一端子及該第二端子之一局部偏壓複本；其中該局部偏壓複本包含：一局部NMOS電晶體，其具有耦接至該第一端子之該局部NMOS電晶體的一閘極；一局部電阻器，其具有一第一局部電阻器端子及一第二局部電阻器端子，其中該第一局部電阻器端子耦接至該局部NMOS電晶體之一源極；及一局部PMOS電晶體，其具有耦接至該第二局部電阻器端子之該局部PMOS電晶體的一源極、耦接至該第二端子之該局部PMOS電晶體的一閘極及耦接至一局部接地之該局部PMOS電晶體的一汲極。
  16. 如請求項15之方法，其中該局部接地及該主接地經組態以經由一接地互連而電耦接。
  17. 如請求項15之方法，其中該局部電阻器具有一電阻值，該電阻值為該主電阻器之一電阻值的k倍，其中k為一正數。
  18. 如請求項17之方法，其中該主NMOS電晶體具有與該局部NMOS電晶體相同之一通道長度，且其中該主NMOS電晶體具有大體上為該局部NMOS電晶體之一寬度之k倍的一寬度。
  19. 如請求項15之方法，其中該感測器陣列之每一感測器進一步包含鏡像反射該局部偏壓複本之一電流的一局部電流鏡。
  20. 如請求項19之方法，其中該局部電流鏡經組態以將一偏壓電流提供至一感測電路。
  21. 如請求項15之方法，其中該感測器陣列為指紋感測器或觸控感測器之一陣列。
TW108109052A 2018-04-20 2019-03-18 用於感測器之大陣列之偏壓產生及分佈的電路與方法 TWI810257B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/958,741 2018-04-20
US15/958,741 US10503196B2 (en) 2018-04-20 2018-04-20 Bias generation and distribution for a large array of sensors

Publications (2)

Publication Number Publication Date
TW202004389A TW202004389A (zh) 2020-01-16
TWI810257B true TWI810257B (zh) 2023-08-01

Family

ID=65763918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109052A TWI810257B (zh) 2018-04-20 2019-03-18 用於感測器之大陣列之偏壓產生及分佈的電路與方法

Country Status (6)

Country Link
US (2) US10503196B2 (zh)
EP (1) EP3782004B1 (zh)
CN (1) CN111989636B (zh)
SG (1) SG11202009495XA (zh)
TW (1) TWI810257B (zh)
WO (1) WO2019203937A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10503196B2 (en) 2018-04-20 2019-12-10 Qualcomm Incorporated Bias generation and distribution for a large array of sensors
CN112886931A (zh) * 2021-01-28 2021-06-01 深圳市万微半导体有限公司 用于消除运算放大器失调误差的数字加权电流源电路
US11971736B2 (en) 2022-02-16 2024-04-30 Sandisk Technologies Llc Current mirror circuits

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0822477A2 (en) * 1996-07-29 1998-02-04 Townsend and Townsend and Crew LLP Charge pump for a semiconductor substrate
US6563295B2 (en) * 2001-01-18 2003-05-13 Sunplus Technology Co., Ltd. Low temperature coefficient reference current generator
US7301321B1 (en) * 2006-09-06 2007-11-27 Faraday Technology Corp. Voltage reference circuit
JP2009277076A (ja) * 2008-05-15 2009-11-26 Kawasaki Microelectronics Inc バンドギャップリファレンス回路
TWI479292B (zh) * 2013-10-09 2015-04-01 Holtek Semiconductor Inc 電壓穩壓電路及其方法
US20160246317A1 (en) * 2015-02-24 2016-08-25 Qualcomm Incorporated Power and area efficient method for generating a bias reference

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500928B1 (ko) * 2002-06-29 2005-07-14 주식회사 하이닉스반도체 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
JP2004191130A (ja) 2002-12-10 2004-07-08 Oki Electric Ind Co Ltd 電圧検出回路
JP4677735B2 (ja) * 2004-04-27 2011-04-27 富士電機システムズ株式会社 定電流源回路
KR100635167B1 (ko) * 2005-08-08 2006-10-17 삼성전기주식회사 온도 보상 바이어스 소스회로
DE102006043453A1 (de) * 2005-09-30 2007-04-19 Texas Instruments Deutschland Gmbh CMOS-Referenzspannungsquelle
TWI323871B (en) * 2006-02-17 2010-04-21 Himax Tech Inc Current mirror for oled
CN102541128B (zh) * 2010-12-29 2014-02-19 北京立博信荣科技有限公司 一种传感器的偏置电压控制电路
US9851740B2 (en) 2016-04-08 2017-12-26 Qualcomm Incorporated Systems and methods to provide reference voltage or current
US10503196B2 (en) 2018-04-20 2019-12-10 Qualcomm Incorporated Bias generation and distribution for a large array of sensors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0822477A2 (en) * 1996-07-29 1998-02-04 Townsend and Townsend and Crew LLP Charge pump for a semiconductor substrate
US6563295B2 (en) * 2001-01-18 2003-05-13 Sunplus Technology Co., Ltd. Low temperature coefficient reference current generator
US7301321B1 (en) * 2006-09-06 2007-11-27 Faraday Technology Corp. Voltage reference circuit
JP2009277076A (ja) * 2008-05-15 2009-11-26 Kawasaki Microelectronics Inc バンドギャップリファレンス回路
TWI479292B (zh) * 2013-10-09 2015-04-01 Holtek Semiconductor Inc 電壓穩壓電路及其方法
US20160246317A1 (en) * 2015-02-24 2016-08-25 Qualcomm Incorporated Power and area efficient method for generating a bias reference

Also Published As

Publication number Publication date
CN111989636A (zh) 2020-11-24
TW202004389A (zh) 2020-01-16
US20190324489A1 (en) 2019-10-24
WO2019203937A1 (en) 2019-10-24
US10503196B2 (en) 2019-12-10
SG11202009495XA (en) 2020-11-27
US20200050232A1 (en) 2020-02-13
EP3782004C0 (en) 2024-05-01
EP3782004A1 (en) 2021-02-24
US10969816B2 (en) 2021-04-06
CN111989636B (zh) 2021-12-10
EP3782004B1 (en) 2024-05-01

Similar Documents

Publication Publication Date Title
TWI810257B (zh) 用於感測器之大陣列之偏壓產生及分佈的電路與方法
US20200236311A1 (en) Event-based sensor, user device including the same, and operation method of the same
WO2018006588A1 (zh) 指纹识别单元电路及其控制方法以及指纹识别装置
TWI386773B (zh) 運算放大器、獨立於溫度的系統與能帶間隙參考電路
TWI584100B (zh) 具備電壓產生電路之半導體裝置
EP2369622A1 (fr) Procédé et dispositif de contremesure contre une attaque par injection d'erreur dans un microcircuit électronique
CN110245649B (zh) 显示面板、驱动方法和显示装置
CN106952612A (zh) 像素电路、显示面板及其驱动方法
JP5760406B2 (ja) 検出回路、センサーデバイス及び電子機器
CN105574228B (zh) 补偿厄利效应的电路和方法
CN111640463A (zh) 低输出电流和高开/关比的抗变化3t3r二进制权重单元
JP5981890B2 (ja) ホール素子駆動回路
US11093090B2 (en) TFT-based fingerprint sensing system with corrected read-out
KR20180058162A (ko) 이벤트 기반 센서, 그것을 포함하는 사용자 장치, 및 그것의 동작 방법
JP2005129909A (ja) 光センサー装置および電子機器
US20200166403A1 (en) Ambient light sensor
TWI693541B (zh) 用於指紋偵測之電路以及包含此電路之電子裝置
CN112532899B (zh) 光电转换电路、驱动方法、光电检测基板、光电检测装置
US7825469B2 (en) Threshold voltage compensation for pixel design of CMOS image sensors
KR102600683B1 (ko) 온도 센서를 구성하기 위한 전자 회로
TWI671731B (zh) 電壓補償電路、顯示裝置以及電壓補償方法
CN107591433B (zh) 一种显示面板及其压力检测电路的压力检测方法、显示装置
CN108369142B (zh) 用于晶体管温度感测的方法和设备
JP2012132919A (ja) 測定システムおよびこのようなシステムを備えるイメージセンサ
CN104079840B (zh) 影像传感器