TWI786920B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI786920B
TWI786920B TW110140817A TW110140817A TWI786920B TW I786920 B TWI786920 B TW I786920B TW 110140817 A TW110140817 A TW 110140817A TW 110140817 A TW110140817 A TW 110140817A TW I786920 B TWI786920 B TW I786920B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
oxide layer
trench
conductive
Prior art date
Application number
TW110140817A
Other languages
English (en)
Other versions
TW202314962A (zh
Inventor
王俊幃
賴振益
王若瑋
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI786920B publication Critical patent/TWI786920B/zh
Publication of TW202314962A publication Critical patent/TW202314962A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種製造半導體結構的方法包括多個流程。在半導體集成電路上提供第一氧化層。半導體集成電路的導電層從第一氧化層的頂面暴露。蝕刻停止層形成在第一氧化層的頂表面上。在蝕刻停止層上形成第二氧化層。形成穿過第二氧化層與蝕刻停止層的通孔，以暴露導電層。在導電層上提供酸，以在導電層上形成保護層。保護層包括酸與導電層材料的化合物。在通孔處通過氫氟酸蝕刻去除通孔邊緣處第二氧化層的圍欄。

Description

半導體結構及其製造方法
本揭露有關於半導體結構以及製造半導體結構的方法。
在用於導電互連器的先通孔製造流程(via-first sequence)中，有可能會非預期地形成圍繞已形成通孔的圍欄。圍欄可能會導致導電材料沉積不良，進而導致最終所形成的結構整體的電氣性能降低。
因此，如何提供一種解決方案來改善因圍欄形成而導致的電氣性能降低問題，是業界人士正在努力的。
本揭露之一態樣有關於一種製造半導體結構的方法。
根據本揭露之一實施方式，一種製造半導體結構的方法包括以下流程。提供第一氧化層於半導體集成電路上，其中半導體集成電路的導電層從第一氧化層的頂面暴露。形成蝕刻停止層於第一氧化層的頂面上。形成第二氧化層於蝕刻停止層上。形成延伸穿過第二氧化層與蝕刻停止層的通孔，以曓露導電層，且第二氧化層之一部分形成圍欄並從通孔的邊緣凸出。提供酸的流體於導電層上，以於導電層的頂面上形成保護層，其中保護層包括酸與導電層的材料的化合物。通過濕蝕刻移除圍欄，其中保護層具有相較於圍欄更高的抗蝕刻能力。
在本揭露一或多個實施方式中，其中酸為檸檬酸。
在一些實施方式中，檸檬酸的流體具有範圍介於2至4的pH值。
在本揭露一或多個實施方式中，導電層的材料為銅。
在本揭露一或多個實施方式中，濕蝕刻為氫氟酸蝕刻。
在本揭露一或多個實施方式中，製造半導體結構的方法進一步包括以下流程。形成從第二氧化層的頂部凹陷的溝槽。溝槽對準通孔，溝槽的寬度大於通孔的寬度，並且圍欄位於溝槽的底部並圍繞通孔以形成環。
在一些實施方式中，在通過氫氟酸蝕刻移除圍欄後，增加溝槽的寬度增加至預定的特徵尺寸。
在一些實施方式中，形成從第二氧化層的頂部凹陷的溝槽進一步包括以下流程。形成光阻層於第二氧化層的頂部，其中光阻層具有相應溝槽之寬度的開口。填充抗反射塗層至通孔內。根據光阻層的開口蝕刻第二氧化層，以形成溝槽。
在一些實施方式中，在通孔中的抗反射塗層是位於蝕刻停止層上，並且形成延伸穿過第二氧化層與蝕刻停止層的通孔進一步包括以下流程。移除填充於通孔內的抗反射塗層。延伸通孔進入第二氧化層內、穿過蝕刻停止層並抵達導電層。
在本揭露一或多個實施方式中，製造半導體結構的方法進一步包括以下流程。填充導電材料至通孔。
本揭露之一態樣有關於一種半導體結構。
根據本揭露之一實施方式，一種半導體結構包括半導體集成電路、第一氧化層、蝕刻停止層、第二氧化層、通孔以及保護層。半導體集成電路具有導電層。第一氧化層位於半導體集成電路上。半導體集成電路的導電層從第一氧化層的頂面暴露。蝕刻停止層位於第一氧化層的頂面並覆蓋導電層。第二氧化層位於蝕刻停止層上。通孔延伸穿過第二氧化層與蝕刻停止層，以暴露導電層。通孔填充導電材料。保護層位於導電層與導電材料之間。保護層位於導電材料的底部。保護層包括酸與導電層的材料的化合物，並且保護層具有抵抗氫氟酸蝕刻的能力。
在本揭露一或多個實施方式中，導電層的材料包括銅。
在本揭露一或多個實施方式中，酸包括檸檬酸。
在一些實施方式中，檸檬酸具有範圍介於2到4之間的pH值。
在本揭露一或多個實施方式中，半導體結構進一步包括溝槽。溝槽從第二氧化層的頂部凹陷。溝槽對準通孔。溝槽的寬度大於通孔的寬度。通孔位於溝槽內。
綜上所述，形成的半導體結構能夠具有保護層，保護層包括酸與金屬的化合物，並具有抵抗氫氟酸蝕刻的能力。因此，在蝕刻之後，可能影響到半導體結構整體電性的圍欄能夠被移除，並且半導體集成電路的導電層能夠在蝕刻之後被保留下來。
應當理解，上述一般性描述與以下詳細描述都僅是示例，旨在對所要求保護的揭露內容提供進一步解釋。
下文係舉實施例配合所附圖式進行詳細說明，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。另外，圖式僅以說明為目的，並未依照原尺寸作圖。為便於理解，下述說明中相同元件或相似元件將以相同之符號標示來說明。
另外，在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞，將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
在本文中，「第一」、「第二」等等用語僅是用於區隔具有相同技術術語的元件或操作方法，而非旨在表示順序或限制本揭露。
此外，「包含」、「包括」、「提供」等相似的用語，在本文中都是開放式的限制，意指包含但不限於。
進一步地，在本文中，除非內文中對於冠詞有所特別限定，否則「一」與「該』可泛指單一個或多個。將進一步理解的是，本文中所使用之「包含」、「包括」、「具有」及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。
請參照第1圖。第1圖根據本揭露之一實施方式繪示製造半導體結構的方法100的流程圖。同時進一步參照第2圖至第9圖。第2圖至第9圖根據本揭露之一實施方式繪示在製造半導體結構的方法100期間的多個剖面示意圖。
同時參照第1圖與第2圖。在流程110中，提供半導體集成電路210。如第2圖所示，半導體集成電路210包括種子層(seed layer)212與導電層214，種子層212與導電層214連接至半導體集成電路210的其他電元件，詳細請見後續說明。在一些實施方式中，半導體集成電路210包括記憶體與/或晶片。為簡單說明起見，圖式中未繪示半導體集成電路210中相連種子層212與導電層214，一些半導體集成電路210位於種子層212或導電層214的電子元件也為了簡單說明的目的而於圖上被省略。
在第2圖中，第一氧化層220形成於半導體集成電路210上，半導體集成電路210的導電層214設置在第一氧化層220的開口225中。在一些實施方式中，第一氧化層220是作為介電層，而導電層214延伸穿過第一氧化層220以用作電性互連器，導電層214作為電性互連器可將半導體集成電路210內其他的電子元件連接至半導體集成電路210以外的其他結構。
如第2圖所示，半導體集成電路210種子層212與導電層214是位於第一氧化層220的開口225內。
在一些實施方式中，可以在形成種子層212與導電層214之前，在半導體集成電路210上形成第一氧化層220。隨後，形成穿過第一氧化層220並對準對準第一氧化層220下方半導體集成電路210內電子元件的開口，半導體集成電路210內的電子元件例如是記憶體或是晶片。在開口225形成之後，可以在開口225中沉積半導體集成電路210的種子層212，隨後便能夠通過種子層在開口225中填充半導體集成電路210的導電層214。
在一些實施方式中，導電層214材料包括金屬。在一些實施方式中，導電層214材料包括銅。
在執行流程110之後，半導體集成電路210的導電層214從第一氧化層220暴露。如第2圖所示，種子層212暴露的頂面、導電層214暴露的頂面以及第一氧化層220的頂部彼此是共平面的，換言之，三者可統稱為一個沿第一方向D1延伸的表面。在一些實施方式中，在形成半導體集成電路210的導電層214之後，可以通過對暴露的種子層212、暴露的導電層214與第一氧化層220頂部執行平坦化工藝，從而使得種子層212暴露的頂面、導電層214暴露的頂面以及第一氧化層220的頂部三者是共平面的。
參照第1圖，方法100進行到流程120。同時參照第2圖，在流程120中，於第一氧化層220上形成蝕刻停止層(etch stop layer)230。蝕刻停止層230覆蓋半導體集成電路210的暴露的導電層214。在一些實施方式中，對於先通孔製造流程(via-first sequence)，蝕刻停止層230能夠用於保護半導體集成電路210的導電層214，避免導電層214於後續執行蝕刻工藝期間損壞。
請參照第1圖，方法100進入至流程130。同時參照第2圖，在流程130中，第二氧化層240形成於蝕刻停止層230上。在一些實施方式中，第二氧化層240也能夠用以作為介電層。
接著，在流程140，形成穿過第二氧化層240並延伸至蝕刻停止層230的通孔250(請見第4圖)。
第3圖與第4圖繪示於形成通孔250的示例流程中的示意性截面圖。應留意到，第3圖與第4圖所繪示的示例並不旨在限制本揭露。
如第3圖所示，遮罩層410形成於第二氧化層240上。遮罩層410經圖案化(patterned)後，具有與半導體集成電路210的導電層214對齊的開口415。開口415具有沿方向D1延伸的寬度W1。
在第二氧化層240上形成具有開口415的遮罩層410之後，通過各向異性蝕刻(anisotropic etching)工藝根據遮罩層410來蝕刻第二氧化層240，以形成延伸至蝕刻停止層230的通孔250。如第4圖所示，在本實施方式中，通孔250沿垂直於第一方向D1的第二方向D2延伸，並且由於通孔250是基於具有開口415的遮罩層410來形成，通孔250也具有沿第一方向D1延伸的寬度W1。蝕刻停止層230係用於保護導電層214與第二氧化層240下方的第一氧化層220。在一些實施方式中，蝕刻停止層230的材料包括氮化物。在一些實施例中，蝕刻停止層230包括SiN、SiCN或塊狀(block)的SiN-SiCN-SiN化合物。
現在請同時參照第1圖與第5圖。在流程150中，於通孔250中填充底部抗反射塗層(Bottom anti-reflective coating，簡稱BARC)430，並且在第二氧化層240上形成光阻(photo-resist)層420。形成的光阻層420被圖案化，以具有開口425，開口425對準通孔250與半導體集成電路210的導電層214。如第5圖所示，在方向D2上，開口425具有寬度W2。
光阻層420係用於第二氧化層240的光刻(photolithography)。BARC 430形成於通孔250內，以避免通孔250損害，並同時可以避免執行光刻時通孔250內的反射。在一些實施方式中，是通過沉積工藝於通孔250內形成BARC 430，並且BARC 430係用於通過抵抗光刻的光反射，從而保護通孔250免受光刻光的蝕刻。在本實施方中，BARC 430的材料也可以是光阻材料。光阻材料例如是光阻層420的材料，當後續對光阻層420執行光刻時，BARC 430的光阻材料也可被對光阻層420的光刻光所蝕刻。
參照第1圖，在流程160中，藉由光刻工藝並基於光阻層420的開口425，在第二氧化層240的頂部上形成溝槽260。如第6圖所示，所形成的溝槽260與通孔250對齊，並且於第二方向D2上具有寬度W2。藉由在先前的流程於通孔250內填充BARC 430，通孔250能夠保持沿第二方向D2延伸而不偏移。進一步地，在第6圖中，BARC 430也被去除，並且藉由光刻工藝，通孔250是藉由光刻工藝穿過蝕刻停止層230而延伸至抵達半導體集成電路210的導電層214。
如第6圖所示，在本實施方式中，所形成的溝槽260自第二氧化層240的頂部凹陷。溝槽260包括底部262與側壁266。通孔250從溝槽260的底部262延伸。然而，由於在光刻工藝期間將BARC 430配置在通孔250中，因此在溝槽260的底部262上留下了圍欄264。在第6圖的截面視圖中，圍欄264係凸出於溝槽260的底部262，並且圍欄264是位於通孔250的邊緣。具體而而，圍欄264的形狀為圍繞通孔250的環。環形的圍欄264需要被去除，以避免影響到後續金屬沉積在溝槽260與通孔250中。
為了移除第二氧化層240的一部分的圍欄264，可以使用用於去除氧化物的蝕刻劑。然而，通孔250與暴露的導電層214也可能會被用於去除氧化物圍欄264的蝕刻劑損壞。
現在參照第1圖與第7圖。在流程170 中，在由通孔250 暴露的導電層214 上方提供酸253 的流體。酸253 係用於與暴露的導電層214的頂部反應。
本實施方式中，酸253選用檸檬酸(化學式：C 6H 8O 7)液，檸檬酸液的pH值的範圍在2到4之間。在一些實方式中，檸檬酸液體具有範圍在3到4之間的pH值。如前所述，在本實施方式中，導電層214的材料為銅。 在這種情況下，pH值範圍在2到4之間的檸檬酸液體與暴露的導電層214的頂部銅材料反應，形成檸檬酸與銅的化合物，作為保護層300。相較於氧化物的圍欄264，由pH值範圍在2到4之間的檸檬酸與銅的化合物形成的保護層300具有抵抗用於去除氧化物圍欄264之氧化物蝕刻工藝的能力，以在移除氧化物的圍欄264，能夠保護到保護層300下方的結構，例如半導體集成電路210的導電層214。
具體而言，在本實施方式中，可以使用氫氟酸(hydrofluoric acid)來去除氧化物的圍欄264。然而，由於通孔250暴露出導電層214，氫氟酸也可能會移除到通孔250暴露的金屬導電層214。通過在導電層214的頂部形成保護層300，保護層300下方的導電層214可以被保留下來。
在本實施方式中，導電層214上的保護層300由銅與pH值範圍介於2至4之間之檸檬酸的化合物形成。pH值範圍在2到4之間的檸檬酸與範圍的化合物是銅和檸檬酸的錯合物(complex)。相比由銅與檸檬酸之錯合物形成的保護層300，氫氟酸更容易蝕刻氧化物的圍欄264。如此，在導電層214上由銅和檸檬酸的形成的保護層300被氫氟酸去除之前，能夠將氧化物的圍欄264給完全移除。
參照第1圖與第8圖。在流程180中，移除溝槽260的底部262上的氧化物圍欄264。在本實施方式中，係使用氫氟酸蝕刻來移除氧化圍欄264，從而使溝槽260的底部262能夠平坦。
在一些實施方式中，酸253不是檸檬酸，例如檸檬酸以外的其他酸，但仍可與銅反應以形成錯合物。在一些實施方中，導電層214的材料不是銅，例如銅以外的金屬材料，但仍可與pH值在預定範圍內的檸檬酸反應，使得導電層214的材料與檸檬酸仍能夠形成錯合物，來抵抗氧化物的蝕刻。在一些實施方中，酸253可以包括與導電層214的材料反應以形成有機錯合物的其他種類的酸。與由酸253與導電層214的材料形成的有機錯合物形成的保護層300相比，氫氟酸蝕刻會更容易蝕刻掉氧化物的圍欄264。換言之，保護層300具有抵抗氫氟酸蝕刻的能力，並且保護層300比圍欄264具有更好的抗氫氟酸蝕刻能力。
進一步地，參照第7圖與第8圖，在移除溝槽260底部262上的氧化物圍欄264之後，溝槽260的寬度W2增加至大於寬度W2的寬度W3。由於氫氟酸具有很強的蝕刻氧化物的能力，當移除氧化物圍欄264時，溝槽260的側壁266部分亦會被移除。
在一些實施方式中，也可以採用氫氟酸蝕刻以外的其他濕式蝕刻，來移除圍欄264，並藉由選擇保護層300的材料來抵抗濕式蝕刻，而保護層300可以通過酸253與導電層214的材料的反應來形成。
溝槽260的寬度W3與最終形成結構的臨界尺寸(critical dimension，例如為長度)有關。為了將溝槽260的寬度W3調整至所需臨界尺寸，在流程150中，光阻層420(如第5圖所示)的開口425的寬度W2可設計為小於期望臨界尺寸，使得後續於流程160中形成寬度W2小於期望之臨界尺寸的溝槽260。隨後，當方法100進行到流程170與流程180，當去除氧化物的圍欄264時，溝槽260的寬度W2為也能增加到預設所預期的寬度W3，這是所期望的臨界尺寸。
如第8圖所示，凹槽216形成於導電層214的頂部。在一些實施方式中，凹槽216包括由酸253和導電層214的材料形成的保護層300。在一些實施方式中，由於導電層214受到由酸253與導電層214反應所形成材料的保護層300來保護，從導電層214頂部凹陷的深度H能夠減少，對應保留下更多的導電層214。在本實施方式中，從導電層214頂部凹陷的深度H等於或小於18 nm。
現在請參照第1圖與第9圖。在流程190中，填充導電材料280至凹槽216、通孔250與溝槽260中，以形成半導體結構200。在本實施方式中，半導體結構200包括半導體集成電路210、第一氧化層220、蝕刻停止層230、第二氧化層240、通孔250、溝槽260以及導電材料280。
第一氧化層220暴露半導體集成電路210的導電層214。蝕刻停止層230形成在半導體集成電路210上。第二氧化層240形成在蝕刻停止層230上。溝槽260從第二氧化層240的頂部凹陷。溝槽260具有寬度W3，這是經設計所預期的臨界尺寸。通孔250從溝槽260的底部262穿過第二氧化層240與蝕刻停止層230，而延伸至導電層214。凹槽216位於導電層214的頂部，並且包括由酸與導電層214反應所產生材料所形成的保護層300。
在本實施方式中，保護層300的材料可以是由導電層214的銅材料與pH值範圍在2至4之間的檸檬酸反應所形成的化合物。在一些實施方式中，凹槽216的深度H距離導電層214的頂部等於或小於18nm。
綜上所述，所形成的半導體結構具有保護層，保護層包含酸與金屬的化合物，而具有抵抗氫氟酸蝕刻的能力。進一步地，在執行蝕刻工藝之後，可以移除影響整體電氣性能的圍欄，並且可以保留下半導體集成電路的導電層。如此，可以減少從半導體集成電路的導電層頂部形成的不希望有的凹陷。
雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何本領域具通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
對本領域技術人員來說顯而易見的是，在不脫離本公開的範圍或精神的情況下，可以對本揭露的實施例的結構進行各種修改和變化。 鑑於前述，本揭露旨在涵蓋本發明的修改和變化，只要它們落入所附的保護範圍內。
100:方法 110~190:流程 200:半導體結構 210:半導體集成電路 212:種子層 214:導電層 220:第一氧化層 225:開口 230:蝕刻停止層 240:第二氧化層 250:通孔 253:酸 260:溝槽 262:底部 264:圍欄 266:側壁 280:導電材料 300:保護層 410:遮罩層 415:開口 420:光阻層 425:開口 430:底部抗反射塗層(BARC) D1:方向 D2:方向 H:深度 W1:寬度 W2:寬度 W3:寬度
本揭露的優點與圖式，應由接下來列舉的實施方式，並參考附圖，以獲得更好的理解。這些圖式的說明僅僅是列舉的實施方式，因此不該認為是限制了個別實施方式，或是限制了發明申請專利範圍的範圍。 第1圖根據本揭露之一實施方式繪示製造半導體結構的方法的流程圖；以及 第2圖至第9圖根據本揭露之一實施方式繪示在製造半導體結構的方法期間的多個剖面示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
110~190:流程

Claims (13)

  1. 一種製造半導體結構的方法，包括：提供一第一氧化層於一半導體集成電路上，其中該半導體集成電路的一導電層從該第一氧化層的一頂面暴露；形成一蝕刻停止層於該第一氧化層的該頂面上；形成一第二氧化層於該蝕刻停止層上；形成延伸穿過該第二氧化層與該蝕刻停止層的一通孔，以曓露該導電層，且該第二氧化層之一部分形成一圍欄並從該通孔的一邊緣凸出；形成從該第二氧化層的一頂部凹陷的一溝槽，其中該溝槽對準該通孔，該溝槽的一寬度大於該通孔的一寬度，並且該圍欄位於該溝槽的一底部並圍繞該通孔以形成一環；提供一酸的一流體於該導電層上，以於該導電層的一頂面上形成一保護層，其中該保護層包括該酸與該導電層的材料的一化合物；以及通過一濕蝕刻移除該圍欄，其中該保護層具有相較於該圍欄更高的抗蝕刻能力，其中在通過該氫氟酸蝕刻移除該圍欄後，增加該溝槽的該寬度增加至預定的一特徵尺寸。
  2. 如請求項1所述之方法，其中該酸為檸檬酸。
  3. 如請求項2所述之方法，其中該檸檬酸的該流體具有範圍介於2至4的pH值。
  4. 如請求項1所述之方法，其中該導電層的該材料為銅。
  5. 如請求項1所述之方法，其中該濕蝕刻為一氫氟酸蝕刻。
  6. 如請求項1所述之方法，其中形成從該第二氧化層的該頂部凹陷的該溝槽進一步包括：形成一光阻層於該第二氧化層的該頂部，其中該光阻層具有相應該溝槽之該寬度的一開口；填充一抗反射塗層至該通孔內；以及根據該光阻層的該開口蝕刻該第二氧化層，以形成該溝槽。
  7. 如請求項6所述之方法，其中在該通孔中的該抗反射塗層是位於該蝕刻停止層上，並且形成延伸穿過該第二氧化層與該蝕刻停止層的該通孔進一步包括：移除填充於該通孔內的該抗反射塗層；以及延伸該通孔進入該第二氧化層內、穿過該蝕刻停止層並抵達該導電層。
  8. 如請求項1所述之方法，進一步包括：填充一導電材料至該通孔。
  9. 一種半導體結構，包括：一半導體集成電路，具有一導電層；一第一氧化層，位於該半導體集成電路上，其中該半導體集成電路的該導電層從該第一氧化層的一頂面暴露；一蝕刻停止層，位於該第一氧化層的該頂面並覆蓋該導電層；一第二氧化層，位於該蝕刻停止層上；一通孔，延伸穿過該第二氧化層與該蝕刻停止層，以暴露該導電層，其中該通孔填充一導電材料；以及一保護層，位於該導電層與該導電材料之間，其中該保護層位於該導電材料的一底部與該導電層的一頂部，該保護層位於該導電層的一凹槽內且包括一酸與該導電層的一材料的一化合物，並且該保護層具有抵抗氫氟酸蝕刻的能力。
  10. 如請求項9所述之半導體結構，其中該導電層的該材料包括銅。
  11. 如請求項9所述之半導體結構，其中該酸包括檸檬酸。
  12. 如請求項11所述之半導體結構，其中該檸檬酸具有範圍介於2到4之間的一pH值。
  13. 如請求項9所述之半導體結構，進一步包括：一溝槽，從該第二氧化層的一頂部凹陷，其中該溝槽對準該通孔，該溝槽的一寬度大於該通孔的一寬度，並且該通孔位於該溝槽內。
TW110140817A 2021-09-24 2021-11-02 半導體結構及其製造方法 TWI786920B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/448,708 US20230095867A1 (en) 2021-09-24 2021-09-24 Semiconductor structure and method of manufacturing thereof
US17/448,708 2021-09-24

Publications (2)

Publication Number Publication Date
TWI786920B true TWI786920B (zh) 2022-12-11
TW202314962A TW202314962A (zh) 2023-04-01

Family

ID=85659985

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110140817A TWI786920B (zh) 2021-09-24 2021-11-02 半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US20230095867A1 (zh)
CN (1) CN115863254A (zh)
TW (1) TWI786920B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106030792A (zh) * 2014-02-28 2016-10-12 高通股份有限公司 选择性导电阻挡层形成
TW202033779A (zh) * 2018-10-04 2020-09-16 日商三菱綜合材料股份有限公司 接合材料用粒子及其製造方法、接合用糊料及其調製方法以及接合體之製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106030792A (zh) * 2014-02-28 2016-10-12 高通股份有限公司 选择性导电阻挡层形成
TW202033779A (zh) * 2018-10-04 2020-09-16 日商三菱綜合材料股份有限公司 接合材料用粒子及其製造方法、接合用糊料及其調製方法以及接合體之製造方法

Also Published As

Publication number Publication date
CN115863254A (zh) 2023-03-28
US20230095867A1 (en) 2023-03-30
TW202314962A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
TWI603382B (zh) 形成導孔的方法
US11854962B2 (en) Via structure and methods thereof
US10937694B2 (en) Chamferless via structures
JP2003133415A (ja) 半導体素子の導電配線形成方法
US10084097B2 (en) Flash memory structure
US11107726B2 (en) Method for manufacturing bonding pad in semiconductor device
TW201729386A (zh) 內連線
CN115274616A (zh) 通孔结构及其方法
JP2010161166A (ja) 配線の形成方法
CN106952863B (zh) 半导体器件的形成方法
TWI786920B (zh) 半導體結構及其製造方法
US6262484B1 (en) Dual damascene method for backened metallization using poly stop layers
CN110581117B (zh) 一种半导体器件及其制造方法
KR100529654B1 (ko) 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법
KR100522761B1 (ko) 쌍상감법을 이용한 반도체 메모리 소자의 패턴 형성 방법
TWI512894B (zh) 金屬內連線結構及其製程
CN113539948B (zh) 半导体结构及其形成方法
US20140027914A1 (en) Protection of under-layer conductive pathway
JP2002231804A (ja) 半導体装置及びその製造方法
CN114823299A (zh) 半导体结构的形成方法
CN113314500A (zh) 半导体结构与其制作方法
CN114388431A (zh) 半导体结构的形成方法
CN115132571A (zh) 半导体结构的形成方法
CN115662948A (zh) 贯穿孔结构的制作方法、半导体结构及封装结构
CN116013853A (zh) 互连结构的制备方法