CN114823299A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114823299A
CN114823299A CN202110071813.XA CN202110071813A CN114823299A CN 114823299 A CN114823299 A CN 114823299A CN 202110071813 A CN202110071813 A CN 202110071813A CN 114823299 A CN114823299 A CN 114823299A
Authority
CN
China
Prior art keywords
layer
sacrificial
forming
sidewall
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110071813.XA
Other languages
English (en)
Inventor
***
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110071813.XA priority Critical patent/CN114823299A/zh
Publication of CN114823299A publication Critical patent/CN114823299A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法，包括：提供包括目标层的基底，目标层上形成有图形定义层；在图形定义层中形成沿第一方向延伸并沿第二方向排列的开口；在开口侧壁形成第一侧墙层，包括交替排布的第一子侧墙层和第二子侧墙层；在开口的剩余空间中形成第一牺牲层；在第一子侧墙层或第二子侧墙层的顶部形成第二牺牲层，第二牺牲层在第二方向上覆盖部分尺寸的图形定义层和第一牺牲层；在第二牺牲层侧壁形成第二侧墙层；以第二侧墙层为掩膜，去除第二牺牲层以及第二侧墙层两侧的第一牺牲层和图形定义层；以剩余第一牺牲层和图形定义层、以及第一侧墙层为掩膜刻蚀目标层，形成目标图形。本发明在增大工艺窗口的同时，进一步缩小目标图形之间的节距。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何突破目前因为光刻机设备的制约，满足金属线线宽越来越小的工艺要求成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，有利于进一步缩小目标图形之间的节距。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成目标图形的目标层，所述目标层上形成有图形定义层；在所述图形定义层中形成贯穿所述图形定义层的开口，所述开口沿第一方向延伸并沿第二方向排列，所述第二方向和第一方向相互垂直；在所述开口的侧壁形成第一侧墙层，沿所述第二方向，所述第一侧墙层包括交替排布的第一子侧墙层和第二子侧墙层；形成所述第一侧墙层后，在所述开口的剩余空间中形成第一牺牲层；在所述第一子侧墙层或所述第二子侧墙层的顶部上方形成第二牺牲层，在所述第二方向上，所述第二牺牲层还延伸覆盖部分尺寸的所述图形定义层和第一牺牲层；在所述第二牺牲层的侧壁形成第二侧墙层；以所述第二侧墙层为掩膜，去除所述第二牺牲层以及所述第二侧墙层两侧的所述第一牺牲层和图形定义层；去除所述第二牺牲层以及所述第二侧墙层两侧的所述第一牺牲层和图形定义层后，以剩余的所述第一牺牲层和图形定义层、以及所述第一侧墙层为掩膜刻蚀所述目标层，形成目标图形。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供一种半导体结构的形成方法，在开口的侧壁形成第一侧墙层，在所述开口的剩余空间中形成第一牺牲层，接着在所述第一子侧墙层或所述第二子侧墙层的顶部上方形成第二牺牲层，所述第二牺牲层还沿第二方向延伸覆盖部分尺寸的所述图形定义层和第一牺牲层顶部，然后在所述第二牺牲层的侧壁形成第二侧墙层，以所述第二侧墙层为掩膜，去除第二牺牲层以及第二侧墙层两侧的所述第一牺牲层和图形定义层，并以剩余的所述第一牺牲层和图形定义层、以及所述第一侧墙层为掩膜刻蚀所述目标层，形成目标图形。本发明实施例通过以所述第二侧墙层为掩膜，刻蚀部分所述第一牺牲层和图形定义层，以保留相邻所述第一侧墙层之间的剩余所述第一牺牲层和图形定义层，相应的，在以所述第一侧墙层为掩膜刻蚀所述目标层的过程中，还以剩余的所述第一牺牲层和图形定义层为掩膜刻蚀所述目标层，与当前只以所述第一侧墙层作为掩膜刻蚀所述目标层相比，本发明实施例利用不同的制程，分别形成第一侧墙层、以及位于相邻所述第一侧墙层之间的剩余第一牺牲层和图形定义层，从而能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽(width)和间隔(space)不断缩小的要求，进而有利于进一步缩小目标图形之间的节距(pitch)。
附图说明
图1至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前因为光刻机设备的制约，在半导体器件中形成的金属线线宽过大，不能满足金属线线宽越来越小的工艺要求，从而难以进一步缩小目标图形之间的节距。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成目标图形的目标层，所述目标层上形成有图形定义层；在所述图形定义层中形成贯穿所述图形定义层的开口，所述开口沿第一方向延伸并沿第二方向排列，所述第二方向和第一方向相互垂直；在所述开口的侧壁形成第一侧墙层，沿所述第二方向，所述第一侧墙层包括交替排布的第一子侧墙层和第二子侧墙层；形成所述第一侧墙层后，在所述开口的剩余空间中形成第一牺牲层；在所述第一子侧墙层或所述第二子侧墙层的顶部上方形成第二牺牲层，在所述第二方向上，所述第二牺牲层还延伸覆盖部分尺寸的所述图形定义层和第一牺牲层；在所述第二牺牲层的侧壁形成第二侧墙层；以所述第二侧墙层为掩膜，去除所述第二牺牲层以及所述第二侧墙层两侧的所述第一牺牲层和图形定义层；去除所述第二牺牲层以及所述第二侧墙层两侧的所述第一牺牲层和图形定义层后，以剩余的所述第一牺牲层和图形定义层、以及所述第一侧墙层为掩膜刻蚀所述目标层，形成目标图形。
本发明实施例提供的形成方法中，在开口的侧壁形成第一侧墙层，在所述开口的剩余空间中形成第一牺牲层，接着在所述第一子侧墙层或所述第二子侧墙层的顶部上方形成第二牺牲层，所述第二牺牲层还沿第二方向延伸覆盖部分尺寸的所述图形定义层和第一牺牲层顶部，然后在所述第二牺牲层的侧壁形成第二侧墙层，以所述第二侧墙层为掩膜，去除第二牺牲层以及第二侧墙层两侧的所述第一牺牲层和图形定义层，并以剩余的所述第一牺牲层和图形定义层、以及所述第一侧墙层为掩膜刻蚀所述目标层，形成目标图形。本发明实施例通过以所述第二侧墙层为掩膜，刻蚀部分所述第一牺牲层和图形定义层，以保留相邻所述第一侧墙层之间的剩余所述第一牺牲层和图形定义层，相应的，在以所述第一侧墙层为掩膜刻蚀所述目标层的过程中，还以剩余的所述第一牺牲层和图形定义层为掩膜刻蚀所述目标层，与当前只以所述第一侧墙层作为掩膜刻蚀所述目标层相比，本发明实施例利用不同的制程，分别形成第一侧墙层、以及位于相邻所述第一侧墙层之间的剩余第一牺牲层和图形定义层，从而能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽(width)和间隔(space)不断缩小的要求，进而有利于进一步缩小目标图形之间的节距(pitch)。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图14是本发明半导体结构的制作方法一实施例中各步骤对应的结构示意图。
参考图1，提供基底，所述基底包括用于形成目标图形的目标层100，所述目标层100上形成有图形定义层101。
所述基底用于为后续工艺制程提供工艺平台。
本实施例中，所述基底中可以形成有晶体管、电容器等半导体器件，所述基底中还可以形成有电阻结构、导电结构等功能结构。
所述目标层100用于作为后续需进行图形化以形成目标图形的材料层。
其中，目标图形可以为栅极结构、后段(Back end of line，BEOL)制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)中的沟道叠层、硬掩膜(Hard Mask，HM)层等图形。
本实施例中，所述目标层100为介电层，后续图形化所述目标层100，在目标层100中形成多个互连槽，之后在互连槽中形成金属互连线，所述目标层100用于实现后段制程中金属互连线之间的电隔离。
为此，所述目标层100的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。
本实施例中，所述目标层100的材料为超低k介质材料，从而降低后段互连线之间的寄生电容，进而减小后段RC延迟。具体地，所述目标层100的材料可以为SiOCH。
需要说明的是，本实施例中，未示意出所述基底中位于所述目标层100下方的其他膜层或结构。
本实施例中，所述基底还包括位于所述目标层100上的硬掩膜材料层(图未示)、以及位于硬掩膜材料层上的刻蚀停止层(图未示)。
所述硬掩膜材料层用于经后续图形化工艺后，形成硬掩膜层(图未示)。
具体地，后续先将图形传递到硬掩膜材料层中形成硬掩膜层，再以硬掩膜层为掩膜刻蚀所述目标层100，有利于提高图形化的工艺稳定性和工艺效果。
本实施例中，所述硬掩膜材料层的材料为氮化硅。在其他实施例中，所述硬掩膜材料层的材料还可以为氧化硅、氮氧化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮化硼、氮化铜、氮化铝或氮化钨等材料。
后续制程包括进行多次的图形定义处理，刻蚀停止层用于在后续图形定义处理的刻蚀工艺中，起到定义刻蚀停止位置的作用，从而有利于减小对目标层100的损耗、提高刻蚀工艺的深度一致性，进而提高后续图形化工艺的效果。
本实施例中，刻蚀停止层的材料为氧化硅。在其他实施例中，刻蚀停止层的材料还可以为氮化硅、氧化铝、氮化钛、氮化钨或氮化铝等。
本实施例中，所述图形定义层101形成于所述刻蚀停止层上。
所述图形定义层101为后续的制程工艺提供工艺基础。
本实施例中，所述图形定义层的材料为无定形硅。
需要说明的是，无定形硅的晶格结构具有不稳定的特性，刻蚀无定形硅时的刻蚀速率均一性较高，利于后续在所述图形定义层101中形成贯穿图形定义层101的开口。
参考图2至图3，在所述图形定义层101中形成贯穿所述图形定义层101的开口105，所述开口105沿第一方向(如图2中Y方向所示)延伸并沿第二方向(如图2中X方向所示)排列，所述第二方向和第一方向相互垂直。
其中，所述第一方向(如图2中Y方向所示)指的是所述开口105在俯视图下的延伸方向。
本实施例中，平行于所述基底表面且与所述第一方向相垂直的方向为第二方向(如图2中X方向所示)。
本实施例中，所述开口105露出所述目标层100的顶面。
本实施例中，定义形成于所述图形定义层101中的开口105为第一开口105，所述第一开口105为后续形成所述第一侧墙层和第一牺牲层提供空间位置。
本实施例中，形成所述第一开口105的步骤包括：在所述图形定义层101的顶部形成具有第一掩膜开口202的第一掩膜层102，所述第一掩膜开口202沿所述第一方向延伸，并在所述第二方向上露出部分宽度的所述图形定义层101的顶部；以所述第一掩膜层102为掩膜，沿所述第一掩膜开口202去除露出的所述图形定义层101，形成第一开口105。
本实施例中，采用各向异性的干法刻蚀工艺，去除在第二方向上露出部分宽度的所述图形定义层101。
所述各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，因此其纵向刻蚀速率远远大于横向刻蚀速率，能够获得相当准确的图形传递，提高所述第一开口105侧壁的形貌质量。
所述第一掩膜层102包括第一有机材料层1021、位于所述第一有机材料层1021上的第一抗反射涂层1022以及位于所述第一抗反射涂层1022上的第一光刻胶层1023。
所述第一有机材料层1021的材料包括有机材料。本实施例中，所述第一有机材料层1021的材料为旋涂碳(Spin-on carbon，SOC)。在其他实施例中，所述第一有机材料层的材料还可以为其他有机材料，例如：ODL(organic dielectriclayer，有机介电层)材料、DUO(Deep UV Light Absorbing Oxide，深紫外光吸收氧化层)材料和APF(AdvancedPatterning Film，先进图膜)材料中的一种或多种。
第一抗反射涂层1022的材料包括BARC(bottom anti-reflective coating，底部抗反射涂层)材料。作为一种示例，所述BARC材料为Si-ARC(含硅的抗反射涂层)材料。
本实施例中，在形成所述第一掩膜层102的过程中，以所述第一光刻胶层1023为掩膜，依次刻蚀所述第一抗反射涂层1022和第一有机材料层1021。
需要说明的是，在其他实施例中，在刻蚀所述第一抗反射涂层和第一有机材料层的过程中，所述第一光刻胶层会被消耗，所述第一掩膜层相应可以仅包括第一有机材料层、以及位于所述第一有机材料层上的第一抗反射涂层。
本实施例中，形成所述第一开口105之后，还包括：去除剩余的第一掩膜层102。
参考图4，在所述第一开口105的侧壁形成第一侧墙层103，沿所述第二方向，所述第一侧墙层103包括交替排布的第一子侧墙层1031和第二子侧墙层1032。
所述第一侧墙层103用于作为后续刻蚀目标层100的刻蚀掩膜。
需要说明的是，通过在所述第一开口105的侧壁形成第一侧墙层103，缩小所述第一开口105沿第二方向的尺寸，从而能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽不断缩小的要求。
本实施例中，沿所述第二方向(如图4中X方向所示)，所述第一侧墙层103的尺寸与后续形成的第二侧墙层的尺寸相等，从而使得后续相邻目标图形之间的间隔相等。
需要说明的是，所述第一侧墙层103的尺寸不宜过大，也不宜过小。如果所述第一侧墙层103的尺寸过大，则容易过多的占用所述第一开口105的空间位置，进而容易导致后续形成的目标图形尺寸过小，进而导致不能满足目标图形的线宽要求，或者，导致目标图形之间的间隔无法达到最小设计间隔，从而影响金属互连线的性能；如果所述第一侧墙层103的尺寸过小，则容易导致所述第一开口105的剩余空间过大，进而导致后续以所述第一侧墙层103为掩膜刻蚀所述目标层100形成的目标图形过大，进而导致不能满足目标图形的线宽不断缩小的要求，从而影响金属互连线的性能，或者，为了使目标图形的线宽满足工艺需求，相应需要减小所述第一开口105的尺寸，从而容易减小形成所述第一开口105的工艺窗口。为此，本实施例中，沿所述第二方向，所述第一侧墙层103的尺寸为10纳米至20纳米。例如，沿所述第二方向，所述第一侧墙层103的尺寸为13纳米、15纳米或17纳米。
需要说明的是，本实施例中，所述第一侧墙层103沿所述第二方向的尺寸较小，从而使得后续相邻目标图形之间实现较小的间隔。
本实施例中，形成所述第一侧墙层103的工艺包括原子层沉积工艺。
原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第一侧墙层103的厚度均一性，并使第一侧墙层103能够覆盖在所述图形定义层101的侧壁。在其他实施例中，还可以采用化学气相沉积工艺(Chemical VaporDeposition，CVD)形成所述第一侧墙层。
第一侧墙层103的材料选取为：第一侧墙层103能够在后续去除所述第一牺牲层和第二牺牲层的过程中被保留，且后续能够以第一侧墙层113为掩膜，刻蚀所述目标层100。
因此，本实施例中，第一侧墙层103的材料可以包括氧化钛、氮化钛、氧化硅、氮化硅或氧化铝。本实施例中，第一侧墙层103的材料为氧化钛。氧化钛材料与无定型硅或旋涂玻璃的刻蚀选择比较大。
本实施例中，形成所述第一侧墙层103的步骤包括：在所述图形定义层101的顶部和侧壁，以及第一开口105的底部形成第一侧墙材料层(图未示)，去除所述图形定义层101顶部和第一开口105底部的所述第一侧墙材料层，剩余的所述第一侧墙材料层作为第一侧墙层103。
参考图5，形成所述第一侧墙层103后，在所述第一开口105的剩余空间中形成第一牺牲层106。
所述第一牺牲层106为后续形成第二侧墙层提供工艺平台，并通过将第二侧墙层的图形传递至所述第一牺牲层106中，使得剩余第一牺牲层106用于作为刻蚀目标层100的掩膜。
需要说明的是，所述第一牺牲层106与所述第一侧墙层103以及后续形成的第二侧墙层的材料之间的刻蚀选择比均较大，利于后续以第二侧墙层为掩膜，去除部分的所述第一牺牲层106，并减小对第一侧墙层103的损伤。
本实施例中，所述第一牺牲层106的材料包括旋涂玻璃、离子增强氧化硅和四乙基原硅酸盐中的一种或多种，这使得所述目标层100和第一牺牲层106之间具有较高的刻蚀选择比，便于后续以第一侧墙层103之间剩余的第一牺牲层106为掩膜，刻蚀所述目标层100。作为一种示例，所述第一牺牲层106的材料为旋涂玻璃。
参考图6至图9，在第一子侧墙层1031或所述第二子侧墙层1032的顶部上方形成第二牺牲层108，在所述第二方向(如图9中X方向所示)上，所述第二牺牲层108还延伸覆盖部分尺寸的所述图形定义层101和第一牺牲层106。
相邻所述第二牺牲层108围成第二开口310，所述第二开口310为后续形成第二侧墙层提空了空间位置。
本实施例中，所述第二牺牲层108形成于所述第一子侧墙层1031或所述第二子侧墙层1032的顶部上方，也就是说，所述第二牺牲层108位于所述图形定义层101和第一牺牲层106的交界处的顶部，所述第二开口310位于所述图形定义层101和第一牺牲层106的交界处的顶部上方，相应的，后续在第二牺牲层108的侧壁形成第二侧墙层后，所述第二侧墙层的位置能够位于相邻第一侧墙层103之间，从而能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽和间隔不断缩小的要求。
本实施例中，形成所述第二牺牲层108的步骤中，沿所述第二方向，所述第二牺牲层108覆盖所述图形定义层101顶部的尺寸占所述图形定义层101的尺寸的三分之一至二分之一。
需要说明的是，所述第二牺牲层108覆盖所述图形定义层101顶部的尺寸占所述图形定义层101的尺寸的比例不宜过大，也不宜过小。后续以形成于所述第二牺牲层108侧壁的第二侧墙层为掩膜刻蚀部分所述图形定义层101后，再以保留在相邻所述第一侧墙层103之间的剩余所述图形定义层101为掩膜刻蚀所述目标层100，以形成目标图形，也就是说，后续在相邻所述第一侧墙层103之间形成两个目标图形，在所述第二牺牲层108沿所述第二方向的尺寸满足工艺要求的情况下，所述比例过大或过小，均容易导致形成的目标图形的线宽无法达到目标值，从而影响金属互连线的性能。为此，本实施例中，沿所述第二方向，所述第二牺牲层108覆盖所述图形定义层101顶部的尺寸占所述图形定义层101的尺寸的三分之一至二分之一。
本实施例中，沿所述第二方向，所述第二牺牲层108覆盖所述第一牺牲层106顶部的尺寸占所述第一牺牲层106的尺寸的三分之一至二分之一。
需要说明的是，所述第二牺牲层108覆盖所述第一牺牲层106顶部的尺寸占所述第一牺牲层106的尺寸的比例不宜过大，也不宜过小。后续以形成于所述第二牺牲层108侧壁的第二侧墙层为掩膜刻蚀部分所述第一牺牲层106后，再以保留在相邻所述第一侧墙层103之间的剩余所述第一牺牲层106为掩膜刻蚀所述目标层100，以形成目标图形，也就是说，后续在相邻第一侧墙层103之间形成两个目标图形，在所述第二牺牲层108沿所述第二方向的尺寸满足工艺要求的情况下，所述比例过大或过小，均容易导致形成的目标图形的线宽无法达到目标值，从而影响金属互连线的性能。为此，本实施例中，沿所述第二方向，所述第二牺牲层108覆盖所述第一牺牲层106顶部的尺寸占所述第一牺牲层106的尺寸的三分之一至二分之一。
所述第二牺牲层108的材料包括无定形硅、旋涂玻璃和四乙基原硅酸盐中的一种或多种，从而提高第二侧墙层和第二牺牲层108之间的刻蚀选择比。本实施例中，所述第二牺牲层108的材料为无定形硅。
需要说明的是，无定形硅的晶格结构具有不稳定的特性，易于后续通过湿法刻蚀工艺去除所述第二牺牲层，且有利于提高刻蚀速率的均一性。
具体地，形成所述第二牺牲层108的步骤包括：如图7所示，在所述图形定义层101、第一牺牲层106和第一侧墙层103的顶部形成第二牺牲材料层180；如图8所示，在所述第二牺牲材料层180上形成具有掩膜开口110的掩膜层109，所述掩膜层109覆盖所述第一子侧墙层1031或所述第二子侧墙层1032的顶部，并沿所述第二方向延伸覆盖部分尺寸的所述图形定义层101和第一牺牲层106；如图9所示，以所述掩膜层109为掩膜，刻蚀所述掩膜开口110露出的所述第二牺牲材料层180，剩余的所述第二牺牲材料层180作为第二牺牲层108。
本实施例中，前述形成第一开口105的过程中采用第一掩膜层102，因此，定义所述掩膜层109为第二掩膜层109，所述第二掩膜层109包括第二有机材料层1091、位于所述第二有机材料层1091上的第二抗反射涂层1092以及位于所述第二抗反射涂层1092上的第二光刻胶层1093。
对所述掩膜层109的具体描述，可结合参考前述对第一掩膜层102的相应描述，在此不再赘述。
需要说明的是，本实施例中，示出了在所述第二子侧墙层1032的顶部形成第二牺牲层108的情况。
结合参考图6，形成所述第一牺牲层106之后，形成所述第二牺牲层108之前，还包括：在所述图形定义层101和第一牺牲层106的顶部形成保护层107，所述保护层107还覆盖所述第一侧墙层103的顶部。
在后续去除第二侧墙层两侧的第一牺牲层106和图形定义层101之前，会先去除所述第二牺牲层108，在去除所述第二牺牲层108的过程中，为了降低相关刻蚀工艺对所述图形定义层101造成损伤的概率，在所述图形定义层101和第一牺牲层106的顶部形成保护层107，所述保护层107对所述图形定义层101和第一牺牲层106的顶部起到保护作用。
而且，在图形化第二牺牲材料层180的过程中，所述保护层107也能够对所述图形定义层101和第一牺牲层106的顶部起到保护作用。
本实施例中，所述保护层107的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
所述氧化硅、氮化硅和氮氧化硅具有耐刻蚀度高的特点，在后续去除所述第二牺牲层的过程中，所述保护层107能够起到刻蚀停止的作用，从而能对所述图形定义层101和第一牺牲层106的顶部起到保护作用。
需要说明的是，所述保护层107的厚度不宜过大，也不宜过小。后续去除第二侧墙层两侧的第一牺牲层106和图形定义层101之前，需要先去除第二侧墙层两侧的所述保护层107，如果所述保护层107的厚度过大，则相应需要较多的时间刻蚀所述保护层107，这相应增大所述第二侧墙层被消耗的概率，从而容易导致后续难以将第二侧墙层的图形传递至第一牺牲层106和图形定义层101中；如果所述保护层107的厚度过小，则在后续去除所述第二牺牲层108的过程中，容易导致所述保护层107不能起到保护效果，从而提高了所述第一牺牲层106和图形定义层101的顶部受到损伤的概率，容易出现过刻蚀的现象。为此，本实施例中，所述保护层107的厚度为1纳米至5纳米。例如，所述保护层107的厚度为3纳米。
参考图10，在所述第二牺牲层108的侧壁形成第二侧墙层112。
本实施例中，在后续去除所述第二牺牲层108以及所述第二侧墙层112两侧的所述第一牺牲层106和图形定义层101的过程中，会以所述第二侧墙层112作为刻蚀掩膜。
需要说明的是，后续将第二侧墙层112的图形传递至第一牺牲层106和图形定义层101中，并继续以剩余的所述第一牺牲层106和图形定义层101、以及所述第一侧墙层103为掩膜刻蚀所述目标层100，形成目标图形，通过在所述第二牺牲层108的侧壁形成第二侧墙层112，在第二方向上将所述第一侧墙层103之间的空间进行分割，从而能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽不断缩小的要求。
本实施例中，沿所述第二方向(如图10中X方向所示)，所述第二侧墙层112的尺寸为10纳米至20纳米。
需要说明的是，所述第二侧墙层112的尺寸不宜过大，也不宜过小。如果所述第二侧墙层112的尺寸过大，则容易过多地占用所述第二开口310的空间位置，进而容易导致后续形成的目标图形尺寸过小，进而导致不能满足目标图形线宽的要求，或者，导致目标图形之间的间隔无法达到最小设计间隔，从而影响金属互连线的性能；如果所述第二侧墙层112的尺寸过小，则容易导致所述第二开口310的剩余空间过大，进而导致后续以剩余的所述图形定义层101和第一牺牲层106为掩膜刻蚀所述目标层100以形成的目标图形过大，进而导致难以满足目标图形的线宽不断缩小的要求，从而影响金属互连线的性能，或者，为了使目标图形的线宽满足工艺需求，相应需要减小所述第二开口310的尺寸，从而容易减小形成所述第二开口310的工艺窗口。为此，本实施例中，沿所述第二方向，所述第二侧墙层112的尺寸为10纳米至20纳米。例如，沿所述第二方向，所述第二侧墙层112的尺寸为13纳米、15纳米或17纳米。
需要说明的是，本实施例中，所述第二侧墙层112沿所述第二方向的尺寸较小，从而使得后续相邻目标图形之间实现较小的间隔。
本实施例中，形成所述第二侧墙层112的工艺包括原子层沉积工艺。
原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第二侧墙层112的厚度均一性，使所述第二侧墙层112能够覆盖在所述第二牺牲层108的侧壁。在其他实施例中，还可以采用化学气相沉积工艺(Chemical VaporDeposition，CVD)形成所述第二侧墙层。
所述第二侧墙层112的材料选取为：所述第二侧墙层112能够在后续去除所述第二牺牲层108以及所述第二侧墙层112两侧的所述第一牺牲层106和图形定义层101的过程中被保留。
本实施例中，第二侧墙层112的材料可以包括氧化钛、氮化钛、氧化硅、氮化硅或氧化铝。本实施例中，第二侧墙层112的材料为氧化钛。氧化钛材料与无定型硅或旋涂玻璃的刻蚀选择性比较大。
本实施例中，形成所述第二侧墙层112的步骤包括：在所述第二牺牲层108的顶部和侧壁，以及所述第二开口310的底部形成第二侧墙材料层(图未示)，去除所述第二牺牲层108顶部和所述第二开口310底部的所述第二侧墙材料层，剩余的所述第二侧墙材料层作为第二侧墙层112。
本实施例中，在形成所述第二侧墙层112的步骤中，在所述第二方向上，所述第一侧墙层103的尺寸与所述第二侧墙层112的尺寸相等。
需要说明的是，所述第一侧墙层103的尺寸与所述第二侧墙层112的尺寸相等，从而使得后续相邻目标图形之间的间隔相等。
还需要说明的是，通过在第二方向上，调节所述第二牺牲层108覆盖所述图形定义层101顶部的尺寸占所述图形定义层101的尺寸的比例、以及所述第二牺牲层108覆盖所述第一牺牲层106顶部的尺寸占所述第一牺牲层106的尺寸的比例，易于使目标图形沿第二方向的线宽尺寸相同。
参考图11至图12，以所述第二侧墙层112为掩膜，去除所述第二牺牲层108以及所述第二侧墙层112两侧的所述第一牺牲层106和图形定义层101。
需要说明的是，通过以所述第二侧墙层112为掩膜，刻蚀部分所述第一牺牲层106和图形定义层101，以保留相邻所述第一侧墙层103之间的剩余所述第一牺牲层106和图形定义层101，相应的，在以所述第一侧墙层103为掩膜刻蚀所述目标层100的过程中，还以剩余的所述第一牺牲层106和图形定义层101为掩膜刻蚀所述目标层100，与当前只以所述第一侧墙层103作为掩膜刻蚀所述目标层100相比，本实施例利用不同的制程，分别形成第一侧墙层103、以及位于相邻所述第一侧墙层103之间的剩余第一牺牲层106和图形定义层101，从而能够在增大光刻工艺的工艺窗口的情况下，满足目标图形的线宽(width)和间隔(space)不断缩小的要求，进而有利于进一步缩小目标图形之间的节距(pitch)。
本实施例中，先去除所述第二牺牲层108，再去除所述第二侧墙层112两侧的第一牺牲层106和图形定义层101。
通过先去除所述第二牺牲层108，再去除所述第二侧墙层112两侧的第一牺牲层106和图形定义层101，在去除第一牺牲层106和图形定义层101的过程中，各区域的纵向去除量相同，提高了刻蚀均一性。
本实施例中，采用湿法刻蚀工艺去除所述第二牺牲层108。
所述湿法刻蚀工艺去除有机材料的过程中，具有效率高、成本低等特点，且能够减小对下方膜层的损伤。
本实施例中，采用干法刻蚀工艺去除所述第二侧墙层112两侧的所述第一牺牲层106和图形定义层101。
所述干法刻蚀工艺包括各向异性的干法刻蚀工艺。所述各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，因此其纵向刻蚀速率远远大于横向刻蚀速率，能够获得相当准确的图形传递，提高剩余的所述图形定义层101和第一牺牲层106的形貌质量。
本实施例中，在去除所述第二侧墙层112两侧的所述第一牺牲层106和图形定义层101的步骤中，所述第一牺牲层106与第二侧墙层112或第一侧墙层103之间的刻蚀选择比大于5：1。
需要说明的是，所述第一牺牲层106与第二侧墙层112或第一侧墙层103之间的刻蚀选择比不宜过小。如果所述第一牺牲层106与第二侧墙层112的刻蚀选择比过小，则容易导致第二侧墙层112受损，从而难以精确地将第二侧墙层112的图形传递至第一牺牲层106中；如果所述第一牺牲层106与第一侧墙层103的刻蚀选择比过小，则容易导致第一侧墙层103受损，从而难以精确地将第一侧墙层103的图形传递至目标层100中。为此，本实施例中，在去除所述第二侧墙层112两侧的所述第一牺牲层106和图形定义层101的步骤中，所述第一牺牲层106与第二侧墙层112或第一侧墙层103之间的刻蚀选择比大于5：1。
本实施例中，在去除所述第二侧墙层112两侧的所述第一牺牲层106和图形定义层101的步骤中，所述图形定义层101与第二侧墙层112或第一侧墙层103之间的刻蚀选择比大于5：1。
需要说明的是，所述图形定义层101与第二侧墙层112或第一侧墙层103之间的刻蚀选择比不宜过小。如果所述图形定义层101与第二侧墙层112的刻蚀选择比过小，则容易导致第二侧墙层112受损，从而难以精确地将第二侧墙层112的图形传递至图形定义层101中；如果所述图形定义层101与第一侧墙层103的刻蚀选择比过小，则容易导致第一侧墙层103受损，从而难以精确地将第一侧墙层103的图形传递至目标层100中。为此，本实施例中，在去除所述第二侧墙层112两侧的所述第一牺牲层106和图形定义层101的步骤中，所述图形定义层101与第二侧墙层112或第一侧墙层103之间的刻蚀选择比大于5：1。
需要说明的是，去除所述第二侧墙层112两侧的所述第一牺牲层106和图形定义层101之前，还包括：去除所述第二侧墙层112两侧的所述保护层107。
去除所述第二侧墙层112两侧的所述保护层107，露出所述第一牺牲层106和图形定义层101的顶部，为去除所述第二侧墙层112两侧的所述第一牺牲层106和图形定义层101提供了工艺基础。
本实施例中，去除所述第二侧墙层112两侧的保护层107的步骤中，所述保护层107与第二侧墙层112的刻蚀选择比大于5：1。
需要说明的是，所述保护层107与第二侧墙层112的刻蚀选择比不宜过小。如果所述保护层107与第二侧墙层112的刻蚀选择比过小，则容易导致第二侧墙层112受损，从而难以精确地将第二侧墙层112的图形传递至图形定义层101和第一牺牲层106中，从而影响后续在所述目标层100中形成目标图形的制程工艺，进而影响半导体结构的性能。为此，本实施例中，去除所述第二侧墙层112两侧的保护层107的步骤中，所述保护层107与第二侧墙层112的刻蚀选择比大于5：1。
本实施例中，利用同一刻蚀步骤，去除所述第二侧墙层112两侧的所述保护层107、第一牺牲层106和图形定义层101。
需要说明的是，在同一刻蚀步骤中去除所述保护层107、第一牺牲层106和图形定义层101，能够简化工艺步骤，相应提高制造效率，同时降低工艺成本。
参考图13，去除所述第二牺牲层108以及所述第二侧墙层112两侧的所述第一牺牲层106和图形定义层101后，以剩余的所述第一牺牲层106和图形定义层101、以及所述第一侧墙层103为掩膜刻蚀所述目标层100，形成目标图形130。
由前述记载可知，本实施例能够在增大光刻工艺的工艺窗口的情况下，满足目标图形130的线宽不断缩小的要求，并有利于进一步缩小目标图形130之间的节距，这相应提高了目标图形130的图形精度和图形质量。
需要说明的是，目标层100为介电层，因此，以剩余的所述第一牺牲层106和图形定义层101、以及所述第一侧墙层103为掩膜刻蚀所述目标层100后，所述目标图形130为互连槽。
本实施例中，目标层100上还形成有硬掩膜材料层(图未示)和刻蚀停止层(图未示)，所述第一开口105的底部暴露出刻蚀停止层。
本实施例中，以剩余的所述第一牺牲层106和图形定义层101、以及所述第一侧墙层103为掩膜，依次刻蚀所述目标层100顶部的所述刻蚀停止层和硬掩膜材料层，剩余的硬掩膜材料层作为硬掩膜层(图未示)后，以所述硬掩膜层为掩膜，刻蚀所述目标层100。
参考图14，所述形成方法还包括：在形成所述互连槽130后，在所述互连槽130中形成金属互连线120。
金属互连线120用于实现半导体结构与外部电路或其他互连结构的电连接。
由前述记载可知，本实施例能够在增大光刻工艺的工艺窗口的情况下，满足互连槽的线宽不断缩小的要求，且相邻的互连槽之间的间距易于满足设计最小间隔，相应有利于使金属互连线120的间距满足设计最小间隔，这有利于进一步缩小金属互连线120之间的节距，还有利于提高金属互连线120的图形精度，进而有利于提高金属互连线120的电连接性能。
本实施例中，所述金属互连线120的材料为铜。其他实施例中，金属互连线的材料还可以为铝等导电材料。
本实施例中，采用电镀铜法在所述互连槽中形成金属互连线120。
相应的，形成金属互连线120的制程包括导电材料的填充步骤、以及对导电材料进行平坦化的步骤，以去除高于介电层顶部的导电材料。
本实施例中，采用化学机械研磨工艺对导电材料进行平坦化。
所述化学机械研磨工艺使所述互连槽中形成的所述金属互连线120具有平坦的表面，提高了所述金属互连线120的电连接效果。
本实施例中，在形成金属互连线120的过程中，还去除剩余的所述图形定义层101、第一侧墙层103、第一牺牲层106、刻蚀停止层以及硬掩膜层，从而暴露出所述目标层100的顶面，为后续工艺做准备。
对所述金属互连线120的具体描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括用于形成目标图形的目标层，所述目标层上形成有图形定义层；
在所述图形定义层中形成贯穿所述图形定义层的开口，所述开口沿第一方向延伸并沿第二方向排列，所述第二方向和第一方向相互垂直；
在所述开口的侧壁形成第一侧墙层，沿所述第二方向，所述第一侧墙层包括交替排布的第一子侧墙层和第二子侧墙层；
形成所述第一侧墙层后，在所述开口的剩余空间中形成第一牺牲层；
在所述第一子侧墙层或所述第二子侧墙层的顶部上方形成第二牺牲层，在所述第二方向上，所述第二牺牲层还延伸覆盖部分尺寸的所述图形定义层和第一牺牲层；
在所述第二牺牲层的侧壁形成第二侧墙层；
以所述第二侧墙层为掩膜，去除所述第二牺牲层以及所述第二侧墙层两侧的所述第一牺牲层和图形定义层；
去除所述第二牺牲层以及所述第二侧墙层两侧的所述第一牺牲层和图形定义层后，以剩余的所述第一牺牲层和图形定义层、以及所述第一侧墙层为掩膜刻蚀所述目标层，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在去除所述第二牺牲层之后，去除所述第二侧墙层两侧的第一牺牲层和图形定义层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一牺牲层之后，形成所述第二牺牲层之前，还包括：在所述图形定义层和第一牺牲层的顶部形成保护层，所述保护层还覆盖所述第一侧墙层的顶部；
去除所述第二侧墙层两侧的所述第一牺牲层和图形定义层之前，还包括：去除所述第二侧墙层两侧的所述保护层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，利用同一刻蚀步骤，去除所述第二侧墙层两侧的所述保护层、第一牺牲层和图形定义层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二牺牲层的步骤包括：在所述图形定义层、第一牺牲层和第一侧墙层的顶部形成第二牺牲材料层；在所述第二牺牲材料层上形成具有掩膜开口的掩膜层，所述掩膜层覆盖所述第一子侧墙层或所述第二子侧墙层的顶部，并沿所述第二方向延伸覆盖部分尺寸的所述图形定义层和第一牺牲层；以所述掩膜层为掩膜，刻蚀所述掩膜开口露出的所述第二牺牲材料层，剩余的所述第二牺牲材料层作为第二牺牲层。
6.如权利要求1或2所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述第二牺牲层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二牺牲层的步骤中，沿所述第二方向，所述第二牺牲层覆盖所述图形定义层顶部的尺寸占所述图形定义层的尺寸的三分之一至二分之一；
沿所述第二方向，所述第二牺牲层覆盖所述第一牺牲层顶部的尺寸占所述第一牺牲层的尺寸的三分之一至二分之一。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙层的步骤中，在所述第二方向上，所述第一侧墙层的尺寸与所述第二侧墙层的尺寸相等。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，沿所述第二方向，所述第一侧墙层的尺寸为10纳米至20纳米。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，沿所述第二方向，所述第二侧墙层的尺寸为10纳米至20纳米。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙层的工艺包括原子层沉积工艺。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙层的工艺包括原子层沉积工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除所述第二侧墙层两侧的所述第一牺牲层和图形定义层。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的材料包括旋涂玻璃、离子增强氧化硅和四乙基原硅酸盐中的一种或多种。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二牺牲层的材料包括无定形硅、旋涂玻璃和四乙基原硅酸盐中的一种或多种。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第二侧墙层两侧的所述第一牺牲层和图形定义层的步骤中，所述第一牺牲层与第二侧墙层或第一侧墙层之间的刻蚀选择比大于5：1；
所述图形定义层与第二侧墙层或第一侧墙层之间的刻蚀选择比大于5：1。
17.如权利要求3所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
18.如权利要求3所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为1纳米至5纳米。
19.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述第二侧墙层两侧的保护层的步骤中，所述保护层与第二侧墙层的刻蚀选择比大于5：1。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，所述目标层为介电层，所述目标图形为互连槽；
所述形成方法还包括：在形成所述互连槽后，在所述互连槽中形成金属互连线。
CN202110071813.XA 2021-01-19 2021-01-19 半导体结构的形成方法 Pending CN114823299A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110071813.XA CN114823299A (zh) 2021-01-19 2021-01-19 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110071813.XA CN114823299A (zh) 2021-01-19 2021-01-19 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114823299A true CN114823299A (zh) 2022-07-29

Family

ID=82523722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110071813.XA Pending CN114823299A (zh) 2021-01-19 2021-01-19 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114823299A (zh)

Similar Documents

Publication Publication Date Title
CN108122738B (zh) 半导体方法和器件
CN112151608B (zh) 半导体结构及其形成方法
US11183422B2 (en) Semiconductor structure and method for manufacturing the same
US20150047891A1 (en) Integrated Circuit Features with Fine Line Space and Methods for Forming the Same
CN113782487B (zh) 半导体结构及其形成方法
CN111524855B (zh) 半导体结构及其形成方法
US11769672B2 (en) Semiconductor structure and forming method thereof
CN112951720B (zh) 半导体结构的形成方法、半导体器件
CN114639604A (zh) 半导体结构的形成方法
CN112928057B (zh) 半导体结构及其形成方法
CN112885714B (zh) 半导体结构及其形成方法
CN114823299A (zh) 半导体结构的形成方法
CN114373713A (zh) 半导体结构及其形成方法
CN114823298A (zh) 半导体结构的形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN114823300A (zh) 半导体结构的形成方法
CN114664727A (zh) 半导体结构的形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN114639603A (zh) 半导体结构的形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
CN115132571A (zh) 半导体结构的形成方法
CN115346913A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination