TWI771875B - 影像感測裝置以及其製造方法 - Google Patents

影像感測裝置以及其製造方法 Download PDF

Info

Publication number
TWI771875B
TWI771875B TW110102013A TW110102013A TWI771875B TW I771875 B TWI771875 B TW I771875B TW 110102013 A TW110102013 A TW 110102013A TW 110102013 A TW110102013 A TW 110102013A TW I771875 B TWI771875 B TW I771875B
Authority
TW
Taiwan
Prior art keywords
substrate
light blocking
dielectric layer
photosensitive pixels
layer
Prior art date
Application number
TW110102013A
Other languages
English (en)
Other versions
TW202131507A (zh
Inventor
謝豐鍵
鄭允瑋
胡維禮
李國政
陳英豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202131507A publication Critical patent/TW202131507A/zh
Application granted granted Critical
Publication of TWI771875B publication Critical patent/TWI771875B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

提供一種一種製造影像感測裝置的方法。該方法包含在一基板上形成複數個感光畫素；在該基板上，沉積一介電質層；蝕刻該介電質層，在該介電質層中造成一第一凹槽，該第一凹槽橫向地環繞該些感光畫素；在該第一凹槽中，形成一擋光結構，而使該擋光結構橫向地環繞該些感光畫素。

Description

影像感測裝置以及其製造方法
本揭露是關於一種影像感測裝置以及其製造方法。
影像感測器根據光子的刺激而產生電性訊號。電性訊號(例如光電流)的大小取決於各個影像感測器接收的入射光的強度。影像感測器可能受到非光學性產生的訊號的影響，這些非光學性產生的訊號包含洩漏訊號、熱產生訊號、暗電流等。因此，影像感測器產生的電性訊號會接著被校準，從而從影像感測器的輸出訊號中消除不良的訊號。為了消除這些非光學性產成的訊號，黑色參考影像感測器被形成且用於產生非光學性產成的訊號。
本揭露的部分實施方式提供了一種製造影像感測裝置的方法。該方法包含在一基板上形成複數個感光畫素；在該基板上，沉積一介電質層；蝕刻該介電質層，在該介電質層中造成一第一凹槽，該第一凹槽橫向地環繞該 些感光畫素；在該第一凹槽中，形成一擋光結構，而使該擋光結構橫向地環繞該些感光畫素。
本揭露的部分實施方式提供了一種一種製造影像感測裝置的方法。該方法包含在一基板中，經由該基板的一前表面，形成複數個感光畫素；在該基板中，形成一摻雜區域，其中該摻雜區域橫向地環繞該基板的該些感光畫素；在該基板的一後表面上，沉積一介電質層，其中該該基板的該後表面相對於該基板的該前表面；蝕刻該介電質層，造成一第一凹槽，該第一凹槽重疊該摻雜區域；以及在該第一凹槽中，形成一擋光結構。
本揭露的部分實施方式提供了一種影像感測裝置，包含基板、複數個感光畫素、內連接結構、介電質層以及擋光元件。感光畫素位於基板中。內連接結構，位於該基板的一第一側上。介電質層，位於該基板的一第二側上，其中該基板的該第二側相對於該基板的該第一側。擋光元件具有一第一部分延伸於該介電質層的一上表面上以及一第二部分延伸於該介電質層中，其中該擋光元件的該第二部分橫向地環繞該些感光畫素。
100:影像感測裝置
102:像素陣列區域
104:黑階校正區域
106:切割道區域
108:對準標記區域
110:基板
110A:表面
110B:表面
110T:凹槽
110D:摻雜區域
110DW1:寬度
110DW2:寬度
120:感光像素
120A:感光像素
120B:感光像素
122:感光區域
132:隔離結構
134:隔離層
150:內連接結構
152:層間介電質層
154:金屬間介電質層
154M:導線
160:介電質層
160I:隔離結構
160T1:凹槽
160T2:凹槽
162:電荷累積層
164:緩衝層
170:擋光層
170O1:開口
170O2:開口
172:擋光網格
174:擋光元件
174G:溝道
174U:部分
174E:擋光結構
174EV:短側部分
174EH:長側部分
174EW1:內壁
174EW2:外壁
178:擋光元件
178G:溝道
180:介電質層
190:緩衝氧化物層
200:接合墊
210:彩色濾光層
212:彩色濾光元件
220:微透鏡
400:載體基板
B:區域
C-C:線
D1:方向
D2:方向
L1:長度
L2:長度
W1:寬度
W2:寬度
PH:像素寬度
PV:像素高度
GA:間隙
GB:間隙
O1:開口
從以下詳細敘述並搭配圖式檢閱，可理解本揭露的態樣。應注意到，多種特徵並未以產業上實務標準的比例繪製。事實上，為了清楚討論，多種特徵的尺寸可以任意地增加或減少。
第1A圖為根據本揭露的部分實施方式中的影像感測裝置的上視示意圖。
第1B圖為第1A圖的一部份的放大圖。
第1C圖為沿著第1B圖的C-C線的截取的剖面示意圖。
第2圖為根據本揭露的部分實施方式中的影像感測裝置的上視示意圖。
第3圖為根據本揭露的部分實施方式中的影像感測裝置的上視示意圖。
第4圖為根據本揭露的部分實施方式中的影像感測裝置的上視示意圖。
第5圖至第16圖示出了根據本揭露的部分實施方式在製造的各個中間階段製造影像感測裝置的方法。
第17圖至第28圖示出了根據本揭露的部分實施方式在製造的各個中間階段製造影像感測裝置的方法。
第29圖為根據本揭露的部分實施方式中的影像感測裝置的剖面示意圖。
以下本揭露將提供許多個不同的實施方式或實施例以實現所提供之專利標的之不同特徵。許多元件與設置將以特定實施例在以下說明，以簡化本揭露。當然這些實施例僅用以示例而不應用以限制本揭露。舉例而言，敘述「第一特徵形成於第二特徵上」包含多種實施方式，其中涵蓋第一特徵與第二特徵直接接觸，以及額外的特徵形成 於第一特徵與第二特徵之間而使兩者不直接接觸。此外，於各式各樣的實施例中，本揭露可能會重複標號以及/或標註字母。此重複是為了簡化並清楚說明，而非意圖表明這些討論的各種實施方式以及/或配置之間的關係。
更甚者，空間相對的詞彙，例如「下層的」、「低於」、「下方」、「之下」、「上層的」、「上方」等相關詞彙，於此用以簡單描述元件或特徵與另一元件或特徵的關係，如圖所示。在使用或操作時，除了圖中所繪示的轉向之外，這些空間相對的詞彙涵蓋裝置的不同的轉向。或者，這些裝置可旋轉(旋轉90度或其他角度)，且在此使用的空間相對的描述語可作對應的解讀。在部分實施方式中，本文中字彙「大約」意為以所描述的數值的一比例大於或小於所描述的數值或所描述的範圍，該比例例如為5%、10%、15%等。
本揭露的部分實施方式提供了影像感測裝置以及其形成方法，其中影像感測裝置包含主動影像感測器以及黑色參考影像感測器。黑色參考影像感測器可以被擋光元件(例如金屬遮蔽層)覆蓋，從而免於接收光訊號。在本揭露的實施方式中，擋光元件可以具有環形的擋光結構，該環形的擋光結構橫向地環繞一區域，其中主動影像感測器設置於該區域。該環形的擋光結構可阻擋側向光，從而防止光橫向地傳送到黑色參考影像感測器中。本文說明了製造影像感測裝置的多個中間階段。還討論了實施方式的變型。在各種視圖和說明性實施方式中，相似的參考標號 用於指示相似的元件。
第1A圖為根據本揭露的部分實施方式中的影像感測裝置100的上視示意圖。影像感測裝置100可以包含像素陣列區域102和橫向環繞像素陣列區域102的黑階校正(black level correction；BLC)區域104。在本本揭露的部分實施方式中，在黑階校正區域104中形成有擋光元件174，從而遮蔽黑階校正區域104免受入射光的影響。擋光元件174可以包含環形的擋光結構174E，擋光結構174E位於鄰近像素陣列區域102的位置，從而避免光從像素陣列區域102向黑階校正區域104橫向傳送。影像感測裝置100可以進一步包含其他區域，例如接觸墊(contact pad；E-pad)區域和對準區域(例如劃線主標記(scribe-line primary mark；SPM)區域)，因為這些其他區域對於理解在此描述的實施方式不是必需的，這些其他區域並未明確繪出。
第1B圖為第1A圖的部分區域B的放大圖。第1C圖為沿著第1B圖的C-C線的截取的剖面示意圖。參考第1A圖至第1C圖。在部分實施方式中，影像感測裝置100包含基板110。表面110A可以指基板110的前表面，並且表面110B可以指基板110的後表面。在基板110的前表面110A附近形成多個感光像素120(包含感光像素120A和120B)。在部分實施方式中，影像感測裝置100的像素陣列區域102包含主動感光像素120A，其用於根據感測到的光產生電性訊號。影像感測裝置100的黑 階校正區域104包含參考感光像素120B，其用於產生參考黑階訊號。在部分實施方式中，感光像素120A和120B可以同時形成，並且感光像素120A和120B的材料可以彼此相同。影像感測裝置100可以進一步包含在相鄰的感光像素120之間的隔離結構132，以防止感光像素120之間的電性串擾(cross-talk)。在部分實施方式中，在基板110的前表面上，影像感測裝置100還包含內連接結構150(例如包含相互之間的層間介電質(inter-layer dielectric；ILD)層152和/或金屬間介電質(inter-metal dielectric；IMD)層154以及層間介電質層152和金屬間介電質層154內的多層內連接件)，從而與感光像素120形成電路。
在部分實施方式中，在基板110的後表面110B上，影像感測裝置100可包含介電質層160。介電質層160可延伸到在基板110的後表面110B中形成的凹槽中，從而在相鄰感光像素120A之間形成隔離結構160I，隔離結構160I能防止感光像素120A之間的電性串擾。隔離結構160I可以被稱為背面深凹槽隔離(backside deep trench isolation；BDTI)結構。在部分實施方式中，介電質層160可以包含橫向地環繞像素陣列區域102的至少一個凹槽160T1。舉例而言，在本實施方式中，凹槽160T1可以圍繞像素陣列區域102。
在部分實施方式中，影像感測裝置100可以包含擋光層170。擋光層170由反射金屬材料或光吸收材料製 成。舉例而言，擋光層170可以包含合適的金屬材料，例如Cu、Au、Ag、Al、Ni、W、其合金或類似物。擋光層170在像素陣列區域102中具有擋光網格172，在黑階校正區域104中具有擋光元件174。擋光網格172可以防止相鄰的感光像素120A之間的光學串擾。擋光元件174可以覆蓋感光像素120B。舉例而言，擋光元件174可以具有部分174U，其中部分174U位於黑階校正區域104中的介電質層160的整個頂表面上。
在本揭露的部分實施方式中，擋光元件174在介電質層160的凹槽160T1中具有長條的擋光結構174E。如第1A圖所示，長條的擋光結構174E在像素陣列區域102周圍連續地延伸，且因此具有環形或閉環形狀。通過該配置，黑階校正區域104中的感光像素120B可以產成非光產生的訊號(即，與像素陣列區域中接收的光無關的訊號)。舉例而言，如第1A圖所示，長條的擋光結構174E具有兩個短側部分174EV和連接在短側部分174EV之間的兩個長側部分174EH，以在上視圖中形成環形結構或閉環結構。在部分實施方式中，長側部分174EH可以在方向D1上延伸，其中方向D1不同於短側部分174EV的延伸方向D2。舉例而言，方向D1垂直於方向D2。兩個短側部分174EV和兩個長側部分174EH可以分別位於像素陣列區域102的四側，從而當從頂部觀察時包圍像素陣列區域102。換句話說，從頂部觀察時，長條的擋光結構174E的內壁174EW1可以包圍像素陣列區域102，並且長條的 擋光結構174E的外壁174EW2可以包圍長條的擋光結構174E的內壁174EW1。
在本揭露的部分實施方式中，擋光結構174E在鄰近感光像素120A的至少一個參考感光像素120B上延伸。舉例而言，如第1B圖所示，擋光結構174E在鄰近感光像素120A的五個以上參考感光像素120B上。
在本揭露的部分實施方式中，擋光結構174E的長側部分174EH在其延伸方向D1上具有長度L1(如第1A圖所示)，並且長度L1可以大於在方向D1上測量得到的感光像素120(如第1B圖所示)的像素寬度PH。類似地，在部分實施方式中，擋光結構174E的短側部分174EV在其延伸方向D2上具有長度L2(如第1A圖所示)，並且長度L2可以大於在方向D2上測量得到的感光像素120(如第1B圖所示)的像素高度PV。舉例而言，長側部分174EH和短側部分174EV可以跨越一個或多個感光像素120B。舉例而言，如第1A圖和第1B圖所示，長條的擋光結構174E的長側部分174EH跨越五個感光像素120B。在部分實施方式中，長側部分174EH和短側部分174EV的長度L1和L2分別大於像素陣列區域102的長度和寬度，從而圍繞像素陣列區域102。
在本揭露的部分實施方式中，長側部分174EH可以具有在垂直於其延伸方向D1的方向上測量得到的寬度W1，並且寬度W1可以等於或大於感光像素的像素高度PV。相似地，在部分實施方式中，短側部分174EV可以 具有在方向D1上測量得到的寬度W2，並且寬度W2可以等於或大於感光像素120的像素寬度PH。
在部分實施方式中，寬度W1和W2可以在大約0.1微米至大約500微米的範圍內，但是其他範圍在本揭露的各實施方式的範圍內。如果寬度W1和W2大於約500微米，由於金屬面積增加，晶圓可能遭受過度的彎曲問題。如果寬度W1和W2小於大約0.1微米，則擋光結構174E可能不能阻擋來自黑階校正區域104的光。
在部分實施方式中，影像感測裝置100還可以在基板110中包含摻雜區域110D。摻雜區域110D可以位於鄰近長條的擋光結構174E的位置。舉例而言，從上視圖來看，摻雜區域110D可以具有環形或閉環形狀，使得摻雜區域110D可以橫向地環繞像素陣列區域102的四側。在部分實施方式中，摻雜區域110D的寬度110DW1和110DW2可以分別大於長條的擋光結構174E的寬度W1和W2，並且摻雜區域110D在方向D1和D2上的長度可以分別大於長條的擋光結構174E的長度L1和L2。
第2圖是根據本揭露的部分實施方式的影像感測裝置100的上視示意圖。本實施方式類似於第1A圖至第1C圖的實施方式，除了長條的擋光結構174E不連續地環繞像素陣列區域102之外。舉例而言，長條的擋光結構174E的短側部分174EV和兩個長側部分174EH彼此斷開，並且從頂部觀察時，短側部分174EV和長側部分174EH位於鄰近像素陣列區域102的四側的位置。換句 話說，短側部分174EV和長側部分174EH由間隙GA隔開，從頂部觀察時，間隙GA設置鄰近於像素陣列區域102的轉角。在本實施方式中，根據擋光結構174E的期望配置，介電質層160(參考第1C圖)具有多個凹槽160T1。舉例而言，介電質層160(參考第1C圖)中的凹槽160T1可以形成於鄰近像素陣列區域102的四側的位置，但是可以不連續地環繞像素陣列區域102。本實施方式的其他細節是與先前關於第1A圖至第1C圖討論的相同，因此為了簡潔起見不再重複。
第3圖是根據本揭露的部分實施方式的影像感測裝置100的上視示意圖。本實施方式類似於第2圖的實施方式，除了從頂部觀察時，長條的擋光結構174E環繞像素陣列區域102的轉角，但是不連續地環繞像素陣列區域102。舉例而言，短側部分174EV的一個連接長側部分174EH中的至少一個，從而環繞像素陣列區域102的轉角。在本實施方式中，每個長側部分174EH被間隙GB分成不連續的片段。在部分其他實施方式中，短側部分174EV也可以被間隙GB被分成不連續的片段。在本實施方式中，介電質層160(參考第1C圖)具有根據擋光結構174E的期望配置的凹槽160T1。舉例而言，當從頂部觀察時，凹槽160T1可以環繞像素陣列區域102的轉角，但是不連續地環繞像素陣列區域102。本實施方式的其他細節類似於先前關於第1A圖至第3圖所討論的細節，因此為了簡潔起見不再重複。
第4圖是根據本揭露的部分實施方式的影像感測裝置100的上視示意圖。除了從頂部觀察時細長的擋光結構174E不圍繞像素陣列區域102的轉角之外，本實施方式類似於第3圖的實施方式。短側部分174EV和長側部分174EH可以由間隙GA分開，並且短側部分174EV和長側部分174EH都通過間隙GB被分成不連續的段。從頂部觀看時，間隙GA設置鄰近於像素陣列區域102的轉角，從頂部觀看時，間隙GB設置鄰近於像素陣列區域102的長側和短側。在本實施方式中，根據期望的擋光結構174E的構造，介電質層160(參考第1C圖)具有相應的凹槽160T1。舉例而言，當從頂部觀察時，凹槽160T1可以不圍繞像素陣列區域102的轉角。本實施方式的其他細節類似於先前關於第1A圖至第1C圖所討論的細節，因此為了簡潔起見不再重複。
第5圖至第16圖示出了根據本揭露的部分實施方式在製造的各個中間階段製造影像感測裝置100的方法。為了簡單起見，省略了影像感測裝置100的一些組件。該圖示僅是示例性的，並不意圖在限制所附申請專利範圍中具體敘述的內容。應該理解，在第5圖至第16圖所示的步驟之前、期間和之後可以有額外的步驟，且該方法的另外的實施方式中，以下描述的一些步驟可以被替換或消除。步驟/過程的順序可以互換。
影像感測裝置100可以包含像素陣列區域102，黑階校正(BLC)區域104、切割道區域106和對準標記 區域108。第5圖至第16圖中的虛線指出了區域102~108之間的近似邊界。感光像素120A形成在像素陣列區域102中。感光像素120B形成在黑階校正區域104中，並且用作用於產生參考黑階訊號的參考像素，從而建立影像感測裝置100的光強度的基準線。切割道區域106包含將一個半導體晶粒(舉例而言，包含黑階校正區域104和像素陣列區域102的半導體晶粒)與相鄰的半導體晶粒(未示出)分開的區域。切割道區域106將在隨後的製造過程中經歷晶粒切割過程以分離相鄰的晶粒。切割道區域106被切割成使得每個晶粒中的半導體裝置不被損壞。切割道區域106可包含一區域，其中在隨後的製程階段中一個或多個測試接合墊(未示出)將形成於該區域，從而可建立影像感測裝置100與外部裝置之間的電性連接。
參考第5圖。在基板110中形成感光像素120。基板110可包含例如摻雜或未摻雜的塊狀矽或絕緣體上半導體(semiconductor-on-insulator；SOI)基板的主動層。大體上，絕緣體上半導體基板包含形成在絕緣體層上的例如矽的半導體材料層。絕緣體層可以是例如埋設氧化物(buried oxide；BOX)層或氧化矽層。絕緣體層設置在例如矽或玻璃基板的基板上。可替代地，基板110可以包含另一種元素半導體，例如鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導體，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其組合。也可以使 用其他基板，例如多層或梯度基板。
在基板110的前表面110A處，形成多個感光像素120(包含感光像素120A和120B)。感光像素120可以包含相應的感光區域122，其可以例如通過從基板110的前表面110A植入合適的雜質離子至基板110中而形成。在部分實施方式中，可以將雜質離子植入到基板110內的磊晶層(未示出)中。感光區域122被配置為將光訊號(舉例而言，光子)轉換成電訊號，並且可以是PN接面光電二極體、PNP光電電晶體、NPN光電電晶體等。舉例而言，感光區域122可以包含形成在p型半導體層(例如基板110的至少一部分)內的n型植入區域。在這樣的實施方式中，p型半導體層可以隔離並減少在感光像素120的相鄰感光區域之間的電性串擾。在部分實施方式中，感光區域122可以包含形成在n型半導體層內(例如基板110的至少一部分)的p型植入區域。
在部分實施方式中，多個感光像素120形成感光像素陣列，例如從頂部觀察時的二維矩形陣列(參考第1B圖)。在部分實施方式中，每個感光像素120可以進一步包含傳輸閘電晶體(transfer gate transistor；未示出)和浮接擴散電容器(floating diffusion capacitor；未示出)。在每個感光像素120中，相應的傳輸閘電晶體的第一源極/汲極區電性耦合到相應的感光區域122，相應的傳輸閘電晶體的第二源極/汲極區電性耦合到相應的浮接擴散電容器。
在形成感光區域122之前，可以在基板110的前表面110A處形成隔離結構132。在部分實施方式中，隔離結構132可以包含淺凹槽隔離(shallow trench isolation；STI)結構。在部分實施方式中，淺凹槽結構的形成可包含：通過對基板110的前表面110A進行圖案化以在基板110中形成凹槽並，且用合適的介電材料填充凹槽以形成淺凹槽結構。介電材料可以包含氧化矽。在部分實施方式中，使用合適的光刻微影和蝕刻製程來圖案化基板110。在其他實施方式中，隔離結構132可以包含使用合適的植入製程形成的各種摻雜區域。在部分實施方式中，可以在切割道區域106和對準標記區域108中形成隔離層134。隔離層134可以與隔離結構132同時形成。在部分其他實施方式中，可以省略隔離結構132。。
內連接結構150可以形成在基板110的前表面110A上，從而與感光像素120形成電路。內連接結構150可以包含含有導電特徵(例如包含銅、鋁、鎢、其組合以及類似物的導線和通孔)的層間介電質層152和/或金屬間介電質層154，其可使用任何合適的方法形成，例如鑲嵌、雙鑲嵌或其他類似方法。舉例而言，內連接結構150包含如圖所示的導線154M。層間介電質層152和金屬間介電質層154可以包含設置在這種導電特徵之間的低k介電材料，該低k介電材料具有例如小於大約4.0或甚至2.0的k值。在部分實施方式中，層間介電質層152和金屬間介電質層154可以由例如磷矽酸鹽玻璃(phosphosilicate glass；PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass；BPSG)、氟矽酸鹽玻璃(fluorosilicate glass；FSG)、SiOxCy、玻璃旋塗、聚合物旋塗、矽碳材料、其化合物、其複合物、其組合或類似物製成，其通過任何合適的方法形成，例如紡絲(spinning)、化學氣相沉積(chemical vapor deposition；CVD)、電漿增強化學氣相沉積(plasma-enhanced CVD；PECVD)或類似方法等。
在部分實施方式中，在形成內連接結構150之前，在基板110的前表面110A上，除了包含感光區域122、傳輸閘電晶體和浮接擴散電容器(未示出)的感光像素120之外，還可以形成一個或多個主動和/或被動裝置。此一個或多個主動和/或被動裝置可以包含各種N型金屬氧化物半導體(N-type metal-oxide semiconductor；NMOS)和/或P型金屬氧化物半導體(P-type metal-oxide semiconductor；PMOS)裝置，例如電晶體、電容器、電阻器、二極體、光二極體、保險絲以及類似物。本領域通常技術人員將理解，提供以上示例僅出於說明性目的，並不意味著以任何方式限制本揭露。對於給定的應用，可以適當地使用其他電路。
參考第6圖。第5圖的結構被翻轉並且選擇性地接合到載體基板400，使得基板110的前表面110A面向載體基板400，且露出基板110的後表面110B，以進行後續製程。可以採用各種接合技術來實現第5圖的結構與 載體基板400之間的接合。在部分實施方式中，接合技術可以包含例如直接接合製程，例如金屬對金屬的接合(例如銅對銅接合)、介電質對介電質接合(例如氧化物對氧化物接合)、金屬對介電質接合(例如氧化物對銅接合)，混合接合、黏著劑接合、陽極接合，它們的任何組合和/或類似物。在部分實施方式中，載體基板400可以為在基板110的後表面110B上進行的製程步驟提供機械支撐。在部分實施方式中，載體基板400可以由矽或玻璃形成並且可以不具有在其上形成的電路。在這樣的實施方式中，載體基板400提供臨時支撐，並且在完成在基板110的後表面110B上進行的製程步驟之後，從影像感測裝置100(參照第16圖)剝離載體基板400。載體基板400可以包含半導體基板(未示出)、在半導體基板上的一個或多個主動裝置(未示出)以及在一個或多個主動裝置上方的內連接結構(未示出)。在這樣的實施方式中，除了提供機械支撐之外，根據於設計需求，載體基板400可以向影像感測裝置提供附加的電性功能。
在將第5圖的結構翻轉並結合到載體基板400之後，可以在基板110的後表面110B上進行薄化製程以減薄基板110。在部分實施方式中，薄化製程用於允許更多的光從基板110的後表面110B穿過到感光像素120的感光區域122，而不會被基板110吸收。在將感光區域122製造在磊晶層中的部分實施方式中，基板110的後表面110B可以被減薄直到露出磊晶層。可以通過使用例如研 磨、拋光、SMARTCUT®手段、ELTRAN®手段和/或化學蝕刻之類的合適技術來實現薄化製程。
參考第7圖。在黑階校正區域104中對基板110的後表面110B進行離子植入製程，從而在黑階校正區域104中的基板110中形成摻雜區域110D。摻雜區域110D可以位於鄰近像素陣列區域102處。在部分實施方式中，在基板110的後表面110B上方，形成圖案化的遮罩(例如光阻遮罩)，以限定摻雜區域110D的期望位置，然後，使用該圖案化的遮罩作為植入遮罩來進行離子植入製程，並且在完成離子植入後，移除(例如通過使用灰化)此植入遮罩。在部分實施方式中，摻雜區域110D進一步存在於像素陣列區域102中的基板110中。在部分實施方式中，感光區域122是形成在p型半導體層(例如基板110)中的n型區域，而摻雜區域110D是被植入n型摻雜劑(例如磷)。在部分實施方式中，感光區域122是在n型半導體層(例如基板110)中形成的p型區域，而摻雜區域110D是被植入p型摻雜劑(例如硼)。換句話說，摻雜區域110D和感光區域122具有相同的導電型態。如第1A圖所示，從上視圖看，摻雜區域110D可以具有環形或閉環形狀。在部分實施方式中，離子植入製程的劑量可以在大約100E2至大約100E5原子/cm2的範圍內，但是其他範圍在本揭露的各種實施方式的範圍內。在部分實施方式中，摻雜區域110D的摻雜劑濃度低於感光區域122的摻雜劑濃度。在部分實施方式中，摻雜區域110D的摻雜劑 濃度高於感光區域122的摻雜劑濃度。
參考第8圖。對基板110的後表面110B進行圖案化，以在基板110中形成多個凹槽110T。在部分實施方式中，使用合適的各向異性濕蝕刻製程對基板110的後表面110B進行圖案化，其中使用圖案化的遮罩(例如光阻或非感光材料，例如氮化矽)作為蝕刻遮罩。在基板110由矽形成的部分實施方式中，可以使用氫氧化鉀(potassium hydroxide；KOH)、乙二胺鄰苯二酚(ethylenediamine pyrocatechol；EDP)、四甲基氫氧化銨(tetramethylammonium hydroxide；TMAH)或類似物來進行各向異性濕蝕刻。在蝕刻製程之後，可以移除圖案化的遮罩。在部分實施方式中，圖案化的遮罩是由光阻形成的，可以使用灰化製程並接著濕清潔製程來移除圖案化的遮罩。在其他實施方式中，圖案化遮罩由非感光材料形成的，可以使用適當的蝕刻製程來移除圖案化的遮罩。
參考第9圖。在形成凹槽110T之後，在基板110的後表面110B上形成介電質層160，從而填充凹槽110T。介電質層160可以包含共形地形成在基板110的後表面110B上的電荷累積層162和在電荷累積層162上方的緩衝層164。
在部分實施方式中，電荷累積層162可以包含一種或多種高k介電質材料。舉例而言，電荷累積層162可以包含HfO2層和在HfO2層上方的Ta2O5層。電荷累積 層162幫助將負電荷或正電荷累積在基板110中，到達電荷累積層162與基板110之間的界面，以形成電偶極(electric dipoles)，其用以作為載子位障，以捕獲例如懸空鍵之類的缺陷。電荷累積層162的配置可以減小影像感測裝置的漏電流。
在部分實施方式中，緩衝層164可以由氧化矽形成，但是可以使用其他合適的介電材料。在部分實施方式中，可以使用原子層沉積(atomic layer deposition；ALD)、化學氣相沉積、PECVD、類似方法或其組合來形成緩衝層164。通過該配置，在相鄰的感光像素120之間，基板110的凹槽中的介電質層160(包含電荷累積層162以及緩衝層164)的部分形成隔離結構160I。隔離結構160I可以防止感光像素120之間的電性串擾。隔離結構160I可以將其稱為背面深凹槽隔離(BDTI)結構。在部分其他實施方式中，可以省略電荷累積層162。
參考第10圖。圖案化介電質層160，以形成一個或多個凹槽160T1和160T2，該凹槽160T1和160T2露出黑階校正區域104中的基板110的後表面110B。在部分實施方式中，可以使用適當的光刻微影和蝕刻製程來圖案化介電質層160。舉例而言，將光阻塗覆在介電質層160上(參考第9圖)，然後使用光刻微影技術進行圖案化該光阻，以露出介電質層160在黑階校正區域104和對準標記區域108中的部分。隨後，進行蝕刻製程，以移除介電質層160的露出部分，從而露出下面的基板110。在 部分實施方式中，從如第1A圖的上視圖看，凹槽160T1具有環形或閉環形狀。
在本揭露的部分實施方式中，凹槽160T1位於基板110的摻雜區域110D上並且露出基板110的摻雜區域110D。形成凹槽160T1的蝕刻製程可能損傷基板110，從而導致在凹槽160T1附近的基板110中發生漏電。然而，由於摻雜區域110D橫越凹槽160T1，並且摻雜區域110D具有與基板110的導電型態相反的導電型態，因此在摻雜區域110D和基板110之間形成的PN接面附近形成空乏區，這可以降低由凹槽蝕刻製程的損傷引起的漏電。在本揭露的部分實施方式中，凹槽160T2可以具有與凹槽160T1的厚度基本相同的厚度。凹槽160T2可以用於在光刻微影製程期間的對準校正。
參考第11圖。在介電質層160上形成擋光層170。擋光層170可以是金屬層。在部分實施方式中，擋光層170由反射金屬材料或光吸收材料製成。舉例而言，擋光層170可以包含Cu、Au、Ag、Al、Ni、W、其合金或類似物，並且可以使用物理氣相沉積(physical vapor deposition；PVD)、鍍覆等形成。在部分實施方式中，在形成擋光層170之前，可以在介電質層160上方共形地形成屏障/黏附層(未示出)。該屏障/黏附層可以包含鈦、氮化鈦、鉭、氮化鉭或其多層，並且可以使用物理氣相沉積、化學氣相沉積、有機金屬化學氣相沉積(Metal Organic CVD；MOCVD)、電漿增強化學氣 相沉積(PECVD)、原子層沉積(atomic layer deposition；ALD)、電鍍和/或類似方法形成。
在部分實施方式中，擋光層170可以填充一個或多個凹槽160T1，從而在凹槽160T1中形成一個或多個擋光結構174E。在部分實施方式中，從如第1A圖所示的上視圖看，凹槽160T1具有環形或閉環形狀，從如第1A圖所示的上視圖看，擋光結構174E也具有環形或閉環的形狀。擋光結構174E可以阻擋側向光，從而防止由參考感光像素120B檢測到的參考黑階訊號受到光的影響。
在更進一步的部分實施方式中，擋光層170的形成使得擋光層170電性耦合到基板110，例如通過擋光結構174E。舉例而言，擋光結構174E與基板110的後表面110B接觸。這種電性耦合提供擋光層170接地電位。
參考第12圖。圖案化擋光層170(參照第11圖)為像素陣列區域102中的擋光網格172、黑階校正區域104中的擋光元件174和對準標記區域108中的擋光元件178。圖案化製程可以包含適當的光刻微影和蝕刻製程。舉例而言，在擋光層170(參考第11圖)上方形成圖案化的遮罩(例如光阻)，該圖案化的遮罩露出像素陣列區域102中的擋光層170的一部分和切割道區域106中擋光層170的一部分。隨後，在進行蝕刻製程以移除擋光層170的露出部分，從而在像素陣列區域102和切割道區域中的擋光層170中形成開口170O1和170O2。該蝕刻製程可以包含濕蝕刻、乾蝕刻或其組合。舉例而言，蝕刻 製程可以包含使用例如CL2、HBr、CF4等的氣體蝕刻劑的乾蝕刻。可以進行蝕刻製程直到露出介電質層160。在部分實施方式中，介電質層160的露出部分可以被蝕刻製程消耗，並且因此被凹陷而下降低於擋光層170和介電質層160之間的橫向界面。通過圖案化製程，擋光層170的開口170O1和170O2露出介電質層160。在部分實施方式中，開口170O1對準於相應的感光像素120A。在部分實施方式中，開口170O2對準於導線154M。在部分實施方式中，在蝕刻製程中，黑階校正區域104和對準標記區域108被保護而免於蝕刻，並且其中的層不被蝕刻。
擋光層170在黑階校正區域104中的剩餘部分稱為擋光元件174。擋光元件174阻擋光，否則該光會被參考感光像素120B所接收。擋光元件174在與像素陣列區域102相鄰的位置處具有擋光結構174E。擋光結構174E的下表面低於擋光網格172的下表面。通過該配置，擋光結構174E可以阻擋側向光，從而防止光向黑階校正區域104傳播。舉例而言，擋光結構174E可以將側向光反射回到像素陣列區域102。可替換地，在部分實施方式中，擋光結構174E可能會吸收側向光。擋光元件174可以例如通過擋光結構174E電性耦合到基板110。舉例而言，擋光結構174E與基板110的後表面110B接觸。這種電性耦合提供了擋光層170接地電位。該接地可以在黑階校正區域104中釋放出不想要的電荷。擋光元件174可以包含對應於凹槽160T1的溝道174G。舉例而言，在上視圖 中，溝道174G可以是橫向地圍繞或環繞像素陣列區域102的環形槽道。
擋光層170在像素陣列區域102中的剩餘部分稱為擋光網格172。擋光網格172具有開口170O1，分別對準各感光像素120A。舉例而言，在部分實施方式中，當從頂部觀察時，擋光網格172的牆壁可以包圍每個主動感光像素120A。通過該配置，擋光網格172防止相鄰的主動感光像素120A之間的光學串擾。在本實施方式中，擋光網格172和擋光元件174彼此連接並且電性耦合。在部分其他實施方式中，在圖案化製程之後，可以將擋光網格172與擋光元件174分隔開來。在替代實施例中，通過圖案化製程，移除像素陣列區域102中的整個擋光層170。也就是說，在圖案化製程之後，擋光層170可以不包含擋光網格172。
擋光層170在對準標記區域108中的剩餘部分可以被稱為擋光元件178。擋光元件178可以被稱為對準標記，例如切割道主標記(scribe lane primary mark；SPM)或層疊(overlay；OVL)標記。在部分實施方式中，擋光元件178可以包含對應於凹槽160T2的溝道178G。舉例而言，在擋光元件178中形成的溝道178G用於對準校正，以檢測光刻微影製程期間的錯位。在替代實施方式中，通過圖案化製程，移除對準標記區域108中的整個擋光層170。
參考第13圖。介電質層180形成在擋光網格172 和擋光元件174上方，並填充開口170O1和170O2。在部分實施方式中，可以使用與以上參考第9圖描述的緩衝層164類似的材料和方法來形成介電質層180，在此不再重複描述。在部分實施方式中，介電質層180和緩衝層164可以由相同的材料形成。在其他實施方式中，介電質層180和緩衝層164可以由不同的材料形成。隨後，使用研磨製程、化學機械拋光(chemical mechanical polishing；CMP)製程、蝕刻製程或類似方法，來平坦化介電質層180。
參考第14圖。進行蝕刻製程，以移除在切割道區域106中的一部分介電質層180、一部分介電質層160和一部分基板110，從而在切割道區域106中形成開口O1。開口O1從基板110的後表面110B朝向隔離層134延伸。隨後，在區域102、104、108中的介電質層180的剩餘部分上，形成緩衝氧化物層190，且該緩衝氧化物層190延伸到切割道區域106中的開口O1中。
參考第15圖。對切割道區域106中的緩衝氧化物層190和下面的介電材料(例如隔離層134和層間介電質層152)進行圖案化，以露出內連接結構150的導線154M。隨後，在內連接結構150上形成接合墊200，使得接合墊200電性耦合到露出的導線154M，並通過緩衝氧化物層190與基板110的側壁分離。接合墊200用於形成電性連接，例如引線接合(未示出)，且電性耦合到電路和感光像素120。接合墊200可以通過內連接結構 150耦合到感光像素120。
參考第16圖。彩色濾光層210形成在像素陣列區域102中的介電質層180上方。在部分實施方式中，彩色濾光層210包含多個彩色濾光元件212，分別對準各自的主動感光像素120A。彩色濾光元件212可以用於允許特定波長的光通過，同時反射其他波長，從而使影像感測裝置100確定由主動感光像素120A接收的光的顏色。舉例而言，彩色濾光元件212可以是拜耳圖案(Bayer pattern)中使用的紅色、綠色和藍色彩色濾光元件。也可以使用其他組合，例如青色、黃色和洋紅色。也可以變化彩色濾光元件212的不同顏色的數量。彩色濾光元件212可以包含聚合物材料或樹脂，例如包含彩色顏料的聚甲基丙烯酸甲酯(polymethyl-methacrylate；PMMA)、聚甲基丙烯酸縮水甘油酯(polyglycidyl-methacrylate；PGMA)或其類似物。
在彩色濾光層210上方，形成微透鏡220的陣列。在部分實施方式中，微透鏡220對準於相應的彩色濾光元件212和相應的主動感光像素120A。微透鏡220可以由可以被圖案化並形成為透鏡的任何材料形成，例如高透射率的丙烯酸聚合物。在部分實施方式中，可以通過例如旋塗技術使用液態的材料來形成微透鏡層。也可以使用其他方法，例如化學氣相沉積、物理氣相沉積或其類似方法。可以使用合適的光刻微影和蝕刻方法來圖案化用於微 透鏡層的平面材料，以在與主動感光像素120A的陣列相對應的陣列中對平面材料進行圖案化。然後可以使平面材料回流以形成用於微透鏡220的合適的彎曲表面。隨後，可以使用例如紫外光(UV)處理來固化微透鏡220。在部分實施方式中，在形成微透鏡220之後，可以將載體基板400(參考第15圖)從影像感測裝置100剝離，並且可以對影像感測裝置100進行後續的製程，例如封裝。
第17圖至第28圖示出了根據本揭露的部分實施方式在製造的各個中間階段製造影像感測裝置的方法。為了簡單起見，省略了影像感測裝置100的一些組件。該圖示僅是示例性的，並不意圖在限制所附申請專利範圍中具體敘述的內容。應該理解，在第17圖至第28圖所示的步驟之前、期間和之後可以有額外的步驟，且該方法的另外的實施方式中，以下描述的一些步驟可以被替換或消除。步驟/過程的順序可以互換。如上所述，影像感測裝置100可以包含像素陣列區域102、黑階校正(BLC)區域104、切割道區域106和對準標記區域108。第17圖至第28圖中的虛線指出了區域102~108之間的近似邊界。
參考第17圖。在基板110中形成感光區域122。如前所述，基板110可以包含例如摻雜或未摻雜的塊狀矽或絕緣體上半導體(SOI)基板的主動層。舉例而言，通過從基板110的前表面110A向基板110中植入合適的雜質離子來形成感光區域122。在感光區域122的形成之前或之後，可以在基板110的前表面110A上形成隔離結 構132和隔離層134。
在本實施方式中，在感光區域122的形成之前或之後，對黑階校正區域104中的基板110的前表面110A進行離子植入製程，從而在黑階校正區域104中的基板110中形成摻雜區域110D。摻雜區域110D可以位於黑階校正區域104的與像素陣列區域102相鄰的一部分中，並且使黑階校正區域104的另一部分遠離像素陣列區域102而沒有摻雜區域110D。通過該配置，一些感光區域122可以免於摻雜區域110D。因此，即使摻雜區域110D中的一些感光像素120B可能無法產生合適的參考黑階訊號，但是免於摻雜區域110D的其他感光像素120B也可能產生適合用於參考黑階訊號的訊號。
在部分實施方式中，摻雜區域110D可以從基板110的前表面110A朝向基板110的後表面110B延伸。在部分實施方式中，摻雜區域110D還存在於像素陣列區域102中的基板110中。在部分實施方式中，感光區域122是形成在p型半導體層中的n型區域，摻雜區域110D是被植入n型摻雜劑(例如磷)。在部分實施方式中，感光區域122是在n型半導體層中形成的p型區域，摻雜區域110D是被植入p型摻雜劑(例如硼)。換句話說，摻雜區域110D和感光區域122具有相同的導電型態。如第1A圖所示，從上視圖看，摻雜區域110D可以具有環形或閉環形狀。在部分實施方式中，離子植入製程的劑量可以在大約100E2至大約100E5原子/cm2的範圍內，但是 其他範圍在本揭露的各種實施方式的範圍內。在部分實施方式中，摻雜區域110D的摻雜劑濃度低於感光區域122的摻雜劑濃度。在部分實施方式中，摻雜區域110D的摻雜劑濃度高於感光區域122的摻雜劑濃度。
在本實施方式中，在摻雜區域110D的形成之後或之前，可以在基板110的前表面110A上形成傳輸閘電晶體(未示出)和浮接擴散電容器(未示出)，從而形成感光像素120(包含感光像素120A和120B)。感光像素120可以包含相應的感光區域122，相應的傳輸門電晶體(未示出)以及相應的浮接擴散電容器(未示出)。在每個感光像素120中，相應的傳輸閘電晶體的第一源極/汲極區電性耦合到相應的感光區域122，相應的傳輸閘電晶體的第二源極/汲極區電性耦合到相應的浮接擴散電容器。在先前的第5圖和第7圖中討論了感光像素120、隔離結構132和摻雜區域110D的其他細節，為簡潔起見，在此不再重複。
參考第18圖。在摻雜區域110D和感光像素120的形成之後，可以在基板110的前表面110A上形成內連接結構150，從而與感光像素120形成電路。內連接結構150可以包含層間介電質層152和/或金屬間介電質層154，該層間介電質層152和/或金屬間介電質層154包含導電特徵(例如導線和通孔，包含銅、鋁、鎢、其組合以及類似物)，其可使用任何合適的方法形成，例如鑲嵌、雙鑲嵌或其他類似方法。舉例而言，內連接結構150包含 如圖所示的導線154M。層間介電質層152和金屬間介電質層154可以包含設置在這種導電特徵之間的低k介電材料。在部分實施方式中，在形成內連接結構150之前，在基板110的前表面110A上，除了形成包含感光區域122、傳輸閘極電晶體和浮接擴散電容器(未顯示)的感光像素120之外，還可以形成一個或多個主動和/或被動裝置。本領域通常技術人員將理解，提供以上示例僅出於說明性目的，並不意味著以任何方式限制本揭露。對於給定的應用，可以適當地使用其他電路。
參考第19圖。第18圖的結構被翻轉並接合到載體基板400，使得基板110的前表面110A面對載體基板400，而露出基板110的後表面110B，以進行後續製程。可以採用各種接合技術來實現第18圖的結構與載體基板400之間的接合。在這些實施方式中，載體基板400提供臨時支撐，並且在完成在基板110的後表面110B上進行的製程步驟之後，從影像感測裝置100(參考第28圖)剝離載體基板400。在將影像感測裝置100和載體基板400接合之後，可以在基板110的後表面110B上進行薄化製程以減薄基板110。在部分實施方式中，薄化製程用於允許更多的光從基板110的後表面110B穿過而到達感光像素120的感光區域122，而不會被基板110吸收。關於接合技術的其他細節參考先前第6圖的討論，在此不再贅述。
參考第20圖。對基板110的後表面110B進行 圖案化，以在基板110中形成多個凹槽110T。在部分實施方式中，使用合適的各向異性濕蝕刻製程對基板110的後表面110B進行圖案化，其中使用圖案化的遮罩作為蝕刻遮罩。在蝕刻製程之後，可以移除圖案化的遮罩。關於基板110中的凹槽110T的形成的其他細節參考先前第8圖的討論，在此不再贅述。
參考第21圖。在形成凹槽110T之後，在基板110的後表面110B上形成介電質層160，從而填充凹槽110T。介電質層160可以包含共形地形成在基板110的後表面110B上的電荷累積層162和在電荷累積層162上方的緩衝層164。在部分實施方式中，電荷累積層162和緩衝層164被平坦化。通過該配置，基板110的凹槽中的電荷累積層162和緩衝層164的部分在相鄰的感光像素120之間形成隔離結構160I。隔離結構160I可以防止感光像素120之間的電性串擾。在部分其他實施方式中，可以省略電荷累積層162。關於介電質層160的形成的其他細節參考先前第9圖的討論，在此不再贅述。
參考第22圖。圖案化介電質層160，以形成一個或多個凹槽160T1和160T2，該凹槽160T1和160T2露出黑階校正區域104中的基板110的後表面110B。在本揭露的部分實施方式中，凹槽160T1位於基板110的摻雜區域110D上方。形成凹槽160T1的蝕刻製程可能損傷基板110，從而導致在凹槽160T1附近的基板110中發生漏電。然而，由於摻雜區域110D橫越凹槽160T1， 並且摻雜區域110D具有與基板110的導電型態相反的導電型態，因此在摻雜區域110D和基板110之間形成的PN接面附近形成空乏區，這可以降低由凹槽蝕刻製程的損傷引起的漏電。凹槽160T2可以用於在光刻微影製程期間的對準校正。關於圖案化介電質層160的其他細節參考先前第10圖的討論，在此不再贅述。
參考第23圖。在介電質層160上形成擋光層170。擋光層170可以是金屬層。在部分實施方式中，擋光層170由反射金屬材料或光吸收材料製成。舉例而言，擋光層170可以包含鋁、銅、鎳、鎢、其合金等，並且可以使用物理氣相沉積、電鍍或類似方法來形成。在部分實施方式中，擋光層170可以填充一個或多個凹槽160T1，從而在凹槽160T1中形成一個或多個擋光結構174E。關於擋光層170的形成的其他細節參考先前第11圖的討論，在此不再贅述。
參考第24圖。圖案化擋光層170(參照第11圖)為像素陣列區域102中的擋光網格172、黑階校正區域104中的擋光元件174和對準標記區域108中的擋光元件178。圖案化製程在擋光層170中產生開口170O1和170O2，並且通過開口170O1和170O2露出介電質層160。圖案化製程可以包含合適的光刻微影和蝕刻製程。在部分實施方式中，黑階校正區域104和對準標記區域108被保護而免於蝕刻，並且其中的層不被蝕刻。經由圖案化製程，擋光網格172可以具有開口170O1，對準於 相應的感光像素120A。擋光元件174阻擋光，否則該光會被參考感光像素120B所接收。在部分實施方式中，開口170O2對準於切割道區域106中的導線154M對準。擋光元件178可以在後續製程中用作對準標記。
在部分實施方式中，黑階校正區域104中的擋光元件174具有擋光結構174E，其在鄰近於像素陣列區域102的位置處。擋光結構174E的下表面低於擋光網格172的下表面。通過該配置，擋光結構174E可以阻擋側向光，從而防止光朝向黑階校正區域104傳播。
擋光元件174可以電性耦合到基板110，例如通過擋光結構174E電性耦合到基板110。舉例而言，擋光結構174E與基板110的後表面110B接觸。這種電性耦合提供了擋光層170接地電位。在本實施方式中，擋光網格172和擋光元件174可以彼此電性耦合。在部分其他實施方式中，可以將擋光網格172與擋光元件174電性隔離。在替代的實施例中，通過圖案化製程，移除像素陣列區域102中的整個擋光層170。關於圖案化擋光層170的其他細節參考先前第12圖的討論，在此不再贅述。
參考第25圖。在擋光網格172和擋光元件174上，形成介電質層180，且介電質層180填充開口170O1和170O2。隨後，使用研磨製程、化學機械拋光(CMP)製程、蝕刻製程或類似方法，來平坦化介電質層180。關於介電質層180的形成的其他細節參考先前第13圖的討論，在此不再贅述。
參考第26圖。進行蝕刻製程，以移除切割道區域106中的一部分介電質層180、一部分介電質層160和一部分基板110，從而形成在切割道區域106中形成開口O1。開口O1從基板110的後表面110B朝向基板110的前表面110A延伸。隨後，在區域102、104和108中，在介電質層180的剩餘部分上，形成緩衝氧化物層190，該緩衝氧化物層190延伸到切割道區域106中的開口O1中。
參考第27圖。對切割道區域106中的緩衝氧化物層190和下面的介電材料(舉例而言，隔離層134和層間介電質層152)進行圖案化，以露出內連接結構150的導線154M。隨後，在內連接結構150上形成接合墊200，使得接合墊200電性耦合到露出的導線154M，並通過緩衝氧化物層190與基板110的側壁分離。接合墊200用於形成電性連接，例如引線接合(未示出)，且電性耦合到電路和感光像素120。接合墊200可以通過內連接結構150耦合到感光像素120。
參考第28圖。可以在像素陣列區域102中的介電質層180上方形成彩色濾光層210。在部分實施方式中，彩色濾光層210包含多個彩色濾光元件212，分別對準各自的主動感光像素120A。在部分實施方式中，微透鏡220的陣列形成在彩色濾光層210上方並且與對準於相應的彩色濾光元件212和相應的主動感光像素120A。在部分實施方式中，在形成微透鏡220之後，可以將載體基 板400(參考第27圖)從影像感測裝置100上剝離，並且可以對影像感測裝置100進行後續製程，例如封裝。關於彩色濾光層210和微透鏡220的形成的其他細節參考先前第16圖的討論，在此不再贅述。
第29圖是根據本揭露的部分實施方式的影像感測裝置的示意性截面圖。本實施方式類似於第16圖和第27圖的實施方式，除了在基板110中省略了摻雜區域110D(參考第16圖)。在部分實施方式中，第29圖中的影像感測裝置可以使用在第5圖至第16圖示出的製程流程來形成，其中跳過第7圖中所示的步驟。在部分其他實施方式中，第29圖中的影像感測裝置可以使用在第17圖至第28圖示出的製程流程來形成，而跳過第17圖中所示的摻雜區域110D的離子植入步驟。本實施方式的其他細節與先前關於第5圖至第28圖所討論的內容相似，因此為了簡潔起見在此不再重複。
基於以上討論，可以看出本揭露提供了一些優點。然而，應該理解，其他實施方式可以提供額外的優點，且在此並非所有優點都被揭露，也並非所有實施方式都需要特定的優點。本案的優點之一黑階校正區域中的長條的金屬結構可以防止光從像素陣列區域向黑階校正區域橫向傳播。本案的優點之另一是長條的金屬結構可以橫向地環繞或圍繞整個像素陣列區域，進而提高了阻擋光線的能力。本案的優點之另一是長條的金屬結構可以與基板接觸，從而使長條的金屬結構和延伸自長條的金屬結構的金屬柵格 接地。本案的優點之另一是在基板中形成了一個額外的摻雜區域，摻雜區域與長條的金屬結構平行，這減少了因形成凹槽的蝕刻製程而造成的基板損傷所引起的漏電，該凹槽用於接收長條的金屬結構。
本揭露的部分實施方式提供了一種製造影像感測裝置的方法。該方法包含在一基板上形成複數個感光畫素；在該基板上，沉積一介電質層；蝕刻該介電質層，在該介電質層中造成一第一凹槽，該第一凹槽橫向地環繞該些感光畫素；在該第一凹槽中，形成一擋光結構，而使該擋光結構橫向地環繞該些感光畫素。
於部分實施方式中，蝕刻該介電質層使得該第一凹槽中該基板的一部分露出。
於部分實施方式中，形成的該擋光結構接觸該第一凹槽中該基板的該部分。
於部分實施方式中，方法更包含在該些感光畫素周圍，形成複數個參考感光畫素，其中形成該擋光結構使得該擋光結構重疊該些參考感光畫素。
於部分實施方式中，形成該擋光結構包含在該介電質層上以及該第一凹槽中，沉積一金屬層；以及圖案化該金屬層，以形成該擋光結構。
於部分實施方式中，圖案化該金屬層在該些感光畫素上形成一金屬網格。
於部分實施方式中，圖案化該金屬層使得該擋光結構的一下表面低於該金屬網格的一下表面。
於部分實施方式中，方法更包含在該基板中，形成一摻雜區域，其中從一上視圖看該摻雜區域平行於該第一溝槽，且該摻雜區域與該基板是相反的導電型態。
於部分實施方式中，形成該擋光結構使得該擋光結構接觸該摻雜區域。
於部分實施方式中，形成該擋光結構使得該擋光結構與該摻雜區域分隔開來。
於部分實施方式中，方法更包含在沉積該介電質層之前，在該基板中蝕刻一第二凹槽，其中沉積該介電質層使得該介電質層填滿該基板中的該第二凹槽。
本揭露的部分實施方式提供了一種一種製造影像感測裝置的方法。該方法包含在一基板中，經由該基板的一前表面，形成複數個感光畫素；在該基板中，形成一摻雜區域，其中該摻雜區域橫向地環繞該基板的該些感光畫素；在該基板的一後表面上，沉積一介電質層，其中該該基板的該後表面相對於該基板的該前表面；蝕刻該介電質層，造成一第一凹槽，該第一凹槽重疊該摻雜區域；以及在該第一凹槽中，形成一擋光結構。
於部分實施方式中，蝕刻該介電質層造成該第一凹槽平行於該摻雜區域。
於部分實施方式中，該摻雜區域是藉由在該基板的該後表面進行離子植入而形成。
於部分實施方式中，該摻雜區域是藉由在該基板的該前表面進行離子植入而形成。
於部分實施方式中，蝕刻該介電質層使得該基板中的該摻雜區域露出。
於部分實施方式中，該摻雜區域以及該基板是相反的導電型態。
本揭露的部分實施方式提供了一種影像感測裝置，包含基板、複數個感光畫素、內連接結構、介電質層以及擋光元件。感光畫素位於基板中。內連接結構，位於該基板的一第一側上。介電質層，位於該基板的一第二側上，其中該基板的該第二側相對於該基板的該第一側。擋光元件具有一第一部分延伸於該介電質層的一上表面上以及一第二部分延伸於該介電質層中，其中該擋光元件的該第二部分橫向地環繞該些感光畫素。
於部分實施方式中，影像感測裝置更包含網格結構，從該擋光元件延伸至該些感光畫素上。
於部分實施方式中，影像感測裝置更包含一摻雜區域，位於該基板中，且從一上視圖看平行於該擋光元件的該第二部分延伸。
以上概述多個實施方式之特徵，該技術領域具有通常知識者可較佳地了解本揭露之多個態樣。該技術領域具有通常知識者應了解，可將本揭露作為設計或修飾其他製程或結構的基礎，以實行實施方式中提到的相同的目的以及/或達到相同的好處。該技術領域具有通常知識者也應了解，這些相等的結構並未超出本揭露之精神與範圍，且可以進行各種改變、替換、轉化，在此，本揭露精神與範圍 涵蓋這些改變、替換、轉化。
100:影像感測裝置
102:像素陣列區域
104:黑階校正區域
110:基板
110A:表面
110B:表面
110D:摻雜區域
120:感光像素
120A:感光像素
120B:感光像素
132:隔離結構
150:內連接結構
152:層間介電質層
154:金屬間介電質層
160:介電質層
160I:隔離結構
160T1:凹槽
170:擋光層
170O1:開口
170O2:開口
172:擋光網格
174:擋光元件
174U:部分
174E:擋光結構
174EW1:內壁
174EW2:外壁
W1:寬度
PV:像素高度

Claims (10)

  1. 一種製造影像感測裝置的方法，包含：在一基板中形成複數個感光畫素以及複數個參考感光畫素，其中該些參考感光畫素位在該些感光畫素周圍；在該基板上，沉積一介電質層；蝕刻該介電質層，在該介電質層中造成一第一凹槽，該第一凹槽橫向地環繞該些感光畫素；以及在該第一凹槽中，形成一擋光結構，而使該擋光結構橫向地環繞該些感光畫素，其中該擋光結構重疊該些參考感光畫素。
  2. 如請求項1所述之方法，其中蝕刻該介電質層使得該第一凹槽中該基板的一部分露出。
  3. 如請求項1所述之方法，其中形成該擋光結構使得該擋光結構的一上表面高於該基板的一上表面。
  4. 如請求項1所述之方法，其中形成該擋光結構包含：在該介電質層上以及該第一凹槽中，沉積一金屬層；以及圖案化該金屬層，以形成該擋光結構。
  5. 如請求項1所述之方法，更包含：在沉積該介電質層之前，在該基板中蝕刻一第二凹槽，其 中沉積該介電質層使得該介電質層填滿該基板中的該第二凹槽。
  6. 一種製造影像感測裝置的方法，包含：在一基板中，經由該基板的一前表面，形成複數個感光畫素；在該基板中，形成一摻雜區域，其中該摻雜區域橫向地環繞該基板的該些感光畫素；在該基板的一後表面上，沉積一介電質層，其中該基板的該後表面相對於該基板的該前表面；蝕刻該介電質層，造成一第一凹槽，該第一凹槽重疊該摻雜區域；以及在該第一凹槽中，形成一擋光結構。
  7. 如請求項6所述之方法，其中該摻雜區域以及該基板是相反的導電型態。
  8. 一種影像感測裝置，包含：一基板，包含一像素陣列區域以及一黑階校正區域，其中該黑階校正區域環繞該像素陣列區域；複數個感光畫素，位於該基板的該像素陣列區域中；複數個參考感光畫素，位於該基板的該黑階校正區域中；一內連接結構，位於該基板的一第一側上；一介電質層，位於該基板的一第二側上，其中該基板的該 第二側相對於該基板的該第一側；以及一擋光元件，具有一第一部分延伸於該介電質層的一上表面上以及一第二部分延伸於該介電質層中，其中該擋光元件的該第一部分覆蓋該基板的該黑階校正區域，該擋光元件的該第二部分橫向地環繞該些感光畫素。
  9. 如請求項8所述之影像感測裝置，更包含：一網格結構，從該擋光元件延伸至該些感光畫素上。
  10. 如請求項8所述之影像感測裝置，更包含：一摻雜區域，位於該基板中，且從一上視圖看平行於該擋光元件的該第二部分延伸。
TW110102013A 2020-01-21 2021-01-19 影像感測裝置以及其製造方法 TWI771875B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062963913P 2020-01-21 2020-01-21
US62/963,913 2020-01-21
US17/010,717 2020-09-02
US17/010,717 US11810933B2 (en) 2020-01-21 2020-09-02 Image sensor device and fabrication method thereof

Publications (2)

Publication Number Publication Date
TW202131507A TW202131507A (zh) 2021-08-16
TWI771875B true TWI771875B (zh) 2022-07-21

Family

ID=76856414

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102013A TWI771875B (zh) 2020-01-21 2021-01-19 影像感測裝置以及其製造方法

Country Status (3)

Country Link
US (2) US11810933B2 (zh)
CN (1) CN113224091A (zh)
TW (1) TWI771875B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220045643A (ko) * 2020-10-06 2022-04-13 삼성전자주식회사 이미지 센서

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200623439A (en) * 2004-12-28 2006-07-01 Shih-Hsien Tseng Low noise thin photo detector device and fabrication method thereof
TW200913247A (en) * 2007-09-06 2009-03-16 Dongbu Hitek Co Ltd Image sensor and manufacturing method thereof
TW201338140A (zh) * 2012-03-08 2013-09-16 Taiwan Semiconductor Mfg 半導體結構與其製法
US20180033820A1 (en) * 2014-04-25 2018-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Image Sensor Device Having Back Side Illuminated Image Sensors with Embedded Color Filters
US20180040651A1 (en) * 2016-08-04 2018-02-08 Powerchip Technology Corporation Image sensor and related fabrication method
TW201916389A (zh) * 2017-09-28 2019-04-16 台灣積體電路製造股份有限公司 半導體影像感測裝置及其形成方法
US20190148431A1 (en) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Light blocking layer for image sensor device
TW201924036A (zh) * 2017-11-15 2019-06-16 台灣積體電路製造股份有限公司 影像感測裝置及其形成方法
TW201926660A (zh) * 2017-12-07 2019-07-01 晶相光電股份有限公司 影像感測裝置
US20190378863A1 (en) * 2018-06-12 2019-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4935838B2 (ja) * 2009-03-06 2012-05-23 ソニー株式会社 固体撮像素子及びその製造方法、電子機器
US9232162B2 (en) * 2011-11-08 2016-01-05 Semiconductor Components Industries, Llc Optical isolation of optically black pixels in image sensors
JP2019012739A (ja) * 2017-06-29 2019-01-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
KR102534249B1 (ko) * 2018-01-12 2023-05-18 삼성전자주식회사 이미지 센서
JP2019126013A (ja) * 2018-01-19 2019-07-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP7182968B2 (ja) * 2018-09-12 2022-12-05 キヤノン株式会社 光電変換装置および機器
US11244978B2 (en) * 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
CN109285854A (zh) * 2018-11-20 2019-01-29 德淮半导体有限公司 图像传感器及其制造方法以及成像装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200623439A (en) * 2004-12-28 2006-07-01 Shih-Hsien Tseng Low noise thin photo detector device and fabrication method thereof
TW200913247A (en) * 2007-09-06 2009-03-16 Dongbu Hitek Co Ltd Image sensor and manufacturing method thereof
TW201338140A (zh) * 2012-03-08 2013-09-16 Taiwan Semiconductor Mfg 半導體結構與其製法
US20180033820A1 (en) * 2014-04-25 2018-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Image Sensor Device Having Back Side Illuminated Image Sensors with Embedded Color Filters
US20180040651A1 (en) * 2016-08-04 2018-02-08 Powerchip Technology Corporation Image sensor and related fabrication method
TW201916389A (zh) * 2017-09-28 2019-04-16 台灣積體電路製造股份有限公司 半導體影像感測裝置及其形成方法
US20190148431A1 (en) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Light blocking layer for image sensor device
TW201924036A (zh) * 2017-11-15 2019-06-16 台灣積體電路製造股份有限公司 影像感測裝置及其形成方法
TW201926660A (zh) * 2017-12-07 2019-07-01 晶相光電股份有限公司 影像感測裝置
US20190378863A1 (en) * 2018-06-12 2019-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor

Also Published As

Publication number Publication date
CN113224091A (zh) 2021-08-06
US20210225916A1 (en) 2021-07-22
US11810933B2 (en) 2023-11-07
TW202131507A (zh) 2021-08-16
US20220367549A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US11916091B2 (en) BSI image sensor and method of forming same
US11735619B2 (en) Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US11495632B2 (en) Back side illuminated image sensor with deep trench isolation structures and self-aligned color filters
US8187909B2 (en) Backside illuminated image sensor having deep light reflective trenches
US9704904B2 (en) Deep trench isolation structures and methods of forming same
KR102456271B1 (ko) 후면 정렬 마크가 있는 bsi 칩
TWI714329B (zh) 半導體結構及其形成方法
US20230261023A1 (en) Image sensor device
CN105789228A (zh) 半导体结构及其制造方法
KR20190062128A (ko) 패드 구조물을 갖는 이미지 센서
TWI817161B (zh) 影像感測器、半導體裝置及其製造方法
US20220367549A1 (en) Image sensor device
TWI717795B (zh) 影像感測器及其形成方法
US11948962B2 (en) Charge release layer to remove charge carriers from dielectric grid structures in image sensors
KR20100040034A (ko) 이미지센서의 제조방법