KR102534249B1 - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR102534249B1
KR102534249B1 KR1020180004541A KR20180004541A KR102534249B1 KR 102534249 B1 KR102534249 B1 KR 102534249B1 KR 1020180004541 A KR1020180004541 A KR 1020180004541A KR 20180004541 A KR20180004541 A KR 20180004541A KR 102534249 B1 KR102534249 B1 KR 102534249B1
Authority
KR
South Korea
Prior art keywords
light blocking
semiconductor substrate
light
region
optical black
Prior art date
Application number
KR1020180004541A
Other languages
English (en)
Other versions
KR20190086246A (ko
Inventor
노현필
이창근
유제원
이강선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180004541A priority Critical patent/KR102534249B1/ko
Priority to US16/114,453 priority patent/US10804304B2/en
Priority to SG10201807792SA priority patent/SG10201807792SA/en
Priority to CN201910004072.6A priority patent/CN110034139B/zh
Priority to EP19150278.0A priority patent/EP3511983A3/en
Priority to JP2019000189A priority patent/JP7265869B2/ja
Publication of KR20190086246A publication Critical patent/KR20190086246A/ko
Priority to KR1020230052985A priority patent/KR102619670B1/ko
Application granted granted Critical
Publication of KR102534249B1 publication Critical patent/KR102534249B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 센서가 개시된다. 이미지 센서는, 화소 영역과 옵티컬 블랙 영역을 포함하는 반도체 기판; 상기 화소 영역에 배치되는 복수의 광전 변환 영역; 상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조; 상기 옵티컬 블랙 영역 상에 배치되며, 상기 반도체 기판의 후면 상에 배치되는 차광층; 및 상기 화소 영역과 상기 옵티컬 블랙 영역 사이에서 상기 반도체 기판을 관통하며, 상기 차광층과 연결되는 제1 차광벽 구조물(shield wall structure);을 포함한다.

Description

이미지 센서{Image sensors}
본 발명의 기술적 사상은 이미지 센서에 관한 것으로, 더욱 상세하게는, 포토다이오드(photodiode)를 포함하는 이미지 센서에 관한 것이다.
이미지 센서는 광학 이미지 신호를 전기 신호로 변환시키는 장치이다. 이미지 센서는 입사되는 빛을 수광하여 전기 신호로 전환하며 복수의 포토다이오드 영역을 포함하는 화소 영역(pixel region)과, 암전류에 의한 노이즈 신호를 제거하기 위한 기준 픽셀을 포함하는 옵티컬 블랙 영역(optical black region)을 포함한다. 이미지 센서의 집적도가 증가됨에 따라 복수의 포토다이오드 영역 각각의 크기가 작아지고 옵티컬 블랙 영역의 면적 또한 작아짐에 따라, 옵티컬 블랙 영역에 원치 않는 빛의 침투가 발생하는 문제가 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 옵티컬 블랙 영역으로의 원치 않는 빛의 침투를 방지하여, 옵티컬 블랙 영역의 노이즈 신호의 변동을 감소시킬 수 있는 이미지 센서를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 이미지 센서는, 화소 영역과 옵티컬 블랙 영역을 포함하는 반도체 기판; 상기 화소 영역에 배치되는 복수의 광전 변환 영역; 상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조; 상기 옵티컬 블랙 영역에 배치되며, 상기 반도체 기판의 후면 상에 배치되는 차광층; 및 상기 화소 영역과 상기 옵티컬 블랙 영역 사이에서 상기 반도체 기판을 관통하며, 상기 차광층과 연결되는 제1 차광벽 구조물(shield wall structure);을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 이미지 센서는, 화소 영역과, 옵티컬 블랙 영역과, 상기 화소 영역과 상기 옵티컬 블랙 영역 사이의 더미 화소 영역을 포함하는 반도체 기판; 상기 화소 영역에 배치되는 복수의 광전 변환 영역; 상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조; 상기 옵티컬 블랙 영역에 배치되며, 상기 반도체 기판의 후면 상에 배치되는 차광층; 및 상기 더미 화소 영역에서 상기 반도체 기판을 관통하며, 상기 차광층과 연결되는 적어도 하나의 제1 차광벽 구조물;을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 이미지 센서는, 화소 영역과, 옵티컬 블랙 영역과, 상기 화소 영역과 상기 옵티컬 블랙 영역 사이의 더미 화소 영역을 포함하는 반도체 기판; 상기 화소 영역에 배치되는 복수의 광전 변환 영역; 상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조; 상기 옵티컬 블랙 영역 및 상기 더미 화소 영역의 적어도 일부분 상에 배치되며, 상기 반도체 기판의 후면 상에 배치되는 차광층; 및 상기 더미 화소 영역에서 상기 반도체 기판을 관통하며, 상기 차광층과 수직 오버랩되는 제1 차광벽 구조물;을 포함한다.
본 발명의 기술적 사상에 따르면, 화소 영역과 옵티컬 블랙 영역 사이의 더미 화소 영역에는 반도체 기판을 관통하며 차광벽 금속층을 포함하는 제1 차광벽 구조물이 배치될 수 있다. 따라서, 화소 영역을 경유한 옵티컬 블랙 영역으로의 원치 않는 빛의 침투를 방지할 수 있고, 이에 따라 옵티컬 블랙 영역의 노이즈 신호의 변동이 감소될 수 있다.
도 1은 예시적인 실시예들에 따른 이미지 센서를 나타내는 레이아웃도이다.
도 2는 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도로서, 도 1의 II-II' 부분의 단면도이다.
도 3은 도 2의 III 부분의 확대도이다.
도 4는 도 2의 IV 부분의 확대도이다.
도 5는 예시적인 실시예들에 따른 이미지 센서를 나타내는 레이아웃도이다.
도 6은 도 5의 VI-VI' 부분의 단면도이다.
도 7은 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 8은 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 9는 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 10은 예시적인 실시예들에 따른 이미지 센서를 나타내는 레이아웃도이다.
도 11은 예시적인 실시예들에 따른 이미지 센서를 나타내는 레이아웃도이다.
도 12는 예시적인 실시예들에 따른 이미지 센서를 나타내는 레이아웃도이다.
도 13은 예시적인 실시예들에 따른 이미지 센서를 나타내는 레이아웃도이다.
도 14는 예시적인 실시예들에 따른 이미지 센서를 나타내는 단면도이다.
도 15 내지 도 21은 예시적인 실시예들에 따른 이미지 센서의 제조 방법을 나타내는 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 예시적인 실시예들에 따른 이미지 센서(100)를 나타내는 레이아웃도이다. 도 2는 예시적인 실시예들에 따른 이미지 센서(100)를 나타내는 단면도로서, 도 1의 II-II' 부분의 단면도이다. 도 3은 도 2의 III 부분의 확대도이고, 도 4는 도 2의 IV 부분의 확대도이다. 도 1에는 편의상 이미지 센서(100)의 일부 구성, 예를 들어 차광층(160) 등이 생략되어 도시된다.
도 1 내지 도 4를 참조하면, 이미지 센서(100)는 화소 영역(APR), 더미 화소 영역(DR), 옵티컬 블랙 영역(OBR), 및 주변 영역(PR)을 포함할 수 있다.
화소 영역(APR)은 복수의 광전 변환 영역(120)을 포함할 수 있고, 옵티컬 블랙 영역(OBR)은 화소 영역(APR)의 적어도 일 측 상에 배치될 수 있으며, 화소 영역(APR)과 옵티컬 블랙 영역(OBR) 사이에는 더미 화소 영역(DR)이 배치될 수 있다. 주변 영역(PR)은 화소 영역(APR) 및 옵티컬 블랙 영역(OBR)을 둘러싸도록 배치될 수 있다.
화소 영역(APR)은 반도체 기판(110) 상에서 임의의 형상을 갖도록 배열될 수 있다. 예를 들어, 도 1에 도시된 것과 같이 화소 영역(APR)에서, 복수의 광전 변환 영역(120)이 반도체 기판(110)의 상면에 평행한 제1 방향(예를 들어, 도 1의 X 방향)과, 상기 제1 방향에 수직하여 반도체 기판(110)의 상면에 평행한 제2 방향(예를 들어, 도 1의 Y 방향)을 따라 열과 행을 이루며 매트릭스 형상으로 배열될 수 있다.
옵티컬 블랙 영역(OBR)은 더미 화소 영역(DR)을 사이에 두고 화소 영역(APR)의 양 측에 배치될 수 있다. 옵티컬 블랙 영역(OBR)은 반도체 기판(110) 상에서 제2 방향(도 1의 Y 방향)을 따라 연장될 수 있고, 더미 화소 영역(DR) 또한 제2 방향을 따라 연장될 수 있다. 더미 화소 영역(DR)에는 제1 차광벽 구조물(shield wall structure)(150)이 제2 방향을 따라 연장될 수 있다. 따라서, 평면적으로 제1 차광벽 구조물(150)이 옵티컬 블랙 영역(OBR)과 화소 영역(APR) 사이에서 옵티컬 블랙 영역(OBR)의 제2 방향을 따른 길이와 실질적으로 동일한 길이로 연장될 수 있다.
주변 영역(PR)에는 주변 회로 영역(PCR)과 도전 패드(174)가 배치될 수 있다. 주변 회로 영역(PCR)은 평면적으로 화소 영역(APR)의 일 측 상에 배치된 것으로 예시적으로 도시되었지만, 이에 한정되는 것은 아니고 화소 영역(APR) 및 옵티컬 블랙 영역(OBR)의 전체를 둘러싸도록 배치될 수도 있다. 도전 패드(174)는 주변 영역(PR)의 에지 부분에서 반도체 기판(110) 상에 배치될 수 있다.
반도체 기판(110)은 서로 반대되는 전면(110F) 및 후면(110B)을 포함할 수 있다. 여기서는, 편의상 상부에 컬러필터(184)가 배치되는 반도체 기판(110)의 표면을 후면(110B)으로, 후면(110B)에 반대되는 면을 전면(110F)으로 지칭하였다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 예시적인 실시예들에 있어서, 반도체 기판(110)은 P 형 반도체 기판을 포함할 수 있다. 예를 들면, 반도체 기판(110)은 P형 실리콘 기판으로 이루어질 수 있다. 예시적인 실시예들에서, 반도체 기판(110)은 P 형 벌크 기판과 그 위에 성장된 P 형 또는 N 형 에피층을 포함할 수 있다. 다른 실시예들에서, 반도체 기판(110)은 N 형 벌크 기판과, 그 위에 성장된 P 형 또는 N 형 에피층을 포함할 수 있다. 또는, 반도체 기판(110)은 유기(organic) 플라스틱 기판으로 이루어질 수 있다.
화소 영역(APR)에서 반도체 기판(110) 내에 복수의 광전 변환 영역(120)이 배치될 수 있다. 복수의 광전 변환 영역(120)은 각각 포토다이오드 영역(122)과, 웰 영역(PW)을 포함할 수 있다.
복수의 광전 변환 영역(120) 사이에는 소자 분리 영역(124)이 배치될 수 있다. 소자 분리 영역(124)은 매트릭스 형태로 배열된 복수의 광전 변환 영역(120) 각각 사이에 배치되며, 평면도에서 그리드 또는 메쉬 형상을 가질 수 있다. 소자 분리 영역(124)은 반도체 기판(110)을 부분적으로 관통하는 소자 분리 트렌치(124T) 내부에 형성될 수 있다. 예시적인 실시예에서, 복수의 소자 분리 영역(124)은 매트릭스 형태로 배열된 복수의 광전 변환 영역(120) 각각 사이에 배치되며, 평면도에서 그리드 또는 메쉬 형상으로 배열될 수 있다.
예시적인 실시예들에서, 소자 분리 영역(124)은 소자 분리 트렌치(124T) 내부에 콘포말하게 형성되는 후면 절연층(backside insulation layer)(124I)과, 후면 절연층(124I) 상에서 소자 분리 트렌치(124T) 내부를 채우는 매립 절연층(buried insulation layer)(126)을 포함할 수 있다. 예시적인 실시예들에서, 후면 절연층(124I)은 하프늄 산화물, 알루미늄 산화물, 탄탈륨 산화물 등과 같은 금속 산화물을 포함할 수 있다. 이러한 경우에, 후면 절연층(124I)은 음의 고정 전하층(negative fixed charge layer)으로 작용할 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 다른 실시예들에서, 후면 절연층(124I)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다. 매립 절연층(126)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다.
도 2에 예시적으로 도시된 바와 같이, 후면 절연층(124I)과 매립 절연층(126)은 소자 분리 트렌치(124T) 내부로부터 반도체 기판(110)의 후면(110B) 상으로 연장될 수 있다. 예를 들어, 후면 절연층(124I)이 소자 분리 트렌치(124T) 내벽 및 반도체 기판(110)의 후면(110B) 상에 콘포말하게 형성되고, 매립 절연층(126)은 후면 절연층(124I) 상에서 반도체 기판(110)의 후면(110B) 전체를 커버할 수 있다.
다른 실시예들에서, 후면 절연층(124I)이 소자 분리 트렌치(124T) 내부를 채우도록 충분히 두꺼운 두께로 형성될 수 있다. 이러한 경우에 매립 절연층(126)은 소자 분리 트렌치(124T) 내부에 형성되지 않고 반도체 기판(110)의 후면(110B) 상의 후면 절연층(124I)을 커버하도록 형성될 수 있다.
반도체 기판(110)의 전면(110F) 상에는 제1 내부 배선 구조(130)가 배치될 수 있다. 제1 내부 배선 구조(130)는 복수의 층들의 적층 구조로 형성될 수 있다. 제1 내부 배선 구조(130)는 폴리실리콘, 금속, 금속 실리사이드, 금속 질화물, 또는 금속 함유막 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 내부 배선 구조(130)는 텅스텐, 알루미늄, 구리, 텅스텐 실리사이드, 티타늄 실리사이드, 텅스텐 질화물, 티타늄 질화물, 도핑된 폴리실리콘 등을 포함할 수 있다.
도 3에 예시적으로 도시된 바와 같이, 반도체 기판(110)의 전면(110F) 상에는 활성 영역(112) 및 플로팅 확산 영역(floating diffusion region)(FD)을 정의하는 소자 분리막(STI)이 형성될 수 있다. 반도체 기판(110)의 전면(110F) 상에는 복수의 트랜지스터들을 구성하는 게이트 전극들(도시 생략)이 형성될 수 있고, 제1 내부 배선 구조(130)는 상기 게이트 전극들 또는 활성 영역(112)과 전기적으로 연결될 수 있다. 상기 게이트 전극들은 제1 층간 절연막(134)에 의해 커버될 수 있다.
예를 들어, 상기 복수의 트랜지스터들은 광전 변환 영역(120)에서 생성된 전하를 플로팅 확산 영역(FD)에 전송하도록 구성되는 전송 트랜지스터(TG), 상기 플로팅 확산 영역(FD)에 저장되어 있는 전하를 주기적으로 리셋시키도록 구성되는 리셋 트랜지스터(도시 생략), 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며 상기 플로팅 확산 영역(FD)에 충전된 전하에 따른 신호를 버퍼링하도록 구성되는 드라이브 트랜지스터(도시 생략), 및 화소 영역(APR)을 선택하기 위한 스위칭 및 어드레싱 역할을 하는 선택 트랜지스터(도시 생략)를 포함할 수 있다. 그러나, 상기 복수의 트랜지스터들이 이에 한정되는 것은 아니다.
화소 영역(APR)에서 매립 절연층(126) 상에는 가이드 패턴(162)이 형성될 수 있다. 평면적으로 가이드 패턴(162)은 그리드 형상 또는 메쉬 형상을 가질 수 있다. 가이드 패턴(162)은 하나의 광전 변환 영역(120)으로 경사각을 가지며 입사하는 빛이 인접한 광전 변환 영역(120) 내로 진입하는 것을 방지할 수 있다. 가이드 패턴(162)은 예를 들어, 텅스텐, 알루미늄, 티타늄, 루테늄, 코발트, 니켈, 구리, 금, 은, 또는 백금 중 적어도 하나의 금속 물질을 포함할 수 있다.
반도체 기판(110)의 후면(110B) 상에는 매립 절연층(126)과 가이드 패턴(162)을 커버하는 패시베이션층(182)이 배치될 수 있고, 패시베이션층(182) 상에 컬러필터(184)와 마이크로렌즈(186)가 배치될 수 있다. 선택적으로, 반도체 기판(110)의 전면(110F) 상에는 지지 기판(188)이 배치될 수 있다.
옵티컬 블랙 영역(OBR)은 화소 영역(APR)의 일 측 상에 배치될 수 있다. 옵티컬 블랙 영역(OBR)은 화소 영역(APR)과 유사한 구조로 형성될 수 있다. 예를 들어, 옵티컬 블랙 영역(OBR)에는 반도체 기판(110)을 부분적으로 관통하는 소자 분리 영역(124)이 배치될 수 있고, 소자 분리 영역(124)은 반도체 기판(110)을 부분적으로 관통하는 소자 분리 트렌치(124T)와, 소자 분리 트렌치(124T)의 내벽 상의 후면 절연층(124I)과, 소자 분리 트렌치(124T) 내부를 채우는 매립 절연층(126)을 포함할 수 있다. 도 2에는 화소 영역(APR)에서 광전 변환 영역(120) 내에 형성되는 것과 같은 포토다이오드 영역(122)이 옵티컬 블랙 영역(OBR)에는 형성되지 않은 것이 예시적으로 도시되었다. 그러나 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 도 2에 도시된 것과는 달리 옵티컬 블랙 영역(OBR)에서 반도체 기판(110) 내에 포토다이오드 영역(도시 생략)이 형성될 수도 있다.
옵티컬 블랙 영역(OBR)에서 반도체 기판(110)의 후면(110B) 상에는 차광층(160)이 배치될 수 있다. 차광층(160)은 예를 들어, 텅스텐, 알루미늄, 티타늄, 루테늄, 코발트, 니켈, 구리, 금, 은, 또는 백금 중 적어도 하나의 금속 물질을 포함할 수 있다. 차광층(160)은 매립 절연층(126) 상에서 옵티컬 블랙 영역(OBR)의 전체 면적을 커버하도록 배치될 수 있다. 차광층(160) 상에는 패시베이션층(182)이 배치될 수 있다.
옵티컬 블랙 영역(OBR)은 화소 영역(APR)에 대한 기준 화소로 기능할 수 있고, 암신호를 자동으로 보정하기 위한 기능을 수행할 수 있다. 예를 들어, 차광층(160)이 옵티컬 블랙 영역(OBR)에서 기준 화소 내에 빛이 입사되는 것을 차단할 수 있다. 빛이 차단된 기준 화소 내에서 발생할 수 있는 기준 전하량을 측정하고, 이를 화소 영역(APR)으로부터 발생된 센싱 전하량과 비교함에 의해, 화소 영역(APR)으로부터 입력되는 광 신호를 상기 센싱 전하량과 상기 기준 전하량의 차이로부터 산출할 수 있다.
옵티컬 블랙 영역(OBR)과 화소 영역(APR) 사이에는 더미 화소 영역(DR)이 배치될 수 있다. 더미 화소 영역(DR)은 화소 영역(APR) 상의 컬러필터(184) 형성 공정에서 패터닝 불량이 발생하는 것을 방지하는 한편, 옵티컬 블랙 영역(OBR)으로 빛이 침투하는 것을 방지하기 위한 영역일 수 있다.
제1 차광벽 구조물(150)은 더미 화소 영역(DR)에 배치될 수 있다. 제1 차광벽 구조물(150)은 반도체 기판(110)을 완전히 관통할 수 있고, 예를 들어 반도체 기판(110)의 후면(110B)으로부터 전면(110F)까지 연속적으로 연장될 수 있다. 차광층(160)은 옵티컬 블랙 영역(OBR)으로부터 더미 화소 영역(DR)까지 연장되어 제1 차광벽 구조물(150)과 연결될 수 있다.
제1 차광벽 구조물(150)은 반도체 기판(110)을 관통하는 제1 차광 트렌치(150T) 내벽 상의 차광벽 절연층(152)과, 차광벽 절연층(152) 상에서 제1 차광 트렌치(150T) 내부를 채우는 차광벽 금속층(154)을 포함할 수 있다.
도 4에 예시적으로 도시된 것과 같이, 제1 차광 트렌치(150T)는 반도체 기판(110)을 완전히 관통하며, 제2 방향(Y 방향)을 따라 연장될 수 있다. 제1 차광 트렌치(150T)는 반도체 기판(110)의 후면(110B)과 동일한 레벨에서 제1 방향(X 방향)을 따라 제1 폭(150W1)을 가지고, 반도체 기판(110)의 전면(110F)과 동일한 레벨에서 제2 폭(150W2)을 가지며, 제1 폭(150W1)이 제2 폭(150W2)보다 더 클 수 있다. 즉, 제1 차광벽 구조물(150)은 반도체 기판(110)의 후면(110B)과 동일한 레벨에서 제1 방향(X 방향)을 따라 제1 폭(150W1)을 가지고 반도체 기판(110)의 전면(110F)과 동일한 레벨에서 제1 폭(150W2) 보다 작은 제2 폭(150W2)을 가질 수 있다.
차광벽 절연층(152)은 제1 차광 트렌치(150T) 내벽 상에 콘포말하게 형성되고, 제1 차광 트렌치(150T)의 바닥부에서 제1 층간 절연막(134)과 접촉할 수 있다. 차광벽 절연층(152)은 반도체 기판(110)의 후면(110B) 상으로 연장되어 후면(110B) 상에 배치되는 후면 절연층(124I)과 연결되며, 후면 절연층(124I)과 연속적인 물질층으로 형성될 수 있다.
예시적인 실시예들에서, 차광벽 절연층(152)은 하프늄 산화물, 알루미늄 산화물, 탄탈륨 산화물 등과 같은 금속 산화물을 포함할 수 있다. 다른 실시예들에서, 차광벽 절연층(152)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 차광벽 절연층(152)은 후면 절연층(124I)과 동일한 물질을 포함할 수 있고, 예를 들어 후면 절연층(124I)과 동일한 형성 공정에서 형성될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니며 후면 절연층(124I)과 차광벽 절연층(152)은 서로 다른 물질로 형성될 수도 있다.
차광벽 금속층(154)은 제1 차광 트렌치(150T) 내부를 채우며, 차광층(160)과 접촉할 수 있다. 차광벽 금속층(154)은 텅스텐, 알루미늄, 티타늄, 루테늄, 코발트, 니켈, 구리, 금, 은, 또는 백금 중 적어도 하나의 금속 물질을 포함할 수 있다. 예시적인 실시예들에서, 차광벽 금속층(154)은 차광층(160)과 동일한 물질을 포함할 수 있고, 차광층(160)과 동일한 형성 공정에서 형성될 수 있다. 예를 들어, 차광벽 금속층(154)은 차광층(160)과 연속적인 물질층으로서 형성되거나 일체로 형성될 수 있다. 다른 실시예들에 있어서, 차광벽 금속층(154)은 차광층(160)과 다른 물질을 포함할 수도 있다.
도 1에 예시적으로 도시된 바와 같이, 옵티컬 블랙 영역(OBR)은 화소 영역(APR)의 양 측에 배치되고, 옵티컬 블랙 영역(OBR)과 화소 영역(APR) 사이에서 제1 차광벽 구조물(150)은 더미 화소 영역(DR)의 제2 방향(Y 방향)을 따른 길이와 실질적으로 동일한 길이를 가지며 제2 방향(Y 방향)을 따라 연장될 수 있다. 또한 제1 차광벽 구조물(150)은 종방향을 따라 연장되며(즉, 제2 방향을 따라 연장되며) 화소 영역(APR)을 마주보는 제1 측면(150S1)과, 제1 측면(150S1)과 반대되며 옵티컬 블랙 영역(OBR)을 마주보는 제2 측면(150S2)을 가질 수 있다.
제1 차광벽 구조물(150)이 반도체 기판(110)의 후면(110B)으로부터 전면(110F)까지 연속적으로 연장되며, 제1 차광벽 구조물(150)이 차광층(160)과 동일한 금속 물질을 포함함에 따라 화소 영역(APR)으로부터 원치 않는 미광(stray light)이 옵티컬 블랙 영역(OBR)으로 침투하는 것을 방지할 수 있다. 예를 들어, 화소 영역(APR)으로 경사진 각도로 입사하는 장파장의 빛이 제1 차광벽 구조물(150)의 제1 측면(150S1)에 의해 차단될 수 있고, 이에 따라 옵티컬 블랙 영역(OBR)으로의 원치 않는 빛의 침투 또는 빛샘이 방지될 수 있다. 또한, 화소 영역(APR)에서 흡수된 빛에 의하여 생성된 전자가 제1 차광벽 구조물(150)의 제1 측면(150S1)에 의해 차단될 수 있고, 이에 따라 옵티컬 블랙 영역(OBR)에 암전류 신호가 축적되는 문제를 방지할 수 있다.
한편, 화소 영역(APR)에 인접한 더미 화소 영역(DR)에서 패시베이션층(182) 상에는 컬러필터(184)와 마이크로렌즈(186)가 배치될 수 있다. 이에 따라 화소 영역(APR)과 옵티컬 블랙 영역(OBR) 사이의 패시베이션층(182)의 높이 차이에 의해 발생할 수 있는 화소 영역(APR)에서의 컬러필터(184)의 패터닝 불량이 방지될 수 있다.
주변 영역(PR)에는 반도체 기판(110)을 관통하는 관통 비아 트렌치(172T)가 배치되고, 관통 비아 트렌치(172T) 내에 제1 내부 배선 구조(130)와 전기적으로 연결되는 관통 비아(172)가 배치될 수 있고, 관통 비아(172) 상에는 도전 패드(174)가 배치될 수 있다. 패드 분리 영역(128)은 반도체 기판(110)을 관통하여 관통 비아(172)와 도전 패드(174)를 둘러싸도록 배치될 수 있다. 패드 분리 영역(128)은 반도체 기판(110)을 관통하는 패드 분리 트렌치(128T) 내벽 상에 형성된 후면 절연층(124I)과, 후면 절연층(124I) 상에서 패드 분리 트렌치(128T) 내부를 채우는 매립 절연층(126)을 포함할 수 있다. 패드 분리 영역(128)에 의해 관통 비아(172) 또는 도전 패드(174)가 옵티컬 블랙 영역(OBR) 또는 화소 영역(APR)의 반도체 기판(110) 부분과 전기적으로 절연될 수 있다.
도 2에는 관통 비아(172) 상에 도전 패드(174)가 배치되며, 도전 패드(174)와 관통 비아(172)가 수직으로 오버랩되는(또는 제3 방향(Z 방향)을 따라 오버랩되는) 것이 예시적으로 도시되었다. 그러나, 도 2에 도시된 것과는 달리, 관통 비아(172)와 도전 패드(174)가 수직으로 오버랩되지 않고, 반도체 기판(110)의 후면(110B) 상에 관통 비아(172)와 도전 패드(174) 사이를 전기적으로 연결하는 도전층(도시 생략)이 더 형성될 수도 있다. 또한 도전 패드(174) 상에는 외부 접속 단자(도시 생략)가 배치될 수 있고, 상기 외부 접속 단자를 통해 제1 내부 배선 구조(130)까지 이미지 신호, 제어 신호, 또는 전원 전압 등이 제공 또는 전달될 수 있다.
예시적인 실시예에 따른 이미지 센서(100)에 따르면, 더미 화소 영역(DR) 내에서 제1 차광벽 구조물(150)이 반도체 기판(110)의 후면(110B)으로부터 전면(110F)까지 연속적으로 연장됨에 따라 화소 영역(APR)으로부터 원치 않는 미광 또는 전자가 옵티컬 블랙 영역(OBR)으로 침투하는 것을 방지할 수 있다. 따라서, 옵티컬 블랙 영역(OBR)에 암전류 신호가 축적되는 것을 방지하여, 이미지 센서(100)의 노이즈 신호의 변동이 감소될 수 있다.
도 5는 예시적인 실시예들에 따른 이미지 센서(100A)를 나타내는 레이아웃도이다. 도 6은 도 5의 VI-VI' 부분의 단면도이다. 도 5 및 도 6에서, 도 1 내지 도 4에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 5 및 도 6을 참조하면, 예시적인 실시예들에 따른 이미지 센서(100A)에서, 옵티컬 블랙 영역(OBR)과 화소 영역(APR) 사이의 더미 화소 영역(DR1)에는 한 쌍의 제1 차광벽 구조물(150A)이 배치될 수 있다. 한 쌍의 제1 차광벽 구조물(150A)은 소정의 간격으로 이격될 수 있고, 더미 화소 영역(DR1)의 제2 방향을 따른 연장 길이 전체에 걸쳐 제2 방향(Y 방향)을 따라 연장될 수 있다. 더미 화소 영역(DR1)에서 차광층(160)은 한 쌍의 제1 차광벽 구조물(150A)과 수직으로 오버랩되도록 배치될 수 있다.
예시적인 실시예들에서, 반도체 기판(110)은 주변 영역(PR)과 옵티컬 블랙 영역(OBR) 사이에 형성되는 가드링 영역(DR2)을 더 포함할 수 있다. 가드링 영역(DR2)은 옵티컬 블랙 영역(OBR)에 인접하여 제2 방향(Y 방향)을 따라 연장될 수 있다. 가드링 영역(DR2) 내에는 제2 차광벽 구조물(156)이 제2 방향을 따라 연장될 수 있다. 제2 차광벽 구조물(156)은 한 쌍의 제1 차광벽 구조물(150A) 중 하나와 유사한 구조로 형성될 수 있다. 즉, 제2 차광벽 구조물(156)은 반도체 기판(110)을 관통하는 제2 차광 트렌치(156T)의 내벽 상에 배치되는 차광벽 절연층(152)과, 차광벽 절연층(152) 상에서 제2 차광 트렌치(156T) 내부를 채우는 차광벽 금속층(154)을 포함할 수 있다.
제2 차광벽 구조물(156)은 옵티컬 블랙 영역(OBR)과 도전 패드(174) 사이에 형성되거나 옵티컬 블랙 영역(OBR)과 주변 회로 영역(PCR) 사이에 배치될 수 있다. 제2 차광벽 구조물(156)은 주변 회로 영역(PCR) 내의 특정한 회로에서 발생할 수 있는 빛 또는 전자가 옵티컬 블랙 영역(OBR) 내부로 침투하는 것을 차단할 수 있다.
예시적인 실시예들에 따른 이미지 센서(100A)에서, 옵티컬 블랙 영역(OBR)과 화소 영역(APR) 사이에 한 쌍의 제1 차광벽 구조물(150A)이 배치됨에 따라, 화소 영역(APR)으로부터 원치 않는 미광 또는 전자가 옵티컬 블랙 영역(OBR)으로 침투하는 것을 방지할 수 있다. 특히, 반도체 기판(110)을 통해 소정의 경사각으로 입사하는 빛이 한 쌍의 제1 차광벽 구조물(150A)에 의해 차단될 뿐만 아니라, 제1 층간 절연막(134) 내부로 입사하여 제1 내부 배선 구조(130)에 의해 반사 또는 산란되어 옵티컬 블랙 영역(OBR)으로 입사하는 빛 또한 한 쌍의 제1 차광벽 구조물(150A)에 의해 차단될 수 있다. 또한 제2 차광벽 구조물(156)은 주변 회로 영역(PCR) 내의 특정한 회로에서 발생할 수 있는 빛 또는 전자가 옵티컬 블랙 영역(OBR) 내부로 침투하는 것을 차단할 수 있으므로, 이미지 센서(100A)의 노이즈 신호의 변동이 감소될 수 있다.
도 7은 예시적인 실시예들에 따른 이미지 센서(100B)를 나타내는 단면도이다. 도 7은 도 5의 VI-VI' 부분에 대응하는 단면도이다. 도 7에서, 도 1 내지 도 6에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 7을 참조하면, 예시적인 실시예들에 따른 이미지 센서(100B)에서, 제3 차광벽 구조물(158)이 더미 화소 영역(DR1) 내에서 제1 차광벽 구조물(150A)과 이격되어 배치될 수 있다. 제3 차광벽 구조물(158)은 반도체 기판(110)을 관통하는 제3 차광 트렌치(158T) 내에 형성되는 차광벽 금속층(154)을 포함할 수 있다. 제3 차광 트렌치(158T) 내벽 상에는 후면 절연층(124I)이 배치되지 않을 수 있고 제3 차광 트렌치(158T) 내벽에서 반도체 기판(110)과 차광벽 금속층(154)이 직접 접촉할 수 있다.
제3 차광벽 구조물(158)은 반도체 기판(110)을 관통하여 반도체 기판(110)의 전면(110F)을 지나 제1 층간 절연막(134) 내부까지 연장될 수 있다. 예를 들어, 제3 차광벽 구조물(158)의 바닥부는 제1 층간 절연막(134)에 의해 둘러싸일 수 있고, 제3 차광벽 구조물(158)의 바닥면은 관통 비아(172)의 바닥면과 실질적으로 동일한 레벨 상에 위치할 수 있다.
예시적인 실시예들에서, 제3 차광 트렌치(158T)는 관통 비아 트렌치(172T) 형성 공정과 동일한 공정에서 형성될 수 있다. 이에 따라 제3 차광 트렌치(158T)의 상측(upper portion)은 후면 절연층(124I) 및 매립 절연층(126)을 관통할 수 있고, 제3 차광벽 구조물(158)의 상부 측벽이 후면 절연층(124I) 및 매립 절연층(126)에 의해 둘러싸일 수 있다.
예시적인 실시예들에 따른 이미지 센서(100B)에서, 옵티컬 블랙 영역(OBR)과 화소 영역(APR) 사이에 제1 차광벽 구조물(150A) 및 제3 차광벽 구조물(158)이 배치됨에 따라, 화소 영역(APR)으로부터 원치 않는 미광 또는 전자가 옵티컬 블랙 영역(OBR)으로 침투하는 것을 방지할 수 있다. 특히, 반도체 기판(110)을 통해 소정의 경사각으로 입사하는 빛이 제1 차광벽 구조물(150A) 또는 제3 차광벽 구조물(158)에 의해 차단될 뿐만 아니라, 제1 층간 절연막(134) 내부로 입사하여 제1 내부 배선 구조(130)에 의해 반사 또는 산란되어 옵티컬 블랙 영역(OBR)으로 입사하는 빛 또한 제1 차광벽 구조물(150) 또는 제3 차광벽 구조물(158)에 의해 차단될 수 있다. 따라서, 이미지 센서(100B)의 노이즈 신호의 변동이 감소될 수 있다.
도 8은 예시적인 실시예들에 따른 이미지 센서(100C)를 나타내는 단면도이다. 도 8은 도 5의 VI-VI' 부분에 대응하는 단면도이다. 도 8에서, 도 1 내지 도 7에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 8을 참조하면, 예시적인 실시예들에 따른 이미지 센서(100C)에서, 차광층(160), 가이드 패턴(162), 및 도전 패드(174) 상에는 반사 방지 금속층(190)이 더 형성될 수 있다. 예시적인 실시예들에서, 반사 방지 금속층(190)은 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 티타늄(Ti), 탄탈륨(Ta) 등의 금속 물질을 포함할 수 있다.
예시적인 공정에서, 반도체 기판(110)을 관통하는 제1 차광 트렌치(150T), 제2 차광 트렌치(156T), 및 관통 비아 트렌치(172T)를 형성한 후에 반도체 기판(110)의 후면(110B) 상에 제1 차광 트렌치(150T), 제2 차광 트렌치(156T), 및 관통 비아 트렌치(172T) 내부를 채우는 금속층(도시 생략)을 형성하고, 상기 금속층 상에 반사 방지 예비 금속층(도시 생략)을 형성하며, 이후 반사 방지 예비 금속층(도시 생략)과 상기 금속층을 동시에 또는 순차적으로 패터닝하여 차광층(160), 가이드 패턴(162), 도전 패드(174), 및 반사 방지 금속층(190)을 형성할 수 있다.
도 9는 예시적인 실시예들에 따른 이미지 센서(100D)를 나타내는 단면도이다. 도 9는 도 5의 VI-VI' 부분에 대응하는 단면도이다. 도 9에서, 도 1 내지 도 8에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 9를 참조하면, 예시적인 실시예들에 따른 이미지 센서(100D)에서, 소자 분리 영역(124A)은 반도체 기판(110)의 전면(110F)으로부터 후면(110B)까지 반도체 기판(110)을 완전히 관통하도록 배치될 수 있다. 소자 분리 영역(124A)은 소자 분리 트렌치(124TA)의 내부를 채우는 소자 분리 절연층(124IA)을 포함할 수 있다. 화소 영역(APR)에서, 매립 절연층(126)은 소자 분리 트렌치(124TA) 내부에는 형성되지 않고 반도체 기판(110)의 후면(110B)의 전체 면적 상에 형성될 수 있다.
예시적인 실시예들에서, 소자 분리 절연층(124IA)은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물 등의 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 절연 라이너(도시 생략)가 소자 분리 트렌치(124TA) 내벽 상에 콘포말하게 더 형성되고, 소자 분리 절연층(124IA)이 상기 절연 라이너 상에서 소자 분리 트렌치(124TA)를 채울 수도 있다.
다른 실시예들에 있어서, 소자 분리 영역(124A)은 소자 분리 트렌치(124TA) 내벽 상에 콘포말하게 형성되는 절연 라이너(도시 생략)와, 상기 절연 라이너 상에서 소자 분리 트렌치(124TA)를 채우는 도전 매립층(도시 생략)을 포함할 수 있다.
도 10은 예시적인 실시예들에 따른 이미지 센서(100E)를 나타내는 레이아웃도이다. 도 10에서, 도 1 내지 도 9에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 10을 참조하면, 예시적인 실시예들에 따른 이미지 센서(100E)에서, 평면도에서 옵티컬 블랙 영역(OBR)은 화소 영역(APR)의 측면 전체를 둘러싸도록 배치될 수 있다. 옵티컬 블랙 영역(OBR)과 화소 영역(APR) 사이에는 더미 화소 영역(DR)이 배치될 수 있고, 더미 화소 영역(DR)은 화소 영역(APR)의 측면 전체를 둘러싸도록 배치될 수 있다. 예를 들어, 화소 영역(APR)이 평면도에서 사각형 형상을 가질 때, 옵티컬 블랙 영역(OBR)은 더미 화소 영역(DR)을 사이에 두고 화소 영역(APR)의 네 측면을 둘러싸도록 배치될 수 있다.
제1 차광벽 구조물(150B)은 더미 화소 영역(DR) 내에서 화소 영역(APR)을 둘러싸도록 배치될 수 있다. 예를 들어, 제1 차광벽 구조물(150B)은 화소 영역(APR)의 네 측면을 모두 마주보도록 배치될 수 있다. 제1 차광벽 구조물(150B)의 제1 측면(150S1)은 화소 영역(APR)을 마주보고, 제1 차광벽 구조물(150B)의 제2 측면(150S2)은 제1 측면(150S1)과 반대되며 옵티컬 블랙 영역(OBR)을 마주볼 수 있다. 화소 영역(APR)을 둘러싸는 제1 차광벽 구조물(150B)이 반도체 기판(110)(도 2 참조)을 관통하도록 배치됨에 따라 화소 영역(APR)의 반도체 기판(110) 부분과 옵티컬 블랙 영역(OBR)의 반도체 기판(110) 부분은 물리적으로 및 전기적으로 완전히 분리될 수 있다. 따라서, 화소 영역(APR)으로부터 원치 않는 미광 또는 전자가 옵티컬 블랙 영역(OBR)으로 침투하는 것을 방지할 수 있고, 이미지 센서(100E)의 노이즈 신호의 변동이 감소될 수 있다.
도 11은 예시적인 실시예들에 따른 이미지 센서(100F)를 나타내는 레이아웃도이다. 도 11에서, 도 1 내지 도 10에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 11을 참조하면, 예시적인 실시예들에 따른 이미지 센서(100F)에서, 평면도도에서 옵티컬 블랙 영역(OBR)을 둘러싸는 더미 화소 영역(DR3)이 형성되고, 더미 화소 영역(DR3) 내에서 제1 차광벽 구조물(150C)과 제2 차광벽 구조물(156A)이 서로 연결될 수 있다. 예를 들어, 제1 차광벽 구조물(150C)은 화소 영역(APR)과 옵티컬 블랙 영역(OBR) 사이에서 제2 방향(Y 방향)으로 연장되고, 제2 차광벽 구조물(156A)은 옵티컬 블랙 영역(OBR)과 주변 영역(PR) 사이에서 제2 방향(Y 방향)으로 연장되며, 제2 차광벽 구조물(156A)의 연장부(156AE)가 제1 방향(X 방향)으로 연장되며 제1 차광벽 구조물(150C)의 단부와 연결될 수 있다.
제1 차광벽 구조물(150C)과 제2 차광벽 구조물(156A)은 옵티컬 블랙 영역(OBR)의 전체 측면을 둘러싸도록 배치될 수 있으며, 이에 따라 화소 영역(APR) 및 주변 영역(PR)으로부터 원치 않는 미광 또는 전자가 옵티컬 블랙 영역(OBR)으로 침투하는 것을 방지할 수 있고, 이미지 센서(100F)의 노이즈 신호의 변동이 감소될 수 있다.
도 12는 예시적인 실시예들에 따른 이미지 센서(100G)를 나타내는 레이아웃도이다. 도 12에서, 도 1 내지 도 11에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 12를 참조하면, 예시적인 실시예들에 따른 이미지 센서(100G)에서, 더미 화소 영역(DR3) 내에서 한 쌍의 제1 차광벽 구조물(150D) 중 하나와 제2 차광벽 구조물(156A)이 서로 연결될 수 있다. 예를 들어, 한 쌍의 제1 차광벽 구조물(150D)은 화소 영역(APR)과 옵티컬 블랙 영역(OBR) 사이에서 제2 방향(Y 방향)으로 연장되고, 제2 차광벽 구조물(156A)은 옵티컬 블랙 영역(OBR)과 주변 영역(PR) 사이에서 제2 방향(Y 방향)으로 연장되며, 제2 차광벽 구조물(156A)의 연장부(156AE)가 제1 방향(X 방향)으로 연장되며 한 쌍의 제1 차광벽 구조물(150D) 중 하나의 단부와 연결될 수 있다.
한 쌍의 제1 차광벽 구조물(150D)과 제2 차광벽 구조물(156A)은 옵티컬 블랙 영역(OBR)의 전체 측면을 둘러싸도록 배치될 수 있으며, 이에 따라 화소 영역(APR) 및 주변 영역(PR)으로부터 원치 않는 미광 또는 전자가 옵티컬 블랙 영역(OBR)으로 침투하는 것을 방지할 수 있고, 이미지 센서(100G)의 노이즈 신호의 변동이 감소될 수 있다.
도 13은 예시적인 실시예들에 따른 이미지 센서(100H)를 나타내는 레이아웃도이다. 도 13에서, 도 1 내지 도 12에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 13을 참조하면, 예시적인 실시예들에 따른 이미지 센서(100H)에서, 평면도에서 옵티컬 블랙 영역(OBR)은 화소 영역(APR)의 네 측면을 둘러싸도록 배치될 수 있다. 옵티컬 블랙 영역(OBR)과 화소 영역(APR) 사이에는 더미 화소 영역(DR1)이 배치될 수 있고, 옵티컬 블랙 영역(OBR)과 주변 영역(PR) 사이에는 가드링 영역(DR2)이 옵티컬 블랙 영역(OBR)의 네 측면을 둘러싸도록 배치될 수 있다.
더미 화소 영역(DR1) 내에는 제1 차광벽 구조물(150B)이 배치되고, 가드링 영역(DR2) 내에는 제2 차광벽 구조물(156B)이 배치될 수 있다.
도 14는 예시적인 실시예들에 따른 이미지 센서(100I)를 나타내는 단면도이다. 도 14는 도 5의 VI-VI' 부분에 대응하는 단면도이다. 도 14에서, 도 1 내지 도 13에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 14를 참조하면, 이미지 센서(100I)는 반도체 기판(110)과 하부 기판(210)이 서로 접착된 적층형 구조를 가질 수 있다.
하부 기판(210)에는 소자 분리막(212)에 의해 한정되는 활성 영역(도시 생략)이 형성될 수 있다. 하부 기판(210) 상에는 게이트 구조물(214)이 배치될 수 있다. 게이트 구조물(214)은 화소 영역(APR)의 각각의 광전 변환 영역(120) 내에 일정한 신호를 제공하거나, 각각의 광전 변환 영역(120)에서의 출력 신호를 제어하기 위한 복수의 CMOS 트랜지스터를 구성할 수 있다. 예를 들어, 상기 트랜지스터는 타이밍 발생기(timing generator), 행 디코더(row decoder), 행 드라이버(row driver), 상관 이중 샘플러(correlated double sampler: CDS), 아날로그 디지탈 컨버터(analog to digital converter: ADC), 래치부(latch), 열 디코더(column decoder) 등 다양한 종류의 로직 회로를 구성할 수 있으나, 이에 한정되는 것은 아니다.
하부 기판(210) 상에는 제2 내부 배선 구조(220)가 형성될 수 있다. 제2 내부 배선 구조(220)는 복수의 층들의 적층 구조로 형성될 수 있다. 제2 층간 절연막(224)은 하부 기판(210) 상에서 게이트 구조물(214) 및 제2 내부 배선 구조(220)를 덮도록 배치될 수 있다.
제1 층간 절연막(134)은 제2 층간 절연막(224)에 부착될 수 있다. 예시적인 실시예들에서, 제1 층간 절연막(134)과 제2 층간 절연막(224)은 산화물-산화물 직접 본딩 방식(oxide-oxide direct bonding method)에 의해 서로 부착될 수 있다. 다른 실시예들에 있어서, 제1 층간 절연막(134)과 제2 층간 절연막(224) 사이에 접착 부재(미도시)가 개재될 수도 있다.
관통 비아 트렌치(172TA)는 반도체 기판(110) 및 제1 층간 절연막(134)을 관통하고 제2 내부 배선 구조(220)의 일부분과 연결될 수 있다. 도 14에 예시적으로 도시된 것과 같이, 관통 비아(172A)는 제1 내부 배선 구조(130)와 제2 내부 배선 구조(220) 모두에 연결되며, 관통 비아(172A)의 바닥부는 제2 층간 절연막(224)에 의해 둘러싸일 수 있다.
도 15 내지 도 21은 예시적인 실시예들에 따른 이미지 센서(100A)의 제조 방법을 나타내는 단면도들이다. 도 15 내지 도 21에서는 도 5의 VI-VI' 단면에 대응하는 단면들을 공정 순서에 따라 도시하였다. 도 15 내지 도 21에서, 도 1 내지 도 14에서와 동일한 참조부호는 동일한 구성요소를 의미한다.
도 15를 참조하면, 서로 반대되는 전면(110F)과 후면(110B)을 구비하는 반도체 기판(110)을 준비한다.
반도체 기판(110)의 전면(110F)으로부터 이온 주입 공정에 의해 광전 변환 영역(120)과 웰 영역(도시 생략)이 형성될 수 있다. 예를 들어, 광전 변환 영역(120)은 N 형 불순물을 도핑하여 형성될 수 있고 상기 웰 영역은 P 형 불순물을 도핑하여 형성될 수 있다.
이후, 반도체 기판(110)의 전면(110F) 상에 제1 내부 배선 구조(130)와, 제1 내부 배선 구조(130)를 덮는 제1 층간 절연막(134)을 형성할 수 있다. 예를 들면, 제1 내부 배선 구조(130)과 제1 층간 절연막(134)은 도전층(도시 생략)을 반도체 기판(110)의 전면(110F) 상에 형성하고 상기 도전층을 패터닝하고, 상기 패터닝된 도전층을 덮도록 절연층(도시 생략)을 형성하는 단계들을 수행함에 의해 형성될 수 있다.
이후, 반도체 기판(110)의 전면(110F) 상에 지지 기판(188)을 접착시킬 수 있다.
이후, 반도체 기판(110)의 후면(110B) 상에 제1 마스크 패턴(도시 생략)이 형성될 수 있고, 상기 제1 마스크 패턴을 식각 마스크로 이용하여 후면(110B)으로부터 반도체 기판(110)을 식각하여 제1 차광 트렌치(150T), 제2 차광 트렌치(156T), 및 패드 분리 트렌치(128T)를 형성할 수 있다.
제1 차광 트렌치(150T), 제2 차광 트렌치(156T), 및 패드 분리 트렌치(128T)는 반도체 기판(110)을 완전히 관통하도록 형성될 수 있고, 이에 따라 제1 차광 트렌치(150T), 제2 차광 트렌치(156T), 및 패드 분리 트렌치(128T)의 바닥부에 제1 층간 절연막(134)의 상면이 노출될 수 있다.
도 16을 참조하면, 반도체 기판(110)의 후면(110B) 상에 제2 마스크 패턴(도시 생략)이 형성될 수 있고, 상기 제2 마스크 패턴을 식각 마스크로 이용하여 후면(110B)으로부터 반도체 기판(110)을 식각하여 소자 분리 트렌치(124T)를 형성할 수 있다.
예시적인 실시예들에 있어서, 소자 분리 트렌치(124T)는 반도체 기판(110)을 완전히 관통하지 않고, 소자 분리 트렌치(124T)의 바닥부가 반도체 기판(110)을 노출하도록 형성될 수 있다
다른 실시예들에서, 소자 분리 트렌치(124T)는 반도체 기판(110)을 완전히 관통하지 않도록 형성되고, 선택적으로 소자 분리 트렌치(124T)의 바닥부에 의해 노출되는 반도체 기판(110) 부분에 이온 주입 공정을 수행하여 소자 분리 트렌치(124T) 아래의 반도체 기판(110) 부분에 불순물 영역(도시 생략)이 더 형성될 수도 있다.
도 17을 참조하면, 반도체 기판(110)의 후면(110B), 소자 분리 트렌치(124T), 패드 분리 트렌치(128T), 제1 차광 트렌치(150T), 및 제2 차광 트렌치(156T), 내벽 상에 화학 기상 증착(chemical vapor deposition, CVD) 공정, 원자층 증착(atomic layer deposition, ALD) 공정 등에 의해 절연 물질을 사용하여 후면(110B), 소자 분리 트렌치(124T), 패드 분리 트렌치(128T)의 내벽 상에 후면 절연층(124I)을 형성하는 한편 제1 차광 트렌치(150T) 및 제2 차광 트렌치(156T) 내벽상에 차광벽 절연층(152)을 형성할 수 있다.
이후, 반도체 기판(110)의 후면(110B) 상에 소자 분리 트렌치(124T), 패드 분리 트렌치(128T), 제1 차광 트렌치(150T), 및 제2 차광 트렌치(156T)를 채우는 절연막(도시 생략)을 형성하여, 소자 분리 트렌치(124T), 패드 분리 트렌치(128T), 제1 차광 트렌치(150T) 및 제2 차광 트렌치(156T) 내에 매립 절연층(126)을 형성할 수 있다. 매립 절연층(126)은 반도체 기판(110)의 후면(110B) 상에도 소정의 두께로 형성될 수 있다.
예시적인 실시예들에서, 제1 차광 트렌치(150T) 및 제2 차광 트렌치(156T)의 내벽 상에 에치백 공정을 수행하여 제1 차광 트렌치(150T) 및 제2 차광 트렌치(156T) 내부를 채우는 매립 절연층(126)이 제거될 수 있다.
다른 실시예들에서, 후면 절연층(124I)이 소자 분리 트렌치(124T) 및 패드 분리 트렌치(128T) 내부를 완전히 채울 정도로 두껍게 형성될 수 있고, 스텝 커버리지가 우수하지 못한 절연 물질을 사용하여 후면 절연층(124I) 상에 매립 절연층(126)을 형성할 수 있다. 이러한 경우에, 매립 절연층(126)이 반도체 기판(110)의 후면(110B) 상에 주로 형성되고, 제1 차광 트렌치(150T) 및 제2 차광 트렌치(156T) 내벽 상에 매립 절연층(126)이 거의 채워지지 않을 수 있으므로, 전술한 에치백 공정은 생략될 수 있다.
도 18을 참조하면, 매립 절연층(126) 상에 제3 마스크 패턴(도시 생략)이 형성될 수 있고, 상기 제3 마스크 패턴을 식각 마스크로 이용하여 매립 절연층(126), 후면 절연층(124I), 반도체 기판(110), 및 제1 층간 절연막(134)을 식각하여 관통 비아 트렌치(172T)를 형성할 수 있다. 관통 비아 트렌치(172T)의 바닥부에 제1 내부 배선 구조(130)가 노출될 수 있다.
도 19를 참조하면, 제1 차광 트렌치(150T), 제2 차광 트렌치(156T) 및 관통 비아 트렌치(172T) 내부를 채우는 금속층(160P)을 형성할 수 있다. 금속층(160P)은 제1 금속층(도시 생략) 및 제2 금속층(도시 생략)을 순차적으로 형성함에 의해 형성될 수 있다. 상기 제1 금속층은 제1 차광 트렌치(150T), 제2 차광 트렌치(156T) 및 관통 비아 트렌치(172T)의 내벽 상에 콘포말하게 형성될 수 있다. 이후, 상기 제2 금속층은 상기 제1 금속층 상에 제1 차광 트렌치(150T), 제2 차광 트렌치(156T) 및 관통 비아 트렌치(172T)를 완전히 채우도록 형성될 수 있다.
예를 들어, 상기 제1 금속층은 CVD 공정, ALD 공정 등에 의해 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 티타늄 텅스텐, 텅스텐, 알루미늄, 코발트, 니켈, 구리와 같은 금속 물질을 사용하여 형성할 수 있다. 상기 제2 금속층은 CVD 공정, ALD 공정, 도금 공정 등에 의해 텅스텐, 알루미늄, 코발트, 니켈, 구리와 같은 금속 물질을 사용하여 형성될 수 있다.
제1 차광 트렌치(150T), 제2 차광 트렌치(156T) 및 관통 비아 트렌치(172T)가 금속층(160P)으로 완전히 채워짐에 따라 제1 차광 트렌치(150T), 제2 차광 트렌치(156T) 및 관통 비아 트렌치(172T) 내부에 각각 제1 차광벽 구조물(150A), 제2 차광벽 구조물(156), 및 관통 비아(172)가 형성될 수 있다.
도 20을 참조하면, 금속층(160P)(도 19 참조) 상에 제4 마스크 패턴(도시 생략)을 형성하고, 상기 제4 마스크 패턴을 식각 마스크로 이용하여 금속층(160P)을 패터닝하여 차광층(160), 가이드 패턴(162), 및 도전 패드(174)를 남길 수 있다.
도 21을 참조하면, 반도체 기판(110)의 후면(110B) 상에 패시베이션층(182)을 형성하고, 상기 패시베이션층(182)을 패터닝하여 도전 패드(174) 상면을 노출시킬 수 있다.
이후 도 6을 다시 참조하면, 화소 영역(APR)과 더미 화소 영역(DR1)에서 패시베이션층(182) 상에 컬러 필터(184)와 마이크로렌즈(186)를 형성할 수 있다.
전술한 공정에 의해 이미지 센서(100A)가 완성될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 이미지 센서 120: 광전 변환 영역
150: 제1 차광벽 구조물 152: 차광벽 절연층
154: 차광벽 금속층 156: 제2 차광벽 구조물
158: 제3 차광벽 구조물 162: 가이드 패턴
172: 관통 비아

Claims (20)

  1. 화소 영역과 옵티컬 블랙 영역을 포함하고, 상기 화소 영역과 상기 옵티컬 블랙 영역 사이의 더미 화소 영역을 포함하는 반도체 기판;
    상기 화소 영역에 배치되는 복수의 광전 변환 영역;
    상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조;
    상기 옵티컬 블랙 영역에 배치되며, 상기 반도체 기판의 후면 상에 배치되는 차광층; 및
    상기 더미 화소 영역에서 상기 반도체 기판을 관통하며, 상기 차광층과 연결되는 제1 차광벽 구조물(shield wall structure);을 포함하고,
    상기 제1 차광벽 구조물은,
    상기 반도체 기판을 완전히 관통하는 차광 트렌치 내벽 상에 형성되는 차광벽 절연층; 및
    상기 차광벽 절연층 상에서 상기 차광 트렌치 내부를 채우는 차광벽 금속층을 포함하고,
    상기 반도체 기판은 상기 옵티컬 블랙 영역의 적어도 일 측 상에 배치되는 주변 영역을 더 포함하고,
    상기 옵티컬 블랙 영역과 상기 주변 영역 사이에서 상기 반도체 기판을 관통하며, 상기 차광층과 연결되는 제2 차광벽 구조물을 더 포함하는 이미지 센서.
  2. 삭제
  3. 제1항에 있어서,
    상기 차광벽 금속층은 상기 차광층과 동일한 물질을 포함하는 이미지 센서.
  4. 제1항에 있어서,
    상기 차광벽 절연층은 상기 반도체 기판의 상기 후면과 상기 차광층 사이로 연장되는 이미지 센서.
  5. 제1항에 있어서,
    상기 차광 트렌치는 상기 반도체 기판의 상기 후면과 동일한 레벨에서 제1 폭 및 상기 전면과 동일한 레벨에서 제2 폭을 가지며, 상기 제1 폭이 상기 제2 폭보다 더 큰 이미지 센서.
  6. 제1항에 있어서,
    상기 제1 차광벽 구조물은 상기 반도체 기판의 상기 전면으로부터 상기 후면까지 연속적으로 연장되는 이미지 센서.
  7. 제1항에 있어서,
    상기 차광층은 상기 더미 화소 영역으로 연장되고,
    상기 제1 차광벽 구조물은 상기 더미 화소 영역 내에 배치되며,
    상기 제1 차광벽 구조물은 상기 더미 화소 영역에서 상기 차광층과 수직 오버랩되는 이미지 센서.
  8. 제7항에 있어서,
    평면도에서, 상기 제1 차광벽 구조물의 제1 측면은 상기 화소 영역과 마주 보고, 상기 제1 차광벽 구조물의 상기 제1 측면과 반대되는 제2 측면은 상기 옵티컬 블랙 영역과 마주 보는 이미지 센서.
  9. 제7항에 있어서,
    상기 옵티컬 블랙 영역은 상기 화소 영역의 적어도 일 측 상에서 상기 반도체 기판의 상기 전면에 평행한 제1 방향을 따라 연장되며,
    상기 더미 화소 영역은 상기 옵티컬 블랙 영역과 상기 화소 영역 사이에서 상기 제1 방향을 따라 연장되며,
    상기 제1 차광벽 구조물은 상기 더미 화소 영역의 상기 제1 방향을 따른 길이 전체에 걸쳐 상기 제1 방향을 따라 연장되는 이미지 센서.
  10. 제7항에 있어서,
    상기 옵티컬 블랙 영역은 상기 더미 화소 영역을 사이에 두고 상기 화소 영역의 측면 전체를 둘러싸도록 배치되고,
    상기 제1 차광벽 구조물은 상기 화소 영역의 상기 측면 전체를 둘러싸도록 배치되는 이미지 센서.
  11. 삭제
  12. 제1항에 있어서,
    상기 주변 영역에서 상기 반도체 기판의 상기 후면에 배치되는 도전 패드;
    상기 도전 패드와 전기적으로 연결되고, 상기 반도체 기판을 관통하여 상기 내부 배선 구조와 전기적으로 연결되는 관통 비아; 및
    상기 더미 화소 영역에서 상기 반도체 기판을 관통하며, 상면은 상기 차광층과 접촉하고 하면은 상기 관통 비아의 하면과 동일한 레벨 상에 배치되는 제3 차광벽 구조물;을 더 포함하는 이미지 센서.
  13. 화소 영역과, 옵티컬 블랙 영역과, 상기 화소 영역과 상기 옵티컬 블랙 영역 사이의 더미 화소 영역을 포함하는 반도체 기판;
    상기 화소 영역에 배치되는 복수의 광전 변환 영역;
    상기 반도체 기판의 전면 상에 형성되는 내부 배선 구조;
    상기 옵티컬 블랙 영역에 배치되며, 상기 반도체 기판의 후면 상에 배치되는 차광층; 및
    상기 더미 화소 영역에서 상기 반도체 기판을 관통하며, 상기 차광층과 연결되는 적어도 하나의 제1 차광벽 구조물;을 포함하고,
    상기 적어도 하나의 제1 차광벽 구조물은,
    상기 반도체 기판을 완전히 관통하는 차광 트렌치 내벽 상에 형성되는 차광벽 절연층; 및
    상기 차광벽 절연층 상에서 상기 차광 트렌치 내부를 채우며, 상기 차광층과 일체로 형성되는 차광벽 금속층을 포함하고,
    상기 반도체 기판은 상기 옵티컬 블랙 영역의 적어도 일 측 상에 배치되는 주변 영역을 더 포함하고,
    상기 옵티컬 블랙 영역과 상기 주변 영역 사이에서 상기 반도체 기판을 관통하며, 상기 차광층과 연결되는 제2 차광벽 구조물을 더 포함하는 이미지 센서.
  14. 삭제
  15. 삭제
  16. 제13항에 있어서,
    상기 적어도 하나의 제1 차광벽 구조물 및 상기 제2 차광벽 구조물은 상기 반도체 기판의 상기 전면으로부터 상기 후면까지 연장되는 이미지 센서.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020180004541A 2018-01-12 2018-01-12 이미지 센서 KR102534249B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180004541A KR102534249B1 (ko) 2018-01-12 2018-01-12 이미지 센서
US16/114,453 US10804304B2 (en) 2018-01-12 2018-08-28 Image sensors
SG10201807792SA SG10201807792SA (en) 2018-01-12 2018-09-10 Image sensors
CN201910004072.6A CN110034139B (zh) 2018-01-12 2019-01-03 图像传感器
EP19150278.0A EP3511983A3 (en) 2018-01-12 2019-01-04 Image sensors
JP2019000189A JP7265869B2 (ja) 2018-01-12 2019-01-04 イメージセンサ
KR1020230052985A KR102619670B1 (ko) 2018-01-12 2023-04-21 이미지 센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180004541A KR102534249B1 (ko) 2018-01-12 2018-01-12 이미지 센서

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230052985A Division KR102619670B1 (ko) 2018-01-12 2023-04-21 이미지 센서

Publications (2)

Publication Number Publication Date
KR20190086246A KR20190086246A (ko) 2019-07-22
KR102534249B1 true KR102534249B1 (ko) 2023-05-18

Family

ID=65003196

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180004541A KR102534249B1 (ko) 2018-01-12 2018-01-12 이미지 센서
KR1020230052985A KR102619670B1 (ko) 2018-01-12 2023-04-21 이미지 센서

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230052985A KR102619670B1 (ko) 2018-01-12 2023-04-21 이미지 센서

Country Status (6)

Country Link
US (1) US10804304B2 (ko)
EP (1) EP3511983A3 (ko)
JP (1) JP7265869B2 (ko)
KR (2) KR102534249B1 (ko)
CN (1) CN110034139B (ko)
SG (1) SG10201807792SA (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033583A (ja) * 2010-07-29 2012-02-16 Sony Corp 固体撮像素子及びその製造方法、並びに撮像装置
DE112018004413T5 (de) * 2017-10-03 2020-05-20 Sony Semiconductor Solutions Corporation Festkörper-bildaufnahmeelement, verfahren zur herstellung eines festkörper-bildaufnahmeelements und elektronische vorrichtung
KR20200108133A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서 및 이미징 장치
US10893225B2 (en) * 2019-06-03 2021-01-12 Innolux Corporation Electronic device having large dynamic range for image sensing
JP2021019059A (ja) * 2019-07-18 2021-02-15 キヤノン株式会社 固体撮像素子
CN112510054A (zh) * 2019-09-16 2021-03-16 联华电子股份有限公司 影像传感器及其制造方法
DE102020124766A1 (de) * 2019-09-30 2021-04-01 Taiwan Semiconductor Manufacturing Co. Ltd. Eingebettete lichtabschirmungsstruktur für cmos-bildsensor
US11810933B2 (en) * 2020-01-21 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and fabrication method thereof
US11626444B2 (en) 2020-02-27 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensors with dummy pixel structures
TW202220200A (zh) * 2020-06-16 2022-05-16 日商索尼半導體解決方案公司 攝像元件及電子機器
KR20220022504A (ko) * 2020-08-18 2022-02-28 삼성전자주식회사 이미지 센서
CN111785750A (zh) * 2020-08-28 2020-10-16 上海华力微电子有限公司 背照式图像传感器
US20230266445A1 (en) * 2020-09-16 2023-08-24 Sony Semiconductor Solutions Corporation Distance measuring device
KR20220045810A (ko) * 2020-10-06 2022-04-13 삼성전자주식회사 이미지 센서
KR20220045643A (ko) * 2020-10-06 2022-04-13 삼성전자주식회사 이미지 센서
US20240030257A1 (en) * 2020-12-08 2024-01-25 C/O Sony Semiconductor Solutions Corporation Imaging device and ranging device
US11756970B2 (en) 2021-03-05 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Metal grid structure to improve image sensor performance
TW202301719A (zh) * 2021-06-25 2023-01-01 美商微軟技術授權有限責任公司 具有近紅外吸收器的成像感測器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130113968A1 (en) * 2011-11-08 2013-05-09 Victor Lenchenkov Optical isolation of optically black pixels in image sensors

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003405A (ko) * 1998-06-29 2000-01-15 김영환 광차단층으로서 적층된 칼라필터를 갖는 이미지센서
JP2008153250A (ja) 2006-12-14 2008-07-03 Sanyo Electric Co Ltd 固体撮像素子
KR100863361B1 (ko) * 2007-09-07 2008-10-13 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP5268618B2 (ja) 2008-12-18 2013-08-21 株式会社東芝 半導体装置
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP5470928B2 (ja) 2009-03-11 2014-04-16 ソニー株式会社 固体撮像装置の製造方法
JP5077309B2 (ja) 2009-08-27 2012-11-21 ソニー株式会社 固体撮像素子と固体撮像装置、固体撮像素子の製造方法
JP2012191005A (ja) 2011-03-10 2012-10-04 Sony Corp 固体撮像素子、固体撮像素子の製造方法および撮像装置
KR20120135627A (ko) * 2011-06-07 2012-12-17 삼성전자주식회사 이미지 센서 및 그 제조 방법
US20130001728A1 (en) 2011-06-29 2013-01-03 Giovanni De Amicis Backside illuminated image sensors with vertical light shields
JP5794068B2 (ja) 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
KR101853333B1 (ko) 2011-10-21 2018-05-02 삼성전자주식회사 블랙 레벨 안정화를 위한 이미지 센서
US20130200396A1 (en) 2012-02-06 2013-08-08 Omnivision Technologies, Inc. Prevention of light leakage in backside illuminated imaging sensors
US8772898B2 (en) 2012-02-09 2014-07-08 Omnivision Technologies, Inc. Lateral light shield in backside illuminated imaging sensors
KR101934864B1 (ko) 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
JP2014135326A (ja) 2013-01-08 2014-07-24 Toshiba Corp 固体撮像装置
JP6274729B2 (ja) 2013-02-04 2018-02-07 キヤノン株式会社 固体撮像装置およびカメラ
KR102034482B1 (ko) 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법
KR102011102B1 (ko) * 2013-03-13 2019-08-14 삼성전자주식회사 이미지 센서
US9543346B2 (en) 2013-03-29 2017-01-10 Sony Corporation Imaging element and imaging device
JP6440384B2 (ja) 2014-06-03 2018-12-19 キヤノン株式会社 半導体装置の製造方法
KR102155480B1 (ko) 2014-07-07 2020-09-14 삼성전자 주식회사 이미지 센서, 이를 포함하는 이미지 처리 시스템, 및 이를 포함하는 휴대용 전자 장치
KR102374110B1 (ko) 2014-08-22 2022-03-14 삼성전자주식회사 쉴딩 구조를 갖는 이미지 센서
US9515111B2 (en) * 2014-10-20 2016-12-06 Semiconductor Components Industries, Llc Circuitry for biasing light shielding structures and deep trench isolation structures
KR102367384B1 (ko) 2015-01-13 2022-02-25 삼성전자주식회사 이미지 센서 및 그 형성 방법
FR3032557A1 (fr) * 2015-02-10 2016-08-12 St Microelectronics Sa Capteur d'images couleur et son procede de fabrication
JP6163511B2 (ja) 2015-04-16 2017-07-12 ソニー株式会社 固体撮像装置、及び電子機器
KR102471159B1 (ko) * 2015-10-12 2022-11-25 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10319765B2 (en) 2016-07-01 2019-06-11 Canon Kabushiki Kaisha Imaging device having an effective pixel region, an optical black region and a dummy region each with pixels including a photoelectric converter
US10165211B1 (en) * 2017-08-22 2018-12-25 Semiconductor Components Industries, Llc Image sensors with optically black pixels

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130113968A1 (en) * 2011-11-08 2013-05-09 Victor Lenchenkov Optical isolation of optically black pixels in image sensors

Also Published As

Publication number Publication date
KR20230062495A (ko) 2023-05-09
EP3511983A2 (en) 2019-07-17
US10804304B2 (en) 2020-10-13
JP7265869B2 (ja) 2023-04-27
CN110034139A (zh) 2019-07-19
EP3511983A3 (en) 2019-10-02
CN110034139B (zh) 2023-07-25
KR102619670B1 (ko) 2023-12-29
KR20190086246A (ko) 2019-07-22
JP2019125784A (ja) 2019-07-25
SG10201807792SA (en) 2019-08-27
US20190221597A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
KR102534249B1 (ko) 이미지 센서
KR102525166B1 (ko) 이미지 센서
US11508771B2 (en) Image sensors
CN110620122B (zh) 图像传感器
CN111081725A (zh) 图像传感器、图像传感器模块和制造图像传感器的方法
CN113078175B (zh) 图像传感器器件及其形成方法
JP7479850B2 (ja) イメージセンサー
US11264414B2 (en) Image sensor
US20230017156A1 (en) Image sensor
US20220223636A1 (en) Image sensors including a photodiode
US20220271077A1 (en) Image sensor
US20230361142A1 (en) Image sensor
US20230081238A1 (en) Image sensor
US20230117818A1 (en) Image sensor with reduced leakage current
US20240145514A1 (en) Image sensor
KR20230155332A (ko) 이미지 센서
JP2024021056A (ja) イメージセンサ
CN117913111A (zh) 包括具有多个曲率的微透镜的图像传感器及其制造方法
KR20220093984A (ko) 이미지 센서
CN117012792A (zh) 图像传感器

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant