JP2019126013A - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JP2019126013A
JP2019126013A JP2018007439A JP2018007439A JP2019126013A JP 2019126013 A JP2019126013 A JP 2019126013A JP 2018007439 A JP2018007439 A JP 2018007439A JP 2018007439 A JP2018007439 A JP 2018007439A JP 2019126013 A JP2019126013 A JP 2019126013A
Authority
JP
Japan
Prior art keywords
unit
pixel group
unit pixel
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018007439A
Other languages
English (en)
Inventor
真里江 豊島
Marie Toyoshima
真里江 豊島
武一心 吉田
Takekami Yoshida
武一心 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018007439A priority Critical patent/JP2019126013A/ja
Priority to KR1020207020564A priority patent/KR102625735B1/ko
Priority to PCT/JP2018/042208 priority patent/WO2019142473A1/ja
Priority to EP18900714.9A priority patent/EP3742722A4/en
Priority to US16/961,859 priority patent/US11495550B2/en
Priority to CN201880086308.9A priority patent/CN111587571B/zh
Publication of JP2019126013A publication Critical patent/JP2019126013A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】装置に固有の値をより好適な態様で生成可能とする。【解決手段】２次元アレイ状に配設された複数の単位画素と、前記複数の単位画素のうちの第１の単位画素群に含まれる前記単位画素からの信号を画像信号として出力するための第１の駆動と、当該複数の単位画素のうちの第２の単位画素群に含まれる２以上の前記単位画素それぞれからの信号のバラツキを検出するための第２の駆動と、を制御する駆動制御部と、を備え、前記第１の単位画素群と前記第２の単位画素群とは互いに構造が異なる、固体撮像素子。【選択図】図１

Description

本開示は、固体撮像素子に関する。
固体撮像装置として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のＭＯＳ型イメージセンサに代表される増幅型固体撮像装置が知られている。また、ＣＣＤ（Charge Coupled Device）イメージセンサに代表される電荷転送型固体撮像装置が知られている。これら固体撮像装置は、デジタルスチルカメラ、デジタルビデオカメラなどに広く用いられている。近年、カメラ付き携帯電話やＰＤＡ（Personal Digital Assistant）などのモバイル機器に搭載される固体撮像装置としては、電源電圧が低く、消費電力の観点などからＭＯＳ型イメージセンサが多く用いられている。例えば、特許文献１には、このような固体撮像装置を適用したデジタルカメラの一例が開示されている。
ＭＯＳ型の固体撮像装置は、単位画素が光電変換部となるフォトダイオードと複数の画素トランジスタで形成され、この複数の単位画素が２次元アレイ状に配列された画素アレイ（画素領域）と、周辺回路領域を有して構成される。複数の画素トランジスタは、ＭＯＳトランジスタで形成され、転送トランジスタ、リセットトランジスタ、増幅とトランジスタの３トランジスタ、あるいは選択トランジスタを加えた４トランジスタで構成される。
特開２００４−１７３１５４号公報
ところで、近年では、所謂ＰＵＦ（Physically Unclonable Function）と呼ばれる、複製困難な物理的特徴を利用してデバイスに固有の値を出力する技術が注目されている。このような、ＰＵＦを利用して生成されるデバイスに固有の値は、複製が困難であるという特性から、例えば、個々のデバイスを識別するための識別子（ＩＤ）としての利用や、所謂鍵情報（例えば、暗号化の鍵）としての利用が期待されている。
そこで、本開示では、装置に固有の値をより好適な態様で生成可能とする技術について提案する。
本開示によれば、２次元アレイ状に配設された複数の単位画素と、前記複数の単位画素のうちの第１の単位画素群に含まれる前記単位画素からの信号を画像信号として出力するための第１の駆動と、当該複数の単位画素のうちの第２の単位画素群に含まれる２以上の前記単位画素それぞれからの信号のバラツキを検出するための第２の駆動と、を制御する駆動制御部と、を備え、前記第１の単位画素群と前記第２の単位画素群とは互いに構造が異なる、固体撮像素子が提供される。
また、本開示によれば、２次元アレイ状に配設された複数の単位画素と、前記複数の単位画素のうちの第１の単位画素群に含まれる前記単位画素からの信号を画像信号として出力するための第１の駆動と、当該複数の単位画素のうちの第２の単位画素群に含まれる２以上の前記単位画素それぞれからの信号のバラツキを検出するための第２の駆動と、を制御する駆動制御部と、を備え、前記第１の単位画素群と前記第２の単位画素群とは、それぞれが共通して有する少なくとも一部の構成の構造、またはそれぞれに共通して関連する構成の構造が異なる、固体撮像素子が提供される。
以上説明したように本開示によれば、装置に固有の値をより好適な態様で生成可能とする技術が提供される。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
本開示の一実施形態に係る固体撮像装置の構成の一例を示す概略構成図である。 本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。 積層型の固体撮像装置23020の第１の構成例を示す断面図である。 積層型の固体撮像装置23020の第２の構成例を示す断面図である。 積層型の固体撮像装置23020の第３の構成例を示す断面図である。 本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す図である。 本開示の一実施形態に係る固体撮像装置の一部の機能構成の一例を示すブロック図である。 本開示の一実施形態に係る単位画素の回路構成の一例を示した図である。 本開示の第１の実施形態に係る固体撮像素子の機能構成例を示す説明図である。 同実施形態に係るクリップ回路の回路構成例を示す説明図である。 同実施形態に係る基準信号生成部、電流源及びコンパレータの回路構成例を示す説明図である。 同実施形態に係る固有情報を生成する際における動作をタイミングチャートで示す説明図である。 同実施形態に係る固有情報を生成する際における動作をタイミングチャートで示す説明図である。 同実施形態に係る固有情報を生成する際における動作をタイミングチャートで示す説明図である。 同実施形態に係る固有情報を生成する際における動作をタイミングチャートで示す説明図である。 同実施形態に係る固有情報を生成する際における動作をタイミングチャートで示す説明図である。 同実施形態に係る固有情報を生成する際における動作をタイミングチャートで示す説明図である。 同実施形態に係る固有情報を生成する際における動作をタイミングチャートで示す説明図である。 同実施形態に係る固有情報を生成する際における動作をタイミングチャートで示す説明図である。 同実施形態に係る固体撮像素子の機能構成例を示す説明図である。 同実施形態に係る固体撮像素子の動作例を示す流れ図である。 本開示の第２の実施形態に係るＰＵＦ値の生成に係る技術の一例について説明するための説明図である。 同実施形態に係るＰＵＦ値の生成に係る技術の一例について説明するための説明図である。 同実施形態に係るＰＵＦ値の生成に係る技術の一例について説明するための説明図である。 同実施形態に係るＰＵＦ値の生成方法の一例について説明するための説明図である。 同実施形態に係るＰＵＦ値の生成方法の一例について説明するための説明図である。 同実施形態に係る固体撮像装置の機能構成の一例を示したブロック図である。 同実施形態に係る固体撮像装置の一連の処理の流れの一例について示したフローチャートである。 同実施形態に係る固体撮像装置１の一連の処理の流れの一例について示したフローチャートである。 本開示の第３の実施形態の比較例に係る単位画素の構成の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 初期化部のしきい値バラツキと、電荷注入及びそのバラツキとの関係について概要を説明するための説明図である。 初期化部のしきい値バラツキをより大きくするための方法の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 増幅部のしきい値バラツキをより大きくするための方法の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図である。 同実施形態に係る固体撮像素子に適用されるコンパレータの概略的な回路構成の一例について示した図である。 同実施形態に係る固体撮像素子に適用されるコンパレータの概略的な回路構成の一例について示した図である。 生体認証に応用する場合の撮像装置の概略的な機能構成の一例を示すブロック図である。 生体認証に応用する場合の撮像装置の概略的な機能構成の他の一例を示すブロック図である。 生体認証に応用する場合の撮像装置の概略的な機能構成の他の一例を示すブロック図である。 生体認証システムの概略的なシステム構成の一例を示すブロック図である。 生体認証システムを構成する撮像装置の概略的な機能構成の一例を示すブロック図である。 生体認証システムを構成するサーバの概略的な機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
１．固体撮像装置の構成例
１．１．概略構成
１．２．機能構成
１．３．単位画素の回路構成
２．ＰＵＦの概要
３．第１の実施形態
３．１．構成例
３．２．動作例
４．第２の実施形態
４．１．基本思想
４．２．ＰＵＦ値の生成方法
４．３．機能構成
４．４．処理
４．５．評価
５．第３の実施形態
５．１．基本思想
５．２．構成例
５．３．評価
６．応用例
６．１．生体認証システムへの応用例
６．２．移動体への応用例
６．３．移動体への応用例
７．むすび
＜＜１．固体撮像装置の構成例＞＞
本実施形態に係る固体撮像装置の一構成例について以下に説明する。
＜１．１．概略構成＞
図１に、本開示の一実施形態に係る固体撮像装置の構成の一例として、ＣＭＯＳ固体撮像装置の概略構成を示す。このＣＭＯＳ固体撮像装置は、各実施の形態の固体撮像装置に適用される。本例の固体撮像装置１は、図１に示すように、半導体基板１１、例えばシリコン基板に複数の光電変換部を含む画素２が規則的に２次元アレイ状に配列された画素アレイ（いわゆる画素領域）３と、周辺回路部とを有して構成される。画素２は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有して成る。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタ追加して４つのトランジスタで構成することもできる。なお、単位画素の等価回路の一例については別途後述する。画素２は、１つの単位画素として構成することができる。また、画素２は、共有画素構造とすることもできる。この共有画素構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有する１つのフローティングディフージョンと、共有する１つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素アレイ３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換部となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路５に供給する。
カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１２は、外部と信号のやりとりをする。
また、図２は、本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
図２のＡは、非積層型の固体撮像装置の概略構成例を示している。固体撮像装置23010は、図２のＡに示すように、１枚のダイ（半導体基板）23011を有する。このダイ23011には、画素がアレイ状に配置された画素領域23012と、画素の駆動その他の各種の制御を行う制御回路23013と、信号処理するためのロジック回路23014とが搭載されている。
図２のＢ及びＣは、積層型の固体撮像装置の概略構成例を示している。固体撮像装置23020は、図２のＢ及びＣに示すように、センサダイ23021とロジックダイ23024との2枚のダイが積層され、電気的に接続されて、１つの半導体チップとして構成されている。
図２のＢでは、センサダイ23021には、画素領域23012と制御回路23013が搭載され、ロジックダイ23024には、信号処理を行う信号処理回路を含むロジック回路23014が搭載されている。
図２のＣでは、センサダイ23021には、画素領域23012が搭載され、ロジックダイ23024には、制御回路23013及びロジック回路23014が搭載されている。
図３は、積層型の固体撮像装置23020の第１の構成例を示す断面図である。
センサダイ23021には、画素領域23012となる画素を構成するPD（フォトダイオード）や、FD（フローティングディフュージョン）、Tr（MOS FET）、及び、制御回路23013となるTr等が形成される。さらに、センサダイ23021には、複数層、本例では３層の配線23110を有する配線層23101が形成される。なお、制御回路23013（となるTr）は、センサダイ23021ではなく、ロジックダイ23024に構成することができる。
ロジックダイ23024には、ロジック回路23014を構成するTrが形成される。さらに、ロジックダイ23024には、複数層、本例では３層の配線23170を有する配線層23161が形成される。また、ロジックダイ23024には、内壁面に絶縁膜23172が形成された接続孔23171が形成され、接続孔23171内には、配線23170等と接続される接続導体23173が埋め込まれる。
センサダイ23021とロジックダイ23024とは、互いの配線層23101及び23161が向き合うように貼り合わされ、これにより、センサダイ23021とロジックダイ23024とが積層された積層型の固体撮像装置23020が構成されている。センサダイ23021とロジックダイ23024とが貼り合わされる面には、保護膜等の膜23191が形成されている。
センサダイ23021には、センサダイ23021の裏面側（PDに光が入射する側）（上側）からセンサダイ23021を貫通してロジックダイ23024の最上層の配線23170に達する接続孔23111が形成される。さらに、センサダイ23021には、接続孔23111に近接して、センサダイ23021の裏面側から１層目の配線23110に達する接続孔23121が形成される。接続孔23111の内壁面には、絶縁膜23112が形成され、接続孔23121の内壁面には、絶縁膜23122が形成される。そして、接続孔23111及び23121内には、接続導体23113及び23123がそれぞれ埋め込まれる。接続導体23113と接続導体23123とは、センサダイ23021の裏面側で電気的に接続され、これにより、センサダイ23021とロジックダイ23024とが、配線層23101、接続孔23121、接続孔23111、及び、配線層23161を介して、電気的に接続される。
図４は、積層型の固体撮像装置23020の第２の構成例を示す断面図である。
固体撮像装置23020の第２の構成例では、センサダイ23021に形成する１つの接続孔23211によって、センサダイ23021（の配線層23101（の配線23110））と、ロジックダイ23024（の配線層23161（の配線23170））とが電気的に接続される。
すなわち、図４では、接続孔23211が、センサダイ23021の裏面側からセンサダイ23021を貫通してロジックダイ23024の最上層の配線23170に達し、且つ、センサダイ23021の最上層の配線23110に達するように形成される。接続孔23211の内壁面には、絶縁膜23212が形成され、接続孔23211内には、接続導体23213が埋め込まれる。上述の図３では、２つの接続孔23111及び23121によって、センサダイ23021とロジックダイ23024とが電気的に接続されるが、図４では、１つの接続孔23211によって、センサダイ23021とロジックダイ23024とが電気的に接続される。
図５は、積層型の固体撮像装置23020の第３の構成例を示す断面図である。
図５の固体撮像装置23020は、センサダイ23021とロジックダイ23024とが貼り合わされる面に、保護膜等の膜23191が形成されていない点で、センサダイ23021とロジックダイ23024とが貼り合わされる面に、保護膜等の膜23191が形成されている図３の場合と異なる。
図５の固体撮像装置23020は、配線23110及び23170が直接接触するように、センサダイ23021とロジックダイ23024とを重ね合わせ、所要の加重をかけながら加熱し、配線23110及び23170を直接接合することで構成される。
図６は、本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。
図６では、固体撮像装置23401は、センサダイ23411と、ロジックダイ23412と、メモリダイ23413との3枚のダイが積層された３層の積層構造になっている。
メモリダイ23413は、例えば、ロジックダイ23412で行われる信号処理において一時的に必要となるデータの記憶を行うメモリ回路を有する。
図６では、センサダイ23411の下に、ロジックダイ23412及びメモリダイ23413が、その順番で積層されているが、ロジックダイ23412及びメモリダイ23413は、逆順、すなわち、メモリダイ23413及びロジックダイ23412の順番で、センサダイ23411の下に積層することができる。
なお、図６では、センサダイ23411には、画素の光電変換部となるPDや、画素Trのソース／ドレイン領域が形成されている。
PDの周囲にはゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース／ドレイン領域により画素Tr23421、画素Tr23422が形成されている。
PDに隣接する画素Tr23421が転送Trであり、その画素Tr23421を構成する対のソース／ドレイン領域の一方がFDになっている。
また、センサダイ23411には、層間絶縁膜が形成され、層間絶縁膜には、接続孔が形成される。接続孔には、画素Tr23421、及び、画素Tr23422に接続する接続導体23431が形成されている。
さらに、センサダイ23411には、各接続導体23431に接続する複数層の配線23432を有する配線層23433が形成されている。
また、センサダイ23411の配線層23433の最下層には、外部接続用の電極となるアルミパッド23434が形成されている。すなわち、センサダイ23411では、配線23432よりもロジックダイ23412との接着面23440に近い位置にアルミパッド23434が形成されている。アルミパッド23434は、外部との信号の入出力に係る配線の一端として用いられる。
さらに、センサダイ23411には、ロジックダイ23412との電気的接続に用いられるコンタクト23441が形成されている。コンタクト23441は、ロジックダイ23412のコンタクト23451に接続されるとともに、センサダイ23411のアルミパッド23442にも接続されている。
そして、センサダイ23411には、センサダイ23411の裏面側（上側）からアルミパッド23442に達するようにパッド孔23443が形成されている。
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
なお、図３〜図６を参照して説明した例において、各種配線には、例えば、銅（Ｃｕ）配線が用いられる。また、以降では、図５に示すように、互いに積層されるセンサダイ間において配線間（例えば、図５に示す配線23110及び23170間）を直接接合する構成を「Ｃｕ−Ｃｕ接合」とも称する。
＜１．２．機能構成＞
続いて、図７を参照して、本開示の一実施形態に係る固体撮像装置の機能構成の一例について説明する。図７は、本開示の一実施形態に係る固体撮像装置の一部の機能構成の一例を示すブロック図である。図７に示される固体撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサやＣＣＤ（Charge Coupled Device）イメージセンサ等の、被写体を撮像し、撮像画像のデジタルデータを得る撮像素子である。
図７に示されるように、固体撮像装置１は、制御部１０１、画素アレイ部１１１、選択部１１２、Ａ／Ｄ変換部（ＡＤＣ（Analog Digital Converter））１１３、及び定電流回路部１１４を有する。
制御部１０１は、固体撮像装置１の各部を制御し、画像データ（画素信号）の読み出し等に関する処理を実行させる。
画素アレイ部１１１は、フォトダイオード等の光電変換素子を有する画素構成が行列（アレイ）状に配置される画素領域である。画素アレイ部１１１は、制御部１０１に制御されて、各画素で被写体の光を受光し、その入射光を光電変換して電荷を蓄積し、所定のタイミングにおいて、各画素に蓄積された電荷を画素信号として出力する。
画素１２１および画素１２２は、その画素アレイ部１１１に配置される画素群の中の、上下に隣接する２画素を示している。画素１２１および画素１２２は、互いに同じカラム（列）の連続する行の画素である。図７の例の場合、画素１２１および画素１２２に示されるように、各画素の回路には、光電変換素子並びに４つのトランジスタが用いられている。なお、各画素の回路の構成は、任意であり、図７に示される例以外であってもよい。
一般的な画素アレイには、カラム（列）毎に、画素信号の出力線が設けられる。画素アレイ部１１１の場合、１カラム（列）毎に、２本（２系統）の出力線が設けられる。１カラムの画素の回路は、１行おきに、この２本の出力線に交互に接続される。例えば、上から奇数番目の行の画素の回路が一方の出力線に接続され、偶数番目の行の画素の回路が他方の出力線に接続される。図７の例の場合、画素１２１の回路は、第１の出力線（ＶＳＬ１）に接続され、画素１２２の回路は、第２の出力線（ＶＳＬ２）に接続される。
なお、図７においては、説明の便宜上、１カラム分の出力線のみ示されているが、実際には、各カラムに対して、同様に２本ずつ出力線が設けられる。各出力線には、そのカラムの画素の回路が１行おきに接続される。
選択部１１２は、画素アレイ部１１１の各出力線をＡＤＣ１１３の入力に接続するスイッチを有し、制御部１０１に制御されて、画素アレイ部１１１とＡＤＣ１１３との接続を制御する。つまり、画素アレイ部１１１から読み出された画素信号は、この選択部１１２を介してＡＤＣ１１３に供給される。
選択部１１２は、スイッチ１３１、スイッチ１３２、およびスイッチ１３３を有する。スイッチ１３１（選択SW）は、互いに同じカラムに対応する２本の出力線の接続を制御する。例えば、スイッチ１３１がオン（ＯＮ）状態になると、第１の出力線（ＶＳＬ１）と第２の出力線（ＶＳＬ２）が接続され、オフ（ＯＦＦ）状態になると切断される。
詳細については後述するが、固体撮像装置１においては、各出力線に対してＡＤＣが１つずつ設けられている（カラムＡＤＣ）。したがって、スイッチ１３２およびスイッチ１３３がともにオン状態であるとすると、スイッチ１３１がオン状態になれば、同カラムの２本の出力線が接続されるので、１画素の回路が２つのＡＤＣに接続されることになる。逆に、スイッチ１３１がオフ状態になると、同カラムの２本の出力線が切断されて、１画素の回路が１つのＡＤＣに接続されることになる。つまり、スイッチ１３１は、１つの画素の信号の出力先とするＡＤＣ（カラムＡＤＣ）の数を選択する。
詳細については後述するが、このようにスイッチ１３１が画素信号の出力先とするＡＤＣの数を制御することにより、固体撮像装置１は、そのＡＤＣの数に応じてより多様な画素信号を出力することができる。つまり、固体撮像装置１は、より多様なデータ出力を実現することができる。
スイッチ１３２は、画素１２１に対応する第１の出力線（ＶＳＬ１）と、その出力線に対応するＡＤＣとの接続を制御する。スイッチ１３２がオン（ＯＮ）状態になると、第１の出力線が、対応するＡＤＣの比較器の一方の入力に接続される。また、オフ（ＯＦＦ）状態になるとそれらが切断される。
スイッチ１３３は、画素１２２に対応する第２の出力線（ＶＳＬ２）と、その出力線に対応するＡＤＣとの接続を制御する。スイッチ１３３がオン（ＯＮ）状態になると、第２の出力線が、対応するＡＤＣの比較器の一方の入力に接続される。また、オフ（ＯＦＦ）状態になるとそれらが切断される。
選択部１１２は、制御部１０１の制御に従って、このようなスイッチ１３１〜スイッチ１３３の状態を切り替えることにより、１つの画素の信号の出力先とするＡＤＣ（カラムＡＤＣ）の数を制御することができる。
なお、スイッチ１３２やスイッチ１３３（いずれか一方もしくは両方）を省略し、各出力線と、その出力線に対応するＡＤＣとを常時接続するようにしてもよい。ただし、これらのスイッチによって、これらの接続・切断を制御することができるようにすることにより、１つの画素の信号の出力先とするＡＤＣ（カラムＡＤＣ）の数の選択の幅が拡がる。つまり、これらのスイッチを設けることにより、固体撮像装置１は、より多様な画素信号を出力することができる。
なお、図７においては、１カラム分の出力線に対する構成のみ示されているが、実際には、選択部１１２は、カラム毎に、図７に示されるのと同様の構成（スイッチ１３１〜スイッチ１３３）を有している。つまり、選択部１１２は、各カラムについて、制御部１０１の制御に従って、上述したのと同様の接続制御を行う。
ＡＤＣ１１３は、画素アレイ部１１１から各出力線を介して供給される画素信号を、それぞれＡ／Ｄ変換し、デジタルデータとして出力する。ＡＤＣ１１３は、画素アレイ部１１１からの出力線毎のＡＤＣ（カラムＡＤＣ）を有する。つまり、ＡＤＣ１１３は、複数のカラムＡＤＣを有する。１出力線に対応するカラムＡＤＣは、比較器、Ｄ／Ａ変換器（ＤＡＣ）、およびカウンタを有するシングルスロープ型のＡＤＣである。
比較器は、そのDAC出力と画素信号の信号値とを比較する。カウンタは、画素信号とＤＡＣ出力が等しくなるまで、カウント値（デジタル値）をインクリメントする。比較器は、ＤＡＣ出力が信号値に達すると、カウンタを停止する。その後カウンタ１，２によってデジタル化された信号をＤＡＴＡ１およびＤＡＴＡ２より固体撮像装置１の外部に出力する。
カウンタは、次のＡ／Ｄ変換のためデータ出力後、カウント値を初期値（例えば０）に戻す。
ＡＤＣ１１３は、各カラムに対して２系統のカラムＡＤＣを有する。例えば、第１の出力線（ＶＳＬ１）に対して、比較器１４１（ＣＯＭＰ１）、ＤＡＣ１４２（ＤＡＣ1）、およびカウンタ１４３（カウンタ１）が設けられ、第２の出力線（ＶＳＬ２）に対して、比較器１５１（ＣＯＭＰ２）、ＤＡＣ１５２（ＤＡＣ2）、およびカウンタ１５３（カウンタ２）が設けられている。図示は省略しているが、ＡＤＣ１１３は、他のカラムの出力線に対しても同様の構成を有する。
ただし、これらの構成の内、ＤＡＣは、共通化することができる。ＤＡＣの共通化は、系統毎に行われる。つまり、各カラムの互いに同じ系統のＤＡＣが共通化される。図７の例の場合、各カラムの第１の出力線（ＶＳＬ１）に対応するＤＡＣがＤＡＣ１４２として共通化され、各カラムの第２の出力線（ＶＳＬ２）に対応するＤＡＣがＤＡＣ１５２として共通化されている。なお、比較器とカウンタは、各出力線の系統毎に設けられる。
定電流回路部１１４は、各出力線に接続される定電流回路であり、制御部１０１により制御されて駆動する。定電流回路部１１４の回路は、例えば、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ等により構成される。この回路構成は任意であるが、図７においては、説明の便宜上、第１の出力線（ＶＳＬ１）に対して、ＭＯＳトランジスタ１６１（ＬＯＡＤ１）が設けられ、第２の出力線（ＶＳＬ２）に対して、ＭＯＳトランジスタ１６２（ＬＯＡＤ２）が設けられている。
制御部１０１は、例えばユーザ等の外部から要求を受け付けて読み出しモードを選択し、選択部１１２を制御して、出力線に対する接続を制御する。また、制御部１０１は、選択した読み出しモードに応じて、カラムＡＤＣの駆動を制御したりする。さらに、制御部１０１は、カラムＡＤＣ以外にも、必要に応じて、定電流回路部１１４の駆動を制御したり、例えば、読み出しのレートやタイミング等、画素アレイ部１１１の駆動を制御したりする。
つまり、制御部１０１は、選択部１１２の制御だけでなく、選択部１１２以外の各部も、より多様なモードで動作させることができる。したがって、固体撮像装置１は、より多様な画素信号を出力することができる。
なお、図７に示す各部の数は、不足しない限り任意である。例えば、各カラムに対して、出力線が３系統以上設けられるようにしてもよい。また、図７に示した、ＡＤＣ１３２から出力される画素信号の並列数や、ＡＤＣ１３２自体の数を増やすことで、外部に並列して出力される画素信号の数を増やしてもよい。
以上、図７を参照して、本開示の一実施形態に係る固体撮像装置の機能構成の一例について説明した。
＜１．３．単位画素の回路構成＞
続いて、図８を参照して、単位画素の回路構成の一例について説明する。図８は、本開示の一実施形態に係る単位画素の回路構成の一例を示した図である。図８に示すように、本開示の一実施形態に係る単位画素１２１は、光電変換部、例えばフォトダイオードＰＤと、４つの画素トランジスタとを含む。４つの画素トランジスタは、例えば、転送トランジスタＴｒ１１、リセットトランジスタＴｒ１２、増幅トランジスタＴｒ１３、及び選択トランジスタＴｒ１４である。これらの画素トランジスタは、例えば、ｎチャネルのＭＯＳトランジスタにより構成され得る。
転送トランジスタＴｒ１１は、フォトダイオードＰＤのカソードとフローティングディフュージョン部ＦＤとの間に接続される。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（ここでは、電子）を、ゲートに転送パルスφＴＲＧが与えられることによってフローティングディフュージョン部ＦＤに転送する。なお、参照符号Ｃｆｄは、フローティングディフュージョン部ＦＤの寄生容量を模式的に示している。
リセットトランジスタＴｒ１２は、電源ＶＤＤにドレインが、フローティングディフュージョン部ＦＤにソースがそれぞれ接続される。そして、フォトダイオードＰＤからフローティングディフュージョン部ＦＤへの信号電荷の転送に先立って、ゲートにリセットパルスφＲＳＴが与えられることによってフローティングディフュージョン部ＦＤの電位をリセットする。
増幅トランジスタＴｒ１３は、フローティングディフュージョン部ＦＤにゲートが、電源ＶＤＤにドレインが、選択トランジスタＴｒ１４のドレインにソースがそれぞれ接続される。増幅トランジスタＴｒ１３は、リセットトランジスタＴｒ１２によってリセットした後のフローティングディフュージョン部ＦＤの電位をリセットレベルとして選択トランジスタＴｒ１４に出力する。さらに増幅トランジスタＴｒ１３は、転送トランジスタＴｒ１１によって信号電荷を転送した後のフローティングディフュージョン部ＦＤの電位を信号レベルとして選択トランジスタＴｒ１４に出力する。
選択トランジスタＴｒ１４は、例えば、増幅トランジスタＴｒ１３のソースにドレインが、垂直信号線９にソースがそれぞれ接続される。そして選択トランジスタＴｒ１４のゲートに選択パルスφＳＥＬが与えられることによってオン状態となり、増幅トランジスタＴｒ１３から出力される信号を垂直信号線９に出力する。なお、この選択トランジスタＴｒ１４については、電源ＶＤＤと増幅トランジスタＴｒ１３のドレインとの間に接続した構成を採ることも可能である。
なお、本実施形態に係る固体撮像装置１を、積層型の固体撮像装置として構成する場合には、例えば、フォトダイオード及び複数のＭＯＳトランジスタ等の素子が、図２のＢまたはＣにおけるセンサダイ23021に形成される。また、転送パルス、リセットパルス、選択パルス、電源電圧は、図２のＢまたはＣにおけるロジックダイ23024から供給される。また、選択トランジスタのドレインに接続される垂直信号線９から後段の素子は、選択トランジスタのドレインに接続される垂直信号線９から後段の素子は、ロジック回路23014に構成されており、ロジックダイ23024に形成される。
以上、図８を参照して、単位画素の回路構成の一例について説明した。
＜＜２．ＰＵＦの概要＞＞
続いて、ＰＵＦ（Physically Unclonable Function）の概要について説明する。ＰＵＦは、複製困難な物理的特徴を利用してデバイスに固有の値を出力する関数である。ＰＵＦの一例として、Ａｒｂｉｔｅｒ ＰＵＦ、ＳＲＡＭ ＰＵＢ、Ｇｌｉｔｃｈ ＰＵＦ等が挙げられる。
例えば、Ａｒｂｉｔｅｒ ＰＵＦは、２つの経路を通ってＡｒｂｉｔｅｒと呼ばれる回路に到着する信号の遅延差を利用して、そのデバイスに固有の値を出力する技術である。また、ＳＲＡＭ ＰＵＦは、ＳＲＡＭ（Static Random Access Memory）に電源を入れた直後の初期値の差異を利用して、そのデバイスに固有の値を出力する技術である。また、Ｇｌｉｔｃｈ ＰＵＦは、論理回路を構成する各ゲートの入出力信号間の遅延関係によって発生するグリッチ（Glitch）と呼ばれる現象を利用して、そのデバイスに固有の値を出力する技術である。
このようなＰＵＦを利用して生成されるデバイスに固有の値は、複製が困難であるという特性から、例えば、個々のデバイスを識別するための識別子（ＩＤ）としての利用や、所謂鍵情報（例えば、暗号化の鍵）としての利用が期待されている。
以上、ＰＵＦの概要について説明した。なお、以降の説明においては、上記ＰＵＦを利用して生成されたデバイスに固有の値を「ＰＵＦ値」とも称する。
＜＜３．第１の実施形態＞＞
第１の実施形態として、内部で暗号化処理を完結させる固体撮像素子について説明する。従来、固体撮像素子に固有の固有情報に基づき、撮像装置の内部で暗号キーを生成する技術は存在していた。しかし、固体撮像素子から固有情報を出力し、固体撮像素子とは別の機能ブロックで暗号化すると、暗号化に用いられる固有情報が流出する可能性がある。
そこで、第１の実施形態では、固有情報を外部に出力せずに、固有情報を用いた暗号化処理を内部で完結させる固体撮像素子について説明する。
＜３．１．構成例＞
図９は、本開示の第１の実施形態に係る固体撮像素子の機能構成例を示す説明図である。図９に示したのは、固有情報を用いた暗号化処理を内部で完結させる固体撮像装置１の機能構成例である。以下、図９を用いて本開示の第１の実施形態に係る固体撮像素子の機能構成例について説明する。
図９に示したように、本開示の第１の実施形態に係る固体撮像装置１は、駆動制御部２１０と、撮像部２１２及び固有情報生成部２１４を含む、所定の行及び列からなる画素アレイ部２１１と、クリップ回路２１５と、基準信号生成部２１６と、電流源２１７と、検出部２１８と、固有値計算部２２０と、暗号化部２２２と、通信制御部２２４と、を含んで構成される。
駆動制御部２１０は、所定の入力クロック及びデータに基づいて、後述の撮像部２１２や固有情報生成部２１４を駆動させるための信号を生成して、撮像部２１２や固有情報生成部２１４を駆動させる。駆動制御部２１０は、例えば、図１を用いて説明した固体撮像装置１の構成における制御回路８、垂直駆動回路４、水平駆動回路６を含みうる。また駆動制御部２１０は、図２に示した制御回路23013に設けられ得る。
駆動制御部２１０は、画素アレイ部２１１を駆動させる際に、撮像部２１２の駆動と、固有情報生成部２１４の駆動とを切り替える機能を有していても良い。駆動制御部２１０が撮像部２１２の駆動と、固有情報生成部２１４の駆動とを切り替える機能を有することで、撮像部２１２と固有情報生成部２１４との回路との共通化が可能となる。また駆動制御部２１０が撮像部２１２の駆動と固有情報生成部２１４の駆動とを切り替える機能を有することで、固有情報を生成するための特別な素子を必要とせず、固有値が解析されにくくなる。
また駆動制御部２１０は、画素アレイ部２１１における、画像を出力する際に駆動させる素子と、素子固有情報を検出するために駆動させる素子とを分ける機能を有していても良い。駆動制御部２１０が、画像を出力する際に駆動させる素子と、素子固有情報を検出するために駆動させる素子とを分ける機能を有することで、素子固有情報が流出されなくなる。
また駆動制御部２１０は、素子固有情報を検出するための駆動の際は、画像を出力する際の駆動とは異なるバイアス電流で駆動するよう制御しても良い。駆動制御部２１０が、素子固有情報を検出するための駆動の際は、画像を出力する際の駆動とは異なるバイアス電流で駆動するよう制御することで、安定して固有値を得るのに適した駆動が可能となる。具体的には、例えば図７に示した回路におけるＭＯＳトランジスタ１６１（ＬＯＡＤ１）、ＭＯＳトランジスタ１６２（ＬＯＡＤ２）の駆動を、素子固有情報を検出するための駆動の際と、画像を出力するための駆動の際とで変化させる。ＭＯＳトランジスタ１６１（ＬＯＡＤ１）、ＭＯＳトランジスタ１６２（ＬＯＡＤ２）の駆動を変化させることで、増幅トランジスタＡＭＰに出てくる特性を変化させることができる。駆動制御部２１０が、温度に応じたバイアス電流で素子固有情報を検出するための駆動を行うよう制御することで、より安定して固有値を得るのに適した駆動が可能となる。
駆動制御部２１０は、画像を出力する際の駆動とは異なるバイアス電流で素子固有情報を検出するための駆動を行う際は、固体撮像装置１のチップ温度に応じたバイアス電流で駆動するよう制御しても良い。
画素アレイ部２１１は、所定の行及び列からなる単位画素が配列されており、ソースフォロワ回路でデータを出力するよう構成されている。
撮像部２１２は、複数の光電変換部を含む画素が２次元アレイ状に配列された画素アレイを有しており、駆動制御部２１０により駆動されてアナログ信号を出力する。撮像部２１２における各画素の回路構成は例えば図８に示したものである。
固有情報生成部２１４は、例えば撮像部２１２において設けられている画素と同じ構成を有する回路が一次元に配列されており、駆動制御部２１０により駆動されてアナログ信号を出力する。固有情報生成部２１４として形成される回路は、撮像部２１２において設けられている画素と略同一の製造工程で作製されても良い。また駆動制御部２１０は、撮像部２１２の駆動と、固有情報生成部２１４の駆動とを切り替えても良い。
固有情報生成部２１４は、画素アレイにおけるオプティカルブラック（ＯＰＢ）領域に設けられる画素であってもよい。固有情報生成部２１４として構成される回路における各素子は、製造時に物理的なばらつきを有する。本開示の第１の実施形態に係る固体撮像装置１は、この固有情報生成部２１４が出力するアナログ信号を、固有の複製できない情報（素子固有情報）の基とする。
固有情報生成部２１４が出力するアナログ信号の生成元の一例を挙げる。以下の説明では、固有情報生成部２１４が図７や図８に示した画素１２１と同様の構成を有しているものとして説明する。
（フォトダイオードＰＤ）
フォトダイオードＰＤには、製造時の結晶欠陥に起因するノイズ成分がある。結晶欠陥は暗電流のばらつきを引き起こす。結晶欠陥は固定パターンノイズとして現れる。
（選択トランジスタＳＥＬ）
選択トランジスタＳＥＬには、閾値電圧Ｖｔｈのばらつきに起因するノイズ成分がある。閾値電圧Ｖｔｈのばらつきは、酸化膜、チャネル幅、チャネル長、不純物等の構造的なものに起因する。閾値電圧Ｖｔｈのばらつきは固定パターンノイズとして現れる。
（リセットトランジスタＲＳＴ）
リセットトランジスタＲＳＴにも、閾値電圧Ｖｔｈのばらつきに起因するノイズ成分がある。閾値電圧Ｖｔｈのばらつきは、酸化膜、チャネル幅、チャネル長、不純物等の構造的なものに起因する。閾値電圧Ｖｔｈのばらつきは固定パターンノイズとして現れる。
（フローティングディフュージョン部ＦＤ）
フローティングディフュージョン部ＦＤには、製造時の結晶欠陥に起因するノイズ成分がある。結晶欠陥は暗電流のばらつきを引き起こす。結晶欠陥は固定パターンノイズとして現れる。リセットトランジスタＲＳＴがオンからオフに切り替わる際に、フローティングディフュージョン部ＦＤにはｋＴＣノイズ（リセットノイズ）が現れる。このｋＴＣノイズは一時的に生じるものである。リセットトランジスタＲＳＴがオンからオフに切り替わる際に、フローティングディフュージョン部ＦＤにはフィードスルーが現れる。このフィードスルーは寄生容量のばらつきやしきい値に起因するものであり、固定パターンノイズとして現れる。
（増幅トランジスタＡＭＰ）
増幅トランジスタＡＭＰにも、閾値電圧Ｖｔｈのばらつきに起因するノイズ成分がある。閾値電圧Ｖｔｈのばらつきは、酸化膜、チャネル幅、チャネル長、不純物等の構造的なものに起因する。閾値電圧Ｖｔｈのばらつきは固定パターンノイズとして現れる。また増幅トランジスタＡＭＰには、オーバドライブ電圧に起因するノイズ成分、熱雑音に起因するノイズ成分、１／ｆ雑音に起因するノイズ成分、ランダムテレグラフノイズ（ＲＴＮ）に起因するノイズ成分がある。ＲＴＮは酸化膜中の欠陥による電荷のトラップ・デトラップに起因すると考えられている。酸化膜中の欠陥の有無は固有のばらつきであるが、観測されるのは２値又は多値の時間的な信号レベル変動である。
これらのノイズ成分が、信号線（ＶＳＬ）を介して後段の検出部２１８に伝達される。通常の駆動時には、これらのノイズ成分のうち、信号の転送の前後で変化しないノイズ成分はＣＤＳ処理により除去されることになる。本実施形態では、固体撮像装置１は、固有値を生成する際には、これらのノイズ成分を除去するのでは無く、固有値の基となる素子固有情報として用いる。固有情報生成部２１４が出力するアナログ信号に含まれるノイズ成分を固有値の基とすることで、固体撮像装置１は、解析されにくい固有値の生成を可能とする。
固有情報生成部２１４は、例えば外部からの光が届かない位置（遮光された位置）に設けられ得る。固有情報生成部２１４が遮光された位置に設けられることで、固体撮像装置１は、外光の影響を受けずに安定した固有情報の生成を可能とする。また固有情報生成部２１４は、撮像部２１２の画素アレイの列数と同じ数の回路を１または複数行有していても良い。また固有情報生成部２１４は、駆動制御部２１０からの制御信号により動作する行選択スイッチを設けていても良い。
クリップ回路２１５は、画素アレイ部２１１の列数と同じくｎ列配列される回路であり、画素アレイ部２１１のソースフォロワ回路と並列に接続されるソースフォロワ回路である。クリップ回路２１５は、列ごとの出力線の電圧（ＶＳＬ電圧）が所定の範囲となるようにクリップする機能を有する。
図１０Ａは、クリップ回路２１５の回路構成例を示す説明図である。クリップ回路２１５は、画素と並列に、出力線ＶＳＬに接続された、行選択可能なソースフォロワ回路である。クリップ回路２１５は、それぞれの出力線ＶＳＬに対応して、トランジスタＣＬＰＳＥＬ、ＣＬＰＡＭＰを備える。トランジスタＣＬＰＳＥＬは、線形動作するトランジスタであり、トランジスタＣＬＰＡＭＰのソースと出力線ＶＳＬとを接続する制御を行う。当該制御はクリップ選択パルスによって行われる。トランジスタＣＬＰＡＭＰは、飽和動作するトランジスタであり、画素の増幅トランジスタＡＭＰと同様に、電流源によりバイアス電流を流すと入力に応じた信号を出力する。入力はクリップ電圧で与えられ、通常は１Ｖ〜２Ｖ程度の中間電位である。
選択状態では、出力線ＶＳＬに接続されるソースフォロワ（選択行の画素）の出力電圧がクリップ電圧に応じて出力される電圧よりも低くなると、クリップ回路２１５に優先的にバイアス電流が流れるようになる。結果、選択行の画素のソースフォロワ出力は機能しなくなり、クリップ電圧に応じた出力レベルに出力線ＶＳＬの電圧がクリップされる。クリップ電圧は列ごとの単位クリップ回路に共通のＤＣ電圧が供給されるが、このとき、画素ソースフォロワと同様に、個々にしきい値ばらつきやオーバドライブ電圧がばらつく。
基準信号生成部２１６は、クリップ回路２１５が列ごとに出力するＶＳＬ電圧を平均化して出力する。電流源２１７は、定電流を流し、ＶＳＬ電圧を出力するための回路であり、電流制御電圧生成部２１９によって駆動される。電流源２１７はｎ列配列され、単位画素内の増幅トランジスタとソースフォロワ回路を形成する。電流制御電圧生成部２１９は、バンドギャップリファレンス回路により、電流源２１７の電流値が温度に依存しないよう、電流制御電圧を生成する。
検出部２１８は、固有情報生成部２１４が出力するアナログ信号をデジタル信号に変換する信号処理を行う。検出部２１８は、コンパレータ２３１と、ＤＡ変換器２３２と、カウンタ２３３と、を含む。コンパレータ２３１は、電流源２１７が出力するＶＳＬ電圧と、ＤＡ変換器２３２が出力する参照波形とを比較して電圧を時間に変換する。コンパレータ２３１は、入力側に設けられる入力容量と、コンパレータ２３１の入出力を短絡するスイッチとを備える。ＤＡ変換器２３２は、コンパレータ２３１に供給する参照波形を生成する。カウンタ２３３は、コンパレータ２３１の出力が反転するまでカウントし、時間をカウント数に変換する機能を有する。
検出部２１８は、変換後のデジタル信号を固有値計算部２２０に出力する。検出部２１８は、アナログ信号をデジタル信号に変換する機能に加え、２つの入力信号に対して差分処理する機能と、検出部２１８自身で発生するばらつきを除去する機能を備えうる。検出部２１８自身で発生するばらつきを除去する機能を備えることで、固有情報生成部２１４からの信号に余計にばらつきを加えないため、固有値の基となる信号の品質を高めることが可能となる。また検出部２１８は、固有情報生成部２１４が出力するアナログ信号に対して列並列処理を行ってもよく、画素並列処理を行ってもよい。
検出部２１８は、信号線の電位をクランプする容量と、当該容量の一端を基準電位に設定するためのスイッチを備えてもよい。具体的には、図７に示したＡＤＣ１１３の、比較器１４１、１５１の入力側に設けられる容量素子の一端と、比較器１４１、１５１の出力側とを接続するスイッチを備えていても良い。当該スイッチによって容量素子の一端と、比較器１４１、１５１の出力側とが接続されることで、比較器１４１、１５１に含まれるトランジスタの内、ダイオード接続されるトランジスタが発生することになる。これにより、信号線の電位をクランプする容量の一端が所定の基準電位に設定されるので、アナログ領域でのばらつきの除去が可能となる。また検出部２１８は、ＡＤ変換後のデジタル値を差分処理してもよい。検出部２１８は、ＡＤ変換後のデジタル値を差分処理によって、デジタル領域でのばらつきの除去が可能となる。
また検出部２１８は、後述するようにクランプのレベルをシフトさせる機能を有していてもよい。検出部２１８は、クランプのレベルをシフトさせることで、アナログ値からデジタル値への変換の際に、所定の基準を中心としたアナログ値の分布を最適なものとすることができる。アナログ値の分布を最適なものとすることで、固有情報生成部２１４が出力する固有情報を損失無く得ることが可能となる。
検出部２１８が複数配列されている場合、それぞれの検出部２１８は、検出部２１８にそれぞれ入力される信号と、複数の検出部２１８に共通の基準信号との差分を取る機能を有していても良い。この場合、複数の検出部２１８に共通の基準信号は、検出部２１８にそれぞれ入力される信号の平均と略同一であってもよい。
固有情報生成部２１４と検出部２１８との間には、固有情報生成部２１４が出力する固有情報を一時的に保持するためのメモリ、特にアナログメモリが設けられても良い。アナログメモリとしては、以下で説明するように信号線の寄生容量であっても良い。また、固有情報生成部２１４と複数の検出部２１８との間にそれぞれアナログメモリが設けられる場合、アナログメモリ間を短絡させるスイッチが設けられても良い。固有情報の生成が容易になると共に、アナログメモリ間を短絡させて平均化することで、それぞれのアナログメモリに保持された固有情報は消去される。
図１０Ｂは、基準信号生成部２１６、電流源２１７及びコンパレータ２３１の回路構成例を示す説明図である。図１０Ｂには、（ｎ−１）番目の出力線ＶＳＬ（ｎ−１）、ｎ番目の出力線ＶＳＬ（ｎ）、（ｎ＋１）番目の出力線ＶＳＬ（ｎ＋１）が示されている。
出力線ＶＳＬ（ｎ−１）には、基準信号生成部２１６としてスイッチ２５１ａ、２５２ａが設けられており、出力線ＶＳＬ（ｎ−１）には寄生容量２５３ａが存在する。出力線ＶＳＬ（ｎ）には、基準信号生成部２１６としてスイッチ２５１ｂ、２５２ｂが設けられており、出力線ＶＳＬ（ｎ）には寄生容量２５３ｂが存在する。出力線ＶＳＬ（ｎ＋１）には、基準信号生成部２１６としてスイッチ２５１ｃ、２５２ｃが設けられており、出力線ＶＳＬ（ｎ＋１）には寄生容量２５３ｃが存在する。
電流源２１７として、スイッチ２５２ａの一端にトランジスタ２６１ａが、スイッチ２５２ｂの一端にトランジスタ２６１ｂが、スイッチ２５２ｃの一端にトランジスタ２６１ｃが、それぞれ接続される。
出力線ＶＳＬ（ｎ−１）には、コンパレータ２３１として入力容量２７１ａ、２７２ａ、スイッチ２７３ａ、２７４ａ、コンパレータ２７５ａが存在する。出力線ＶＳＬ（ｎ）には、コンパレータ２３１として入力容量２７１ｂ、２７２ｂ、スイッチ２７３ｂ、２７４ｂ、コンパレータ２７５ｂが存在する。出力線ＶＳＬ（ｎ＋１）には、コンパレータ２３１として入力容量２７１ｃ、２７２ｃ、スイッチ２７３ｃ、２７４ｃ、コンパレータ２７５ｃが存在する。
図１１Ａは、固有情報を生成する際における、基準信号生成部２１６、電流源２１７及びコンパレータ２３１の動作をタイミングチャートで示す説明図である。以下では、出力線ＶＳＬ（ｎ−１）上に、または出力線ＶＳＬ（ｎ−１）に沿って設けられる各素子の動作について説明する。
時刻ｔ１で１水平読み出し期間がスタートする。この時点で行選択信号φＳＥＬがハイになり、行選択が始まる。この時点ではリセットトランジスタＲＳＴがオン状態であるので、フローティングディフュージョン部ＦＤの電圧はＶＤＤに固定されている。これによりフローティングディフュージョン部ＦＤのばらつきは除去される。また固有情報を生成する際に、転送パルスφＴＲＧはローで固定される。転送パルスφＴＲＧがローで固定されることで転送トランジスタＴＲＧがオフとなり、フォトダイオードＰＤのばらつきを除去することが出来る。
また、時刻ｔ１では電流源２１７を切り離すための電流源切り離しパルスがハイであり、スイッチ２５２ａがオンとなっている。また時刻ｔ１では、ＶＳＬ電圧を平均化するＶＳＬ平均化パルスがローであり、スイッチ２５１ａがオフとなっている。これにより、ソースフォロワ動作していても、ソースフォロワ毎のばらつき情報が出力線ＶＳＬに出力される。
時刻ｔ２で、行選択信号（選択パルス）φＳＥＬと、電流源切り離しパルスが同時にローになり、列ごとのＶＳＬ電圧が、ＶＳＬの寄生容量２５３ａに保持される。また時刻ｔ２で、ＶＳＬ平均化パルスがハイになり、各列のＶＳＬ電圧が平均化される。この平均化されたＶＳＬ電圧が基準信号となる。
時刻ｔ３の時点で、コンパレータ２７５ａの内部オフセットと、ＶＳＬ電圧及び参照波形の差分が、入力容量２７２ａに充電され、コンパレータ２７５ａの動作点が初期化される。
時刻ｔ４で、短絡パルスがローになり、スイッチ２７３ａ、２７４ａがオフになる。これにより、スイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきが発生する。
時刻ｔ５〜ｔ６が１回目のＡＤ変換期間（ＡＤＣ期間１）である。この期間において、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。ＤＡ変換器２３２は参照波形をシフトする機能を有しても良い。すなわち、ＤＡ変換器２３２はクランプレベルをシフトする機能を有していてもよい。ＤＡ変換器２３２は参照波形をシフトすることで、カウンタ２３３の出力にオフセットを付けることが出来る。このＡＤＣ期間１では、コンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が発生している。なお図１１Ａにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
時刻ｔ６でＡＤＣ期間１が終わると、行選択信号φＳＥＬがハイに、電流源切り離しパルスがハイに、ＶＳＬ平均化パルスがローになる。すなわち、スイッチ２５１ａがオフとなり、スイッチ２５２ａがオンとなっている。これにより、ソースフォロワ動作していても、ソースフォロワ毎のばらつき情報（増幅トランジスタの出力のばらつき）が出力線ＶＳＬに出力される。
時刻ｔ７〜ｔ８が２回目のＡＤ変換期間（ＡＤＣ期間２）である。この期間においても、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。ここで、変換後のデジタル値には、時刻ｔ４で生じたスイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきと、ＡＤＣ期間１で生じたコンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が、同じく含まれる。なお図１１Ａにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
そこで、ＡＤＣ期間２が終わると、ＡＤＣ期間１でのカウンタ２３３のカウント値と、ＡＤＣ期間２でのカウンタ２３３のカウント値との差分処理を行う。この差分処理によって、検出部２１８で生じるばらつきを除去することが出来る。従って、素子固有情報に、検出部２１８で生じるばらつきが含まれることを防ぐことができる。
またＡＤＣ期間１において、カウンタ２３３の出力にオフセットを付けているので、上記差分処理が行われても、固有情報生成部２１４によるばらつきが欠損することは無い。固有情報生成部２１４によるばらつきは、基準信号を中心に正規分布する。従って、オフセットが無いと固有情報生成部２１４によるばらつきに負値が発生し、０以下の値が全て０となってしまう。
ＡＤ変換の際の参照波形の傾きは、所望のデジタル値が得られるように調整（アナログゲイン調整）されるのが望ましい。また、素子固有情報の読み出しの際には、通常の読み出しに対して、電流源の電流（ドレイン電流Ｉｄ）を小さくしてもよい。オーバドライブ電圧は、２×Ｉｄ／ｇｍで求まるが、ばらつきもオーバドライブ電圧に比例するので、ドレイン電流Ｉｄを小さくすると、ソースフォロワに含まれるオーバドライブ電圧のばらつき成分が相対的に小さくなる。つまり、主に増幅トランジスタＡＭＰのしきい値のばらつきの情報が検出できる。また、素子固有情報の読み出しの際には、通常の読み出しに対して、電流源の電流（ドレイン電流Ｉｄ）を大きくしてもよい。電流源の電流を大きくすることで、ソースフォロワに含まれるばらつき情報の内、オーバドライブ電圧のばらつき成分を相対的に大きくすることも出来る。
テンポラルノイズとして、増幅トランジスタＡＭＰの熱雑音、１／ｆノイズ、ＲＴＮ、周辺回路の熱雑音が含まれるが、これらは、複数回の読み出しを行って加算（平均）すれば、抑圧することができる。
経時劣化を抑えるために、固体撮像装置１は、以下の条件で、駆動制御することが望ましい。ホットキャリア注入を考慮し、動作時の電流は小さいことが望ましい。すなわちバイアス電流は小さくなるように制御することが望ましい。また同様にホットキャリア注入を考慮し、動作時間が短いことが望ましい。たとえば起動時やリクエスト時のみ駆動するよう制御することが望ましい。また同様にホットキャリア注入を考慮し、不使用時は電流を流さないことが望ましい。すなわち、不使用時には選択トランジスタＳＥＬをオフにすることが望ましい。また酸化膜の破壊を考慮し、不使用時は、対象素子のゲートとソースまたはドレインとの電圧差が小さいことが望ましい。すなわち、不使用時にはリセットトランジスタＲＳＴをオンすることが望ましい。また基板ホットキャリア注入を考慮し、固有情報生成部２１４は、遮光されていることが望ましい。
選択パルスφＳＥＬのハイレベルの電位はＶＤＤ（２．７Ｖ）程度としてもよいが、中間電位（およそ１Ｖ〜１．５Ｖ程度）としてもよい。選択トランジスタＳＥＬのドレインソース間の電位差（ＶＤＳ）をとり飽和動作させればソースフォロワとなる。例えば、選択トランジスタＳＥＬのドレイン電圧を２．７Ｖとして、選択トランジスタＳＥＬのドレイン側（増幅トランジスタＡＭＰのソース側）は通常２．２Ｖ程度である。これに対して、選択トランジスタＳＥＬのＶＤＳを充分に取れば（少なくとも数百〜７００ｍＶ程度の差が有れば）飽和動作させることが出来る。これにより、選択トランジスタＳＥＬのゲート電圧に応じた出力が出力線ＶＳＬに伝達される。選択トランジスタＳＥＬも増幅トランジスタＡＭＰと同様、飽和動作させると、しきい値とオーバドライブ電圧とが素子ごとにばらつくので、選択トランジスタＳＥＬのしきい値とオーバドライブ電圧のばらつきを検出することができる。この際、非選択行の画素とクリップ回路２１５は、選択スイッチがオフされており、読み出しに関与しない。
電流制御電圧生成部２１９は、電流制御電圧をＡＤＣ期間１とＡＤＣ期間２とで異なる電圧で駆動することにより、オーバドライブ電圧を変化させることができる。このときのオーバドライブ電圧の変化量がばらつくので、オーバドライブ電圧の変化量を素子固有情報として検出できる。
図１１Ｂは、固有情報を生成する際における、基準信号生成部２１６、電流源２１７及びコンパレータ２３１の動作をタイミングチャートで示す説明図である。以下では、出力線ＶＳＬ（ｎ−１）上に、または出力線ＶＳＬ（ｎ−１）に沿って設けられる各素子の動作について説明する。図１１Ａのタイミングチャートとは、電流源切り離しパルス、ＶＳＬ平均化パルスが常にローレベルである点で異なっている。
時刻ｔ１で１水平読み出し期間がスタートする。この時点で行選択信号φＳＥＬがハイになり、行選択が始まる。この時点ではリセットトランジスタＲＳＴがオン状態であるので、フローティングディフュージョン部ＦＤの電圧はＶＤＤに固定されている。これによりフローティングディフュージョン部ＦＤのばらつきは除去される。また固有情報を生成する際に、転送パルスφＴＲＧはローで固定される。転送パルスφＴＲＧがローで固定されることで転送トランジスタＴＲＧがオフとなり、フォトダイオードＰＤのばらつきを除去することが出来る。
時刻ｔ２の時点で、コンパレータ２７５ａの内部オフセットと、ＶＳＬ電圧及び参照波形の差分が、入力容量２７２ａに充電され、コンパレータ２７５ａの動作点が初期化される。
時刻ｔ３で、短絡パルスがローになり、スイッチ２７３ａ、２７４ａがオフになる。これにより、スイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきが発生する。
時刻ｔ４〜ｔ５が１回目のＡＤ変換期間（ＡＤＣ期間１）である。この期間において、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。このＡＤＣ期間１では、コンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が発生している。なお図１１Ｂにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
続いて時刻ｔ６の時点で、電流制御電圧生成部２１９は、バイアス電流が大きくなるように電流制御電圧を制御する。
時刻ｔ７〜ｔ８が２回目のＡＤ変換期間（ＡＤＣ期間２）である。この期間においても、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。ここで、変換後のデジタル値には、時刻ｔ４で生じたスイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきと、ＡＤＣ期間１で生じたコンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が、同じく含まれる。なお図１１Ｂにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
そこで、ＡＤＣ期間２が終わると、ＡＤＣ期間１でのカウンタ２３３のカウント値と、ＡＤＣ期間２でのカウンタ２３３のカウント値との差分処理を行う。この差分処理によって、検出部２１８で生じるばらつきを除去することが出来る。ＡＤＣ期間１とＡＤＣ期間２では、バイアス電流値が異なるだけなので、しきい値情報はキャンセルされ、オーバドライブ電圧の成分の抽出が可能となる。ここで、トランジスタの利得係数βは、（Ｗ／Ｌ）×μ×Ｃｏｘである。Ｗはゲート幅、Ｌはゲート長、μは電子の移動度、Ｃｏｘは単位面積当たりの酸化膜容量である。また相互インダクタンスｇｍは、ほぼ２1/2×β×Ｉｄである。従ってオーバドライブ電圧は２×Ｉｄ／ｇｍ＝（２×Ｉｄ／β）1/2である。βは素子固有のばらつきを持つので、バイアス電流と素子ばらつきに応じた出力が得られる。βの中には移動度μが含まれており、移動度μには温度特性が含まれる。従って、後述するように温度に応じてバイアス電流や参照波形の傾き及びシフト量を調整することで、温度による特性変化を緩和し、適切なレンジでＡＤ変換を行うことが可能となる。固体撮像装置１の動作温度では格子散乱が支配的なため、移動度の温度特性は、絶対温度Ｔ−３／２に依存する。
図１１Ｂに示したタイミングチャートで動作させる場合でも、選択パルスφＳＥＬのハイレベルの電位はＶＤＤ（２．７Ｖ）程度としてもよいが、中間電位（およそ１Ｖ〜１．５Ｖ程度）としてもよい。選択トランジスタＳＥＬのドレインソース間の電位差（ＶＤＳ）をとり飽和動作させればソースフォロワとなる。
ＲＴＮは、時間変動する成分でもあるが、発生する素子が決まっている（ＦＰＮ成分）。従って、ＲＴＮの検出も可能である。
一般に、ＲＴＮは、欠陥準位への電子の捕獲または放出過程で発生し、振幅が大きいために２値または多値の出力を発生させる。ＲＴＮの検出は、通常は時間的な変化を含むため、連続的に観測するか、複数回のサンプリングによって行われる。ここで、時間的な変化とは、欠陥の持つエネルギー準位と、画素の増幅トランジスタＡＭＰのチャネル電子のフェルミ準位との差によって発生する時定数を持ち、２値または複数の状態が任意のタイミングで発生することを指す。
図１１Ｃは、固有情報を生成する際における、基準信号生成部２１６、電流源２１７及びコンパレータ２３１の動作をタイミングチャートで示す説明図である。以下では、出力線ＶＳＬ（ｎ−１）上に、または出力線ＶＳＬ（ｎ−１）に沿って設けられる各素子の動作について説明する。
時刻ｔ１で１水平読み出し期間がスタートする。この時点で行選択信号φＳＥＬがハイになり、行選択が始まる。この時点ではリセットトランジスタＲＳＴがオン状態であるので、フローティングディフュージョン部ＦＤの電圧はＶＤＤに固定されている。これによりフローティングディフュージョン部ＦＤのばらつきは除去される。また固有情報を生成する際に、転送パルスφＴＲＧはローで固定される。転送パルスφＴＲＧがローで固定されることで転送トランジスタＴＲＧがオフとなり、フォトダイオードＰＤのばらつきを除去することが出来る。
時刻ｔ２の時点で、コンパレータ２７５ａの内部オフセットと、ＶＳＬ電圧及び参照波形の差分が、入力容量２７２ａに充電され、コンパレータ２７５ａの動作点が初期化される。
時刻ｔ３で、短絡パルスがローになり、スイッチ２７３ａ、２７４ａがオフになる。これにより、スイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきが発生する。
時刻ｔ４〜ｔ５が１回目のＡＤ変換期間（ＡＤＣ期間１）である。この期間において、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。このＡＤＣ期間１では、コンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が発生している。なお図１１Ｃにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
続いて時刻ｔ６の時点で、電流制御電圧生成部２１９は、バイアス電流が大きくなるように電流制御電圧を制御する。
時刻ｔ７〜ｔ８が２回目のＡＤ変換期間（ＡＤＣ期間２）である。この期間においても、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。ここで、変換後のデジタル値には、時刻ｔ４で生じたスイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきと、ＡＤＣ期間１で生じたコンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が、同じく含まれる。なお図１１Ｃにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
そこで、ＡＤＣ期間２が終わると、ＡＤＣ期間１でのカウンタ２３３のカウント値と、ＡＤＣ期間２でのカウンタ２３３のカウント値との差分処理を行う。この差分処理によって、検出部２１８で生じるばらつきを除去することが出来る。また、この差分処理によってＲＴＮが発生したかどうかのデータを取得することができる。このデータ取得を複数回行うことで、画素の増幅トランジスタＡＭＰごとのＲＴＮの発生頻度を評価することができる。したがって、増幅回路の持つ熱雑音や１／ｆで発生する電圧振幅よりも大きな電圧振幅を持つ場合に、それを検出できた素子のアドレスを素子固有情報として持つことが可能である。この場合、ＲＴＮは、上述したようにエネルギー差に基づいて時定数が変化する、すなわち検出確率が変化するので、温度ごとのアドレスのテーブルを持つことが望ましい。
図１１Ｃに示したタイミングチャートで動作させる場合でも、選択パルスφＳＥＬのハイレベルの電位はＶＤＤ（２．７Ｖ）程度としてもよいが、中間電位（およそ１Ｖ〜１．５Ｖ程度）としてもよい。選択トランジスタＳＥＬのドレインソース間の電位差（ＶＤＳ）をとり飽和動作させればソースフォロワとなる。
上述したように、クリップ回路２１５もソースフォロワ回路であり、図１１Ａに示した動作と同様の動作で素子固有情報を得ることが出来る。
図１１Ｄは、固有情報を生成する際における、クリップ回路２１５、基準信号生成部２１６、電流源２１７及びコンパレータ２３１の動作をタイミングチャートで示す説明図である。以下では、出力線ＶＳＬ（ｎ−１）上に、または出力線ＶＳＬ（ｎ−１）に沿って設けられる各素子の動作について説明する。
図１１Ｄのタイミングチャートでは、画素は全行非選択とする。すなわち行選択信号φＳＥＬはローで固定されている。他の画素駆動用のパルスの状態は任意である。時刻ｔ１で１水平読み出し期間がスタートする。この時点でクリップ選択パルスφＣＬＰＳＥＬがハイになりクリップ回路２１５が選択される。また短絡パルスがハイになり、スイッチ２７３ａ、２７４ａが接続される。電流源２１７を切り離すためのスイッチ２５２ａがオンであり、ＶＳＬ電圧を平均化するスイッチ２５１ａがオフなので、ソースフォロワ動作しており、クリップ回路２１５のソースフォロワごとのばらつき情報（トランジスタＣＬＰＡＭＰの出力のばらつき）が出力線ＶＳＬに出力される。
時刻ｔ２の時点で、クリップ選択パルスφＣＬＰＳＥＬと電流源切り離しパルスを同時にローにする。これによりＶＳＬ電圧が寄生容量２５３ａに保持される。ここでＶＳＬ電圧の平均化が行われるので、各列のＶＳＬ電圧が平均化される。この平均化されたＶＳＬ電圧が基準信号となる。
時刻ｔ３の時点で、コンパレータ２７５ａの内部オフセットと、ＶＳＬ電圧及び参照波形の差分が、入力容量２７２ａに充電され、コンパレータ２７５ａの動作点が初期化される。
時刻ｔ４で、短絡パルスがローになり、スイッチ２７３ａ、２７４ａがオフになる。これにより、コンパレータ２７５ａの動作点の初期化が終了する。また、スイッチ２７３ａ、２７４ａがオフになることでスイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきが発生する。
時刻ｔ５〜ｔ６が１回目のＡＤ変換期間（ＡＤＣ期間１）である。この期間において、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。ＤＡ変換器２３２は参照波形をシフトする機能を有しても良い。すなわち、ＤＡ変換器２３２はクランプレベルをシフトする機能を有していてもよい。ＤＡ変換器２３２は参照波形をシフトすることで、カウンタ２３３の出力にオフセットを付けることが出来る。このＡＤＣ期間１では、コンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が発生している。なお図１１Ｄにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
時刻ｔ６の時点でクリップ選択パルスφＣＬＰＳＥＬがハイになりクリップ回路２１５が選択される。この時点で電流源２１７を切り離すためのスイッチ２５２ａがオンであり、ＶＳＬ電圧を平均化するスイッチ２５１ａがオフなので、ソースフォロワ動作しており、クリップ回路２１５のソースフォロワごとのばらつき情報（トランジスタＣＬＰＡＭＰの出力のばらつき）が出力線ＶＳＬに出力される。
時刻ｔ７〜ｔ８が２回目のＡＤ変換期間（ＡＤＣ期間２）である。この期間においても、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。ここで、変換後のデジタル値には、時刻ｔ４で生じたスイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきと、ＡＤＣ期間１で生じたコンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が、同じく含まれる。なお図１１Ｄにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
そこで、ＡＤＣ期間２が終わると、ＡＤＣ期間１でのカウンタ２３３のカウント値と、ＡＤＣ期間２でのカウンタ２３３のカウント値との差分処理を行う。この差分処理によって、検出部２１８で生じるばらつきを除去することが出来る。従って、素子固有情報に、検出部２１８で生じるばらつきが含まれることを防ぐことができる。
またＡＤＣ期間１において、カウンタ２３３の出力にオフセットを付けているので、上記差分処理が行われても、固有情報生成部２１４によるばらつきが欠損することは無い。固有情報生成部２１４によるばらつきは、基準信号を中心に正規分布する。従って、オフセットが無いと固有情報生成部２１４によるばらつきに負値が発生し、０以下の値が全て０となってしまう。
図１１Ｄに示したタイミングチャートで動作させる場合で、トランジスタＣＬＰＡＭＰではなく、トランジスタＣＬＰＳＥＬを飽和させればソースフォロワ回路となる。トランジスタＣＬＰＳＥＬを選択するパルスのハイレベルの電位はＶＤＤ（２．７Ｖ）程度としてもよいが、中間電位（およそ１Ｖ〜１．５Ｖ程度）としてもよい。トランジスタＣＬＰＳＥＬのドレインソース間の電位差（ＶＤＳ）をとり飽和動作させればソースフォロワとなる。例えば、トランジスタＣＬＰＳＥＬのドレイン電圧を２．７Ｖとして、トランジスタＣＬＰＳＥＬのドレイン側（トランジスタＣＬＰＡＭＰのソース側）は通常２．２Ｖ程度である。これに対して、トランジスタＣＬＰＳＥＬのＶＤＳを充分に取れば（少なくとも数百〜７００ｍＶ程度の差が有れば）飽和動作させることが出来る。これによりトランジスタＣＬＰＳＥＬのゲート電圧に応じた出力が出力線ＶＳＬに伝達される。トランジスタＣＬＰＳＥＬもトランジスタＣＬＰＡＭＰと同様、飽和動作させると、しきい値とオーバドライブ電圧とが素子ごとにばらつくので、トランジスタＣＬＰＳＥＬのしきい値とオーバドライブ電圧のばらつきを検出することができる。
電流制御電圧生成部２１９は、電流制御電圧をＡＤＣ期間１とＡＤＣ期間２とで異なる電圧で駆動することにより、トランジスタＣＬＰＡＭＰのオーバドライブ電圧を変化させることができる。このときのオーバドライブ電圧の変化量がばらつくので、オーバドライブ電圧の変化量を素子固有情報として検出できる。
図１１Ｅは、固有情報を生成する際における、クリップ回路２１５、基準信号生成部２１６、電流源２１７及びコンパレータ２３１の動作をタイミングチャートで示す説明図である。以下では、出力線ＶＳＬ（ｎ−１）上に、または出力線ＶＳＬ（ｎ−１）に沿って設けられる各素子の動作について説明する。図１１Ｄのタイミングチャートとは、電流源切り離しパルス、ＶＳＬ平均化パルスが常にローレベルである点で異なっている。
図１１Ｅのタイミングチャートでは、画素は全行非選択とする。すなわち行選択信号φＳＥＬはローで固定されている。他の画素駆動用のパルスの状態は任意である。時刻ｔ１で１水平読み出し期間がスタートする。この時点でクリップ選択パルスφＣＬＰＳＥＬがハイになりクリップ回路２１５が選択される。また短絡パルスがハイになり、スイッチ２７３ａ、２７４ａが接続される。
時刻ｔ２の時点で、コンパレータ２７５ａの内部オフセットと、ＶＳＬ電圧及び参照波形の差分が、入力容量２７２ａに充電され、コンパレータ２７５ａの動作点が初期化される。
時刻ｔ３で、短絡パルスがローになり、スイッチ２７３ａ、２７４ａがオフになる。これにより、コンパレータ２７５ａの動作点の初期化が終了する。また、スイッチ２７３ａ、２７４ａがオフになることでスイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきが発生する。
時刻ｔ４〜ｔ５が１回目のＡＤ変換期間（ＡＤＣ期間１）である。この期間において、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。このＡＤＣ期間１では、コンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が発生している。なお図１１Ｅにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
続いて時刻ｔ６の時点で、電流制御電圧生成部２１９は、バイアス電流が大きくなるように電流制御電圧を制御する。
時刻ｔ７〜ｔ８が２回目のＡＤ変換期間（ＡＤＣ期間２）である。この期間においても、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。ここで、変換後のデジタル値には、時刻ｔ４で生じたスイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきと、ＡＤＣ期間１で生じたコンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が、同じく含まれる。なお図１１Ｅにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
そこで、ＡＤＣ期間２が終わると、ＡＤＣ期間１でのカウンタ２３３のカウント値と、ＡＤＣ期間２でのカウンタ２３３のカウント値との差分処理を行う。この差分処理によって、検出部２１８で生じるばらつきを除去することが出来る。ＡＤＣ期間１とＡＤＣ期間２では、バイアス電流値が異なるだけなので、しきい値情報はキャンセルされ、オーバドライブ電圧の成分の抽出が可能となる。ここで、トランジスタの利得係数βは、（Ｗ／Ｌ）×μ×Ｃｏｘである。Ｗはゲート幅、Ｌはゲート長、μは電子の移動度、Ｃｏｘは単位面積当たりの酸化膜容量である。また相互インダクタンスｇｍは、ほぼ２1/2×β×Ｉｄである。従ってオーバドライブ電圧は２×Ｉｄ／ｇｍ＝（２×Ｉｄ／β）1/2である。βは素子固有のばらつきを持つので、バイアス電流と素子ばらつきに応じた出力が得られる。βの中には移動度μが含まれており、移動度μには温度特性が含まれる。従って、後述するように温度に応じてバイアス電流や参照波形の傾き及びシフト量を調整することで、温度による特性変化を緩和し、適切なレンジでＡＤ変換を行うことが可能となる。固体撮像装置１の動作温度では格子散乱が支配的なため、移動度の温度特性は、絶対温度Ｔ−３／２に依存する。
図１１Ｅに示したタイミングチャートで動作させる場合で、トランジスタＣＬＰＡＭＰではなく、トランジスタＣＬＰＳＥＬを飽和させればソースフォロワ回路となる。トランジスタＣＬＰＳＥＬを選択するパルスのハイレベルの電位はＶＤＤ（２．７Ｖ）程度としてもよいが、中間電位（およそ１Ｖ〜１．５Ｖ程度）としてもよい。
トランジスタＣＬＰＡＭＰで、上述したようなＲＴＮの検出も可能である。トランジスタＣＬＰＡＭＰでＲＴＮを検出する際、クリップ電圧は中間電位（例えば１．５Ｖ〜ＶＤＤ程度）としておく。
図１１Ｆは、固有情報を生成する際における、クリップ回路２１５、基準信号生成部２１６、電流源２１７及びコンパレータ２３１の動作をタイミングチャートで示す説明図である。以下では、出力線ＶＳＬ（ｎ−１）上に、または出力線ＶＳＬ（ｎ−１）に沿って設けられる各素子の動作について説明する。
図１１Ｆのタイミングチャートでは、画素は全行非選択とする。すなわち行選択信号φＳＥＬはローで固定されている。他の画素駆動用のパルスの状態は任意である。時刻ｔ１で１水平読み出し期間がスタートする。この時点でクリップ選択パルスφＣＬＰＳＥＬがハイになりクリップ回路２１５が選択される。また短絡パルスがハイになり、スイッチ２７３ａ、２７４ａが接続される。
時刻ｔ２の時点で、コンパレータ２７５ａの内部オフセットと、ＶＳＬ電圧及び参照波形の差分が、入力容量２７２ａに充電され、コンパレータ２７５ａの動作点が初期化される。
時刻ｔ３で、短絡パルスがローになり、スイッチ２７３ａ、２７４ａがオフになる。これにより、コンパレータ２７５ａの動作点の初期化が終了する。また、スイッチ２７３ａ、２７４ａがオフになることでスイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきが発生する。
時刻ｔ４〜ｔ５が１回目のＡＤ変換期間（ＡＤＣ期間１）である。この期間において、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。このＡＤＣ期間１では、コンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が発生している。なお図１１Ｆにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
時刻ｔ６〜ｔ７が２回目のＡＤ変換期間（ＡＤＣ期間２）である。この期間においても、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。ここで、変換後のデジタル値には、時刻ｔ４で生じたスイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきと、ＡＤＣ期間１で生じたコンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が、同じく含まれる。なお図１１Ｆにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
そこで、ＡＤＣ期間２が終わると、ＡＤＣ期間１でのカウンタ２３３のカウント値と、ＡＤＣ期間２でのカウンタ２３３のカウント値との差分処理を行う。この差分処理によって、検出部２１８で生じるばらつきを除去することが出来る。また、この差分処理によってＲＴＮが発生したかどうかのデータを取得することができる。このデータ取得を複数回行うことで、トランジスタＣＬＰＡＭＰごとのＲＴＮの発生頻度を評価することができる。したがって、増幅回路の持つ熱雑音や１／ｆで発生する電圧振幅よりも大きな電圧振幅を持つ場合に、それを検出できた素子のアドレスを素子固有情報として持つことが可能である。この場合、ＲＴＮは、上述したようにエネルギー差に基づいて時定数が変化する、すなわち検出確率が変化するので、温度ごとのアドレスのテーブルを持つことが望ましい。
図１１Ｆに示したタイミングチャートで動作させる場合で、トランジスタＣＬＰＡＭＰではなく、トランジスタＣＬＰＳＥＬを飽和させればソースフォロワ回路となる。トランジスタＣＬＰＳＥＬを選択するパルスのハイレベルの電位はＶＤＤ（２．７Ｖ）程度としてもよいが、中間電位（およそ１Ｖ〜１．５Ｖ程度）としてもよい。
固体撮像装置１は、コンパレータ２７５ａのフィードスルーばらつきを素子固有情報とすることもできる。
図１１Ｇは、固有情報を生成する際における、クリップ回路２１５、基準信号生成部２１６、電流源２１７及びコンパレータ２３１の動作をタイミングチャートで示す説明図である。以下では、出力線ＶＳＬ（ｎ−１）上に、または出力線ＶＳＬ（ｎ−１）に沿って設けられる各素子の動作について説明する。
図１１Ｇのタイミングチャートでは、画素は全行非選択とする。すなわち行選択信号φＳＥＬはローで固定されている。他の画素駆動用のパルスの状態は任意である。時刻ｔ１で１水平読み出し期間がスタートする。この時点でクリップ選択パルスφＣＬＰＳＥＬがハイになりクリップ回路２１５が選択される。また短絡パルスがハイになり、スイッチ２７３ａ、２７４ａが接続される。
時刻ｔ２の時点で、コンパレータ２７５ａの内部オフセットと、ＶＳＬ電圧及び参照波形の差分が、入力容量２７２ａに充電され、コンパレータ２７５ａの動作点が初期化される。
時刻ｔ３〜ｔ４が１回目のＡＤ変換期間（ＡＤＣ期間１）である。この期間において、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。このＡＤＣ期間１では、コンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が発生している。なお図１１Ｇにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
時刻ｔ５で、短絡パルスがローになり、スイッチ２７３ａ、２７４ａがオフになる。これにより、コンパレータ２７５ａの動作点の初期化が終了する。また、スイッチ２７３ａ、２７４ａがオフになることでスイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきが発生する。
時刻ｔ６〜ｔ７が２回目のＡＤ変換期間（ＡＤＣ期間２）である。この期間においても、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。ここで、変換後のデジタル値には、時刻ｔ４で生じたスイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきと、ＡＤＣ期間１で生じたコンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が、同じく含まれる。なお図１１Ｇにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
そこで、ＡＤＣ期間２が終わると、ＡＤＣ期間１でのカウンタ２３３のカウント値と、ＡＤＣ期間２でのカウンタ２３３のカウント値との差分処理を行う。この差分処理によって、スイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきが検出される。
スイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきの検出を複数回行って平均化することでｋＴＣノイズが抑圧され、フィードスルーばらつき（ＦＰＮ成分）を抽出することが出来る。
固体撮像装置１は、カラムＡＤＣのフィードスルーばらつきを素子固有情報とすることもできる。
図１１Ｈは、固有情報を生成する際における、クリップ回路２１５、基準信号生成部２１６、電流源２１７及びコンパレータ２３１の動作をタイミングチャートで示す説明図である。以下では、出力線ＶＳＬ（ｎ−１）上に、または出力線ＶＳＬ（ｎ−１）に沿って設けられる各素子の動作について説明する。
時刻ｔ１で１水平読み出し期間がスタートする。この時点で行選択信号φＳＥＬがハイになり、行選択が始まる。この時点ではリセットトランジスタＲＳＴがオン状態であるので、フローティングディフュージョン部ＦＤの電圧はＶＤＤに固定されている。これによりフローティングディフュージョン部ＦＤのばらつきは除去される。また固有情報を生成する際に、転送パルスφＴＲＧはローで固定される。転送パルスφＴＲＧがローで固定されることで転送トランジスタＴＲＧがオフとなり、フォトダイオードＰＤのばらつきを除去することが出来る。また短絡パルスがハイになり、スイッチ２７３ａ、２７４ａが接続される。
時刻ｔ２の時点で、コンパレータ２７５ａの内部オフセットと、ＶＳＬ電圧及び参照波形の差分が、入力容量２７２ａに充電され、コンパレータ２７５ａの動作点が初期化される。
時刻ｔ３で、短絡パルスがローになり、スイッチ２７３ａ、２７４ａがオフになる。これにより、スイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきが発生する。
時刻ｔ４〜ｔ５が１回目のＡＤ変換期間（ＡＤＣ期間１）である。この期間において、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。このＡＤＣ期間１では、コンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が発生している。なお図１１Ｈにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
時刻ｔ６でリセットトランジスタＲＳＴがオン状態であるので、フローティングディフュージョン部ＦＤの電圧に、ｋＴＣノイズ（テンポラル成分）とリセットフィードスルーノイズ（ＦＰＮ成分）が保持される。
時刻ｔ７〜ｔ８が２回目のＡＤ変換期間（ＡＤＣ期間２）である。この期間においても、ＤＡ変換器２３２は参照波形を直線状に所定の傾きで変化させる。そしてコンパレータ２７５ａは、その参照波形を用いて基準信号をＡＤ変換する。ここで、変換後のデジタル値には、時刻ｔ４で生じたスイッチ２７３ａ、２７４ａでのｋＴＣノイズとフィードスルーばらつきと、ＡＤＣ期間１で生じたコンパレータ２７５ａの反転遅延、参照波形の遅延、カウンタのクロック遅延が、同じく含まれる。なお図１１Ｈにおいて三角形が示しているのは、コンパレータ２７５ａの反転タイミングである。
そこで、ＡＤＣ期間２が終わると、ＡＤＣ期間１でのカウンタ２３３のカウント値と、ＡＤＣ期間２でのカウンタ２３３のカウント値との差分処理を行う。この差分処理によって、検出部２１８で生じるばらつきが除去され、フローティングディフュージョン部ＦＤに保持されたｋＴＣノイズとリセットフィードスルーノイズが検出される。このｋＴＣノイズとリセットフィードスルーノイズの検出を複数回行って平均化することでｋＴＣノイズが抑圧され、リセットフィードスルーばらつき（ＦＰＮ成分）を抽出することが出来る。
フォトダイオードＰＤの欠陥も素子固有情報とすることができる。フォトダイオードＰＤの欠陥は、通常の駆動で読み出すことが出来る。通常の駆動でフォトダイオードＰＤの欠陥を読み出す際に、光信号及びフローティングディフュージョン部ＦＤの欠陥情報も同時に読み出される。これら以外のＦＰＮ成分及びフローティングディフュージョン部ＦＤをリセットする際のｋＴＣノイズは、ＣＤＳ処理により除去される。フローティングディフュージョン部ＦＤの欠陥情報は、なるべく検出期間が短くなるように駆動されており、かつ欠陥補正されるので除外する。光信号があるとフォトダイオードＰＤの欠陥情報を抽出しにくいので、フォトダイオードＰＤの欠陥を素子固有情報とする場合は、遮光状態でフォトダイオードＰＤの信号が蓄積されていることが望ましい。フォトダイオードＰＤの欠陥を素子固有情報とする場合は、遮光されている画素（オプティカルブラック画素）のフォトダイオードＰＤを用いても良い。
フォトダイオードＰＤの欠陥による暗信号は、時間依存をもつため、できるだけ長くシャッタ時間を設定し、信号蓄積することが望ましい。また、フォトダイオードＰＤは、一般的に、ＨＡＤ構造（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｅｄ Ｄｉｏｄｅ構造）をしており、Ｈｏｌｅ（正孔）で囲まれるように形成され、駆動される。駆動においては、転送トランジスタのチャネルが蓄積状態（ピニング状態）になるように負バイアスが印加される。このようにすることで、転送トランジスタの近傍の欠陥による暗信号が小さく抑えられる。
信号が非常に小さい、あるいは欠陥数が非常に小さい場合は、信号蓄積時に、転送トランジスタのオフ時の電位を正の方向の中間電位に設定することで、ピニング状態から空乏状態に変えるとよい。転送トランジスタ近傍の欠陥による暗出力が発生する。このようにすることで、フォトダイオードＰＤおよび転送トランジスタ近傍の欠陥情報を検出することができ、たとえば、欠陥として扱われる所望のしきい値レベル以上の画素アドレスを、素子固有情報として扱うことができる。
これらの欠陥情報は温度特性（活性化エネルギーが０．５５ｅＶ〜１．１ｅＶ程度）を持つため、出力を安定させるためには、温度情報をもとに、蓄積時間、アナログゲインを適切に設定するとともに、欠陥ごとに温度補正テーブルをもち、補正することが望ましい。
固有値計算部２２０は、検出部２１８から送られるデジタル信号に基づき、固体撮像装置１に固有の値（固有値）を計算する。固有値計算部２２０は、固有値として所定のビット長を有する値を生成する。固有値計算部２２０による固体撮像装置１の固有値の計算方法の一例については後に詳述する。固有値計算部２２０は、固体撮像装置１の固有値を計算すると、その固有値を暗号化部２２２に送る。固有値計算部２２０が生成した固有値は、暗号化部２２２における暗号化処理で用いられるシード、または鍵そのものとなり得る。
固有値計算部２２０は、複数の素子固有情報のうち、どの素子固有情報を採用するかを選択しても良い。固有値計算部２２０は、素子固有情報を選択する際に、素子固有情報に基づいた演算によってどの素子固有情報を採用するかを選択してもよく、乱数によって素子固有情報を採用するかを選択してもよい。また素子固有情報を選択する際の選択条件は、不揮発性メモリに記憶されていても良い。不揮発性メモリへの選択条件の書き込みは一度だけ行われても良い。不揮発性メモリへの書き込みのタイミングは、例えば検査時、出荷時、最初の使用時など、があり得る。固有値計算部２２０は、比較的情報量の少ない素子固有情報を含めて、固体撮像装置１のチップ内で発生するあらゆる製造ばらつきに基づく素子固有情報を用いて、繰り返して固有値を算出することが出来る。すなわち、素子固有情報の情報量を増やすことが出来る。
また固有値計算部２２０は、固有情報生成部２１４が生成した素子固有情報のうち、複数の素子固有情報を組み合わせて固有値を計算しても良い。複数の素子固有情報を組み合わせて固有値を計算することで、どのように固有値を算出したかが解析されにくくなる。
また、固有値計算部２２０が生成した固有値は一時的にメモリに格納されていても良い。固有値計算部２２０が生成した固有値をメモリに格納することで、固有値の算出タイミングを解析されにくくなる。すなわち、固体撮像装置１は、暗号化のリクエストのタイミングで固有値を生成するのでは無く、予め生成しておいた固有値を、暗号化のリクエストに応じて使用してもよい。固体撮像装置１は、例えば、通常の撮像時の駆動を行ってから所定時間経過した後に固有値を計算してもよい。また固体撮像装置１は、暗号化のリクエストのタイミングではなく、固有値を生成するリクエストを受けたタイミングで固有値を生成してもよい。
また固有値計算部２２０は、同一の駆動条件で得られた固有値を平均化しても良い。同一の駆動条件で得られた固有値を平均化することで、時間方向のノイズを抑圧することができる。
暗号化部２２２は、固有値計算部２２０が生成した固有値を用いて、データの暗号化処理を実行する。暗号化部２２２は、例えば図２に示したロジック回路23014に設けられ得る。具体的には、暗号化部２２２は、固有値計算部２２０が生成した固有値をシードまたは鍵そのものとして用いてデータの暗号化処理を行う。暗号化の対象となるのは、固有値そのもの、画像情報、画像情報に基づく特徴量、などがありうる。固有値計算部２２０が生成した固有値を用いて暗号化処理を行うことで、固体撮像装置１は、データを極めてセキュアに暗号化することが出来る。
通信制御部２２４は、データを固体撮像装置１の外部に送信する。通信制御部２２４は、撮像データを出力する場合と、暗号化部２２２が暗号化したデータを出力する場合とで異なる処理を行っても良い。
図９に示した固体撮像装置１の構成のうち、少なくとも、固有情報を処理する経路は、固体撮像装置１の表面に現れないように形成される。例えば、固有情報を処理する経路は、最表層を含むより上層のメタルで覆われるように配置される。固有情報を処理する経路は所定のシールド層で覆われても良く、ＶＤＤまたはＶＳＳの配線で覆われても良い。固有情報を処理する経路としては、例えば固有情報生成部２１４と、検出部２１８と、固有値計算部２２０と、暗号化部２２２と、が含まれうる。また固有情報を処理する経路には、固有情報をモニタするためのパッドが設けられないように、固体撮像装置１が形成される。このように固体撮像装置１が形成されることで、暗号化処理に用いられる固体撮像装置１の固有情報の外部への流出が妨げられるだけでなく、固有情報を解析しようとすると固体撮像装置１の破壊が避けられず、結果として固有情報の解析が不可能となる。また、本実施形態に係る固体撮像装置１は、固有情報を内部で保持せず、固有情報を都度生成し、生成した固有情報に基づく固有値を用いた暗号化処理を行っている。従って、本実施形態に係る固体撮像装置１は、極めてセキュアな暗号化処理を実施することが可能となる。
本実施形態に係る固体撮像装置１は、固有情報を内部で保持していないので、固有情報に基づき生成される固有値が生成の度に変化しては、暗号化されたデータの復号が不可能になってしまう。従って、固有値はいつ計算しても同じ値となることが求められる。従って、本実施形態に係る固体撮像装置１は、固有情報生成部２１４が設けられているチップの温度に応じて固有情報生成部２１４が出力する信号に基づいて固有値計算部２２０が計算した固有値を補正する機能を設けても良い。また本実施形態に係る固体撮像装置１は、固有情報生成部２１４が設けられているチップの温度を検出する機能を設けても良い。
図１２は、本実施形態に係る固体撮像装置１の別の機能構成例を示す説明図である。図１２には、図９に示した固体撮像装置１の構成に加え、チップ温度検出部２２６と、信号補正部２２８と、が設けられている構成が示されている。
チップ温度検出部２２６は、固有情報生成部２１４が設けられているチップの温度を検出する。チップ温度検出部２２６は、検出したチップの温度の情報を信号補正部２２８に送る。信号補正部２２８は、チップ温度検出部２２６が検出した固有情報生成部２１４が設けられているチップの温度に基づいて、固有値計算部２２０が計算した固有値を補正する。信号補正部２２８は、温度に応じた補正値が格納されたテーブルを保持し、チップ温度検出部２２６が検出した温度に基づいて補正値を決定しても良い。
＜３．２．動作例＞
続いて、本実施形態に係る固体撮像装置の動作例を説明する。図１３は、本実施形態に係る固体撮像装置の動作例を示す流れ図である。図１３に示したのは、固体撮像装置１が固有値を計算し、その固有値を用いた暗号化処理を行う際の動作例である。
固体撮像装置１は、まず固有値の基となる、アナログの固有情報を生成する（ステップＳ２０１）。アナログの固有情報は、駆動制御部２１０が固有情報生成部２１４を駆動させることによって生成される。
アナログの固有情報を生成すると、続いて固体撮像装置１は、アナログの固有情報をデジタル値に変換する（ステップＳ２０２）。アナログの固有情報のデジタル値への変換は、検出部２１８が行う。検出部２１８によるアナログの固有情報のデジタル値への変換処理は上述した通りである。
アナログの固有情報をデジタル値に変換すると、続いて固体撮像装置１は、変換後のデジタル値を用いて、固体撮像装置１の固有値を計算する（ステップＳ２０３）。固体撮像装置１の固有値の計算は、固有値計算部２２０が行う。
固体撮像装置１の固有値の計算を行うと、続いて固体撮像装置１は、固有値を用いたデータの暗号化処理を行う（ステップＳ２０４）。固有値を用いたデータの暗号化処理は、暗号化部２２２が行う。
本実施形態に係る固体撮像装置１は、上述の一連の動作を実行することで、固有情報を外部に出力せずに、固有情報を用いた暗号化処理を内部で完結させることが可能となる。本実施形態に係る固体撮像装置１は、外部に流出されることのない固有情報を用いた暗号化処理を行うことで、重要な情報を極めて安全に暗号化して出力することが出来る。
＜＜４．第２の実施形態＞＞
続いて、本開示の第２の実施形態として、上述した固体撮像装置１の物理的特徴（即ち、ハードウェア的な特徴）を利用した、当該固体撮像装置１に固有の複製困難な固有値（即ち、ＰＵＦ値）の生成に係る技術の一例について説明する。
＜４．１．基本思想＞
まず、ＰＵＦに求められる特性について説明したうえで、本実施形態に係るＰＵＦ値の生成に係る技術の基本的な思想について概要を説明する。
前述したように、ＰＵＦは、複製困難な物理的特徴を利用してデバイスに固有の値を出力する関数である。このようなＰＵＦを利用して生成されるデバイスに固有の値（即ち、ＰＵＦ値）を、例えば、個々のデバイスを識別するための識別子や、暗号化処理等の鍵情報として利用することを想定した場合には、当該ＰＵＦ値の特性として、再現性及び個体差が求められる。
ここで、再現性とは、温度や電圧等の各種状態の変化やデバイス自体の経年劣化等の条件が、ＰＵＦ値の生成及び再計算時に変化したとしても、所定の入力に対してその都度同じ出力を得られる特性を示している。即ち、理想的には、上記のような条件の変化が生じたとしても、所定の入力に対して同じ出力がその都度完全に再現できることが望ましい。一方で、ＰＵＦ値の生成及び再計算に際し、誤り訂正符号等の技術を応用することも可能である。この場合には、その都度得られる出力のばらつきが、誤り訂正符号等により訂正可能な範囲内であれば、当該出力の再現性は必ずしも完全ではなくてもよい。
また、個体差としては、デバイスごとに生成されるＰＵＦ値により、個々のデバイスを区別できる程度に、複数のデバイス間において当該ＰＵＦ値に十分な差が生じることが望ましい。本実施形態においては、個体差として、例えば、１２８ｂｉｔのエントロピーを確保できることが望ましい。
以上のような前提から、本実施形態においては、固体撮像装置１の各画素２を構成する各トランジスタのうち増幅トランジスタＴｒ１３を対象として、当該増幅トランジスタＴｒ１３の閾値電圧ＶｔｈのばらつきをＰＵＦ値の生成に利用する。より具体的には、トランジスタの閾値電圧は、ゲート酸化膜の膜厚、トランジスタのサイズ、イオンインプランテーション（ion implantation）等のように、製造過程においてデバイスごとのばらつきを与える要素が多く存在する。そのため、上述した個体差の要求特性を満たすことが可能である。また、増幅トランジスタＴｒ１３は、画素２を構成する各トランジスタの中でも比較的後段に位置するため、複合的な要因の影響をより受けにくい傾向にある。このような特性から、上述した再現性の要求特性についても満たすことが可能となる。また、閾値電圧Ｖｔｈのばらつきについては、例えば、所謂閾値電圧Ｖｔｈの補償を行う過程におおいて、画素２からの画素信号（換言すると、画素値）の出力結果として取得することが可能である。
また、本実施形態においては、固体撮像装置１の各画素２のうち、より安定して動作する画素２の特性を利用してＰＵＦ値が生成されるとよい。具体的な一例として、画素領域３（換言すると、撮像面）のうち所謂ＯＰＢ（Optical Black）領域の少なくとも一部の領域に含まれる画素２の特性を、ＰＵＦ値の生成に利用してもよい。
例えば、図１４は、本実施形態に係るＰＵＦ値の生成に係る技術の一例について説明するための説明図であり、固体撮像装置１の画素領域３の構成の一例について示している。図１４に示すように、本実施形態に係る固体撮像装置１の画素領域３は、例えば、有効画素領域Ｒ５０１と、ＯＰＢ領域Ｒ５０３とを含む。
有効画素領域Ｒ５０１は、固体撮像装置１の画素領域３のうち、レンズ等の光学系を介して被写体像が結像する領域に相当する。即ち、固体撮像装置１の画素領域３のうち、有効画素領域Ｒ５０１に含まれる画素２から読み出された画素信号（換言すると、画素値）に基づく画像信号が、画像の撮像結果として出力されることとなる。
ＯＰＢ領域Ｒ５０３は、有効画素領域Ｒ５０１の近傍に設けられ、メタル等により遮光された領域である。ＯＰＢ領域Ｒ５０３に含まれる画素２は、例えば、黒レベルを補正するための基準となる画素信号のレベルの測定に利用される。具体的には、ＯＰＢ領域Ｒ５０３に含まれる画素２から出力される画素信号のレベルを測定することにより、光が入射していない状態における暗電流や読み出しノイズの影響を含んだ信号のレベル（オフセット量）を認識することが可能となる。そのため、有効画素領域Ｒ５０１中の画素２から読み出された画像信号に対して、ＯＢＰ領域Ｒ５０３中の画素２から出力される画素信号のレベルの測定値（即ち、オフセット量）を減算することで、理想的には黒レベルを０に補正することが可能となる。
以上のように、ＯＰＢ領域Ｒ５０３に含まれる画素２は、メタル等により遮光されているという特性から、レンズ等の光学系を介して入射する光の影響を受けにくい。このような特性から、ＯＰＢ領域Ｒ５０３に含まれる画素２からは、有効画素領域Ｒ５０１に含まれる画素２に比べて、受光結果として比較的安定した出力を得ることが可能である。即ち、ＯＰＢ領域Ｒ５０３に含まれる画素２の特性を利用することは、有効画素領域Ｒ５０１に含まれる画素２の特性を利用する場合に比べて、ＰＵＦ値の再現性の要件を満たすという観点からもより有効である。
また、ＯＰＢ領域Ｒ５０３に含まれ画素２から出力される画素信号は、画像の撮像結果としては出力されない。そのため、撮像結果として得られる画像の解析結果から、ＯＰＢ領域Ｒ５０３に含まれ画素２の特性を推測することは困難である。即ち、ＯＰＢ領域Ｒ５０３に含まれ画素２の特性がＰＵＦ値の生成に利用されたとしても、撮像結果として得られる画像の解析結果から当該ＰＵＦ値を推測することは困難となる。
また、ＯＰＢ領域Ｒ５０３に含まれ画素２は、必ずしも常時動作させる必要はないため、有効画素領域Ｒ５０１に含まれる画素２に比べて劣化がしづらい。そのため、ＰＵＦ値の生成に利用するデバイスの特性として、信頼性の観点からもより有効である。
また、ＯＰＢ領域Ｒ５０３は、既存の固体撮像装置１に既に設けられている領域である。そのため、当該ＯＰＢ領域Ｒ５０３に含まれる画素２の特性をＰＵＦ値の生成に利用することで、当該ＰＵＦ値を生成するための専用の領域や専用のデバイスを設ける必要がなくなる。
例えば、図１４に示す例では、ＯＰＢ領域Ｒ５０３に含まれる画素２のうち、参照符号Ｒ５０５で示された領域に含まれる画素２の特性が、ＰＵＦ値の生成に利用される。
以上、ＰＵＦに求められる特性について説明したうえで、本実施形態に係るＰＵＦ値の生成に係る技術の基本的な思想について概要を説明した。
＜４．２．ＰＵＦ値の生成方法＞
続いて、本実施形態に係る固体撮像装置１における、ＰＵＦ値の生成方法の概要について説明する。
本実施形態に係る固体撮像装置１では、所定の領域（例えば、ＯＰＢ領域）に含まれる画素が、それぞれが１以上の画素を含む複数のブロックに区分されている。このような構成の基で、本実施形態に係る固体撮像装置１では、当該複数のブロックのうち、所定の条件に応じて特定される１以上のブロックが、ＰＵＦ値の生成に利用される。例えば、図１５は、本実施形態に係るＰＵＦ値の生成に係る技術の一例について説明するための説明図であり、上記ブロックの一例について示している。具体的には、図１５に示す例では、２０００×８の画素を、それぞれが２×４の画素を含むブロックに区分しており、この場合には、ブロック数は２０００となる。
なお、所定の領域に含まれる画素を複数のブロックに区分する場合には、所謂ＡＭＰ回路等のような所定の回路を共有する複数の画素が共通のブロックに含まれるように、各ブロックが規定されるとよい。このような構成とすることで、各ブロックに含まれる画素は、当該画素からの出力信号（即ち、画素値）のばらつきのうち、当該画素間で共有する回路に起因するばらつきが同じ傾向を示すようになる。
また、本実施形態に係る固体撮像装置１では、各ブロックに含まれる１以上の画素それぞれの画素値に基づき、当該ブロックに対応する画素値が算出される。具体的な一例として、各ブロックに含まれる１以上の画素それぞれの画素値の合計が、当該ブロックに対応する画素値として設定されてもよい。例えば、図１５に示す例において、各画素の画素値が１０ビットで示される場合には、１つのブロックが２×４の画素を含むため、ブロックごとに算出される当該ブロックに対応する画素値は、１３ビットの値として表現することが可能となる。なお、以降では、ブロックごとに算出される当該ブロックに対応する画素値を、単に「ブロックごとの画素値」とも称する。また、画素それぞれの画素値が「第１の画素値」に相当し、ブロックごとの画素値が「第２の画素値」に相当する。なお、各ブロックが１つの画素を含むように規定された場合については、ブロックごとの画素値は、画素ごとの画素値に相当することとなる。
以上のような構成の基で、本実施形態に係る固体撮像装置１では、上述のように規定された複数のブロックのうち、ブロックごとの画素値が、当該複数のブロック間における当該画素値の平均を含む所定の範囲に含まれないブロックを、ＰＵＦ値の生成に利用する。例えば、図１６は、本実施形態に係るＰＵＦ値の生成に係る技術の一例について説明するための説明図であり、複数のブロック間におけるブロックごとの画素値の分布の一例を示している。また、図１６において、参照符号Ｄ５１０は、複数のブロック間におけるブロックごとの画素値の平均値を示している。
図１６に示すように、ブロックごとの画素値の分布は、複数のブロック間における当該画素値の平均Ｄ５１０を基準とした所謂正規分布を示す傾向にある。このような構成の基で、本実施形態に係る固体撮像装置１では、平均Ｄ５１０より大きい画素値を示すブロックについては、ＰＵＦ値を生成するための値として「１」を設定し、当該平均Ｄ５１０より小さい画素値を示すブロックについては「０」を設定する。
一方で、ブロックごとの画素値は、ランダムノイズ等の影響により、その都度（例えば、フレームごとに）変化する場合がある。そのため、例えば、画素値が平均値Ｄ５１０の近傍の値を示すブロックについては、フレームごとに、平均Ｄ５１０より大きい値を示す場合（即ち、ＰＵＦ値を生成するための値として「１」が設定される場合）や、当該平均Ｄ５１０より小さい値を示す場合（即ち、ＰＵＦ値を生成するための値として「０」が設定される場合）がある。このような特性を鑑み、本実施形態に係る固体撮像装置１においては、ブロックごとの画素値が、平均値Ｄ５１０を含む所定の範囲Ｒ５１１に含まれるブロックについては、ＰＵＦ値生成の利用対象からは除外する。換言すると、ブロックごとの画素値が範囲Ｒ５１１に含まれないブロック、即ち、当該画素値が範囲Ｒ５１３及びＲ５１５のいずれかに含まれるブロックが、ＰＵＦ値生成の利用対象として特定される。即ち、ＰＵＦ値を生成するための値として、画素値が範囲Ｒ５１３に含まれるブロックには「０」が設定され、画素値が範囲Ｒ５１５に含まれるブロックには「１」が設定されることとなる。
なお、図１６に示す範囲Ｒ５１１については、例えば、複数のブロック間における、ブロックごとの画素値の標準偏差σに応じて設定されるとよい。この場合には、ブロックごとの画素値と、ブロック間における当該画素値の平均Ｄ５１０と、の間の差の絶対値（即ち、ブロックごとの画素値と平均Ｄ５１０との間の距離）が、所定の閾値以上となるブロックが、ＰＵＦ値生成の利用対象として特定されることとなる。
ここで、ブロック内における各画素の画素値の標準偏差をσ’とした場合に、当該標準偏差σ’は、ブロック間におけるブロックごとの画素値の標準偏差σの例えば約１／２０程度となることがある。その際に、ブロックごとの画素値と平均Ｄ５１０との間の距離の閾値を、例えば、０．３σ近傍に設定するとよい。この場合には、ブロックごとの画素値と平均Ｄ５１０との間の距離が当該閾値を超えるブロックにおいて、当該画素値に応じて設定される値が「０」と「１」との間で変化するためには、当該画素値のばらつきが６σ’を超える必要があることとなる。
このような特性から、本実施形態に係る固体撮像装置１では、画素値が平均値Ｄ５１０の近傍の値を示すブロックについてはＰＵＦ値生成の利用対象から除外し、画素値と平均値Ｄ５１０との間の距離が閾値以上となるブロックをＰＵＦ値生成の利用対象とする。
なお、図１６に示す範囲Ｒ５１１がより狭く設定されるほど、ＰＵＦ値生成の利用対象の候補となり得るブロックの数がより多くなる一方で、生成されるＰＵＦ値の誤りが発生する確率がより高くなる傾向にある。これに対して、当該範囲Ｒ５１１がより広く設定されるほど、ＰＵＦ値生成の利用対象の候補となり得るブロックの数がより少なくなる一方で、生成されるＰＵＦ値の誤りが発生する確率をより低く抑えることが可能となる。そのため、例えば、ＰＵＦ値生成の利用対象から除外する範囲Ｒ５１１については、生成されるＰＵＦ値に許容される誤り率に応じて設定されてもよい。
なお、ＰＵＦ値生成の利用対象として特定されたブロックの情報自体は、所謂秘密情報のような保護対象となる情報（機密性を有する情報）ではないため、例えば、固体撮像装置１内の所定の記憶領域（例えば、不揮発性の記憶領域）に記憶させておけばよい。
次いで、図１６〜図１８を参照して、ブロックごとの画素値に応じて、固体撮像装置１に固有の値（即ち、ＰＵＦ値）を算出する方法の一例について説明する。例えば、図１７及び図１８は、本実施形態に係るＰＵＦ値の生成方法の一例について説明するための説明図である。
図１７において、参照符号Ｄ５１１は、図１５を参照して説明したように、所定の領域に含まれる画素が区分された複数のブロックを模式的に示している。また、参照符号Ｄ５１１で示された各ブロックに提示された数値は、当該ブロックに対応する画素値が、画素値の平均を含む所定の範囲（即ち、図１６に示す範囲Ｒ５１１）に含まれるか否かを示している。
即ち、本実施形態に係る固体撮像装置１は、所定の開始位置から各ブロックについて、ブロックごとの画素値が、画素値の平均を含む所定の範囲Ｒ５１１に含まれるか否かを逐次判定し、判定結果に応じて当該ブロックに対して「０」または「１」の値を関連付ける。例えば、図１７の参照符号Ｄ５１１に示す例では、画素値が範囲Ｒ５１１に含まれるブロックに対して「０」が関連付けられており、画素値が範囲Ｒ５１１に含まれない（即ち、範囲Ｒ５１３またはＲ５１５に含まれる）ブロックに対して「１」を関連付けられている。以上のようにして、固体撮像装置１は、ブロックごとの画素値が範囲Ｒ５１１に含まれないブロックの数（即ち、「１」が関連付けられたブロックの数）が所定のビット長以上特定されるまで、上記判定を逐次実行する。そして、固体撮像装置１は、「１」が関連付けられたブロックの位置を、所定の記憶領域に記憶させておく。なお、「１」が関連付けられたブロックが、ＰＵＦ値生成の利用対象となる。
次いで、固体撮像装置１は、図１７に示すように、ブロックごとの画素値が範囲Ｒ５１１に含まれないブロックの当該画素値を、ブロック間における画素値の平均Ｄ５１０と比較することで、当該ブロックに対応するＰＵＦ値を生成するための値（以降では、「ビット値」とも称する）を特定する。具体的には、固体撮像装置１は、対象となるブロックのうち、ブロックごとの画素値が平均Ｄ５１０より小さいブロックについてはビット値として「０」を設定し、当該画素値が平均Ｄ５１０より大きいブロックについてはビット値として「１」を設定する。例えば、図１７において、参照符号Ｄ５１３は、ＰＵＦ値生成の利用対象となるブロックそれぞれについて設定されたビット値を模式的に示している。
以上のようにして、固体撮像装置１は、所定のビット長分以上のビット値を確保し、当該ビット値を連結することでＰＵＦ値を生成する。なお、固体撮像装置１は、ＰＵＦ値の生成に際し、確保した一連のビット値のうち一部のビット値を利用して、別途再計算されたＰＵＦ値の誤りを訂正するための誤り訂正符号（ＥＣＣ：Error−Correcting Code）を算出し、所定の記憶領域に記憶させてもよい。この場合には、誤り訂正符号の算出に利用されるビット値が確保されるように、ＰＵＦ値生成の利用対象となるブロックが多めに特定されるとよい。
また、ＰＵＦ値を使用する場合には、固体撮像装置１は、所定の記憶領域に記憶された情報に基づき当該ＰＵＦ値を再計算する。即ち、固体撮像装置１は、当該記憶領域に記憶された情報に基づき、ＰＵＦ値生成の利用対象となるブロックを特定し、当該ブロックに対応する画素値（即ち、ブロックごとの画素値）を読み出す。そして、固体撮像装置１は、特定したブロックに対応する画素値を、ブロック間における画素値の平均Ｄ５１０と比較することで、当該ブロックに対応するビット値を特定し、特定したビット値を連結することでＰＵＦ値を再度生成すればよい。また、このとき固体撮像装置１は、所定の記憶領域にＰＵＦ値の誤りを訂正するための誤り訂正符号が記憶されている場合には、当該誤り訂正符号に基づき再度生成したＰＵＦ値の誤り訂正を実行すればよい。
以上のようにして生成（算出）されたＰＵＦ値は、例えば、固体撮像装置１を識別するための識別子や、固体撮像装置１内で生成された所定の情報を暗号化するための鍵情報として利用することが可能である。
なお、ＰＵＦ値の生成に利用するブロックごとの画素値として、複数回の撮像間におけるブロックごとの画素値の平均が利用されてもよい。このような構成とすることで、ランダムノイズ等によるブロックごとの画素値のばらつきの影響を低減することが可能となる（換言すると、当該ブロックごとの画素値の誤り率を低減する可能となる）。
以上、図１５〜図１８を参照して、本実施形態に係る固体撮像装置１における、ＰＵＦ値の生成方法の概要について説明した。
＜４．３．機能構成＞
続いて、本実施形態に係る固体撮像装置１の機能構成の一例について、特に、当該固体撮像装置１に固有のＰＵＦ値の生成及び再計算に係る部分に着目して説明する。例えば、図１９は、本実施形態に係る固体撮像装置１の機能構成の一例を示したブロック図である。なお、図１９では、本実施形態に係る固体撮像装置１の特徴をよりわかりやすくするために、当該固体撮像装置１に固有のＰＵＦ値の生成に係る構成が示されており、その他の構成については図示を省略している。
図１９に示すように、本実施形態に係る固体撮像装置１は、センサ部５１１と、情報処理部５１２と、記憶部５１３とを含む。
センサ部５１１は、図１を参照して説明した画素アレイ３に相当し、被写体からの光を電気信号に光電変換する。
情報処理部５１２は、固体撮像装置１に固有のＰＵＦ値の生成に関する各種処理を実行する。図１９に示すように、情報処理部５１２は、例えば、ブロック特定部５１４と、固有情報取得部５１５と、固有値演算部５１６とを含む。なお、情報処理部５１２の各構成の動作については、ＰＵＦ値を生成する場合と、ＰＵＦ値を再計算する場合と、に分けてそれぞれ説明する。まず、ＰＵＦ値を生成する場合に着目して、関連する構成の動作について説明する。
ブロック特定部５１４は、センサ部５１１を構成する複数の画素のうち、少なくとも一部の領域（例えば、ＯＰＢ領域）に含まれる画素が区分された複数のブロックの中から、所定の条件に応じて、ＰＵＦ値生成の利用対象となる１以上のブロックを特定する。具体的な一例として、ブロック特定部５１４は、ブロックごとの画素値が、複数のブロック間における当該画素値の平均を含む所定の範囲に含まれるか否かに応じて、ＰＵＦ値生成の利用対象となるブロックを特定してもよい。そして、ブロック特定部５１４は、特定したブロックに関する情報を、後述する記憶部５１３に記憶させる。なお、ブロック特定部５１４が、「特定部」の一例に相当する。
固有情報取得部５１５は、上記所定の領域（例えば、ＯＰＢ領域）に含まれる画素が区分された複数のブロックのうち、ＰＵＦ値生成の利用対象となる所定数以上のブロックから、ブロックごとの画素値を固有情報として取得する。なお、このとき固有情報取得部５１５は、記憶部５１３に記憶された情報に基づき、ＰＵＦ値生成の利用対象となるブロックを特定してもよい。そして、固有情報取得部５１５は、ＰＵＦ値生成の利用対象となる所定数以上のブロックそれぞれから取得された固有情報（即ち、ブロックごとの画素値）を、固有値演算部５１６に出力する。
固有値演算部５１６は、ＰＵＦ値生成の利用対象となる所定数以上のブロックそれぞれから取得された固有情報を固有情報取得部５１５から取得し、取得した当該固有情報に基づきＰＵＦ値を生成する。具体的な一例として、固有値演算部５１６は、ブロックごとに取得された固有情報が所定の閾値（例えば、ブロック間における画素値の平均）よりも大きいか否かに応じて、当該ブロックに対応するビット値を特定し、ブロックごとに特定されたビット値を連結することでＰＵＦ値を生成してもよい。なお、固有値演算部５１６が、デバイスに固有の値を生成（算出）する「生成部」の一例に相当する。
また、固有値演算部５１６は、ＰＵＦ値を生成した際に、ブロックごとに特定されたビット値のうち一部のビット値を利用することで、別途再計算されるＰＵＦ値の誤りを訂正するための誤り訂正符号を算出し、当該誤り訂正符号を記憶部５１３に記憶させてもよい。
以上のようにして、固有値演算部５１６は、ＰＵＦ値を生成し、生成した当該ＰＵＦ値を所定の出力先に出力する。
記憶部５１３は、固体撮像素子１内の各構成が各種処理を実行するための各種情報を一時的または恒久的に保持する。記憶部５１３は、例えば、電源を供給しなくても記憶内容を保持することが可能な不揮発性の記録媒体（例えば、メモリ等）により構成され得る。記憶部５１３には、例えば、ＰＵＦ値生成の利用対象となるブロックに関する情報が記憶されてもよい。また、記憶部５１３には、ＰＵＦ値の誤りを訂正するための誤り訂正符号が記憶されてもよい。
続いて、ＰＵＦ値を再計算する場合に着目して、関連する構成の動作について説明する。
固有情報取得部５１５は、ＰＵＦ値の生成時と同様に、ＰＵＦ値生成の利用対象となる所定数以上のブロックから、ブロックごとの画素値を固有情報として取得する。そして、固有情報取得部５１５は、ＰＵＦ値生成の利用対象となる所定数以上のブロックそれぞれから取得された固有情報を、固有値演算部５１６に出力する。
固有値演算部５１６は、ＰＵＦ値の生成時と同様に、固有情報取得部５１５から取得したブロックごとの固有情報に基づきＰＵＦ値を再計算する。また、このとき固有値演算部５１６は、記憶部５１３にＰＵＦ値の誤りを訂正するための誤り訂正符号が記憶されている場合には、当該誤り訂正符号に基づき再計算したＰＵＦ値の誤り訂正を行ってもよい。そして、固有値演算部５１６は、再計算したＰＵＦ値を所定の出力先に出力する。
以上、図１９を参照して、本実施形態に係る固体撮像装置１の機能構成の一例について、特に、当該固体撮像装置１に固有のＰＵＦ値の生成及び再計算に係る部分に着目して説明した。
＜４．４．処理＞
続いて、本実施形態に係る固体撮像装置１の一連の処理の流れの一例として、当該固体撮像装置１に固有のＰＵＦ値の生成及び再計算に係る処理についてそれぞれ説明する。
まず、図２０を参照して、ＰＵＦ値の生成に係る処理の一例について説明する。図２０は、本実施形態に係る固体撮像装置１の一連の処理の流れの一例について示したフローチャートであり、ＰＵＦ値の生成に係る処理の流れについて示している。
図２０に示すように、まず固体撮像装置１（ブロック特定部５１４）は、センサ部５１１を構成する複数の画素のうち、所定の領域に含まれる画素が区分された複数のブロックの中から、ＰＵＦ値生成の利用対象とする所定数以上（少なくとも１以上）のブロックを特定する（Ｓ５０１）。そして、固体撮像装置１は、特定したブロックに関する情報（例えば、当該ブロックの位置を示す情報）を、所定の記憶領域に記憶させる（Ｓ５０３）。
次いで、固体撮像装置１（固有情報取得部５１５）は、所定の記憶領域に記憶された情報に基づき、ＰＵＦ値生成の利用対象として特定したブロックから、ブロックごとの画素値を固有情報として取得する。そして、固体撮像装置１（固有値演算部５１６）は、利用対象となる所定数以上のブロックそれぞれから取得した固有情報に基づきＰＵＦ値を生成する。具体的な一例として、固体撮像装置１は、ブロックごとに取得した固有情報が所定の閾値よりも大きいか否かに応じて、当該ブロックに対応するビット値を特定し、ブロックごとに特定されたビット値を連結することでＰＵＦ値を生成してもよい（Ｓ５０７）。
また、固体撮像装置１（固有値演算部５１６）は、ブロックごとに特定されたビット値のうち一部のビット値を利用することで、別途再計算されるＰＵＦ値の誤りを訂正するための誤り訂正符号を算出してもよい。この場合には、固体撮像装置１は、算出した誤り訂正符号を所定の記憶領域に記憶させればよい（Ｓ５０７）。
以上のようにして、ＰＵＦ値が生成され、生成された当該ＰＵＦ値が所定の出力先に出力される。
以上、図２０を参照して、ＰＵＦ値の生成に係る処理の一例について説明した。
次いで、図２１を参照して、ＰＵＦ値の再計算に係る処理の一例について説明する。図２１は、本実施形態に係る固体撮像装置１の一連の処理の流れの一例について示したフローチャートであり、ＰＵＦ値の再計算に係る処理の流れについて示している。
図２１に示すように、まず固体撮像装置１（固有情報取得部５１５）は、所定の記憶領域に記憶された情報に基づき、ＰＵＦ値生成の利用対象となるブロックの位置を特定する（Ｓ５１１）。
次いで、固体撮像装置１（固有情報取得部５１５）は、ＰＵＦ値生成の利用対象として特定したブロックから、ブロックごとの画素値を固有情報として取得する。そして、固体撮像装置１（固有値演算部５１６）は、ＰＵＦ値の生成時と同様に、利用対象となる所定数以上のブロックそれぞれから取得した固有情報に基づきＰＵＦ値を再計算する（Ｓ５１３）。
また、固体撮像装置１（固有情報取得部５１５）は、所定の記憶領域にＰＵＦ値の誤りを訂正するための誤り訂正符号が記憶されている場合には、当該誤り訂正符号に基づき再計算したＰＵＦ値の誤り訂正を行ってもよい（Ｓ５１５）。
以上のようにして、ＰＵＦ値が再計算され、再計算された当該ＰＵＦ値が所定の出力先に出力される。
以上、図２１を参照して、ＰＵＦ値の再計算に係る処理の一例について説明した。
＜４．５．評価＞
以上説明したように、本実施形態に係る固体撮像装置１は、複数の画素が配列された撮像面のうち少なくとも一部の領域（例えば、ＯＰＢ領域）に含まれる画素を区分することで設定された複数のブロックのうち、少なくとも１以上のブロックをＰＵＦ値生成の対象として特定する。なお、各ブロックは、少なくとも１以上の画素を含む。そして、固体撮像装置１は、特定されたブロックに含まれる画素の画素値と、複数のブロック間における画素の画素値のばらつきと、に基づき、当該固体撮像装置１に固有の値（即ち、ＰＵＦ値）を生成する。
以上のような構成により、固体撮像装置１に固有の値が、複製困難な当該固体撮像装置１の物理的特徴（即ち、ハードウェア的な特徴）を利用して生成されることとなる。そのため、当該固有の値を、例えば、個々のデバイスを識別するための識別子や、暗号化処理等の鍵情報として利用することが可能である。また、上述した構成に基づき固体撮像装置１に固有の値が生成されることで、当該固有の値を、上記識別子や上記鍵情報として利用する場合に、当該識別子や当該鍵情報に要求される再現性や個体差の条件を十分に満たすことが可能である。
なお、上述した例はあくまで一例であり、画素２ごとに検出可能な物理的特徴であり、かつ、当該ＰＵＦ値に要求される再現性や個体差の条件を満たすことが可能であれば、当該物理的特徴は、必ずしも増幅トランジスタＴｒ１３の閾値電圧Ｖｔｈのばらつきのみには限定されない。例えば、画素２を構成する各トランジスタのうち、増幅トランジスタＴｒ１３以外の他のトランジスタの物理的特徴を利用してもよいし、当該物理的特徴は、必ずしも閾値電圧Ｖｔｈのばらつきのみには限定されない。具体的な一例として、所謂ＲＴＳ（Random Telegraph Signal）等のような、デバイスに起因して発生するノイズの検出結果が、ＰＵＦ値の生成に利用されてもよい。
＜＜５．第３の実施形態＞＞
以下に、本開示の第３の実施形態として、固体撮像素子の物理的特徴を利用して当該固体撮像素子に固有の値（即ち、ＰＵＦ値）をより好適な態様で生成することを可能とする技術の一例について、特に、当該固体撮像素子の構造に着目して説明する。
通常、固体撮像素子には、良好な画像信号を得るために、暗電流や白点等の暗信号が小さく、かつバラツキが小さいことが望まれる。このような暗信号をより低減するための構造の一例として、ＨＡＤ（Hole Accumulated Diode）構造が挙げられる。具体的には、ＨＡＤ構造では、光電変換部の基板界面をＰ型不純物層で覆うだけでなく、光電変換部に隣接して配置される転送部に負バイアスを印加し正孔を蓄積してＰ型化することで、光電変換部及びその隣接にわたって電位固定し、暗信号の発生を抑制する。
一方で、他の実施形態でも上述したように、半導体素子の製造時における加工バラツキにより生じる当該半導体素子の電気的特性のバラツキがランダム性を持つため、当該電気的特性のバラツキをＰＵＦ値の生成に利用することが可能である。このような製造バラツキの情報（以下、単に「バラツキ情報」とも称する）を利用して固体撮像素子に固有の値（即ち、ＰＵＦ値）を生成することで、当該固有の値を、ＩＤ、暗号化のためのシード値、及び暗号の鍵等の生成に利用することが可能である。
しかしながら、ＰＵＦ値の生成に半導体素子の製造バラツキを利用する場合には、暗信号が大きいほど当該製造バラツキを精度良く検出することが可能である。これに対して、上述したように、良好な画像信号を得るためには、当該暗信号が小さく、かつバラツキが小さいことが望まれる。このような背景から、良好な画像信号の取得と、良好なバラツキ情報の取得と、を両立することが困難であった。
そこで、本実施形態では、良好な画像信号の取得と、良好なバラツキ情報の取得と、を両立可能とすることで、装置に固有の値（ＰＵＦ値）をより好適な態様で生成可能とする技術の一例について提案する。
＜５．１．基本思想＞
本実施形態に係る固体撮像素子では、画素アレイを形成する複数の単位画素（例えば、図１において画素アレイ３を形成する画素２）を、画像信号の取得に利用する単位画素群と、バラツキ情報の取得に利用する単位画素群とに分ける。具体的には、レンズ等の光学系を介して被写体像が結像する有効画素領域に配設された単位画素群を画像信号の取得に利用し、メタル等により遮光された領域（以下、「遮光領域」とも称する）に配設された少なくとも一部の単位画素群をバラツキ情報の取得に利用する。また、遮光領域には、上述したＯＰＢ領域、即ち、黒レベルを補正するための基準となる画素信号のレベルの測定に利用される画素（以下、「ＯＰＢ画素」とも称する）が配設された領域が含まれてもよい。なお、以降の説明では、画像信号の取得に利用する単位画素群を「第１の単位画素群」とも称し、バラツキ情報の取得に利用する単位画素群を「第２の単位画素群」とも称する。また、ＯＰＢ領域に含まれる単位画素群（即ち、ＯＰＢ画素の群）を「第３の単位画素群」とも称する。
上記のような構成の基で、本実施形態に係る固体撮像素子では、第１の単位画素群と第２の単位画素群とで、それぞれが共通して有する少なくとも一部の構成の構造、またはそれぞれに共通して関連する構成の構造が異なる。具体的な一例として、第１の単位画素群と第２の単位画素群とは、それぞれに含まれる単位画素の構造、当該単位画素からの信号の出力に係る構成（例えば、コンパレータ等）、及び、それぞれに含まれる素子間の電気的な接続関係（例えば、単位画素に含まれる素子間の電気的な接続関係等）のうち少なくともいずれかが異なる。即ち、第１の単位画素群については、当該単位画素群からの信号の出力に係る各構成が、例えば、暗信号が小さく、かつバラツキが小さくなるように構成されている。これに対して、第２の単位画素群については、当該単位画素群からの信号の出力に係る各構成が、暗信号がより大きくなるように構成されている（即ち、製造バラツキがより大きくなるように構成されている）。
また、第３の単位画素群については、含まれる単位画素（即ち、ＯＰＢ画素）が、黒レベルを補正するための基準となる画素信号のレベルの測定に利用されるため、第１の単位画素群と同様に、暗信号が小さく、かつバラツキが小さくなるように構成されていることが望ましい。そのため、本実施形態に係る固体撮像素子においては、第３の単位画素群と第２の単位画素群とについても、それぞれからの信号の出力に係る少なくとも一部の構成が異なる。
なお、良好なバラツキ情報を取得可能とするための、第２の単位画素群からの信号の出力に係る構成の一例については、特に、第１の単位画素群や第３の単位画素群からの信号の出力に係る当該構成と異なる部分に着目して、以降で詳細を説明する。
＜５．２．構成例＞
以下に、本実施形態に係る固体撮像素子の構成の一例について、特に、良好なバラツキ情報を取得可能とするための構成に着目して説明する。
まず、良好なバラツキ情報を取得可能とするための構成の一例として、第２の単位画素群に含まれる単位画素の構造の一例について、第１の単位画素群や第３の単位画素群に含まれる単位画素と構造を異ならせる部分に着目して以下に説明する。
（有効画素の構成例）
良好なバラツキ情報を取得可能とするための構成の一例として、第２の単位画素群と第１の単位画素群（または、第３の単位画素群）とで、それぞれに含まれる単位画素の構造を異ならせる方法が挙げられる。そこで、まず第２の単位画素群に含まれる単位画素の特徴的な構成についてよりわかりやすくするために、比較例として、第１の単位画素群に含まれる単位画素（即ち、画像信号の出力に利用される有効画素）の構成の一例について説明する。
例えば、図２２は、本実施形態の比較例に係る単位画素の構成の一例について説明するための説明図であり、有効画素の概略的な構成の一例を示している。なお、図２２に示す例では、単位画素を構成する各素子が配設された基板の法線方向をｚ方向とし、当該基板が延伸する方向（即ち、ｚ方向に直交する方向）をｘ方向及びｙ方向としている。
具体的には、図２２は、図８を参照して説明した画素１２１と同様に４トランジスタで構成される単位画素の模式的なハードウェア構成の一例を示している。図２２に示す単位画素は、画素の光電変換部となるフォトダイオードＰＤと、転送トランジスタＴＲＧと、リセットトランジスタＲＳＴと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、容量部Ｃとを含む。容量部Ｃは、例えば、フローティングディフュージョン部ＦＤの寄生容量に相当する。なお、以降の説明では、転送トランジスタＴＲＧ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び選択トランジスタＳＥＬを、「転送部」、「初期化部」、「増幅部」、及び「選択部」とも称する。
図２２に示す例では、光電変換部となるフォトダイオードＰＤとして、ＨＡＤ（Hole Accumulated Diode）構造を有するものを採用している。そのため、図２２に示す例では、フォトダイオードＰＤを構成するＮ型半導体と、当該フォトダイオードＰＤ（当該Ｎ型半導体）の基板界面を覆うＰ型不純物層とを示している。また、基板上において、フォトダイオードＰＤが設けられた領域と、増幅トランジスタＡＭＰが設けられた領域とは、干渉を防止するためにシリコン酸化膜等により素子分離が形成されている。また、フォトダイオードＰＤと増幅トランジスタＡＭＰのゲート端子との間は、素子分離が成された部分を迂回するように設けられた配線により、リセットトランジスタＲＳＴを介して電気的に接続される。
このような構成の基で、転送トランジスタＴＲＧがオン状態に制御されることで、フォトダイオードＰＤ（即ち、光電変換部）により光電変換された信号電荷は、転送トランジスタＴＲＧを介して容量部Ｃ（換言すると、フローティングディフュージョン部ＦＤ）に蓄積される。その後、転送トランジスタＴＲＧがオフ状態に制御されることで、当該容量部Ｃに蓄積された信号電荷に応じた電位が、増幅トランジスタＡＭＰのゲート端子に印加される。
また、増幅トランジスタＡＭＰと、単位画素から画素信号を出力する出力線（換言すると、出力線ＶＳＬ）との間には選択トランジスタＳＥＬが介在している。即ち、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬのそれぞれがオン状態に制御されることで、当該増幅トランジスタＡＭＰのベース端子に印加された電圧に応じたレベルの信号が出力信号線を介して単位画素の外部に出力される。
以上、比較例として、図２２を参照して、第１の単位画素群に含まれる単位画素（即ち、画像信号の出力に利用される有効画素）の構成の一例について説明した。
続いて、以下に、本実施形態に係る固体撮像素子において、バラツキ情報の取得に利用される単位画素、即ち、第２の単位画素群に含まれる単位画素の構成の一例について説明する。なお、以降の説明では、第２の単位画素群に含まれる単位画素の構成の一例について、第２の単位画素群と第１の単位画素群とで、それぞれに含まれる単位画素の構成の違いに着目して説明するが、第２の単位画素群と第３の単位画素群とについても同様である。
（光電変換部の特性を利用する場合の一例）
まず、バラツキ情報として光電変換部の特性（即ち、フォトダイオードＰＤの特性）を利用する場合における、第２の単位画素群に含まれる単位画素の構成の一例について説明する。
バラツキ情報として光電変換部の特性を利用する場合には、例えば、当該光電変換部の基板界面を覆うように形成される不純物層を、第１の単位画素群と第２の単位画素群とで作り分ける方法が挙げられる。即ち、この場合には、第１の単位画素群では暗信号がより小さくなるように単位画素の光電変換部を形成し、第２の単位画素群では暗信号がより大きくなるように単位画素の光電変換部を形成することとなる。
例えば、図２３Ａは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として光電変換部の特性を利用する場合の第２の単位画素群に含まれる単位画素の構成の一例を示している。具体的には、図２３Ａに示す例では、光電変換部に相当するフォトダイオードＰＤとして、ＨＡＤ構造を有さないもの（即ち、Ｐ型不純物層が設けられていないもの）を採用している。ＨＡＤ構造では、光電変換部の基板界面をＰ型不純物層で覆うことにより暗信号の発生を抑制している。そのため、図２３Ａに示すように、ＨＡＤ構造を有さない光電変換部（即ち、Ｐ型不純物層が設けられていない光電変換部）を採用することで、当該光電変換部における電位固定が困難となり、図２２に示すようにＨＡＤ構造を有する光電変換部を採用した単位画素に比べて暗信号がより増加することとなる。
また、図２３Ｂは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として光電変換部の特性を利用する場合の第２の単位画素群に含まれる単位画素の構成の他の一例を示している。具体的には、図２３Ｂに示す例では、Ｐ型不純物層による光電変換部の基板界面の被覆率をより低くすることで、暗信号の抑制効果を低下させている。この場合には、例えば、フォトレジスト等によりＰ型不純物層の形状（例えば、線幅や相対位置等を含む）を変更することで、当該Ｐ型不純物層による光電変換部の基板界面の被覆率を調整する（即ち、より低くする）ことが可能である。
また、図２２に示す例のように、ＨＡＤ構造を有する場合（即ち、Ｐ型不純物層を設ける場合）においても、光電変換部の基板界面における不純物濃度を低下させることで、当該光電変換部における電位固定が困難となり、暗信号がより増加する。具体的には、例えば、フォトレジストにより領域別にイオン注入条件（例えば、ドーズ量、エネルギー、注入角、イオン種、注入回数等）を変えることで、Ｐ型不純物層を作り分けることが可能である。より具体的な一例として、Ｐ型不純物層を形成するドーズ量を少なくしたり、注入エネルギーを高くすることで、光電変換部の基板界面における不純物濃度を低下させることが可能である。
また、注入角を変更することで、他の素子によりイオンの注入が遮蔽される所謂シャドウイングの影響により、イオンの注入領域が狭くなるため、暗信号の抑制効果を低下させることが可能である。例えば、図２３Ｃは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として光電変換部の特性を利用する場合の第２の単位画素群に含まれる単位画素の構成の他の一例を示している。具体的には、図２３Ｃに示す例では、基板上の光電変換部が設けられた領域に対して、イオンが斜めに注入されるように当該イオンの注入角度を制御している。このとき、図２３Ｃに示す例では、注入されるイオンの一部が転送トランジスタＴＲＧにより遮蔽され、当該イオンの注入領域が狭くなっている。また、イオンの注入エネルギーを調整することで、イオンが注入される深さを調整することも可能である。
また、光電変換部の基板界面としては、当該光電変換部の表面のみに限らず、素子分離（例えば、「LOCOS：local oxidation of silicon」や「STI：shallow trench isolation」等）のための絶縁体との界面についても、上記した制御の適用により同様の作用効果を期待することが可能である。
また、他の一例として、裏面照射型のイメージセンサの場合等においては、Ｐ型不純物層で覆う代わりに光入射側のシリコン界面に負の固定電荷を有する膜を形成することで、暗信号の発生を抑制する構造が知られている。この場合には、当該負の固定電荷を有する膜を第１の単位画素群と第２の単位画素群とで作り分けてもよい。なお、上記した負の固定電荷を有する膜の作り分ける手段としては、例えば、フォトレジストにより領域別にエッチングを行う方法が挙げられる。
また、他の一例として、反射率抑制、または光路変更のためにシリコンを加工する技術の一例としてモスアイ技術が知られている。モスアイ技術に基づく構造（所謂モスアイ構造）とは、細かな凸凹構造（ナノオーダーの凸凹構造）であり、光が入射する面に対して当該構造を設けることで反射防止効果があることが知られている。このような構造においても、上記負の固定電荷を有する膜の作り分けを適用することが可能である。即ち、モスアイ技術を適用する場合において、シリコンの加工の程度を第１の単位画素群と第２の単位画素群とで作り分けてもよい。
また、他の一例として、光電変換部に隣接して配置される転送部の形状（例えば、線幅や相対位置を含む）を変更し、前述したＰ型不純物層や素子分離との距離を変更しても同様の効果を期待することが可能である。
また、光電変換部の構造が反対導電型となるように形成されていてもよい。
特に、素子の製造バラツキとして白点を検出する場合には、金属イオン（例えば、タングステン）等を、第２の単位画素群の光電変換部に注入することにより、白点個数を増加させることも可能である。例えば、図２３Ｄは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として光電変換部の特性を利用する場合の第２の単位画素群に含まれる単位画素の構成の他の一例を示している。即ち、この場合には、図２３Ｄに示すように、基板表面上における光電変換部が設けられた領域以外の他の領域にフォトレジストを形成したうえで、光電変換部に対して金属イオンを注入すればよい。
以上のように、第１の単位素子群と第２の単位素子群とで光電変換部の構造や当該光電変換部の電気的特性を異ならせることで、良好な画像信号の取得と、光電変換部における素子の製造バラツキの情報の取得と、をより好適な態様で両立することが可能となる。
なお、不純物の分布の作り分けについては、例えば、局所的に熱拡散させることで実現することも可能である。このような局所的な熱拡散を実現させる方法としては、例えば、レーザーアニール等が挙げられる。
以上、バラツキ情報として光電変換部の特性（即ち、フォトダイオードＰＤの特性）を利用する場合における、第２の単位画素群に含まれる単位画素の構成の一例について説明した。
（容量部の特性を利用する場合の一例）
続いて、バラツキ情報として容量部Ｃの特性を利用する場合における、第２の単位画素群に含まれる単位画素の構成の一例について説明する。
一般的には、容量部Ｃは、拡散層とウェルとの間のＰＮ接合容量で形成され、暗電流や白点などの暗信号が小さいことが望まれる。そのため、容量部Ｃは、暗信号をより小さくするために、ＰＮ接合が行われる部分の面積をより狭く、かつ形成される電界がより弱くなるように形成される。
一方で、素子の製造バラツキを検出する場合には、暗信号がより大きいほど、当該製造バラツキをより精度良く検出することが可能である。即ち、この場合には、第１の単位画素群では暗信号がより小さくなるように単位画素の容量部Ｃを形成し、第２の単位画素群では暗信号がより大きくなるように単位画素の容量部Ｃを形成することとなる。具体的には、拡散層のＰＮ接合が行われる部分の面積や形成される電界の強さが異なるように、第１の単位画素群と第２の単位画素群とで容量部Ｃを作り分けることとなる。具体的には、フォトレジストにより領域別にイオン注入条件（ドーズ量、エネルギー、注入角、イオン種、注入回数等）を変えることで、容量部Ｃを作り分けることが可能である。
例えば、図２４Ａは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として容量部の特性を利用する場合の第２の単位画素群に含まれる単位画素の構成の一例を示している。なお、図２４Ａに示した容量部Ｃの概略的な拡大図においてハッチングが施された部分は空乏層を模式的に示している。即ち、図２４Ａに示すように、容量部Ｃを形成する部分（即ち、拡散層とウェルとがＰＮ接合する部分）のサイズをより大きくしたり、当該部分の深さ方向の幅をより大きくすることで、ＰＮ接合が行われる部分の面積がより増大し、形成される電界がより強くなるため、暗信号を増加させることが可能となる。
より具体的な一例として、拡散層を形成するドーズ量を大きくしたり、注入エネルギーを高くすることで、形成される電界がより強くなり、ＰＮ接合が行われる部分の面積がより増大するため、暗信号を増加させることが可能となる。また、拡散層の形状（線幅を含む）をフォトレジスト等により変更し、ＰＮ接合が行われる部分の面積をより広くすることで、暗信号を増加させることも可能である。
また、拡散層の構造が反対導電型となるように形成されていてもよい。
特に、素子の製造バラツキとして白点を検出する場合には、金属イオン（例えば、タングステン）等を、第２の単位画素群の光電変換部に注入することにより、白点個数を増加させることも可能である。
以上のように、第１の単位素子群と第２の単位素子群とで容量部Ｃの構造や当該容量部Ｃの電気的特性を異ならせることで、良好な画像信号の取得と、容量部Ｃにおける素子の製造バラツキの情報の取得と、をより好適な態様で両立することが可能となる。
また、容量部Ｃの特性を利用する場合には、第２の単位画素群の単位画素に光電変換部が形成されていなくてもよい。例えば、図２４Ｂは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として容量部の特性を利用する場合の第２の単位画素群に含まれる単位画素の構成の一例を示している。図２４Ｂに示す単位画素は、図２２に示す単位画素と比較するとわかるように、光電変換部（即ち、フォトダイオードＰＤ）が設けられていない。
なお、図２４Ｂに示すように単位画素を構成する場合には、例えば、光電変換部の製造工程において、第２の単位画素群の単位画素については、光電変換部に相当する部分に対してＰ型及びＮ型のうち一方の不純物が注入されないように制御するとよい。これにより、ＰＮ接合が形成されず、結果として、当該部分において光電変換が行われないように制御する（即ち、光電変換部が形成されないように制御する）ことが可能である。また、Ｐ型及びＮ型のうち一方の不純物が注入されないように制御する方法としては、例えば、フォトレジスト等により領域別にイオン注入が行われないようにマスクする方法が挙げられる。このような構成とすることで、光電変換部から容量部Ｃに信号が流れ込むことが無くなる。即ち、光電変換部の電気的特性の影響（例えば、光信号及び暗信号）を除去することが可能となるため、容量部Ｃにおける素子の製造バラツキをより検出しやすくなる。
また、容量部Ｃの特性を利用する場合には、第２の単位画素群の単位画素に対して、上記光電変換部に加えて転送部が形成されていなくてもよい。例えば、図２４Ｃは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として容量部の特性を利用する場合の第２の単位画素群に含まれる単位画素の構成の一例を示している。図２４Ｃに示す単位画素は、図２２に示す単位画素と比較するとわかるように、光電変換部（即ち、フォトダイオードＰＤ）及び転送部（即ち、転送トランジスタＴＲＧ）が設けられていない。
なお、図２４Ｃに示すように単位画素を構成する場合には、例えば、転送部を形成する製造工程において、第２の単位画素群の単位画素については、転送部のゲート電極がエッチングにより除去されるように制御するとよい。これにより、転送部が形成されないように制御することが可能である。また、光電変換部が形成されないように制御する方法については前述した通りである。以上により、光電変換部及び転送部が形成されないように制御される。これにより、光電変換部の電気的特性の影響（例えば、光信号及び暗信号）を除去することが可能となるだけでなく、転送部の電位に依存した暗信号をも除去することが可能となるため、容量部Ｃにおける素子の製造バラツキをより検出しやすくなる。
また、図２４Ｃに示すように、光電変換部及び転送部が形成されないことで、当該光電変換部及び当該転送部に相当する領域が空くこととなるため、当該領域を利用して、拡散層の面積がより広くなるように単位画素を構成することも可能となる。
例えば、図２５Ａ〜図２５Ｅは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として容量部の特性を利用する場合における当該容量部の構造の一例について示している。なお、図２５Ａ〜図２５Ｅは、単位画素のうち、容量部、転送部、及び光電変換部が設けられた部分を、基板の法線方向（即ち、図２４Ａや図２４Ｃのｚ方向）から見た場合の概略的な構成の一例を示している。
具体的には、図２５Ａは、図２２や図２４Ａに示す例のように光電変換部及び転送部が形成されている場合における、容量部、転送部、及び光電変換部が設けられた部分の概略的な構成の一例を示している。また、図２５Ｂ〜図２５Ｅは、図２４Ｃに示す例のように、光電変換部及び転送部が形成されていない場合における、容量部が設けられた部分の概略的な構成の一例を示している。なお、図２４Ｂ〜図２５Ｅに示す例では、図２５Ａに示す例において光電変換部及び転送部が設けられた部分に相当する領域を破線で示している。
より具体的には、図２５Ｂは、図２４Ｃに示す例と同様に、単に光電変換部及び転送部が形成されていない場合における、容量部が設けられた部分の概略的な構成の一例を示している。これに対して、図２５Ｃは、図２５Ａに示す例において光電変換部及び転送部が設けられた部分に相当する領域を利用して、容量部が形成された領域の面積（即ち、容量部を形成する拡散層の面積）がより広くなるように制御した場合の一例を示している。このような構成により、ＰＮ接合が行われる部分の面積がより増大するため、暗信号を増加させることが可能となり、容量部における素子の製造バラツキをより精度良く検出することが可能となる。
また、容量部の形状（即ち、容量部を形成する拡散層の形状）についても特に限定されない。そのため、ＰＮ接合が行われる部分の面積がより増大するように、容量部を形成する拡散層の形状を制御することで、ＰＮ接合が行われる部分の面積をさらに増大させてもよい。
例えば、図２５Ｄは、図２５Ｃに示す例のように容量部が形成された領域の面積（即ち、容量部を形成する拡散層の面積）を拡大させたうえで、さらに当該容量部を形成する拡散層の形状がくし型となるように制御した場合の一例である。このような構成により、図２５Ｄに示す例は、図２５Ｃに示す例に比べて、拡散層の表面積がより広くなるため、ＰＮ接合が行われる部分の面積をさらに増大させ、ひいては暗信号をより増加させることが可能となる。
また、他の一例として、図２５Ｅは、図２５Ｂに示す例のように容量部が形成された領域の面積（即ち、容量部を形成する拡散層の面積）を拡大させたうえで、さらに当該容量部を形成する拡散層の形状がドットパターンとなるように制御した場合の一例である。このような構成により、図２５Ｅに示す例は、図２５Ｃ及び図２５Ｄに示す例に比べて、拡散層の表面積がより広くなるため、ＰＮ接合が行われる部分の面積をさらに増大させ、ひいては暗信号をより増加させることが可能となる。なお、この場合には、ドットパターンを構成する各ドットが容量となり、容量部の数が実質的に増加することとなるため、図２５Ｅに示す例では、各ドットに対応する容量それぞれに対してコンタクトが設けられている。
以上のように、ＰＮ接合が行われる部分の面積がより増大するように容量部Ｃを形成することで、暗信号を増加させることが可能となり、当該容量部Ｃにおける素子の製造バラツキをより精度良く検出することが可能となる。即ち、良好な画像信号の取得と、容量部Ｃにおける素子の製造バラツキの情報の取得と、をより好適な態様で両立することが可能となる。
以上、バラツキ情報として容量部Ｃの特性を利用する場合における、第２の単位画素群に含まれる単位画素の構成の一例について説明した。
（初期化部の特性を利用する場合の一例）
続いて、バラツキ情報として初期化部（即ち、リセットトランジスタＲＳＴ）の特性を利用する場合における、第２の単位画素群の構成（例えば、第２の単位画素群に含まれる単位画素の構成）の一例について説明する。
一般的には、初期化部（リセットトランジスタＲＳＴ）の制御に伴い発生する容量結合（即ち、ゲート−ソース間の寄生容量）と電荷注入（即ち、チャネル電荷の分配）、及びこれらのバラツキは、画像信号のダイナミックレンジや画質（換言すると補正残り）を考慮すると、より小さいことが望ましい。
一方で、素子の製造バラツキを検出する場合には、上記容量結合と上記電荷注入、及びこれらのバラツキが大きいほど、当該製造バラツキをより精度良く検出することが可能である。例えば、図２６Ａは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として初期化部の特性を利用する場合の第２の単位画素群に含まれる単位画素の構成の一例について示している。図２６Ａの初期化部及び容量部の部分を抽出した概略図において、「寄生容量」として示した部分が、上記容量結合（即ち、ゲート−ソース間の寄生容量）を模式的に示している。
なお、トランジスタのゲートをオフ状態にするときに発生する熱雑音として、ｋＴＣノイズが知られており、浮遊容量での電圧ノイズは（ｋＴ／Ｃ）１／２で表される。即ち、バラツキ情報として初期化部の特性を利用する場合には、例えば、第１の単位画素群と第２の単位画素群とでｋＴＣノイズの影響が異なるように、初期化部及び容量部を作り分けるとよい。具体的な一例として、第２の単位画素群については、容量部Ｃの容量がより小さくなるように制御することで、ｋＴＣノイズを低減し、上記結合容量及びそのバラツキや、電荷注入量及びそのバラツキがより大きくなるように初期化部及び容量部を形成するとよい。
初期化部を作り分ける手段としては、例えば、フォトレジストにより領域別にイオン注入条件（ドーズ量、エネルギー、注入角、イオン種、注入回数等）を変えることや、ゲートの形状（線幅を含む）を変えること、及び素子近傍の膜構造を変えることが挙げられる。
例えば、図２６Ｂは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として初期化部の特性を利用する場合における初期化部及び容量部の構成の一例について示している。容量部Ｃの容量値を小さくする場合には、例えば、低ドーズ、小面積、低エネルギーにすることで、低電界、低接合面積となり、ＰＮ接合容量の成分を小さくすることが可能である。
また、容量結合及びそのバラツキを大きくする場合には、例えば、LDD（Lightly-Doped Drain）構造を形成する際に、注入角がより大きくなるように制御してもよい。これにより、ゲート端部に不純物が注入されるため、ゲートとのオーバラップ容量が大きくなるとともに、注入される不純物のイオン数がゲート端のラフネスに依存するため、容量結合のバラツキを増加させることが可能となる。
また、トランジスタのオフリーク特性を改善するための工程として、ポケット注入が知られている。この技術は、ゲート端に基板の不純物と同型のイオンを部分的に注入することにより、ショートチャネル効果を抑制する技術である。このような工程を追加するか、または、ドーズ量をより多くすることにより、LDDの場合と同様に、容量結合のバラツキを大きくすることが可能である。
また、電荷注入及びそのバラツキを大きくする場合には、例えば、初期化部のゲート絶縁膜厚をより薄くすることにより単位容量が増加するため、チャネル電荷量を増加させることが可能である。また、他の一例として、ゲート絶縁膜の誘電率が高くなるように、当該ゲート絶縁膜の材料を酸化膜以外の材料（たとえば窒化膜）に変えたり、当該ゲート絶縁膜に対して当該酸化膜以外の材料を積層したり、ゲート絶縁膜中に窒素を注入することが考えられる。
また、しきい値バラツキが大きい場合には、ゲート面積を大きくすることでもチャネル電荷を増加させることが可能である。例えば、図２６Ｃは、初期化部のしきい値バラツキと、電荷注入及びそのバラツキとの関係について概要を説明するための説明図である。図２６Ｃに示すように、トランジスタ（例えば、初期化部）に溜まった電荷がオフ時に分配される量（即ち、電荷注入量）は、当該トランジスタのしきい値に応じて変化する。即ち、初期化部のしきい値のバラツキがより大きいと、当該初期化部における電荷注入及びそのバラツキもより大きくなる傾向にある。なお、上記しきい値は、トランジスタの電気的特性の一例に相当する。
例えば、図２６Ｄは、初期化部のしきい値バラツキをより大きくするための方法の一例について説明するための説明図である。しきい値ばらつきを大きくする方法としては、例えば、高ドーズな状態となるように制御する方法が挙げられる。より具体的な一例として、反対導電型での打ち返しによりトータルドーズ量を増加させる手法が挙げられる。また、他の一例として、イオン注入時における深さ方向のイオンの分布の裾の部分を利用することで、初期化部を形成する半導体の電気的特性を変更してもよい。例えば、図２６Ｄにおいて、参照符号ｇ１１は、イオン注入時における深さ方向のイオン（即ち、不純物）の分布を模式的に示したグラフである。グラフｇ１１として示すように、イオン注入時における不純物の分布は深さ方向に正規分布を示す傾向にある。そのため、例えば、イオン注入時に不純物の分布のピーク位置を深さ方向にずらし、当該分布（即ち、グラフｇ１１で示した分布）の裾の部分が利用されることで、高ドーズな状態となるように制御することが可能である。
また、初期化部及び容量部の構造が反対導電型となるように形成されていてもよい。
以上のような構成とすることで、良好な画像信号の取得と、初期化部における素子の製造バラツキの情報の取得と、をより好適な態様で両立することが可能となる。
また、初期化部の特性を利用する場合には、図２４Ｂを参照して説明した例と同様に、第２の単位画素群の単位画素に光電変換部が形成されていなくてもよい。なお、図２４Ｂに示すように、光電変換部が形成されないように単位画素を構成する方法について既に前述しているため、詳細な説明は省略する。図２４Ｂに示す例と同様に、光電変換部が形成されない構成（即ち、光電変換部を含まない構成）とすることで光電変換部の電気的特性の影響（光信号と暗信号）を除去することが可能となる。即ち、容量部に対して光電変換部からの信号が混信せず、初期化部における素子の製造バラツキをより精度良く検出することが可能となる。
また、初期化部の特性を利用する場合には、図２４Ｃを参照して説明した例と同様に、第２の単位画素群の単位画素に対して、上記光電変換部に加えて転送部が形成されていなくてもよい。なお、図２４Ｃに示すように、光電変換部及び転送部が形成されないように単位画素を構成する方法について既に前述しているため、詳細な説明は省略する。図２４Ｃに示す例と同様に、光電変換部及び転送部が形成されない構成（即ち、光電変換部及び転送部を含まない構成）とすることで、光電変換部の電気的特性の影響（例えば、光信号及び暗信号）を除去することが可能となるだけでなく、転送部の電位に依存した暗信号をも除去することが可能となる。これにより、初期化部における素子の製造バラツキをより安定的に検出することが可能となる。
また、図２４Ｃに示すように、光電変換部及び転送部が形成されない場合には、当該光電変換部及び当該転送部に相当する領域が空くこととなるため、当該領域を利用することで、初期化部の構成について自由度がさらに向上する。
例えば、図２７Ａ及び図２７Ｂは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として初期化部の特性を利用する場合における当該初期化部の構造の一例について示している。なお、図２７Ａ及び図２７Ｂは、単位画素のうち、初期化部、容量部、転送部、及び光電変換部が設けられた部分を、基板の法線方向（即ち、図２４Ａや図２４Ｃのｚ方向）から見た場合の概略的な構成の一例を示している。
具体的には、図２７Ａは、図２２や図２４Ａに示す例のように光電変換部及び転送部が形成されている場合における、初期化部、容量部、転送部、及び光電変換部が設けられた部分の概略的な構成の一例を示している。これに対して、図２７Ｂは、図２４Ｃに示す例のように、光電変換部及び転送部が形成されていない場合における、初期化部及び容量部が設けられた部分の概略的な構成の一例を示している。なお、図２７Ｂに示す例では、図２７Ａに示す例において光電変換部及び転送部が設けられた部分に相当する領域を破線で示している。なお、図２７Ｂに示す例のように、光電変換部及び転送部が形成されていない場合には、当該領域を利用することで、初期化部の面積がより広くなるように単位画素を構成することも可能である。
また、第１の画素群と第２の画素群とで、前述したように、初期化部の形状を変更することで、当該初期化部における素子の製造バラツキをより好適な態様で検出することも可能となる。例えば、図２７Ｃ〜図２７Ｆは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として初期化部の特性を利用する場合における当該初期化部の構造の一例について示している。
具体的には、図２７Ｃは、初期化部における素子の製造バラツキをより増大させるための当該初期化部の構造の一例について説明するための説明図であり、当該初期化部の形状バラツキを変化させる場合の一例について示している。図２７Ｃでは、比較対象として通常の初期化部の構造を上段に示している。具体的には、図２７Ｃの中段に示すように、初期化部のゲートを通常時に比べてより小さくなるように形成する（即ち、Ｗ長、Ｌ長、またはその双方をより短くする）ことで、低接合面積となり、ＰＮ接合容量の成分を小さくすることが可能である。即ち、このような構成により、しきい値バラツキや相互コンダクタンスのバラツキがより大きくなり、即ち、初期化部における素子の製造バラツキが相対的により大きく表れることとなる。また、初期化部のゲートを通常時に比べてより小さくなるように形成する場合には、図２７Ｃの下段に示すように、ゲートが複数となるように初期化部が構成されていてもよい（即ち、複数のトランジスタが直列に接続されて構成されていてもよい）。このような構成とすることで、容量部Ｃの容量を小さく抑えつつ、チャネル電荷の量をゲートの数に応じて増加させる（例えば、複数倍とする）ことも可能である。
一方で、ゲートをより小さくすることでショートチャネル効果により電源電圧の変動に対して初期化部の反応がより敏感になる場合がある。このような場合には、例えば、初期化部のゲートのＷ長がより短くなるように（即ち、Ｗ／Ｌ比がより小さくなるように）、当該初期化部のゲートを形成してもよい。
例えば、図２７Ｄは、初期化部における素子の製造バラツキをより増大させるための当該初期化部の構造の一例について説明するための説明図であり、当該初期化部の形状バラツキを変化させる場合の他の一例について示している。図２７Ｄでは、比較対象として通常の初期化部の構造を上段に示している。即ち、図２７Ｄに示すように、初期化部のゲートを、Ｗ／Ｌ比がより小さくなるように形成することで、ショートチャネル効果の顕在化を抑制し、かつ容量部Ｃの容量を小さく抑えることが可能となる。
また、図２７Ｂを参照して説明したように、光電変換部及び転送部が形成されない場合には、当該光電変換部及び当該転送部に相当する領域が空くこととなるため、初期化部の構成について自由度がさらに向上する。そのため、前述したように、初期化部の面積がより広くなるように単位画素を構成することも可能である。
例えば、図２７Ｅは、初期化部における素子の製造バラツキをより増大させるための当該初期化部の構造の一例について説明するための説明図であり、当該初期化部の形状バラツキを変化させる場合の他の一例について示している。図２７Ｅに示す例では、ドレイン側のＷ長が他方（即ち、容量部Ｃが形成されたソース側）より長くなるように初期化部を形成した場合の一例である。このような構成により、容量部Ｃの容量を小さく抑えつつ、チャネル電荷の量を増加させる（例えば、複数倍とする）ことも可能である。
また、図２７Ｆは、初期化部における素子の製造バラツキをより増大させるための当該初期化部の構造の一例について説明するための説明図であり、当該初期化部の形状バラツキを変化させる場合の他の一例について示している。具体的には、図２７Ｆに示す例では、初期化部のゲートをリング状に形成し、当該リングの内側に容量部Ｃを形成し、当該リングの外側をドレインとした場合の一例である。このような構成により、図２７Ｅに示す例と同様に、ドレイン側のＷ長が他方（即ち、容量部Ｃが形成されたソース側）よりも長くなるように初期化部が形成される。そのため、容量部Ｃの容量を小さく抑えつつ、チャネル電荷の量をゲートの数に応じて増加させる（例えば、複数倍とする）ことも可能である。
また、単位画素の面積効率を高める技術として、単位画素内に複数組の光電変換部と転送部に対して、１組の容量部、増幅部、初期化部、及び選択部を配置する、いわゆる画素共有が知られている。このような構成において、容量部が転送部と初期化部との間で共有されずに分割して配置され、当該分割して配置された容量部間が配線で接続される場合がある。このような場合には、配線パターンの作り分けや、転送部と隣接する容量部を切り離すことにより、容量を小さくすることも可能である。
例えば、図２８Ａ及び図２８Ｂは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として初期化部の特性を利用する場合における配線パターンの作り分けの一例を示している。
具体的には、図２８Ａは、第１の単位画素群における、当該単位画素群に含まれる素子間の電気的な接続関係（即ち、配線パターン）の一例を示している。
図２８Ａにおいて、参照符号ＰＤは、光電変換部に相当するフォトダイオードを示している。また、参照符号ＦＤ１及びＦＤ２のそれぞれは、フローティングディフュージョン部を示している。また、第１トランジスタ群は、増幅部及び選択部を含む。即ち、参照符号ＧＡＭＰは、増幅部のゲートを示しており、参照符号ＧＳＥＬは、選択部のゲート示している。また、第２トランジスタ群は、初期化部を含む。即ち、参照符号ＧＲＳＴ１及びＧＲＳＴ２のそれぞれは、初期化部のゲートを示している。また、参照符号ＧＴＲＧ１は、第１受光部に配設された光電変換部ＰＤに接続された転送部のゲートを示している。即ち、第１受光部に配設された光電変換部ＰＤそれぞれからの信号電荷は、当該転送部を介してフローティングディフュージョン部ＦＤ１に転送される。同様に、参照符号ＧＴＲＧ２は、第２受光部に配設された光電変換部ＰＤに接続された転送部のゲートを示している。即ち、第２受光部に配設された光電変換部ＰＤそれぞれからの信号電荷は、当該転送部を介してフローティングディフュージョン部ＦＤ２に転送される。
また、参照符号Ｃ１１〜Ｃ１７のそれぞれは容量コンタクトを示しており、参照符号Ｌ１１は、当該容量コンタクトＣ１１〜Ｃ１７のそれぞれを介して各素子間を電気的に接続する配線を示している。即ち、図２８Ａに示す例では、配線Ｌ１１は、容量コンタクトＣ１１〜Ｃ１７のそれぞれを介して、第２トランジスタ群、第２受光部、第１トランジスタ群、及び第１受光部間を電気的に接続している。
これに対して、図２８Ｂは、第２の単位画素群における、当該単位画素群に含まれる素子間の電気的な接続関係（即ち、配線パターン）の一例を示している。図２８Ｂにおいて、図２８Ａと共通の符号が付された構成は、図２８Ａにおいて当該符号が付された構成と同様である。即ち、図２８Ｂに示す例では、参照符号Ｌ１３で示した配線は、第１トランジスタ群と第２トランジスタ群との間を電気的に接続しており、第１受光部及び第２受光部のそれぞれには接続されていない。即ち、図２８Ｂに示す例は、図２８Ａに示す例とは配線パターンが異なる。このような構成により、図２８Ｂに示す例は、第２トランジスタ群に含まれる初期化部（即ち、ゲートＧＲＳＴ１及びＧＲＳＴ２のそれぞれに対応する初期化部）に隣接する容量部を、フローティングディフュージョン部ＦＤ１及びＦＤ２と切り離すことが可能となり、当該容量部の容量を小さく抑えることが可能となる。
以上、バラツキ情報として初期化部（即ち、リセットトランジスタＲＳＴ）の特性を利用する場合における、第２の単位画素群の構成の一例について説明した。
（増幅部の特性を利用する場合の一例）
続いて、バラツキ情報として増幅部（即ち、増幅トランジスタＡＭＰ）の特性を利用する場合における、第２の単位画素群の構成（例えば、第２の単位画素群に含まれる単位画素の構成）の一例について説明する。
一般的に、固体撮像素子においては、画像信号の線形性やダイナミックレンジを考慮すると、複数の単位画素間で増幅部の動作点がそろっていることが望ましく、換言すると、当該複数の単位画素間において増幅部のしきい値バラツキがより小さい方が望ましい。また、増幅部の相互コンダクタンスが大きいほど、出力の応答性に対して有利であり、オーバドライブ電圧をより小さく抑えることが可能なため、ダイナミックレンジの観点でも有利である。
一方で、素子の製造バラツキを検出する場合には、増幅部のしきい値バラツキが大きいほど、当該製造バラツキをより精度良く検出することが可能である。即ち、この場合には、例えば、増幅部のしきい値や相互コンダクタンスのバラツキが異なるように、第１の単位画素群と第２の単位画素群とで当該増幅部を作り分けることとなる。
増幅部を作り分ける手段としては、例えば、フォトレジストにより領域別にイオン注入条件（ドーズ量、エネルギー、注入角、イオン種、注入回数等）を変えることや、ゲートの形状（線幅を含む）を変えること、及び素子近傍の膜構造を変えることが挙げられる。
具体的な一例として、しきい値バラツキ及び相互コンダクタンスのバラツキを大きくするためには、図２７Ｃを参照して説明した初期化部の例と同様に、ゲートを通常時に比べてより小さくなるように形成する（即ち、Ｗ長、Ｌ長、またはその双方をより短くする）ことで、加工バラツキが相対的に大きく表れるようにしてもよい。一方で、初期化部の例と同様に、ゲートをより小さくすることでショートチャネル効果により電源電圧の変動に対して初期化部の反応がより敏感になる場合がある。この場合には、図２７Ｄを参照して説明した初期化部の例と同様に、増幅部のゲートのＷ長がより短くなるように（即ち、Ｗ／Ｌ比がより小さくなるように）、当該増幅部のゲートを形成してもよい。
また、他の一例として、図２７Ｅを参照して説明した初期化部の例と同様に、ドレイン側のＷ長が他方（即ち、ソース側）より長くなるように増幅部を形成してもよい。また、図２７Ｆを参照して説明した初期化部の例と同様に、増幅部のゲートをリング状に形成し、当該リングの内側をソースとし、当該リングの外側をドレインとしてもよい。これにより、ドレイン側のＷ長が他方（即ち、ソース側）よりも長くなるように増幅部を形成することも可能である。
また、増幅部を形成する半導体の電気的特性を変更してもよい。例えば、チャネルの不純物濃度（イオン数）が高くなるように、高ドーズな状態となるように制御すると、ポアソン分布に従ってチャネルインプランテーションの分散が大きくなる。より具体的な一例として、反対導電型での打ち返しによりトータルドーズ量を増加させる手法が挙げられる。また、他の一例として、イオン注入時における深さ方向のイオンの分布の裾の部分を利用してもよい。例えば、図２９Ａは、増幅部のしきい値バラツキをより大きくするための方法の一例について説明するための説明図である。図２９Ａにおいて、参照符号ｇ１３は、イオン注入時における深さ方向のイオン（即ち、不純物）の分布を模式的に示したグラフである。グラフｇ１３として示すように、イオン注入時における不純物の分布は深さ方向に正規分布を示す傾向にある。そのため、例えば、イオン注入時に不純物の分布のピーク位置を深さ方向にずらし、当該分布（即ち、グラフｇ１３で示した分布）の裾の部分が利用されることで、高ドーズな状態となるように制御することが可能である。なお、上述した制御については、例えば、チャネル調整用の不純物注入の工程やウェル形成時の不純物注入の工程において実施することが可能である。
また、ゲート絶縁膜が、膜質の異なる複数の膜の積層構造（例えば、ＳｉＯ２とＳｉＣ等）を有するように形成されていてもよい。このような構成とすることで、界面に固定電荷が発生し、当該固定電荷の数が一定ではないため、バラツキの要素となり得る。また、ゲート絶縁膜の厚みを薄くすることでチャネル電荷量を増加させたり、ゲート絶縁膜の誘電率が高くなるように、当該ゲート絶縁膜の材料を酸化膜以外の材料（たとえば窒化膜）に変更してもよい。
また、第１の単位画素群と第２の単位画素群とで増幅部のゲート端の構造を作り分けることで、製造バラツキを大きくすることも可能である。具体的には、LDD構造を形成する場合の注入角やポケット注入の注入角を大きくしたり、ドーズ量を増加させることで、製造バラツキ（例えば、容量結合のバラツキ）を大きくすることが可能である。
また、増幅部の構造が反対導電型となるように形成されていてもよい。
以上のような構成とすることで、良好な画像信号の取得と、増幅部における素子の製造バラツキの情報の取得と、をより好適な態様で両立することが可能となる。
また、増幅部の端子間には、端子電圧が異なるため電界が生じている。このとき、ゲートドレイン間、ゲートソース間、ゲートバルク間に電界がかかっていると、絶縁膜の信頼性の低下（酸化膜経時破壊）が起こり得る。このような場合には、例えば、絶縁膜をより厚く形成することで、低電界にすることが可能である。また、低ノイズ化する場合には、チャネル中のキャリア密度が高いほど良いため、絶縁膜をより薄く形成するか、または誘電率をより高くしてもよい。このとき、第１の単位画素群と第２の単位画素群とで、単位画素からの信号の読み出し経路が同じであってもよいし、異なっていてもよい。なお、第１の単位画素群と第２の単位画素群とで、単位画素からの信号の読み出し経路が異なる場合には、第２の単位画素群のみに接続される専用信号線とマルチプレクサと共通Ａ／Ｄ変換部とを備えることで、第１の単位画素群と第２の単位画素群とで動作範囲を個別に調整することが可能である。
また、増幅部の特性を利用する場合には、図２４Ｂを参照して説明した例と同様に、第２の単位画素群の単位画素に光電変換部が形成されていなくてもよい。なお、図２４Ｂに示すように、光電変換部が形成されないように単位画素を構成する方法について既に前述しているため、詳細な説明は省略する。図２４Ｂに示す例と同様に、光電変換部が形成されない構成（即ち、光電変換部を含まない構成）とすることで光電変換部の電気的特性の影響（光信号と暗信号）を除去することが可能となる。即ち、容量部に対して光電変換部からの信号が混信せず、増幅部における素子の製造バラツキをより精度良く検出することが可能となる。
また、増幅部の特性を利用する場合には、図２４Ｃを参照して説明した例と同様に、第２の単位画素群の単位画素に対して、上記光電変換部に加えて転送部が形成されていなくてもよい。なお、図２４Ｃに示すように、光電変換部及び転送部が形成されないように単位画素を構成する方法について既に前述しているため、詳細な説明は省略する。図２４Ｃに示す例と同様に、光電変換部及び転送部が形成されない構成（即ち、光電変換部及び転送部を含まない構成）とすることで、光電変換部の電気的特性の影響（例えば、光信号及び暗信号）を除去することが可能となるだけでなく、転送部の電位に依存した暗信号をも除去することが可能となる。これにより、増幅部における素子の製造バラツキをより安定的に検出することが可能となる。
また、増幅部の特性を利用する場合において、光電変換部や転送部が形成されない構成とする場合には、第１の単位画素群と第２の単位画素群とで増幅部のゲートに接続される配線の接続関係を異ならせてもよい。
例えば、図２９Ｂは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として増幅部の特性を利用する場合の第２の単位画素群に含まれる単位画素の構成の一例について示している。具体的には、図２９Ｂに示す例では、増幅部のゲートに対して、初期化部や容量部を介さずに、直接的にゲート電位が印可されるように単位画素が形成されている。なお、レイアウトの自由度が低い場合には、増幅部のゲートと電源との間を直接接続することで、当該ゲートに電源電圧を直接印加してもよい。このような構成とすることで、光電変換部の電気的特性の影響（例えば、光信号及び暗信号）を除去することが可能となるだけでなく、転送部の電位に依存した暗信号や容量部の暗信号を除去することが可能となる。さらに、初期化部と増幅部との間を接続する必要がなくなるため、容量結合や電荷注入の影響がより低減される（ひいては、当該影響がなくなる）。また、初期化部と増幅部との間を接続する必要がなくなることで、第１の単位画素群に含まれる単位画素に比べて構造がより簡素化されるため、歩留まりを向上させる効果を期待することも可能である。
また、図２９Ｂに示す例のように、増幅部のゲートに対して直接的にゲート電位が印可されるように単位画素を形成する場合には、容量部及び初期化部を形成しない構成としてもよい。例えば、図２９Ｃは、本実施形態に係る固体撮像装置における単位画素の構造の一例について説明するための説明図であり、バラツキ情報として増幅部の特性を利用する場合の第２の単位画素群に含まれる単位画素の構成の一例について示している。図２９Ｃを図２９Ｂと比較するとわかるように、光電変換部及び転送部のみならず、容量部及び初期化部についても形成されていないことがわかる。
また、上記では増幅部に着目して説明したが、信号変換部に至る経路に接続される増幅作用を持つ素子、即ち、オーバドライブ電圧を確保可能な素子（例えば、クリップ回路や、ゲートに中間電位を印可した選択部等）を、上述した増幅部と同様に、第１の単位画素群と第２の単位画素群とで作り分けてもよい。
以上、バラツキ情報として増幅部（即ち、増幅トランジスタＡＭＰ）の特性を利用する場合における、第２の単位画素群の構成の一例について説明した。
（コンパレータの特性を利用する場合の一例）
続いて、バラツキ情報として、第１の単位画素群及び第２の単位画素群のそれぞれに個別に接続されたコンパレータの特性を利用する場合における、当該コンパレータの構成の一例について説明する。
一般的には、固体撮像素子においては、画像信号の線形性やダイナミックレンジを考慮すると、各コンパレータの動作点がそろっていることが望ましい。そのため、例えば、コンパレータの差動対の入出力を短絡し、基準レベルを揃える動作をさせるために、当該入出力間にスイッチが設けられており、スイッチをオフしたときに容量結合や電荷注入の影響が小さくなるように、サイズの小さいトランジスタが用いられる。例えば、図３０Ａは、本実施形態に係る固体撮像素子に適用されるコンパレータの概略的な回路構成の一例について示した図であり、第１の単位画素群に接続されたコンパレータの一例を示している。図３０Ａにおいて、参照符号ＡＺ−ＳＷで示したスイッチが、上述した、コンパレータの差動対の入出力を短絡するために設けられたスイッチ（所謂オートゼロスイッチ）に相当する。
一方で、コンパレータの動作点のバラツキを素子の製造バラツキとして検出する場合には、当該コンパレータの動作点のバラツキが大きいほど、当該バラツキを精度良く検出することが可能である。即ち、この場合には、例えば、第１の単位画素群に接続されたコンパレータと、第２の単位画素群に接続されたコンパレータとで、動作点のバラツキが異なるように、各コンパレータを作り分けることとなる。
例えば、図３０Ｂは、本実施形態に係る固体撮像素子に適用されるコンパレータの概略的な回路構成の一例について示した図であり、第２の単位画素群に接続されたコンパレータの一例を示している。図３０Ｂに示す例は、図３０Ａと比較するとわかるように、コンパレータの差動対に接続された２つのスイッチＡＺ−ＳＷのうちランプ波形（Ｒａｍｐ）が入力される側に設けられたスイッチＡＺ−ＳＷの構成が図３０Ａに示す例と異なる。具体的には、図３０Ｂにおいて、参照符号ＳＷ１１で示したスイッチが、図３０Ａにおいて、ランプ波形（Ｒａｍｐ）が入力される側に設けられたスイッチＡＺ−ＳＷに相当する。即ち、図３０Ｂに示す例では、当該スイッチＳＷ１１に加えてスイッチＳＷ１２が、当該スイッチＳＷ１１に並列に接続されるように追加で設けられている。
スイッチＳＷ１１としては、通常のオートゼロスイッチ（即ち、図３０Ａに示すスイッチＡＺ−ＳＷ）と同様のもの（例えば、動作点のバラツキの小さいもの）を適用する。これに対して、スイッチＳＷ１２としては、動作点のバラツキのより大きいものを適用する。なお、スイッチＳＷ１２は、例えば、トランジスタにより構成されていてもよい。この場合には、例えば、前述の初期化部や増幅部と同様の方法により、しきい値等の特性をばらつかせることが可能である。具体的な一例として、スイッチＳＷ１２として、サイズのより大きいトランジスタが適用されてもよい。
このような構成の基で、図３０Ｂに示す例では、スイッチＳＷ１１については通常のオートゼロスイッチと同様に駆動させる（即ち、図３０Ａに示すスイッチＡＺ−ＳＷと同様に駆動させる）。これに対して、スイッチＳＷ１２については、コンパレータの特性をばらつかせる場合にオン状態に切り替えられるように駆動が制御されるとよい。即ち、通常のオートゼロスイッチとして機能させる場合に、スイッチＳＷ１２がオフ状態に制御され、バラツキ情報を出力する場合には、当該スイッチＳＷ１２がオン状態に制御されるとよい。
なお、スイッチＳＷ１１と追加のスイッチＳＷ１２とが直列に接続されていてもよい。この場合においても、スイッチＳＷ１２として動作点のバラツキのより大きいものを適用することで、スイッチＳＷ１１のみが設けられている場合に比べて、コンパレータの動作点のバラツキをより大きくすることが可能である。なお、この場合には、追加のスイッチＳＷ１２については、常にオン状態に制御されているとよい。
また、図３０Ｂに示す例では、コンパレータの差動対のうち、ランプ波（Ｒａｍｐ）が入力される側にのみ追加のスイッチＳＷ１２が設けられているが、必ずしもこのような構成のみには限定されない。具体的な一例として、出力線（ＶＳＬ）が接続された側に追加のスイッチＳＷ１２が設けられていてもよい。また、ランプ波（Ｒａｍｐ）が入力される側と、出力線（ＶＳＬ）が接続された側と、の双方に、追加のスイッチＳＷ１２が設けられていてもよい。
以上のような構成により、追加のスイッチＳＷ１２が設けられた部分については、スイッチをオフにしたときの容量結合や電荷注入によるバラツキを大きくすることが可能である。これにより、コンパレータの動作点のバラツキを素子の製造バラツキとして精度良く検出することが可能となる。
以上、バラツキ情報として、第１の単位画素群及び第２の単位画素群のそれぞれに個別に接続されたコンパレータの特性を利用する場合における、当該コンパレータの構成の一例について説明した。
（補足）
なお、上記は一例であり、第１の単位画素群と第２の単位画素群とで、それぞれが共通して有する少なくとも一部の構成の構造、またはそれぞれに共通して関連する少なくとも一部の構成の構造が異なれば、本実施形態に係る固体撮像装置の構成は特に限定されない。即ち、バラツキ情報として利用する素子の特性に応じて、第１の単位画素群と第２の単位画素群とで、当該素子に関連する部分の構造が異なるように構成されていれば、構造を異ならせる部分や、構造を異ならせる方法は特に限定されない。なお、第１の単位画素群と第２の単位画素群とで、構造を異ならせる対象となる部分としては、例えば、各素子や配線等の金属の部分、酸化膜等の絶縁体の部分、トランジスタ等を構成する半導体の部分等が挙げられる。また、第１の単位画素群と第２の単位画素群とで、当該対象となる部分の構造を異ならせる方法としては、例えば、回路構成（例えば、一部の素子の有無等）、素子の形状、素子の電気的特性、素子間の接続関係等を異ならせる方法が挙げられる。特に、半導体については、前述したように、例えば、不純物の濃度や分布に応じて電気的特性を制御することが可能である。
＜５．３．評価＞
以上説明したように、本開実施形態に係る固体撮像素子は、２次元アレイ状に配設された複数の単位画素と、駆動制御部とを備える。駆動制御部は、上記複数の単位画素のうちの第１の単位画素群に含まれる単位画素からの信号を画像信号として出力するための第１の駆動と、当該複数の単位画素のうちの第２の単位画素群に含まれる２以上の単位画素それぞれからの信号のバラツキを検出するための第２の駆動と、を制御する。また、上記第１の単位画素群と上記第２の単位画素群とは、互いに構造が異なる。換言すると、上記第１の単位画素群と上記第２の単位画素群とは、それぞれが共通して有する少なくとも一部の構成の構造、またはそれぞれに共通して関連する構成の構造が異なる。具体的な一例として、上記第１の単位画素群と上記第２の単位画素群とは、それぞれに含まれる単位画素の構造（例えば、回路構成や、少なくとも一部の素子の電気的特性）が異なる。
以上のような構成により、本実施形態に係る固体撮像素子においては、良好な画像信号の取得と、バラツキ情報（例えば、固体撮像素子に固有の値の生成に利用される情報）の取得と、をより好適な態様で両立することが可能となる。
＜＜６．応用例＞＞
続いて、本開示に係る固体撮像装置の応用例について説明する。
＜６．１．生体認証への応用例＞
本開示に係る技術の応用例として、本開示の一実施形態に係る固体撮像装置１を、所謂生体情報を利用した生体認証に応用した場合の一例について説明する。お、本設営において「生体情報」とは、例えば、虹彩、指紋、静脈、顔、手形、声紋、脈波および網膜等の人体の特徴を表す情報のことをいうものとする。
（構成例１：固体撮像装置内で生体認証を行う構成の一例）
まず、図３１を参照して、本応用例に係る固体撮像装置を適用した撮像装置の機能構成の一例について、特に、当該固体撮像装置内で生体認証を行う場合の一例に説明する。図３１は、本開示に係る技術の一応用例について説明するための説明図であり、本応用例に係る撮像装置の概略的な機能構成の一例を示すブロック図である。
図３１に示すように、本応用例に係る撮像装置７１０ａは、固体撮像素子７１１ａと、メインプロセッサ７３１ａとを含む。
固体撮像素子７１１ａは、前述した本開示の一実施形態に係る固体撮像装置１に相当する。図３１に示すように、固体撮像素子７１１ａは、センサ部７１２と、情報処理部７１３と、記憶部７１９と、情報出力部７２０とを含む。また、図３１では図示を省略しているが、固体撮像素子７１１ａは、外部との設定値の送受信を行うレジスタインタフェースを備えてもよい。ここで、「外部」とは、イメージセンサで生成された画像情報を保存する記録媒体、その画像情報を伝送するネットワーク、並びに、その画像情報を処理するメインプロセッサやデジタルカメラなどの撮像装置本体、パーソナルコンピュータ（ＰＣ）、携帯端末、ゲーム機器、FeliCa（登録商標）などの非接触型ICカード、およびＵＳＢメモリ等のことをいう。
センサ部７１２は、図１を参照して説明した画素アレイ３に相当し、被写体からの光を電気信号に光電変換する。
情報処理部７１３ａは、取得した情報に必要に応じて処理を行う。図３１に示すように、情報処理部７１３ａは、例えば、画像情報取得部７１４と、生体情報取得部７１５と、生体判別部７４１と、生体認証部７４２と、固有情報取得部７１６と、固有値演算部７１７と、暗号化処理部７１８とを含む。
画像情報取得部７１４は、利用者が撮像した被写体の光に基づいて、センサ部７１２で光電変換された電気信号をアナログ信号からデジタル信号へ変換するアナログデジタル変換（Ａ／Ｄ変換）して、画像情報を取得する。
生体情報取得部７１５は、利用者の生体認証を行うために撮像した被写体の光に基づいて、センサ部７１２で光電変換された電気信号をＡ／Ｄ変換して、生体情報を取得する。
固有情報取得部７１６は、固体撮像素子７１１を構成するデバイスに固有の情報（以下、「固有情報」とも称する）を取得する。例えば、固有情報取得部７１６は、第２の実施形態として前述したように、センサ部７１２を構成する複数の画素のうち、少なくとも一部の領域（例えば、ＯＰＢ領域）に含まれる１以上の画素の画素値を固有情報として取得してもよい。また、このとき、固有情報取得部７１６は、例えば、後述する記憶部７１９にあらかじめ保持された情報に基づき、固有情報の取得対象となる画素、または、１以上の画素を含むブロックを特定してもよい。
固有値演算部７１７は、固有情報取得部７１６により取得された固有情報を入力として、所定の関数（例えば、前述したＰＵＦ）に基づき、固体撮像素子７１１に固有の値を生成（または、算出）する。具体的な一例として、固有値演算部７１７は、第２の実施形態として前述した前述したように、固有情報として取得された所定の画素の画素値を入力として、固体撮像素子７１１に固有のＰＵＦ値を生成してもよい。
生体判別部７５１は、生体情報取得部７１５により取得された生体情報が、利用者を認証できるものであるか否かを判別する。
生体認証部７５２は、利用者を認証できるものであると判別された生体情報と、所定の記憶領域（例えば、後述する記憶部７１９）に記憶されている参照情報とを比較して、利用者が利用適格を有する者であるか否かを認証する。なお、当該参照情報は、例えば、固有値演算部７１７により生成された固体撮像素子７１１に固有の値（例えば、ＰＵＦ値）に基づき暗号化されていてもよい。この場合には、生体認証部７５２は、固有値演算部７１７から当該固体撮像素子７１１に固有の値を取得し、取得した当該値に基づき参照情報を復号してもよい。
暗号化処理部７１８は、利用適格を有する者であると認証された生体認証情報を暗号化して暗号情報を生成し、その暗号情報を情報出力部７２０に送信する。なお、当該暗号化のための鍵情報については、例えば、固有値演算部７１７により生成された固体撮像素子７１１に固有の値（例えば、ＰＵＦ値）に基づき暗号化されていてもよい。この場合には、暗号化処理部７１８は、固有値演算部７１７から当該固体撮像素子７１１に固有の値を取得し、取得した当該値に基づき当該鍵情報を復号してもよい。
情報出力部７２０は、情報処理部７１３ａから出力される各種情報を、固体撮像素子７１１ａの外部に出力するものであり、例えば、出力切替部７２１と、画像情報出力部７２２とを含む。
出力切替部７２１は、情報処理部７１３ａから入力された情報の種類に応じて、どの情報を固体撮像素子７１１ａの外部に出力するかの切り替えを行う。すなわち、出力先を切り替えるスイッチの役割を持っている。固体撮像素子７１１ａが出力切替部７２１を備えることにより、利用者は、以下に示す画像情報を出力するのか、または暗号情報を出力するのか、を選択することができる。
例えば、出力切替部７２１は、暗号情報を出力すると選択した場合に、暗号化処理部７１８で生成された暗号情報（例えば、暗号化された生体認証情報）が、レジスタインタフェース（図示を省略する）等を介してメインプロセッサ７３１ａに送信されるように制御する。
画像情報出力部７２２は、出力切替部７２１で画像情報を出力すると選択された場合に、画像情報取得部７１４により取得された画像情報を受信し、当該画像情報を固体撮像素子７１１ａの外部に出力する。
メインプロセッサ７３１ａは、画像情報または暗号情報を固体撮像素子７１１ａから受信し、受信した情報の種別に応じて各種処理を実行する。図３１に示すように、メインプロセッサ７３１ａは、主制御部７３２と、画像情報入力部７３３と、現像処理部７３４とを含む。
主制御部７３２は、撮像装置７１０ａの各構成の動作を制御する。例えば、主制御部７３２は、固体撮像素子７１１ａに各機能を実行させるために、当該固体撮像素子７１１ａに対して当該機能に応じた制御信号を送信する。また、主制御部７３２は、メインプロセッサ７３１ａの各機能を実現するために、当該メインプロセッサ７３１ａ内の各部に対して当該機能に応じた制御信号を送信する。
画像情報入力部７３３は、主制御部７３２からの制御信号に応じて、固体撮像素子７１１ａから出力される画像情報を取得する。
現像処理部７３４は、主制御部７３２からの制御信号に応じて、画像情報入力部７３３が固体撮像素子７１１ａから取得した画像情報に基づき、出力画像の現像処理を行う。
以上、図３１を参照して、本応用例に係る固体撮像装置を適用した撮像装置の機能構成の一例について、特に、当該固体撮像装置内で生体認証を行う場合の一例に説明した。
（構成例２：生体情報を暗号化して出力する構成の一例）
次いで、図３２を参照して、本応用例に係る固体撮像装置を適用した撮像装置の機能構成の一例について、特に、当該固体撮像装置が取得した生体情報に対して暗号化処理を施して外部に出力する場合の一例について説明する。図３２は、本開示に係る技術の一応用例について説明するための説明図であり、本応用例に係る撮像装置の概略的な機能構成の他の一例を示すブロック図である。なお、本説明では、図３２に示す撮像装置７１０ｂの機能構成について、特に、図３１を参照して説明した撮像装置７１０ａと異なる部分に着目して説明し、当該撮像装置７１０ａと実質的に同様の部分については、詳細な説明は省略する。
図３２に示すように、本応用例に係る撮像装置７１０ｂは、固体撮像素子７１１ｂと、メインプロセッサ７３１ｂとを含む。なお、固体撮像素子７１１ｂ及びメインプロセッサ７３１ｂは、図３１に示す撮像装置７１０ａにおける固体撮像素子７１１ａ及びメインプロセッサ７３１ａに相当する。なお、図３２に示す例では、特徴をよりわかりやすくするために、主に、生体情報を対象とした処理に関する構成について示しており、上述した画像情報を対象とした処理に関する構成の図示については省略している。そのため、例えば、図３２に示す例においても、図３１に示す例と同様に、画像情報取得部７１４、出力切替部７２１、画像情報出力部７２２、画像情報入力部７３３等の構成を含んでもよい。
図３２に示すように、固体撮像素子７１１ｂは、センサ部７１２と、情報処理部７１３ｂと、暗号情報出力部７２３と、記憶部７１９とを含む。また、情報処理部７１３ｂは、例えば、生体情報取得部７１５と、固有情報取得部７１６と、固有値演算部７１７と、暗号化処理部７１８とを含む。なお、センサ部７１２、記憶部７１９、生体情報取得部７１５、固有情報取得部７１６、及び固有値演算部７１７は、図３１に示す撮像装置７１０ａにおけるセンサ部７１２、記憶部７１９、生体情報取得部７１５、固有情報取得部７１６、及び固有値演算部７１７と実質的に同様である。
暗号化処理部７１８は、生体情報取得部７１５により取得された生体情報（例えば、虹彩、指紋、静脈、顔、手形、声紋、脈波および網膜等の画像情報）を暗号化して暗号情報を生成し、その暗号情報を暗号情報出力部７２３に送信する。なお、当該暗号化のための鍵情報については、例えば、固有値演算部７１７により生成された固体撮像素子７１１に固有の値（例えば、ＰＵＦ値）に基づき暗号化されていてもよい。この場合には、暗号化処理部７１８は、固有値演算部７１７から当該固体撮像素子７１１に固有の値を取得し、取得した当該値に基づき当該鍵情報を復号してもよい。
暗号情報出力部７２３は、暗号化処理部７１８により生体情報に対して暗号化処理が施されることで生成された暗号情報を受信し、当該暗号情報を固体撮像素子７１１ｂの外部に出力する。
メインプロセッサ７３１ｂは、主制御部７３２と、暗号情報入力部７３６と、現像処理部７３４と、生体認証部７３５とを含む。
主制御部７３２は、撮像装置７１０ｂの各構成の動作を制御する。例えば、主制御部７３２は、固体撮像素子７１１ｂに各機能を実行させるために、当該固体撮像素子７１１ｂに対して当該機能に応じた制御信号を送信する。また、主制御部７３２は、メインプロセッサ７３１ｂの各機能を実現するために、当該メインプロセッサ７３１ｂ内の各部に対して当該機能に応じた制御信号を送信する。
暗号情報入力部７３６は、主制御部７３２からの制御信号に応じて、固体撮像素子７１１ｂから出力される暗号情報を取得する。
現像処理部７３４は、主制御部７３２からの制御信号に応じて、暗号情報入力部７３６が固体撮像素子７１１ｂから取得した暗号情報を復号し、復号結果として得られる生体情報（画像情報）に基づき、生体認証に利用される出力画像の現像処理を行う。なお、暗号情報の復号のための鍵情報については、当該暗号情報の生成に利用された鍵情報と同様のものが事前に取得され、所定の記憶領域に記憶されていればよい。そして、現像処理部７３４は、現状処理の結果として得られる出力画像を、生体認証部７３５に出力する。
生体認証部７３５は、現像処理部７３４から出力される出力画像が、利用者を認証できるものであるか否かを判別する。生体認証部７３５は、利用者を認証できるものであると判別された出力画像（換言すると、生体情報）と、所定の記憶領域に記憶されている参照情報とを比較して、利用者が利用適格を有する者であるか否かを認証する。
以上、図３２を参照して、本応用例に係る固体撮像装置を適用した撮像装置の機能構成の一例について、特に、当該固体撮像装置が取得した生体情報に対して暗号化処理を施して外部に出力する場合の一例について説明した。
（構成例３：生体情報を暗号化して出力する構成の他の一例）
次いで、図３３を参照して、本応用例に係る固体撮像装置を適用した撮像装置の機能構成の一例について、特に、当該固体撮像装置が取得した生体情報に対して暗号化処理を施して外部に出力する場合の他の一例について説明する。図３３は、本開示に係る技術の一応用例について説明するための説明図であり、本応用例に係る撮像装置の概略的な機能構成の他の一例を示すブロック図である。なお、本説明では、図３３に示す撮像装置７１０ｃの機能構成について、特に、図３２を参照して説明した撮像装置７１０ｂと異なる部分に着目して説明し、当該撮像装置７１０ｂと実質的に同様の部分については、詳細な説明は省略する。
図３３に示すように、本応用例に係る撮像装置７１０ｃは、固体撮像素子７１１ｃと、メインプロセッサ７３１ｃとを含む。なお、固体撮像素子７１１ｃ及びメインプロセッサ７３１ｃは、図３２に示す撮像装置７１０ｂにおける固体撮像素子７１１ｂ及びメインプロセッサ７３１ｂに相当する。なお、図３３に示す例では、特徴をよりわかりやすくするために、主に、生体情報を対象とした処理に関する構成について示しており、上述した画像情報を対象とした処理に関する構成の図示については省略している。そのため、例えば、図３３に示す例においても、図３１に示す例と同様に、画像情報取得部７１４、出力切替部７２１、画像情報出力部７２２、画像情報入力部７３３等の構成を含んでもよい。
図３３に示すように、固体撮像素子７１１ｃは、センサ部７１２と、情報処理部７１３ｃと、暗号情報出力部７２３と、記憶部７１９とを含む。また、情報処理部７１３ｃは、例えば、生体情報取得部７１５と、固有情報取得部７１６と、固有値演算部７１７と、暗号化処理部７１８とを含む。
なお、図３３に示す例では、生体情報取得部７１５により取得された生体情報に暗号化処理を施すための鍵情報として、固有値演算部７１７により生成された固体撮像素子７１１ｃに固有の値（例えば、ＰＵＦ値）が使用される点で、図３３に示す例と異なる。即ち、図３３に示す固体撮像素子７１１ｃは、暗号化処理部７１８の動作が、図３２に示す固体撮像素子７１１ｂと異なり、その他の構成については、当該固体撮像素子７１１ｂと実質的に同様である。
即ち、暗号化処理部７１８は、生体情報取得部７１５により取得された生体情報を、固有値演算部７１７により生成された固体撮像素子７１１ｃに固有の値を鍵情報として暗号化することで暗号情報を生成し、その暗号情報を暗号情報出力部７２３に送信する。
また、暗号情報出力部７２３は、暗号化処理部７１８により生体情報に対して暗号化処理が施されることで生成された暗号情報を受信し、当該暗号情報を固体撮像素子７１１ｃの外部に出力する。
暗号情報入力部７３６は、主制御部７３２からの制御信号に応じて、固体撮像素子７１１ｃから出力される暗号情報を取得する。
現像処理部７３４は、主制御部７３２からの制御信号に応じて、暗号情報入力部７３６が固体撮像素子７１１ｃから取得した暗号情報を復号し、復号結果として得られる生体情報（画像情報）に基づき、生体認証に利用される出力画像の現像処理を行う。なお、暗号情報の復号のための鍵情報、即ち、固体撮像素子７１１ｃに固有の値（例えば、ＰＵＦ値）については、事前に取得され、所定の記憶領域に記憶されていればよい。そして、現像処理部７３４は、現状処理の結果として得られる出力画像を、生体認証部７３５に出力する。
なお、以降の処理については、図３２を参照して説明した撮像装置７１０ｂと同様である。
以上のように、図３３に示す固体撮像素子７１１ｃにおいては、生体情報の暗号化に利用する鍵情報自体を、当該固体撮像素子７１１ｃの記憶領域に記憶させる必要がなくなる。そのため、図３３に示す固体撮像素子７１１ｃに依れば、図３２を参照して説明した固体撮像素子７１１ｂに比べて、生体情報の保護に関するセキュリティ性をさらに向上させることが可能となる。
以上、図３３を参照して、本応用例に係る固体撮像装置を適用した撮像装置の機能構成の一例について、特に、当該固体撮像装置が取得した生体情報に対して暗号化処理を施して外部に出力する場合の他の一例について説明した。
＜６．２．生体認証システムへの応用例＞
続いて、本開示に係る技術の応用例として、本開示の一実施形態に係る固体撮像装置１により取得された生体情報がネットワークを介してサーバに転送され、当該サーバにおいて生体認証が実行される、所謂生体認証システムへの応用例について説明する。
（システム構成）
まず、図３４を参照して、本応用例に係る生体認証システムの概略的なシステム構成の一例について説明する。図３４は、本開示に係る技術の一応用例について説明するための説明図であり、生体認証システムの概略的なシステム構成の一例を示すブロック図である。
図３４に示すように、本応用例に係る生体認証システム８００は、撮像装置８１０と、サーバ８５０とを含む。また、生体認証システム８００は、端末装置８９０を含んでもよい。撮像装置８１０と、サーバ８５０と、端末装置８９０とは、所定のネットワークＮ８８０を介して互いに情報を送受信可能に構成されている。なお、撮像装置８１０と、サーバ８５０と、端末装置８９０とを接続するネットワークＮ８８０の種別は特に限定されない。例えば、ネットワークＮ８８０は、インターネット、専用線、ＬＡＮ（Local Area Network）、または、ＷＡＮ（Wide Area Network）等により構成されていてもよい。また、ネットワークＮ８８０は、無線のネットワークにより構成されていてもよく、有線のネットワークにより構成されていてもよい。また、ネットワークＮ８８０は、複数のネットワークを含んでもよく、少なくとも一部が有線のネットワークとして構成されていてもよい。また、各装置間を接続するネットワークが個別に設定されていてもよい。具体的な一例として、撮像装置８１０とサーバ８５０とを接続するネットワークと、サーバ８５０と端末装置８９０とを接続するネットワークとが、互いに異なるネットワークとして構成されていてもよい。
このような構成に基づき、本応用例に係る生体認証システム８００は、例えば、撮像装置８１０により被写体を撮像することで得られる生体情報が、当該撮像装置８１０からサーバ８５０に送信され、当該サーバ８５０により当該生体情報に基づく生体認証が実行される。そして、サーバ８５０は、例えば、当該生体認証の結果に応じて各種処理を実行し、当該処理の実行結果を、生体認証の結果に基づき特定した利用者の端末装置８９０（例えば、スマートフォン等）に送信する。このような構成により、利用者は、撮像装置８１０による撮像結果に基づく生体認証の結果に応じて実行された各種処理の結果を、自身が保持する端末装置８９０により確認することが可能となる。
続いて、本応用例に係る生体認証システム８００に含まれる各装置のうち、特に、撮像装置８１０及びサーバ８５０それぞれの機能構成の一例について以下に説明する。
（撮像装置８１０の機能構成）
まず、図３５を参照して、本応用例に係る撮像装置８１０の機能構成の一例について説明する。図３５は、本開示に係る技術の一応用例について説明するための説明図であり、生体認証システムを構成する撮像装置８１０の概略的な機能構成の一例を示すブロック図である。
図３５に示すように、本応用例に係る撮像装置８１０は、固体撮像素子８１１と、メインプロセッサ８３１と、通信部８４１とを含む。
通信部８４１は、撮像装置８１０が、所定のネットワークを介して他の装置との間で各種情報の送受信を行うための構成である。通信部８４１は、例えば、無線のネットワークを介して外部装置との間で各種情報の送受信を行う場合には、通信アンテナ、ＲＦ（Radio Frequency）回路、ベースバンドプロセッサ等を含み得る。なお、以降の説明では、撮像装置８１０の各構成が、他の装置との間で情報の送受信を行う場合には、特に説明が無い場合には、当該通信部８４１を介して当該情報の送受信が行われるものとする。
固体撮像素子８１１は、前述した本開示の一実施形態に係る固体撮像装置１に相当する。図３５に示すように、固体撮像素子８１１は、センサ部８１２と、情報処理部８１３と、記憶部８１９と、情報出力部８２０とを含む。また、図３５では図示を省略しているが、固体撮像素子８１１は、外部との設定値の送受信を行うレジスタインタフェースを備えてもよい。ここで、「外部」とは、イメージセンサで生成された画像情報を保存する記録媒体、その画像情報を伝送するネットワーク、並びに、その画像情報を処理するメインプロセッサやデジタルカメラなどの撮像装置本体、パーソナルコンピュータ（ＰＣ）、携帯端末、ゲーム機器、FeliCa（登録商標）などの非接触型ICカード、およびＵＳＢメモリ等のことをいう。
センサ部８１２は、図１を参照して説明した画素アレイ３に相当し、被写体からの光を電気信号に光電変換する。
情報処理部８１３は、取得した情報に必要に応じて処理を行う。図３５に示すように、情報処理部８１３は、例えば、画像情報取得部８１４と、生体情報取得部８１５と、固有情報取得部８１６と、固有値演算部８１７と、暗号化処理部８１８とを含む。なお、画像情報取得部８１４、生体情報取得部８１５、固有情報取得部８１６、及び固有値演算部８１７は、図３１を参照して説明した画像情報取得部７１４、生体情報取得部７１５、固有情報取得部７１６、及び固有値演算部７１７と同様のため、詳細な説明や省略する。
暗号化処理部８１８は、生体情報取得部８１５により取得された利用者の生体情報に対して、所定の条件に基づく暗号化処理を施すことで暗号情報を生成し、当該暗号情報を情報出力部８２０に送信する。このとき、暗号化処理部８１８は、例えば、固有値演算部８１７により生成された、固体撮像素子８１１に固有の値（例えば、ＰＵＦ値）を暗号化の鍵として利用してもよい。また、暗号化処理部８１８は、暗号化の鍵として、既存の暗号化方式で使用される鍵情報（例えば、共通鍵等）を利用してもよい。なお、既存の暗号化方式で使用される鍵情報が利用される場合には、固体撮像素子８１１に固有の値を生成するための構成（例えば、固有情報取得部８１６及び固有値演算部８１７）については、必ずしも設けられていなくてもよい。
記憶部８１９は、電源を供給しなくても記憶内容を保持することが可能な不揮発性の記録媒体（例えば、メモリ等）により構成され、固体撮像素子８１１内の各構成が各種処理を実行するための各種情報を一時的または恒久的に保持する。例えば、記憶部８１９には、固有情報取得部８１６が、固有情報の取得対象となる画素（または、１以上の画素を含むブロック）を特定するための情報があらかじめ保持されていてもよい。
情報出力部８２０は、情報処理部８１３から出力される各種情報を、固体撮像素子８１１の外部に出力するものであり、例えば、出力切替部８２１と、画像情報出力部８２２と、暗号情報出力部８２３とを含む。
出力切替部８２１は、情報処理部８１３から入力された情報の種類に応じて、どの情報を固体撮像素子８１１の外部に出力するかの切り替えを行う。すなわち、出力先を切り替えるスイッチの役割を持っている。固体撮像素子８１１が出力切替部８２１を備えることにより、画像情報取得部８１４により取得された画像情報と、生体情報取得部８１５により取得された生体情報が暗号化された暗号情報と、のいずれを出力するかを選択的に切り替えることが可能となる。
画像情報出力部８２２は、出力切替部８２１で画像情報を出力すると選択された場合に、画像情報取得部８１４により取得された画像情報を受信し、当該画像情報を固体撮像素子８１１の外部に出力する。
また、暗号情報出力部８２３は、出力切替部８２１で暗号情報を出力すると選択された場合に、暗号化処理部８１８により生体情報に対して暗号化処理が施されることで生成された暗号情報を受信し、当該暗号情報を固体撮像素子８１１の外部に出力する。
メインプロセッサ８３１は、画像情報または暗号情報を固体撮像素子８１１から受信し、受信した情報の種別に応じて各種処理を実行する。図３５に示すように、メインプロセッサ８３１は、主制御部８３２と、画像情報入力部８３３と、現像処理部８３４と、暗号情報入力部８３５と、暗号情報転送部８３６とを含む。
主制御部８３２は、撮像装置８１０の各構成の動作を制御する。例えば、主制御部８３２は、固体撮像素子８１１に各機能を実行させるために、当該固体撮像素子８１１に対して当該機能に応じた制御信号を送信する。また、主制御部８３２は、メインプロセッサ８３１の各機能を実現するために、当該メインプロセッサ８３１内の各部に対して当該機能に応じた制御信号を送信する。
画像情報入力部８３３は、主制御部８３２からの制御信号に応じて、固体撮像素子８１１から出力される画像情報を取得する。
現像処理部８３４は、主制御部８３２からの制御信号に応じて、画像情報入力部８３３が固体撮像素子８１１から取得した画像情報に基づき、出力画像の現像処理を行う。また、現像処理部８３４は、現像処理により取得された出力画像を、所定のネットワークを介して接続された他の装置（例えば、図３４に示すサーバ８５０や端末装置８９０）に送信してもよい。
暗号情報入力部８３５は、主制御部８３２からの制御信号に応じて、固体撮像素子８１１から出力される暗号情報を取得する。
暗号情報転送部８３６は、主制御部８３２からの制御信号に応じて、暗号情報入力部８３５が固体撮像素子８１１から取得した暗号情報を、所定のネットワークを介して接続された所定の装置（例えば、サーバ８５０等）に転送する。
なお、図３５に示した構成はあくまで一例であり、上述した撮像装置８１０の各機能が実現可能であれば、当該撮像装置８１０の構成は必ずしも図３５に示す例には限定されない。
例えば、図３５に示す例では、画像情報出力部８２２と暗号情報出力部８２３とが個別に設けられているが、画像情報出力部８２２と暗号情報出力部８２３とが一体的に構成されていてもよい。即ち、固体撮像素子８１１から出力される情報がどの種類の情報であるかをメインプロセッサ８３１が判別し、出力される当該情報の種類に応じて処理を選択的に切り替えることが可能であれば、画像情報と暗号情報とのそれぞれを出力する出力部が共通化されていてもよい。また、この場合には、画像情報入力部８３３と暗号情報入力部８３５とが一体的に構成されていてもよい。
また、図３５に示す撮像装置８１０の各構成のうち、一部の構成が当該撮像装置８１０の外部に外付けされていてもよい。
以上、図３５を参照して、本応用例に係る撮像装置８１０の機能構成の一例について説明した。
（サーバ８５０の機能構成）
続いて、図３６を参照して、本応用例に係るサーバ８５０の機能構成の一例について説明する。図３６は、本開示に係る技術の一応用例について説明するための説明図であり、生体認証システムを構成するサーバ８５０の概略的な機能構成の一例を示すブロック図である。
図３６に示すように、本応用例に係るサーバ８５０は、通信部８５１と、情報処理部８５２と、記憶部８５７とを含む。
通信部８５１は、サーバ８５０が、所定のネットワークを介して他の装置との間で各種情報の送受信を行うための構成である。通信部８５１は、例えば、無線のネットワークを介して外部装置との間で各種情報の送受信を行う場合には、通信アンテナ、ＲＦ回路、ベースバンドプロセッサ等を含み得る。なお、以降の説明では、サーバ８５０の各構成が、他の装置との間で情報の送受信を行う場合には、特に説明が無い場合には、当該通信部８５１を介して当該情報の送受信が行われるものとする。
情報処理部８５２は、他の装置から送信される暗号情報を復号し、復号結果として得られる生体情報に基づき生体認証を実行する。また、情報処理部８５２は、当該生体認証の結果に応じて、各種処理を実行時してもよい。図３６に示すように、情報処理部８５２は、例えば、復号処理部８５３と、生体判別部８５４と、生体認証部８５５と、処理実行部８５６とを含む。
復号処理部８５３は、他の装置（例えば、撮像装置８１０）から送信される暗号情報に対して、当該暗号情報の送信元に対応する鍵情報に基づき復号処理を施すことで、暗号化された元となる情報（例えば、上述した生体情報）を復号する。
なお、暗号情報の復号に使用される当該鍵情報としては、例えば、前述したＰＵＦ値のように、送信元となる装置のデバイス（例えば、固体撮像素子８１１）ごとに固有の値が利用されてもよい。なお、デバイスごとに固有の値については、当該デバイスの製造時等にあらかじめ生成されたものが、復号処理部８５３が読み出し可能な領域（例えば、後述する記憶部８５７）に記憶されていればよい。
また、他の一例として、暗号情報の復号に使用される当該鍵情報として、既存の暗号化方式で使用される鍵情報（例えば、共通鍵等）が利用されてもよい。
生体判別部８５４は、取得した生体情報が利用者を認証できるものであるか否かを判別する。
生体認証部８５５は、利用者を認証できるものであると判別された生体情報と、所定の記憶領域（例えば、後述する記憶部８５７）に記憶されている参照情報とを比較して、利用者が利用適格を有する者であるか否かを認証する。
処理実行部８５６は、サーバ８５０が提供する各種機能（例えば、アプリケーション）を実行する。例えば、処理実行部８５６は、生体認証部８５５による生体認証の結果に応じて、所定のアプリケーションを所定の記憶部（例えば、後述する記憶部８５７）から抽出し、抽出したアプリケーションを実行してもよい。また、処理実行部８５６は、当該生体認証の結果に応じて利用者を特定し、アプリケーションの実行結果に応じた情報を、特定した利用者に対応する端末装置８９０に送信してもよい。
記憶部８５７は、サーバ８５０内の各構成が各種処理を実行するための各種情報を一時的または恒久的に保持する。記憶部８５７は、例えば、電源を供給しなくても記憶内容を保持することが可能な不揮発性の記録媒体（例えば、メモリ等）により構成され得る。また、記憶部８５７は、少なくとも一部が揮発性の記録媒体により構成されていてもよい。
具体的な一例として、記憶部８５７には、撮像装置８１０から送信される暗号情報を復号するための鍵となる情報が保持されていてもよい。当該情報としては、例えば、撮像装置８１０（より具体的には、固体撮像素子８１１）ごとにあらかじめ生成された固有値（例えば、ＰＵＦ値）を示す情報が挙げられる。
また、他の一例として、記憶部８５７には、生体認証時における生体情報の比較対象となる参照情報が保持されていてもよい。また、記憶部８５７には、各種アプリケーションを実行するためのデータ（例えば、ライブラリ）や各種設定等を管理するための管理データ等が保持されていてもよい。
なお、図３６に示した構成はあくまで一例であり、上述したサーバ８５０の各機能が実現可能であれば、当該サーバ８５０の構成は必ずしも図３６に示す例には限定されない。具体的な一例として、図３６に示すサーバ８５０の各構成のうち、一部の構成が当該サーバ８５０の外部に外付けされていてもよい。また、他の一例として、上述したサーバ８５０の各機能が、複数の装置による分散処理により実現されてもよい。
以上、図３６を参照して、本応用例に係るサーバ８５０の機能構成の一例について説明した。
（評価）
以上のように、本応用例に係る生体認証システム８００においては、撮像装置８１０の固体撮像素子８１１により取得された生体情報は、暗号化処理が施された暗号情報として当該固体撮像素子８１１の外部に出力される。そのため、固体撮像素子８１１の外部の構成については、撮像装置８１０内のデバイスであったとしても、復号のための鍵情報を保持していない場合には、当該固体撮像素子８１１から出力される暗号情報を復号することが困難となる。即ち、上述した生体認証システム８００においては、固体撮像素子８１１により取得された生体情報は、当該固体撮像素子８１１から出力されたサーバ８５０で受信されるまでの経路において暗号化情報として伝搬されることとなる。
また、生体情報の暗号化には、ＰＵＦ値のように、複製困難な物理的特徴を利用して生成（または、算出）された、個々の固体撮像素子８１１に固有の値を鍵情報として利用することが可能である。
以上のような構成により、本応用例に係る生体認証システム８００に依れば、撮像装置８１０による撮像結果として取得される利用者の生体情報の保護に関するセキュリティ性をより向上させることが可能となる。
＜６．３．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図３７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図３８は、撮像部１２０３１の設置位置の例を示す図である。
図３８では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図３８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１に示す固体撮像装置１は、撮像部１２０３１に適用され得る。撮像部１２０３１に対して本開示に係る技術を適用することにより、例えば、撮像部１２０３１により取得された各種情報（例えば、撮像結果として得られる画像情報等）を、当該撮像部１２０３１の内部で、デバイス（固体撮像装置）に固有の情報に基づき暗号化を施すことが可能となる。これにより、例えば、撮像部１２０３１により取得された情報の保護に関するセキュリティ性をより向上させることが可能となる。
＜＜７．むすび＞＞
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
２次元アレイ状に配設された複数の単位画素と、
前記複数の単位画素のうちの第１の単位画素群に含まれる前記単位画素からの信号を画像信号として出力するための第１の駆動と、当該複数の単位画素のうちの第２の単位画素群に含まれる２以上の前記単位画素それぞれからの信号のバラツキを検出するための第２の駆動と、を制御する駆動制御部と、
を備え、
前記第１の単位画素群と前記第２の単位画素群とは互いに構造が異なる、
固体撮像素子。
（２）
前記複数の単位画素が配設された領域は、遮光されていない有効画素領域と、遮光された遮光領域と、を含み、
前記第１の単位画素群は、前記有効画素領域に配設され、
前記第２の単位画素群は、前記遮光領域に配設される、
前記（１）に記載の固体撮像素子。
（３）
前記遮光領域には、前記第２の単位画素群と、ＯＰＢ（Optical Black）画素を前記単位画素として含む第３の単位画素群と、が配設され、
前記第２の単位画素群と前記第３の単位画素群とは構造が異なる、
前記（２）に記載の固体撮像素子。
（４）
前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素の回路構成が異なる、前記（１）〜（３）のいずれか一項に記載の固体撮像素子。
（５）
前記第１の単位画素群に含まれる前記単位画素は、
光電変換部と、
電荷を電圧に変換するための容量と、
前記容量の電位を所定の電位に初期化するための初期化部と、
前記光電変換部と前記容量との間に介在し、前記光電変換部で発生した電荷を前記容量に転送するための転送部と、
前記容量の電位を増幅して読み出すための増幅部と、
前記増幅部の出力の伝達を制御する選択部と、
を有し、
前記第２の単位画素群に含まれる前記単位画素は、前記光電変換部、前記転送部、前記容量、及び前記初期化部のうち少なくともいずれかを有さない、
前記（４）に記載の固体撮像素子。
（６）
前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する１以上の素子のうち少なくとも一部の素子の構造が異なる、前記（４）に記載の固体撮像素子。
（７）
前記第１の単位画素群と前記第２の単位画素群とのそれぞれに含まれる前記単位画素は光電変換部を共通して有し、
前記第１の単位画素群と前記第２の単位画素群とは、当該単位画素が有する当該光電変換部を覆う不純物層の構造が異なる、
前記（６）に記載の固体撮像素子。
（８）
前記第１の単位画素群と前記第２の単位画素群とは、前記不純物層の形状及びサイズのうち少なくともいずれかが異なる、前記（７）に記載の固体撮像素子。

（９）
前記第１の単位画素群と前記第２の単位画素群とのそれぞれに含まれる前記単位画素はトランジスタを共通して有し、
前記第１の単位画素群と前記第２の単位画素群とは、当該単位画素が有する当該トランジスタの構造が異なる、
前記（６）に記載の固体撮像素子。
（１０）
前記第１の単位画素群と前記第２の単位画素群とは、前記トランジスタのゲートの形状、サイズ、及び数のうち少なくともいずれかが異なる、前記（９）に記載の固体撮像素子。
（１１）
前記第１の単位画素群と前記第２の単位画素群とのそれぞれに含まれる前記単位画素は容量を共通して有し、
前記第１の単位画素群と前記第２の単位画素群とは、当該単位画素が有する当該容量の構造が異なる、
前記（６）に記載の固体撮像素子。
（１２）
前記第１の単位画素群と前記第２の単位画素群とは、前記容量の形状、サイズ、及び数のうち少なくともいずれかが異なる、前記（１１）に記載の固体撮像素子。
（１３）
前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる各素子間の電気的な接続関係が異なる、前記（１）〜（１２）のいずれか一項に記載の固体撮像素子。
（１４）
前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が有するトランジスタのゲートに電圧を印可するための配線のパターンが異なる、前記（１３）に記載の固体撮像素子。
（１５）
前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する１以上の素子のうち少なくとも一部の素子の電気的特性が異なる、前記（１）〜（１４）のいずれか一項に記載の固体撮像素子。
（１６）
前記第１の単位画素群と前記第２の単位画素群とのそれぞれに含まれる前記単位画素は光電変換部を共通して有し、
前記第１の単位画素群と前記第２の単位画素群とは、当該単位画素が有する当該光電変換部の電気的特性が異なる、
前記（１５）に記載の固体撮像素子。
（１７）
前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する前記光電変換部を形成する半導体の構造が異なる、前記（１６）に記載の固体撮像素子。
（１８）
前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する前記光電変換部を形成する半導体の電気的特性が異なる、前記（１６）に記載の固体撮像素子。
（１９）
前記第１の単位画素群と前記第２の単位画素群とは、前記半導体への不純物の注入エネルギーが異なる、前記（１８）に記載の固体撮像素子。
（２０）
前記第１の単位画素群と前記第２の単位画素群とは、前記半導体への不純物の注入量が異なる、前記（１８）に記載の固体撮像素子。
（２１）
前記第１の単位画素群と前記第２の単位画素群とは、前記半導体への不純物の注入角度が異なる、前記（１８）に記載の固体撮像素子。
（２２）
前記第１の単位画素群と前記第２の単位画素群とは、前記半導体に注入された不純物の分布が異なる、前記（１８）に記載の固体撮像素子。
（２３）
前記第１の単位画素群と前記第２の単位画素群とのそれぞれに含まれる前記単位画素は光電変換部を共通して有し、
前記第１の単位画素群と前記第２の単位画素群とは、当該単位画素が有する当該光電変換部を覆う不純物層の電気的特性が異なる、
前記（１５）に記載の固体撮像素子。
（２４）
前記第１の単位画素群と前記第２の単位画素群とは、前記不純物層に含まれる不純物の濃度が異なる、前記（２３）に記載の固体撮像素子。
（２５）
前記第１の単位画素群と前記第２の単位画素群とのそれぞれに含まれる前記単位画素はトランジスタを共通して有し、
前記第１の単位画素群と前記第２の単位画素群とは、当該単位画素が有する当該トランジスタの電気的特性が異なる、
前記（１５）に記載の固体撮像素子。
（２６）
前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する前記トランジスタのゲート絶縁膜の厚さが異なる、前記（２５）に記載の固体撮像素子。
（２７）
前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する前記トランジスタのゲート絶縁膜を形成する材料が異なる、前記（２５）に記載の固体撮像素子。
（２８）
前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する前記トランジスタのゲート絶縁膜の積層構造が異なる、前記（２５）に記載の固体撮像素子。
（２９）
記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する前記トランジスタを形成する半導体の電気的特性が異なる、前記（２５）に記載の固体撮像素子。
（３０）
前記第１の単位画素群に含まれる前記単位画素は、
光電変換部と、
電荷を電圧に変換するための容量と、
前記容量の電位を所定の電位に初期化するための初期化部と、
前記光電変換部と前記容量との間に介在し、前記光電変換部で発生した電荷を前記容量に転送するための転送部と、
前記容量の電位を増幅して読み出すための増幅部と、
前記増幅部の出力の伝達を制御する選択部と、
を有し、
前記トランジスタは、前記増幅部と前記初期化部とのいずれかを構成する、
前記（２５）〜（２９）のいずれか一項に記載の固体撮像素子。
（３１）
２次元アレイ状に配設された複数の単位画素と、
前記複数の単位画素のうちの第１の単位画素群に含まれる前記単位画素からの信号を画像信号として出力するための第１の駆動と、当該複数の単位画素のうちの第２の単位画素群に含まれる２以上の前記単位画素それぞれからの信号のバラツキを検出するための第２の駆動と、を制御する駆動制御部と、
を備え、
前記第１の単位画素群と前記第２の単位画素群とは、それぞれが共通して有する少なくとも一部の構成の構造、またはそれぞれに共通して関連する構成の構造が異なる、
固体撮像素子。
（３２）
前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素の構造と、当該単位画素からの信号の出力に係る構成の構造と、それぞれに含まれる素子間の接続関係と、のうちの少なくともいずれかが異なる、前記（３１）に記載の固体撮像素子。
（３３）
前記第１の単位画素群と前記第２の単位画素群とのそれぞれには、前記単位画素からの信号の出力に係る構成としてコンパレータが電気的に接続され、
前記第１の単位画素群と前記第２の単位画素群とのそれぞれに接続された前記コンパレータの構造が異なる、
前記（３２）に記載の固体撮像素子。
（３４）
前記第１の単位画素群と前記第２の単位画素群とのそれぞれは、前記コンパレータの入出力間を短絡するスイッチの構成が異なる、前記（３３）に記載の固体撮像素子。
（３５）
前記第１の単位画素群と前記第２の単位画素群とのそれぞれは、前記コンパレータの入出力間を短絡する前記スイッチの数が異なる、前記（３４）に記載の固体撮像素子。
１ ：固体撮像装置
２ ：画素
３ ：画素アレイ
４ ：垂直駆動回路
５ ：カラム信号処理回路
６ ：水平駆動回路
７ ：出力回路
８ ：制御回路
９ ：垂直信号線
１０ ：水平信号線
１１ ：半導体基板
１２ ：入出力端子
１０１ ：制御部
１１１ ：画素アレイ部
１１２ ：選択部
１１４ ：定電流回路部
１２１ ：画素
１２２ ：画素
１３１ ：スイッチ
１３２ ：スイッチ
１３３ ：スイッチ
１４１ ：比較器
１４３ ：カウンタ
１５１ ：比較器
１５３ ：カウンタ
１６１ ：ＭＯＳトランジスタ
１６２ ：ＭＯＳトランジスタ

Claims (35)

  1. ２次元アレイ状に配設された複数の単位画素と、
    前記複数の単位画素のうちの第１の単位画素群に含まれる前記単位画素からの信号を画像信号として出力するための第１の駆動と、当該複数の単位画素のうちの第２の単位画素群に含まれる２以上の前記単位画素それぞれからの信号のバラツキを検出するための第２の駆動と、を制御する駆動制御部と、
    を備え、
    前記第１の単位画素群と前記第２の単位画素群とは互いに構造が異なる、
    固体撮像素子。
  2. 前記複数の単位画素が配設された領域は、遮光されていない有効画素領域と、遮光された遮光領域と、を含み、
    前記第１の単位画素群は、前記有効画素領域に配設され、
    前記第２の単位画素群は、前記遮光領域に配設される、
    請求項１に記載の固体撮像素子。
  3. 前記遮光領域には、前記第２の単位画素群と、ＯＰＢ（Optical Black）画素を前記単位画素として含む第３の単位画素群と、が配設され、
    前記第２の単位画素群と前記第３の単位画素群とは構造が異なる、
    請求項２に記載の固体撮像素子。
  4. 前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素の回路構成が異なる、請求項１に記載の固体撮像素子。
  5. 前記第１の単位画素群に含まれる前記単位画素は、
    光電変換部と、
    電荷を電圧に変換するための容量と、
    前記容量の電位を所定の電位に初期化するための初期化部と、
    前記光電変換部と前記容量との間に介在し、前記光電変換部で発生した電荷を前記容量に転送するための転送部と、
    前記容量の電位を増幅して読み出すための増幅部と、
    前記増幅部の出力の伝達を制御する選択部と、
    を有し、
    前記第２の単位画素群に含まれる前記単位画素は、前記光電変換部、前記転送部、前記容量、及び前記初期化部のうち少なくともいずれかを有さない、
    請求項４に記載の固体撮像素子。
  6. 前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する１以上の素子のうち少なくとも一部の素子の構造が異なる、請求項４に記載の固体撮像素子。
  7. 前記第１の単位画素群と前記第２の単位画素群とのそれぞれに含まれる前記単位画素は光電変換部を共通して有し、
    前記第１の単位画素群と前記第２の単位画素群とは、当該単位画素が有する当該光電変換部を覆う不純物層の構造が異なる、
    請求項６に記載の固体撮像素子。
  8. 前記第１の単位画素群と前記第２の単位画素群とは、前記不純物層の形状及びサイズのうち少なくともいずれかが異なる、請求項７に記載の固体撮像素子。
  9. 前記第１の単位画素群と前記第２の単位画素群とのそれぞれに含まれる前記単位画素はトランジスタを共通して有し、
    前記第１の単位画素群と前記第２の単位画素群とは、当該単位画素が有する当該トランジスタの構造が異なる、
    請求項６に記載の固体撮像素子。
  10. 前記第１の単位画素群と前記第２の単位画素群とは、前記トランジスタのゲートの形状、サイズ、及び数のうち少なくともいずれかが異なる、請求項９に記載の固体撮像素子。
  11. 前記第１の単位画素群と前記第２の単位画素群とのそれぞれに含まれる前記単位画素は容量を共通して有し、
    前記第１の単位画素群と前記第２の単位画素群とは、当該単位画素が有する当該容量の構造が異なる、
    請求項６に記載の固体撮像素子。
  12. 前記第１の単位画素群と前記第２の単位画素群とは、前記容量の形状、サイズ、及び数のうち少なくともいずれかが異なる、請求項１１に記載の固体撮像素子。
  13. 前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる各素子間の電気的な接続関係が異なる、請求項１に記載の固体撮像素子。
  14. 前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が有するトランジスタのゲートに電圧を印可するための配線のパターンが異なる、請求項１３に記載の固体撮像素子。
  15. 前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する１以上の素子のうち少なくとも一部の素子の電気的特性が異なる、請求項１に記載の固体撮像素子。
  16. 前記第１の単位画素群と前記第２の単位画素群とのそれぞれに含まれる前記単位画素は光電変換部を共通して有し、
    前記第１の単位画素群と前記第２の単位画素群とは、当該単位画素が有する当該光電変換部の電気的特性が異なる、
    請求項１５に記載の固体撮像素子。
  17. 前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する前記光電変換部を形成する半導体の構造が異なる、請求項１６に記載の固体撮像素子。
  18. 前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する前記光電変換部を形成する半導体の電気的特性が異なる、請求項１６に記載の固体撮像素子。
  19. 前記第１の単位画素群と前記第２の単位画素群とは、前記半導体への不純物の注入エネルギーが異なる、請求項１８に記載の固体撮像素子。
  20. 前記第１の単位画素群と前記第２の単位画素群とは、前記半導体への不純物の注入量が異なる、請求項１８に記載の固体撮像素子。
  21. 前記第１の単位画素群と前記第２の単位画素群とは、前記半導体への不純物の注入角度が異なる、請求項１８に記載の固体撮像素子。
  22. 前記第１の単位画素群と前記第２の単位画素群とは、前記半導体に注入された不純物の分布が異なる、請求項１８に記載の固体撮像素子。
  23. 前記第１の単位画素群と前記第２の単位画素群とのそれぞれに含まれる前記単位画素は光電変換部を共通して有し、
    前記第１の単位画素群と前記第２の単位画素群とは、当該単位画素が有する当該光電変換部を覆う不純物層の電気的特性が異なる、
    請求項１５に記載の固体撮像素子。
  24. 前記第１の単位画素群と前記第２の単位画素群とは、前記不純物層に含まれる不純物の濃度が異なる、請求項２３に記載の固体撮像素子。
  25. 前記第１の単位画素群と前記第２の単位画素群とのそれぞれに含まれる前記単位画素はトランジスタを共通して有し、
    前記第１の単位画素群と前記第２の単位画素群とは、当該単位画素が有する当該トランジスタの電気的特性が異なる、
    請求項１５に記載の固体撮像素子。
  26. 前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する前記トランジスタのゲート絶縁膜の厚さが異なる、請求項２５に記載の固体撮像素子。
  27. 前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する前記トランジスタのゲート絶縁膜を形成する材料が異なる、請求項２５に記載の固体撮像素子。
  28. 前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する前記トランジスタのゲート絶縁膜の積層構造が異なる、請求項２５に記載の固体撮像素子。
  29. 記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素が共通して有する前記トランジスタを形成する半導体の電気的特性が異なる、請求項２５に記載の固体撮像素子。
  30. 前記第１の単位画素群に含まれる前記単位画素は、
    光電変換部と、
    電荷を電圧に変換するための容量と、
    前記容量の電位を所定の電位に初期化するための初期化部と、
    前記光電変換部と前記容量との間に介在し、前記光電変換部で発生した電荷を前記容量に転送するための転送部と、
    前記容量の電位を増幅して読み出すための増幅部と、
    前記増幅部の出力の伝達を制御する選択部と、
    を有し、
    前記トランジスタは、前記増幅部と前記初期化部とのいずれかを構成する、
    請求項２５に記載の固体撮像素子。
  31. ２次元アレイ状に配設された複数の単位画素と、
    前記複数の単位画素のうちの第１の単位画素群に含まれる前記単位画素からの信号を画像信号として出力するための第１の駆動と、当該複数の単位画素のうちの第２の単位画素群に含まれる２以上の前記単位画素それぞれからの信号のバラツキを検出するための第２の駆動と、を制御する駆動制御部と、
    を備え、
    前記第１の単位画素群と前記第２の単位画素群とは、それぞれが共通して有する少なくとも一部の構成の構造、またはそれぞれに共通して関連する構成の構造が異なる、
    固体撮像素子。
  32. 前記第１の単位画素群と前記第２の単位画素群とは、それぞれに含まれる前記単位画素の構造と、当該単位画素からの信号の出力に係る構成の構造と、それぞれに含まれる素子間の接続関係と、のうちの少なくともいずれかが異なる、請求項３１に記載の固体撮像素子。
  33. 前記第１の単位画素群と前記第２の単位画素群とのそれぞれには、前記単位画素からの信号の出力に係る構成としてコンパレータが電気的に接続され、
    前記第１の単位画素群と前記第２の単位画素群とのそれぞれに接続された前記コンパレータの構造が異なる、
    請求項３２に記載の固体撮像素子。
  34. 前記第１の単位画素群と前記第２の単位画素群とのそれぞれは、前記コンパレータの入出力間を短絡するスイッチの構成が異なる、請求項３３に記載の固体撮像素子。
  35. 前記第１の単位画素群と前記第２の単位画素群とのそれぞれは、前記コンパレータの入出力間を短絡する前記スイッチの数が異なる、請求項３４に記載の固体撮像素子。
JP2018007439A 2018-01-19 2018-01-19 固体撮像素子 Pending JP2019126013A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018007439A JP2019126013A (ja) 2018-01-19 2018-01-19 固体撮像素子
KR1020207020564A KR102625735B1 (ko) 2018-01-19 2018-11-15 고체 촬상 소자
PCT/JP2018/042208 WO2019142473A1 (ja) 2018-01-19 2018-11-15 固体撮像素子
EP18900714.9A EP3742722A4 (en) 2018-01-19 2018-11-15 SEMICONDUCTOR IMAGING ELEMENT
US16/961,859 US11495550B2 (en) 2018-01-19 2018-11-15 Solid-state image sensor including first and second unit pixel groups with different structures
CN201880086308.9A CN111587571B (zh) 2018-01-19 2018-11-15 固态成像元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018007439A JP2019126013A (ja) 2018-01-19 2018-01-19 固体撮像素子

Publications (1)

Publication Number Publication Date
JP2019126013A true JP2019126013A (ja) 2019-07-25

Family

ID=67301744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018007439A Pending JP2019126013A (ja) 2018-01-19 2018-01-19 固体撮像素子

Country Status (6)

Country Link
US (1) US11495550B2 (ja)
EP (1) EP3742722A4 (ja)
JP (1) JP2019126013A (ja)
KR (1) KR102625735B1 (ja)
CN (1) CN111587571B (ja)
WO (1) WO2019142473A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022054512A1 (ja) * 2020-09-09 2022-03-17 株式会社ジャパンディスプレイ 検出装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7286445B2 (ja) * 2019-06-28 2023-06-05 キヤノン株式会社 撮像装置および機器
US11810933B2 (en) * 2020-01-21 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and fabrication method thereof
US20220131700A1 (en) * 2020-10-26 2022-04-28 Micron Technology, Inc. Virtual Subscriber Identification Module and Virtual Smart Card
JP2022191061A (ja) * 2021-06-15 2022-12-27 キヤノン株式会社 画像処理装置、情報処理方法、イメージセンサおよびプログラム
TWI817390B (zh) * 2021-12-15 2023-10-01 南亞科技股份有限公司 具有複合中介結構的光學半導體元件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2353168A1 (en) * 2000-07-28 2002-01-28 Alexander R. Roustaei Optical scanner and image reader for reading images and decoding optical information including one and two dimensional symbologies at variable depth of field
JP2004173154A (ja) 2002-11-22 2004-06-17 Fuji Photo Film Co Ltd デジタルカメラ
JP2006147816A (ja) * 2004-11-19 2006-06-08 Sony Corp 物理量分布検知装置および物理情報取得装置
JP4723401B2 (ja) * 2006-03-03 2011-07-13 富士フイルム株式会社 固体撮像装置
JP4311419B2 (ja) * 2006-08-02 2009-08-12 ソニー株式会社 固体撮像装置
JP4619375B2 (ja) * 2007-02-21 2011-01-26 ソニー株式会社 固体撮像装置および撮像装置
JP4385059B2 (ja) * 2007-05-16 2009-12-16 シャープ株式会社 イメージセンサ
JP5431771B2 (ja) * 2009-04-07 2014-03-05 浜松ホトニクス株式会社 固体撮像装置
JP4779054B1 (ja) * 2010-03-31 2011-09-21 富士フイルム株式会社 固体撮像素子及び撮像装置
JPWO2012144196A1 (ja) * 2011-04-22 2014-07-28 パナソニック株式会社 固体撮像装置
KR20140010553A (ko) * 2012-07-13 2014-01-27 삼성전자주식회사 픽셀 어레이, 이를 포함하는 이미지 센서, 및 상기 이미지 센서의 로컬 다크 전류 보상 방법
JP2014107739A (ja) * 2012-11-28 2014-06-09 Canon Inc 撮像装置及びその制御方法
JP2014192273A (ja) * 2013-03-27 2014-10-06 Sony Corp 撮像素子、撮像装置、製造装置および方法、並びに、半導体素子
CN107852471B (zh) * 2015-04-16 2020-09-18 普里露尼库斯股份有限公司 固体摄像装置、固体摄像装置的驱动方法以及电子设备
JP2017118229A (ja) * 2015-12-22 2017-06-29 ソニー株式会社 情報処理装置、情報処理方法、プログラム
JP7001967B2 (ja) * 2016-04-22 2022-01-20 ソニーグループ株式会社 固体撮像素子および駆動方法、並びに電子機器
EP3474540A1 (en) * 2017-10-20 2019-04-24 Secure-IC SAS Synthetic physically unclonable function derived from an imaging sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022054512A1 (ja) * 2020-09-09 2022-03-17 株式会社ジャパンディスプレイ 検出装置

Also Published As

Publication number Publication date
KR102625735B1 (ko) 2024-01-15
WO2019142473A1 (ja) 2019-07-25
US11495550B2 (en) 2022-11-08
US20200357754A1 (en) 2020-11-12
CN111587571B (zh) 2023-06-23
CN111587571A (zh) 2020-08-25
KR20200108848A (ko) 2020-09-21
EP3742722A4 (en) 2021-06-02
EP3742722A1 (en) 2020-11-25

Similar Documents

Publication Publication Date Title
US11381770B2 (en) Information processing apparatus, information processing method, and recording medium
WO2019142473A1 (ja) 固体撮像素子
CN109845244B (zh) 固态摄像设备
CN111630842B (zh) 固态成像装置及固态成像装置的信息处理方法
CN111669524B (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
KR101963393B1 (ko) 이미지센서를 이용한 난수 생성 시스템, 난수 생성 방법, 데이터베이스 구축방법, 및 그 방법이 컴퓨터 프로그램으로 기록되어 있는 컴퓨터 판독가능한 기록 매체
US9380233B2 (en) Image sensor
CN109640011B (zh) 固态成像设备和成像***
WO2021186969A1 (ja) 撮像装置及び電子機器
JP7031326B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
Okura et al. P01 A Proposal of PUF Utilizing Pixel Variations in the CMOS Image Sensor
CN115148752A (zh) 光电转换设备
JPWO2020100704A1 (ja) カメラシステムおよびカメラシステムの駆動方法