TWI730489B - 電路板及應用其的電子裝置 - Google Patents

電路板及應用其的電子裝置 Download PDF

Info

Publication number
TWI730489B
TWI730489B TW108139821A TW108139821A TWI730489B TW I730489 B TWI730489 B TW I730489B TW 108139821 A TW108139821 A TW 108139821A TW 108139821 A TW108139821 A TW 108139821A TW I730489 B TWI730489 B TW I730489B
Authority
TW
Taiwan
Prior art keywords
circuit board
substrate layer
traces
wiring
trace
Prior art date
Application number
TW108139821A
Other languages
English (en)
Other versions
TW202118364A (zh
Inventor
張登琦
林柏榮
謝樺岳
姜丞鴻
Original Assignee
大陸商業成科技（成都）有限公司
大陸商業成光電（深圳）有限公司
英特盛科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商業成科技（成都）有限公司, 大陸商業成光電（深圳）有限公司, 英特盛科技股份有限公司 filed Critical 大陸商業成科技（成都）有限公司
Publication of TW202118364A publication Critical patent/TW202118364A/zh
Application granted granted Critical
Publication of TWI730489B publication Critical patent/TWI730489B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明提供一種電路板及應用該電路板的電子裝置。該電路板包括第一基材層、複數第一走線、複數第二走線、導電體以及測試墊。所述第一基材層具有相對的第一表面與第二表面。所述電路板定義有過孔，所述過孔沿所述第一表面至所述第二表面的方向貫穿所述第一基材層。所述第一走線位於所述第一表面。所述第二走線位於所述第二表面。所述導電體位於所述過孔內以電性連接一條所述第一走線與一條所述第二走線。所述測試墊覆蓋並電性連接所述導電體。由於電路板的測試墊設置在過孔處，使得每個測試墊不再單獨佔用電路板的面積，提高了電路板的集成度。

Description

電路板及應用其的電子裝置
本發明涉及印刷電路技術領域，尤其涉及一種電路板及應用該電路板的電子裝置。
隨著電子產品集成度的增加，電路板上單位面積內的電子元件以及佈線越來越密集，同時對訊號品質的要求亦越發嚴格。通常會在電路板上設置測試墊，以完成對電路板上各電子元件訊號的測量。
習知設置測試墊的方式為在原走線上設置一個焊墊(pad)進行測試或者額外拉一條走線進行測試。然，由於每個焊墊或測試走線均會佔用一定的電路板面積，而電路板的面積有限，故，存在電路板沒有足夠空間做測試墊的問題。
本發明一方面提供一種電路板，其包括：第一基材層，具有相對的第一表面與第二表面，所述電路板定義有過孔，所述過孔沿所述第一表面至所述第二表面的方向貫穿所述第一基材層；複數第一走線，位於所述第一表面； 複數第二走線，位於所述第二表面；導電體，位於所述過孔內，以電性連接一條所述第一走線與一條所述第二走線；以及測試墊，覆蓋並電性連接所述導電體。
本發明實施例中，藉由將電路板的測試墊設置在過孔處，使得每個測試墊不再單獨佔用電路板的面積，且過孔的位置處，既能夠實現位於不同走線層的第一走線與第二走線的換層，又兼具測試墊的功能。藉此，節省了電路板的空間，提高了電路板的集成度。
本發明另一方面還提供一種電子裝置，其包括第一電子元件、第二電子元件以及電性連接所述第一電子元件與所述第二電子元件的電路板，所述電路板為上述的電路板，所述第一電子元件電性連接所述第一走線，所述第二電子元件電性連接所述第二走線。
由於上述電路板具有集成度高的優點，使得應用該電路板的電子裝置的結構更緊湊。
100、200、300:電路板
10:第一基材層
10a:第一表面
10b:第二表面
11:過孔
12:第一走線
13:第二走線
14:其他走線
15:導電體
16:測試墊
20:第一阻焊層
30:第二基材層
40:第三基材層
50:第二阻焊層
D1:第一方向
D2:第二方向
A1:訊號輸入區
17:輸入引腳
172:第一輸入引腳
174:第二輸入引腳
A2:測試區
A3:彎折區
A4:訊號輸出區
18:輸出引腳
182:第一輸出引腳
184:第二輸出引腳
80:電子裝置
60:第一電子元件
70:第二電子元件
圖1為本發明電路板的第一實施例的示意圖。
圖2為沿圖1中線II-II方向的剖面示意圖。
圖3、圖4及圖5分別為本發明電路板的變更實施例的導電體在第一基材層上的投影圖。
圖6與圖7分別為本發明電路板的變更實施例的第一走線、第二走線及測試墊的示意圖。
圖8為本發明電路板的第二實施例的剖視圖。
圖9為本發明電路板的第三實施例的剖視圖。
圖10為本發明一實施例提供的電子裝置的方框結構示意圖。
如圖1所示，本發明第一實施例的電路板100包括第一基材層10、複數第一走線12、複數第二走線13、複數過孔11以及複數測試墊16。
如圖2所示，第一基材層10具有相對的第一表面10a與第二表面10b。第一表面10a與第二表面10b為大致平行相背的兩個表面。
於一實施例中，電路板100為柔性電路板，例如整合柔性電路板(Flexible Printed Circuit+Assembly，FPCA)。第一基材層10由柔性的有機材料製成，例如聚醯亞胺(Polyimide，PI)或聚對苯二甲酸乙二醇酯(Polyethylene glycol terephthalate，PET)等。於其他實施例中，電路板100可為硬質電路板，例如，整合印刷電路板(Printed Circuit Board+Assembly，PCBA)。
請結合參閱圖1與圖2，複數第一走線12位於所述第一表面10a。複數第二走線13位於所述第二表面10b。每一過孔11沿所述第一表面10a至所述第二表面10b的方向貫穿所述第一基材層10。電路板100還包括位於過孔11內的導電體15。每個過孔11藉由位於其內的導電體15電性連接一條第一走線12與一條第二走線13，以使位於不同膜層的第一走線12與第二走線13實現電性導通。測試墊16覆蓋並電性連接過孔11內的導電體15。
於一實施例中，每一條第一走線12用於電性連接第一電子元件60(標記在圖10中)，每一條第二走線13用於電性連接第二電子元件70(標記 在圖10中)。一條第一走線12與一條第二走線13電性連接以實現第一電子元件60與第二電子元件70之間訊號的傳輸。
當電路板100出現故障需要檢測時，可以將測試儀器的探針連接至測試墊16，以獲得第一走線12與第二走線13之間傳輸的訊號。根據測試儀器獲得的第一走線12與第二走線13之間傳輸的訊號是否符合規範，進而可以確定電路板100出現故障的位置。
藉由將測試墊16設置在過孔11處，使得每個測試墊16不再單獨佔用電路板100的面積，且過孔11的位置處，既能夠實現位於不同走線層的第一走線12與第二走線13的換層，又兼具測試墊16的功能。相較於現有技術中過孔與測試墊分開設置，並過孔與測試墊分別佔用電路板100面積的方式，節省了電路板100的空間，提高了電路板100的集成度。
請繼續參閱圖1，所述第一基材層10定義有沿第一方向D1上順次連接的訊號輸入區A1、測試區A2、彎折區A3以及訊號輸出區A4。訊號輸入區A1與測試區A2沿第二方向D2上的寬度大致相同。彎折區A3與訊號輸出區A4沿第二方向D2上的寬度大致相同。第二方向D2與第一方向D1交叉。
訊號輸入區A1設置有複數輸入引腳17。所述測試墊16位於所述測試區A2。彎折區A3沿第一方向D1上大致為長條狀，以利於彎折。各第二走線13在彎折區A3內沿第一方向D1延伸。所述訊號輸出區A4設置有複數輸出引腳18。
每一第一走線12大致沿第一方向D1延伸，複數第一走線12沿第二方向D2間隔排列。每一第二走線13藉由一個過孔11內設置的導電體15電性連接一條第一走線12。每一第一走線12與一條第二走線13的連接處設置有 一個測試墊16。即，測試墊16的數量等於過孔11的數量。對應每一過孔11的位置設置一測試墊16。於其他實施例中，電路板100上可以僅對應部分過孔11的位置設置測試墊16。即，電路板100上並非所有的過孔11位置處均設置有測試墊16，仍有部分過孔11僅作為位於不同膜層的走線換層使用。
每一第二走線13大致沿第一方向D1延伸，複數第二走線13沿第二方向D2間隔排列。每一第一走線12電性連接一個測試墊16後，自測試區A2延伸至所述訊號輸入區A1，並在訊號輸入區A1電性連接一個輸入引腳17。每一第二走線13電性連接一個測試墊16後，自測試區A2延伸跨越彎折區A3，並在訊號輸出區A4電性連接一個輸出引腳18。每一第一走線12可以藉由一個輸入引腳17電性連接至第一電子元件60，每一第二走線13可以藉由一個輸出引腳18電性連接至第二電子元件70。
於一實施例中，輸入引腳17包括第一輸入引腳172與第二輸入引腳174。第二輸入引腳174相較於第一輸入引腳172更遠離測試區A2。每一個第一輸入引腳172和一個第二輸入引腳174間隔排列。藉此，使得各第一走線12在訊號輸入區A1內的排列可以更加緊密，以減小電路板100的訊號輸入區A1在第二方向D2上的寬度，提高電路板100的集成度。
於一實施例中，測試區A2內，每一第一走線12、每一第二走線13電性連接一個測試墊16後均向第一基材層10沿第二方向D2上的中間區域靠近。藉此，使得各第一走線12與各第二走線13在測試區A2內的排列可以更加緊密，以減小電路板100的測試區A2在第二方向D2上的寬度，提高電路板100的集成度。
於一實施例中，第一基材層10沿第二方向D2上呈軸對稱，各測試墊16的分佈可以關於第一基材層10的對稱軸呈對稱分佈。各測試墊16可以分為多組(圖1中除去中間的測試墊16，剩餘的各測試墊16三個為一組)，每一組內的測試墊16的排佈呈斜直線狀。即，每一組內的各測試墊16的連線為直線或曲線，且與第二方向D2(或第一方向D1)呈一定的夾角。可以理解，夾角的範圍大小與各測試墊16的分組情況以電路板100方便佈線為准，不限於圖1所示的情形。
於一實施例中，輸出引腳18包括第一輸出引腳182與第二輸出引腳184。第一輸出引腳182相較於第二輸出引腳184更遠離彎折區A3。每一個第一輸出引腳182與一個第二輸出引腳184間隔排列。藉此，使得各第二走線13在訊號輸出區A4內的排列可以更加緊密，以減小電路板100的訊號輸出區A4在第二方向D2上的寬度，提高電路板100的集成度。
請參閱圖2，電路板100為雙層電路板。即，電路板100包括兩層走線層。過孔11為大致沿垂直於第一表面10a與第二表面10b的方向貫穿第一基材層10的通孔。導電體15大致呈中空柱狀。導電體15嵌在過孔11的內壁上，並部分延伸至第一基材的第一表面10a與第二表面10b上。導電體15的一端與位於第一表面10a上的第一走線12電性連接，另一端與位於第二表面10b上的第二走線13電性連接，從而實現第一走線12與第二走線13之間的訊號傳遞。導電體15的材料可為銅箔。該實施例中，過孔11為圓孔。導電體15在第一基材層10上的投影為一圓環。
如圖3至圖5所示，於其他實施例中，過孔11可為橢圓孔或多邊形孔等。如圖3所示，當過孔11為橢圓孔時，導電體15在第一基材層10上的 投影為一橢圓環。如圖4所示，當過孔11為一梯形孔時，導電體15在第一基材層10上的投影為兩個大小不同的梯形構成的環。如圖5所示，當過孔11為十四邊形孔時，導電體15在第一基材層10上的投影為兩個大小不同的十四邊形構成的環。
請繼續參閱圖2，第一基材層10的第一表面10a上還設置有不同於第一走線12的其他走線14。導電體15與第一表面10a上的其他走線14間隔且絕緣設置。第一基材層10的第二表面10b上還設置有不同於第二走線13的其他走線14。導電體15與第二表面10b上的其他走線14間隔且絕緣設置。測試墊16覆蓋並電性連接導電體15。測試墊16部分延伸至導電體15圍繞而成的中空位置。測試墊16的材質可為錫膏或銅錫合金等。
請繼續參閱圖2，電路板100還包括第一阻焊層20與第二阻焊層50。第一阻焊層20與第二阻焊層50均為電路板100的最外層。第一阻焊層20覆蓋第一走線12與位於第一表面10a上的其他走線14，並暴露各測試墊16。第二阻焊層50覆蓋第二走線13與位於第二表面10b上的其他走線14。第一阻焊層20與第二阻焊層50用於防止其覆蓋的各走線暴露在空氣中而被氧化。第一阻焊層20與第二阻焊層50的材質可為保護漆或三防膠等。
如圖1所示，第一實施例中，一個輸入引腳17與一個輸出引腳18之間僅需要一條第一走線12與一條第二走線13即可實現電性連接。即，一個輸入引腳17與一個輸出引腳18之間僅設置有一個過孔11以及對應該過孔11的一個測試墊16。於一變更實施例中，一個輸入引腳17與一個輸出引腳18之間可以設置兩個以上的過孔11以及兩個以上的測試墊16。
如圖6所示，一個輸入引腳17與一個輸出引腳18之間可以設置兩個過孔11、兩個測試墊16、兩條第一走線12與一條第二走線13。其中，一條第一走線12電性連接一個輸入引腳17，另一條第一走線12電性連接一個輸出引腳18。第一走線12與第二走線13之間藉由過孔11(測試墊16)實現不同層的走線之間的換線。
如圖7所示，一個輸入引腳17與一個輸出引腳18之間可以設置兩個過孔11、兩個測試墊16、兩條第二走線13與一條第一走線12。其中，一條第二走線13電性連接一個輸入引腳17，另一條第二走線13電性連接一個輸出引腳18。第一走線12與第二走線13之間藉由過孔11(測試墊16)實現不同層的走線之間的換線。
如圖8所示，本發明第二實施例的電路板200與第一實施例的電路板100的結構基本相同，其區別在於：第一實施例中，電路板100為雙層電路板，其包括一層基材層與兩層走線層；第二實施例中，電路板200為多層電路板，其還包括位於所述第二走線13遠離所述第一基材層10一側的至少一層第二基材層30以及位於第二基材層30的表面上的其他走線14。即，第二實施例中，電路板200包括至少兩層基材層及至少三層走線層。
第一實施例中，過孔11為貫穿電路板100所有基材層(第一基材層10)的通孔。第二實施例中，過孔11為未貫穿電路板200所有基材層的盲孔。如圖8所示，過孔11僅貫穿第一基材層10而未貫穿第二基材層30。藉此設計，可以防止水汽等從測試墊16的一側進入導電體15而導致的第一走線12與第二走線13之間電性連接的可靠性較差的現象。
第一實施例中，導電體15嵌在過孔11的內壁上，呈中空柱狀；第二實施例中，導電體15完全填充過孔11。
可以理解，電路板200還可為包括三層基材層與四層走線層的四層電路板。具體結構可為圖8所示的電路板200中，在第二走線13與第二阻焊層50之間依次設置第二基材層30、其他走線14、第二基材層30以及其他走線14。即，在第二走線13與第二阻焊層50之間設置兩層基材層與兩層走線層。
如圖9所示，本發明第三實施例中的電路板300與第一實施例的電路板100的結構基本相同，其區別在於：第一實施例中，電路板100為雙層電路板，其包括一層基材層與兩層走線層；而第三實施例中的電路板300為大於兩層的多層電路板，其還包括位於所述第一走線12遠離所述第一基材層10一側的至少一層第三基材層40以及位於第三基材層40的表面上的其他走線14。即，第三實施例中，電路板300包括至少兩層基材層及至少三層走線層。
如圖9所示，電路板300為四層電路板，其還包括位於第一走線12遠離第一基材層10一側的兩層第三基材層40、位於兩層第三基材層40之間的其他走線14以及位於第一阻焊層20與第三基材層40之間的其他走線14。過孔11為貫穿電路板所有基材層(第一基材層10以及兩層第三基材層40)的通孔。其他走線14與同層設置的第一走線12、同層設置的第二走線13或同層設置的其他走線14之間在過孔11位置處間隔且絕緣設置。
可以理解，電路板300還可為包括兩層基材層與三層走線層的三層電路板。具體結構可為圖9所示的電路板300中，在第一走線12與第一阻焊層20之間減少一層第三基材層40與一層其他走線14。即，在第一走線12與第一阻焊層20之間僅設置一層基材層與一層走線層。
本發明實施例中，藉由將測試墊16設置在過孔11中，使得每個測試墊16不再單獨佔用電路板100的面積，且對應過孔11的位置處，既能夠實現不同走線層的走線的換層，又兼具測試墊16的功能。藉此，節省了電路板100的空間，提高了電路板100的集成度。
本發明再一實施例還提供一種電子裝置80。電子裝置80包括第一電子元件60與第二電子元件70以及上述的電路板100(200、300)。第一電子元件60藉由輸入引腳17電性連接第一走線12。第二電子元件70藉由輸出引腳18電性連接所述第二走線13。由於上述電路板100(200、300)具有集成度高的優點，使得應用該電路板100(200、300)的電子裝置80的結構更緊湊。
於一實施例中，電子裝置80可為顯示面板，第一電子元件60可為顯示驅動晶片，第二電子元件70可為接收顯示驅動晶片上的訊號的顯示電極。
於另一實施例中，電子裝置80可為觸控面板，第一電子元件60可為觸控驅動晶片，第二電子元件70可為接收觸控驅動晶片上的訊號的觸控驅動電極。
以上實施方式僅用以說明本發明的技術方案而非限制，儘管參照較佳實施方式對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或等同替換，而不脫離本發明技術方案的精神及範圍。
100:電路板
10:第一基材層
10a:第一表面
10b:第二表面
11:過孔
12:第一走線
13:第二走線
14:其他走線
15:導電體
16:測試墊
20:第一阻焊層
50:第二阻焊層

Claims (10)

  1. 一種電路板，其改良在於，包括：第一基材層，具有相對的第一表面與第二表面，所述電路板定義有過孔，所述過孔沿所述第一表面至所述第二表面的方向貫穿所述第一基材層；複數第一走線，位於所述第一表面；複數第二走線，位於所述第二表面；導電體，位於所述過孔內，以電性連接一條所述第一走線與一條所述第二走線；以及測試墊，覆蓋並電性連接所述導電體；其中，所述第一基材層的所述第一表面上還設置有不同於所述第一走線的其他走線，所述導電體與所述其他走線間隔且絕緣設置；所述電路板還包括第一阻焊層，所述第一阻焊層位於所述第一走線遠離所述第一基材層一側，所述第一阻焊層覆蓋所述第一走線與所述其他走線，且所述第一阻焊層至少部分覆蓋所述導電體。
  2. 如請求項1所述的電路板，其中，所述導電體設置於所述過孔的內壁上。
  3. 如請求項1所述的電路板，其中，所述導電體完全填充所述過孔。
  4. 如請求項1所述的電路板，其中，所述第一阻焊層暴露所述測試墊。
  5. 如請求項4所述的電路板，其中，所述電路板還包括至少一第二基材層，所述第二基材層位於所述第二走線遠離所述第一基材層一側，所述過孔未貫穿所述第二基材層。
  6. 如請求項4所述的電路板，其中，所述電路板還包括至少一第三基材層，所述第三基材層位於所述第一走線與所述阻焊層之間，所述過孔貫穿所述第一基材層與所述第三基材層。
  7. 如請求項6所述的電路板，其中，所述電路板還包括第二阻焊層，所述第二阻焊層覆蓋所述第二走線的表面。
  8. 如請求項1所述的電路板，其中，所述電路板還包括用於輸入訊號的輸入引腳與用於輸出訊號的輸出引腳，所述輸入引腳與所述輸出引腳藉由所述第一走線與所述第二走線實現電性連接。
  9. 如請求項8所述的電路板，其中，所述輸入引腳與所述輸出引腳之間的所述測試墊的數量為一個或兩個。
  10. 一種電子裝置，包括第一電子元件、第二電子元件以及電性連接所述第一電子元件與所述第二電子元件的電路板，其中，所述電路板為如請求項1至9中任一項所述的電路板，所述第一電子元件電性連接所述第一走線，所述第二電子元件電性連接所述第二走線。
TW108139821A 2019-10-29 2019-11-01 電路板及應用其的電子裝置 TWI730489B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911036548.0 2019-10-29
CN201911036548.0A CN110611989A (zh) 2019-10-29 2019-10-29 电路板及电子装置

Publications (2)

Publication Number Publication Date
TW202118364A TW202118364A (zh) 2021-05-01
TWI730489B true TWI730489B (zh) 2021-06-11

Family

ID=68895417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108139821A TWI730489B (zh) 2019-10-29 2019-11-01 電路板及應用其的電子裝置

Country Status (2)

Country Link
CN (1) CN110611989A (zh)
TW (1) TWI730489B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114286510B (zh) * 2021-12-28 2024-01-19 武汉天马微电子有限公司 线路板、显示模组及显示装置
CN114990503B (zh) * 2022-06-30 2023-12-12 业成科技（成都）有限公司 镀膜方法、镀膜设备和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201340799A (zh) * 2012-03-22 2013-10-01 矽品精密工業股份有限公司 中介板及其電性測試方法
TW201448687A (zh) * 2013-02-08 2014-12-16 Nvidia Corp 印刷電路板之在線測試結構
US20190122943A1 (en) * 2017-10-23 2019-04-25 Samsung Electronics Co., Ltd. Film for package substrate, semiconductor package, display device, and methods of fabricating the film, the semiconductor package, the display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143193A (ja) * 2016-02-10 2017-08-17 株式会社リコー 配線基板、配線基板設計方法、配線基板設計支援装置、及びプログラム
CN206775815U (zh) * 2017-02-24 2017-12-19 昆山苏杭电路板有限公司 利于检测交叉盲孔导通性的hdi印制板
CN207783246U (zh) * 2017-11-16 2018-08-28 江西竞超科技股份有限公司 一种快速散热型hdi线路板
TWI700797B (zh) * 2018-03-16 2020-08-01 南茂科技股份有限公司 半導體封裝結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201340799A (zh) * 2012-03-22 2013-10-01 矽品精密工業股份有限公司 中介板及其電性測試方法
TW201448687A (zh) * 2013-02-08 2014-12-16 Nvidia Corp 印刷電路板之在線測試結構
US20190122943A1 (en) * 2017-10-23 2019-04-25 Samsung Electronics Co., Ltd. Film for package substrate, semiconductor package, display device, and methods of fabricating the film, the semiconductor package, the display device

Also Published As

Publication number Publication date
TW202118364A (zh) 2021-05-01
CN110611989A (zh) 2019-12-24

Similar Documents

Publication Publication Date Title
TWI730489B (zh) 電路板及應用其的電子裝置
JPWO2006100764A1 (ja) プリント配線板
KR101405328B1 (ko) 연성 회로 기판
WO2021249345A1 (zh) 柔性线路板及显示装置
JP2009038112A (ja) プリント配線板構造および電子機器
US5806178A (en) Circuit board with enhanced rework configuration
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
KR20110057650A (ko) 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
US20140312488A1 (en) Method of manufacturing wiring board unit, method of manufacturing insertion base, wiring board unit, and insertion base
JP2010093018A (ja) 配線基板
WO2021052327A1 (zh) 一种电路板
US6842344B1 (en) Multi-layer printed circuit board and signal routing therein
TWI444115B (zh) 印刷電路板和晶片系統
TWI586231B (zh) 電源及訊號延伸器及電路板
WO2017166698A1 (zh) 一种连接器
CN220272087U (zh) 一种单边出线Mini-LED板
US20070120266A1 (en) Chip resistor
TWI756860B (zh) 訊號傳輸之通道結構
WO2023246160A1 (zh) 电路板、电路板组件
JP2017216367A (ja) プリント回路板及び電子機器
KR101829327B1 (ko) 테스트 보드와 반도체 칩 매개장치
JP3447496B2 (ja) 半導体搭載用配線板
JP2908918B2 (ja) 厚膜薄膜混成多層回路基板
JP5193780B2 (ja) 差動伝送用接続構造体
JPH04306506A (ja) フラットケーブル