CN110611989A - 电路板及电子装置 - Google Patents
电路板及电子装置 Download PDFInfo
- Publication number
- CN110611989A CN110611989A CN201911036548.0A CN201911036548A CN110611989A CN 110611989 A CN110611989 A CN 110611989A CN 201911036548 A CN201911036548 A CN 201911036548A CN 110611989 A CN110611989 A CN 110611989A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- trace
- substrate layer
- layer
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供一种电路板及应用该电路板的电子装置。该电路板包括第一基材层、多条第一走线、多条第二走线、导电体以及测试垫。所述第一基材层具有相对的第一表面和第二表面。所述电路板定义有过孔,所述过孔沿所述第一表面至所述第二表面的方向贯穿所述第一基材层。所述第一走线位于所述第一表面。所述第二走线位于所述第二表面。所述导电***于所述过孔内以电性连接一条所述第一走线和一条所述第二走线。所述测试垫覆盖并电性连接所述导电体。由于电路板的测试垫设置在过孔处,使得每个测试垫不再单独占用电路板的面积,提高了电路板的集成度。
Description
技术领域
本发明涉及印刷电路技术领域,尤其涉及一种电路板及应用该电路板的电子装置。
背景技术
随着电子产品集成度的增加,电路板上单位面积内的电子元件以及布线越来越密集,同时对信号质量的要求也越发严格。通常会在电路板上设置测试垫,以完成对电路板上各电子元件信号的测量。
目前,设置测试垫的方式为在原走线上设置一个焊垫(pad)进行测试或者额外拉一条走线进行测试。然而,由于每个焊垫或测试走线均会占用一定的电路板面积,而电路板的面积有限,因此,存在电路板没有足够空间做测试垫的问题。
发明内容
本发明一方面提供一种电路板,其包括:
第一基材层,具有相对的第一表面和第二表面,所述电路板定义有过孔,所述过孔沿所述第一表面至所述第二表面的方向贯穿所述第一基材层;
多条第一走线,位于所述第一表面;
多条第二走线,位于所述第二表面;
导电体,位于所述过孔内,以电性连接一条所述第一走线和一条所述第二走线;以及
测试垫,覆盖并电性连接所述导电体。
本发明实施例中,通过将电路板的测试垫设置在过孔处,使得每个测试垫不再单独占用电路板的面积,且过孔的位置处,既能够实现位于不同走线层的第一走线和第二走线的换层,又兼具测试垫的功能。如此,节省了电路板的空间,提高了电路板的集成度。
本发明另一方面还提供一种电子装置,其包括第一电子元件、第二电子元件以及电性连接所述第一电子元件和所述第二电子元件的电路板,所述电路板为上述的电路板,所述第一电子元件电性连接所述第一走线,所述第二电子元件电性连接所述第二走线。
由于上述电路板具有集成度高的优点,使得应用该电路板的电子装置的结构更紧凑。
附图说明
图1为本发明电路板的第一实施例的示意图。
图2为沿图1中线II-II方向的剖面示意图。
图3、图4及图5分别为本发明电路板的变更实施例的导电体在第一基材层上的投影图。
图6和图7分别为本发明电路板的变更实施例的第一走线、第二走线及测试垫的示意图。
图8为本发明电路板的第二实施例的剖视图。
图9为本发明电路板的第三实施例的剖视图。
图10为本发明一实施例提供的电子装置的方框结构示意图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
如图1所示,本发明第一实施例的电路板100包括第一基材层10、多条第一走线12、多条第二走线13、多个过孔11以及多个测试垫16。
如图2所示,第一基材层10具有相对的第一表面10a和第二表面10b。第一表面10a和第二表面10b为大致平行相背的两个表面。
于一实施例中,电路板100为柔性电路板,例如整合柔性电路板(FlexiblePrinted Circuit+Assembly,FPCA)。第一基材层10由柔性的有机材料制成,例如聚酰亚胺(Polyimide,PI)或聚对苯二甲酸乙二醇酯(Polyethylene glycol terephthalate,PET)等。于其他实施例中,电路板100可为硬质电路板,例如,整合印刷电路板(Printed CircuitBoard+Assembly,PCBA)。
请结合参阅图1和图2,多条第一走线12位于所述第一表面10a。多条第二走线13位于所述第二表面10b。每一过孔11沿所述第一表面10a至所述第二表面10b的方向贯穿所述第一基材层10。电路板100还包括位于过孔11内的导电体15。每个过孔11通过位于其内的导电体15电性连接一条第一走线12和一条第二走线13,以使位于不同膜层的第一走线12和第二走线13实现电性导通。测试垫16覆盖并电性连接过孔11内的导电体15。
于一实施例中,每一条第一走线12用于电性连接第一电子元件60(标记在图10中),每一条第二走线13用于电性连接第二电子元件70(标记在图10中)。一条第一走线12和一条第二走线13电性连接以实现第一电子元件60和第二电子元件70之间信号的的传输。
当电路板100出现故障需要检测时,可以将测试仪器的探针连接至测试垫16,以获得第一走线12和第二走线13之间传输的信号。根据测试仪器获得的第一走线12和第二走线13之间传输的信号是否符合规范,进而可以确定电路板100出现故障的位置。
通过将测试垫16设置在过孔11处,使得每个测试垫16不再单独占用电路板100的面积,且过孔11的位置处,既能够实现位于不同走线层的第一走线12和第二走线13的换层,又兼具测试垫16的功能。相较于现有技术中过孔和测试垫分开设置,并过孔和测试垫分别占用电路板100面积的方式,节省了电路板100的空间,提高了电路板100的集成度。
请继续参阅图1,所述第一基材层10定义有沿第一方向D1上顺次连接的信号输入区A1、测试区A2、弯折区A3以及信号输出区A4。信号输入区A1和测试区A2沿第二方向D2上的宽度大致相同。弯折区A3和信号输出区A4沿第二方向D2上的宽度大致相同。第二方向D2与第一方向D1交叉。
信号输入区A1设置有多个输入引脚17。所述测试垫16位于所述测试区A2。弯折区A3沿第一方向D1上大致为长条状,以利于弯折。各第二走线13在弯折区A3内沿第一方向D1延伸。所述信号输出区A4设置有多个输出引脚18。
每一第一走线12大致沿第一方向D1延伸,多条第一走线12沿第二方向D2间隔排列。每一第二走线13通过一个过孔11内设置的导电体15电性连接一条第一走线12。每一第一走线12和一条第二走线13的连接处设置有一个测试垫16。即,测试垫16的数量等于过孔11的数量。对应每一过孔11的位置设置一测试垫16。于其他实施例中,电路板100上可以仅对应部分过孔11的位置设置测试垫16。即,电路板100上并非所有的过孔11位置处均设置有测试垫16,仍有部分过孔11仅作为位于不同膜层的走线换层使用。
每一第二走线13大致沿第一方向D1延伸,多条第二走线13沿第二方向D2间隔排列。每一第一走线12电性连接一个测试垫16后,自测试区A2延伸至所述信号输入区A1,并在信号输入区A1电性连接一个输入引脚17。每一第二走线13电性连接一个测试垫16后,自测试区A2延伸跨越弯折区A3,并在信号输出区A4电性连接一个输出引脚18。每一第一走线12可以通过一个输入引脚17电性连接至第一电子元件60,每一第二走线13可以通过一个输出引脚18电性连接至第二电子元件70。
于一实施例中,输入引脚17包括第一输入引脚172和第二输入引脚174。第二输入引脚174相较于第一输入引脚172更远离测试区A2。每一个第一输入引脚172和一个第二输入引脚174间隔排列。如此,使得各第一走线12在信号输入区A1内的排列可以更加紧密,以减小电路板100的信号输入区A1在第二方向D2上的宽度,提高电路板100的集成度。
于一实施例中,测试区A2内,每一第一走线12、每一第二走线13电性连接一个测试垫16后均向第一基材层10沿第二方向D2上的中间区域靠近。如此,使得各第一走线12和各第二走线13在测试区A2内的排列可以更加紧密,以减小电路板100的测试区A2在第二方向D2上的宽度,提高电路板100的集成度。
于一实施例中,第一基材层10沿第二方向D2上呈轴对称,各测试垫16的分布可以关于第一基材层10的对称轴呈对称分布。各测试垫16可以分为多组(图1中除去中间的测试垫16,剩余的各测试垫16三个为一组),每一组内的测试垫16的排布呈斜直线状。即,每一组内的各测试垫16的连线为直线或曲线,且与第二方向D2(或第一方向D1)呈一定的夹角。可以理解,夹角的范围大小与各测试垫16的分组情况以电路板100方便布线为准,不限于图1所示的情形。
于一实施例中,输出引脚18包括第一输出引脚182和第二输出引脚184。第一输出引脚182相较于第二输出引脚184更远离弯折区A3。每一个第一输出引脚182和一个第二输出引脚184间隔排列。如此,使得各第二走线13在信号输出区A4内的排列可以更加紧密,以减小电路板100的信号输出区A4在第二方向D2上的宽度,提高电路板100的集成度。
请参阅图2,电路板100为双层电路板。即,电路板100包括两层走线层。过孔11为大致沿垂直于第一表面10a和第二表面10b的方向贯穿第一基材层10的通孔。导电体15大致呈中空柱状。导电体15嵌在过孔11的内壁上,并部分延伸至第一基材的第一表面10a和第二表面10b上。导电体15的一端与位于第一表面10a上的第一走线12电性连接,另一端与位于第二表面10b上的第二走线13电性连接,从而实现第一走线12和第二走线13之间的信号传递。导电体15的材料可以为铜箔。该实施例中,过孔11为圆孔。导电体15在第一基材层10上的投影为一圆环。
如图3至图5所示,于其他实施例中,过孔11可以为椭圆孔或多边形孔等。如图3所示,当过孔11为椭圆孔时,导电体15在第一基材层10上的投影为一椭圆环。如图4所示,当过孔11为一梯形孔时,导电体15在第一基材层10上的投影为两个大小不同的梯形构成的环。如图5所示,当过孔11为十四边形孔时,导电体15在第一基材层10上的投影为两个大小不同的十四边形构成的环。
请继续参阅图2,第一基材层10的第一表面10a上还设置有不同于第一走线12的其他走线14。导电体15与第一表面10a上的其他走线14间隔且绝缘设置。第一基材层10的第二表面10b上还设置有不同于第二走线13的其他走线14。导电体15与第二表面10b上的其他走线14间隔且绝缘设置。测试垫16覆盖并电性连接导电体15。测试垫16部分延伸至导电体15围绕而成的中空位置。测试垫16的材质可以为锡膏或铜锡合金等。
请继续参阅图2,电路板100还包括第一阻焊层20和第二阻焊层50。第一阻焊层20和第二阻焊层50均为电路板100的最外层。第一阻焊层20覆盖第一走线12和位于第一表面10a上的其他走线14,并暴露各测试垫16。第二阻焊层50覆盖第二走线13和位于第二表面10b上的其他走线14。第一阻焊层20和第二阻焊层50用于防止其覆盖的各走线暴露在空气中而被氧化。第一阻焊层20和第二阻焊层50的材质可以为保护漆或三防胶等。
如图1所示,第一实施例中,一个输入引脚17和一个输出引脚18之间仅需要一条第一走线12和一条第二走线13即可实现电性连接。即,一个输入引脚17和一个输出引脚18之间仅设置有一个过孔11以及对应该过孔11的一个测试垫16。于一变更实施例中,一个输入引脚17和一个输出引脚18之间可以设置两个以上的过孔11以及两个以上的测试垫16。
如图6所示,一个输入引脚17和一个输出引脚18之间可以设置两个过孔11、两个测试垫16、两条第一走线12和一条第二走线13。其中,一条第一走线12电性连接一个输入引脚17,另一条第一走线12电性连接一个输出引脚18。第一走线12和第二走线13之间通过过孔11(测试垫16)实现不同层的走线之间的换线。
如图7所示,一个输入引脚17和一个输出引脚18之间可以设置两个过孔11、两个测试垫16、两条第二走线13和一条第一走线12。其中,一条第二走线13电性连接一个输入引脚17,另一条第二走线13电性连接一个输出引脚18。第一走线12和第二走线13之间通过过孔11(测试垫16)实现不同层的走线之间的换线。
如图8所示,本发明第二实施例的电路板200与第一实施例的电路板100的结构基本相同,其区别在于:第一实施例中,电路板100为双层电路板,其包括一层基材层和两层走线层;第二实施例中,电路板200为多层电路板,其还包括位于所述第二走线13远离所述第一基材层10一侧的至少一层第二基材层30以及位于第二基材层30的表面上的其他走线14。即,第二实施例中,电路板200包括至少两层基材层及至少三层走线层。
第一实施例中,过孔11为贯穿电路板100所有基材层(第一基材层10)的通孔。第二实施例中,过孔11为未贯穿电路板200所有基材层的盲孔。如图8所示,过孔11仅贯穿第一基材层10而未贯穿第二基材层30。如此设计,可以防止水汽等从测试垫16的一侧进入导电体15而导致的第一走线12和第二走线13之间电性连接的可靠性较差的现象。
第一实施例中,导电体15嵌在过孔11的内壁上,呈中空柱状;第二实施例中,导电体15完全填充过孔11。
可以理解,电路板200还可以为包括三层基材层和四层走线层的四层电路板。具体结构可以为图8所示的电路板200中,在第二走线13和第二阻焊层50之间依次设置第二基材层30、其他走线14、第二基材层30以及其他走线14。即,在第二走线13和第二阻焊层50之间设置两层基材层和两层走线层。
如图9所示,本发明第三实施例中的电路板300与第一实施例的电路板100的结构基本相同,其区别在于:第一实施例中,电路板100为双层电路板,其包括一层基材层和两层走线层;而第三实施例中的电路板300为大于两层的多层电路板,其还包括位于所述第一走线12远离所述第一基材层10一侧的至少一层第三基材层40以及位于第三基材层40的表面上的其他走线14。即,第三实施例中,电路板300包括至少两层基材层及至少三层走线层。
如图9所示,电路板300为四层电路板,其还包括位于第一走线12远离第一基材层10一侧的两层第三基材层40、位于两层第三基材层40之间的其他走线14以及位于第一阻焊层20和第三基材层40之间的其他走线14。过孔11为贯穿电路板所有基材层(第一基材层10以及两层第三基材层40)的通孔。其他走线14和同层设置的第一走线12、同层设置的第二走线13或同层设置的其他走线14之间在过孔11位置处间隔且绝缘设置。
可以理解,电路板300还可以为包括两层基材层和三层走线层的三层电路板。具体结构可以为图9所示的电路板300中,在第一走线12和第一阻焊层20之间减少一层第三基材层40和一层其他走线14。即,在第一走线12和第一阻焊层20之间仅设置一层基材层和一层走线层。
本发明实施例中,通过将测试垫16设置在过孔11处,使得每个测试垫16不再单独占用电路板100的面积,且对应过孔11的位置处,既能够实现不同走线层的走线的换层,又兼具测试垫16的功能。如此,节省了电路板100的空间,提高了电路板100的集成度。
本发明再一实施例还提供一种电子装置80。电子装置80包括第一电子元件60和第二电子元件70以及上述的电路板100(200、300)。第一电子元件60通过输入引脚17电性连接第一走线12。第二电子元件70通过输出引脚18电性连接所述第二走线13。由于上述电路板100(200、300)具有集成度高的优点,使得应用该电路板100(200、300)的电子装置80的结构更紧凑。
于一实施例中,电子装置80可以为显示面板,第一电子元件60可以为显示驱动芯片,第二电子元件70可以为接收显示驱动芯片上的信号的显示电极。
于另一实施例中,电子装置80可以为触控面板,第一电子元件60可以为触控驱动芯片,第二电子元件70可以为接收触控驱动芯片上的信号的触控驱动电极。
以上实施方式仅用以说明本发明的技术方案而非限制,尽管参照较佳实施方式对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或等同替换,而不脱离本发明技术方案的精神和范围。
Claims (10)
1.一种电路板,其特征在于,包括:
第一基材层,具有相对的第一表面和第二表面,所述电路板定义有过孔,所述过孔沿所述第一表面至所述第二表面的方向贯穿所述第一基材层;
多条第一走线,位于所述第一表面;
多条第二走线,位于所述第二表面;
导电体,位于所述过孔内,以电性连接一条所述第一走线和一条所述第二走线;以及
测试垫,覆盖并电性连接所述导电体。
2.如权利要求1所述的电路板,其特征在于,所述导电体设置于所述过孔的内壁上。
3.如权利要求1所述的电路板,其特征在于,所述导电体完全填充所述过孔。
4.如权利要求1所述的电路板,其特征在于,所述电路板还包括第一阻焊层,所述第一阻焊层位于所述第一走线远离所述第一基材层一侧,所述第一阻焊层暴露所述测试垫。
5.如权利要求4所述的电路板,其特征在于,所述电路板还包括至少一第二基材层,所述第二基材层位于所述第二走线远离所述第一基材层一侧,所述过孔未贯穿所述第二基材层。
6.如权利要求4所述的电路板,其特征在于,所述电路板还包括至少一第三基材层,所述第三基材层位于所述第一走线和所述阻焊层之间,所述过孔贯穿所述第一基材层和所述第三基材层。
7.如权利要求6所述的电路板,其特征在于,所述电路板还包括第二阻焊层,所述第二阻焊层覆盖所述第二走线的表面。
8.如权利要求1所述的电路板,其特征在于,所述电路板还包括用于输入信号的输入引脚和用于输出信号的输出引脚,所述输入引脚和所述输出引脚通过所述第一走线和所述第二走线实现电性连接。
9.如权利要求8所述的电路板,其特征在于,所述输入引脚和所述输出引脚之间的所述测试垫的数量为一个或两个。
10.一种电子装置,包括第一电子元件、第二电子元件以及电性连接所述第一电子元件和所述第二电子元件的电路板,其特征在于,所述电路板为如权利要求1至9任一项所述的电路板,所述第一电子元件电性连接所述第一走线,所述第二电子元件电性连接所述第二走线。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911036548.0A CN110611989A (zh) | 2019-10-29 | 2019-10-29 | 电路板及电子装置 |
TW108139821A TWI730489B (zh) | 2019-10-29 | 2019-11-01 | 電路板及應用其的電子裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911036548.0A CN110611989A (zh) | 2019-10-29 | 2019-10-29 | 电路板及电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110611989A true CN110611989A (zh) | 2019-12-24 |
Family
ID=68895417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911036548.0A Withdrawn CN110611989A (zh) | 2019-10-29 | 2019-10-29 | 电路板及电子装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110611989A (zh) |
TW (1) | TWI730489B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114286510A (zh) * | 2021-12-28 | 2022-04-05 | 武汉天马微电子有限公司 | 线路板、显示模组及显示装置 |
CN114990503A (zh) * | 2022-06-30 | 2022-09-02 | 业成科技(成都)有限公司 | 镀膜方法、镀膜设备和电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017143193A (ja) * | 2016-02-10 | 2017-08-17 | 株式会社リコー | 配線基板、配線基板設計方法、配線基板設計支援装置、及びプログラム |
CN206775815U (zh) * | 2017-02-24 | 2017-12-19 | 昆山苏杭电路板有限公司 | 利于检测交叉盲孔导通性的hdi印制板 |
CN207783246U (zh) * | 2017-11-16 | 2018-08-28 | 江西竞超科技股份有限公司 | 一种快速散热型hdi线路板 |
CN110277363A (zh) * | 2018-03-16 | 2019-09-24 | 南茂科技股份有限公司 | 半导体封装结构 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI528876B (zh) * | 2012-03-22 | 2016-04-01 | 矽品精密工業股份有限公司 | 中介板及其電性測試方法 |
CN103983809A (zh) * | 2013-02-08 | 2014-08-13 | 辉达公司 | Pcb板及其在线测试结构以及该在线测试结构的制造方法 |
DE102018116531A1 (de) * | 2017-10-23 | 2019-06-06 | Samsung Electronics Co., Ltd. | Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat |
-
2019
- 2019-10-29 CN CN201911036548.0A patent/CN110611989A/zh not_active Withdrawn
- 2019-11-01 TW TW108139821A patent/TWI730489B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017143193A (ja) * | 2016-02-10 | 2017-08-17 | 株式会社リコー | 配線基板、配線基板設計方法、配線基板設計支援装置、及びプログラム |
CN206775815U (zh) * | 2017-02-24 | 2017-12-19 | 昆山苏杭电路板有限公司 | 利于检测交叉盲孔导通性的hdi印制板 |
CN207783246U (zh) * | 2017-11-16 | 2018-08-28 | 江西竞超科技股份有限公司 | 一种快速散热型hdi线路板 |
CN110277363A (zh) * | 2018-03-16 | 2019-09-24 | 南茂科技股份有限公司 | 半导体封装结构 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114286510A (zh) * | 2021-12-28 | 2022-04-05 | 武汉天马微电子有限公司 | 线路板、显示模组及显示装置 |
CN114286510B (zh) * | 2021-12-28 | 2024-01-19 | 武汉天马微电子有限公司 | 线路板、显示模组及显示装置 |
CN114990503A (zh) * | 2022-06-30 | 2022-09-02 | 业成科技(成都)有限公司 | 镀膜方法、镀膜设备和电子设备 |
CN114990503B (zh) * | 2022-06-30 | 2023-12-12 | 业成科技(成都)有限公司 | 镀膜方法、镀膜设备和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
TWI730489B (zh) | 2021-06-11 |
TW202118364A (zh) | 2021-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5847936A (en) | Optimized routing scheme for an integrated circuit/printed circuit board | |
KR100201185B1 (ko) | 후막박막 적층기판 및 그것을 사용한 전자회로장치 | |
US6717071B2 (en) | Coaxial via hole and process of fabricating the same | |
US6720501B1 (en) | PC board having clustered blind vias | |
JP6158023B2 (ja) | プローブカード用ファインピッチインターフェース | |
US5418690A (en) | Multiple wiring and X section printed circuit board technique | |
US10504829B2 (en) | Semiconductor package and semiconductor module including the same | |
CN109644550B (zh) | 柔性印制电路板 | |
US5723823A (en) | Circuit board with enhanced rework configuration | |
TWI730489B (zh) | 電路板及應用其的電子裝置 | |
US6465890B1 (en) | Integrated circuit package having offset segmentation of package power and/or ground planes and methods for reducing delamination in integrated circuit packages | |
KR100891531B1 (ko) | 패턴 정렬 불량 검출 장치 | |
US6351391B1 (en) | Signal busses on printed board structures mounting ASIC chips with signal termination resistor devices using planar signal terminating devices | |
KR100364507B1 (ko) | 프로브카드 | |
US6842344B1 (en) | Multi-layer printed circuit board and signal routing therein | |
JP2010002257A (ja) | プローブカード | |
JP4045841B2 (ja) | プローブカード | |
CN112566390B (zh) | 多层柔性线路板及其制备方法 | |
CN116699183A (zh) | 电连接装置 | |
JP3447496B2 (ja) | 半導体搭載用配線板 | |
JPH04306506A (ja) | フラットケーブル | |
CN117320268A (zh) | 电路板、电路板组件 | |
JP2002280749A (ja) | 電子回路 | |
JPH08241935A (ja) | 多層回路基板 | |
JP2006041318A (ja) | 配線構造および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20191224 |
|
WW01 | Invention patent application withdrawn after publication |