TWI697959B - 半導體封裝及封裝半導體裝置之方法 - Google Patents

半導體封裝及封裝半導體裝置之方法 Download PDF

Info

Publication number
TWI697959B
TWI697959B TW108120293A TW108120293A TWI697959B TW I697959 B TWI697959 B TW I697959B TW 108120293 A TW108120293 A TW 108120293A TW 108120293 A TW108120293 A TW 108120293A TW I697959 B TWI697959 B TW I697959B
Authority
TW
Taiwan
Prior art keywords
die
encapsulating material
wafer
encapsulation layer
package
Prior art date
Application number
TW108120293A
Other languages
English (en)
Other versions
TW201935566A (zh
Inventor
納撒尼爾 撒切黃桑
安東尼歐 二世 班巴藍 狄瑪諾
黃銳
華峰 陳
潤基 李
明永 何
維拉 尼爾森 艾比斯吉 德
羅伊 艾達維 羅柏斯
瓦達尼 霖山根 米可拉
Original Assignee
新加坡商聯測總部私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商聯測總部私人有限公司 filed Critical 新加坡商聯測總部私人有限公司
Publication of TW201935566A publication Critical patent/TW201935566A/zh
Application granted granted Critical
Publication of TWI697959B publication Critical patent/TWI697959B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

半導體封裝及形成半導體封裝之方法被公開。該方法包含提供具有第一主表面及第二主表面之晶圓。該晶圓製備有安置在該晶圓之該第一主表面上之多個晶粒及多個外部電觸點。該方法包含處理晶圓。處理該晶圓包含將該晶圓分成多個單個晶粒。單個晶粒包含第一主表面及第二主表面以及第一側壁及第二側壁，及該等外部電觸點形成於該晶粒之該第一主表面上。包封材料被形成。該包封材料覆蓋該晶粒之該第一側壁及該第二側壁的至少一部分。

Description

半導體封裝及封裝半導體裝置之方法
本發明係關於半導體加工技術領域，具體係關於半導體封裝及形成半導體封裝之方法。
電子產品之小型化正驅動對具有高電路密度及更多功能的較小大小之封裝之需求。因而，需要更高之封裝效率。對小型化之需求促使使用先進的封裝，例如，晶圓級晶片尺寸封裝(WLCSP)。WLCSP係所希望的，因為其大小與晶粒本身大致相同或比晶粒本身稍大，並且因此相比於其他類型之封裝減小了所需的板上空間。然而，目前之WLCSP易受損壞，例如，可能在晶圓切割或封裝分離期間形成之破裂及/或剝落。此類損壞可能導致晶片無法執行其所需功能。 鑒於前述，需要提供可靠的WLCSP以及用於形成此等封裝之簡化且經濟之方法。
實施例總體係關於半導體封裝及用於形成半導體封裝之方法。在一項實施例中揭示了一種用於形成半導體封裝之方法。該方法包含：提供具有第一主表面及第二主表面之晶圓。其中該晶圓製備有安置在該晶圓之該第一主表面上之多個晶粒及多個外部電觸點。該方法包含處理該晶圓。處理該晶圓包含：將該晶圓分成多個單個晶粒。其中單個晶粒包含第一主表面及第二主表面以及第一側壁及第二側壁，並且該等外部電觸點形成於該晶粒之該第一主表面上。形成包封材料。該包封材料覆蓋該晶粒之第一側壁及第二側壁的至少一部分。 在另一項實施例中，展現了一種形成半導體封裝之方法。該方法包含提供半導體晶圓。該晶圓具有第一主表面及第二主表面以及第一側壁及第二側壁，以及形成於該晶粒之第一主表面上之外部電觸點。形成包封材料。該包封材料覆蓋該晶粒之第一側壁及第二側壁的至少一部分。 在另一項實施例中，揭示了一種半導體封裝。該半導體封裝包含半導體晶粒。該晶粒包含第一主表面及第二主表面以及第一側壁及第二側壁，以及安置在該晶粒之第一主表面上之多個外部電觸點。該半導體封裝包含包封材料。該包封材料安置在該晶粒之該第一側壁及第二側壁的至少一部分上並且覆蓋該至少一部分。 此等實施例以及本文中所公開之其他優勢及特徵將藉由參考以下描述及附圖而變得顯而易見。此外，應瞭解，本文中所描述的各種實施例之特徵並非相互排斥並且可以各種組合與排列存在。
[ 相關申請案之交叉引用 ] 本申請案主張2014年6月8日遞交的發明名稱為「在其上具有保護層的WLCSP(WLCSP Having Protective Layer Thereon)」之第62/009,309號美國臨時申請案、2014年8月14日遞交的發明名稱為「在其上具有保護層的WLCSP(WLCSP Having Protective Layer Thereon)」之第62/037,128號美國臨時申請案、以及2014年11月18日遞交的發明名稱為「WLCSP側壁保護(WLCSP Sidewall Protection)」之第62/081,541號美國臨時申請案之優先權，為了所有目的，該等臨時申請案之公開內容以全文引用之方式併入本文中。 實施例係關於半導體封裝及用於形成半導體封裝之方法。封裝(例如)包括大小與單一化晶片本身大致相同或比單一化晶片本身稍大之晶圓級晶片尺寸封裝(WLCSP)。如後續將描述的，該封裝包括在其上形成之包封材料，該包封材料可包含一或多個包封層。該包封材料作為保護層，可防止對半導體晶片或晶粒之損壞或將該損壞減至最少。晶粒(例如)可包括記憶體裝置、邏輯裝置、通信裝置、光電裝置、數位信號處理器(DSP)、微控制器、片上系統(SOC)以及其他合適類型之裝置或其組合。此類封裝可被併入至電子產品或設備中，例如，電話、電腦以及行動裝置及行動智慧產品。將該封裝併入至其他類型之產品中亦可為適用的。 圖1a示出半導體封裝10之實施例之簡化截面視圖。在一項實施例中，封裝10包括具有比單一化晶片或晶粒本身稍大之大小的WLCSP。在一項實施例中，該封裝包括晶粒110。晶粒可為半導體晶粒或晶片。晶粒(例如)可為任何類型之積體電路(IC)，例如記憶體裝置，包括動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)以及各種類型之非揮發性記憶體(包括可程式化唯讀記憶體(PROM)及快閃記憶體)；光電裝置；邏輯裝置；通信裝置；數位信號處理器(DSP)；微控制器；系統單晶片；以及其他類型之裝置。晶粒110包括例如電晶體、電阻器、電容器及互連裝置等電路組件(圖中未繪示)以形成IC。 晶粒110包括第一主表面110a及第二主表面110b。第一主表面(例如)係晶粒之作用面或正面，且第二主表面係晶粒之非作用/被動或背側表面。晶粒表面之其他名稱亦可為適用的。作用表面110a(例如)包括在最終鈍化層(圖中未繪示)中之開口以露出晶粒接觸襯墊(圖中未繪示)。晶粒接觸襯墊提供至晶粒電路之連接。晶粒接觸襯墊(例如)由導電材料形成，例如，銅、鋁、金、鎳或其合金。其他類型之導電材料亦可用於晶粒襯墊。 如所描述，在最終鈍化層中設置開口，在該開口中安置晶粒觸點或外部電觸點170。如圖1a中所示，外部電觸點170安置在晶粒110的第一表面110a上之開口中。觸點170 (例如)為球形結構或球體。外部觸點自晶粒之第一表面伸出。外部觸點(例如)包括焊球。其他合適類型之外部觸點(例如，但不限於銅柱或柱形金凸塊)，亦可為適用的。 封裝10可由外部電觸點170電耦接至例如電路板等外部裝置(圖中未繪示)。 在一項實施例中，為封裝10提供包封材料或層。包封材料可包括任何合適之介電材料150，例如但不限於模製化合物、環氧樹脂、聚矽氧或聚矽氧基材料或感光材料1950。在一項實施例中，包封材料150/1950包括足夠之厚度，並且用作保護層以防止晶粒110在例如，封裝分離、裝配、裝配程序後之物流傳輸程序中，或電耦接至例如電路板等外部裝置(圖中未繪示)期間破裂/剝落。在一項實施例中，晶粒110之至少第一及第二側壁或側面表面110c及110d完全由包封材料150/1950覆蓋。該晶粒之第一及第二側壁，例如，包含豎直側壁輪廓。該包封材料150/1950，例如，覆蓋側壁110c至110d但不覆蓋晶粒之第一主表面110a及第二主表面110b，如封裝10中所示。如後續將描述的，包封材料或層之其他合適組態亦可為適用的。 圖1b至圖1u示出半導體封裝之各種實施例。如圖1b至圖1u中所示之半導體封裝類似於圖1a中所描述之半導體封裝。為了簡明起見，可不描述或不詳細地描述共同元件或具有相同參考標號之元件。因而，下文之描述主要關注封裝之間的差別。 圖1b中所示之封裝12類似於圖1a中所描述之封裝。參考圖1b，在一項實施例中，包封材料150係單個包封層，其覆蓋晶粒之側壁110c至110d及第一表面110a，如封裝12中所示。如圖所示，包封層150的安置在晶粒之第一表面上之部分包括小於電觸點170之高度的厚度，使得電觸點自包封層伸出以提供外部連接。圖1c示出另一實施例封裝14。在一項實施例中，封裝14包括安置在晶粒110之第二表面110b上之背面保護層140。該背面保護層(例如)包括熱塑性聚合物基樹脂薄膜，在其上具有熱固類型之黏合劑。在一項實施例中，包封材料150至少覆蓋晶粒110之第一及第二側壁或側面表面110c至110d以及背面保護層140之側表面，如封裝14中所示。在另一實施例中，封裝16包括包封材料150，其係單個包封層，覆蓋背面保護層140之側表面以及晶粒之側表面110c至110d及第一表面110a，如圖1d中所示。 圖1e示出另一實施例封裝18。封裝18與封裝10之不同之處在於，包封材料150係覆蓋晶粒之側壁110c至110d及第二表面110b而留下晶粒之第一表面110a露出的單個包封層。在替代實施例中，包封材料150可為包圍且覆蓋晶粒之所有表面而留下外部觸點之部分伸出的單個包封層，如由圖1f中之封裝20所示。例如，包封層覆蓋晶粒之第一及第二表面110a至110b及側表面110c至110d以及覆蓋電觸點170之更靠近晶粒第一表面的部分。 圖1g示出另一實施例封裝22。封裝22與封裝10之不同之處在於，其包括安置在晶粒110之第二表面110b上的背面保護層140。封裝22包括包封材料150，其為單個包封層，覆蓋晶粒之側表面110c至110d及作用表面110a以及電觸點170之部分。如圖所示，背面保護層140亦覆蓋包封層150的與晶粒之第二表面實質上共面之表面。關於圖1h中所示之封裝24，其與封裝22之不同之處在於，包封材料150覆蓋晶粒之側表面110c至110d而不覆蓋晶粒之第一表面110a。 圖1i示出另一實施例封裝26。封裝26類似於圖1c中所示之封裝14。然而，封裝26與封裝14之不同之處在於，包封材料150之更靠近外部觸點170之部分包括實質上弧形輪廓152。圖1j示出具有包封層之不同組態之另一實施例封裝28。如圖所示，封裝28包括包封層1350，其具有豎直部分1350a以及第一及第二側向延伸部分1350b至1350c。豎直部分1350a安置在晶粒之側壁110c或110d上，且第一側向延伸部分1350b延伸至晶粒之第一表面110a之外圍部分。關於第二側向延伸部分1350c，其向外並遠離晶粒延伸，並且具有與晶粒之第二表面110b實質上共面之頂部表面。 圖1k至圖1n示出封裝之各種實施例。在一項實施例中，圖1k至圖1n中所示之封裝與圖1a至圖1j中所描述之那些封裝的不同之處在於：包封材料/層1450包括當後續經歷處理時可流動的任何合適之介電材料。例如，包封材料1450包括可流動聚合材料。如圖1k中所示，經包封封裝30包括覆蓋晶粒之第二表面110b以及側壁110c至110d兩者之包封材料1450。在一項實施例中，包封材料1450之厚度在晶粒之整個第二表面上係不均勻的。在第二表面110b上之包封材料1450 (例如)包括凸面輪廓。類似地，包封材料1450的安置在晶粒之側壁110c至110d上之部分亦包括不均勻的厚度。如圖所示，在晶粒之側壁110c至110d上的包封材料之表面1450包括非平面表面輪廓。 參考圖1l，經包封封裝32與封裝30之不同之處在於，其包括覆蓋晶粒之第一表面110a以及側壁110c至110d兩者之包封材料1450。在一項實施例中，包封材料之厚度在晶粒之整個第一表面110a上係不均勻的。例如，在第一表面110a上之包封材料1450包括凸面輪廓。另一方面，在晶粒之側壁110c至110d上的包封材料1450之表面包括實質上直式輪廓，如圖1l中所示。 如圖1m中所示之經包封封裝34類似於封裝32。例如，其包括覆蓋晶粒之第一表面110a以及側壁110c至110d兩者之包封材料1450。包封材料之厚度在晶粒之整個第一表面110a上係不均勻的且具有凸面輪廓。然而，封裝34與封裝32之不同之處在於，包封材料之厚度在晶粒之整個側表面110c至110d上係不均勻的。例如，在晶粒之側壁110c至110d上的包封材料之表面1450包括非平面表面輪廓。 關於圖1n中所示之經包封封裝36，其與封裝30、32及34之不同之處在於，其包括具有具備階梯形輪廓1710之側表面110c至110d之晶粒。在一項實施例中，包封材料1450之厚度在晶粒之整個第一表面上係不均勻的，從而形成凸表面輪廓。在晶粒之側壁上之包封材料1450亦可包括階梯形輪廓或實質上直式輪廓，如圖1n中所示。 圖1o示出另一實施例封裝38。封裝38亦包括晶粒110，其中該晶粒之側壁110c至110d包括階梯形輪廓1710。該封裝亦包括安置在晶粒之第二表面110b上的背面保護層140。如圖所示，在一項實施例中，包封材料150係單個包封層，其覆蓋晶粒之作用表面110a以及晶粒之側壁110c至110d的階梯形部分。如圖所示，包封層150不覆蓋晶粒之整個側壁110c至110d。關於圖1p中所示之封裝40，其類似於封裝38，不同之處在於，在晶粒之第二表面上未安置背面保護層。參考圖1q，該封裝41與封裝40相類似，不同之處在於，包封材料150/1950覆蓋了晶粒之側壁110c至110d之階梯形部分，而未覆蓋晶粒之作用表面110a。 圖1r至圖1u示出封裝之各種實施例。如圖1r至圖1u中所示，封裝包括第一及第二包封層/材料150及180。該第一及第二包封層180可包括介電材料，例如環氧樹脂、模製化合物、聚矽氧或感光材料。在一項實施例中，如圖1r中所示之封裝42亦包括具有具備階梯形輪廓1710的側壁之晶粒。如圖所示，封裝42之第一包封層150覆蓋晶粒之第一表面110a，而第二包封材料180覆蓋第一包封層150以及晶粒之側壁110c至110d之一部分。例如，第二包封層覆蓋第一包封層以及晶粒之側壁之階梯形部分的單個包封層。 關於圖1s中所示之封裝44，其包括具有具備豎直或直式輪廓之側壁110c至110d之晶粒110。在一項實施例中，第一包封層150覆蓋晶粒之第一表面110a，而第二包封層180覆蓋第一包封層150以及晶粒之整個側壁110c至110d。關於圖1t中所示之封裝46，其與封裝44之不同之處在於，第一包封層150覆蓋晶粒之第一表面及側壁110c至110d，而第二包封層180覆蓋第一包封層150。在一項實施例中，第一包封層150包括在晶粒之第一表面110a上的第一厚度H1以及在晶粒之側壁110c至110d上的第二厚度H2。H1 (例如)為約15 µm至20 µm，且H2 (例如)為約12 µm至18 µm。第二包封層180包括任何合適之厚度尺寸，使得在晶粒之第一表面上的第一及第二包封層之總厚度小於外部觸點170之高度。例如，第二包封層包括厚度H3。H3 (例如)為約80 µm至120 µm。其他合適之厚度尺寸亦可為適用的。 參考圖1u，封裝48包括具有具備階梯形輪廓1710之側壁之晶粒110。在一項實施例中，第一包封層150覆蓋晶粒之第一表面110a以及側壁110c至110d之階梯形部分。第一包封層150不覆蓋晶粒之整個側壁。第二包封層180覆蓋第一包封層150以及晶粒之露出之側壁110c至110d。第二包封層180包括任何合適之厚度尺寸，使得在晶粒之第一表面上的第一及第二包封層之總厚度小於外部觸點170之高度，如圖1t中所描述。 圖2a至圖2f示出用於形成半導體封裝之方法或程序200之實施例。程序200 (例如)形成例如圖1a或圖1b中所示之封裝10或12。因而，為了簡明起見，可不描述或不詳細地描述具有相同參考標號之共同元件及特徵。 圖2a示出具有第一表面210a及第二表面210b之晶圓210。該晶圓用作用於形成晶粒110之基板。第一表面(例如)為作用表面而第二表面為非作用或被動表面。該表面之其他名稱亦可為適用的。晶圓(例如)包括半導體晶圓，例如矽晶圓。其他合適類型之半導體晶圓亦可為適用的。在一項實施例中，晶圓經過處理以包括多個晶粒或晶片。例如，多個晶粒在晶圓上同時經過處理。晶粒110包括在晶圓或基板上形成之電路組件。電路組件包括(例如)電晶體、電阻器、電容器及互連裝置以形成積體電路(IC)。多個晶粒在晶圓上形成並由劃痕線或分割槽道分隔開。 在一項實施例中，晶圓210經過處理，直至其中在藉由晶圓基板之作用表面210a上形成之最終鈍化層(圖中未繪示)露出的晶粒接觸襯墊(圖中未繪示)上形成外部電觸點或晶粒觸點170之陣列之階段。在一項實施例中，晶圓係凸起之晶圓，其中在晶圓之作用表面上形成具有球形結構或球體之外部觸點，如圖2a中所示。外部觸點(例如)包括焊球。提供其他合適類型之外部觸點，例如但不限於銅柱或柱形金凸塊亦可為適用的。 如圖2a中所示，在支撐單元上提供晶圓210。該支撐單元，例如，包括載帶或分割帶230。其他合適的、具有足夠剛性以提供臨時支撐之支撐單元亦可使用。載帶(例如)為可伸縮膠帶且由環圈或框架232固定。載帶包括頂部及底部主表面230a及230b。晶圓置放在載帶之頂部表面230a上。如圖所示，晶圓經安置使得晶圓之第二(或非作用)表面210b接觸載帶之頂部表面而該晶圓之第一(或作用)表面遠離載帶。 參考圖2b，該程序以穿過晶圓引入開口繼續。在一項實施例中，藉由晶圓之分割槽道來執行第一分離程序。在一項實施例中，可藉由機械切割來實現第一分離。在其他實施例中，可使用其他將破裂及/或剝落減至最少的合適之技術來執行第一分離，例如電漿蝕刻、雷射處理、背磨或其任何合適組合。在一項實施例中，第一分離程序包括藉由分割槽道將晶圓完全分成單個晶粒或晶片之完全切斷。示意性地，示出三個單個晶粒。應理解，可存在其他合適數目個晶粒。如圖2b中所示，單個晶粒包括第一(或作用)表面110a、第二(或非作用)表面110b以及第一及第二側壁或側表面110c及110d。在其他實施例中，第一分離可包括對晶圓基板之部分切斷並且在此階段可不將晶圓完全分成單個晶粒。部分切斷引入部分地延伸至晶圓中之開口或凹槽/槽道。 參考圖2c，該程序繼續增大在單個晶粒110之間的間隙或分隔距離。在一項實施例中，藉由沿著載帶230之半徑擴展該載帶將該間隙增大至預定距離。用以增大在單個晶粒之間的間隙或分隔距離之其他合適的技術亦可為適用的。預定距離(例如)應足夠寬以容納用於後續第二分離之包封材料及工具。現在，例如以晶圓格式在載帶上一起處理具有在彼此之間增大的距離之單個晶粒。該載帶亦可具有其他合適之形式或形狀。 在一項實施例中，該程序藉由在單個晶粒110及載帶230上提供包封材料250繼續。包封材料可包括任何合適之介電材料，例如但不限於模製化合物、環氧樹脂、聚矽氧或聚矽氧基材料或感光材料。其他合適類型之包封材料亦可為適用的。在一項實施例中，例如環氧樹脂基材料等包封材料經沈積以填充單個晶粒之間的間隙，如圖2d中所示。可使用各種技術提供包封材料。在一項實施例中，藉由沿著後續用以界定晶粒封裝之間的分割槽道之單個晶粒的間隙移動施配噴嘴(圖中未繪示)來藉由施配技術沈積包封材料。在此情況下，包封材料填充且覆蓋間隙以及單個晶粒之側壁，如圖2d中所示。在一項實施例中，包封材料包括與晶粒之第一表面110a實質上共面的頂部表面。 在另一實施例中，亦可藉由在晶粒之第一表面上移動施配噴嘴來施配包封材料。在此情況下，可提供包封材料以填充間隙且覆蓋晶粒之側壁110c至110d以及晶粒之第一(或作用)表面110a的至少一部分。例如，晶粒之第一表面之至少外圍由包封材料覆蓋。替代地，至少一個電觸點170的其中觸點與底層接觸襯墊接合之頸部由包封材料封圍且支撐。在另一實施例中，晶粒之第一表面可由包封材料完全覆蓋，如藉由虛線表示的包封材料之部分所示，留下電觸點170之部分自包封材料伸出且露出，如圖2d中所示。 在其他實施例中，可採用例如絲網印刷、旋塗、注塑模製或壓縮模製等其他合適之技術來提供包封材料。在又另一項實施例中，亦可使用例如後續在圖26a至圖26b以及圖27a至圖27c中所示出及描述之等薄膜輔助模製技術來形成包封材料。所採用之技術可取決於包封材料之類型。取決於所用的包封材料之類型，可在沈積包封材料之後執行固化程序。固化程序可包括UV固化程序或合適之熱處理。在一些其他實施例中，可視情況執行回流程序以將扁平之外部電觸點170恢復成球形。 在一項實施例中，該程序以藉由包封材料250執行之第二分離程序繼續，如圖2e中所示。在一項實施例中，可藉由機械切割來實現第二分離程序。在其中藉由機械切割來執行第一及第二分離程序之情況下，第一分離程序可採用具有相對於用於第二分離程序之鋸條之寬度更大寬度的鋸條。在其他實施例中，可使用其他合適之技術來執行第二分離，例如電漿蝕刻、雷射處理或其任何合適組合。在一項實施例中，第二分離程序藉由包封材料250分離或分隔晶圓格式中之經包封晶粒以形成個別封裝，例如個別晶圓級晶片尺寸封裝(WLCSP)。在第二分離程序之後使用合適之技術自載帶中移除個別封裝。 圖2f示出以上形成的單一化之個別封裝之各種實施例。在一項實施例中，晶粒110之至少第一及第二側壁或側面表面110c及110d全部由包封材料150覆蓋。例如，包封材料150覆蓋側壁110c至110d但不覆蓋晶粒之第一表面110a及第二表面110b，如封裝10中所示。替代地，包封材料150為覆蓋晶粒之側壁110c至110d及第一表面110a之單個包封層，如封裝12中所示。封裝10或12中所示之不同組態取決於是否亦在晶粒之第一表面上提供包封材料，如圖2d中所描述。用於個別封裝之其他合適之組態亦可為適用的，如後續將描述。包封材料用作保護層，用以防止晶粒在例如封裝分離、裝配、裝配程序後之物流傳輸程序中或電耦接至例如電路板等外部裝置(圖中未繪示)期間破裂/剝落。 圖3a至圖3f示出用於形成半導體封裝之程序300之實施例。程序300類似於圖2a至圖2f中所示之程序200。為了簡明起見，可不描述或不詳細地描述共同元件及程序。因而，下文之描述主要關注此等程序之間的差別。 參考圖3a，在支撐單元上提供晶圓210。例如，在載帶230上提供該晶圓。晶圓210與圖2a中所描述之晶圓相同，不同之處在於，在晶圓210之第二表面210b上提供且形成另外的背面保護層340。背面保護層(例如)包括熱塑性聚合物基樹脂薄膜，在其上具有熱固類型之黏合劑。背面保護層可呈帶之形式提供並且藉由層壓程序塗覆於晶圓之第二(或被動)表面。可使用其他合適之材料及技術用於形成背面保護層。 參考圖3b，該程序以穿過晶圓引入開口繼續。在一項實施例中，藉由晶圓之分割槽道來執行第一分離程序。該第一分離程序與圖2b中所描述之第一分離程序相同。在一項實施例中，第一分離程序包括藉由分割槽道將晶圓完全分成單個晶粒或晶片之完全切斷。在其他實施例中，第一分離可包括對晶圓基板之部分切斷並且在此階段可不將晶圓完全分成單個晶粒。如圖所示，單個晶粒包括第一(或作用)表面110a、第二(或非作用表面) 110b、第一側壁110c及第二側壁110d以及安置在晶粒之第二表面110b上的背面保護層140。 參考圖3c，該程序繼續增大在其第二表面上具有背面保護層140之單個晶粒110之間的間隙或分隔距離。可使用用於增大分隔距離的合適之技術，包括在圖2c中所描述之技術。在一項實施例中，該程序藉由在具有背面保護層140及載帶230之單個晶粒110上提供包封材料250繼續。包封材料及形成技術包括如圖2d中所描述之那些。如圖所示，包封材料(例如)填充間隙且至少覆蓋單個晶粒之側壁及背面保護層之側壁，如圖3d中所示。在其他實施例中，包封材料(例如)可進一步覆蓋晶粒之第一表面的至少一部分或如由虛線所示完全覆蓋晶粒之第一表面，留下電觸點170自包封材料露出且伸出。 在一項實施例中，該程序以藉由包封材料250執行之第二分離程序繼續，如圖3e中所示。第二分離程序採用合適之技術，如圖2e中所描述。在一項實施例中，第二分離程序藉由包封材料分離晶圓格式中之經包封晶粒以形成個別封裝，例如個別WLCSP。在第二分離程序之後使用合適之技術自載帶中移除個別封裝。 圖3f示出以上形成的個別封裝之各種實施例。在一項實施例中，包封材料150至少覆蓋晶粒110之第一及第二側壁或側面表面110c至110d以及背面保護層140之側表面。例如，包封材料150覆蓋晶粒之側表面110c至110d而不覆蓋晶粒之第一表面110a及第二表面110b，如封裝14中所示。替代地，包封材料150為單個包封層，其覆蓋晶粒之側表面110c至110d以及第一表面110a之至少一部分，如封裝16中所示。封裝14或16中所示之不同組態取決於是否亦在晶粒之第一表面上提供包封材料250，如圖3d中所描述。用於個別封裝之其他合適的組態亦可為適用的，如後續將描述。 圖4a至圖4d示出用於形成半導體封裝之程序400之實施例。程序400可包括例如程序200或程序300中所描述的那些類似之程序。為了簡明起見，可不描述或不詳細地描述共同元件及程序。 如圖4a中所示，在與圖2b中所描述之相同的階段處理晶圓。例如，執行第一分離程序以將製備有外部觸點170之晶圓分成單個晶粒110。 程序400藉由提供支撐結構430繼續。支撐結構430 (例如)包括金屬材料。具有足夠的剛性以提供臨時支撐以形成經包封封裝之其他合適類型的材料亦可為適用的。支撐結構(例如)包括凹口或凹穴440。在一項實施例中，至少一個凹口安置在支撐結構430之中心部分434中。如圖所示，在支撐結構之中心部分中設置一個凹口而支撐結構之外圍部分432無凹口。在其他實施例中，支撐結構包括由支撐結構之材料隔離之多個凹口。在一項實施例中，凹口之尺寸足以容納晶粒110。例如，凹穴之寬度大於晶粒/晶片並且凹穴之深度可大致與晶片之高度或厚度相同或大於晶片之高度或厚度。如圖所示，凹口之內部側壁包括直式輪廓。提供其他合適之側壁輪廓亦係適用的。例如，側壁輪廓可為傾斜的或階梯形的。 在一項實施例中，該程序藉由提供包封材料250以填充凹口440繼續。包封材料250可包括任何合適之介電材料並且可使用各種合適之技術來提供，包括圖2d中所描述之那些。例如，包封材料包括環氧樹脂並且可液態或B階段提供。替代地，亦可採用薄膜類型包封物。如圖4b中所示，包封材料部分地填充凹口。 參考圖4c，使用合適之技術自載帶拆卸或移除單個晶粒。在一項實施例中，在部分地填充有包封材料250之支撐結構430之凹口440中提供晶粒110。可藉由取放式技術實現提供晶片。如圖所示，在凹口中提供晶粒使得第二表面110b面對凹口並且在取放式操作期間晶粒置放於凹口之中心部分中。如圖4c中所示，晶粒壓抵包封材料使得晶粒之至少側壁110c至110d及其第二表面110b藉由包封材料覆蓋。取決於包封材料，可在將晶粒置放至凹口中之後執行合適的固化程序。使用合適的技術自凹口中移除經包封晶粒從而產生例如圖4d中所示之封裝18。程序400 (例如)形成個別經包封WLCSP而不需要第二分離程序。 如所描述，在將晶粒置放至凹口中之前在凹口中提供包封材料。如圖4d中所示，由上文圖4a至圖4c中所描述的技術形成之封裝18包括具有一個單一包封層150之包封材料，該包封層覆蓋晶粒之側壁110c至110d及第二表面110b而留下晶粒之第一表面110a露出。替代地，取決於凹口之深度以及在凹槽中提供的包封材料250之體積，可由上文所描述之技術形成封裝20。例如，封裝20包括包封材料，該包封材料包括單一包封層150，且該包封層150包圍且覆蓋晶粒之所有表面而留下外部觸點之部分伸出。 在另一實施例中，在提供包封材料之前可在凹口440之中心部分中提供晶粒110。在此情況下，在凹口中提供晶粒使得第二表面110b面對凹口並且在取放式操作期間晶粒置放於凹口之中心部分中，從而在晶粒與凹口之側壁之間留下一些空間或間隙。隨後使用各種合適之技術將包封材料250提供至凹口中。取決於凹口之深度，可提供包封材料以填充凹口與晶粒之間的間隙，使得包封物覆蓋晶粒之至少側壁110c至110d。例如，若凹口之深度與晶粒之厚度大致相同，則形成覆蓋晶粒的側壁110c至110d之包括包封材料150之封裝10，其與圖1a中所示之封裝相同。另一方面，若凹口之深度大於晶粒之厚度，則包封層150覆蓋晶粒之側壁110c至110d以及第一表面110a並且部分地覆蓋電觸點170以形成封裝12。在其他實施例中，可修改程序400使得提供如圖3b中所示之具有在其第二表面110b上形成之背面保護層140之晶片或晶粒110。在此情況下，由程序400形成之封裝14可包括在晶粒之側壁110c至110d以及背面保護層140之側壁上形成的包封物150，如圖4d中所示。應理解，取決於凹口之深度以及凹口中的包封材料之體積，包封材料亦可覆蓋晶粒之第一表面。取決於凹口之組態，可形成其他合適組態之封裝。包封材料之形狀亦可取決於凹口之側壁輪廓而改變。 圖5a至圖5e示出用於形成半導體封裝之程序500之實施例。程序500類似於圖2a至圖2f中所示之程序200。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不描述或不詳細地描述共同元件及程序。 如圖5a中所示，在與圖2b中所描述之相同的階段處理晶圓。例如，執行第一分離程序以將製備有外部觸點170之晶圓分成單個晶粒110。 在一項實施例中，該程序藉由提供具有頂部表面530a及底部表面530b之支撐載體530繼續。該支撐載體(例如)係用於處理晶粒封裝之臨時載體。該載體應足夠剛性以用作臨時支撐並經受進一步之處理步驟。借助於非限制性實例，支撐載體可為矽晶圓、導電膠帶、金屬板等。可使用各種類型之材料以用作支撐載體。 在一項實施例中，在支撐載體之第一或頂部表面530a上提供黏合層532。其他臨時接合技術亦可為適用的。黏合劑(例如)可為用以提供晶粒至支撐載體之臨時接合的任何類型之黏合劑。黏合劑可包括任何合適之材料且可呈不同形式。例如，黏合劑包括呈膠帶、液體或糊狀物形式之B階段介電材料。可使用各種技術在支撐載體上提供黏合劑。所採用之技術可取決於黏合劑之類型或形式。例如，可藉由層壓在支撐載體上提供膠帶黏合劑，可藉由印刷在支撐載體上提供糊狀物黏合劑，而可藉由旋塗或滴塗在基板上提供液體黏合劑。 在一項實施例中，自載帶230中移除晶粒110並經由黏合劑將其附著至支撐載體530上，如圖5b中所示。經由取放式技術自載帶中移除晶粒並將其置放在支撐載體上。在一項實施例中，將晶粒置放在支撐載體之頂部上並且晶粒以預定距離與彼此分隔開。預定距離(例如)應足夠寬以容納用於後續第二分離之包封材料及工具。在一項實施例中，晶粒之外部觸點170部分地嵌入黏合劑532中，如圖5b中所示。晶粒之外部觸點170的更靠近晶粒之第一表面110a之部分不嵌入黏合劑532中。在一些實施例中，可在支撐載體上置放一或多個虛擬晶粒(圖中未繪示)以用於對齊目的。 在一項實施例中，該程序藉由在單個晶粒110及黏合劑532上提供包封材料250繼續。可使用各種合適之包封材料及其形成技術，包括圖2d中所描述之彼等。如圖所示，包封材料(例如)填充間隙並至少覆蓋側壁110c至110d。由於外部觸點170之僅部分嵌入黏合劑中，因此包封材料250亦覆蓋晶粒之第一表面110a以及晶粒之外部觸點之露出部分。在一項實施例中，包封材料亦覆蓋晶粒的露出之第二表面110b，如圖5c中所示。在其他實施例中，包封材料可不覆蓋晶粒的露出之第二表面。取決於包封材料，可執行固化程序。 該程序以藉由包封材料250執行之第二分離程序繼續，如圖5d中所示。第二分離程序採用合適之技術以形成個別封裝，合適之技術例如圖2e中所描述之技術。在執行第二分離程序之後使經包封封裝與具有黏合劑532之支撐載體530分隔開。在一項實施例中，執行脫黏處理。脫黏處理可(例如)使得黏合劑失去或減小其黏合強度以允許封裝自支撐載體分離。脫黏處理(例如)包括溫度或熱處理。其他類型之脫黏處理亦可為適用的。脫黏處理可取決於所用之黏合劑之類型。脫黏處理可包括化學處理，例如應用溶劑以溶解黏合劑；或機械處理，例如拉動或扭動以使封裝自支撐載體分離。 圖5e示出由上文所描述的程序形成之封裝20。在一項實施例中，包封材料或層150覆蓋晶粒110之所有表面。包封材料亦覆蓋外部觸點的更靠近晶粒之第一表面110a之部分，而外部觸點之剩餘部分露出用於電連接至例如電路板等外部裝置。在其他實施例中，包封層可不覆蓋晶粒之第二表面110b並形成如圖5e中所示之封裝12。 圖6a至圖6d示出用於形成半導體封裝之程序600之實施例。程序600類似於圖2a至圖2f以及圖5a至圖5e中所示之程序200及程序500。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不描述或不詳細地描述共同元件及程序。 如圖6a中所示，在與圖5b中所描述之相同的階段處理晶圓。例如，自載帶中移除晶粒110並將其附著至支撐載體530上，在彼此之間具有預定間隔，如圖6a中所示。在一項實施例中，程序600與程序500之不同之處在於，在支撐載體530上提供厚度與外部觸點之高度大致相同或實質上相同的黏合劑632，並且在於晶粒之外部觸點170完全嵌入黏合劑632中，如圖6a中所示。 該程序藉由在單個晶粒110及黏合劑632上提供包封材料250繼續。可使用各種合適之包封材料及其形成技術，包括圖2d中所描述之彼等。如圖所示，包封材料(例如)填充間隙並至少覆蓋晶粒之側壁110c至110d。由於外部觸點170完全嵌入黏合劑中，因此包封材料不覆蓋晶粒之第一表面110a。在一項實施例中，包封材料亦覆蓋晶粒的露出之第二表面110b，如圖6b中所示。在其他實施例中，包封材料可不覆蓋晶粒之露出的第二表面。 該程序以藉由包封材料250執行之第二分離程序繼續，如圖6c中所示。自具有黏合劑之支撐載體中移除單一化封裝。第二分離程序採用合適之技術以形成個別封裝，合適之技術例如圖2e中所描述之技術。使用如根據圖5d所描述的合適之技術自支撐載體中拆卸經包封封裝。 圖6d示出由上文所描述之程序形成之個別封裝。在一項實施例中，單一化封裝包括覆蓋晶粒之至少側壁110c至110d之包封材料150。在其他實施例中，包封材料可或可不覆蓋晶粒之第二表面110b，從而形成封裝18或封裝10。在上文所描述之程序500及600中，黏合劑允許晶粒臨時附著至支撐載體。另外，黏合劑之厚度亦界定包封材料之覆蓋範圍。舉例來說，可調整黏合劑之厚度使得外部觸點部分或完全嵌入黏合劑中，使得包封材料可或可不覆蓋晶粒之第一(或作用)表面。 圖7a至圖7d示出用於形成半導體封裝之程序700之替代實施例。程序700包括如圖2a至圖2f以及圖5a至圖5e中所描述之類似程序並且形成各種組態之封裝。為了簡明起見，下文之描述將主要關注此等程序之間的差別。 如圖7a中所示，在與圖2b中所描述之相同的階段處理晶圓。例如，執行第一分離程序以將製備有外部觸點170之晶圓分成單個晶粒110，其安置在具有第一載帶230之第一支撐單元上。 在一項實施例中，該程序藉由提供第二支撐單元繼續。第二支撐單元，例如，包括第二載帶或分割帶730。具有足夠的剛性以提供臨時支撐之其他合適類型之第二支撐單元亦可為適用的。載帶730，例如，為可伸縮膠帶且由第二環圈或框架732固定。在一項實施例中，在第二載帶之第一表面730a上提供黏合劑532，如圖7b中所示。可使用各種合適之黏合劑及其形成技術，包括根據圖5b所描述之彼等。 該程序藉由將第一載帶230上之所有晶粒110同步轉移至第二載帶730繼續，如圖7b中所示。將晶粒110轉移至第二載帶使得可在第二載帶上，例如，以晶圓格式處理晶粒。(例如)以使得外部觸點170面對黏合劑532之方式轉移晶粒。在一項實施例中，將晶粒置放在第二載帶730上使得外部觸點170部分地嵌入黏合劑532中。使用合適之技術移除第一載帶230。例如，可執行合適之處理以使第一載帶之黏合強度喪失或減小從而允許晶粒自第一載帶分離。 該程序繼續增大在第二載帶730上單個晶粒110之間的間隙或分隔距離，如圖7c中所示。在一項實施例中，藉由沿著載帶730之半徑擴展該載帶將該間隙增大至預定距離。預定距離(例如)應足夠寬以容納用於後續第二分離之包封材料及工具。可使用其他合適之技術來增大晶粒之間的分隔距離。 在一項實施例中，在單個晶粒110上提供包封材料250並且在第二載帶730上提供黏合劑532。可使用各種合適之包封材料及其形成技術，包括圖2d中所描述之彼等。如圖7d所示，包封材料(例如)覆蓋晶粒之所有表面以及晶粒的外部觸點170之露出部分。在其他實施例中，包封材料可不覆蓋晶粒的露出之第二表面。該程序自圖5d起繼續。例如，藉由包封材料250執行第二分離程序以形成個別封裝，並且使用如圖5d中所描述之技術自第二載帶中移除封裝。可藉由程序700形成各種組態之封裝，例如圖5e中所示之那些。 圖8a至圖8c示出用於形成半導體封裝之程序800之替代實施例。程序800包括如圖2a至圖2f以及圖6a至圖6d中所描述之類似程序並且形成各種組態之封裝。為了簡明起見，下文之描述將主要關注此等程序之間的差別。 如圖8a中所示，在與圖7b中所描述之相同的階段處理晶圓。例如，將晶粒110轉移至具有黏合劑632之第二載帶730。在一項實施例中，程序800與程序700之不同之處在於，晶粒之外部觸點170完全嵌入黏合劑632中，如圖8a中所示。如圖所示，黏合劑632具有足夠的厚度使得外部觸點170完全地嵌入黏合劑中。 該程序繼續移除第一載帶230並且增大在第二載帶730上之單個晶粒110之間的間隙或分隔距離，如圖8b中所示。第一載帶之移除以及用來增大在單個晶粒之間的間隙之技術與圖7c中所描述的相同。在單個晶粒110上提供包封材料250並且在第二載帶730上提供黏合劑632，如圖8c中所示。可使用各種合適之包封材料及其形成技術，包括圖2d中所描述之彼等。如圖所示，包封材料250 (例如)覆蓋晶粒之至少側壁或側面110c至110d。包封材料可或可不覆蓋晶粒之第二表面。該程序自圖6c起繼續。例如，藉由包封材料250執行第二分離程序以形成單個封裝，並且自第二載帶中移除封裝。可藉由程序800形成各種組態之封裝，例如圖6d中所示之那些。 圖9a至圖9d示出用於形成半導體封裝之程序900之替代實施例。程序900包括如圖2a至圖2f以及圖5a至圖5e中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 如圖9a中所示，在與圖5c中所描述之相同的階段處理晶圓。例如，在單個晶粒110及黏合劑532上提供包封材料250。黏合劑安置在支撐載體530上並且晶粒之外部觸點170部分地嵌入黏合劑中。單個晶粒(例如)包括初始厚度T1。如圖所示，包封材料(例如)填充間隙並且覆蓋晶粒之側壁110c至110d及第二表面110b。 在一項實施例中，該程序繼續在晶粒之第二表面110b上移除包封材料250之至少一部分。此使晶粒之第二(或被動)表面露出。(例如)可藉由化學蝕刻、機械磨削、拋光、研磨或其任何組合自晶粒之第二表面移除包封材料。出於圖示目的，如圖9b中所示使用磨具942移除在晶粒的第二表面上之包封材料部分。應理解，可使用其他合適之移除程序。在另一實施例中，該程序亦可移除在晶粒之第二表面上的包封材料以及自第二表面110b移除晶粒的半導體材料之一部分兩者。在此情況下，晶粒之厚度減小至厚度T2。 參考圖9c，在晶粒之第二表面110b以及包封材料250的與晶粒之該第二表面實質上共面之表面上提供且形成背面保護層340。背面保護層340包括根據圖3a相同的材料並且使用如根據圖3a所描述之技術形成。所以程序以第二分離程序繼續。該第二分離程序，例如以藉由背面保護層340及包封材料250執行，如圖9c中所示。第二分離程序採用合適之技術以形成單個封裝，合適之技術例如圖2e中所描述之技術。在執行第二分離程序之後使用如圖5d中所描述的合適之技術使經包封封裝與具有黏合劑532之支撐載體530分隔開。 圖9d示出由上文所描述之程序900形成的單個封裝22。在一項實施例中，包封材料150係覆蓋晶粒之至少側壁110c至110d及第一表面110a而留下外部觸點170之部分伸出用於電連接的包封層。如圖所示，封裝22包括背面保護層140，其覆蓋晶粒之第二表面110b以及包封材料150的與晶粒之第二表面實質上共面之表面。 圖10a至圖10d示出用於形成半導體封裝之程序1000之替代實施例。程序1000包括如圖6a至圖6d以及圖9a至圖9d中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 如圖10a中所示，在與圖6b中所描述之相同的階段處理晶圓。例如，在單個晶粒110及黏合劑632上提供包封材料250。黏合劑安置在支撐載體530上並且外部觸點170完全嵌入黏合劑中。單個晶粒(例如)包括初始厚度T1。如圖所示，包封材料(例如)填充間隙並覆蓋晶粒之側壁110c至110d及該第二表面110b。 參考圖10b，該程序繼續使用如圖9b中所描述的合適之技術移除在晶粒之第二表面110b上的包封材料250之至少一部分。在另一實施例中，該程序亦可移除在晶粒之第二表面上的包封材料以及自第二表面110b移除晶粒之半導體材料之一部分兩者，使得晶粒之厚度減小至厚度T2。在一項實施例中，在晶粒之第二表面110b以及包封材料的與晶粒之該第二表面實質上共面之表面上提供且形成背面保護層340。背面保護層包括根據圖3a相同的材料並且使用如根據圖3a所描述之技術形成。所以程序以第二分離程序繼續。該第二分離程序，例如以藉由背面保護層340及包封材料250執行，如圖10c中所示，並且與圖9c中所描述相同的使單一化晶粒與支撐載體530分隔開。此形成如圖10d中所示之封裝24。如圖10d中所示之封裝類似於圖9d中所示之封裝22，不同之處在於，在晶粒之第一表面110a上未安置包封材料。 圖11a至圖11d示出用於形成半導體封裝之程序1100之實施例。程序1100包括如圖2a至圖2f以及圖3a至圖3f中所描述之類似程序。程序1100形成與圖9d或圖10d中所示之封裝相同的封裝22或封裝24。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 如圖11a中所示，在與圖2b中所描述之相同的階段處理晶圓。例如，執行第一分離程序以將製備有外部觸點170之晶圓分成單個晶粒110。在一項實施例中，該程序藉由提供如圖11b中所示之支撐載體530繼續。在一項實施例中，在支撐載體之第一表面530a上提供背面保護層340。支撐載體530及背面保護層340之材料以及背面保護層在支撐載體上之形成技術與先前所描述的相同。如圖所示，背面保護層覆蓋支撐載體之整個第一表面530a。 參考圖11b，使用合適之技術(例如，取放式技術)自載帶230拆卸或移除單個晶粒並將晶粒置放在背面保護層340上。將晶粒置放在支撐載體之頂部表面上使得晶粒之第二表面110b面對背面保護層340。將晶粒110置放在支撐載體之頂部上並且晶粒以預定距離與彼此分隔開。預定距離(例如)應足夠寬以容納用於後續第二分離程序之包封材料及工具。 該程序藉由在單個晶粒110及背面保護層340上提供包封材料250繼續，如圖11c中所示。可使用包括圖2d中所描述的彼等之各種合適之包封材料及其形成技術以形成包封材料250。借助於實例且出於圖示目的，示出藉由使用施配噴嘴或工具1142之施配來提供包封材料250。包封材料(例如但不限於環氧樹脂)經施配以填充間隙並且在不使用模板之情況下至少覆蓋晶粒之側壁110c至110d。此使晶粒之第一表面露出。在另一實施例中，可施配包封材料使得其覆蓋晶粒之側面或側壁110c至110d以及第一表面110a兩者，如圖11c中所示。如圖所示，包封材料部分地覆蓋外部觸點170而該等外部觸點之剩餘部分自包封材料露出且伸出。 該程序以藉由包封材料250及背面保護層340執行之第二分離程序繼續，如圖11c中所示。第二分離程序採用合適之技術以形成單個封裝，合適之技術例如圖2e中所描述之技術。在執行第二分離程序之後使用如圖5d中所描述的合適之技術使具有背面保護層之經包封封裝與支撐載體530分隔開。取決於是否亦在作用表面上提供包封材料，此形成如圖11d中所示的與圖9d中所描述及示出之封裝相同的封裝22，或與圖10d中所描述的封裝相同組態之封裝24。在另一實施例中，可在執行第二分離程序之前經包封晶粒拆卸支撐載體。 圖12a至圖12e示出用於形成半導體封裝之程序1200之另一實施例。程序1200包括如圖3a至圖3f中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 參考圖12a，在與圖3b中所描述之相同的階段處理晶圓。例如，執行第一分離程序以將製備有外部觸點170之晶圓分成單個晶粒110，其具有安置在晶粒之第二表面110b上之背面保護層140。 在一項實施例中，該程序藉由提供如圖12b中所示之支撐載體530繼續。支撐載體530包括如圖5b中所描述的合適之材料。參考圖12b，使用合適之技術(例如，取放式技術)自載帶230移除單個晶粒並將晶粒置放在支撐載體530上。將晶粒置放在支撐載體之頂部表面上使得晶粒的具有背面保護層140之第二表面110b面對支撐載體之頂部表面530a。將晶粒110置放在支撐載體之頂部上並且晶粒以預定距離與彼此分隔開。預定距離(例如)應足夠寬以容納用於後續第二分離程序之包封材料及工具。可使用其他合適之技術來增大晶粒之間的分隔距離。 參考圖12c，該程序藉由在具有背面保護層140之單個晶粒110上以及在支撐載體530上提供包封材料250繼續。借助於實例且出於圖示目的，藉由使用施配噴嘴或工具1142之施配來提供包封材料250，如圖12c中所示。在一項實施例中，採用模板1240且將其安置在晶粒之第一表面110a上。模板包括支撐部件，其在晶粒之作用表面與模板之間形成距離DY，如圖12c中所示。如圖所示，模板覆蓋晶粒之第一表面並且包括露出相鄰晶粒之間的間隙之開口。包封材料250 (例如但不限於環氧樹脂)經施配以填充間隙並且至少覆蓋晶粒之側壁110c至110d。亦可使用其他合適之包封材料，例如聚矽氧基材料或模製化合物。使用例如絲網印刷等其他合適之技術提供包封材料亦可為適用的。取決於所用的包封材料之類型，可在沈積包封材料之後執行固化程序。固化程序可包括UV固化程序或任何合適之熱處理。在一項實施例中，填充相鄰晶粒之間的間隙之包封材料250包括U形頂部輪廓1152，如圖12c中所示。 該程序以藉由包封材料250執行之第二分離程序繼續，如圖12d中所示。第二分離程序採用合適之技術以形成單個封裝，合適之技術例如圖2e中所描述之技術。使經包封封裝與支撐載體530分隔開。此形成如圖12e中所示之封裝26。在另一實施例中，可在執行第二分離程序之前自晶圓格式中之經包封晶粒拆卸支撐載體。 如圖12e中所示之封裝26類似於如圖3f中所示出及描述之封裝14。例如，至少在晶粒之側壁110c至110d以及背面保護層140之側壁上形成包封材料150。然而，圖12e中所示之封裝26與圖3f中所示之封裝14之不同之處在於，包封材料150的更靠近外部觸點之部分包括實質上弧形輪廓152。儘管該封裝包括在晶粒之第二表面110b上的背面保護層140，但應理解，程序1200可經修改以包括不具有背面保護層之晶粒，例如圖2b中所示之晶粒。在此情況下，包封材料150覆蓋晶粒之側壁110c至110d並且包封材料的更靠近外部觸點之部分包括實質上弧形輪廓。 圖13a至圖13c示出了用於形成半導體封裝之程序1300之另一實施例。程序1300包括如圖2a至圖2f中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 如圖13a中所示，晶粒110處於圖2c中所描述之相同的階段。例如，執行分離程序以將製備有外部觸點170之晶圓分成單個晶粒110。藉由沿著載帶230之半徑擴展該載帶將相鄰晶粒之間的間隙及分隔距離增大至預定距離。用以增大在單個晶粒之間的間隙或分隔距離之其他合適技術亦可為適用的。在一項實施例中，預定距離(例如)應足夠寬以容納如下文將論述的將在晶粒上提供之包封材料。 該程序藉由提供包封材料繼續。在一項實施例中，可沿著晶粒之邊緣使用例如噴射或噴灑等技術提供包封材料1350。在其他實施例中，可沿著晶粒之間的間隙執行噴灑並且以相對於晶粒之某一角度藉由噴灑來塗覆包封材料。其他合適類型之技術亦可為適用的。在一個實例中，使用噴灑程序來塗覆包封材料。在此情況下，包封材料(例如但不限於環氧樹脂)貼合晶粒之側表面。在一項實施例中，由噴灑程序形成之包封材料1350包括覆蓋晶粒之側壁之豎直部分1350a，並且具有鋪展至晶粒之第一表面110a之外圍部分的第一側向延伸部分1350b，以及鋪展至相鄰晶粒之間的間隙並且安置在載帶上之第二側向延伸部分1350c，如圖13b中所示。 取決於包封材料，其後可執行固化程序。在不執行另外之分離程序之情況下自載帶230移除具有具備包封材料1350之晶粒110之單個封裝28，如圖13c中所示。如圖所示，封裝28包括包封材料1350，其具有覆蓋晶粒之側壁110c或110d的豎直部分1350a以及延伸至晶粒之第一表面110a之外圍部分的第一側向延伸部分1350b。該包封材料亦包括第二側向延伸部分1350c，其向外並遠離晶粒延伸，並且具有與晶粒之第二表面110b實質上共面之頂部表面。 圖14a至圖14e示出用於形成半導體封裝之程序1400之實施例。程序1400可包括例如圖2a至圖2f中所示之程序200中所描述的彼等程序類似之程序。為了簡明起見，可不描述或不詳細地描述具有相同參考標號之共同元件以及程序。 參考圖14a，提供晶圓210。晶圓210與圖2a中所描述之晶圓相同。例如，該晶圓經過處理直至其中在藉由晶圓基板之作用表面210a上形成的最終鈍化層(圖中未繪示)露出之接觸襯墊(圖中未繪示)上形成外部電觸點或晶粒觸點170之陣列之階段。在一項實施例中，在晶圓之第二(或被動)表面210b上形成具有初始厚度D1之包封材料1450，如圖14a中所示。在一項實施例中，厚度D1應足以形成後續覆蓋晶粒之第二表面110b以及側表面110c至110d之包封層。包封材料可包括當後續經歷處理時可流動的任何合適之介電材料。例如，包封材料1450包括可流動之聚合材料，例如模製化合物、環氧樹脂、聚矽氧材料。其他合適類型之包封材料亦可為適用的。在一項實施例中，使用各種合適之技術將例如環氧樹脂等包封物沈積在晶圓之第二表面上。可使用施配、薄膜/膠帶層壓程序、絲網印刷、旋塗或其他合適類型之技術將包封材料塗覆至晶圓之第二表面。包封材料1450 (例如)覆蓋晶圓之整個第二表面210b。 該程序藉由在支撐單元上提供在其第二表面上具有包封材料1450之晶圓210繼續。支撐單元，例如，包括載帶或分割帶230。該載帶與圖2a中所描述之載帶相同。將晶圓提供至載帶使得包封材料1450面對載帶。參考圖14b，藉由晶圓之分割槽道執行分離程序。在一項實施例中，該分離程序藉由分割槽道將具有包封材料之晶圓完全分成單個晶粒/單元。用於該分離程序之技術與圖2b中所描述之技術相同。如圖所示，單個晶粒包括第一(或作用)表面110a、第二(或非作用)表面110b、第一側壁110c及第二側壁110d以及覆蓋晶粒之第二表面之包封材料1450。 參考圖14c，該程序藉由提供支撐載體530繼續。該支撐載體與圖5b中所描述之支撐載體相同。使用合適之技術(例如，取放式技術)將在晶粒第二表面處具有包封材料1450之單個晶粒110自載帶230轉移並且置放在支撐載體530上。將晶粒置放在支撐載體之頂部表面530a上使得晶粒的具有外部觸點170之110a面對支撐載體530。將晶粒110置放在支撐載體之頂部上並且晶粒以預定距離與彼此分隔開。預定距離(例如)應足夠寬以在後續處理期間使單個晶粒彼此隔離。用以增大晶粒之間的分隔距離的其他合適之技術亦可為適用的。 在一項實施例中，在晶粒之第二表面上的包封材料1450經歷如圖14d所示之處理程序。在一項實施例中，該處理將包封材料轉換為液相。例如，控制或調整包封材料之體積使得液體包封材料之一部分流至晶粒110之側表面110c至110d。如圖所示，該處理使得液體包封材料由於表面張力及重力而覆蓋晶粒之第二表面110b以及側表面110c至110d。晶粒之間的增大之分隔距離允許包封材料流至晶粒之側表面而不使相鄰晶粒之包封材料彼此接觸。因此，不需要用以分隔經包封晶粒之分離程序。處理(例如)可包括任何合適之處理，例如加熱程序、UV輻射或其組合。取決於包封材料之類型，可執行固化程序以固化包封材料。 使用合適之技術自臨時支撐載體移除經包封封裝。如圖14e中所示，經包封封裝30包括覆蓋晶粒之第二表面110b以及側壁110c至110d兩者之包封材料1450。在一項實施例中，包封材料1450之厚度在晶粒之整個第二表面上係不均勻的。舉例來說，在晶粒之第二表面上的包封材料在晶粒之大致中心部分處包括最大厚度D2。D2 (例如)小於初始厚度D1。在第二表面上之包封材料1450可具有凸面輪廓。類似地，在晶粒之側壁上的包封材料之表面包括非平面表面輪廓。因此，在晶粒之第二表面及側壁上之包封材料可不包括平面表面，如圖14e中所示。 圖15a至圖15d示出用於形成半導體封裝之程序1500之另一實施例。程序1500包括如圖2a至圖2f以及圖14a至圖14e中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 參考圖15a，該程序類似於圖14a中所描述之程序，不同之處在於在晶圓210之第一表面210a上提供具有初始厚度D1之包封材料1450。在一項實施例中，厚度D1小於外部觸點之高度並且應足以形成後續覆蓋晶粒之第一表面110a以及側表面110c至110d之包封層。包封材料可包括當後續經歷處理時可流動的任何合適之介電材料，如圖14a中所描述。在一項實施例中，使用各種合適之技術將包封材料1450 (例如但不限於環氧樹脂)沈積在晶圓之第二表面210a上。可使用施配、薄膜/膠帶層壓程序、絲網印刷、旋塗或其他合適類型之技術將包封材料塗覆至晶圓之第一表面。 返回參考圖15a，該程序藉由在支撐單元上提供在其第一表面上具有包封材料1450之晶圓210繼續。支撐單元包括載帶或分割帶230。該載帶與圖2a中所描述之載帶相同。將晶圓提供至載帶使得晶圓之第二表面210b面對載帶。參考圖15b，藉由晶圓之分割槽道執行第一分離程序。在一項實施例中，該分離程序藉由分割槽道將具有包封材料之晶圓完全分成單個晶粒/單元。用於該分離程序之技術與圖2b中所描述之技術相同。如圖所示，單個晶粒包括第一(或作用)表面110a、第二(或非作用)表面110b、第一側壁110c及第二側壁110d以及覆蓋晶粒之第一表面之包封材料1450。 在一項實施例中，該程序藉由對在晶粒之第一表面110a上形成之包封材料執行處理而繼續。在一項實施例中，該處理將包封材料轉換為液相。例如，控制或調整包封材料之體積使得液體包封材料之一部分流至晶粒110之側表面110c至110d並且填充晶粒之間的間隙，如圖15c中所示。如圖所示，該處理使得液體包封材料覆蓋晶粒之第一表面110a以及側表面110c至110d以及間隙。取決於所用之包封材料之類型，可視情況執行固化程序以固化包封材料。 在一項實施例中，該程序以藉由包封材料1450執行之第二分離程序繼續，如圖15c中所示。第二分離程序採用合適之技術，例如圖2e中所描述之那些。在一項實施例中，第二分離程序藉由包封材料分離晶圓格式中之經包封晶粒以形成單個封裝。在第二分離程序之後使用合適之技術自載帶中移除單個封裝。如圖15d中所示，經包封封裝32包括覆蓋晶粒之第一表面以及側壁兩者之包封材料1450。在一項實施例中，包封材料之厚度在晶粒之整個第一表面上係不均勻的。舉例來說，在晶粒之第一表面上之包封材料在晶粒之大致中心部分處包括最大厚度D2。D2 (例如)小於初始厚度D1。在第一表面110a上之包封材料1450可具有凸面輪廓。在晶粒之側壁110c至110d上之包封材料1450包括實質上直式表面輪廓，如圖15d中所示。 圖16a至圖16d示出用於形成半導體封裝之程序1600之另一實施例。程序1600包括如圖2a至2f以及圖15a至15d中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 參考圖16a，在與圖15b中所描述之相同的階段處理晶圓。例如，藉由包封材料1450執行第一分離程序以將製備有外部觸點170之晶圓分成單個晶粒110。如圖所示，晶粒包括在其第一表面110a上之包封材料1450。 該程序藉由增大在單個晶粒110之間的分隔距離繼續。在一項實施例中，藉由沿著載帶230之半徑擴展該載帶將該間隙增大至預定距離。用以增大在單個晶粒之間的間隙或分隔距離之其他合適之技術亦可為適用的。例如，在其他實施例中，該程序藉由提供支撐載體530繼續，如圖16b中所示。該支撐載體與圖5b中所描述之支撐載體相同。使用合適之技術(例如，取放式技術)將在晶粒第一表面處具有包封材料1450之單個晶粒110自載帶230轉移並且置放在支撐載體530上。將晶粒置放在支撐載體之頂部表面530a上使得晶粒之110b面對支撐載體530。將晶粒110置放在支撐載體之頂部上並且晶粒以預定距離與彼此分隔開。預定距離(例如)應足夠寬以在後續處理期間使單個晶粒彼此隔離。 在晶粒之第二表面上之包封材料經歷處理程序。該處理(例如)與圖14d中所描述之處理相同。在一項實施例中，該處理將包封材料轉換為液相。例如，控制或調整包封材料之體積使得液體包封材料之一部分流至晶粒110之側表面110c至110d。如圖16c所示，該處理使得液體包封材料由於表面張力及重力而覆蓋晶粒之第一表面110a以及側表面110c至110d。晶粒之間的增大之分隔距離允許包封材料流至晶粒之側表面而不使相鄰晶粒之包封材料彼此接觸。此避免了使用另外之分離程序來形成單個封裝。 使用合適之技術自臨時載體移除經包封封裝。如圖16d中所示，經包封封裝34包括覆蓋晶粒之第一表面110a以及側壁110c至110d兩者之包封材料1450。在一項實施例中，包封材料之厚度在晶粒之整個第一表面110a上係不均勻的。舉例來說，在晶粒之第一表面上之包封材料1450在晶粒之大致中心部分處包括最大厚度D2。D2 (例如)小於初始厚度D1。在晶粒之第一表面及側壁上之包封材料可不包括平面表面，如圖16d中所示。例如，在第一表面上之包封材料之表面可具有凸面輪廓。類似地，包封材料之厚度在晶粒之整個側表面110c至110d上亦係不均勻的。 圖17a至17d示出用於形成半導體封裝之方法或程序1700之實施例。程序1700包括如圖2a至2f以及圖15a至15d中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 圖17a示出提供具有第一表面210a及第二表面210b之晶圓210。晶圓210經過處理直至如圖2a中所描述之其中在晶圓之第一表面上形成外部觸點170之陣列之階段。 在一項實施例中，該程序藉由沿著晶圓之分割槽道形成槽道或凹槽1730繼續。在一項實施例中，凹槽自晶圓之第一表面210a延伸並且部分地延伸至晶圓基板中，如圖17a中所示。可使用各種合適之技術穿過晶圓之第一表面210a形成槽道/凹槽1730。例如，可使用雷射處理形成槽道。將具有初始厚度D1之包封材料1450塗覆至晶圓之第一表面210a。在一項實施例中，厚度D1小於外部觸點之高度並且應足以形成後續覆蓋晶粒之第一表面110a以及側表面110c至110d之包封層。在一項實施例中，包封材料實質上覆蓋晶圓之整個第一表面並且部分地覆蓋外部觸點，而留下外部觸點之頂部部分露出用於外部連接。如圖所示，包封材料亦填充凹槽/槽道1730。可使用如圖15a中所描述之任何合適之技術提供包封材料1450。 在支撐單元上提供在晶圓第一表面上具有包封材料之晶圓210。支撐單元(例如)包括例如圖2a中所描述之載帶230。將晶圓置放在載帶上使得晶圓之第二表面210b面對載帶之第一表面230a，而晶圓之具有外部觸點170之陣列之第一表面210a遠離該載帶。 參考圖17b，執行第一分離程序以將晶圓分成單個晶粒110。第一分離程序可採用任何合適之技術，例如圖2b中所描述之那些。藉由晶圓之分割槽道執行第一分離程序。例如，藉由填充有包封材料之凹槽1730執行第一分離程序並且將晶圓分成單個晶粒。如圖所示，單一化晶粒包括具有階梯形輪廓1710之側壁110c至110d。包封材料1450覆蓋晶粒之第一表面110a並且部分地覆蓋晶粒之側壁110c至110d。例如，包封材料1450覆蓋第一表面110a及階梯形1710，如圖17b中所示。 在一項實施例中，該程序藉由在包封材料1450上執行處理繼續。在一項實施例中，該處理將包封材料轉換為液相。例如，控制或調整包封材料之體積使得液體包封材料之一部分流至晶粒110之側表面110c至110d並且填充晶粒之間的間隙，如圖17c中所示。如圖所示，該處理使得液體包封材料覆蓋晶粒之第一表面110a以及晶粒之具有階梯形輪廓之整個側表面110c至110d及相鄰晶粒之間的間隙。可視情況執行固化程序以固化包封材料。 在一項實施例中，該程序以藉由包封材料1450執行之第二分離程序繼續，如圖17c中所示。第二分離程序採用合適之技術，例如圖2e中所描述之那些。在一項實施例中，第二分離程序藉由包封材料分離晶圓格式中的經包封晶粒以形成單個封裝。在第二分離程序之後自載帶移除單個封裝。 如圖17d中所示，經包封封裝36包括覆蓋晶粒之第一表面以及具有階梯形輪廓之側壁兩者的包封材料1450。在一項實施例中，包封材料之厚度在晶粒之整個第一表面上係不均勻的。舉例來說，在晶粒之第一表面上之包封材料在晶粒之大致中心部分處包括最大厚度D2。D2 (例如)小於初始厚度D1，從而形成凸表面輪廓。取決於凹槽之大小，在晶粒之側壁上之包封材料亦可包括階梯形輪廓或實質上直式輪廓，如圖17d中所示。 圖18a至圖18d示出用於形成半導體封裝之方法或程序1800之實施例。程序1800包括如圖2a至圖2f中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 參考圖18a，提供晶圓210，其具有自該晶圓之第一表面210a延伸之第一類型凹槽1730。第一類型凹槽使用如圖17a中所描述的合適之技術形成。在一項實施例中，為具有初始厚度T1之晶圓210提供包封材料250，其覆蓋晶圓之第一表面210a並且填充第一類型凹槽1730。包封材料包括環氧樹脂、模製化合物、聚矽氧基材料，並且可使用各種合適之技術在晶圓之第一表面上提供，合適之技術包括如圖2d中所描述之技術。借助於實例且出於圖示目的，示出當晶圓安置在載帶230上時藉由經由施配噴嘴1142之施配技術來提供包封材料250。 在一項實施例中，藉由晶圓之分割槽道執行部分切斷。例如，藉由填充有包封材料250之凹槽執行部分切斷，如圖18b中所示。此形成自包封材料之頂部表面延伸並且具有比第一類型凹槽1730更深之深度的第二類型凹槽或槽道1732，從而在晶圓之分割槽道中形成另一個階梯形輪廓1810。可使用各種合適之技術實現部分切斷。例如，可使用雷射處理或機械切割實現部分切斷。 該程序藉由移除晶圓基板210之部分繼續。在一項實施例中，使用背磨程序移除晶圓基板之一部分，如圖18c中所示。此可藉由將如圖18b中所示之經部分處理之晶圓轉移至支撐平台1830來實現。該支撐平台(例如)係背磨膠帶。將經部分處理之晶圓置放在支撐平台上使得外部觸點170附著至支撐平台上。隨後在晶圓之露出的第二表面210b上執行背磨程序。例如，背磨程序移除晶圓基板之一部分並且將晶圓之厚度減小至T2。在一項實施例中，背磨程序繼續進行直至其到達第一類型凹槽1730之底部1730b為止。此將晶圓完全分成單個之經包封封裝，如圖18c中所示。替代地，背磨程序可移除晶圓基板之一部分並且在到達第二類型凹槽之底部1732b之前停止操作，導致具有階梯形輪廓之側壁的晶粒。其他合適之技術可被用於移除晶圓基板之部分。 由如圖18d中所示之程序1800形成的單個經包封封裝包括如圖4d中所示之封裝12或封裝40之組態。例如，如封裝12所示，包封材料150覆蓋晶粒之第一表面及側壁而留下外部觸點170之部分露出的包封層。替代地，如封裝40所示，該包封材料覆蓋該第一表面及晶粒側壁之階梯部分且部分覆蓋該等外部觸點之包封層。封裝40中之該包封材料不完全覆蓋晶粒之側壁。 圖19a至圖19d示出用於形成半導體封裝之方法或程序1900之實施例。程序1900包括如圖2a至圖2f以及圖18a至圖18d中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 參考圖19a，在與圖18a中所描述之相同的階段處理晶圓。例如，使晶圓製備有包封材料250並且在載帶230上提供該晶圓，包封材料覆蓋晶圓之第一表面210a並且填充凹槽1730。晶圓包括初始厚度T1。 該程序藉由移除晶圓基板210之部分繼續。在一項實施例中，使用背磨程序移除晶圓基板之一部分，如圖19b中所示。此可藉由將如圖19a中所示的經部分處理之晶圓轉移至支撐平台1830 (例如，背磨膠帶)來實現。將經部分處理之晶圓置放在支撐平台上使得外部觸點170附著至支撐平台上。隨後在晶圓的露出之第二表面210b上執行背磨程序。在一項實施例中，背磨程序移除晶圓基板之一部分並將晶圓之厚度減小至T2，並且在其到達凹槽1730之底部1730b之前停止操作，如圖19b中所示。替代地，背磨程序可繼續進行以移除晶圓基板之一部分直至其到達凹槽1730之1730b為止。其他合適之技術可被用於移除晶圓基板之部分。 參考圖19c，可視情況將背面保護層340塗覆至晶圓之第二表面210b。背面保護層340之材料及其形成技術與圖3a中所描述的相同。 在一項實施例中，該程序藉由執行分離程序繼續。該分離程序(例如)藉由晶圓之分割槽道執行。例如，藉由填充有包封材料250、晶圓基板及背面保護層之凹槽執行分離程序，如圖19c中所示。該分離程序採用合適之技術，例如圖2e中所描述之那些。在一項實施例中，分離程序分離經包封結構以形成單個封裝。在分離程序之後自載帶230移除單個封裝。 經包封封裝38之晶粒110 (例如)包括具有階梯形輪廓1710之側壁110c至110d，如圖19d中所示。替代地，取決於背磨程序何時停止操作，該晶粒可不具有階梯形輪廓。包封材料150不覆蓋晶粒之整個側壁110c及110d。如圖所示，包封材料覆蓋作用表面110a及側壁110c至110d之階梯形部分。 圖20a至圖20c示出用於形成半導體封裝之方法或程序2000之實施例。程序2000包括如圖2a至圖2f中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 參考圖20a，在與圖2b中所描述之相同的階段處理晶圓。例如，執行第一分離程序以將製備有外部觸點170之晶圓分成單個晶粒110。 該程序藉由提供包封材料1950繼續。(例如)在晶粒之第一表面110a及外部觸點170上提供包封材料，並且該包封材料填充相鄰晶粒之間的間隙。在一項實施例中，藉由在晶粒之第一表面上提供感光材料來提供包封材料，並且該包封材料填充晶粒之間的間隙。在一項實施例中，藉由噴灑工具1942在晶粒之第一表面上噴灑感光材料。在一項實施例中，感光材料係負性光阻材料。為了圖案化負性感光材料，可採用光微影曝光源來選擇性地露出感光材料。在一項實施例中，可在載帶之第二表面230b處提供曝光源1944，例如UV輻射源。在一項實施例中，提供曝光源以露出填充相鄰晶粒之間的間隙之感光材料之部分，如圖20a中所示。在此情況下，晶粒自身用作用於光微影製程之掩模。在一項實施例中，由於提供負性光阻材料，因此展開並移除在晶粒之第一表面上的光阻材料之非露出部分以及外部觸點。在晶粒之間的間隙中之感光材料保持如圖20b中所示。 參考圖20b，該程序藉由執行第二分離程序繼續，第二分離程序藉由安置在間隙中之包封材料1950執行。第二分離程序採用合適之技術以形成單個封裝，合適之技術例如圖2e中所描述之技術。使經包封封裝與載帶分隔開。如圖20c中所示之經包封封裝10包括與圖2f中所描述之封裝相同的組態。例如，包封材料1950覆蓋晶粒之側壁110c至110d。 圖21a至圖21e示出用於形成半導體封裝之方法或程序2100之實施例。程序2100包括如圖2a至圖2f、圖18a至圖18d以及圖20a至圖20c中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 參考圖21a，提供例如圖18a中所示的具有初始厚度T1之晶圓210。該晶圓包括自晶圓之第一表面延伸並且部分地延伸至晶圓基板中之第一類型槽道/凹槽1730。在載帶230上提供晶圓使得其第二表面210b面對載帶。在一項實施例中，在晶圓之第一表面210a及外部觸點170上提供包封材料1950並且該包封材料填充槽道1730。在一項實施例中，藉由噴灑在圖20a中所描述之感光材料提供包封材料。在一項實施例中，感光材料為光阻材料。可使用正性或負性光阻材料。 在一項實施例中，在晶圓之第一表面上提供具有所需圖案之掩模2040，如圖21b中所示。例如，該掩模包括開口，該開口露出晶粒之作用表面，具有外部觸點170但覆蓋第一類型凹槽。為了圖案化感光材料，可採用光微影曝光源來選擇性地露出感光材料。在一項實施例中，可在晶圓之第一表面上提供曝光源1944，例如UV輻射源。在一項實施例中，提供曝光源以露出覆蓋晶圓之作用表面及外部觸點的感光材料之部分，如圖21b中所示。在一項實施例中，展開並移除在晶粒之第一表面上之光阻材料之露出部分以及外部觸點。在凹槽1730中之感光材料保持如圖21b中所示。 參考圖21c，藉由填充有包封材料之凹槽執行部分切斷。使用如關於圖18b所描述之技術來執行部分切斷。此形成自包封材料之頂部表面延伸並且具有比第一類型凹槽1730深之深度的第二類型凹槽或槽道1732，從而在晶圓之分割槽道中形成另一個階梯形輪廓1810。 該程序藉由移除晶圓基板210之部分至減小之厚度而繼續。在一項實施例中，使用關於圖18c所描述之背磨程序移除晶圓基板之一部分。此可藉由將如圖21d中所示的經部分處理之晶圓轉移至支撐平台1830以執行背磨程序來實現。在一項實施例中，背磨程序移除晶圓基板之一部分並且將晶圓之厚度減小至T2。例如，背磨程序繼續進行直至其到達包封材料之底部或第一類型凹槽之底部為止。此將晶圓完全分成如圖21e中所示的單個經包封封裝，除晶粒厚度減小之外，其具有與圖20c中所示之封裝10相同的組態。 在替代實施例中，背磨程序可繼續進行直至其到達第二類型凹槽1732之底部1732b為止。在此情況下，經包封封裝之晶粒包括具有階梯形輪廓1710之側壁，並且包封材料1950覆蓋晶粒之側壁之階梯形，如圖21e中封裝41所示。 取決於是否提供正性或負性光阻，可修改如上文所描述之程序2100。因此，取決於光阻之類型，可修改掩模之圖案以覆蓋晶粒之作用表面而非如上文所描述之間隙，並且可相應地修改曝光及展開程序。 圖22a至圖22d示出用於形成半導體封裝之方法或程序2200之實施例。程序2200包括如圖2a至圖2f中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 參考圖22a，提供例如圖2a中所示的晶圓之晶圓210。在一項實施例中，在晶圓之第一表面210a上提供第一包封材料/層250並且該第一包封材料部分地覆蓋外部觸點170之陣列。第一包封材料250包括各種合適之包封材料，例如但不限於環氧樹脂、模製化合物、聚矽氧基材料，並且可使用合適之技術形成，包括圖2d中所描述之技術。第一包封材料包括小於外部觸點170之高度的厚度D1。在載帶230上提供晶圓。 在一項實施例中，該程序藉由沿著晶圓之分割槽道形成槽道或凹槽1730繼續。在一項實施例中，凹槽自包封材料之頂部表面延伸並且部分地延伸至晶圓基板中，如圖22b中所示。可使用各種合適之技術形成凹槽。例如，可使用例如鋼鋸條等機械切割、電漿蝕刻、雷射處理、化學蝕刻或其組合形成凹槽。在一項實施例中，凹槽可延伸至晶圓厚度之大約一半。用於凹槽的其他合適之深度尺寸亦可為適用的。由於晶圓之第一表面受第一包封材料250保護，因此防止了在凹槽形成期間晶圓之例如低k材料等感光層受機械損壞。 在一項實施例中，該程序藉由提供第二包封材料/層2180繼續。在一項實施例中，在第一包封材料上提供第二包封材料，並且該第二包封材料填充凹槽1730，如圖22c中所示。使用各種合適之技術(包括如圖2d中所描述之技術)在第一包封材料上提供第二包封材料並且該第二包封材料填充凹槽。 第二包封材料2180包括任何合適之厚度尺寸使得第一及第二包封材料之總厚度小於外部觸點170之高度。在一項實施例中，第二包封材料包括與第一包封材料相同的材料。在其他實施例中，第二包封材料可不同於第一包封材料。 該程序以藉由第二包封材料執行之分離程序繼續，該第二包封材料填充凹槽1730，如圖22c中所示。該分離程序採用合適之技術以形成單個封裝，合適之技術例如圖2e中所描述之那些。使經包封封裝與載帶230分隔開。 由上文所描述之程序2200形成的經包封封裝42包括晶粒110，其具有具備階梯形輪廓1710之側壁110c至110d，如圖22d中所示。在一項實施例中，該程序2200形成包封封裝，該包封封裝具有包括第一包封材料150/層及第二包封材料/層180之包封材料。如圖所示，第一包封材料150覆蓋晶粒之第一表面110a，而第二包封材料180覆蓋第一包封材料以及晶粒之側壁110c至110d的一部分。例如，第二包封材料覆蓋第一包封材料以及晶粒之側壁之階梯形。 圖23a至圖23e示出用於形成半導體封裝之方法或程序2300之實施例。程序2300包括如圖2a至圖2f、圖18a至圖18d以及圖22a至圖22d中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 參考圖23a，具有初始厚度T1之晶圓210經過處理直至類似於圖22b中所描述之階段，不同之處在於，凹槽2330經形成超過晶圓210厚度之一半。例如，凹槽包括距晶圓之第一表面超過30 µm的深度。用於凹槽之其他合適深度尺寸亦可為適用的。用於形成第一包封材料及凹槽之技術與圖22b中所描述的相同。 在一項實施例中，該程序藉由提供第二包封材料/層2180繼續。在一項實施例中，在第一包封材料/層150上提供第二包封材料，並且該第二包封材料填充凹槽2230，如圖23b中所示。使用如圖22c中所描述的各種合適之技術在第一包封材料上提供第二包封材料並且該第二包封材料填充凹槽。第二包封材料2180包括任何合適之厚度尺寸使得第一及第二包封材料之總厚度小於外部觸點170的高度。第二包封材料(例如)可或可不包括與第一包封材料相同的材料。 該程序藉由移除晶圓基板210之部分至減小之厚度而繼續。在一項實施例中，使用關於圖18c所描述之背磨程序移除晶圓基板之一部分。此可藉由將如圖23b中所示的經部分處理之晶圓轉移至支撐平台1830以執行背磨程序來實現。在一項實施例中，背磨程序移除晶圓基板之一部分並且將晶圓之厚度減小至T2。例如，背磨程序繼續進行直至其到達或露出填充凹槽2330之第二包封材料2180之底部為止，如圖23c中所示。其他合適之技術可被用於移除晶圓基板之部分。 該程序藉由將具有減小之厚度的經包封晶圓自背磨膠帶移至載帶230而繼續，如圖23d中所示。在一項實施例中，採用例如圖2e中所描述之分離程序的分離程序來將經包封晶圓分成單個封裝。藉由例如填充凹槽2330之第二包封材料2180執行單一化程序。使經包封封裝與載帶230分隔開。 由程序2300形成之經包封封裝可包括如圖23e中所示之各種組態。經包封封裝包括具有第一包封材料/層150及第二包封材料/層180之包封材料。在一項實施例中，第一包封材料150覆蓋晶粒之第一表面，而第二包封材料180覆蓋第一包封材料150以及晶粒之整個側壁110c至110d，如封裝44中所示。 在另一實施例中，可修改程序2300使得背磨程序移除晶圓基板之一部分並減小晶圓之厚度。然而，背磨程序在到達填充凹槽2330之第二包封材料的底部之前停止。隨後如圖23d中所描述地執行分離程序，其將經包封結構分成單個封裝。在此情況下，分離程序形成例如圖23e中所示的經包封封裝42。如圖所示，經包封封裝42包括具有具備階梯形輪廓之側壁的晶粒。第二包封材料180覆蓋第一包封材料150以及晶粒之側壁之階梯形，如圖23e中所示。 圖24a至圖24f示出用於形成半導體封裝之方法或程序2400之實施例。程序2400包括如圖2a至圖2f、圖19a至圖19d以及圖22a至圖22d中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 參考圖24a，在與圖19a中所描述之相同的階段處理具有初始厚度T1之晶圓。例如，晶圓製備有第一包封材料250，其覆蓋晶圓之第一表面210a並填充凹槽1730。晶圓包括初始厚度T1並且在載帶230上提供。 該程序藉由移除晶圓基板210之部分繼續。在一項實施例中，使用背磨程序移除晶圓基板之一部分，如圖24b中所示。此可藉由將如圖24a中所示的經部分處理之晶圓轉移至支撐平台1830 (例如，背磨膠帶)來實現。將經部分處理之晶圓置放在支撐平台上使得外部觸點170附著至支撐平台上。隨後在晶圓的露出之第二表面210b上執行背磨程序。例如，背磨程序移除晶圓基板之一部分並將晶圓之厚度減小至T2，並且背磨程序繼續進行，直至其到達或露出第一包封材料250之底部表面為止。 將具有減小厚度的經部分處理之晶圓自支撐平台1830移除並且轉移至載帶230。將經部分處理之晶圓置放在載帶上使得晶粒之第二表面110b 面對載帶。如圖24c中所示，執行第一分離程序以將經部分處理之晶圓分成單個經包封封裝。在一項實施例中，藉由填充凹槽1730之第一包封材料執行第一分離程序。如圖所示，單一化封裝包括第一包封材料/層150，其覆蓋晶粒之第一表面110a以及側壁110c至110d。在一項實施例中，第一包封材料包括在晶粒之第一表面110a上的第一厚度H1以及在晶粒之側壁110c至110d上的第二厚度H2。H1 (例如)為約15 µm至20 µm，且H2 (例如)為約12 µm至18 µm。其他合適厚度尺寸亦可為適用的。 該程序繼續增大在經包封晶粒之間的間隙或分隔距離。在一項實施例中，可使用取放式技術將具有第一包封材料150之經包封晶粒自載帶移除並轉移至支撐載體530。以預定分隔距離將經包封晶粒置放在支撐載體上，如圖24d中所示。預定距離(例如)應足夠寬以容納用於後續第二分離之第二包封材料及工具。用以增大在單個晶粒之間的間隙或分隔距離之其他合適技術亦可為適用的。 在一項實施例中，該程序藉由提供第二包封材料/層2180繼續。在一項實施例中，在第一包封材料150上提供第二包封材料，並且該第二包封材料填充在經包封晶粒之間的間隙，如圖24e中所示。使用例如圖22c中所描述之技術的各種合適技術在第一包封材料上提供第二包封材料並且該第二包封材料填充間隙。第二包封材料(例如)可或可不包括與第一包封材料相同的材料。 該程序以藉由填充間隙之第二包封材料執行的第二分離程序繼續，如圖24e中所示。第二分離程序採用合適之技術以形成單個封裝，合適之技術例如圖2e中所描述之技術。在第二分離程序之後使經包封封裝與支撐載體530分隔開。在其他實施例中，可在執行第二分離程序之前移除支撐載體。 由程序2400形成之經包封封裝46在圖24f中示出。在一項實施例中，經包封封裝包括具有第一包封材料/層150及第二包封材料/層180之包封材料。如圖所示，第一包封材料150覆蓋晶粒之第一表面以及側壁110c至110d，而第二包封材料180覆蓋第一包封材料150。第二包封材料180包括任何合適之厚度尺寸，使得在晶粒之第一表面上的第一及第二包封材料之總厚度小於外部觸點170之高度。例如，第二包封材料包括厚度H3。H3 (例如)為約80 µm至120 µm。其他合適之厚度尺寸亦可為適用的。 圖25a至圖25d示出形成半導體封裝之方法或程序2500之實施例。程序2500包括如圖2a至圖2f、圖18a至圖18d以及圖24a至圖24f中所描述之類似程序。為了簡明起見，下文之描述將主要關注此等程序之間的差別並且可不詳細地描述具有相同參考標號之元件。 參考圖25a，類似於圖18b中所描述對晶圓進行處理。例如，單一化晶粒包括具有階梯形輪廓1710之側壁110c至110d。包封材料150覆蓋晶粒之第一表面110a並且部分地覆蓋晶粒之側壁110c至110d之階梯形。然而，程序2400之不同之處在於，包括完全切斷之分離程序係藉由晶圓之分割槽道來執行。此將晶圓完全分成單個晶粒。可使用例如雷射處理、電漿蝕刻或機械切割等各種合適之技術來實現完全切斷。 該程序繼續增大在晶粒之間的間隙或分隔距離。在一項實施例中，可使用取放式技術將具有第一包封材料150之經包封晶粒自載帶移除並轉移至支撐載體530。以預定分隔距離將經包封晶粒置放在支撐載體上，如圖25b中所示。用以增大在單個晶粒之間的間隙或分隔距離之其他合適技術亦可為適用的。 在一項實施例中，該程序藉由提供第二包封材料/層2180繼續。在一項實施例中，在第一包封材料上提供第二包封材料，並且該第二包封材料填充在經包封晶粒之間的間隙，如圖25c中所示。用於形成第二包封材料之材料及技術與先前所描述相同。 該程序以藉由填充間隙之第二包封材料執行之第二分離程序繼續，如圖25c中所示。第二分離程序採用例如圖2e中所描述之技術的合適技術來形成單個封裝，並且如圖24e中所描述之進行處理。 由程序2500形成之經包封封裝48在圖25d中示出。在一項實施例中，經包封封裝包括具有第一包封材料/層150及第二包封材料/層180之包封材料。如圖所示，第一包封材料150覆蓋晶粒之第一表面以及側壁110c至110d之階梯形，而第二包封材料180覆蓋第一包封材料150以及晶粒的露出之側壁110c至110d。第二包封材料180包括任何合適之厚度尺寸，使得在晶粒之第一表面上的第一及第二包封材料之總厚度小於外部觸點170之高度。例如，第二包封材料包括如圖24f中所描述之厚度H3。 如所描述，可使用各種合適之技術提供包封材料。在一項實施例中，可使用薄膜輔助模製技術提供包封材料250及2180。如下文圖26a至圖26b以及圖27a至圖27c中將描述之薄膜輔助模製技術適合用於如上文所描述之程序200、300、500、600、700、800、900、1000、1100、1800、1900、2200、2300、2400以及2500。 圖26a至圖26b示出薄膜輔助模製技術之實施例。如圖26a中所示，如圖26a中所示地提供第一(或頂部)模具2630a及第二(或底部)模具2630b。出於圖示目的，示出第二模具(例如)包括具有適合於容納晶圓210之大小的凹穴2640。為簡單起見，示出晶圓210包括平面表面210a。然而，應理解，晶圓210亦可包括如上文所描述之凹槽1730。此外，應理解，可修改第二模具以容納多個晶粒。 如圖26a中所示，第一模具包括平面表面及薄膜2660，例如離型薄膜，該薄膜抵靠著第一模具2630a之平面表面置放。如圖所示，以使得晶圓之第二表面210b接觸凹穴之底部而使外部觸點170的晶圓之第一表面210a露出之方式將晶圓210置放至第二模具之凹穴2640中。 第一及第二模具當組裝時使得薄膜經置放以接近並接觸外部觸點170之一部分。在一項實施例中，部分外部觸點由薄膜包圍，而在薄膜之底部表面2660b與晶圓之第一表面210a之間界定一間隙或空間，如圖26b中所示。包封材料250或2180，例如但不限於環氧樹脂基模製化合物，自晶圓之一側施配至模具組合件中，從而完全地填充該空間。所施配之包封材料具有大約20 Pa.s至500 Pa.s之黏度。其他合適之黏度範圍亦可為適用的。在模製之後，將經包封晶圓或晶粒自第二模具移除。此(例如)形成例如圖22a中所示的覆蓋晶圓之整個第一表面210a之包封材料250。該包封材料亦部分地覆蓋外部觸點而留下外部觸點之頂部部分露出用於外部連接。 在另一實施例中，使用施配及如圖27a至圖27c中所示之薄膜輔助模製技術之組合在晶圓之第一表面210a上提供包封材料250/2180，例如環氧樹脂基模製化合物。如圖27a至圖27c中所示之薄膜輔助模製技術類似於圖26a至圖26b中所描述之技術。因而，可不描述或不詳細地描述具有相同參考標號之共同元件。 如圖27a中所示，以使得晶圓之第二表面210b接觸凹穴之底部而使外部觸點170的晶圓之第一表面210a露出之方式將晶圓210置放至第二模具之凹穴2640中。在一項實施例中，藉由在晶圓之大致中心部分處置放之施配噴嘴或工具1142提供包封材料，例如但不限於環氧樹脂基模製化合物。 該程序藉由將第一模具2630a及第二模具2630b組裝在一起而繼續，如圖27b中所示。此使得薄膜經置放以接近並接觸外部觸點170之一部分。在一項實施例中，部分外部觸點由薄膜包圍，而在薄膜之底部表面2660b與晶圓之第一表面210a之間界定一間隙或空間，如圖27b中所示。在晶圓之第一表面上提供的包封材料當其由第一模具按壓時自晶圓之第一表面之中心部分212c移動至外圍部分212p。如圖所示，包封材料250/2180實質上覆蓋晶圓之第一或作用表面。在模製之後，將經包封晶圓自第二模具移除。 在一些其他實施例中，取決於其狀態，例如環氧樹脂基材料等包封材料可施配或沈積在晶圓之作用表面上。包封材料可呈液體形式或呈晶狀顆粒形式來提供。亦可選擇加熱第二模具以便確保包封材料可經塗覆以覆蓋實質上晶圓的除凸緣部分218外之整個第一表面，其中鋸切痕或分割槽道及/或獨特圖案露出，此等部分用作對齊標記215，如圖27c中所示。 可在不脫離本發明之精神或本質特徵的情況下，以其他特定形式實施本發明。因此，前述實施例在所有態樣中應視為示意性而非限制本文所描述之本發明。
10‧‧‧半導體封裝 12‧‧‧封裝 14‧‧‧封裝 16‧‧‧封裝 18‧‧‧封裝 20‧‧‧封裝 22‧‧‧封裝 24‧‧‧封裝 26‧‧‧封裝 28‧‧‧封裝 30‧‧‧封裝 32‧‧‧封裝 34‧‧‧封裝 36‧‧‧封裝 38‧‧‧封裝 40‧‧‧封裝 41‧‧‧封裝 42‧‧‧封裝 44‧‧‧封裝 46‧‧‧封裝 48‧‧‧封裝 110‧‧‧晶粒 110a‧‧‧第一主表面/作用表面/第一表面 110b‧‧‧第二主表面/第二表面 110c‧‧‧晶粒之側壁 110d‧‧‧晶粒之側壁 140‧‧‧背面保護層 150‧‧‧包封材料 170‧‧‧電觸點 180‧‧‧第二包封層 200‧‧‧形成半導體封裝之方法或程序 210‧‧‧晶圓 210a‧‧‧第一表面 210b‧‧‧第二表面 212c‧‧‧中心部分 212p‧‧‧外圍部分 215‧‧‧對齊標記 218‧‧‧凸緣部分 230‧‧‧載帶或分割帶 230a‧‧‧頂部主表面/頂部表面 230b‧‧‧底部主表面/第二表面 232‧‧‧環圈或框架 250‧‧‧包封材料 300‧‧‧形成半導體封裝之程序 340‧‧‧背面保護層 400‧‧‧形成半導體封裝之程序 430‧‧‧支撐結構 432‧‧‧外圍部分 434‧‧‧中心部分 440‧‧‧凹口或凹穴 500‧‧‧形成半導體封裝之程序 530‧‧‧支撐載體 530a‧‧‧頂部表面 530b‧‧‧底部表面 532‧‧‧黏合層 600‧‧‧形成半導體封裝之程序 632‧‧‧黏合劑 700‧‧‧形成半導體封裝之程序 730‧‧‧第二載帶或分割帶 730a‧‧‧第一表面 732‧‧‧第二環圈或框架 800‧‧‧形成半導體封裝之程序 900‧‧‧形成半導體封裝之程序 942‧‧‧磨具 1000‧‧‧形成半導體封裝之程序 1100‧‧‧形成半導體封裝之程序 1142‧‧‧施配噴嘴或工具 1152‧‧‧U形頂部輪廓 1200‧‧‧形成半導體封裝之程序 1300‧‧‧形成半導體封裝之程序 1350‧‧‧包封材料 1350a‧‧‧豎直部分 1350b‧‧‧第一側向延伸部分 1350c‧‧‧第二側向延伸部分 1400‧‧‧形成半導體封裝之程序 1450‧‧‧包封材料 1500‧‧‧形成半導體封裝之程序 1600‧‧‧形成半導體封裝之程序 1700‧‧‧形成半導體封裝之程序 1710‧‧‧階梯形輪廓 1730‧‧‧槽道/凹槽 1730b‧‧‧第一類型凹槽之底部 1732‧‧‧第二類型凹槽或槽道 1732b‧‧‧第二類型凹槽之底部 1800‧‧‧形成半導體封裝之程序 1810‧‧‧階梯形輪廓 1830‧‧‧支撐平台 1900‧‧‧形成半導體封裝之程序 1942‧‧‧噴灑工具 1944‧‧‧曝光源 1950‧‧‧包封材料 2000‧‧‧形成半導體封裝之程序 2100‧‧‧形成半導體封裝之程序 2180‧‧‧第二包封材料/層 2200‧‧‧形成半導體封裝之程序 2300‧‧‧形成半導體封裝之程序 2330‧‧‧凹槽 2400‧‧‧形成半導體封裝之程序 2500‧‧‧形成半導體封裝之程序 2630a‧‧‧第一(或頂部)模具 2630b‧‧‧第二(或底部)模具 2640‧‧‧凹穴 2660‧‧‧平面表面及薄膜 2660b‧‧‧薄膜之底部表面
在圖式中，相同的參考標號通常在不同視圖中始終指代相同的部分。並且，圖式未必係按比例繪製，實際上重點一般放在說明本發明之原理上。在以下描述中，參考以下圖式描述本發明之各種實施例，在以下圖式中： 圖1a至圖1u示出半導體封裝之各種實施例；且 圖2a至圖2f、圖3a至圖3f、圖4a至圖4d、圖5a至圖5e、圖6a至圖6d、圖7a至圖7d、圖8a至圖8c、圖9a至圖9d、圖10a至圖10d、圖11a至圖11d、圖12a至圖12e、圖13a至圖13c、圖14a至圖14e、圖15a至圖15d、圖16a至圖16d、圖17a至圖17d、圖18a至圖18d、圖19a至圖19d、圖20a至圖20c、圖21a至圖21e、圖22a至圖22d、圖23a至圖23e、圖24a至圖24f以及圖25a至圖25d示出用於形成半導體封裝之程序之各種實施例； 圖26a至圖26b示出薄膜輔助模製程序之實施例；且 圖27a至圖27b示出薄膜輔助模製程序之另一實施例，而圖27c示出具有在其上形成之包封層的晶圓基板之頂視圖。
10‧‧‧半導體封裝
12‧‧‧封裝
110‧‧‧晶粒
110a‧‧‧第一主表面/作用表面/第一表面
110b‧‧‧第二主表面/第二表面
110c‧‧‧晶粒之側壁
110d‧‧‧晶粒之側壁
150‧‧‧包封材料
170‧‧‧電觸點
200‧‧‧形成半導體封裝之方法或程序
210‧‧‧晶圓
210a‧‧‧第一表面
210b‧‧‧第二表面
230‧‧‧載帶或分割帶
230a‧‧‧頂部主表面/頂部表面
230b‧‧‧底部主表面/第二表面
232‧‧‧環圈或框架
250‧‧‧包封材料

Claims (18)

  1. 一種半導體封裝，其包括：一半導體晶粒，其中該晶粒包括第一及第二主表面與第一及第二側壁及設置於該晶粒之該第一主表面上之複數個外部電觸點；一包封材料，其中該晶粒之該第一及第二側壁包含豎直(vertical)側壁輪廓，且該包封材料完全覆蓋該晶粒之該第一及第二側壁；且其中該包封材料包括多個豎直部分與第一及第二側向延伸部分，其中該等豎直部分完全覆蓋該晶粒之該第一及第二側壁，該等第一側向延伸部分在該晶粒之該第一主表面之外圍部分(peripheral portions)上方延伸，且該等第二側向延伸部分延伸遠離該晶粒，其中該等第二側向延伸部分包含一頂部表面，該頂部表面實質上與該晶粒之該第二主表面共面(coplanar)。
  2. 一種半導體封裝，其包括：一半導體晶粒，其中該晶粒包括第一及第二主表面與第一及第二側壁及設置於該晶粒之該第一主表面上之複數個外部電觸點，其中該晶粒之該第一及第二側壁之各者包含一階梯形輪廓(step profile)；一第一包封層，其覆蓋該晶粒之該第一主表面；及一第二包封層，其覆蓋該第一包封層並曝露(expose)該晶粒之該第一及第二側壁之一部分。
  3. 如請求項2之半導體封裝，其中：該第一及第二包封層係分離的且不同的層；且該晶粒之該第一及第二側壁之該階梯形輪廓係由一第一及一第二側壁部分所界定，其中該第二側壁部分相對於該第一側壁部分側向地延伸，且該第一側壁部分鄰近於該晶粒之該第一主表面。
  4. 如請求項3之半導體封裝，其中該第二包封層覆蓋該第一側壁部分而未覆蓋該晶粒之該第一及第二側壁之該第二側壁部分。
  5. 如請求項3之半導體封裝，其中該第一包封層延伸以覆蓋該第一側壁部分，且該第二包封層延伸超過該第一包封層以覆蓋該晶粒之該第一及第二側壁之該第二側壁部分。
  6. 一種半導體封裝，其包括：一半導體晶粒，其中該晶粒包括第一及第二主表面與第一及第二側壁及設置於該晶粒之該第一主表面上之複數個外部電觸點，其中該晶粒之該第一及第二側壁之各者包含一第一及一第二側壁部分，且該第二側壁部分相對於該第一側壁部分側向地延伸以界定該第一及第二側壁之一階梯形輪廓；及一包封層，其中該包封層直接接觸且覆蓋該第一側壁部分而未覆蓋該晶粒之該第一及第二側壁之該第二側壁部分。
  7. 如請求項6之半導體封裝，其中該包封層額外地與該晶粒之該第一主表面重疊。
  8. 如請求項7之半導體封裝，其中該包封層直接接觸且覆蓋該晶粒之該第一主表面。
  9. 如請求項6之半導體封裝，其中該包封層係一第一包封層，且該半導體封裝額外地包括一第二包封層，其中該第二包封層與該第一包封層分離且不同於該第一包封層。
  10. 如請求項9之半導體封裝，其中該第一包封層額外地延伸在該晶粒之該第一主表面上方且覆蓋該晶粒之該第一主表面。
  11. 如請求項10之半導體封裝，其中該第二包封層設置於該第一包封層上方且覆蓋該第一包封層，其中該第二包封層延伸超過該第一包封層以覆蓋該晶粒之該第一及第二側壁之該第二側壁部分。
  12. 如請求項9之半導體封裝，其中該第二包封層設置於該晶粒之該第一主表面上且覆蓋該晶粒之該第一主表面。
  13. 如請求項12之半導體封裝，其中該第一包封層延伸在該第二包封層上方且覆蓋該第二包封層。
  14. 如請求項6之半導體封裝，其中該包封層並未覆蓋該晶粒之該第一主表面。
  15. 如請求項6之半導體封裝，其中該晶粒之該第二主表面係曝露出來的。
  16. 如請求項15之半導體封裝，其中該包封層延伸以覆蓋該晶粒之該第一主表面。
  17. 如請求項6之半導體封裝，其中該晶粒之該第一及第二側壁之該第二側壁部分不具有(devoid of)包封材料。
  18. 如請求項6之半導體封裝，其中該包封材料並未接觸該晶粒之該等外部電觸點。
TW108120293A 2014-06-08 2015-06-08 半導體封裝及封裝半導體裝置之方法 TWI697959B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201462009309P 2014-06-08 2014-06-08
US62/009,309 2014-06-08
US201462037128P 2014-08-14 2014-08-14
US62/037,128 2014-08-14
US201462081541P 2014-11-18 2014-11-18
US62/081,541 2014-11-18
US14/731,484 US9508623B2 (en) 2014-06-08 2015-06-05 Semiconductor packages and methods of packaging semiconductor devices
US14/731,484 2015-06-05

Publications (2)

Publication Number Publication Date
TW201935566A TW201935566A (zh) 2019-09-01
TWI697959B true TWI697959B (zh) 2020-07-01

Family

ID=54770179

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104118529A TWI677027B (zh) 2014-06-08 2015-06-08 半導體封裝及封裝半導體裝置之方法
TW108120293A TWI697959B (zh) 2014-06-08 2015-06-08 半導體封裝及封裝半導體裝置之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104118529A TWI677027B (zh) 2014-06-08 2015-06-08 半導體封裝及封裝半導體裝置之方法

Country Status (4)

Country Link
US (3) US9508623B2 (zh)
CN (2) CN105304509B (zh)
SG (1) SG10201504476WA (zh)
TW (2) TWI677027B (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI566339B (zh) * 2014-11-11 2017-01-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI575676B (zh) * 2014-11-17 2017-03-21 矽品精密工業股份有限公司 電子封裝結構及其製法
US9484227B1 (en) * 2015-06-22 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing in wafer level package
US10276541B2 (en) 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
JP2017054888A (ja) * 2015-09-08 2017-03-16 株式会社ディスコ ウエーハの加工方法
US10319639B2 (en) * 2017-08-17 2019-06-11 Semiconductor Components Industries, Llc Thin semiconductor package and related methods
KR20180118656A (ko) 2016-03-01 2018-10-31 인피니언 테크놀로지스 아게 복합 웨이퍼, 반도체 디바이스, 전자 컴포넌트 및 반도체 디바이스의 제조 방법
JP2017162876A (ja) * 2016-03-07 2017-09-14 株式会社ジェイデバイス 半導体パッケージの製造方法
US9806034B1 (en) * 2016-06-16 2017-10-31 Nexperia B.V. Semiconductor device with protected sidewalls and methods of manufacturing thereof
CN106098625B (zh) * 2016-08-08 2023-05-02 华天科技（昆山）电子有限公司 等离子划片的芯片包封结构及制作方法
US11527454B2 (en) 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10153222B2 (en) 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10529671B2 (en) * 2016-12-13 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US11605662B2 (en) * 2017-01-11 2023-03-14 Sony Semiconductor Solutions Corporation Imaging element, imaging device, electronic device, and method of manufacturing imaging element
JP6777815B2 (ja) * 2017-05-10 2020-10-28 三井化学株式会社 半導体装置の製造方法および半導体装置の中間体
US10453711B2 (en) * 2017-05-31 2019-10-22 Facebook Technologies, Llc Fluidic pick-up head for small semiconductor devices
CN107195554A (zh) * 2017-06-28 2017-09-22 华进半导体封装先导技术研发中心有限公司 一种晶圆封装方法
US11121050B2 (en) * 2017-06-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of a semiconductor device
DE102018106434B4 (de) * 2017-06-30 2023-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Bauelement und Verfahren zu dessen Herstellung
US10522440B2 (en) * 2017-11-07 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
WO2019103676A1 (en) * 2017-11-24 2019-05-31 Fingerprint Cards Ab Ultra-thin fingerprint sensor component and manufacturing method
SE1751447A1 (en) 2017-11-24 2019-05-25 Fingerprint Cards Ab Cost-efficient fingerprint sensor component and manufacturing method
US11355548B2 (en) 2017-12-20 2022-06-07 Lumileds Llc Monolithic segmented LED array architecture
KR20200112851A (ko) * 2017-12-22 2020-10-05 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 나노스케일 정렬된 삼차원 적층 집적 회로
CN111868920A (zh) * 2018-03-15 2020-10-30 应用材料公司 用于半导体器件封装制造工艺的平坦化
CN110556345B (zh) * 2018-05-31 2020-12-15 浙江清华柔性电子技术研究院 柔性器件的制作方法
TWI713880B (zh) * 2018-08-17 2020-12-21 美屬薩摩亞商茂邦電子有限公司 具有六面式保護層之晶片封裝結構及其製造方法
US11450606B2 (en) 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same
US20200312732A1 (en) 2018-09-14 2020-10-01 Mediatek Inc. Chip scale package structure and method of forming the same
US10629559B2 (en) * 2018-09-19 2020-04-21 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
FR3087936B1 (fr) * 2018-10-24 2022-07-15 Aledia Dispositif electronique
CN111370328B (zh) * 2018-12-26 2022-05-10 中芯集成电路（宁波）有限公司 晶圆级封装方法
CN111370330B (zh) * 2018-12-26 2022-05-10 中芯集成电路（宁波）有限公司 晶圆级封装方法
CN111370335B (zh) * 2018-12-26 2022-03-15 中芯集成电路（宁波）有限公司 晶圆级***封装方法
CN111370334B (zh) * 2018-12-26 2022-07-08 中芯集成电路（宁波）有限公司 3d封装方法
FR3093861B1 (fr) * 2019-03-12 2021-09-17 Commissariat Energie Atomique Procédé d’enrobage de puces
CN110648930A (zh) * 2019-03-26 2020-01-03 Pep创新私人有限公司 封装方法、面板组件、晶圆封装体以及芯片封装体
JP7319134B2 (ja) * 2019-08-01 2023-08-01 リンテック株式会社 半導体素子の製造方法
CN112447532B (zh) * 2019-08-29 2022-08-19 珠海格力电器股份有限公司 一种封装方法
TWI718801B (zh) * 2019-12-06 2021-02-11 矽品精密工業股份有限公司 電子封裝件之製法
CN114930503A (zh) * 2019-12-27 2022-08-19 琳得科株式会社 套件及半导体芯片的制造方法
JPWO2021132678A1 (zh) * 2019-12-27 2021-07-01
US11289431B2 (en) * 2019-12-27 2022-03-29 Intel Corporation Electrostatic discharge protection in integrated circuits using materials with optically controlled electrical conductivity
US11784092B2 (en) * 2020-02-27 2023-10-10 Micron Technology, Inc. Disposing protective cover film and underfill layer over singulated integrated circuit dice for protection during integrated circuit processing
US11949053B2 (en) 2020-12-14 2024-04-02 Lumileds Llc Stencil printing flux for attaching light emitting diodes
WO2022138946A1 (ja) * 2020-12-25 2022-06-30 リンテック株式会社 半導体チップの製造方法
CN113471160A (zh) * 2021-06-29 2021-10-01 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN116598199B (zh) * 2022-12-26 2023-12-05 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 一种正装封装芯片的背面减薄方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050148160A1 (en) * 2002-03-06 2005-07-07 Farnworth Warren M. Encapsulated semiconductor components and methods of fabrication
US20140091482A1 (en) * 2012-10-02 2014-04-03 Stats Chippac, Ltd. Semiconductor Device and Method of Depositing Encapsulant Along Sides and Surface Edge of Semiconductor Die in Embedded WLCSP
US20140091458A1 (en) * 2012-10-01 2014-04-03 Nxp B.V. Encapsulated wafer-level chip scale (wlscp) pedestal packaging

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
EP0840369A4 (en) * 1995-06-30 2001-12-19 Toshiba Kk ELECTRONIC COMPONENT AND ITS MANUFACTURING METHOD
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JP3516592B2 (ja) 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US6043109A (en) * 1999-02-09 2000-03-28 United Microelectronics Corp. Method of fabricating wafer-level package
US6245598B1 (en) * 1999-05-06 2001-06-12 Vanguard International Semiconductor Corporation Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US6338980B1 (en) 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6326698B1 (en) * 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
US6468832B1 (en) * 2000-07-19 2002-10-22 National Semiconductor Corporation Method to encapsulate bumped integrated circuit to create chip scale package
JP2002270721A (ja) * 2001-03-12 2002-09-20 Fujitsu Ltd 半導体装置及びその製造方法
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
TWI246761B (en) * 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
US7417305B2 (en) * 2004-08-26 2008-08-26 Micron Technology, Inc. Electronic devices at the wafer level having front side and edge protection material and systems including the devices
KR100738730B1 (ko) * 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
US7939916B2 (en) 2007-01-25 2011-05-10 Analog Devices, Inc. Wafer level CSP packaging concept
US7727875B2 (en) 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
KR100887479B1 (ko) * 2007-10-09 2009-03-10 주식회사 네패스 내균열성 반도체 패키지 및 그 제조 방법
CN101629705B (zh) * 2008-07-14 2011-05-18 展晶科技(深圳)有限公司 发光二极管元件的封装结构及其制造方法
CN101656248A (zh) * 2008-08-19 2010-02-24 南茂科技股份有限公司 具有凹槽的基板的芯片堆叠封装结构及其封装方法
CN102543767B (zh) 2010-12-07 2015-04-08 万国半导体(开曼)股份有限公司 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
CN102832295A (zh) * 2011-06-14 2012-12-19 展晶科技(深圳)有限公司 发光二极管封装结构的制造方法
US8828848B2 (en) * 2011-12-16 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Die structure and method of fabrication thereof
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US8778735B1 (en) * 2013-06-29 2014-07-15 Alpha & Omega Semiconductor, Inc. Packaging method of molded wafer level chip scale package (WLCSP)
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050148160A1 (en) * 2002-03-06 2005-07-07 Farnworth Warren M. Encapsulated semiconductor components and methods of fabrication
US20140091458A1 (en) * 2012-10-01 2014-04-03 Nxp B.V. Encapsulated wafer-level chip scale (wlscp) pedestal packaging
US20140091482A1 (en) * 2012-10-02 2014-04-03 Stats Chippac, Ltd. Semiconductor Device and Method of Depositing Encapsulant Along Sides and Surface Edge of Semiconductor Die in Embedded WLCSP

Also Published As

Publication number Publication date
US20170077007A1 (en) 2017-03-16
US9978658B2 (en) 2018-05-22
CN110085525A (zh) 2019-08-02
TW201935566A (zh) 2019-09-01
CN105304509A (zh) 2016-02-03
US20150357256A1 (en) 2015-12-10
SG10201504476WA (en) 2016-01-28
US10354934B2 (en) 2019-07-16
CN105304509B (zh) 2019-06-07
TWI677027B (zh) 2019-11-11
US9508623B2 (en) 2016-11-29
US20180240726A1 (en) 2018-08-23
TW201608636A (zh) 2016-03-01

Similar Documents

Publication Publication Date Title
TWI697959B (zh) 半導體封裝及封裝半導體裝置之方法
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI556349B (zh) 半導體裝置的結構及其製造方法
US9735131B2 (en) Multi-stack package-on-package structures
TWI525720B (zh) 半導體裝置及其形成方法
CN111883481B (zh) 3d封装件结构及其形成方法
US8105875B1 (en) Approach for bonding dies onto interposers
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
TWI446419B (zh) 堆疊裝置的製造方法及裝置晶圓處理方法
CN103515305B (zh) 3d ic堆叠器件及制造方法
US20120306067A1 (en) Thermally Enhanced Integrated Circuit Package
US11842902B2 (en) Semiconductor package with alignment mark and manufacturing method thereof
TW201717293A (zh) 具有空腔之聚合物系半導體結構
US8652939B2 (en) Method and apparatus for die assembly
US20170316957A1 (en) Structure and formation method of chip package with fan-out structure
CN112349608A (zh) 芯片封装结构的制作方法
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
CN112349595A (zh) 芯片封装结构的制作方法
TWI662635B (zh) 封裝結構及其製造方法
CN112349601A (zh) 芯片封装结构的制作方法
JP2005191485A (ja) 半導体装置
TW201911487A (zh) 半導體封裝