CN113471160A - 芯片封装结构及其制作方法 - Google Patents

芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN113471160A
CN113471160A CN202110729589.9A CN202110729589A CN113471160A CN 113471160 A CN113471160 A CN 113471160A CN 202110729589 A CN202110729589 A CN 202110729589A CN 113471160 A CN113471160 A CN 113471160A
Authority
CN
China
Prior art keywords
layer
die
groove
connection structure
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110729589.9A
Other languages
English (en)
Inventor
涂旭峰
王鑫璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110729589.9A priority Critical patent/CN113471160A/zh
Publication of CN113471160A publication Critical patent/CN113471160A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种芯片封装结构及其制作方法，芯片封装结构包括塑封层、裸片以及对外电连接结构；塑封层内具有凹槽；裸片置于凹槽内；裸片的活性面朝向凹槽的开口；裸片与凹槽的侧壁之间具有填充层，填充层的热膨胀系数介于裸片的热膨胀系数与塑封层的热膨胀系数之间；对外电连接结构位于裸片的活性面与凹槽外的塑封层上，对外电连接结构电连接位于裸片活性面的焊盘。根据本发明的实施例，可通过裸片活性面的金属图案进行精确对位贴片。此外，热膨胀时，填充层限定了裸片的移位，后续制作的电连接结构，例如再分布层的金属图案块可与裸片上的焊盘精确对准，电连接性能可靠，利于小尺寸化以提高集成度。

Description

芯片封装结构及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片封装结构及其制作方法。
背景技术
近年来，在封装过程中，为了提高封装效率，行业内发展了面板级封装技术。
面板级封装技术中，各个裸片转移至载板的过程为：采用吸头吸附裸片的背面，将各个裸片的活性面朝向载板，然后放置至计算后的位置。之后采用塑封料进行封装。
实际工艺的塑封料封装完后，发现裸片位置会出现较大尺寸偏移，这造成后续制作的再分布层与裸片上的焊盘的电连接出现短路断路等可靠性问题。
为避免上述问题，相关技术中需将再分布层的金属图案块与焊盘尺寸做大，这不利于提高集成度。
发明内容
本发明的发明目的是提供一种芯片封装结构及其制作方法，缓解裸片在塑封过程中的偏移，从而提高产品集成度。
为实现上述目的，本发明一方面提供一种芯片封装结构，包括：
塑封层，所述塑封层内具有凹槽；
裸片，置于所述凹槽内；所述裸片的活性面朝向所述凹槽的开口；所述裸片与所述凹槽的侧壁之间具有填充层，所述填充层的热膨胀系数介于所述裸片的热膨胀系数与所述塑封层的热膨胀系数之间；
对外电连接结构，位于所述裸片的活性面与所述凹槽外的所述塑封层上，所述对外电连接结构电连接位于所述裸片活性面的焊盘。
可选地，所述填充层还位于所述裸片的活性面与所述凹槽外的所述塑封层上，所述对外电连接结构位于所述填充层上。
可选地，所述芯片封装结构还包括：再分布层，位于所述裸片的活性面与所述凹槽外的所述塑封层上，所述再分布层用于实现所述焊盘的电路布局；所述对外电连接结构位于所述再分布层上。
可选地，所述凹槽具有两个及其以上，每个所述凹槽内设置有一个所述裸片；所述再分布层电连接至少两个所述裸片。
可选地，所述裸片的背面与所述凹槽的底壁之间具有塑封膜，所述塑封膜的热膨胀系数介于所述裸片的热膨胀系数与所述塑封层的热膨胀系数之间。
本发明的另一方面提供一种芯片封装结构的制作方法，包括：
提供塑封层，在所述塑封层内开设至少一个凹槽；
裸片的背面朝向所述凹槽，将一个所述裸片置于一个所述凹槽内；
至少在各个所述裸片与各个所述凹槽的侧壁之间形成填充层，所述填充层的热膨胀系数介于所述裸片的热膨胀系数与所述塑封层的热膨胀系数之间；
在每个所述裸片的活性面与所述凹槽外的所述塑封层上至少形成对外电连接结构，所述对外电连接结构电连接位于所述裸片活性面的焊盘；
切割形成多个芯片封装结构。
可选地，所述填充层还形成于所述裸片的活性面与所述凹槽外的所述塑封层上，所述对外电连接结构形成于所述填充层上。
可选地，所述形成对外电连接结构步骤前，在所述裸片的活性面与所述凹槽外的所述塑封层上形成再分布层，所述再分布层用于实现所述焊盘的电路布局；所述对外电连接结构形成于所述再分布层上。
可选地，所述凹槽开设的数目为两个及其以上，所述再分布层电连接至少两个所述裸片。
可选地，所述裸片的背面具有塑封膜，所述塑封膜的热膨胀系数介于所述裸片的热膨胀系数与所述塑封层的热膨胀系数之间。
经发明人分析，塑封过程中裸片位置出现较大尺寸偏移的原因在于：一则，裸片转移至载板过程中，各个裸片的活性面朝向载板，仅可通过预估裸片的中心点进行贴片，这存在偏差；二则，塑封料在高温下释放应力会使裸片发生偏移。
基于上述分析，本发明在塑封层内开设凹槽，裸片的背面朝向凹槽，将裸片置于凹槽内；之后至少在裸片与凹槽的侧壁之间形成填充层，填充层的热膨胀系数介于裸片的热膨胀系数与塑封层的热膨胀系数之间。
与现有技术相比，本发明的有益效果在于：将裸片置于凹槽内时，裸片的活性面朝向凹槽的开口，因而可通过裸片活性面的金属图案进行精确对位贴片。此外，热膨胀时，填充层限定了裸片的移位，后续制作的电连接结构，例如再分布层的金属图案块可与裸片上的焊盘精确对准，电连接性能可靠，利于小尺寸化以提高集成度。
附图说明
图1是本发明第一实施例的芯片封装结构的截面结构示意图；
图2是图1的芯片封装结构的制作方法的流程图；
图3至图7是图2中的流程对应的中间结构示意图；
图8是本发明第二实施例的芯片封装结构的截面结构示意图；
图9是本发明第三实施例的芯片封装结构的截面结构示意图；
图10是本发明第四实施例的芯片封装结构的截面结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
塑封层11 凹槽111
裸片12 裸片的活性面12a
裸片的背面12b 填充层13
对外电连接结构14 第一介电层15
导电凸块141 抗氧化层142
芯片封装结构1、2、3、4 塑封膜16
再分布层17 载板20
第二介电层18
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的芯片封装结构的截面结构示意图。
参照图1所示，芯片封装结构1包括：
塑封层11，塑封层11内具有凹槽111；
裸片12，置于凹槽111内；裸片12的活性面12a朝向凹槽111的开口；裸片12与凹槽111的侧壁之间具有填充层13，填充层13的热膨胀系数介于裸片12的热膨胀系数与塑封层11的热膨胀系数之间；
对外电连接结构14，位于裸片12的活性面12a与凹槽111外的塑封层11上，对外电连接结构14电连接位于裸片活性面12a的焊盘121。
塑封层11的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层11的材料还可以为各种聚合物或者树脂与聚合物的复合材料。
本实施例中，凹槽111的数目具有一个。
裸片12可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSORDIE)、或射频裸片(RADIO FREQUENCE DIE)等。
参照图1所示，裸片12包括相对的活性面12a与背面12b。焊盘121暴露于活性面12a。裸片12内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。焊盘121与电互连结构连接，用于将各个器件的电信号输入/输出。
需要说明的是，本发明中，“/”表示“或”。
本实施例中，填充层13的热膨胀系数介于裸片12的热膨胀系数与塑封层11的热膨胀系数之间是指：裸片12的热膨胀系数<填充层13的热膨胀系数<塑封层11的热膨胀系数。填充层13的材料可以为：加入某些组分的环氧树脂或包含该些改性后的环氧树脂的混合物。该些组分的热膨胀系数小于环氧树脂的热膨胀系数。
本实施例中，裸片12的活性面12a与凹槽111外的塑封层11上具有第一介电层15。第一介电层15上具有导电凸块141。导电凸块141通过位于第一介电层15内的导电插塞与焊盘121连接。
导电凸块141包覆有抗氧化层142。
抗氧化层142可以包括：a1)锡层、或a2)自下而上堆叠的镍层与金层、或a3)自下而上堆叠的镍层、钯层与金层。抗氧化层142可以采用电镀工艺形成。导电凸块141的材料可以为铜，上述抗氧化层142可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
导电凸块141以及包覆的抗氧化层142形成对外电连接结构14。
本发明一实施例还提供了图1中的芯片封装结构的制作方法，图2是对应的流程图；图3至图7是图2中的流程对应的中间结构示意图。
首先，参照图2中的步骤S1与图3所示，提供塑封层11，在塑封层11内开设多个凹槽111。
塑封层11的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层11的材料还可以为各种聚合物或者树脂与聚合物的复合材料。
塑封层11可以放置在载板20上。
载板20为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
载板20的承载面可以设置粘结层。粘结层可以采用易剥离的材料，以便将载板20剥离下来。例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
凹槽111可以采用干法刻蚀、湿法刻蚀或激光开槽法形成。
本实施例中，凹槽111具有多个，以同时制作多个芯片封装结构，提高制作效率。其它实施例中，凹槽111也可以具有一个。
接着，参照图2中的步骤S2与图4所示，裸片12的背面12b朝向凹槽111，将一个裸片12置于一个凹槽111内。
裸片12为分割晶圆形成。晶圆包括晶圆活性面与晶圆背面，晶圆活性面暴露焊盘121。晶圆切割后形成裸片12，相应地，裸片12包括活性面12a与背面12b，焊盘121暴露于裸片活性面12a。
裸片12的过程转移包括：采用吸头吸附裸片12的活性面12a，将裸片12移动至凹槽111上方；通过裸片活性面12a的金属图案进行精确对位，将裸片12的背面12b放至凹槽111的底壁。
之后，参照图2中的步骤S3与图5所示，在各个裸片12与各个凹槽111的侧壁之间形成填充层13，填充层13的热膨胀系数介于裸片12的热膨胀系数与塑封层11的热膨胀系数之间。
填充层13可以通过在各个凹槽111内填充流动性佳的有机材料，之后固化形成有机膜层。
再接着，参照图2中的步骤S4与图6所示，在每个裸片12的活性面12a与凹槽111外的塑封层11上形成对外电连接结构14，对外电连接结构14电连接位于裸片活性面12a的焊盘121。
步骤S4具体可以包括步骤S41至S43。
步骤S41：在裸片12的活性面12a与凹槽111外的塑封层11上形成第一介电层15。
第一介电层15为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomotobuildup film)、PBO(Polybenzoxazole)、有机聚合物膜、有机聚合物复合材料或者其它具有类似绝缘性能的有机材料等。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在裸片12的活性面12a与凹槽111外的塑封层11上，或b)先涂布在裸片12的活性面12a与凹槽111外的塑封层11上、后固化，或c)通过注塑工艺固化在裸片12的活性面12a与凹槽111外的塑封层11上。
第一介电层15的材料为二氧化硅或氮化硅等无机绝缘材料时，可通过沉积工艺形成在裸片12的活性面12a与凹槽111外的塑封层11上。
相对于无机绝缘材料，有机高分子聚合物绝缘材料的张应力较小，可防止第一介电层15大面积形成时引发塑封体出现翘曲。
第一介电层15可以包括一层或多层。
步骤S42：在第一介电层15内形成开口，暴露焊盘121的部分区域。
开口可以通过干法刻蚀、湿法刻蚀或激光开孔法形成。
步骤S43：在第一介电层15上形成导电凸块141。
导电凸块141可以通过沉积金属材料层，后图形化金属材料层形成；也可以通过电镀法形成。
若通过沉积金属材料层，金属材料层同时沉积在开口内。若通过电镀法，同时在开口内电镀金属。
此外，还可以在导电凸块141外电镀抗氧化层142。导电凸块141以及包覆的抗氧化层142形成对外电连接结构14。
接着，参照图2中的步骤S5、图7与图1所示，切割形成多个芯片封装结构1。
图8是本发明第二实施例的芯片封装结构的截面结构示意图。参照图8所示，本实施例的芯片封装结构2与实施例一的芯片封装结构1大致相同，区别仅在于：填充层13还位于裸片12的活性面12a与凹槽111外的塑封层11上，对外电连接结构14位于填充层13上。
对应地，对于制作方法，步骤S3中，液体有机材料可以覆盖裸片12的活性面12a与凹槽111外的塑封层11。本实施例相对于实施一可降低对液体有机材料量的要求。
本实施例中，可以省略第一介电层15。
图9是本发明第三实施例的芯片封装结构的截面结构示意图。参照图9所示，本实施例的芯片封装结构3与实施例一、二的芯片封装结构1、2大致相同，区别仅在于：裸片12的背面12b与凹槽111的底壁之间具有塑封膜16，塑封膜16的热膨胀系数介于裸片12的热膨胀系数与塑封层11的热膨胀系数之间。
本实施例中，塑封膜16的热膨胀系数介于裸片12的热膨胀系数与塑封层11的热膨胀系数之间：裸片12的热膨胀系数<塑封膜16的热膨胀系数<塑封层11的热膨胀系数。
塑封膜16可以对芯片封装结构3的各膜层在上下方向的热膨胀产生的应力不匹配问题进行缓冲。
塑封膜16的材料可以参照填充层13的材料。此外，塑封膜16可以是一些有一定粘度的高熔点的有机膜，以防在高温制程中发生流动，避免了由此造成的裸片12移位。图形化金属材料层形成导电凸块141，或电镀法形成导电凸块141时，都可以采用图形化的光刻胶作为掩膜层，高温制程可以为烘烤光刻胶工序。
对应地，对于制作方法，步骤S2中，可以在晶圆的背面设置塑封膜16，晶圆切割后，每个裸片12的背面12b也具有塑封膜16。
图10是本发明第四实施例的芯片封装结构的截面结构示意图。参照图10所示，本实施例的芯片封装结构4与实施例一、二、三的芯片封装结构1、2、3大致相同，区别仅在于：凹槽111具有两个，每个凹槽111内设置有一个裸片12；芯片封装结构4还包括：再分布层17，位于两个裸片12的活性面12a与凹槽111外的塑封层11上，再分布层17用于实现两个裸片12的电连接；对外电连接结构14位于再分布层17上。
对外电连接结构14的导电凸块141与再分布层17上可以设置第二介电层18，导电凸块141暴露在第二介电层18外。
再分布层17可以包括一层或多层金属图案层。
其它实施例中，再分布层17也可以实现一个裸片12上焊盘121的电路布局。凹槽111也可以具有两个以上数目。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
塑封层，所述塑封层内具有凹槽；
裸片，置于所述凹槽内；所述裸片的活性面朝向所述凹槽的开口；所述裸片与所述凹槽的侧壁之间具有填充层，所述填充层的热膨胀系数介于所述裸片的热膨胀系数与所述塑封层的热膨胀系数之间；
对外电连接结构，位于所述裸片的活性面与所述凹槽外的所述塑封层上，所述对外电连接结构电连接位于所述裸片活性面的焊盘。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述填充层还位于所述裸片的活性面与所述凹槽外的所述塑封层上，所述对外电连接结构位于所述填充层上。
3.根据权利要求1所述的芯片封装结构，其特征在于，还包括：再分布层，位于所述裸片的活性面与所述凹槽外的所述塑封层上，所述再分布层用于实现所述焊盘的电路布局；所述对外电连接结构位于所述再分布层上。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述凹槽具有两个及其以上，每个所述凹槽内设置有一个所述裸片；所述再分布层电连接至少两个所述裸片。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述裸片的背面与所述凹槽的底壁之间具有塑封膜，所述塑封膜的热膨胀系数介于所述裸片的热膨胀系数与所述塑封层的热膨胀系数之间。
6.一种芯片封装结构的制作方法，其特征在于，包括：
提供塑封层，在所述塑封层内开设至少一个凹槽；
裸片的背面朝向所述凹槽，将一个所述裸片置于一个所述凹槽内；
至少在各个所述裸片与各个所述凹槽的侧壁之间形成填充层，所述填充层的热膨胀系数介于所述裸片的热膨胀系数与所述塑封层的热膨胀系数之间；
在每个所述裸片的活性面与所述凹槽外的所述塑封层上至少形成对外电连接结构，所述对外电连接结构电连接位于所述裸片活性面的焊盘；
切割形成多个芯片封装结构。
7.根据权利要求6所述的芯片封装结构的制作方法，其特征在于，所述填充层还形成于所述裸片的活性面与所述凹槽外的所述塑封层上，所述对外电连接结构形成于所述填充层上。
8.根据权利要求6所述的芯片封装结构的制作方法，其特征在于，所述形成对外电连接结构步骤前，在所述裸片的活性面与所述凹槽外的所述塑封层上形成再分布层，所述再分布层用于实现所述焊盘的电路布局；所述对外电连接结构形成于所述再分布层上。
9.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，所述凹槽开设的数目为两个及其以上，所述再分布层电连接至少两个所述裸片。
10.根据权利要求6所述的芯片封装结构的制作方法，其特征在于，所述裸片的背面具有塑封膜，所述塑封膜的热膨胀系数介于所述裸片的热膨胀系数与所述塑封层的热膨胀系数之间。
CN202110729589.9A 2021-06-29 2021-06-29 芯片封装结构及其制作方法 Pending CN113471160A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110729589.9A CN113471160A (zh) 2021-06-29 2021-06-29 芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110729589.9A CN113471160A (zh) 2021-06-29 2021-06-29 芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN113471160A true CN113471160A (zh) 2021-10-01

Family

ID=77873798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110729589.9A Pending CN113471160A (zh) 2021-06-29 2021-06-29 芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113471160A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024099219A1 (zh) * 2022-11-09 2024-05-16 矽磐微电子(重庆)有限公司 芯片封装方法及封装结构

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936304A (en) * 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating
US20040043533A1 (en) * 2002-08-27 2004-03-04 Chua Swee Kwang Multi-chip wafer level system packages and methods of forming same
JP2004253643A (ja) * 2003-02-20 2004-09-09 Lintec Corp 半導体チップの製造方法
CN101118838A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 防止半导体芯片或晶片中的背面微裂纹的形成及向其正面扩展的方法、芯片或晶片
CN101202253A (zh) * 2006-12-13 2008-06-18 育霈科技股份有限公司 具有良好热膨胀系数效能的圆片级封装及其方法
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
US20090242252A1 (en) * 2008-03-27 2009-10-01 Ibiden Co., Ltd. Method for Manufacturing A Multilayer Printed Wiring Board for Providing an Electronic Component Therein
JP2010157663A (ja) * 2009-01-05 2010-07-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US20120280381A1 (en) * 2009-12-24 2012-11-08 Imec Window Interposed Die Packaging
JP2013140902A (ja) * 2012-01-06 2013-07-18 Enrei Yu 半導体パッケージ及びその製造方法
CN103367274A (zh) * 2012-03-27 2013-10-23 英特尔移动通信有限责任公司 栅格扇出晶圆级封装和制造栅格扇出晶圆级封装的方法
US20140091454A1 (en) * 2012-09-28 2014-04-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Supporting Layer Over Semiconductor Die in Thin Fan-Out Wafer Level Chip Scale Package
CN104037134A (zh) * 2013-03-05 2014-09-10 马克西姆综合产品公司 电子元件的扇出和异构性封装
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
US20150357256A1 (en) * 2014-06-08 2015-12-10 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
TW201830587A (zh) * 2016-12-25 2018-08-16 力成科技股份有限公司 半導體封裝結構及製作半導體封裝結構的方法
US20180301418A1 (en) * 2017-04-13 2018-10-18 Powertech Technology Inc. Package structure and manufacturing method thereof
CN109119344A (zh) * 2017-06-23 2019-01-01 力成科技股份有限公司 半导体封装及半导体封装的制造工艺方法
KR20190019998A (ko) * 2015-07-30 2019-02-27 셈테크 코포레이션 작은 z 치수 패키지를 형성하는 반도체 소자 및 방법
CN110211931A (zh) * 2019-06-14 2019-09-06 上海先方半导体有限公司 一种三维封装结构及其制造方法
CN110648928A (zh) * 2019-09-12 2020-01-03 广东佛智芯微电子技术研究有限公司 降低芯片塑性变形的扇出型封装结构及封装方法
CN111081646A (zh) * 2019-12-25 2020-04-28 华进半导体封装先导技术研发中心有限公司 一种堆叠封装结构及其制造方法

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936304A (en) * 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating
US20040043533A1 (en) * 2002-08-27 2004-03-04 Chua Swee Kwang Multi-chip wafer level system packages and methods of forming same
JP2004253643A (ja) * 2003-02-20 2004-09-09 Lintec Corp 半導体チップの製造方法
CN101118838A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 防止半导体芯片或晶片中的背面微裂纹的形成及向其正面扩展的方法、芯片或晶片
CN101202253A (zh) * 2006-12-13 2008-06-18 育霈科技股份有限公司 具有良好热膨胀系数效能的圆片级封装及其方法
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
US20090242252A1 (en) * 2008-03-27 2009-10-01 Ibiden Co., Ltd. Method for Manufacturing A Multilayer Printed Wiring Board for Providing an Electronic Component Therein
JP2010157663A (ja) * 2009-01-05 2010-07-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US20120280381A1 (en) * 2009-12-24 2012-11-08 Imec Window Interposed Die Packaging
JP2013140902A (ja) * 2012-01-06 2013-07-18 Enrei Yu 半導体パッケージ及びその製造方法
CN103367274A (zh) * 2012-03-27 2013-10-23 英特尔移动通信有限责任公司 栅格扇出晶圆级封装和制造栅格扇出晶圆级封装的方法
US20140091454A1 (en) * 2012-09-28 2014-04-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Supporting Layer Over Semiconductor Die in Thin Fan-Out Wafer Level Chip Scale Package
CN104037134A (zh) * 2013-03-05 2014-09-10 马克西姆综合产品公司 电子元件的扇出和异构性封装
US20150357256A1 (en) * 2014-06-08 2015-12-10 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
CN105304509A (zh) * 2014-06-08 2016-02-03 联测总部私人有限公司 半导体封装和封装半导体装置的方法
KR20190019998A (ko) * 2015-07-30 2019-02-27 셈테크 코포레이션 작은 z 치수 패키지를 형성하는 반도체 소자 및 방법
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
TW201830587A (zh) * 2016-12-25 2018-08-16 力成科技股份有限公司 半導體封裝結構及製作半導體封裝結構的方法
US20180301418A1 (en) * 2017-04-13 2018-10-18 Powertech Technology Inc. Package structure and manufacturing method thereof
CN109119344A (zh) * 2017-06-23 2019-01-01 力成科技股份有限公司 半导体封装及半导体封装的制造工艺方法
CN110211931A (zh) * 2019-06-14 2019-09-06 上海先方半导体有限公司 一种三维封装结构及其制造方法
CN110648928A (zh) * 2019-09-12 2020-01-03 广东佛智芯微电子技术研究有限公司 降低芯片塑性变形的扇出型封装结构及封装方法
CN111081646A (zh) * 2019-12-25 2020-04-28 华进半导体封装先导技术研发中心有限公司 一种堆叠封装结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024099219A1 (zh) * 2022-11-09 2024-05-16 矽磐微电子(重庆)有限公司 芯片封装方法及封装结构

Similar Documents

Publication Publication Date Title
CN210006732U (zh) 芯片封装结构
WO2019179184A1 (zh) 一种封装结构及其制作方法、电子设备
CN110098147B (zh) 半导体器件和制作半导体器件的方法
US20180342414A1 (en) Wafer Level Chip Scale Packaging Intermediate Structure Apparatus and Method
EP3093877B1 (en) Semiconductor package
CN111883521B (zh) 多芯片3d封装结构及其制作方法
CN109216296A (zh) 半导体封装件和方法
TWI694557B (zh) 半導體基板、半導體封裝件及其製造方法
TW202213677A (zh) 半導體裝置之製造方法
US11037898B2 (en) Semiconductor device package and method for manufacturing the same
KR20130118757A (ko) 3차원 집적 회로를 제조하는 방법
CN106057760A (zh) 半导体器件及其形成方法
US20210398822A1 (en) Chip packaging method and package structure
TW201906127A (zh) 半導體封裝及其製造方法
TW201631701A (zh) 以聚合物部件爲主的互連體
JP2022021336A (ja) 半導体パッケージ及びその製造方法
TWI407540B (zh) 具矽通道之多晶片堆疊結構及其製法
CN113871307A (zh) Ipm封装结构及其制作方法
CN113471160A (zh) 芯片封装结构及其制作方法
WO2022095695A1 (zh) Mcm封装结构及其制作方法
CN215299231U (zh) 芯片封装结构
CN112117250B (zh) 芯片封装结构及其制作方法
CN113611615A (zh) 芯片封装结构的制作方法
CN210224005U (zh) 一种扇出型天线封装结构
CN113571435B (zh) 芯片封装结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211001