JP6777815B2 - 半導体装置の製造方法および半導体装置の中間体 - Google Patents

半導体装置の製造方法および半導体装置の中間体 Download PDF

Info

Publication number
JP6777815B2
JP6777815B2 JP2019517685A JP2019517685A JP6777815B2 JP 6777815 B2 JP6777815 B2 JP 6777815B2 JP 2019517685 A JP2019517685 A JP 2019517685A JP 2019517685 A JP2019517685 A JP 2019517685A JP 6777815 B2 JP6777815 B2 JP 6777815B2
Authority
JP
Japan
Prior art keywords
sealing
semiconductor device
manufacturing
semiconductor
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019517685A
Other languages
English (en)
Other versions
JPWO2018207862A1 (ja
Inventor
鎌田　潤
潤 鎌田
佳一郎 春田
佳一郎 春田
靖剛 茅場
靖剛 茅場
高村　一夫
一夫 高村
児玉　洋一
洋一 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Publication of JPWO2018207862A1 publication Critical patent/JPWO2018207862A1/ja
Application granted granted Critical
Publication of JP6777815B2 publication Critical patent/JP6777815B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法および半導体装置の中間体に関する。
従来、シリコン半導体を用いたＩＣや、有機半導体を用いた有機ＥＬ素子等の半導体素子（半導体チップ）は、通常、ウェハ基板面に多数の素子をマトリクス状に形成した後、ダイシングによって個々の素子に分断することによって製造されている。半導体チップは、通常、樹脂封止等が施されてパッケージ化されて、種々の電子機器に搭載される。
半導体チップのパッケージ技術として、近年、半導体チップの裏面側（回路面とは反対側）を樹脂封止した後、半導体チップの表面（回路面）に再配線層を形成し、その上に外部端子をさらに形成する、ファン・アウト・ウエハレベル・パッケージ（Ｆａｎ−Ｏｕｔ Ｗａｆｅｒ−Ｌｅｖｅｌ Ｐａｃｋａｇｅ）と呼ばれる技術が提案されている（例えば、特許文献１参照）。
また、低コスト化の観点から、大面積パッケージング技術が必要とされている。特に、複数の半導体チップの一括封止や、高コストプロセスであるＲＤＬ（Ｒｅ−Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ、再配線層）の大面積での一括形成が必要とされている。
これに対し、特許文献１には、１）支持基板上に、複数の半導体チップを、その表面（回路面）を下にして固定する工程；２）複数の半導体チップの裏面を封止材で一括封止する工程；３）支持基板を剥離して、封止体を得る工程；４）封止体の露出した半導体チップの表面（回路面）に、再配線層を形成し、金属バンプ等の外部接続端子をさらに形成する工程；５）個々の半導体チップごと又は１のパッケージとなる複数の半導体チップごとに分断する工程、を経て半導体装置を製造する方法が開示されている。
特開２００１−３０８１１６号公報
しかしながら、特許文献１の樹脂封止工程（２）の工程では、封止樹脂を、複数の半導体チップ間を含む支持基板の全面に形成する。このように、封止材と支持基板との接触面積が大きいことから、封止時や支持基板の剥離時に、封止材と支持基板との熱膨張率の違いによって封止体の反りや半導体チップのずれ（ダイシフト）が発生しやすいという問題があった。それにより、その後の封止体のハンドリング性を低下させたり、得られる半導体装置の信頼性を低下させたりする虞があった。
本発明は、上記事情に鑑みてなされたものであり、複数の半導体チップを一括封止して封止体を得る際の、封止体の反りや半導体チップのずれを抑制し、その後の封止体のハンドリング性や半導体装置の信頼性の低下を抑制しうる半導体装置の製造方法および半導体装置の中間体を提供することを目的とする。
本発明は、以下の半導体装置の製造方法および半導体装置の中間体に関する。
［１］ 支持基板上に、複数の半導体チップを、その回路面が前記支持基板と対向するように固定する第１工程と、前記複数の半導体チップ上に封止樹脂を含む封止材を３次元造形法で付与することにより、前記半導体チップが前記封止材によって埋め込まれた封止層を、間隔を空けて複数形成する第２工程と、前記封止層を硬化又は固化させる第３工程と、前記硬化又は固化された封止層を前記支持基板から剥離して、封止体を得る第４工程とを含む、半導体装置の製造方法。
［２］ 前記第２工程において、前記支持基板を平面視したとき、隣り合う２つの前記封止層間の間隔の最小値の、前記封止層の最大幅に対する割合は、０．１９〜１０％である、［１］に記載の半導体装置の製造方法。
［３］ 前記支持基板上に、前記半導体チップを囲む枠体を複数形成する工程をさらに含み、前記第２工程において、前記枠体の内側に前記封止材を付与することにより、前記半導体チップが封止材で埋め込まれた封止層を形成する、［１］又は［２］に記載の半導体装置の製造方法。
［４］ 前記枠体は、６０〜２５０℃における線膨脹係数が３５ｐｐｍ／Ｋ以下の材料を含む、［３］に記載の半導体装置の製造方法。
［５］ 前記枠体は、６０〜２５０℃における引張弾性率が、硬化又は固化後の前記封止材の引張弾性率よりも０．５ＧＰａ以上低い樹脂を含む、［３］に記載の半導体装置の製造方法。
［６］ 前記封止材は、充填剤をさらに含んでいてもよく、前記封止材の全質量に対する前記充填剤の含有率は、１０質量％以下である、［１］〜［５］のいずれかに記載の半導体装置の製造方法。
［７］ 前記３次元造形法で前記封止材を前記半導体チップ上に付与する際の前記封止材の粘度は、１〜２０ｍＰａ・ｓである、［１］〜［６］のいずれかに記載の半導体装置の製造方法。
［８］ 前記封止層のガラス転移温度は、１１０℃以上である、［１］〜［７］のいずれかに記載の半導体装置の製造方法。
［９］ 前記封止樹脂は、エポキシ樹脂、ポリイミド樹脂及び尿素樹脂からなる群より選ばれる少なくとも１種である、［１］〜［８］のいずれかに記載の半導体装置の製造方法。
［１０］ 前記封止体の前記半導体チップが露出した面に、再配線層を３次元造形法により形成する工程をさらに含む、［１］〜［９］のいずれかに記載の半導体装置の製造方法。
［１１］ 前記封止体の前記半導体チップが露出した面の前記半導体チップの外周部に、グランド配線を３次元造形法により形成する工程をさらに含む、［１］〜［１０］のいずれかに記載の半導体装置の製造方法。
［１２］ 前記封止体の前記半導体チップが露出していない面の少なくとも一部に、電磁波シールド層を３次元造形法により形成する工程をさらに含む、［１］〜［１１］のいずれかに記載の半導体装置の製造方法。
［１３］ 前記封止体は、複数の前記半導体チップを含み、前記封止体に含まれる前記複数の半導体チップ間を切断する工程をさらに含む、［１］〜［１２］のいずれかに記載の半導体装置の製造方法。
［１４］ 支持基板と、前記支持基板上に、回路面が前記支持基板と対向するように固定された複数の半導体チップと、前記半導体チップが封止材に埋め込まれ、かつ互いに間隔を空けて配置された複数の封止層とを有する、半導体装置の中間体。
［１５］ 前記支持基板を平面視したとき、隣り合う２つの前記封止層間の間隔の最小値の、前記封止層の最大幅に対する割合は、０．１９〜１０％である、［１４］に記載の半導体装置の中間体。
［１６］ 前記封止層の間隔の最小値は、０．１８〜６ｍｍであり、かつ前記封止層の最大幅は、１０〜６０ｍｍである、［１５］に記載の半導体装置の中間体。
本発明によれば、複数の半導体チップを一括封止して封止体を得る際の、封止体の反りや半導体チップのずれを抑制し、その後の封止体のハンドリング性や半導体装置の信頼性の低下を抑制しうる半導体装置の製造方法を提供することができる。
図１Ａ〜Ｅは、本実施形態に係る半導体装置の製造方法の一例を示す図である。 図１Ｆ〜Ｉは、本実施形態に係る半導体装置の製造方法の一例を示す図である。 図２ＡおよびＢは、複数の封止層を形成する工程の一例を示す図である。 図３ＡおよびＢは、複数の封止層を形成する工程の他の例を示す図である。
図１Ａ〜Ｉは、本実施形態に係る半導体装置の製造方法の一例を示す図である。本実施形態に係る半導体装置の製造方法は、支持基板１１上に、複数の半導体チップ１３を固定する第１工程と；複数の半導体チップ１３に封止材１７を付与して、半導体チップ１３が封止材１７で埋め込まれた封止層１９を複数形成する第２工程と；封止層１９を硬化又は固化させる第３工程と；硬化又は固化された封止層１９を支持基板１１から剥離して、封止体２１を得る第４工程とを含む。本実施形態に係る半導体装置の製造方法は、必要に応じて、得られた封止体２１の半導体チップが露出した面に再配線層２３を形成する工程や、当該再配線層２３上にバンプ２５を形成する工程、得られた封止体２１の半導体チップ１３の外周部にグランド配線を形成する工程、得られた封止体２１の半導体チップ１３が露出していない面に電磁波シールド層を形成する工程のうち一以上の他の工程をさらに含んでいてもよい。尚、他の工程の順番は、特に制限されない。このように、半導体チップの回路面とは反対側を樹脂封止した後、必要に応じて半導体チップの回路面に再配線層や外部端子を逐次形成して半導体装置を製造する方法を、ファン・アウト・ウエハレベル・パッケージ（Ｆａｎ−Ｏｕｔ Ｗａｆｅｒ−Ｌｅｖｅｌ Ｐａｃｋａｇｅ）法ともいう。
以下、図を参照しながら、各工程について説明する。
（第１工程）
まず、支持基板１１を準備する（図１Ａ参照）。支持基板１１の例には、石英基板、無アルカリガラス基板等のガラス基板；ＳＵＳ基板等の金属板；シリコンウェハ、ＳｉＣウェハ、ＧａＡｓウェハ等のウェハ基板；樹脂基板等が含まれる。中でも、封止体２１の反りやダイシフトの抑制を目的とした熱膨張率制御の観点では線膨張係数が低いことが好ましく、ガラス基板やＳＵＳ基板が好ましい。
支持基板１１の厚みは、特に制限されないが、封止体２１の反りや変形を一層少なくし、且つハンドリング性を高める観点では、例えば１０μｍ〜２０ｍｍでありうる。支持基板１１の厚みが１０μｍ以上であると、製造工程において封止体２１の反りや変形が一層生じにくく、製造工程中の搬送トラブルが発生しにくいので、歩留まりの低下による生産性の低下が起こりにくい。支持基板１１の厚みが２０ｍｍ以下であると、重量が大きくなりすぎないので、搬送が困難になりにくく、ハンドリング性に優れる。
支持基板１１の大きさは、特に制限されないが、封止体２１の反りや変形を一層少なくし、且つ収率を向上させる観点から、最大の幅が５〜５０ｃｍであることが好ましく、１０〜３０ｃｍ（１２インチ）であることがより好ましく、１０〜２０ｃｍ（８インチ）であることが更に好ましい。
次いで、支持基板１１上に、複数の半導体チップ１３を、その表面１３Ａ（回路面）が支持基板１１側となるように固定する。複数の半導体チップ１３を固定する方法は、特に制限されないが、例えば、支持基板１１上に粘着シート１５を配置した後、その上に複数の半導体チップ１３をさらに配置することによって行うことができる（図１Ｂ〜Ｃ参照）。
粘着シート１５の例には、光照射により硬化し、粘着力が低下する光硬化型粘着シートや、加熱により熱膨張し、粘着力が低下する熱膨張性粘着剤シート等が含まれる。
（第２工程）
支持基板１１上に固定された複数の半導体チップ１３の裏面１３Ｂ（回路面とは反対側の面）に、封止樹脂を含む封止材１７を付与する。それにより、支持基板１１上に、半導体チップ１３が封止材１７によって埋め込まれた封止層１９を、間隔を空けて複数形成する。
図２は、複数の封止層１９を形成する工程の一例を示す図である。このうち、図２Ａは、平面図であり、図２Ｂは、断面図である。図２に示されるように、支持基板１１上に、間隔を空けて複数の封止層１９を形成する。それにより、支持基板１１と各封止層１９との接触面積を小さくすることができるので、支持基板１１と封止層１９（又は封止材１７）との線膨脹係数の差に起因する封止体２１の反りや半導体チップ１３のずれを低減できる。
封止層１９の形状は、特に制限されず、矩形状であってもよいし、円形状であってもよく、収率を高める観点では、矩形状であることが好ましい。
前述の通り、封止層１９と支持基板１１との線膨脹係数の違いに起因する半導体チップ１３のずれや封止体２１の反りは、１つの連続した封止層１９と支持基板１１との接触面積に比例する。
封止材１７が、封止樹脂として、「線膨脹係数が封止層１９＜支持基板１１となるような熱硬化性樹脂」を含む場合、封止材１７を付与し、加熱硬化した後、冷却する際の冷却過程で、両者の収縮率の違い（線膨脹係数の違い）に起因して半導体チップ１３のずれや封止体２１の反りが生じやすい。特に、支持基板１１の収縮率のほうが封止層１９の収縮率よりも大きいと、冷却過程で、隣り合う封止層１９同士の間隔が狭められ、接触を生じる虞がある。そのような接触が生じて、隣り合う封止層１９同士が合一して１つの連続した封止層１９となると、半導体チップ１３のずれや封止体２１の反りが一層大きくなりやすい。したがって、半導体チップ１３のずれや封止体２１の反りを少なくするためには、冷却過程における、隣り合う封止層１９同士の接触を抑制することが望まれる。
また、封止材１７が、封止樹脂として、「線膨脹係数が封止層１９＞支持基板１１となるような、熱硬化性樹脂又は光硬化性樹脂」を含む場合、封止材１７を付与し、硬化した後、加熱する過程で、両者の膨張率の違い（線膨脹係数の違い）に起因して半導体チップ１３のずれや封止体２１の反りが生じやすい。特に、支持基板１１の膨張率のほうが封止層１９の膨張率よりも小さいと、硬化後の加熱過程で、隣り合う封止層１９同士の間隔が狭められ、接触を生じる虞がある。そのような接触が生じて、隣り合う封止層１９同士が合一して１つの連続した封止層１９となると、半導体チップ１３のずれや封止体２１の反りが一層大きくなりやすい。したがって、半導体チップ１３のずれや封止体２１の反りを少なくするためには、硬化後の加熱過程における、隣り合う封止層１９同士の接触を抑制することが望まれる。
平面視したときの、隣り合う封止層１９と封止層１９との間の間隔の最小幅ｄの、封止層１９の最大幅Ｗに対する割合（封止層１９と封止層１９との間の間隔の最小幅ｄ／封止層１９の最大幅Ｗ×１００（％））は、封止層１９の最大幅Ｗに対して０．１９〜１０％であることが好ましい。上記割合（ｄ／Ｗ×１００）が０．１９％以上であると、加熱硬化後の冷却過程や硬化後の加熱過程で、隣り合う封止層１９同士の間隔ｄが狭められて接触するのを高度に抑制できる。それにより、隣り合う封止層１９と封止層１９との間の間隔が保たれるので、支持基板１１と封止層１９の熱膨張係数の違いによる封止体２１の反りや半導体チップ１３のずれを高度に抑制できる。上記割合（ｄ／Ｗ×１００）が１０％以下であると、封止層１９の面積が小さくなりすぎることによる収率の低下を抑制できる。
上記数値範囲は、解析ソフトウェアＡＮＳＹＳ等を用いて求めることができる。すなわち、支持基板１１、半導体チップ１３および封止層１９の材質を特定の組み合わせにしたときの、加熱硬化後の冷却過程または硬化後の加熱過程における半導体チップ１３の移動距離の最大値を、解析ソフトウェアＡＮＳＹＳを用いて計算する。そして、得られた半導体チップ１３の移動距離の最大値を超える値を、隣り合う封止層１９同士の間隔ｄの最小値とし、封止層１９の最大幅Ｗで除して、上記割合（ｄ／Ｗ×１００）を算出する。この操作を、材料の組み合わせを変えて行い、得られた割合（ｄ／Ｗ×１００）のうち最小値を、上記割合（ｄ／Ｗ×１００）の下限値とすることができる。
支持基板１１と封止層１９の組み合わせとしては、支持基板１１がＳＵＳ基板、ガラス基板、シリコンウェハから選ばれる少なくとも１種であり、かつ封止層１９が熱硬化性樹脂及び光硬化性樹脂の少なくとも１種を含むことが好ましく、支持基板１１がＳＵＳ基板であり、かつ封止層１９がエポキシ樹脂を含むことがより好ましい。このような組み合わせのときに、上記割合（ｄ／Ｗ×１００）を０．１９〜１０％とすることで、加熱硬化後の冷却過程や硬化後の加熱過程で隣り合う封止層１９同士が接触するのを抑制しやすく、半導体チップ１３のずれや封止体２１の反りを一層抑制しやすい。
封止層１９の最大幅Ｗは、半導体チップ１３の大きさや製造装置等によって異なり、特に制限されないが、例えば１０〜６０ｍｍであることが好ましい。封止層１９の最大幅Ｗが１０ｍｍ以上であると、１つの封止層１９に十分な数の半導体チップ１３を配置しやすく、６０ｍｍ以下であると、１つの封止層１９と支持基板１１との接触面積を十分に少なくしうるので、封止体２１の反りや半導体チップ１３のずれを十分に抑制しやすい。
隣り合う封止層１９と封止層１９との間の間隔の最小値ｄは、上記割合（ｄ／Ｗ×１００）を満たしていれば特に制限されないが、例えば０．１８〜６．０ｍｍであることが好ましく、０．５〜３．０ｍｍであることがより好ましい。最小値ｄが上記範囲内であると、封止体２１の反りや半導体チップ１３のずれの抑制と半導体チップ１３の収率とを高度に両立しうる。
封止層１９の厚みｔ１は、硬化又は固化後において、半導体チップ１３全体を埋め込むことができる程度の厚みであればよく、例えば硬化又は固化後の厚みが０．１〜５ｍｍ程度となるように設定されうる（図２Ｂ参照）。
支持基板１１と封止材１７の線膨脹係数の差の絶対値は、半導体チップ１３のずれや封止体２１の反りを抑制しやすくする観点では、１５ｐｐｍ／Ｋ以下であることが好ましく、９．３ｐｐｍ／Ｋ以下であることがより好ましい。
また、１つの連続した封止層１９の面積を少なくして半導体チップ１３のずれや封止体の反りをより抑制する観点では、１つの封止層１９に含まれる半導体チップ１３の数は、少ないほうが好ましい。具体的には、１つの封止層１９に含まれる半導体チップ１３の数は、１〜１０個であることが好ましく、１〜３個であることがより好ましく、１個であることが特に好ましい。
封止層１９の形成、即ち封止材１７の付与は、３次元造形法で行う。３次元造形法では、従来のトランスファー成形等の金型成形法とは異なり、封止や、硬化又は固化させる際に熱を発生しにくい。それにより、支持基板１１と封止層１９との熱膨張率の差に起因する反りを抑制すると共に、半導体チップ１３のずれを抑制しうる。
３次元造形法は、特に制限されず、光造形法（Stereo lithography；ＳＴＬ法）、マテリアルジェッティング法（インクジェット法）、熱溶解積層法（Fused Deposition Modeling；ＦＤＭ法）、粉末焼結積層造形法（Selective Laser Sintering；ＳＬＳ法）のいずれであってもよい。
光造形法（ＳＴＬ法）は、液状の光硬化性樹脂組成物が満たされた槽の液面の所望の部分のみに光を照射して、槽内の造形ステージ上に配置した、複数の半導体チップ１３が固定された支持基板１１上に樹脂層を形成・積層する方法である。
マテリアルジェッティング法（インクジェット法）は、液状の光硬化性樹脂組成物又は熱硬化性樹脂組成物を噴射し、当該噴射された液状の光硬化性樹脂組成物に光を照射して硬化させるか、又は当該噴射された液状の熱硬化性樹脂組成物を加熱して硬化させて、樹脂層を形成・積層する方法である。
熱溶解積層方式（ＦＤＭ法）は、熱で溶解させた熱可塑性樹脂組成物を、ヘッド（ノズル）から押し出した後、冷却して、樹脂層を形成・積層する方法である。
粉末焼結方式（ＳＬＳ法）は、熱可塑性樹脂粉末を噴射した後、レーザーで焼き固めて（融着させて）樹脂層を形成・積層する方法である。
中でも、封止時に熱を発生しにくく、装置構成も簡易化しうる観点では、マテリアルジェッティング法（インクジェット法）や熱溶解積層法（ＦＤＭ法）が好ましい。
用いられる封止材１７は、３次元造形法の種類に応じて選択されうる。封止材１７は、封止樹脂として硬化性樹脂を含む硬化性樹脂組成物であってもよいし、封止樹脂として熱可塑性樹脂を含む熱可塑性樹脂組成物であってもよい。
硬化性樹脂組成物は、光硬化性樹脂組成物であってもよいし、熱硬化性樹脂組成物であってもよい。
光硬化性樹脂組成物は、封止樹脂として光硬化性樹脂と、硬化剤とを含む。光硬化性樹脂の例には、（メタ）アクリル酸エステル化合物等の光ラジカル硬化性化合物や；エポキシ樹脂等の光カチオン硬化性化合物が含まれる。光ラジカル硬化性化合物の硬化剤の例には、アセトフェノン類；ベンゾイン系化合物、アシルホスフィンオキシド系化合物、ベンゾフェノン系化合物等の光ラジカル開始剤が含まれる。光カチオン硬化性化合物の硬化剤の例には、光酸発生剤等の光カチオン開始剤が含まれる。
熱硬化性樹脂組成物は、封止樹脂として熱硬化性樹脂と、硬化剤とを含む。熱硬化性樹脂の例には、エポキシ樹脂が含まれる。熱硬化性樹脂の硬化剤の例には、酸無水物類、アミン化合物、フェノール化合物等が含まれる。
熱可塑性樹脂組成物は、封止樹脂として熱可塑性樹脂を含む。熱可塑性樹脂の例には、ポリ乳酸（ＰＬＡ樹脂）、アクリロニトリル・ブタジエン・スチレン共重合体（ＡＢＳ樹脂）、ポリオレフィン、ポリエステル、ポリアミド、ポリイミド、ポリエーテルケトン、ポリベンゾオキサゾール、アクリル樹脂等が含まれる。
封止材１７は、力学強度、耐熱性、水蒸気透過性等の観点では、熱硬化性樹脂組成物または光硬化性樹脂組成物であることが好ましい。熱硬化性樹脂組成物に用いられる熱硬化性樹脂または光硬化性樹脂組成物に用いられる光硬化性樹脂は、エポキシ樹脂、ポリイミド樹脂及び尿素樹脂からなる群より選択される少なくとも一種であることが好ましい。一方、封止時に熱を発生しにくくする観点では、封止材１７は、光硬化性樹脂組成物または熱可塑性樹脂組成物であることが好ましい。
光硬化性樹脂組成物、熱硬化性樹脂組成物及び熱可塑性樹脂組成物は、硬化後又は固化後の封止層１９の耐熱性を高めたり、線膨脹係数を低くしたりすることによって、得られる封止体２１の反りを一層抑制し、半導体パッケージ２７又は２７’（図１Ｈ及びＩ参照）の信頼性や歩留りを一層向上させる観点から、必要に応じてセラミックフィラーや無機フィラー等の絶縁性充填剤をそれぞれさらに含んでいてもよい。
このように、封止材１７は、充填剤をさらに含んでいてもよい。ただし、封止材１７を３次元造形法で半導体チップ１３に付与する際に、装置内の目詰まりを抑制しやすくし、射出性を損なわないようにする観点では、封止材１７中の充填剤の含有率は、封止材１７の全質量に対して１０質量％以下であることが好ましく、５質量％以下であることがより好ましく、１質量％以下であることがさらに好ましい。
充填剤の例には、タルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、溶融シリカ（溶融球状シリカ、溶融破砕シリカ）、結晶シリカ粉末等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩又は亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素等の窒化物等が挙げられる。
３次元造形法における装置に目詰まりを抑制しつつ、ガラス転移温度の高い封止層１９を形成しやすくする観点から、封止材１７に含まれる封止樹脂がエポキシ樹脂であり、かつ充填剤（フィラー）の含有率が封止材１７の全質量に対して１０質量％以下であることが好ましく、封止樹脂がエポキシ樹脂であり、かつ充填剤（フィラー）の含有率が封止材１７の全質量に対して５質量％以下であることがより好ましい。
封止材１７の、３次元造形法における装置から射出される際の粘度は、１〜２０ｍＰａ・ｓであることが好ましい。封止材１７の粘度が上記範囲であると、３次元造形法における装置の目詰まりを抑制しやすいため、射出性が良好となりやすく、かつ封止層１９を所望の形状に形成しやすい。
（第３工程）
得られた封止層１９を硬化又は固化させる（図１Ｅ参照）。
封止層１９の硬化は、光硬化であってもよいし、熱硬化であってもよい。即ち、封止層１９が光硬化性樹脂組成物で構成されている場合、封止層１９に光照射して硬化させる（図１Ｅ参照）。封止層１９が熱硬化性樹脂組成物で構成されている場合、封止層１９を加熱して硬化させる。
封止層１９の固化は、冷却固化であってよい。即ち、封止層１９が熱可塑性樹脂組成物で構成されている場合、封止層１９を冷却して固化させる。
硬化又は固化後の封止層１９は、ガラス転移温度が１１０℃以上であることが好ましく、より好ましくは１５０℃以上、さらに好ましくは２００℃以上である。
ガラス転移温度は、以下の方法で測定することができる。即ち、硬化又は固化した封止材１７からなる、幅４ｍｍ、長さ２０ｍｍの試験片を準備する。この試験片のガラス転移温度を、島津製作所社製 熱分析装置（ＴＭＡ−５０）を用いて、２５〜３５０℃の温度範囲で、昇温速度５℃／分、荷重１４ｇ／ｍｍ２、引張りモードの測定条件で、ＴＭＡ測定し、得られた温度−試験片伸び曲線の変曲点から、ガラス転移温度（Ｔｇ）を特定することができる。
硬化又は固化後の封止層１９のガラス転移温度は、主に封止材１７の組成によって調整することができる。硬化又は固化後の封止層１９のガラス転移温度を一定以上にするためには、例えば封止材１７として硬化性樹脂組成物を選択したり、充填剤（フィラー）を添加したりすることが好ましい。
封止層１９の充填剤の含有率は、封止層１９の全質量に対して、５０〜９５質量％であることが好ましく、６０〜９０質量％であることがより好ましい。充填剤の含有量が上記範囲内であると、大気中の水分による半導体チップ１３の劣化を高度に抑制しつつ、クラックの発生を抑制しやすい。
なお、充填剤を含む封止層１９は、充填剤を含む封止材１７を３次元造形法で付与して形成してもよいし、充填剤を予め半導体チップ１３の周辺に付与しておき、その上に充填剤を含まない封止材１７をさらに付与して形成してもよい。
このようにして、支持基板１１と、その上に配置された複数の半導体チップ１３と、半導体チップ１３が封止材１７に埋め込まれ、かつ互いに間隔を空けて配置された複数の封止層１９とを有する半導体装置の中間体が得られる。
（第４工程）
得られた中間体の硬化又は固化された封止層１９を支持基板１１から剥離し、封止体２１を得る（図１Ｆ参照）。
硬化又は固化された封止層１９を支持基板１１から剥離する方法は、特に制限されない。例えば、粘着シート１５が光硬化型粘着シートである場合は、光照射して粘着力を低下させることによって硬化又は固化された封止層１９を剥離する（図１Ｆ参照）。粘着シート１５が熱膨張性粘着シートである場合は、加熱して粘着力を低下させることによって、硬化又は固化された封止層１９を剥離する。
得られる封止体２１は、半導体チップ１３と、その表面１３Ａ以外の半導体チップ１３の全体を埋め込む硬化又は固化した封止材１７’からなる層とを含む。
（他の工程）
さらに、得られた封止体２１の半導体チップ１３が露出した面に、再配線層２３を形成してもよい（再配線層２３を形成する工程、図１Ｇ参照）。
再配線層２３は、再配線部（不図示）と、再配線絶縁層（不図示）とを含む。
再配線部の材質は、通常、配線として用いられる金属材料であってよく、その例には、銅、アルミニウム等が含まれる。
再配線絶縁層の材質は、エポキシ樹脂、ポリオレフィン、アクリル樹脂、ポリエステル、ＡＢＳ樹脂、ポリイミド、ポリエーテルケトン、ポリベンゾオキサゾール等の樹脂でありうる。中でも、硬化後のガラス転移温度が１１０℃以上、好ましくは１５０℃以上、より好ましくは２００℃以上の硬化性樹脂が好ましく、その例には、エポキシ樹脂、熱硬化性ポリオレフィン、ポリイミド、ポリエーテルケトン、ポリベンゾオキサゾールが含まれる。
硬化性樹脂の硬化物のガラス転移温度は、硬化又は固化された封止層１９のガラス転移温度と同様の方法で測定することができる。
再配線絶縁層は、耐熱性を高めたり、線膨脹係数を低減したりして、半導体パッケージ２７又は２７’（図１Ｈ及びＩ参照）の反りを抑制し、半導体パッケージ２７又は２７’の信頼性・歩留りを向上させる観点、及び材料の誘電率を下げて、伝送損失を低減する観点から、必要に応じて、セラミックフィラーや無機フィラー等の絶縁性充填材をさらに含んでいてもよい。
再配線層２３を形成する方法は、特に制限されず、セミアディティブ法やサブトラクティブ法、３次元造形法等があり、中でも、３次元造形法が好ましい。再配線層２３を３次元造形法で形成することで、再配線層２３の形成時の熱の発生を少なくすることができるので、封止体２１の反りや半導体チップ１３のずれを一層抑制しうる。さらに、これまで形成が困難であった微細な配線の形成が可能となり、必要に応じて封止体２１毎の設計変更も容易となる。例えば、配線部の形成は、銅ペースト等の金属ペーストを用いたマテリアルジェッティング法（インクジェット法）や、金、銀、銅、ニッケル等の金属微粒子を用いた金属粉末焼結方式（ＳＬＳ法）にて形成することができる。
また、得られた封止体２１の半導体チップ１３が露出した面又は再配線層２３上に、バンプ２５を形成する工程をさらに行ってもよい（バンプ２５を形成する工程、図１Ｈ参照）。バンプの材質は、通常、バンプとして用いられる公知の金属材料であってよい。
また、得られた封止体２１の半導体チップ１３が露出した面に、半導体チップ１３の外周部にグランド配線（不図示）を形成する工程をさらに行ってもよい（グランド配線を形成する工程、不図示）。
グランド配線の材質は、通常、配線として用いられる公知の金属材料であってよく、その例には、銅、アルミニウム等が含まれる。
グランド配線を形成する方法は、特に制限されないが、配線形成時の熱の発生を少なくすることができ、微細な配線の形成も可能であることから、３次元造形法であることが好ましい。具体的には、銅ペースト等の金属ペーストを用いてマテリアルジェッティング法（インクジェット法）や、金、銀、銅、ニッケル等の金属微粒子を用いた金属粉末焼結方式（ＳＬＳ法）にて形成することができる。
また、得られた封止体２１の半導体チップ１３が露出していない面の少なくとも一部に、電磁波シールド層（不図示）を形成する工程をさらに行ってもよい（電磁波シールド層を形成する工程、不図示）。
電磁波シールド層の材質は、通常、電磁波シールドとして用いられる金属材料であってよく、その例には、銀、銅、金、アルミニウム、マグネシウム、タングステン、コバルト、亜鉛、ニッケル、鉄、白金、スズ、クロム、鉛、チタン、マンガン、ステンレス等が含まれる。中でも、抵抗率が低い銀、銅、金、アルミニウムが好ましい。
電磁波シールド層を形成する方法は、特に制限されないが、３次元造形法であることが好ましい。具体的には、金属ペーストを用いたマテリアルジェッティング法（インクジェット法）や、金属微粒子を用いた金属粉末焼結方式（ＳＬＳ法）にて形成することができる。
このようにして得られた封止体２１を、そのまま半導体パッケージ２７（半導体装置）としてもよいし（図１Ｈ参照）；封止体２１を、半導体チップ１３毎又は１つのパッケージとなる複数の半導体チップ１３毎にさらに分断して、半導体パッケージ２７’（半導体装置）としてもよい（図１Ｉ参照）。
本実施形態では、前述の通り、複数の封止層１９を、間隔を空けて形成する。それにより、各封止層１９と支持基板１１との接触面積を小さくすることができる。さらに、封止層１９の形成を、３次元造形法により行う。それにより、従来の金型成形法と比べて、封止層１９の形成時の熱の発生を少なくすることができる。それにより、支持基板１１と封止層１９の熱膨張率の違いに起因する封止体２１の反りや半導体チップ１３のずれ（ダイシフト）を抑制することができる。
尚、本実施形態では、第２工程において、１つの封止層１９が複数の半導体チップ１３を含むように封止する例を示したが、これに限定されず、１つの封止層１９が１つの半導体チップ１３を含むように封止してもよい。
また、本実施形態では、枠体を使用しない例を示したが、これに限定されず、枠体をさらに使用してもよい。
図３は、複数の封止層１９を形成する工程の他の例を示す図である。このうち、図３Ａは、平面図であり、図３Ｂは、断面図である。図３に示されるように、封止層１９の外周を囲む枠体２９を形成する工程をさらに行ってもよい。枠体２９の形成は、第２工程の前に行ってもよいし、後に行ってもよい。中でも、封止時に発生する熱による封止層１９の変形を抑制しやすくする点では、第２工程の前に行うことが好ましい。
即ち、複数の半導体チップ１３が固定された支持基板１１上に、半導体チップ１３を囲む枠体２９を複数形成した後；第２工程において、枠体２９の内側に封止材１７を付与して、封止層１９を形成することが好ましい。
枠体２９を形成する方法は、予め成形しておいた枠体を配置する方法であってもよいし、支持基板１１上に直接、塗布形成する方法であってもよい。
枠体２９は、封止層１９の熱膨張による変形を抑制する機能を有しうる。また、枠体２９は、隣り合う封止層１９間の最小間隔が狭く、熱膨張により封止層１９同士がくっつきやすいような場合でも、両者がくっつきにくくする機能も有しうる。
枠体２９は、６０〜２５０℃における線膨張係数が３５ｐｐｍ／Ｋ以下の材料を含むか；又は６０〜２５０℃の引張弾性率が、硬化又は固化後の封止材１７の引張弾性率よりも０．５ＧＰａ以上低い樹脂を含むことが好ましい。
枠体２９が、６０〜２５０℃における線膨張係数が３５ｐｐｍ／Ｋ以下の材料を含むことで、封止層１９の熱膨張しようとする力を押さえつけることができる。それにより、封止体２１の反りや半導体チップ１３のずれを一層抑制することができる。
材料の線膨脹係数は、以下の方法で測定することができる。即ち、測定対象となる材料からなる試料片（約３０μｍ、長さ２０ｍｍ）を準備する。次いで、熱機械分析計（ＴＭＡ−５０、島津製作所製）により、この試料片の両端に一定荷重（フィルムの断面積１ｍｍ２に対し１４ｇ）をかけて、温度を変化させた際の伸び（縮み）から線膨張係数（単位：ｐｐｍ／Ｋ)を測定する。
６０〜２５０℃における線膨張係数が３５ｐｐｍ／Ｋ以下の材料の例には、アルミニウム（２３ｐｐｍ／Ｋ）、鉄（１２ｐｐｍ／Ｋ）、タングステン（４．３ｐｐｍ／Ｋ）、クロム（６．８ｐｐｍ／Ｋ）、炭素鋼（１０．８ｐｐｍ／Ｋ）、ステンレス鋼（１０〜１７ｐｐｍ／Ｋ）、ニッケル（１２．８ｐｐｍ／Ｋ）、銅（１６．８ｐｐｍ／Ｋ）、マグネシウム（２５．４ｐｐｍ／Ｋ）等の金属材料や；パイレックス（登録商標）ガラス（３．２ｐｐｍ／Ｋ）、炭化ケイ素（６．６ｐｐｍ／Ｋ）、硬質ガラス（８．５ｐｐｍ／Ｋ）、ケイ素（２４ｐｐｍ／Ｋ）等の無機材料が含まれる。
一方で、枠体２９が、６０〜２５０℃における引張弾性率が、硬化又は固化後の封止材の引張弾性率よりも０．５ＧＰａ以上低い樹脂を含むことで、封止層１９の熱膨張する力を吸収し、緩和することができる。それにより、封止体２１の反りや半導体チップ１３のずれを一層抑制することができる。
樹脂の引張弾性率は、以下の方法で測定することができる。即ち、測定対象となる樹脂からなる厚み１ｍｍのシート状の試験片を準備する。この試験片の引張弾性率（ＧＰａ）を、ＡＳＴＭＤ６３８に準拠し、６０〜２５０℃のいずれかの温度、相対湿度５０％の雰囲気下で、引張試験装置にて測定する。
６０〜２５０℃における引張弾性率が、硬化又は固化後の封止材の引張弾性率よりも０．５ＧＰａ以上低い樹脂の例には、ブタジエンゴム、イソプレンゴム、シリコンゴム、スチレンブタジエンゴム、クロロプレンゴム、ニトリルゴム、ブチルゴム、エチレンプロピレンゴム、アクリルゴム、クロルスルホン化ポリエチレンゴム、フッ素ゴム、水素化ニトリルゴム、エピクロルヒドリンゴム等のエラストマーが含まれる。
枠体２９の厚みｔ２は、封止層１９の厚みｔ１と同じであってもよいし、それと異なってもよいが、封止体２１のハンドリング性や外観を良くする観点では、封止層１９の厚みｔ１と同じであることが好ましい（図３Ｂ参照）。
封止層１９の外周に枠体２９が形成されている場合、隣り合う封止層１９と封止層１９との間隔の最小幅ｄは、隣り合う２つの枠体２９の壁厚と、枠体２９間の間隔とを足し合わせた幅となる（図３Ｂ参照）。
枠体２９は、後工程で取り除かれてもよいし、取り除かれずに半導体パッケージ２７又は２７’に搭載されてもよい。枠体２９が金属材料等で構成されている場合、枠体２９を取り除かずに半導体パッケージ２７又は２７’に搭載しておくことで、得られる半導体パッケージ２７又は２７’に、放熱性や電磁波シールド性をさらに付与しうる。
このように、枠体２９をさらに形成することで、封止体２１を得る際の、封止体２１の反りや半導体チップ１３のずれを一層抑制することができる。さらに、枠体２９を金属材料で構成し、且つ枠体２９を取り除かずにパッケージに搭載することで、得られる半導体パッケージ２７の放熱性や電磁波シールド性を高めることができる。
（シミュレーション）
支持基板１１、半導体チップ１３および封止層１９の材質を以下のような組み合わせにし、室温（２４℃）から１５０℃に加熱した後、室温まで冷却した際の半導体チップ１３の移動距離の最大値を、解析ソフトウェアＡＮＳＹＳを用いて有限要素法で計算した。
そして、隣り合う封止層１９同士の間隔ｄが半導体チップ１３の移動距離の最大値を超えていれば、封止層１９同士の接触を抑制できること、および半導体チップ１３の移動距離は封止層１９の最大幅（Ｗ）と比例することを考慮し、封止層１９同士の間隔の最小値ｄの、封止層１９の最大幅Ｗに対する割合（ｄ／Ｗ×１００）の範囲を特定した。
解析モデルは、１２インチウェハ（支持基板１１）上に、複数のシリコンチップ（半導体チップ１３）（寸法：１０ｍｍ×１０ｍｍ×５００μｍ）を５ｍｍ間隔で配置し、エポキシ樹脂（封止材１７）（封止厚み７００μｍ）で１２インチウェハの全面を封止したものとした。シミュレーションは、以下の条件で行った。
支持基板１１の材質：ＳＵＳ基板（ヤング率：１９７０００ＭＰａ、ポアソン比：０．３０、線膨張係数：１７．３ｐｐｍ／℃）
封止層１９の材質：エポキシ樹脂（ヤング率：３０００ＭＰａ、ポアソン比：０．３４、線膨張係数：８ｐｐｍ／℃（Ｔｇ以下の温度）、１７．３ｐｐｍ／℃（Ｔｇを超える温度）、硬化温度：１５０℃）
半導体チップ１３の材質：シリコン（ヤング率：１３１０００ＭＰａ、ポアソン比：０．２７、線膨張係数：２．６２ｐｐｍ／℃）
冷却過程での半導体チップ１３の移動距離の最大値（即ち、ウェハ（支持基板１１）の中心から最も離れた位置にある半導体チップ１３の移動距離）は０．２７ｍｍであり、当該半導体チップ１３の移動距離の最大値の、封止層１９の最大幅（Ｗ）に対する割合は０．１８％と算出された。このことから、隣り合う２つの封止層１９同士の間隔の最小値ｄの、封止層１９の最大幅Ｗに対する割合（ｄ／Ｗ×１００）が０．１９％以上となるように、隣り合う封止層１９同士の間隔を設定すれば、隣り合う封止層１９同士の接触を高度に抑制できることがわかる。
本出願は、２０１７年５月１０日出願の特願２０１７−０９３５９９に基づく優先権を主張する。当該出願明細書および図面に記載された内容は、すべて本願明細書に援用される。
本発明によれば、複数の半導体チップを一括封止して封止体を得る際の、封止体の反りや半導体チップのずれを抑制し、その後の封止体のハンドリング性や半導体装置の信頼性の低下を抑制しうる半導体装置の製造方法を提供することができる。
１１ 支持基板
１３ 半導体チップ
１５ 粘着シート
１７ 封止材
１７’ 硬化又は固化した封止材
１９ 封止層
２１ 封止体
２３ 再配線層
２５ バンプ
２７、２７’ 半導体パッケージ
２９ 枠体
Ｗ （封止層１９の）最大幅
ｄ （封止層１９同士の）間隔の最小幅
Ｌ 光

Claims (16)

  1. 支持基板上に、複数の半導体チップを、その回路面が前記支持基板と対向するように固定する第１工程と、
    前記複数の半導体チップ上に封止樹脂を含む封止材を３次元造形法で付与することにより、前記半導体チップが前記封止材によって埋め込まれた封止層を、間隔を空けて複数形成する第２工程と、
    前記封止層を硬化又は固化させる第３工程と、
    前記硬化又は固化された封止層を前記支持基板から剥離して、封止体を得る第４工程と
    を含む、
    半導体装置の製造方法。
  2. 前記第２工程において、前記支持基板を平面視したとき、隣り合う２つの前記封止層間の間隔の最小値の、前記封止層の最大幅に対する割合は、０．１９〜１０％である、
    請求項１に記載の半導体装置の製造方法。
  3. 前記支持基板上に、前記半導体チップを囲む枠体を複数形成する工程をさらに含み、
    前記第２工程において、前記枠体の内側に前記封止材を付与することにより、前記半導体チップが前記封止材で埋め込まれた封止層を形成する、
    請求項１又は２に記載の半導体装置の製造方法。
  4. 前記枠体は、６０〜２５０℃における線膨脹係数が３５ｐｐｍ／Ｋ以下の材料を含む、
    請求項３に記載の半導体装置の製造方法。
  5. 前記枠体は、６０〜２５０℃における引張弾性率が、硬化又は固化後の前記封止材の引張弾性率よりも０．５ＧＰａ以上低い樹脂を含む、
    請求項３に記載の半導体装置の製造方法。
  6. 前記封止材は、充填剤をさらに含んでいてもよく、
    前記封止材の全質量に対する前記充填剤の含有率は、１０質量％以下である、
    請求項１〜５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記３次元造形法で前記封止材を前記半導体チップ上に付与する際の前記封止材の粘度は、１〜２０ｍＰａ・ｓである、
    請求項１〜６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記封止層のガラス転移温度は、１１０℃以上である、
    請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記封止樹脂は、エポキシ樹脂、ポリイミド樹脂及び尿素樹脂からなる群より選ばれる少なくとも１種である、
    請求項１〜８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記封止体の前記半導体チップが露出した面に、再配線層を３次元造形法により形成する工程をさらに含む、
    請求項１〜９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記封止体の前記半導体チップが露出した面の前記半導体チップの外周部に、グランド配線を３次元造形法により形成する工程をさらに含む、
    請求項１〜１０のいずれか一項に記載の半導体装置の製造方法。
  12. 前記封止体の前記半導体チップが露出していない面の少なくとも一部に、電磁波シールド層を３次元造形法により形成する工程をさらに含む、
    請求項１〜１１のいずれか一項に記載の半導体装置の製造方法。
  13. 前記封止体は、複数の前記半導体チップを含み、
    前記封止体に含まれる前記複数の半導体チップ間を切断する工程をさらに含む、
    請求項１〜１２のいずれか一項に記載の半導体装置の製造方法。
  14. 支持基板と、
    前記支持基板上に、回路面が前記支持基板と対向するように配置された複数の半導体チップと、
    前記支持基板と前記複数の半導体チップとの間に配置された粘着シートと、
    前記半導体チップが封止材に埋め込まれ、かつ互いに間隔を空けて配置された複数の封止層とを有し、
    前記半導体チップの回路面は、前記粘着シートと接して固定されている、
    半導体装置の中間体。
  15. 前記支持基板を平面視したとき、隣り合う２つの前記封止層間の間隔の最小値の、前記封止層の最大幅に対する割合は、０．１９〜１０％である、
    請求項１４に記載の半導体装置の中間体。
  16. 前記封止層の間隔の最小値は、０．１８〜６ｍｍであり、かつ
    前記封止層の最大幅は、１０〜６０ｍｍである、
    請求項１５に記載の半導体装置の中間体。
JP2019517685A 2017-05-10 2018-05-10 半導体装置の製造方法および半導体装置の中間体 Active JP6777815B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017093599 2017-05-10
JP2017093599 2017-05-10
PCT/JP2018/018069 WO2018207862A1 (ja) 2017-05-10 2018-05-10 半導体装置の製造方法および半導体装置の中間体

Publications (2)

Publication Number Publication Date
JPWO2018207862A1 JPWO2018207862A1 (ja) 2020-03-12
JP6777815B2 true JP6777815B2 (ja) 2020-10-28

Family

ID=64102797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019517685A Active JP6777815B2 (ja) 2017-05-10 2018-05-10 半導体装置の製造方法および半導体装置の中間体

Country Status (5)

Country Link
US (1) US11581197B2 (ja)
EP (1) EP3624172A4 (ja)
JP (1) JP6777815B2 (ja)
TW (1) TWI751331B (ja)
WO (1) WO2018207862A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002780B2 (en) * 2020-11-12 2024-06-04 Taiwan Semiconductor Manufacturing Company Ltd. Package structure including a base and a lid disposed over the base and method of forming the package structure
JPWO2023032355A1 (ja) * 2021-08-30 2023-03-09

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293509A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 半導体装置製造方法およびそれを用いた半導体装置
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
US6537482B1 (en) 2000-08-08 2003-03-25 Micron Technology, Inc. Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography
EP1861880B1 (en) * 2005-03-25 2012-06-20 FUJIFILM Corporation Method of manufacturing solid state imaging device
EP2218311B1 (en) * 2007-10-16 2016-09-14 Promex Industries Incorporated Process for placing, securing and interconnecting electronic components
US8338936B2 (en) * 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
JP4966931B2 (ja) * 2008-08-26 2012-07-04 シャープ株式会社 電子素子ウエハモジュールおよびその製造方法、電子素子モジュールおよびその製造方法、電子情報機器
JP2012199342A (ja) * 2011-03-20 2012-10-18 Fujitsu Ltd 樹脂モールド基板の製造方法および樹脂モールド基板
JP2013069807A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
KR20150056531A (ko) * 2012-09-24 2015-05-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP6320239B2 (ja) * 2013-09-24 2018-05-09 日東電工株式会社 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
US20150147845A1 (en) * 2013-11-26 2015-05-28 Texas Instruments Incorporated Dual sided embedded die and fabrication of same background
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP2016046469A (ja) * 2014-08-26 2016-04-04 日東電工株式会社 半導体装置の製造方法及び封止用シート
JPWO2016031684A1 (ja) * 2014-08-29 2017-06-22 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
JP6461770B2 (ja) 2015-11-19 2019-01-30 株式会社ニューギン 遊技機
US10535611B2 (en) * 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
JP2016221518A (ja) * 2016-08-26 2016-12-28 アピックヤマダ株式会社 導電膜形成装置とその方法

Also Published As

Publication number Publication date
US20200168476A1 (en) 2020-05-28
US11581197B2 (en) 2023-02-14
TWI751331B (zh) 2022-01-01
EP3624172A1 (en) 2020-03-18
TW201907494A (zh) 2019-02-16
JPWO2018207862A1 (ja) 2020-03-12
EP3624172A4 (en) 2020-12-02
WO2018207862A1 (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
CN104584209B (zh) 薄型衬底PoP结构
EP2958142B1 (en) High density film for ic package
JP6654994B2 (ja) 回路部品の製造方法
US7776648B2 (en) High thermal performance packaging for circuit dies
US8293583B2 (en) Method for manufacturing semiconductor device
JP2022009941A (ja) 電子部品装置の製造方法及び電子部品装置
Braun et al. From wafer level to panel level mold embedding
KR20130049691A (ko) Ｆｌｉｐ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법
JP6777815B2 (ja) 半導体装置の製造方法および半導体装置の中間体
CN103794576A (zh) 一种封装结构及封装方法
KR20150117653A (ko) 반도체 소자용 봉지 시트, 반도체 장치 및 반도체 장치의 제조 방법
KR20160013011A (ko) 전자 부품 장치의 제조 방법, 적층 시트, 및 전자 부품 장치
KR101058637B1 (ko) 웨이퍼 레벨 패키지의 제조방법
JP2016048768A (ja) 配線板及び半導体装置の製造方法
US20150041182A1 (en) Package substrate and chip package using the same
JP5499986B2 (ja) 半導体装置の製造方法及び半導体製造装置
CN108583018A (zh) 以低轮廓封装体封装键合线的方法
JP2008181922A (ja) 熱伝導基板、その製造方法および熱伝導基板を用いた半導体装置
KR20010093717A (ko) 반도체 장치, 그 제조 공정 및 에폭시 수지 조성물을포함하는 태블릿
CN107204332B (zh) 半导体装置及其制造方法
CN105321867A (zh) 一种互联载板的制作方法
KR101488611B1 (ko) 반도체 디바이스 및 그 제조 방법
JP6563593B2 (ja) 回路パッケージ
JP7172022B2 (ja) 半導体装置の製造方法
WO2021075036A1 (ja) 電子部品装置を製造する方法、及び電子部品装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201008

R150 Certificate of patent or registration of utility model

Ref document number: 6777815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250