TWI693191B - 用於微機電系統裝置的基底結構和製造半導體結構的方法 - Google Patents

用於微機電系統裝置的基底結構和製造半導體結構的方法 Download PDF

Info

Publication number
TWI693191B
TWI693191B TW105134786A TW105134786A TWI693191B TW I693191 B TWI693191 B TW I693191B TW 105134786 A TW105134786 A TW 105134786A TW 105134786 A TW105134786 A TW 105134786A TW I693191 B TWI693191 B TW I693191B
Authority
TW
Taiwan
Prior art keywords
substrate
sub
support layer
mems
top cover
Prior art date
Application number
TW105134786A
Other languages
English (en)
Other versions
TW201726537A (zh
Inventor
洪蔡豪
郭仕奇
李宗憲
劉陶承
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201726537A publication Critical patent/TW201726537A/zh
Application granted granted Critical
Publication of TWI693191B publication Critical patent/TWI693191B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • B81B1/002—Holes characterised by their shape, in either longitudinal or sectional plane
    • B81B1/004—Through-holes, i.e. extending from one face to the other face of the wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00087—Holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0145—Flexible holders
    • B81B2203/0163—Spring holders
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0104—Chemical-mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0108—Sacrificial polymer, ashing of organics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)

Abstract

本案提供一種用於微機電系統(micro electro mechanical system,MEMS)裝置的基底結構。此基底結構包括頂蓋以及微機電系統(MEMS)基底。此頂蓋具有空腔，且MEMS基底安置於頂蓋上。MEMS基底具有曝露此空腔的複數個通孔，且通孔的深寬比大於30。

Description

用於微機電系統裝置的基底結構和製 造半導體結構的方法
本案係關於一種半導體結構；明確言之，係關於一種用於微機電系統(micro electro mechanical system,MEMS)裝置的基底結構。
積體電路的製造相當程度是驅動於對形成於半導體裝置中的積體電路(integrated circuit,IC)密度的需求的提高。其達成通常係藉由實施更具積極性的設計規則以允許形成密度更高的IC裝置。然而，IC裝置(諸如電晶體)密度之增加亦提高了具縮減之半導體裝置製程的複雜性。
微機電系統(MEMS)一般係指迷你化機械及機電元件(即，裝置和結構)的技術，而其係使用微製造技術製成。MEMS結構近來在積體電路技術領域中的發展上，其中MEMS裝置係形成於基底上以包含機械及電氣特徵。MEMS裝置包括諸如感測器、閥、齒輪、致動器、鏡、加熱器、印表機噴嘴等等。大體而言，MEMS結構包括具有 MEMS裝置的基底結構及頂蓋結構，而MEMS裝置係位於基底結構與頂蓋結構之間。在MEMS結構的製程中，不斷需要進一步的改良以滿足製程縮小上的性能要求。
一種用於微機電系統(MEMS)裝置的基底結構，包括一頂蓋、一微機電系統基底、以及一裝置基底。頂蓋定義一空腔，其中頂蓋是一半導體基底。微機電系統(MEMS)基底安置於該頂蓋上。此MEMS基底具有曝露該空腔的複數個通孔，且這些複數個通孔的一深寬比大於30，微機電系統基底具有一第一基底、一第二基底、一附著、和一第三基底，第一基底具有暴露該空腔的複數個第一子通孔，第二基底具有實質對準複數個第一子通孔的複數個第二子通孔，第三基底具有實質對準複數個第二子通孔的複數個第三子通孔，其中第二基底和第三基底利用此附著而互相接合，複數個第一子通孔、複數個第二子通孔、和複數個第三子通孔形成複數個通孔。裝置基底高於背離頂蓋的微機電系統基底的一表面。
本揭示內容之另一態樣提供了一種製造半導體結構的方法，方法包含：在一第一基底中形成一溝槽；在第一基底上堆疊具有一第二子通孔的一第二基底，並且第二子通孔暴露溝槽；在第二基底上接合具有一空腔的一頂蓋；以及減小第一基底的一厚度，以將溝槽轉換成一第一子通孔。
本揭示內容之又另一態樣提供了一種製造半導體結構的方法，方法包含：接收具有一空腔的一頂蓋；將一 第一支撐層填充於空腔中；形成一第一基底以覆蓋第一支撐層；在第一基底中形成一第一子通孔，以暴露第一支撐層；在第一子通孔中填充一第二支撐層；形成一第二基底，以覆蓋第二支撐層；在第二基底中形成一第二子通孔，以暴露第二支撐層；以及移除第一支撐層和第二支撐層。
10:基底結構
100:半導體結構
110:頂蓋
112:空腔
120:MEMS基底
120a:第一基底
120b:第二基底
120c:第三基底
121:溝槽
122:通孔
122a:第一子通孔
122b:第二子通孔
122c:第三子通孔
124:MEMS結構
124a:彈簧
124b:質量塊
124c:電容器極板
140:裝置基底
142:第二接合墊
144:互連層
146:積體電路
150:第一接合墊
210:操作
220:操作
230:操作
240:操作
410:操作
420:操作
430:操作
440:操作
450:操作
460:操作
510:第一支撐層
520:第二支撐層
530:第三支撐層
D:深度
W:寬度
本案的各態樣最好是結合隨附圖式閱讀以下詳細描述來理解。應注意的是，根據行業標準實務，各種特徵結構可能並未按比例繪製。事實上，為了論述之清晰性，可以任意地增大或減小各種特徵之尺寸。
第1A圖為根據一些實施例MEMS基底的示意俯視圖。
第1B圖為根據一些實施例用於MEMS裝置之基底結構的示意性橫截面圖。
第1C圖為根據一些實施例半導體結構的示意性橫截面圖。
第2圖根據各種實施例圖示製造半導體結構的方法的流程圖。
第3A圖至第3E圖為根據各種實施例第1C圖中之半導體結構在製造的中間階段的橫截面圖。
第4圖根據各種實施例圖示製造半導體結構之另一方法的流程圖。
第5A圖至第5G圖為根據各種實施例第1C圖中之半導體結構在製造的中間階段的橫截面圖。
以下揭示內容提供許多不同實施例或實例，以便實施所提供標的之不同特徵。下文描述部件及排列之特定實例以簡化本案。當然，此等實例僅為示例且並不意欲為限制性。舉例而言，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。另外，本案可在各實例中重複元件符號及/或字母。此重複係出於簡明性及清晰之目的，且本身並不指示所論述之各實施例及/或配置之間的關係。
進一步地，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述諸圖中所圖示一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了諸圖所描繪之定向外，空間相對性術語意欲包含使用或操作中裝置之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)且因此本文所使用之空間相對性描述詞可相應地按此解讀。
一般而言，晶圓係經研磨至所需厚度，而通孔形成於晶圓中以界定不同的微機電系統(micro electro mechanical system；MEMS)結構，諸如彈簧以及質量塊(proof mass)。因為MEMS結構的尺寸隨著半導體裝置之特徵尺寸縮減而減小，必須增加MEMS結構的厚度以滿足 MEMS結構的要求，諸如質量塊的質量以及彈簧的強度。然而，MEMS結構的厚度受到製程能力限制。具體而言，本技術形成的通孔的深寬比被限制為小於30的數值，且因此通孔不能穿透具有較大厚度的晶圓及界定MEMS結構。
為了解決上述問題，本案提供一種用於MEMS裝置的基底結構，半導體結構及其製造方法。基底結構及半導體結構包括通孔，且通孔的深寬比大於30以滿足下一代半導體結構的需求。
第1A圖為根據一些實施例MEMS基底120的示意俯視圖。如第1A圖所示，MEMS基底120包括複數個通孔122以界定不同MEMS結構124。具體地，第1A圖中的MEMS結構124為彈簧124a、質量塊124b以及電容器極板124c，但不限於此。彈簧124a支撐質量塊124b且允許質量塊124b以不同方向(例如，+x、-x、+y、-y、+z或-z方向)移動。此外，質量塊124b及電容器極板124c皆為導電性，而藉以形成電容器。
在一些實施例中，MEMS基底120為加速度計。若MEMS基底120未感測到加速度，則質量塊124b被定位於平衡點。當MEMS基底120感測一個方向中的加速度時，質量塊124b移動至與加速度方向相對的方向，因此質量塊124b與電容器極板124c之間的電容改變。藉由量測電容的改變，來計算加速度速率以及加速度方向。
在各種實施例中，MEMS結構124為任何適當的結構。MEMS結構124的實例可進一步包括(但不限於) 致動器、感測器、閥、齒輪、陀螺儀、槓桿，以及鉸鏈。MEMS結構124的常見應用進一步包括壓力感測器、陀螺儀、羅盤、麥克風、振盪器、致動器、鏡、加熱器，以及印表機噴嘴。
第1B圖為根據一些實施例用於MEMS裝置之基底結構10的示意性橫截面圖。基底結構10包括頂蓋110以及MEMS基底120。頂蓋110包括空腔112，且MEMS基底120安置於頂蓋110上。空腔112藉由MEMS基底120的通孔122曝露，並且通孔122的深寬比大於30。通孔122的深寬比為通孔122的深度D與通孔122的寬度W的比率。在一些實施例中，通孔122的寬度W在約1微米(um)至約2um的範圍內。在一些實施例中，通孔122的深度D在約60um至約90um的範圍內。在一些實施例中，基底結構10進一步包括安置於頂蓋110與MEMS基底120之間的蝕刻終止層。以不同方式解釋，蝕刻終止層係在頂蓋110之面向MEMS基底120的表面上。
在各種實施例中，通孔122的深寬比為35、40、45、50、55、60、65、70、75、75、80、85、90，但不限於此。
在一些實施例中，頂蓋110及MEMS基底120為塊狀矽基底。在各種實施例中，頂蓋110及MEMS基底120包括元素半導體，此元素半導體包括晶體結構、多晶體結構，及/或非晶質結構的矽或鍺。在各種實施例中，頂蓋110及MEMS基底120包括複合半導體，此複合半導體包括碳化 矽、砷化鎵、磷化鎵、磷化銦、砷化銦，及/或銻化銦。在各種實施例中，頂蓋110及MEMS基底120包括合金半導體，此合金半導體包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP，及/或GaInAsP；任何其他適當材料；及/或其組合。
在一些實施例中，頂蓋110及MEMS基底120為其中不含有源部件(諸如，P-通道場效電晶體(P-channel field effect transistors,PFETs)、N-通道場效電晶體(N-channel field effect transistors,NFETs)、金氧半場效電晶體(metal-oxide-semiconductor field effect transistors,MOSFETs)、互補金氧半導體(complementary metal-oxide-semiconductor transistors,CMOSs)電晶體、高壓電晶體，以及高頻電晶體)的毯覆式晶圓。
如第1B圖所示，通孔122之每一者係由第一子通孔122a、第二子通孔122b以及第三子通孔122c組成。具體地，MEMS基底120係由至少兩個基底形成。第1B圖中圖示的MEMS基底120包括第一基底120a、第二基底120b以及第三基底120c，但不限於此。第一基底120a覆蓋頂蓋110的空腔112，且複數個第一子通孔122a穿過第一基底120a以曝露空腔112。第二基底120b安置於第一基底120a上，且複數個第二子通孔122b穿過第二基底120b。第二子通孔122b的每一者實質對準於第一子通孔122a中的一者。第三基底120c安置於第二基底120b上，且複數個第三子通 孔122c穿過第三基底120c。第三子通孔122c的每一者實質對準於第二子通孔122b中的一者。術語「實質對準」是指以一些可接受的偏差對準，而不需要精確的對準。因此，第一子通孔122a、第二子通孔122b以及第三子通孔122c共同地形成通孔122，且通孔122的深寬比大於30，此係因為第一子通孔122a、第二子通孔122b以及第三子通孔122c皆具有約30的深寬比。儘管第1B圖中圖示的MEMS基底120係由三個基底組成，但是基底的數量不限於此。
現參考第1C圖，第1C圖係根據一些實施例半導體結構的示意性橫截面圖。在第1C圖中，半導體結構100包括安置於基底結構10上的裝置基底140，且裝置基底140與基底結構10接合。具體地，基底結構10進一步包括MEMS基底120上的第一接合墊150，且裝置基底140進一步包括安置於裝置基底140下方的第二接合墊142，其中此第二接合墊142與第一接合墊150接合。在一些實施例中，第一接合墊150及第二接合墊142係以選自由以下項組成之群組的材料組成：鋁(Al)、金(Au)、鈦(Ti)、鉭(Ta)、鎳(Ni)及錫(Sn)。在一些實施例中，在第一接合墊150與第二接合墊142之間形成共晶接合(諸如Ge/Al、Ge/Au或Si/Au)。在一些實施例中，在第一接合墊150與第二接合墊142之間形成擴散接合(諸如Si/Al或Si/Ti)。
裝置基底140進一步包括一或更多個積體電路146，以及互連層144(例如，金屬線以及通路)，且第二接合墊142藉由互連層144電連接至積體電路146。在一些實 施例中，積體電路146為CMOS裝置，諸如電晶體(例如，NMOS及PMOS電晶體)。在一些實施例中，裝置基底140亦包括隔離結構及/或與積體電路146相關的任何其他元件。
本案的另一態樣提供一種製造半導體結構的方法。參考第2圖，第2圖根據各種實施例圖示製造半導體結構之方法的流程圖。流程圖包括以下步驟。在操作210中，在第一基底中形成溝槽。在操作220中，將具有第二子通孔的第二基底堆疊於第一基底上，且第二子通孔曝露溝槽。在操作230中，具有空腔的頂蓋接合於第二基底上。在操作240中，減小第一基底的厚度以將溝槽轉換成第一子通孔。
同時參考第3A圖至第3E圖。第3A圖至第3E圖為根據各種實施例第1C圖之半導體結構在製造的中間階段處的橫截面圖。在第3A圖及操作210中，溝槽121形成於第一基底120a中。溝槽121可使用適當製程製造，包括光微影術及蝕刻製程。光微影術製程可包括以下步驟：形成上覆第一基底120a的光阻層(未圖示)，曝露光阻層以形成圖案，執行曝光後烘焙製程，以及將圖案顯影以形成遮罩元件。上述遮罩元件用以保護第一基底120a的部分同時藉由蝕刻製程在第一基底120a中形成溝槽121。在一些實施例中，蝕刻製程為深反應式離子蝕刻(deep reactive-iin etching,DRIE)製程，以便確保溝槽121具有高度垂直的側壁。在各種實施例中，溝槽121具有小於30um的深度，且溝槽121的寬度在約1um至約2um的範圍內。
在第3B圖及操作220中繼續，具有第二子通孔122b的第二基底120b堆疊於第一基底120a上，且第二子通孔122b曝露溝槽121。第二基底120b接合於第一基底120a上，且執行第3A圖中提及的光微影術及蝕刻製程(諸如IDRIE製程)以形成第二子通孔122b，此第二子通孔122b實質對準於溝槽121以曝露溝槽121。在一些實施例中，在形成第二子通孔122b之前減小第二基底120b的厚度。在各種實施例中，藉由使用適當製程(諸如，共晶接合、熱壓接合以及附著接合)來接合第一基底120a及第二基底120b。在各種實施例中，第二子通孔122b具有小於30um的深度，且第二子通孔122b的寬度在約1um至約2um的範圍內。
在一些其他實施例中，在接合第一基底120a及第二基底120b之前在第二基底120b中形成第二子通孔122b。具體地，減小第二基底120b的厚度，且執行第4圖中提及的光微影術及蝕刻製程(諸如DRIE製程)以形成第二子通孔122b。隨後，具有複數個第二子通孔122b的第二基底120b與第一基底接合，且第二子通孔122b的每一者實質對準於一個溝槽121。
在第3C圖中繼續，第3C圖根據各種實施例圖示可選操作。在第3C圖中，具有第三子通孔122c的第三基底120c堆疊於第二基底120b上，且第三子通孔122c曝露第二子通孔122b。第三基底120c接合於第二基底120b上，且執行第3A圖中提及的光微影術及蝕刻製程(諸如DRIE製程)以形成第三子通孔122c，此第三子通孔122c實質對準於第 二子通孔122b以曝露第二子通孔122b。在一些實施例中，在形成第三子通孔122c之前減小第三基底120c的厚度。在一些實施例中，藉由使用適當製程(諸如，共晶接合、熱壓接合及附著接合)接合第二基底120b及第三基底120c。在各種實施例中，第三子通孔122c具有小於30um的深度，且第三子通孔122c的寬度在約1um至約2um的範圍內。在各種實施例中，在不偏離本案的範圍及精神的情況下省略第3C圖中的操作。
在一些其他實施例中，在接合第二基底120b及第三基底120c之前，在第三基底120c中形成第三子通孔122c。具體地，減小第三基底120c的厚度，且執行第4圖中提及的光微影術及蝕刻製程(諸如DRIE製程)以形成第三子通孔122c。隨後，具有複數個第三子通孔122c的第三基底120c與第二基底120c接合，且第三子通孔122c的每一者實質對準於一個第二子通孔122b。
在一些實施例中，第一基底120a、第二基底120c以及第三基底120c為不含有源部件的毯覆式晶圓。
在第3D圖及操作230中繼續，具有空腔112的頂蓋110接合於第二基底120b上。如第3D圖所示，頂蓋110與第三基底120c接合，且連接第三子通孔122c及空腔112。在一些實施例中，頂蓋110係由毯覆式晶圓形成，且對毯覆式晶圓執行光微影術及蝕刻製程以形成空腔112。在各種實施例中，第三基底120c及頂蓋110係藉由使用適當製程(諸如，共晶接合、熱壓接合以及附著接合)接合。
在一些其他實施例中，頂蓋110與第二基底120b接合，而第3C圖中提及的操作被省略，且連接第二子通孔122b及空腔112。
在第3E圖及操作240中繼續，減小第一基底120a的厚度以將溝槽121轉換成第一子通孔122a。頂蓋110提供支撐力以防止第一基底120a、第二基底120b及第三基底120c崩塌。首先，翻轉第3D圖中的中間結構，並減小第一基底120a的厚度以曝露溝槽121的底部，以便將溝槽121轉換成第一子通孔122a。在一些實施例中，藉由多個步驟減小第一基底120a的厚度。例如，首先執行化學機械研磨(chemical rmechanical polishing,CMP)製程以減小第一基底120a的厚度，但在CMP製程之後在溝槽121上有剩餘厚度以防止漿料進入空腔112。隨後，執行乾式蝕刻製程以移除剩餘厚度，且因此曝露溝槽121的底部以將溝槽121轉換成第一子通孔122a。第一子通孔122a、第二子通孔122b以及第三子通孔122c共同形成深寬比大於30的通孔122，且藉由通孔122分離不同的MEMS結構124。
方法進一步包括接合裝置基底140至第一基底120a以形成第1C圖圖示所示的半導體結構的操作。第一接合墊150形成於第一基底120a上，且第一接合墊150藉由使用適當製程(諸如，共晶接合、熱壓接合以及附著接合)接合至裝置基底140的第二接合墊142。裝置基底140進一步包括一或更多個積體電路146，以及互連層144(例如，金 屬線以及孔)，且第二接合墊142藉由互連層144電連接至積體電路146。
本案的另一態樣提供製造半導體結構的另一方法。參考第4圖，第4圖根據各種實施例圖示製造半導體結構之方法的流程圖。流程圖包括以下步驟。在操作410中，接收具有空腔的頂蓋。在操作420中，將第一支撐層填充於空腔中。在操作430中，形成第一基底以覆蓋第一支撐層，且在第一基底中形成第一子通孔以曝露第一支撐層。在操作440中，將第二支撐層填充於第一子通孔中。在操作450中，形成第二基底以覆蓋第二支撐層，且在第二基底中形成第二子通孔以曝露第二支撐層。在操作460中，移除第一支撐層及第二支撐層。
同時參考第5A圖至第5G圖。第5A圖至第5G圖為根據各種實施例第1C圖之半導體結構在製造的中間階段的橫截面圖。第5A圖圖示操作410及操作420，其中接收具有空腔112的頂蓋110，且將第一支撐層510填充於空腔112中。在一些實施例中，頂蓋110係由毯覆式晶圓形成，且對毯覆式晶圓執行光微影術以及蝕刻製程以形成空腔112。在各種實施例中，第一支撐層510藉由使用沈積製程(諸如，CVD或PVD製程，但不限於此)完全填充空腔112。
在第5B圖及操作430中繼續，形成第一基底120a以覆蓋第一支撐層510，且在第一基底120a中形成第一子通孔122a以曝露第一支撐層510。第一基底120a接合至頂蓋110，且執行第3A圖中提及的光微影術及蝕刻製程 (諸如DRIE製程)以形成曝露第一支撐層510的第一子通孔122a。第一支撐層510提供支撐力以防止第一基底120a在形成第一子通孔122a期間崩塌。在一些實施例中，在形成第一子通孔122a之前減小第一基底120a的厚度。在一些實施例中，第一基底120a及頂蓋112藉由使用適當製程(諸如共晶接合、熱壓接合及附著接合)來接合。
在第5C圖及操作440中繼續，第二支撐層520填充於第一子通孔122a中。在各種實施例中，第二支撐層520藉由使用沈積製程(諸如CVD或PVD製程，但不限於此)完全填充第一子通孔122a。
在第5D圖及操作450中繼續，形成第二基底120b以覆蓋第二支撐層520，且在第二基底120b中形成第二子通孔122b以曝露第二支撐層520。第二基底120b接合至第一基底120a，且執行第3A圖中提及的光微影術及蝕刻製程以形成曝露第二支撐層520的第二子通孔122b。第二支撐層520提供支撐力以防止第二基底120b在形成第二子通孔122b期間崩塌。在一些實施例中，在形成第二子通孔122b之前減小第二基底120b的厚度。在一些實施例中，第一基底120a及第二基底120b藉由使用適當製程(諸如共晶接合、熱壓接合及附著接合)接合。
在第5E圖及第5F圖中繼續，第5E圖及第5F圖根據各種實施例圖示可選操作，且在不偏離本案的範疇及精神的情況下可省略第5E圖及第5F圖中的操作。在第5E圖中，第三支撐層530填充於第二子通孔122b中。在各種實施 例中，第三支撐層530藉由使用沈積製程(諸如CVD或PVD製程，但不限於此)完全填充第二子通孔122b。
在第5F圖中，形成第三基底120c以覆蓋第三支撐層520，且在第三基底120c中形成第三子通孔122c以曝露第三支撐層530。第三基底120c接合至第二基底120b，且執行第3A圖中提及的光微影術及蝕刻製程(諸如DRIE製程)以形成曝露第三支撐層530的第三子通孔122c。第三支撐層530提供支撐力以防止第三基底120c在形成第三子通孔122c期間崩塌。在一些實施例中，在形成第三子通孔122c之前減小第三基底120c的厚度。在一些實施例中，第二基底120b及第三基底120c藉由使用適當製程(諸如共晶接合、熱壓接合及附著接合)接合。
在第5G圖及操作450中繼續，移除第一支撐層510及第二支撐層520。若執行在第5E圖及第5F圖中的可選操作，則第三支撐層430亦與第一支撐層510以及第二支撐層520一起被移除，以便形成曝露頂蓋110之空腔112的通孔122。在一些實施例中，第一支撐層510、第二支撐層520及第三支撐層530藉由使用電漿蝕刻製程來移除。
在一些實施例中，第一支撐層510、第二支撐層520及第三支撐層530包括碳基聚合物材料。在各種實施例中，第一支撐層510、第二支撐層520以及第三支撐層530為抗反射塗覆(anti-reflective coating,ARC)膜。
方法進一步包括將裝置基底140接合至第三基底120c以形成第1C圖所示的半導體結構的操作。第一接合 墊150形成於第三基底120c上，且第一接合墊150藉由使用適當製程(諸如共晶接合、熱壓接合及附著接合)接合至裝置基底140的第二接合墊142。裝置基底140進一步包括一或更多個積體電路146及互連層144(例如，金屬線及孔)，且第二接合墊142藉由互連層144電連接至積體電路146。
以上論述之本案的實施例具有優於現存方法及結構的優點，且此等優點總結於下。根據一些實施例，提供一種用於MEMS裝置之改良的基底結構，其中此基底結構的通孔具有大於30的深寬比以界定MEMS結構。具有較大深寬比的通孔允許MEMS結構具有較大的厚度，且因此滿足下一代中MEMS結構的要求。此外，通孔的每一者係由多個子通孔組成，且此等子通孔在不使用複雜對準機構的情況下實質對準。具體地，用於圖案化第一子通孔的遮罩亦施加用於圖案化第二子通孔。因此，第一子通孔及第二子通孔對準並共同形成深寬比大於30的通孔，且因此提高製造製程的效率。
根據一些實施例，本案揭示用於微機電系統(MEMS)裝置的基底結構。基底結構包括頂蓋以及微機電系統(MEMS)基底。頂蓋具有空腔，且MEMS基底安置於頂蓋上。MEMS基底具有曝露空腔的複數個通孔，且通孔的深寬比大於30。
根據各種實施例，本案揭示一種製造半導體結構的方法，此方法包括以下步驟。在第一基底中形成溝槽，且具有第二子通孔的第二基底堆疊於第一基底上，其中第二 子通孔曝露溝槽。具有空腔的頂蓋接合於第二基底上，且減小第一基底的厚度以將溝槽轉換成第一子通孔。
根據各種實施例，本案揭示一種製造半導體結構的方法，此方法包括以下步驟。接收具有空腔的頂蓋，且第一支撐層填充於空腔中。形成第一基底以覆蓋第一支撐層，且在第一基底中形成第一子通孔以曝露第一支撐層。第二支撐層填充於第一子通孔中，且形成第二基底以覆蓋第二支撐層。在第二基底中形成第二子通孔以曝露第二支撐層，且移除第一支撐層及第二支撐層。
上文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本案之態樣。熟習此項技術者應瞭解，可輕易使用本案作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本案之精神及範疇，且可在不脫離本案之精神及範疇的情況下產生本文的各種變化、替代及更改。
100:半導體結構
110:頂蓋
120:MEMS基底
140:裝置基底
142:第二接合墊
144:互連層
146:積體電路
150:第一接合墊

Claims (10)

  1. 一種用於微機電系統(MEMS)裝置的基底結構，包括：一頂蓋，其定義一空腔，其中該頂蓋是一半導體基底；一微機電系統(MEMS)基底，安置於該頂蓋上，該MEMS基底具有曝露該空腔的複數個通孔，且該些複數個通孔的一深寬比大於30，該微機電系統基底具有一第一基底、一第二基底、一附著、和一第三基底，該第一基底具有暴露該空腔的複數個第一子通孔，該第二基底具有實質對準該些複數個第一子通孔的複數個第二子通孔，該第三基底具有實質對準該些複數個第二子通孔的複數個第三子通孔，其中該第二基底和該第三基底利用該附著而互相接合，該些複數個第一子通孔、該些複數個第二子通孔、和該些複數個第三子通孔形成該些複數個通孔；以及一裝置基底，其高於背離該頂蓋的該微機電系統基底的一表面。
  2. 如請求項1所述之基底結構，更包含一蝕刻停止層，其設置在介於該頂蓋和該微機電系統基底之間。
  3. 如請求項1所述之基底結構，其中該頂蓋和該微機電系統基底是毯覆式晶圓，其中不含有源部件。
  4. 如請求項1所述之基底結構，更包含：一 互連層，設置在介於該微機電系統基底和該裝置基底之間。
  5. 一種製造半導體結構的方法，該方法包含：在一第一基底中形成一溝槽；在該第一基底上堆疊具有一第二子通孔的一第二基底，並且該第二子通孔暴露該溝槽；在該第二基底上接合具有一空腔的一頂蓋；以及減小該第一基底的一厚度，以將該溝槽轉換成一第一子通孔。
  6. 如請求項5所述之方法，其中在該第一基底上堆疊具有該第二子通孔的該第二基底包含：在該第一基底上形成該第二基底；減小該第二基底的一厚度；以及在該第二基底中形成該第二子通孔以暴露該溝槽。
  7. 如請求項5所述之方法，更包含：在該第二基底上堆疊具有一第三子通孔的一第三基底，並且該第三子通孔暴露該第二子通孔。
  8. 一種製造半導體結構的方法，該方法包含接收具有一空腔的一頂蓋；將一第一支撐層填充於該空腔中；形成一第一基底以覆蓋該第一支撐層； 在該第一基底中形成一第一子通孔，以暴露該第一支撐層；在該第一子通孔中填充一第二支撐層；形成一第二基底，以覆蓋該第二支撐層；在該第二基底中形成一第二子通孔，以暴露該第二支撐層；以及移除該第一支撐層和該第二支撐層。
  9. 如請求項8所述之方法，更包含在形成該第一子通孔之前減小該第一基底的一厚度。
  10. 如請求項8所述之方法，更包含：在該第二子通孔中填充一第三支撐層；形成一第三基底，以覆蓋該第三支撐層；減小該第三基底的一厚度；在該第三基底中形成一第三子通孔，以暴露該第三支撐層；以及移除該第三支撐層。
TW105134786A 2015-10-28 2016-10-27 用於微機電系統裝置的基底結構和製造半導體結構的方法 TWI693191B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/925,867 US9556015B1 (en) 2015-10-28 2015-10-28 Substrate structure, semiconductor structure and method for fabricating the same
US14/925,867 2015-10-28

Publications (2)

Publication Number Publication Date
TW201726537A TW201726537A (zh) 2017-08-01
TWI693191B true TWI693191B (zh) 2020-05-11

Family

ID=57867387

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134786A TWI693191B (zh) 2015-10-28 2016-10-27 用於微機電系統裝置的基底結構和製造半導體結構的方法

Country Status (3)

Country Link
US (2) US9556015B1 (zh)
CN (1) CN106629570A (zh)
TW (1) TWI693191B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018083385A (ja) * 2016-11-25 2018-05-31 キヤノン株式会社 膜の形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542702A (zh) * 2008-06-05 2009-09-23 香港应用科技研究院有限公司 基于硅通孔的三维晶圆叠层的键合方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447851B1 (ko) * 2002-11-14 2004-09-08 삼성전자주식회사 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법
US7681306B2 (en) * 2004-04-28 2010-03-23 Hymite A/S Method of forming an assembly to house one or more micro components
DE102007026445A1 (de) * 2007-06-06 2008-12-11 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
US8193596B2 (en) * 2008-09-03 2012-06-05 Solid State System Co., Ltd. Micro-electro-mechanical systems (MEMS) package
JP2010237196A (ja) * 2009-03-12 2010-10-21 Seiko Epson Corp Ｍｅｍｓセンサー、ｍｅｍｓセンサーの製造方法、および電子機器
US8093085B2 (en) * 2010-06-15 2012-01-10 Memsor Corporation Method of forming suspension object on monolithic substrate
US20120193785A1 (en) * 2011-02-01 2012-08-02 Megica Corporation Multichip Packages
TWI504279B (zh) * 2011-12-01 2015-10-11 Ind Tech Res Inst Ｍｅｍｓ音波感測器及其製造方法
US8828772B2 (en) * 2012-03-05 2014-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio MEMS devices and methods for forming the same
US9085120B2 (en) * 2013-08-26 2015-07-21 International Business Machines Corporation Solid state nanopore devices for nanopore applications to improve the nanopore sensitivity and methods of manufacture
US9090454B2 (en) * 2013-08-27 2015-07-28 Freescale Semiconductor, Inc. Sequential wafer bonding
DE102014202842B4 (de) * 2014-02-17 2022-10-20 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauteils
KR20160021559A (ko) * 2014-08-18 2016-02-26 삼성전자주식회사 나노필라 구조를 가진 정전용량 미세가공 초음파 변환기 및 그 제조방법
US9647022B2 (en) * 2015-02-12 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer structure for high aspect ratio etch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542702A (zh) * 2008-06-05 2009-09-23 香港应用科技研究院有限公司 基于硅通孔的三维晶圆叠层的键合方法

Also Published As

Publication number Publication date
US10508020B2 (en) 2019-12-17
US9556015B1 (en) 2017-01-31
US20170129767A1 (en) 2017-05-11
CN106629570A (zh) 2017-05-10
TW201726537A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
US10087069B2 (en) Semiconductor devices with moving members and methods for making the same
CN107032290B (zh) 半导体器件及其形成方法
US11097941B2 (en) Method of fabricating semiconductor structure
US9346666B2 (en) Composite wafer semiconductor
TWI543280B (zh) 微機電系統元件的形成方法
TWI471259B (zh) 微機電裝置與其製造方法
US7557441B2 (en) Package of MEMS device and method for fabricating the same
US7615394B2 (en) Method for fabricating MEMS device package that includes grinding MEMS device wafer to expose array pads corresponding to a cap wafer
TWI675444B (zh) 微機電系統裝置與微機電系統的封裝方法
TWI570942B (zh) 壓力感測器以及其製造方法
US9090452B2 (en) Mechanism for forming MEMS device
CN103569937A (zh) Mems器件及mems器件形成方法
TW201727780A (zh) 微機電系統封裝之製造方法
TW201736241A (zh) 半導體結構以及其製造方法
TWI693191B (zh) 用於微機電系統裝置的基底結構和製造半導體結構的方法
US10494252B2 (en) MEMS devices and methods of manufacturing the same
US20180052067A1 (en) Pressure sensor and manufacture method thereof
TWI542019B (zh) 壓力感測器以及其製造方法
TW201739688A (zh) 半導體結構及其製造方法