CN106629570A - 衬底结构、半导体结构及其制造方法 - Google Patents

衬底结构、半导体结构及其制造方法 Download PDF

Info

Publication number
CN106629570A
CN106629570A CN201610657471.9A CN201610657471A CN106629570A CN 106629570 A CN106629570 A CN 106629570A CN 201610657471 A CN201610657471 A CN 201610657471A CN 106629570 A CN106629570 A CN 106629570A
Authority
CN
China
Prior art keywords
substrate
sub
mems
supporting layer
aperture hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610657471.9A
Other languages
English (en)
Inventor
洪蔡豪
郭仕奇
李宗宪
刘陶承
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106629570A publication Critical patent/CN106629570A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • B81B1/002—Holes characterised by their shape, in either longitudinal or sectional plane
    • B81B1/004—Through-holes, i.e. extending from one face to the other face of the wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00087—Holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0145—Flexible holders
    • B81B2203/0163—Spring holders
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0104—Chemical-mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0108—Sacrificial polymer, ashing of organics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)

Abstract

本发明提供了用于微电子机械***(MEMS)器件的衬底结构。该衬底结构包括盖和微电子机械***(MEMS)衬底。该盖具有腔，并且MEMS衬底设置在盖上。MEMS衬底具有暴露腔的多个孔洞，并且该孔洞的纵横比大于30。本发明的实施例还涉及半导体结构及其制造方法。

Description

衬底结构、半导体结构及其制造方法
技术领域
本发明的实施例涉及集成电路器件，更具体地，涉及衬底结构、半导体结构及其制造方法。
背景技术
集成电路(IC)的制造已经大大地受到增加半导体器件中形成的集成电路的密度的需求的驱动。这通常是通过实施更多积极的设计规则以允许形成的IC器件的更大的密度来完成。然而，诸如晶体管的IC器件的增加的密度也已经增加了处理具有减小的部件尺寸的半导体器件的复杂性。
微电子机械***(MEMS)是一种通常称为微型机械和电子机械元件(即，器件和结构)(使用微制造技术制成)的技术。近年来，MEMS结构是在集成电路技术的领域中发展起来的，其中，在衬底上形成的MEMS器件以机械和电部件为特征。MEMS器件包括诸如传感器、阀门、齿轮、致动器、反光镜、加热器、打印机喷嘴等。一般地，MEMS结构包括具有MEMS器件和盖结构的衬底结构，并且MEMS器件放置在盖结构之间。在MEMS结构的制造工艺中，进一步改进是在按比例缩小工艺中不断满足性能需求所必需的。
发明内容
本发明的实施例提供了一种用于微电子机械***(MEMS)器件的衬底结构，包括：盖，具有腔；以及微电子机械***(MEMS)衬底，设置在所述盖上，所述MEMS衬底具有暴露所述腔的多个孔洞，并且所述孔洞的纵横比大于30。
本发明的另一实施例提供了一种制造半导体结构的方法，所述方法包括：在第一衬底中形成沟槽；将具有第二子孔洞的第二衬底堆叠在所述第一衬底上，并且所述第二子孔洞暴露所述沟槽；将具有腔的盖接合在所述第二衬底上；以及减小所述第一衬底的厚度以将所述沟槽转变为第一子孔洞。
本发明的又一实施例提供了一种制造半导体结构的方法，所述方法包括：接收具有腔的盖；在所述腔中填充第一支撑层；形成第一衬底以覆盖所述第一支撑层；在所述第一衬底中形成第一子孔洞以暴露所述第一支撑层；在所述第一子孔洞中填充第二支撑层；形成第二衬底以覆盖所述第二支撑层；在所述第二衬底中形成第二子孔洞以暴露所述第二支撑层；以及去除所述第一支撑层和所述第二支撑层。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A是根据一些实施例的MEMS衬底的示意性顶视图。
图1B是根据一些实施例的用于MEMS器件的衬底结构的示意性截面图。
图1C是根据一些实施例的半导体结构的示意性截面图。
图2示出了根据各个实施例的制造半导体结构的方法的流程图。
图3A至图3E是根据各个实施例的处于制造的中间阶段的图1C中的半导体结构的截面图。
图4示出了根据各个实施例的制造半导体结构的另一方法的流程图。
图5A至图5G是根据各个实施例的处于制造的中间阶段的图1C中的半导体结构的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
一般地，抛光晶圆至期望的厚度，并且在晶圆中形成孔洞以限定诸如弹簧和加速度计的不同的微电子机械***(MEMS)结构。由于MEMS结构的尺寸随着半导体器件的部件尺寸的减小而减小，因此MEMS结构的厚度必须增大以满足MEMS结构的需求(诸如加速度计的质量和弹簧的强度)。然而，MEMS结构的厚度受到加工能力限制。具体地，通过本技术形成的孔洞的纵横比限于小于30的值，并且因此该孔洞不能穿透具有更大厚度的晶圆以及限定MEMS结构。
为了解决上述问题，本发明提供了用于MEMS器件的衬底结构、半导体结构及其制造方法。该衬底结构和半导体结构包括孔洞，并且孔洞的纵横比大于30以满足下一代的半导体结构的需求。
图1A是根据一些实施例的MEMS衬底120的示意性顶视图。如图1A所示，MEMS衬底120包括多个孔洞122以限定不同的MEMS结构124。具体地，图1A中的MEMS结构124是弹簧124a、加速度计124b和电容器极板124c，但是不限于此。弹簧124a支撑加速度计124b并且允许加速度计124b在不同的方向上移动(例如，+x、-x、+y、-y、+z或–z方向上)。此外，加速度计124b和电容器极板124c都是导电的，并且因此形成电容器。
在一些实施例中，MEMS衬底120是加速计。如果MEMS衬底120不感测加速度，则加速度计124b位于平衡点处。当MEMS衬底120在一个方向上感测加速度时，加速度计124b移动至与加速度方向相对的方向上。因此，相应地改变了加速度计124b和电容器极板124c之间的电容。通过测量电容的改变，计算加速度率和加速度方向。
在各个实施例中，MEMS结构124是任何合适的结构。MEMS结构124的实例还可以包括但是不限于致动器、传感器、阀门、齿轮、陀螺仪、杠杆和铰链。MEMS结构124的共同应用还包括压力传感器、陀螺仪、罗盘、扩音器、振荡器、致动器、反光镜、加热器和打印机喷嘴。
图1B是根据一些实施例的用于MEMS器件的衬底结构10的示意性截面图。衬底结构10包括盖110和MEMS衬底120。盖110包括腔112，并且MEMS衬底120设置在盖110上。腔112通过MEMS衬底120的孔洞122暴露，并且孔洞122的纵横比大于30。孔洞122的纵横比是孔洞122的深度D和孔洞122的宽度W的比率。在一些实施例中，孔洞122的宽度W在从约1μm至约2μm的范围内。在一些实施例中，孔洞122的深度D在从约60μm至约90μm的范围内。在一些实施例中，衬底结构10还包括设置在盖110和MEMS衬底120之间的蚀刻停止层。用不同的方式解释为，蚀刻停止层位于朝向MEMS衬底120的盖110的表面上。
在各个实施例中，孔洞122的纵横比为35、40、45、50、55、60、65、70、75、75、80、85、90，但是不限于此。
在一些实施例中，盖110和MEMS衬底120是块状硅衬底。在各个实施例中，盖110和MEMS衬底120包括元素半导体，包括单晶、多晶和/或非晶结构的硅或锗。在各个实施例中，盖110和MEMS衬底120包括化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。在各个实施例中，盖110和MEMS衬底120包括合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；任何其它合适的材料；和/或它们的组合。
在一些实施例中，其中，盖110和MEMS衬底120是其中无有源组件(诸如，P-沟道鳍式场效应晶体管(PFET)、N-沟道鳍式场效应晶体管(NFET)、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体晶体管(CMOS)、高电压晶体管和高频晶体管)的毯状晶圆。
如图1B所示，每个孔洞122均由第一子孔洞122a、第二子孔洞122b和第三子孔洞122c组成。具体地，MEMS衬底120由至少两个衬底形成。图1B中示出的MEMS衬底120包括第一衬底120a、第二衬底120b和第三衬底120c，但是不限于此。第一衬底120a覆盖盖110的腔112，并且多个第一子孔洞122a穿过第一衬底120a以暴露腔112。第二衬底120b设置在第一衬底120a上，并且多个第二子孔洞122b穿过第二衬底120b。每个第二子孔洞122b与一个第一子孔洞122a基本对准。第三衬底120c设置在第二衬底120b上，并且多个第三子孔洞122c穿过第三衬底120c。每个第三子孔洞122c与一个第二子孔洞122b基本对准。术语“基本对准”指的是具有一些可接受的偏差的对准并且不需要精确对准。因此，第一子孔洞122a、第二子孔洞122b和第三子孔洞122c共同形成了孔洞122，并且由于第一子孔洞122a、第二子孔洞122b和第三子孔洞122c全部具有约30的纵横比，因此孔洞122的纵横比大于30。虽然图1B中示出的MEMS衬底120由三个衬底组成，但是衬底的数量不限于此。
现在参照图1C，图1C是根据一些实施例的半导体结构的示意性截面图。在图1C中，半导体结构100包括设置在衬底结构10上的器件衬底140，并且器件衬底140与衬底结构10接合。具体地，衬底结构10还包括MEMS衬底120上的第一接合焊盘150，并且器件衬底140还包括设置在器件衬底140下方的第二接合焊盘142，第二接合焊盘142与第一接合焊盘150接合。在一些实施例中，第一接合焊盘150与第二接合焊盘142由从铝(Al)、金(Au)、钛(Ti)、钽(Ta)、镍(Ni)和锡(Sn)组成的组中选择的材料制成。在一些实施例中，在第一接合焊盘150和第二接合焊盘142之间形成诸如Ge/Al、Ge/Au或Si/Au的共晶接合。在一些实施例中，在第一接合焊盘150和第二接合焊盘142之间形成诸如Si/Al或Si/Ti的扩散接合。
器件衬底140还包括一个或多个集成电路146和互连层144(例如，金属线和通孔)，并且第二接合焊盘142通过互连层144电连接至集成电路146。在一些实施例中，集成电路146是诸如晶体管(例如，NMOS和PMOS晶体管)的CMOS器件。在一些实施例中，器件衬底140也包括隔离结构和/或与集成电路146相关的任何其它元件。
本发明的另一方面提供了制造半导体结构的方法。参照图2，图2示出了根据各个实施例的制造半导体结构的方法的流程图。该流程图包括以下步骤。在操作210中，在第一衬底中形成沟槽。在操作220中，具有第二子孔洞的第二衬底堆叠在第一衬底上，并且第二子孔洞暴露沟槽。在操作230中，将具有腔的盖接合在第二衬底上。在操作240中，减小第一衬底的厚度以将沟槽转变为第一子孔洞。
同时参照图3A至图3E。图3A至图3E是根据各个实施例的处于制造的中间阶段的图1C中的半导体结构的截面图。在图3A和操作210中，在第一衬底120a中形成沟槽121。沟槽121可以使用包括光刻和蚀刻工艺的合适的工艺制造。光刻工艺可以包括形成上覆第一衬底120a的光刻胶层(未示出)，曝光光刻胶层以形成图案，实施曝光后烘烤工艺并且显影图案以形成掩模元件。上述提到的掩模元件用于保护部分第一衬底120a而通过蚀刻工艺在第一衬底120a中形成沟槽121。在一些实施例中，蚀刻工艺是深反应离子蚀刻(DRIE)工艺，从而保证沟槽121具有高度垂直的侧壁。在各个实施例中，沟槽121的深度小于30μm，并且沟槽121的宽度在从约1μm至约2μm的范围内。
继续图3B和操作220，具有第二子孔洞122b的第二衬底120b堆叠在第一衬底120a上，并且第二子孔洞122b暴露沟槽121。第二衬底120b接合在第一衬底120a上，并且实施图3A中提到的光刻和蚀刻工艺(诸如DRIE工艺)以形成与沟槽121基本对准的第二子孔洞122b以暴露沟槽121。在一些实施例中，在形成第二子孔洞122b之前，减小第二衬底120b的厚度。在各个实施例中，第一衬底120a和第二衬底120b通过使用诸如共晶接合、热压接合和附着接合的合适的工艺接合。在各个实施例中，第二子孔洞122b的深度小于30μm，并且第二子孔洞122b的宽度在从约1μm至约2μm的范围内。
在一些其它实施例中，在接合第一衬底120a和第二衬底120b之前，在第二衬底120b中形成第二子孔洞122b。具体地，减小第二衬底120b的厚度，并且实施图4A中提到的光刻和蚀刻工艺(诸如DRIE工艺)以形成第二子孔洞122b。之后，具有多个第二子孔洞122b的第二衬底120b与第一衬底接合，并且每个第二子孔洞122b均与一个沟槽121基本对准。
继续图3C，图3C示出了根据各个实施例的可选操作。在图3C中，具有第三子孔洞122c的第三衬底120c堆叠在第二衬底120b上，并且第三子孔洞122c暴露了第二子孔洞122b。第三衬底120c接合在第二衬底120b上，并且实施图3A中提到的光刻和蚀刻工艺(诸如DRIE工艺)以形成与第二子孔洞122b基本对准的第三子孔洞122c以暴露第二子孔洞122b。在一些实施例中，在形成第三子孔洞122c之前，减小第三衬底120c的厚度。在一些实施例中，第二衬底120b和第三衬底120c通过使用诸如共晶接合、热压接合和附着接合的合适的工艺接合。在各个实施例中，第三子孔洞122c的深度小于30μm，并且第三子孔洞122c的宽度在从约1μm至约2μm的范围内。在各个实施例中，在不背离本发明的精神和范围的情况下，省略了图3C中的操作。
在一些其它实施例中，在接合第二衬底120b和第三衬底120c之前，在第三衬底120c中形成第三子孔洞122c。具体地，减小第三衬底120c的厚度，并且实施图3A中提到的光刻和蚀刻工艺(诸如DRIE工艺)以形成第三子孔洞122c。之后，具有多个第三子孔洞122c的第三衬底120c与第二衬底120b接合，并且每个第三子孔洞122c均与一个第二子孔洞122b基本对准。
在一些实施例中，第一衬底120a、第二衬底120b和第三衬底120c是无有源组件的毯状晶圆。
继续图3D和操作230，具有腔112的盖110接合在第二衬底120b上。如图3D所示，盖110与第三衬底120c接合，并且第三子孔洞122c与腔112连接。在一些实施例中，盖110由毯状晶圆形成，并且对毯状晶圆实施光刻和蚀刻工艺以形成腔112。在各个实施例中，第三衬底120c和盖110通过使用诸如共晶接合、热压接合和附着接合的合适的工艺接合。
在一些其它实施例中，盖110与第二衬底120b接合而省略了图3C中提到的操作，并且第二子孔洞122b与腔112连接。
继续图3E和操作240，减小第一衬底120a的厚度以将沟槽121转变为第一子孔洞122a。盖110提供支撑力以防止第一衬底120a、第二衬底120b和第三衬底120c倒塌。首先，翻转图3D中的过渡结构，并且减小第一衬底120a的厚度以暴露沟槽121的底部，从而将沟槽121转变为第一子孔洞122a。在一些实施例中，通过多个步骤减小第一衬底120a的厚度。例如，首先实施化学机械抛光(CMP)工艺以减小第一衬底120a的厚度，但是在CMP工艺之后，剩余的厚度在沟槽121上以防止浆料进入腔112。之后，实施干蚀刻工艺以去除剩余的厚度，并且因此暴露了沟槽121的底部以将沟槽121转变为第一子孔洞122a。第一子孔洞122a、第二子孔洞122b和第三子孔洞122c共同形成纵横比大于30的孔洞122，并且不同的MEMS结构124由孔洞122分隔开。
该方法还包括将器件衬底140接合至第一衬底120a以形成如图1C中所示的半导体结构的操作。在第一衬底120a上形成第一接合焊盘150，并且第一接合焊盘150通过使用诸如共晶接合、热压接合和附着接合的合适的工艺接合至器件衬底140的第二接合焊盘142。器件衬底140还包括一个或多个集成电路146和互连层144(例如，金属线和通孔)，并且第二接合焊盘142通过互连层144电连接至集成电路146。
本发明的另一方面提供了制造半导体结构的另一方法。参照图4，图4示出了根据各个实施例的制造半导体结构的方法的流程图。该流程图包括以下步骤。在操作410中，接收具有腔的盖。在操作420中，在腔中填充第一支撑层。在操作430中，形成第一衬底以覆盖第一支撑层，并且在第一衬底中形成第一子孔洞以暴露第一支撑层。在操作440中，在第一子孔洞中填充第二支撑层。在操作450中，形成第二衬底以覆盖第二支撑层，并且在第二衬底中形成第二子孔洞以暴露第二支撑层。在操作460中，去除第一支撑层和第二支撑层。
同时参照图5A至图5G。图5A至图5G是根据各个实施例的处于制造的中间阶段的图1C中的半导体结构的截面图。图5A示出了操作410和操作420，接收具有腔112的盖110，并且在腔112中填充第一支撑层510。在一些实施例中，盖110由毯状晶圆形成，并且对毯状晶圆实施光刻和蚀刻工艺以形成腔112。在各个实施例中，第一支撑层510通过使用诸如CVD或PVD工艺的沉积工艺完全地填充了腔112，但是不限于此。
继续图5B和操作430，形成第一衬底120a以覆盖第一支撑层510，并且在第一衬底120a中形成第一子孔洞122a以暴露第一支撑层510。第一衬底120a接合至盖110，并且实施图3A中提到的光刻和蚀刻工艺(诸如DRIE工艺)以形成暴露第一支撑层510的第一子孔洞122a。在形成第一子孔洞122a期间，第一支撑层510提供支撑力以防止第一衬底120a倒塌。在一些实施例中，在形成第一子孔洞122a之前，减小第一衬底120a的厚度。在一些实施例中，第一衬底120a和盖110通过诸如共晶接合、热压接合和附着接合的合适的工艺接合。
继续图5C和操作440，在第一子孔洞122a中填充第二支撑层520。在各个实施例中，第二支撑层520通过使用诸如CVD或PVD工艺的沉积工艺完全地填充了第一子孔洞122a，但是不限于此。
继续图5D和操作450，形成第二衬底120b以覆盖第二支撑层520，并且在第二衬底120b中形成第二子孔洞122b以暴露第二支撑层520。第二衬底120b接合至第一衬底120a，并且实施图3A中提到的光刻和蚀刻工艺(诸如DRIE工艺)以形成暴露第二支撑层520的第二子孔洞122b。在形成第二子孔洞122b期间，第二支撑层520提供支撑力以防止第二衬底120b的倒塌。在一些实施例中，在形成第二子孔洞122b之前，减小第二衬底120b的厚度。在一些实施例中，第一衬底120a和第二衬底120b通过使用诸如共晶接合、热压接合和附着接合的合适的工艺接合。
继续图5E和图5F，图5E和图5F示出了根据各个实施例的可选操作，并且在不背离本发明的精神和范围的情况下，可以省略图5E和图5F中的操作。在图5E中，在第二子孔洞122b中填充第三支撑层530。在各个实施例中，第三支撑层530通过使用诸如CVD或PVD工艺的沉积工艺完全地填充了第二子孔洞122b，但不限于此。
在图5F中，形成第三衬底120c以覆盖第三支撑层520，并且在第三衬底120c中形成第三子孔洞122c以暴露第三支撑层530。第三衬底120c接合至第二衬底120b，并且实施图3A中提到的光刻和蚀刻工艺(诸如DRIE工艺)以形成暴露第三支撑层530的第三子孔洞122c。在形成第三子孔洞122c期间，第三支撑层530提供了支撑力以防止第三衬底120c的倒塌。在一些实施例中，在形成第三子孔洞122c之前，减小第三衬底120c的厚度。在一些实施例中，第二衬底120b和第三衬底120c通过使用诸如共晶接合、热压接合和附着接合的合适的工艺接合。
继续图5G和操作450，去除第一支撑层510和第二支撑层520。如果实施了图5E和图5F中的可选操作，随着第一支撑层510和第二支撑层520一起，也去除了第三支撑层530，从而形成暴露盖110的腔112的孔洞122。在一些实施例中，通过使用等离子体蚀刻工艺去除第一支撑层510、第二支撑层520和第三支撑层530。
在一些实施例中，第一支撑层510、第二支撑层520和第三支撑层530包括碳基聚合物材料。在各个实施例中，第一支撑层510、第二支撑层520和第三支撑层530是抗反射涂(ARC)膜。
该方法还包括将器件衬底140接合至第三衬底120c以形成图1C中所示的半导体结构的操作。在第三衬底120c上形成第一接合焊盘150，并且第一接合焊盘150通过使用诸如共晶接合、热压接合和附着接合的合适的工艺接合至器件衬底140的第二接合焊盘142。器件衬底140还包括一个或多个集成电路146和互连层144(例如，金属线和通孔)，并且第二接合焊盘142通过互连层144电连接至集成电路146。
上述讨论的本发明的实施例具有超越现有方法和结构的优势，并且该优势总结如下。根据一些实施例，提供了用于MEMS器件的改进的衬底结构，该衬底结构的孔洞的纵横比大于30以限定MEMS结构。具有更大的纵横比的孔洞允许MEMS结构具有更大的厚度，并且因此满足下一代的MEMS结构的需求。此外，每个孔洞均由多个子孔洞组成，并且这些子孔洞在未使用复杂的对准机制的情况下基本对准。具体地，也施加了用于图案化第一子孔洞的掩模以用于图案化第二子孔洞。因此，第一子孔洞和第二子孔洞对准并且共同形成了纵横比大于30的孔洞，并且因此增加了制造工艺的效率。
根据一些实施例，本发明公开了用于微电子机械***(MEMS)器件的衬底结构。该衬底结构包括盖和微电子机械***(MEMS)衬底。该盖具有腔，并且MEMS衬底设置在盖上。该MEMS衬底具有暴露腔的多个孔洞，并且该孔洞的纵横比大于30。
在上述衬底结构中，还包括：蚀刻停止层，设置在所述盖和所述MEMS衬底之间。
在上述衬底结构中，其中，所述孔洞的宽度在从1μm至2μm的范围内。
在上述衬底结构中，其中，所述孔洞的深度在从60μm至90μm的范围内。
在上述衬底结构中，其中，所述MEMS衬底还包括多个MEMS结构。
在上述衬底结构中，其中，所述MEMS衬底还包括多个MEMS结构，所述MEMS结构包括加速度计、弹簧和电容器极板。
在上述衬底结构中，其中，所述盖和所述MEMS衬底是其中无有源组件的毯状晶圆。
根据各个实施例，本发明公开了制造半导体结构的方法，该方法包括以下步骤。在第一衬底中形成沟槽，并且具有第二子孔洞的第二衬底堆叠在第一衬底上，第二子孔洞暴露了沟槽。具有腔的盖接合在第二衬底上，并且减小第一衬底的厚度以将沟槽转变为第一子孔洞。
在上述方法中，其中，将具有所述第二子孔洞的所述第二衬底堆叠在所述第一衬底上包括：在所述第一衬底上形成所述第二衬底；减小所述第二衬底的厚度；以及在所述第二衬底中形成所述第二子孔洞以暴露所述沟槽。
在上述方法中，还包括：将具有第三子孔洞的第三衬底堆叠在所述第二衬底上，并且所述第三子孔洞暴露所述第二子孔洞。
在上述方法中，还包括：将具有第三子孔洞的第三衬底堆叠在所述第二衬底上，并且所述第三子孔洞暴露所述第二子孔洞，其中，将具有所述第三子孔洞的所述第三衬底堆叠在所述第二衬底上包括：在所述第二衬底上形成所述第三衬底；减小所述第三衬底的厚度；以及在所述第三衬底中形成所述第三子孔洞以暴露所述第二子孔洞。
在上述方法中，还包括：将器件衬底接合至所述第一衬底。
在上述方法中，其中，减小所述第一衬底的厚度包括：抛光所述第一衬底；以及蚀刻所述第一衬底以暴露所述沟槽。
根据各个实施例，本发明公开了制造半导体结构的方法，该方法包括以下步骤。接收具有腔的盖，并且在腔中填充第一支撑层。形成第一衬底以覆盖第一支撑层，并且在第一衬底中形成第一子孔洞以暴露第一支撑层。在第一子孔洞中填充第二支撑层，并且形成第二衬底以覆盖第二支撑层。在第二衬底中形成第二子孔洞以暴露第二支撑层，并且去除第一支撑层和第二支撑层。
在上述方法中，还包括：在形成所述第一子孔洞之前，减小所述第一衬底的厚度。
在上述方法中，还包括：在形成所述第二子孔洞之前，减小所述第二衬底的厚度。
在上述方法中，还包括：在所述第二子孔洞中填充第三支撑层；形成第三衬底以覆盖所述第三支撑层；减小所述第三衬底的厚度；在所述第三衬底中形成第三子孔洞以暴露所述第三支撑层；以及去除所述第三支撑层。
在上述方法中，还包括：在所述第二子孔洞中填充第三支撑层；形成第三衬底以覆盖所述第三支撑层；减小所述第三衬底的厚度；在所述第三衬底中形成第三子孔洞以暴露所述第三支撑层；以及去除所述第三支撑层，将器件晶圆接合至所述第三衬底。
在上述方法中，还包括：在所述第二子孔洞中填充第三支撑层；形成第三衬底以覆盖所述第三支撑层；减小所述第三衬底的厚度；在所述第三衬底中形成第三子孔洞以暴露所述第三支撑层；以及去除所述第三支撑层，其中，所述第一支撑层、所述第二支撑层和所述第三支撑层包括碳基聚合物材料。
在上述方法中，还包括：在所述第二子孔洞中填充第三支撑层；形成第三衬底以覆盖所述第三支撑层；减小所述第三衬底的厚度；在所述第三衬底中形成第三子孔洞以暴露所述第三支撑层；以及去除所述第三支撑层，其中，通过等离子体蚀刻工艺去除所述第一支撑层、所述第二支撑层和所述第三支撑层。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种用于微电子机械***(MEMS)器件的衬底结构，包括：
盖，具有腔；以及
微电子机械***(MEMS)衬底，设置在所述盖上，所述MEMS衬底具有暴露所述腔的多个孔洞，并且所述孔洞的纵横比大于30。
2.根据权利要求1所述的衬底结构，还包括：蚀刻停止层，设置在所述盖和所述MEMS衬底之间。
3.根据权利要求1所述的衬底结构，其中，所述孔洞的宽度在从1μm至2μm的范围内。
4.根据权利要求1所述的衬底结构，其中，所述孔洞的深度在从60μm至90μm的范围内。
5.根据权利要求1所述的衬底结构，其中，所述MEMS衬底还包括多个MEMS结构。
6.根据权利要求5所述的衬底结构，其中，所述MEMS结构包括加速度计、弹簧和电容器极板。
7.根据权利要求1所述的衬底结构，其中，所述盖和所述MEMS衬底是其中无有源组件的毯状晶圆。
8.一种制造半导体结构的方法，所述方法包括：
在第一衬底中形成沟槽；
将具有第二子孔洞的第二衬底堆叠在所述第一衬底上，并且所述第二子孔洞暴露所述沟槽；
将具有腔的盖接合在所述第二衬底上；以及
减小所述第一衬底的厚度以将所述沟槽转变为第一子孔洞。
9.根据权利要求8所述的方法，其中，将具有所述第二子孔洞的所述第二衬底堆叠在所述第一衬底上包括：
在所述第一衬底上形成所述第二衬底；
减小所述第二衬底的厚度；以及
在所述第二衬底中形成所述第二子孔洞以暴露所述沟槽。
10.一种制造半导体结构的方法，所述方法包括：
接收具有腔的盖；
在所述腔中填充第一支撑层；
形成第一衬底以覆盖所述第一支撑层；
在所述第一衬底中形成第一子孔洞以暴露所述第一支撑层；
在所述第一子孔洞中填充第二支撑层；
形成第二衬底以覆盖所述第二支撑层；
在所述第二衬底中形成第二子孔洞以暴露所述第二支撑层；以及
去除所述第一支撑层和所述第二支撑层。
CN201610657471.9A 2015-10-28 2016-08-11 衬底结构、半导体结构及其制造方法 Pending CN106629570A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/925,867 US9556015B1 (en) 2015-10-28 2015-10-28 Substrate structure, semiconductor structure and method for fabricating the same
US14/925,867 2015-10-28

Publications (1)

Publication Number Publication Date
CN106629570A true CN106629570A (zh) 2017-05-10

Family

ID=57867387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610657471.9A Pending CN106629570A (zh) 2015-10-28 2016-08-11 衬底结构、半导体结构及其制造方法

Country Status (3)

Country Link
US (2) US9556015B1 (zh)
CN (1) CN106629570A (zh)
TW (1) TWI693191B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018083385A (ja) * 2016-11-25 2018-05-31 キヤノン株式会社 膜の形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447851B1 (ko) * 2002-11-14 2004-09-08 삼성전자주식회사 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법
US7681306B2 (en) * 2004-04-28 2010-03-23 Hymite A/S Method of forming an assembly to house one or more micro components
DE102007026445A1 (de) * 2007-06-06 2008-12-11 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
CN101542702B (zh) * 2008-06-05 2014-06-04 香港应用科技研究院有限公司 基于硅通孔的三维晶圆叠层的键合方法
US8193596B2 (en) * 2008-09-03 2012-06-05 Solid State System Co., Ltd. Micro-electro-mechanical systems (MEMS) package
JP2010237196A (ja) * 2009-03-12 2010-10-21 Seiko Epson Corp Ｍｅｍｓセンサー、ｍｅｍｓセンサーの製造方法、および電子機器
US8093085B2 (en) * 2010-06-15 2012-01-10 Memsor Corporation Method of forming suspension object on monolithic substrate
US20120193785A1 (en) * 2011-02-01 2012-08-02 Megica Corporation Multichip Packages
TWI504279B (zh) * 2011-12-01 2015-10-11 Ind Tech Res Inst Ｍｅｍｓ音波感測器及其製造方法
US8828772B2 (en) * 2012-03-05 2014-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio MEMS devices and methods for forming the same
US9085120B2 (en) * 2013-08-26 2015-07-21 International Business Machines Corporation Solid state nanopore devices for nanopore applications to improve the nanopore sensitivity and methods of manufacture
US9090454B2 (en) * 2013-08-27 2015-07-28 Freescale Semiconductor, Inc. Sequential wafer bonding
DE102014202842B4 (de) * 2014-02-17 2022-10-20 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauteils
KR20160021559A (ko) * 2014-08-18 2016-02-26 삼성전자주식회사 나노필라 구조를 가진 정전용량 미세가공 초음파 변환기 및 그 제조방법
US9647022B2 (en) * 2015-02-12 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer structure for high aspect ratio etch

Also Published As

Publication number Publication date
US10508020B2 (en) 2019-12-17
US20170129767A1 (en) 2017-05-11
US9556015B1 (en) 2017-01-31
TW201726537A (zh) 2017-08-01
TWI693191B (zh) 2020-05-11

Similar Documents

Publication Publication Date Title
CN103569937B (zh) Mems器件及mems器件形成方法
US7615394B2 (en) Method for fabricating MEMS device package that includes grinding MEMS device wafer to expose array pads corresponding to a cap wafer
US11097941B2 (en) Method of fabricating semiconductor structure
US8357560B2 (en) Package of MEMS device and method for fabricating the same
TWI495049B (zh) 微電子裝置及其積體電路之製造方法
US9359194B2 (en) MEMS devices, packaged MEMS devices, and methods of manufacture thereof
US7919006B2 (en) Method of anti-stiction dimple formation under MEMS
US7449366B2 (en) Wafer level packaging cap and fabrication method thereof
US11713241B2 (en) Packaging method and associated packaging structure
JP2010510077A (ja) モノリシックｉｃ及びｍｅｍｓマイクロ加工方法
WO2008042304A2 (en) Interconnect structure using through wafer vias and method of fabrication
CN102757015A (zh) 集成互补金属氧化物半导体-微型机电***器件的制造方法
JP2023015129A (ja) Ｍｅｍｓデバイスの構造パラメータを操作する為のｍｅｍｓグリッド
TW201736241A (zh) 半導體結構以及其製造方法
CN108336020A (zh) 晶圆级封装中形成通孔的方法
CN108313975B (zh) 半导体装置及其制造方法
CN106629570A (zh) 衬底结构、半导体结构及其制造方法
US10494252B2 (en) MEMS devices and methods of manufacturing the same
JP2018531803A (ja) 簡略化されたｍｅｍｓデバイスの製造プロセス
JP2018531158A6 (ja) Ｍｅｍｓデバイスの構造パラメータを操作する為のｍｅｍｓグリッド
CN114988345A (zh) 微机电***和制造方法
US20210061652A1 (en) Fabrication method for a mems device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170510