TWI677960B - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI677960B TWI677960B TW106104844A TW106104844A TWI677960B TW I677960 B TWI677960 B TW I677960B TW 106104844 A TW106104844 A TW 106104844A TW 106104844 A TW106104844 A TW 106104844A TW I677960 B TWI677960 B TW I677960B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- semiconductor
- resin member
- wafer
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 166
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229920005989 resin Polymers 0.000 claims abstract description 68
- 239000011347 resin Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 235000012431 wafers Nutrition 0.000 claims description 134
- 238000000034 method Methods 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000000465 moulding Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
實施形態提供一種能夠抑制半導體晶片之翹曲之半導體裝置及其製造方法。 實施形態之半導體裝置具備基板、第1半導體晶片、第1樹脂構件、第2半導體晶片及第2樹脂構件。第1半導體晶片設置於基板之上方。第1樹脂構件覆蓋第1半導體晶片。第2半導體晶片設置於樹脂構件之上，於隔著樹脂構件與第1半導體晶片對向之部分具有凹部。第2樹脂構件密封第2半導體晶片。
Description
本發明之實施形態係關於一種半導體裝置及其製造方法。
作為半導體裝置之構造之一例，有如下構造，即，將控制晶片嵌入至樹脂構件之中，於該樹脂構件之上積層複數個半導體記憶晶片。各半導體記憶晶片藉由控制晶片而控制。 於如上述之構造中，樹脂構件易因控制晶片之厚度而變形成凸狀，且因該變形，半導體記憶晶片易翹曲成凸狀。因此，於密封半導體記憶晶片之塑模樹脂之凸狀部分，厚度有可能形成得較其他部分薄。若塑模樹脂較薄，則例如當利用雷射於該塑模樹脂上標記製品名等時，塑模樹脂之下之半導體記憶晶片容易受損。
本發明之實施形態提供一種能夠抑制半導體晶片之翹曲之半導體裝置及其製造方法。 本實施形態之半導體裝置具備基板、第1半導體晶片、第1樹脂構件、第2半導體晶片及第2樹脂構件。第1半導體晶片設置於基板之上方。第1樹脂構件覆蓋第1半導體晶片。第2半導體晶片設置於樹脂構件之上，於隔著樹脂構件與第1半導體晶片對向之部分具有凹部。第2樹脂構件密封第2半導體晶片。
以下，參照圖式對本發明之實施形態進行說明。本實施形態並不限定本發明。首先，對本實施形態之半導體裝置之構成進行說明。圖1係表示本實施形態之半導體裝置之概略構成之側視圖。如圖1所示，本實施形態之半導體裝置1具備基板10、第1半導體晶片20、第1樹脂構件30、積層晶片40及第2樹脂構件50。於基板10設置將第1半導體晶片20與積層晶片40電性連接之配線(未圖示)、及將第1半導體晶片20電性連接於外部基板之連接端子(未圖示)。半導體裝置1具備將第1半導體晶片20與基板10之間、及積層晶片40與基板10之間電性連接之連接構件(未圖示)。連接構件係使用例如利用金或銅之金屬線。第1半導體晶片20係藉由接著劑60而接著於基板10。於本實施形態中，第1半導體晶片20係具有控制積層晶片40之積體電路之控制晶片。第1樹脂構件30覆蓋第1半導體晶片20。又，第1樹脂構件30亦覆蓋將第1半導體晶片20與基板10之間連接之連接構件。該第1樹脂構件30例如由聚醯亞胺樹脂等熱硬化性樹脂構成。圖2係表示積層晶片40之概略構造之側視圖。如圖2所示，積層晶片40具有第2半導體晶片41及複數個第3半導體晶片42。於本實施形態中，第2半導體晶片41及複數個第3半導體晶片42係具有NAND(Not And，反及)型記憶體電路(圖2中未圖示)之半導體記憶晶片。對該記憶體電路之資料之讀取及寫入，係藉由設置於第1半導體晶片20之控制電路而控制。即，自半導體裝置1輸入之資料，係經由第1半導體晶片20輸入至第2半導體晶片41及複數個第3半導體晶片42，經由第1半導體晶片20自第2半導體晶片41及複數個第3半導體晶片42輸出之資料，係經由第1半導體晶片輸出至半導體裝置1之外部。第2半導體晶片41配置於積層晶片40之最下層。於第2半導體晶片41之上積層有複數個第3半導體晶片42。於本實施形態中，複數個第3半導體晶片42呈階梯狀積層。但，第3半導體晶片42之積層方式並不限定於階梯狀，亦可為其他積層形態。於第2半導體晶片41之一面(圖2中為底面)設置有凹部41a。如圖1所示，凹部41a隔著第1樹脂構件30與第1半導體晶片20對向。為了抑制於第1半導體晶片20與第1樹脂構件30之間產生之孔隙，凹部41a之體積小於第1半導體晶片20之體積與接著劑60之體積之合計體積。又，如圖1所示，凹部41a之深度d，淺於自基板10至第1半導體晶片20之與第2半導體晶片41之一面對向之平面之高度h。再者，該高度h相當於第1半導體晶片20之厚度與接著劑60之厚度之合計厚度。圖3係表示凹部41a與第1半導體晶片20之位置關係之俯視圖。如圖3所示，為了抑制第1樹脂構件30之凸狀之變形，凹部41a之開口端41b位於第1半導體晶片20之外側。又，為使第1樹脂構件30能夠均勻地覆蓋第1半導體晶片20，開口端41b之形狀與第1半導體晶片20之外形於幾何學上彼此相似，且開口端41b之中心C1與第1半導體晶片20之中心C2大致一致。再者，於本實施形態中，開口端41b之形狀為四邊形，但亦可為其他多邊形，或亦可為圓形。再次返回至圖1，第2樹脂構件50係密封積層晶片40之塑模樹脂。第2樹脂構件50例如由環氧樹脂等構成。第2樹脂構件50亦密封將積層晶片40與基板10之間連接之連接構件。繼而，參照圖4及圖5，就本實施形態之半導體裝置1之製造步驟進行說明。圖4係說明形成第2半導體晶片41之前之步驟的步驟圖。圖5係說明第2半導體晶片41形成後之步驟的步驟圖。首先，如圖4(A)所示，將保護帶70貼附於半導體晶圓71之主面71a。於該主面71a形成有複數個記憶體電路43。即，於半導體晶圓71上設置有複數個第2半導體晶片41。繼而，如圖4(B)所示，對半導體晶圓71之位於主面71a之相反側之面71b進行研磨。此時，以半導體晶圓71之厚度例如成為100 μm之方式進行研磨。繼而，如圖4(C)所示，對於面71b選擇性地聚光照射雷射光72。結果，藉由雷射消熔(laser ablation)而形成凹部41a。再者，可藉由調整雷射光72之輸出、掃描速度，加上調整雷射光72之聚焦位置，而控制凹部41a之深度。又，亦能夠對整個面71b進行掃描，並使用遮光罩而形成凹部41a。因上述雷射加工而於面71b產生加工屑。於沖洗掉該加工屑後，如圖4(D)所示，將切割帶31接著於面71b。切割帶31上預先附著有第1樹脂構件30。該第1樹脂構件30例如相當於晶片黏接薄膜(DAF)。於該步驟中，第1樹脂構件30按照凹部41a之形狀接著，因此於第1樹脂構件30亦形成凹部30a。該凹部30a之體積與凹部41a之體積大致相等。繼而，如圖4(E)所示，去除保護帶70，以將各記憶體電路43分離之方式，利用刀片73切割半導體晶圓71與第1樹脂構件30。藉由該切割而形成第2半導體晶片41。將該第2半導體晶片41與第1樹脂構件30，係自切割帶31剝離。進而，於第2半導體晶片41之上積層複數個第3半導體晶片42。其後，如圖5所示，第1樹脂構件30於與凹部41a對向之位置覆蓋第1樹脂構件30並進行退火處理。最後，返回至圖1，利用第2樹脂構件50密封第2半導體晶片41與第3半導體晶片43。以下，參照圖6及圖7對比較例之半導體裝置進行說明。圖6係表示比較例之半導體裝置之概略構成之側視圖。圖7係說明比較例之半導體裝置之製造步驟之步驟圖。如圖6所示，於比較例之半導體裝置100中，上述凹部41a並未設置於配置在樹脂構件130之正上方之半導體晶片140(半導體記憶晶片)。因此，如圖7所示，當利用樹脂構件130覆蓋半導體晶片20(控制晶片)時，因半導體晶片20之厚度而使樹脂構件130變形成凸狀，且因該變形而導致半導體晶片140翹曲成凸狀。結果，如圖6所示，密封半導體晶片140之樹脂構件150之厚度t2變薄。另一方面，於本實施形態之半導體裝置1中，如上所述，凹部41a設置於第2半導體晶片41上，因此於第1樹脂構件30亦設置追隨於凹部41a之凹部30a。藉此，抑制了於利用第1樹脂構件30覆蓋第1半導體晶片20時，第1樹脂構件30變形成凸狀之情形，因此第2半導體晶片41與第3半導體晶片42之凸狀之翹曲亦得以抑制。因此，充分確保第2樹脂構件50之厚度t1(參照圖1)，故當藉由雷射於第2樹脂構件50標記製品名等時，能夠降低對第2樹脂構件50之下之第3半導體晶片42造成之損害。又，於本實施形態之半導體裝置1中，凹部41a之體積小於第1半導體晶片20之體積與接著劑60之體積之合計體積。因此，當第1樹脂構件30覆蓋第1半導體晶片20並被退火處理時，於具有與凹部41a同等體積之第1樹脂構件30之凹部30a與第1半導體晶片20之間不易形成空隙。由此，能夠抑制於將第1半導體晶片20嵌入至第1樹脂構件30之後之孔隙之產生。進而，於本實施形態之半導體裝置1中，藉由將凹部41a之開口端41b配置於第1半導體晶片20之外側，且使凹部41a之深度d較自基板10起之第1半導體晶片20之高度h淺，而實現上述體積關係。由此，抑制因第1半導體晶片20之厚度而導致第1樹脂構件30之凸狀之變形，並且抑制因形成於第1樹脂構件30與第1半導體晶片20之間之空隙而產生孔隙。(變化例)對變化例進行說明。本變化例中之第2半導體晶片41之凹部41a之形成方法與上述實施形態不同。以下，參照圖8對該形成方法進行說明。圖8係說明變化例中之凹部41a之形成方法之步驟圖。於本變化例中，將保護帶70貼附於半導體晶圓71之步驟(參照圖4(A))及對半導體晶圓71進行研磨之步驟(參照圖4(B))仍與上述實施形態相同。再者，於本變化例中，亦可取代保護帶70而使用晶圓支持基板。於本變化例中，如圖8(A)所示，於半導體晶圓71之研磨後，使用光阻81將凹部41a之形成部位圖案化。其後，如圖8(B)所示，利用乾式蝕刻或者濕式蝕刻形成凹部41a。再者，於蝕刻步驟後，進行與上述實施形態相同之步驟，因此省略說明。根據本變化例，能夠與上述實施形態同樣地於第2半導體晶片41設置凹部41a。藉此，抑制第1樹脂構件30之凸狀之變形，因此能夠抑制第2半導體晶片41與第3半導體晶片42之凸狀之翹曲。 已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並不意欲限定發明之範圍。該等實施形態能夠以其他各種形態加以實施，且可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，同樣地包含於申請專利範圍所記載之發明及其均等之範圍內。 [相關申請案] 本申請案享有以日本專利申請案2016-50171號(申請日：2016年3月14日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
1‧‧‧半導體裝置
10‧‧‧基板
20‧‧‧第1半導體晶片
30‧‧‧第1樹脂構件
30a‧‧‧凹部
31‧‧‧切割帶
40‧‧‧積層晶片
41‧‧‧第2半導體晶片
41a‧‧‧凹部
41b‧‧‧開口端
42‧‧‧第3半導體晶片
43‧‧‧記憶體電路
50‧‧‧第2樹脂構件
60‧‧‧接著劑
70‧‧‧保護帶
71‧‧‧半導體晶圓
71a‧‧‧主面
71b‧‧‧面
72‧‧‧雷射光
81‧‧‧光阻
100‧‧‧半導體裝置
130‧‧‧樹脂構件
140‧‧‧半導體晶片
150‧‧‧樹脂構件
C1‧‧‧中心
C2‧‧‧中心
d‧‧‧深度
h‧‧‧高度
t1‧‧‧厚度
t2‧‧‧厚度
圖1係表示本實施形態之半導體裝置之概略構成之側視圖。圖2係表示積層晶片之概略構造之側視圖。圖3係表示設置於第2半導體晶片之凹部與第1半導體晶片20之位置關係之俯視圖。圖4(A)～(E)係說明形成第2半導體晶片之前之步驟的步驟圖。圖5係說明第2半導體晶片形成之後之步驟的步驟圖。圖6係表示比較例之半導體裝置之概略構成之側視圖。圖7係說明比較例之半導體裝置之製造步驟之步驟圖。圖8(A)～(B)係說明變化例中之凹部之形成方法之步驟圖。
Claims (7)
- 一種半導體裝置，其包含：第1半導體晶片，其經由接著劑設置於基板之上方；第1樹脂構件，其覆蓋上述第1半導體晶片；第2半導體晶片，其設置於上述第1樹脂構件之上，於隔著上述第1樹脂構件與上述第1半導體晶片對向之部分具有體積比上述第1半導體晶片之體積與上述接著材之體積之合計體積小的凹部；及第2樹脂構件，其密封上述第2半導體晶片。
- 如請求項1之半導體裝置，其中上述凹部之開口端位於上述第1半導體晶片之外側，且上述凹部之深度淺於自上述基板至上述第1半導體晶片之與上述第2半導體晶片對向之面之高度。
- 如請求項1或2之半導體裝置，其進而包含複數個第3半導體晶片，該等複數個第3半導體晶片係積層於上述第2半導體晶片之上，且以上述第2樹脂構件密封。
- 如請求項3之半導體裝置，其中上述第2半導體晶片與上述複數個第3半導體晶片為半導體記憶晶片，輸入至上述半導體裝置之資料及自上述半導體裝置輸出之資料係經由上述第1半導體晶片而輸入至上述半導體記憶晶片及自上述半導體記憶晶片輸出。
- 一種半導體裝置之製造方法，其係：在基板的上方經由接著劑設置第1半導體晶片，於第2半導體晶片形成體積比上述第1半導體晶片之體積與上述接著材之體積之合計體積小的凹部，利用沿著上述第2半導體晶片之上述凹部接著之第1樹脂構件，覆蓋接著於基板上方之第1半導體晶片，且利用第2樹脂構件覆蓋上述第2半導體晶片。
- 如請求項5之半導體裝置之製造方法，其中藉由雷射光之照射而形成上述凹部。
- 如請求項5之半導體裝置之製造方法，其中藉由蝕刻而形成上述凹部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016050171A JP6523999B2 (ja) | 2016-03-14 | 2016-03-14 | 半導体装置およびその製造方法 |
| JP??2016-050171 | 2016-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201810605A TW201810605A (zh) | 2018-03-16 |
| TWI677960B true TWI677960B (zh) | 2019-11-21 |
Family
ID=59871578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106104844A TWI677960B (zh) | 2016-03-14 | 2017-02-15 | 半導體裝置及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6523999B2 (zh) |
| CN (1) | CN107195621B (zh) |
| TW (1) | TWI677960B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6523999B2 (ja) * | 2016-03-14 | 2019-06-05 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1641873A (zh) * | 2004-01-13 | 2005-07-20 | 三星电子株式会社 | 多芯片封装、其中使用的半导体器件及其制造方法 |
| CN1682363A (zh) * | 2002-09-11 | 2005-10-12 | 飞思卡尔半导体公司 | 晶片涂敷和单切方法 |
| TW201438185A (zh) * | 2013-03-21 | 2014-10-01 | Toshiba Kk | 半導體裝置及積層型半導體裝置之製造方法 |
| TW201445687A (zh) * | 2013-01-30 | 2014-12-01 | Toshiba Kk | 半導體封裝及其製造方法 |
| TW201535668A (zh) * | 2014-03-13 | 2015-09-16 | Toshiba Kk | 半導體裝置及半導體裝置之製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268151A (ja) * | 1993-03-12 | 1994-09-22 | Rohm Co Ltd | 半導体装置 |
| JP2006210402A (ja) * | 2005-01-25 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2010118554A (ja) * | 2008-11-13 | 2010-05-27 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP5918664B2 (ja) * | 2012-09-10 | 2016-05-18 | 株式会社東芝 | 積層型半導体装置の製造方法 |
| JP6523999B2 (ja) * | 2016-03-14 | 2019-06-05 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
-
2016
- 2016-03-14 JP JP2016050171A patent/JP6523999B2/ja active Active
-
2017
- 2017-02-15 TW TW106104844A patent/TWI677960B/zh active
- 2017-03-10 CN CN201710140999.3A patent/CN107195621B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1682363A (zh) * | 2002-09-11 | 2005-10-12 | 飞思卡尔半导体公司 | 晶片涂敷和单切方法 |
| CN1641873A (zh) * | 2004-01-13 | 2005-07-20 | 三星电子株式会社 | 多芯片封装、其中使用的半导体器件及其制造方法 |
| TW201445687A (zh) * | 2013-01-30 | 2014-12-01 | Toshiba Kk | 半導體封裝及其製造方法 |
| TW201438185A (zh) * | 2013-03-21 | 2014-10-01 | Toshiba Kk | 半導體裝置及積層型半導體裝置之製造方法 |
| TW201535668A (zh) * | 2014-03-13 | 2015-09-16 | Toshiba Kk | 半導體裝置及半導體裝置之製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201810605A (zh) | 2018-03-16 |
| CN107195621B (zh) | 2019-08-16 |
| CN107195621A (zh) | 2017-09-22 |
| JP2017168533A (ja) | 2017-09-21 |
| JP6523999B2 (ja) | 2019-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI668827B (zh) | 半導體裝置、半導體裝置之製造方法及半導體封裝之製造方法 | |
| JP2008078367A (ja) | 半導体装置 | |
| JP5289484B2 (ja) | 積層型半導体装置の製造方法 | |
| US10537018B2 (en) | Semiconductor device | |
| JP2008028325A (ja) | 半導体装置の製造方法 | |
| JP6797234B2 (ja) | 半導体パッケージ構造体及びその製造方法 | |
| US11145515B2 (en) | Manufacturing method of semiconductor device with attached film | |
| WO2014115644A1 (ja) | 半導体装置の製造方法 | |
| JP2006344898A (ja) | 半導体装置及びその製造方法 | |
| JP2008211125A (ja) | 半導体装置およびその製造方法 | |
| KR20090056553A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| TWI677960B (zh) | 半導體裝置及其製造方法 | |
| JP2015225933A (ja) | 半導体装置及びその製造方法 | |
| TWI750439B (zh) | 半導體裝置及其製造方法 | |
| JP6482454B2 (ja) | 電子部品の製造方法ならびに電子部品製造装置 | |
| JP2008120947A (ja) | 転写テープ及びこの転写テープを用いた半導体装置の製造方法 | |
| JP2020021908A (ja) | 半導体装置およびその製造方法 | |
| JP2009176849A (ja) | 積層型半導体装置と半導体記憶装置 | |
| TWI689001B (zh) | 半導體裝置 | |
| JP2016119331A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI795156B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| TWI789705B (zh) | 半導體裝置 | |
| US10438935B1 (en) | Semiconductor device | |
| JP6149476B2 (ja) | 半導体装置の製造方法 | |
| JP2006108254A (ja) | 半導体チップの製造方法および半導体装置の製造方法 |