TWI656811B - Printed wiring board and method of manufacturing same - Google Patents

Printed wiring board and method of manufacturing same Download PDF

Info

Publication number
TWI656811B
TWI656811B TW104123066A TW104123066A TWI656811B TW I656811 B TWI656811 B TW I656811B TW 104123066 A TW104123066 A TW 104123066A TW 104123066 A TW104123066 A TW 104123066A TW I656811 B TWI656811 B TW I656811B
Authority
TW
Taiwan
Prior art keywords
layer
hole
conductive paste
seed layer
wiring
Prior art date
Application number
TW104123066A
Other languages
English (en)
Other versions
TW201616927A (zh
Inventor
加藤義尙
友景肇
大塚邦顯
西城信吾
Original Assignee
學校法人福岡大學
日商奧野製藥工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 學校法人福岡大學, 日商奧野製藥工業股份有限公司 filed Critical 學校法人福岡大學
Publication of TW201616927A publication Critical patent/TW201616927A/zh
Application granted granted Critical
Publication of TWI656811B publication Critical patent/TWI656811B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明係提供一種可削減製造步驟中之廢棄物(大量之廢液)之產生、並且縮短製造時間之印刷配線板者。
本發明之印刷配線板100具備：絕緣性基材10；貫通孔11a，其係貫通該絕緣性基材10而形成；第1通孔11，其係向該貫通孔11a中填充第1導電膏1而形成；及第1配線21，其配設於絕緣性基材10上，與第1通孔11連接；且第1配線21具備：第1晶種層21a，其與第1通孔11連接，作為第1配線21之基底膜由第2導電膏2形成；及第1無電解電鍍層21b，其被覆第1晶種層21a。

Description

印刷配線板及其製造方法
本發明係關於一種印刷配線板(printed wiring board：PWB)及其製造方法，尤其是關於一種雙面印刷配線板及多層印刷配線板以及其製造方法。
印刷配線板係利用持續60年以上之長時間、對基板之銅箔進行蝕刻(腐蝕)而進行圖案化之減去(subtractive)法製造，產生出非常多之廢棄物。
又，印刷配線板之電路中之線寬之設計規則根據所搭載之半導體或電容器等零件而有所不同，為自20μm以下之最尖端之製品至0.3mm左右之通用之製品。當然，關於印刷配線板，越是線寬較寬、大型之基板，則顯影步驟、蝕刻步驟及剝離步驟中使用之廢液之量越多，目前，線寬0.1mm以上之製品佔據市場之80%。
又，印刷配線板之製造步驟中之廢棄物不僅經蝕刻之銅之廢液較多，而且用以形成圖案之有機材料之掩膜(抗蝕劑)之顯影液或剝離液亦較多。
相對於此，大約20年之前，實施利用全加成法(full-additive process)進行之印刷配線板之量產，但由於利用無電解電鍍形成電路，1小時以1μm 之厚度形成，故而電鍍之生長速度較慢，導致印刷配線板之製造需要20小時以上之時間。
例如，習知之多層印刷配線板之製造方法係於具有內層電路之內層電路板之表面設置絕緣層，在與內層電路連接之部位設置到達至內層電路之盲孔，向該盲孔中填充導電膏而製成通孔(via hole)，於形成有該通孔之絕緣層之表面形成無電解電鍍層，於其上形成電鍍阻劑(plating resist)，藉由電解電鍍將導體電路之部分堆高，剝離電鍍阻劑，蝕刻去除處於電鍍阻劑下之無電解電鍍而形成(例如，參照專利文獻1)。
又，習知之配線基板之製造方法包含如下步驟：於包含熱硬化性樹脂之電絕緣性基材形成通孔之步驟；向上述通孔中填充由導電粒子與熱硬化性樹脂所構成之導電膏之步驟；對上述電絕緣性基材與上述導電膏進行加熱加壓而硬化之熱壓步驟；及形成與上述導電膏電性連接之配線之步驟；且於形成上述配線之步驟中，至少於兩面中之一面形成附著於上述電絕緣性基材並且與上述導電膏內之上述導電粒子結合之電鍍配線(例如，參照專利文獻2)。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2000-244126號公報
[專利文獻2]日本專利特開2001-308534號公報
習知之多層印刷配線板之製造方法存在於電鍍阻劑之形成及剝離、以及無電解電鍍之蝕刻去除之各步驟中產生廢液之課題。
又，習知之配線基板之製造方法需要如下步驟：於電絕緣性基板之兩側塗佈感光性鈀觸媒之步驟；隔著光罩照射紫外線，將被照射紫外線之部分之感光性鈀觸媒活化之步驟；及將未活化之部分之感光性鈀觸媒去除之步驟；而存在配線基板之製造需要長時間之課題。
本發明係為了解決如上述之課題而完成者，其目的在於提供一種不具顯影步驟、蝕刻步驟及剝離步驟，與習知之印刷配線板進行比較可削減製造步驟中之廢棄物(大量之廢液)之產生、並且縮短製造時間之印刷配線板。
於本發明之印刷配線板中，具備：絕緣性基材；貫通孔，其係貫通該絕緣性基材而形成；第1通孔，其係向該貫通孔中填充導電膏而形成；及第1配線，其配設於絕緣性基材上，與第1通孔連接；且第1配線具備：第1晶種層，其與第1通孔連接，作為第1配線之基底膜由導電膏形成；及第1無電解電鍍層，其被覆第1晶種層，上述第1配線之第1晶種層僅配設於上述第1通孔上之周緣部，上述第1配線之第1無電解電鍍層於上述第1通孔之中心區域與第1通孔接觸。
發明之印刷配線板與習知之印刷配線板進行比較，發揮可削減製造步驟中之廢液之產生、並且縮短製造時間之效果。
1‧‧‧第1導電膏
2‧‧‧第2導電膏
3‧‧‧第3導電膏
4‧‧‧第4導電膏
5‧‧‧第5導電膏
10‧‧‧絕緣性基材
10a‧‧‧絕緣層
11‧‧‧第1通孔
11a‧‧‧貫通孔
12‧‧‧第2通孔
12a‧‧‧開口部
21‧‧‧第1配線
21a‧‧‧第1晶種層
21b‧‧‧第1無電解電鍍層
22‧‧‧第2配線
22a‧‧‧第2晶種層
22b‧‧‧第2無電解電鍍層
23‧‧‧第3配線
23a‧‧‧第3晶種層
23b‧‧‧第3無電解電鍍層
100‧‧‧印刷配線板
101‧‧‧雙面印刷配線板
200‧‧‧印刷配線板
201‧‧‧絕緣性基材
201a‧‧‧銅箔
202‧‧‧貫通孔
203‧‧‧無電解電鍍層
204‧‧‧電解電鍍層
205‧‧‧抗蝕劑
206‧‧‧掩膜
圖1(a)係表示第1實施形態之印刷配線板之概略構成的一例之立體圖，(b)係表示圖1(a)所示之印刷配線板之沿箭頭方向觀察之A-A'線剖視圖。
圖2係用以說明第1實施形態之印刷配線板之製造方法的與圖1(b)對應之剖視圖，(a)係表示絕緣性基材之剖視圖，(b)係表示形成有貫通孔之狀態之剖視圖，(c)係表示填充有第1導電膏之狀態之剖視圖，(d)係表示於絕緣性基材之正面形成有第1晶種層之狀態之剖視圖，(e)係表示於絕緣性基材之背面形成有第1晶種層之狀態之剖視圖。
圖3係用以說明習知之印刷配線板之製造方法之剖視圖，(a)係表示絕緣性基材之剖視圖，(b)係表示貫通孔形成步驟之剖視圖，(c)係表示無電解電鍍步驟之剖視圖，(d)係表示電解電鍍步驟之剖視圖，(e)係表示掩膜貼附步驟之剖視圖。
圖4係用以說明圖3所示之習知之印刷配線板之製造方法的後續步驟之剖視圖，(a)係表示雙面曝光步驟之剖視圖，(b)係表示顯影步驟之剖視圖，(c)係表示蝕刻步驟之剖視圖，(d)係表示掩膜剝離步驟之剖視圖。
圖5(a)係表示第1實施形態之第1通孔附近之另一例之俯視圖，(b)係於圖5(a)所示之第1通孔附近形成有對應之印刷配線板中的第1晶種層之狀態之剖視圖，(c)係於圖5(a)所示之第1通孔附近形成有對應之印刷配線板中的第1無電解電鍍層之狀態之剖視圖。
圖6係用以說明第2實施形態之印刷配線板之製造方法之剖視圖，(a)係表示絕緣性基材之剖視圖，(b)係表示形成有貫通孔之狀態之剖視圖，(c) 係表示填充有第1導電膏之狀態之剖視圖，(d)係表示於絕緣性基材之雙面形成有第1晶種層之狀態之剖視圖，(e)係表示於第1晶種層上形成有第2無電解電鍍層之狀態之剖視圖。
圖7係用以說明圖6所示之印刷配線板之製造方法的後續步驟之剖視圖，(a)係表示於絕緣性基材之正面形成有絕緣層之狀態之剖視圖，(b)係表示於絕緣性基材之背面形成有絕緣層之狀態之剖視圖，(c)係表示於絕緣性基材之正面側之開口部中填充有第3導電膏之狀態之剖視圖，(d)係表示於絕緣性基材之背面側之開口部中填充有第3導電膏之狀態之剖視圖。
圖8係用以說明圖7所示之印刷配線板之製造方法的後續步驟之剖視圖，(a)係表示於絕緣性基材之正面側形成有第2晶種層之狀態之剖視圖，(b)係表示於絕緣性基材之背面側形成有第2晶種層之狀態之剖視圖，(c)係表示於第2晶種層上形成有第2無電解電鍍層之狀態之剖視圖。
圖9(a)係表示第2實施形態之印刷配線板之概略構成的另一例之剖視圖，(b)係表示第3實施形態之印刷配線板之概略構成的另一例之剖視圖。
圖10係用以說明第3實施形態之印刷配線板之製造方法之剖視圖，(a)係表示於絕緣性基材之正面側形成有第3晶種層之狀態之剖視圖，(b)係表示於絕緣性基材之背面側形成有第3晶種層之狀態之剖視圖，(c)係表示於第3晶種層及第1無電解電鍍層上形成有第3無電解電鍍層之狀態之剖視圖。
(本發明之第1實施形態)
本實施形態之印刷配線板100為雙面印刷配線板(雙面基板)，若大致進行區分，則如圖1所示，具備：絕緣性基材10；貫通孔11a，其係貫通該絕緣性基材10而形成；通孔(以下，稱為第1通孔11)，其係向該貫通孔11a中填充導電膏(以下，稱為第1導電膏1)而形成；及配線(以下，稱為第1配線21)，其配設於絕緣性基材10上，與第1通孔11連接。
又，第1配線21具備：晶種層(以下，稱為第1晶種層21a)，其與第1通孔11連接，作為第1配線21之基底膜(電鍍觸媒層)由導電膏(以下，稱為第2導電膏2)形成；及無電解電鍍層(以下，稱為第1無電解電鍍層21b)，其被覆第1晶種層21a。
再者，本實施形態之絕緣性基材10使用以玻璃環氧樹脂為材料之基板，但只要為絕緣材料，則並不限定於玻璃環氧樹脂，例如，亦可為以聚醯亞胺或陶瓷為材料之基板。
又，本實施形態之第1導電膏1及第2導電膏2使用環氧樹脂作為樹脂成分，亦可為於環氧樹脂中混合丙烯酸酯樹脂、醇酸樹脂、三聚氰胺樹脂或二甲苯樹脂中之1種以上而成者。
又，關於第1導電膏1及第2導電膏2，作為導電粒子，可為金(Au)、銀(Ag)、銅(Cu)或鎳(Ni)中之1種之金屬粉(例如，僅為銅、僅為銀)、或將2種以上之金屬化合而成之化合物(合金)、或將2種以上之金屬粉混合而成之混合物(例如，銅及銀之混合、銅及銀與除此以外之金屬之調配、銅及銀與焊錫粒子(例如，錫-銀系、錫-鉍系等)之調配)、或將1種金屬 用另一種金屬被覆而成之金屬粉。
尤其是於銅及銀與焊錫粒子之調配之情形時，稱為金屬化膏，於低溫(160℃左右)下與銅箔合金化而表現出穩定之導電性。又，於銅及銀與焊錫粒子之調配之情形時，大部分被合金化，熔點向高溫側(260℃以上)移動，而耐熱可靠性提高。
又，第1導電膏1及第2導電膏2亦可使用酚系硬化劑、咪唑系硬化劑、陽離子系硬化劑或自由基系硬化劑等作為硬化劑，亦可添加消泡劑、增黏劑或黏著劑等作為添加劑。
再者，於本實施形態中，第1導電膏1及第2導電膏2使用拓自達電線股份有限公司製造之金屬填料(導電粒子與絕緣材料之環氧樹脂等之混合物)，作為第1通孔11之第1導電膏1之導電粒子，使用銅之金屬粉，作為第1晶種層21a之第2導電膏2之導電粒子，使用銀之金屬粉。
尤其是關於第1通孔11之第1導電膏1之導電粒子與第1晶種層21a之第2導電膏2之導電粒子，較佳為1種或多種之金屬組成、多種之金屬調配、或金屬組成及金屬調配之組合大致相同。藉此，提高第1導電膏1與第2導電膏2之親和性，第1通孔11及第1晶種層21a間之結合牢固，藉由第1通孔11對第1配線21之增黏功能，可防止第1配線21自絕緣性基材10剝離。
又，第2導電膏2中之導電粒子之平均粒徑為了使第1晶種層21a為20μm以下之低膜厚，而需要為20μm以下，相對於此，第1導電膏1中之導電粒子之平均粒徑由於第1通孔11之直徑為0.2mm~0.3mm左右，故而無需為20μm以下。
即，於本實施形態之印刷配線板100中，第1晶種層21a之第2導電膏2中之導電粒子之平均粒徑小於第1通孔11之第1導電膏1中之導電粒子之平均粒徑亦為特徵。
又，第1導電膏1若為了向貫通孔11a中填充，而僅為粒徑較大之導電粒子，則導致有鄰接之導電粒子間之間隔較大，第1通孔11之導通狀態不充分之虞。因此，第1導電膏1藉由除粒徑較大之導電粒子以外，使粒徑較小之導電粒子混合存在，可向粒徑較大之導電粒子之間混入粒徑較小之導電粒子，確保第1通孔11之導通狀態，並且亦進行整體之黏度之調整。
即，於本實施形態之印刷配線板100中，第1通孔11之第1導電膏1中的導電粒子之粒徑之均勻度低於第1晶種層21a之第2導電膏2中的導電粒子之粒徑之均勻度亦為特徵。
再者，第1導電膏1及第2導電膏2亦可代替上述之導電性金屬膏，使用例如聚乙炔、聚苯胺、聚吡咯或聚噻吩等導電性聚合物(導電性高分子)。
尤其是導電性聚合物為接近作為絕緣性基材10之材料之玻璃環氧樹脂之有機材料，熱性質大致相同、熱膨脹係數近似，故而使用導電性聚合物作為第1導電膏1，藉此，即便於向印刷配線板100安裝零件時產生之高溫下，絕緣性基材10及第1通孔11之伸長係數亦近似，而可抑制由變形導致之印刷配線板100中產生不良情況。
又，本實施形態之第1無電解電鍍層21b由無電解鍍銅所構成，於無電解電鍍處理中使用奧野製藥工業股份有限公司製造之獨立電路 基板用無電解鍍銅液「OPC Copper NCA」。
再者，獨立電路基板用無電解鍍銅液「OPC Copper NCA」每1小時可使鍍銅之膜厚生長6.0μm左右，與習知之無電解鍍銅液進行比較，可明顯地提高無電解電鍍液對銀膏之析出速度。
尤其是作為構成電路之第1配線21需要20μm以上之厚度，藉由使用獨立電路基板用無電解鍍銅液「OPC Copper NCA」，可於3小時以內形成15μm以上之第1無電解電鍍層21b，而為有用。
繼而，使用圖2對印刷配線板100之製造方法進行說明。
首先，藉由鑽孔加工、沖孔加工或雷射加工，於絕緣性基材10形成0.2mm~0.3mm左右之貫通孔11a(參照圖2(b)，貫通孔形成步驟)。
然後，使對準絕緣性基材10之正面中之貫通孔11a之形成位置利用乳劑形成有開口之網版印刷版(未圖示)與絕緣性基材10對向地配置，並將導電油墨(第1導電膏1)塗佈於網版印刷版上。
網版印刷機(未圖示)使刮漿板於網版印刷版之表面滑動，將網版印刷版抵壓至絕緣性基材10，通過網版印刷版之開口噴出導電油墨(第1導電膏1)，而填充至絕緣性基材10之貫通孔11a中。
再者，本實施形態之網版印刷使用對Asada Mesh股份有限公司製造之高強度絲網「HS-D500 Mesh」(目數：500目，線徑：19μm)、利用乳劑形成有開口之網版印刷版。
然後，使第1導電膏1於100℃~200℃之硬化爐中熱硬化(乾燥)30分鐘~120分鐘後，藉由研磨去除自絕緣性基材10之雙面(正面、背面)突出之硬化物，而形成第1通孔11(參照圖2(c)，第1通孔形成步 驟)。
然後，使對準絕緣性基材10之正面中之第1配線21(第1晶種層21a)之形成位置利用乳劑形成有開口之網版印刷版(未圖示)與絕緣性基材10對向地配置，並將導電油墨(第2導電膏2)塗佈於網版印刷版上。
網版印刷機(未圖示)使刮漿板於網版印刷版之表面滑動，將網版印刷版抵壓至絕緣性基材10，通過網版印刷版之開口噴出導電油墨(第2導電膏2)，於絕緣性基材10之正面塗佈成線狀。
再者，本實施形態之網版印刷使用對Asada Mesh股份有限公司製造之高強度絲網「HS-D500 Mesh」(目數：500目，線徑：19μm)、利用乳劑形成有開口之網版印刷版。關於高強度絲網「HS-D500 Mesh」，有助於圖案形成時之尺寸穩定性之絲網之強度較高，而可形成線寬0.1mm左右之第1晶種層21a。
然後，使第2導電膏2於100℃~200℃之硬化爐中熱硬化(乾燥)30分鐘~120分鐘，形成作為第1配線21之基底膜之第1晶種層21a(參照圖2(d)，第1晶種層形成步驟)。
再者，第1晶種層形成步驟係於絕緣性基材10之正面側形成有第1晶種層21a之後，將絕緣性基材10翻過來，藉由與絕緣性基材10之正面側相同之製造步驟，於絕緣性基材10之背面側形成第1晶種層21a(參照圖2(e))。
然後，例如，藉由包含脫脂步驟、預浸步驟、鈀(Pd)置換處理步驟、鈀殘渣去除步驟及無電解鍍銅步驟之無電解電鍍處理，使第1 無電解電鍍層21b於第1晶種層21a上生長(參照圖1(b)，第1無電解電鍍層形成步驟)。
再者，本實施形態之脫脂步驟使用奧野製藥工業股份有限公司製造之藥液「OIC Cleaner」，於25℃之藥液中浸漬3分鐘，將絕緣性基材10之雙面(正面、背面)洗淨。
又，本實施形態之預浸步驟使用奧野製藥工業股份有限公司製造之藥液「OIC Pre-dip」，於25℃之藥液中浸漬30秒鐘，提高絕緣性基材10(第1晶種層21a)與鈀之親和性。
又，本實施形態之鈀置換處理步驟使用奧野製藥工業股份有限公司製造之藥液「OIC Accele」，於25℃之藥液中浸漬3分鐘，使鈀吸附於絕緣性基材10上。
進而，本實施形態之鈀殘渣去除步驟使用奧野製藥工業股份有限公司製造之藥液「OIC Post-dip」，於25℃之藥液中浸漬1分鐘，自絕緣性基材10上之第1晶種層21a以外之基底將鈀去除。
又，本實施形態之無電解鍍銅步驟使用奧野製藥工業股份有限公司製造之藥液「OPC Copper NCA(高速型)」，於55℃之藥液中浸漬180分鐘，利用由添加至電鍍液中之還原劑引起之銅離子之還原反應，使吸附於第1晶種層21a表面之鈀觸媒粒子上析出銅(第1無電解電鍍層21b)，而形成第1配線21。
然後，為了形成連接於第1配線21之電極(未圖示)，而於絕緣性基材10(第1配線21)上之除電極之形成位置以外之區域形成抗蝕劑之掩膜，以第1配線21之第1無電解電鍍層21b為基底膜，實施無電解 鍍鎳/鍍金，而形成無電解鍍鎳/鍍金層(電極)。
經過以上之步驟，完成本實施形態之印刷配線板100。
此處，使用減去法之習知之印刷配線板200使用於絕緣性基材201之雙面(正面、背面)之整面貼附有銅箔201a之基材(參照圖3(a))，利用圖3及圖4所示之已知之製造步驟形成。再者，於圖3及圖4中，符號202為貫通孔，符號203為無電解電鍍層，符號204為電解電鍍層，符號205為抗蝕劑，符號206為掩膜。
關於習知之印刷配線板200之製造方法，例如，無電解電鍍步驟(圖3(c))之處理時間為40分鐘，電解電鍍步驟(圖3(d))之處理時間為60分鐘，掩膜貼附步驟(圖3(e))之處理時間為20分鐘，曝光(雙面)步驟(圖4(a))之處理時間為30分鐘，顯影步驟(圖4(b))之處理時間為10分鐘，蝕刻步驟(圖4(c))之處理時間為10分鐘，掩膜剝離步驟(圖4(d))之處理時間為10分鐘。
即，習知之印刷配線板200之製造方法之製造時間(貫通孔形成步驟(圖3(b))除外)為180分鐘，存在顯影步驟、蝕刻步驟及掩膜去除步驟，而導致產生廢液。
相對於此，關於本實施形態之印刷配線板100之製造方法，印刷第1導電膏1向貫通孔11a中填充、使第1導電膏1乾燥而形成第1通孔11之第1通孔形成步驟(塞孔印刷、乾燥，圖2(c))之處理時間為30分鐘。又，於絕緣性基材10之正面印刷第2導電膏2使其乾燥而形成第1晶種層21a之第1晶種層(正)形成步驟(晶種層(正)印刷、乾燥，圖2(d))之處理時間為30分鐘，於絕緣性基材10之背面印刷第2導電膏2 使其乾燥而形成第1晶種層21a之第1晶種層(背)形成步驟(晶種層(背)印刷、乾燥，圖2(e))之處理時間為30分鐘。又，對絕緣性基材10施以無電解鍍銅、而於第1晶種層21a上形成第1無電解電鍍層21b之第1無電解電鍍層形成步驟(無電解電鍍，圖1(b))之處理時間為80分鐘。
即，本實施形態之印刷配線板100之製造方法之製造時間(貫通孔形成步驟(圖2(b))除外)為170分鐘，較使用減去法之習知之印刷配線板200之製造時間短，不存在顯影步驟、蝕刻步驟及掩膜去除步驟，而不會產生廢液。
如以上般，本實施形態之印刷配線板100利用網版印刷形成成為第1通孔11之第1導電膏1、與成為第1配線21之第1晶種層21a之第2導電膏2，利用無電解電鍍形成第1配線21之第1無電解電鍍層21b，藉此可刪除與蝕刻步驟相關之步驟，而可實現簡易之生產製程。
又，本實施形態之印刷配線板100之製造方法與習知之印刷配線板之製造方法進行比較，可削減廢液，改善銅之利用率，並且無需用於顯影步驟、蝕刻步驟及剝離步驟之製造裝置，而可削減設備成本及生產空間。
再者，本實施形態之印刷配線板100如圖1所示，於絕緣性基材10之正面及背面中之第1通孔11(貫通孔11a)上，將成為第1晶種層21a之第2導電膏2塗佈於整面，第1無電解電鍍層21b隔著第1晶種層21a與第1通孔11間接地接觸，但並不限定於該層結構。
例如，印刷配線板100亦可如圖5(a)及圖5(b)所示，於絕緣性基材10之正面及背面中之第1通孔11上，僅在第1通孔11之除中心區域以外之周緣部，塗佈成為第1晶種層21a之第2導電膏2。
於此情形時，如圖5(c)所示，於絕緣性基材10之正面及背面中之第1通孔11上之中心區域中，第1導電膏1成為第1無電解電鍍層21b之基底膜，第1無電解電鍍層21b與第1通孔11直接接觸。
(本發明之第2實施形態)
圖6係用以說明第2實施形態之印刷配線板之製造方法之剖視圖，圖6(a)係表示絕緣性基材之剖視圖，圖6(b)係表示形成有貫通孔之狀態之剖視圖，圖6(c)係表示填充有第1導電膏之狀態之剖視圖，圖6(d)係於絕緣性基材之雙面形成有第1晶種層之狀態之剖視圖，圖6(e)係表示於第1晶種層上形成有第2無電解電鍍層之狀態之剖視圖。圖7係用以說明圖6所示之印刷配線板之製造方法的後續步驟之剖視圖，圖7(a)係表示於絕緣性基材之正面形成有絕緣層之狀態之剖視圖，圖7(b)係表示於絕緣性基材之背面形成有絕緣層之狀態之剖視圖，圖7(c)係表示於絕緣性基材之正面側之開口部中填充有第3導電膏之狀態之剖視圖，圖7(d)係表示於絕緣性基材之背面側之開口部中填充有第3導電膏之狀態之剖視圖。圖8係用以說明圖7所示之印刷配線板之製造方法的後續步驟之剖視圖，圖8(a)係表示於絕緣性基材之正面側形成有第2晶種層之狀態之剖視圖，圖8(b)係表示於絕緣性基材之背面側形成有第2晶種層之狀態之剖視圖，圖8(c)係表示於第2晶種層上形成有第2無電解電鍍層之狀態之剖視圖。圖9(a)係表示第2實施形態之印刷配線板之概略構成的另一例之剖視圖。於圖6至圖9(a)中，與圖1至圖5相同之符號表示相同或相當之部分，省略其說明。
本實施形態之印刷配線板100如圖8(c)所示，為多層印 刷配線板，除第1實施形態之印刷配線板100(以下，稱為雙面印刷配線板101)之構成要素以外，進而具備：絕緣層10a，其積層於絕緣性基材10(雙面印刷配線板101)上；開口部12a，其形成於絕緣層10a中之連接於第1配線21之部分；通孔(以下，稱為第2通孔12)，其係向開口部12a中填充導電膏(以下，稱為第3導電膏3)而形成；及配線(以下，稱為第2配線22)，其配設於絕緣層10a上，與第2通孔12連接。
又，第2配線22具備：晶種層(以下，稱為第2晶種層22a)，其與第2通孔12連接，作為第2配線22之基底膜由導電膏(以下，稱為第4導電膏4)形成；及無電解電鍍層(以下，稱為第2無電解電鍍層22b)，其被覆第2晶種層22a。
再者，於本實施形態中，第3導電膏3對應於第1導電膏1，第4導電膏4對應於第2導電膏2，可應用第1實施形態中上述之第1導電膏1或第2導電膏2之材料，故而省略第3導電膏3及第4導電膏4之材料之說明。
又，第2無電解電鍍層22b與第1無電解電鍍層21b同樣地由無電解鍍銅所構成，於無電解電鍍處理中使用奧野製藥工業股份有限公司製造之獨立電路基板用無電解鍍銅液「OPC Copper NCA」。
繼而，使用圖6至圖8對本實施形態之印刷配線板100之製造方法進行說明。
再者，關於本實施形態之印刷配線板100之製造方法，於絕緣性基材10形成貫通孔11a後至形成第1配線21(第1無電解電鍍層21b)為止之製造步驟(參照圖6)為與第1實施形態之雙面印刷配線板101之製造方法相 同之製造步驟，故而省略說明。
除形成於連接於第1配線21之部分之開口部12a以外，使利用乳劑形成有開口之網版印刷版(未圖示)與絕緣性基材10(雙面印刷配線板101)對向地配置，並將油墨(絕緣樹脂)塗佈於網版印刷版上。
網版印刷機(未圖示)使刮漿板於網版印刷版之表面滑動，將網版印刷版抵壓至絕緣性基材10(雙面印刷配線板101)，通過網版印刷版之開口噴出油墨(絕緣樹脂)，於絕緣性基材10(雙面印刷配線板101)之正面，除開口部12a以外，塗佈絕緣樹脂。
然後，使絕緣樹脂於120℃~130℃之硬化爐中熱硬化(乾燥)30分鐘，除開口部12a以外，於絕緣性基材10(雙面印刷配線板101)之正面形成絕緣層10a(參照圖7(a)，絕緣層積層步驟)。
又，絕緣層積層步驟係於形成有絕緣性基材10(雙面印刷配線板101)之正面側之絕緣層10a之後，將絕緣性基材10翻過來，藉由與絕緣性基材10(雙面印刷配線板101)之正面側相同之製造步驟，於絕緣性基材10(雙面印刷配線板101)之背面側形成絕緣層10a(參照圖7(b))。
再者，絕緣層積層步驟亦可為藉由加壓成形，除開口部12a以外，於絕緣性基材10(雙面印刷配線板101)上積層絕緣層10a之製造步驟。
加壓成形係藉由加壓成形機，於絕緣性基材10(雙面印刷配線板101)上積層將成為開口部12a之部分割除之半硬化狀態之強化塑膠成形材料(預浸料)，對預浸料進行加熱使其熔解，密接於絕緣性基材10及第1配線21並硬化，藉此於絕緣性基材10(雙面印刷配線板101)上形成絕緣層10a(參 照圖7(a)(b)，絕緣層積層步驟)。
然後，使對準絕緣性基材10(雙面印刷配線板101)上之絕緣層10a之表面中之開口部12a之形成位置利用乳劑形成有開口之網版印刷版(未圖示)與絕緣性基材10對向地配置，並將導電油墨(第3導電膏3)塗佈於網版印刷版上。
又，網版印刷機(未圖示)使刮漿板於網版印刷版之表面滑動，將網版印刷版抵壓至絕緣性基材10(雙面印刷配線板101)上之絕緣層10a，通過網版印刷版之開口噴出導電油墨(第3導電膏3)，而填充於絕緣層10a之開口部12a中。
然後，使第3導電膏3於100℃~200℃之硬化爐中熱硬化(乾燥)30分鐘~120分鐘之後，藉由研磨去除自絕緣層10a之表面突出之硬化物，而形成第2通孔12(參照圖7(c)，第2通孔形成步驟)。
再者，第2通孔形成步驟係於形成有絕緣性基材10(雙面印刷配線板101)之正面側之第2通孔12之後，將絕緣性基材10翻過來，藉由與絕緣性基材10(雙面印刷配線板101)之正面側相同之製造步驟，於絕緣性基材10(雙面印刷配線板101)之背面側形成第2通孔12(參照圖7(d))。
然後，使對準絕緣層10a之表面中之第2配線22(第2晶種層22a)之形成位置利用乳劑形成有開口之網版印刷版(未圖示)與絕緣性基材10對向地配置，並將導電油墨(第4導電膏4)塗佈於網版印刷版上。
又，網版印刷機(未圖示)使刮漿板於網版印刷版之表面滑動，將網版印刷版抵壓至絕緣性基材10(雙面印刷配線板101)上之絕緣層10a，通過網版印刷版之開口噴出導電油墨(第4導電膏4)，而於絕緣層10a之表 面塗佈成線狀。
然後，使第4導電膏4於100℃~120℃之硬化爐中熱硬化(乾燥)30分鐘~120分鐘，形成作為第2配線22之基底膜之第2晶種層22a(參照圖8(a)，第2晶種層形成步驟)。
再者，第2晶種層形成步驟係於絕緣性基材10(雙面印刷配線板101)之正面側形成有第2晶種層22a之後，將絕緣性基材10翻過來，藉由與絕緣性基材10(雙面印刷配線板101)之正面側相同之製造步驟，於絕緣性基材10(雙面印刷配線板101)之背面側形成第2晶種層22a(參照圖8(b))。
然後，例如，藉由包含脫脂步驟、預浸步驟、鈀置換處理步驟、鈀殘渣去除步驟及無電解鍍銅步驟之無電解電鍍處理，使第2無電解電鍍層22b於第2晶種層22a上生長(參照圖8(c)，第2無電解電鍍層形成步驟)。
再者，本實施形態之無電解電鍍處理(無電解鍍銅)為與第1實施形態之無電解電鍍處理(無電解鍍銅)相同之製造步驟，故而省略詳細之說明。
然後，為了形成連接於第2配線22之電極(未圖示)，而於絕緣層10a(第2配線22)上之除電極之形成位置以外之區域形成抗蝕劑之掩膜，以第2配線22之第2無電解電鍍層22b為基底膜，實施無電解鍍鎳/鍍金，而形成無電解鍍鎳/鍍金層(電極)。
經過以上之步驟，完成本實施形態之印刷配線板100。
再者，於本實施形態中，僅在印刷配線板100為多層印刷配線板之方面與第1實施形態不同，除多層印刷配線板及其製造方法之作用 效果以外，發揮與第1實施形態相同之作用效果。
又，本實施形態之印刷配線板100係列舉4層之多層印刷配線板為例進行了說明，但藉由應用利用導電膏進行之通孔及晶種層之製造步驟以及藉由無電解電鍍進行之配線上層之製造步驟，可形成4層以上之多層印刷配線板。
再者，本實施形態之印刷配線板100如圖8(c)所示，於絕緣性基材10之正面及背面中之第1通孔11(貫通孔11a)上，將成為第1晶種層21a之第2導電膏2塗佈於整面，第1無電解電鍍層21b隔著第1晶種層21a與第1通孔11間接地接觸。
又，本實施形態之印刷配線板100如圖8(c)所示，於絕緣層10a之表面中之第2通孔12(開口部12a)上，將成為第2晶種層22a之第4導電膏4塗佈於整面，第2無電解電鍍層22b隔著第2晶種層22a與第2通孔12間接地接觸。
然而，本實施形態之印刷配線板100並不限定於該層結構。
例如，印刷配線板100亦可如圖9(a)(圖5(a)、圖5(b))所示，於絕緣性基材10之正面及背面中之第1通孔11上，僅在第1通孔11之除中心區域以外之周緣部，塗佈成為第1晶種層21a之第2導電膏2。
於此情形時，如圖9(a)(圖5(c))所示，於絕緣性基材10之正面及背面中之第1通孔11上之中心區域中，第1導電膏1成為第1無電解電鍍層21b之基底膜，第1無電解電鍍層21b與第1通孔11直接接觸。
同樣地，印刷配線板100亦可如圖9(a)所示，於絕緣層10a之表面中之第2通孔12上，僅在第2通孔12之除中心區域以外之周緣部，塗佈成 為第2晶種層22a之第4導電膏4。
於此情形時，如圖9(a)所示，於絕緣層10a之表面中之第2通孔12上之中心區域中，第3導電膏3成為第2無電解電鍍層22b之基底膜，第2無電解電鍍層22b與第2通孔12直接接觸。
藉由此種層結構，印刷配線板100於通孔(例如，第1通孔11)之部分中，如導電膏(此處，為第1導電膏1)/無電解電鍍(此處，為第1無電解電鍍層21b)/導電膏(此處，為第3導電膏3)/無電解電鍍(此處，為第2無電解電鍍層22b)般，成為導電膏與無電解電鍍之重複之層，而可提高接合之可靠性。
(本發明之第3實施形態)
圖9(b)係表示第3實施形態之印刷配線板之概略構成的另一例之剖視圖。圖10係用以說明第3實施形態之印刷配線板之製造方法之剖視圖，圖10(a)係表示於絕緣性基材之正面側形成有第3晶種層之狀態之剖視圖，圖10(b)係表示於絕緣性基材之背面側形成有第3晶種層之狀態之剖視圖，圖10(c)係表示於第3晶種層及第1無電解電鍍層上形成有第3無電解電鍍層之狀態之剖視圖。於圖9(b)及圖10中，與圖1至圖9(a)相同之符號表示相同或相當之部分，省略其說明。
本實施形態之印刷配線板100如圖10(c)所示，為多層印刷配線板，除第1實施形態之雙面印刷配線板101之構成要素以外，進而具備：絕緣層10a，其積層於絕緣性基材10(雙面印刷配線板101)上；開口部12a，其形成於絕緣層10a中之連接於第1配線21之部分；及配線(以下，稱為第3配線23)，其配設於絕緣層10a上，與第1無電解電鍍層21b連接。
又，第3配線23具備：晶種層(以下，稱為第3晶種層23a)，其配設於絕緣層10a上之開口部12a之周緣部及自該周緣部延伸之配線之形成位置，作為第3配線23之基底膜由導電膏(以下，稱為第5導電膏5)形成；及無電解電鍍層(以下，稱為第3無電解電鍍層23b)，其填充至開口部12a中，並且被覆第1無電解電鍍層21b及第3晶種層23a。
再者，於本實施形態中，第5導電膏5對應於第2導電膏2，由於可應用第1實施形態中上述之第2導電膏2之材料，故而省略第5導電膏5之材料之說明。
又，第3無電解電鍍層23b與第1無電解電鍍層21b同樣地由無電解鍍銅所構成，於無電解電鍍處理中使用奧野製藥工業股份有限公司製造之獨立電路基板用無電解鍍銅液「OPC Copper NCA」。
繼而，使用圖10對本實施形態之印刷配線板100之製造方法進行說明。
再者，關於本實施形態之印刷配線板100之製造方法，於絕緣性基材10形成貫通孔11a後至形成絕緣層10a為止之製造步驟(參照圖6、圖7(a)、圖7(b))為與第2實施形態之印刷配線板100之製造方法相同之製造步驟，故而省略說明。
使對準絕緣層10a之表面中之開口部12a之周緣部及自該周緣部延伸之配線之形成位置利用乳劑形成有開口之網版印刷版(未圖示)與絕緣性基材10對向地配置，並將導電油墨(第5導電膏5)塗佈於網版印刷版上。
網版印刷機(未圖示)使刮漿板於網版印刷版之表面滑動，將網版印 刷版抵壓至絕緣性基材10(雙面印刷配線板101)上之絕緣層10a，通過網版印刷版之開口噴出導電油墨(第5導電膏5)，於絕緣層10a之表面塗佈成環狀(對應於開口部12a之周緣部)及線狀(對應於自周緣部延伸之配線部)。
然後，使第5導電膏5於100℃~200℃之硬化爐中熱硬化(乾燥)30分鐘~120分鐘，形成作為第3配線23之基底膜之第3晶種層23a(參照圖10(a)，第3晶種層形成步驟)。
再者，第3晶種層形成步驟係於絕緣性基材10(雙面印刷配線板101)之正面側形成有第3晶種層23a之後，將絕緣性基材10翻過來，藉由與絕緣性基材10(雙面印刷配線板101)之正面側相同之製造步驟，於絕緣性基材10(雙面印刷配線板101)之背面側形成第3晶種層23a(參照圖10(b))。
然後，例如，藉由包含脫脂步驟、預浸步驟、鈀置換處理步驟、鈀殘渣去除步驟及無電解鍍銅步驟之無電解電鍍處理，使第3無電解電鍍層23b於第3晶種層23a及第1無電解電鍍層21b上生長(參照圖10(c)，第3無電解電鍍層形成步驟)。
再者，使第3無電解電鍍層23b於第1無電解電鍍層21b上生長之操作為向開口部12a內填充第3無電解電鍍層23b之操作，而形成絕緣層10a中之通孔。
又，本實施形態之無電解電鍍處理(無電解鍍銅)除向無電解鍍銅液之浸漬與第1實施形態之無電解電鍍處理(無電解鍍銅)比較為長時間以外，為與第1實施形態之無電解電鍍處理(無電解鍍銅)相同之製造步驟，故而省略詳細之說明。
然後，為了形成連接於第3配線23之電極(未圖示)，而於絕緣層10a(第3配線23)上之除電極之形成位置以外之區域形成抗蝕劑之掩膜，以第3配線23之第3無電解電鍍層23b為基底膜，實施無電解鍍鎳/鍍金，而形成無電解鍍鎳/鍍金層(電極)。
經過以上之步驟，完成本實施形態之印刷配線板100。
再者，於本實施形態中，僅在省略向開口部12a中填充第3導電膏3之步驟之方面與第2實施形態不同，除由省略該步驟引起之作用效果以外，發揮與第2實施形態相同之作用效果。
又，本實施形態之印刷配線板100係列舉4層之多層印刷配線板為例進行了說明，但藉由應用利用導電膏進行之通孔及晶種層之製造步驟、以及利用無電解電鍍進行之通孔及配線上層之製造步驟，而可形成4層以上之多層印刷配線板。
再者，本實施形態之印刷配線板100如圖10(c)所示，於絕緣性基材10之正面及背面中之第1通孔11(貫通孔11a)上，將成為第1晶種層21a之第2導電膏2塗佈於整面，第1無電解電鍍層21b隔著第1晶種層21a與第1通孔11間接地接觸，但並不限定於該層結構。
例如，印刷配線板100亦可如圖9(b)(圖5(a)、圖5(b))所示，於絕緣性基材10之正面及背面中之第1通孔11上，僅在第1通孔11之除中心區域以外之周緣部，塗佈成為第1晶種層21a之第2導電膏2。
於此情形時，如圖9(b)(圖5(c))所示，於絕緣性基材10之正面及背面中之第1通孔11上之中心區域中，第1導電膏1成為第1無電解電鍍層21b之基底膜，而第1無電解電鍍層21b與第1通孔11直接接觸。
然後，印刷配線板100亦可藉由上述之本實施形態之第3晶種層形成步驟及第3無電解電鍍層形成步驟，如圖9(b)所示，以第1配線21之第1無電解電鍍層21b及第3晶種層23a為基底膜使第3無電解電鍍層23b生長，而形成絕緣層10a中之通孔及第3配線23。

Claims (9)

  1. 一種印刷配線板，其係具備如下部分者：絕緣性基材；貫通孔，其係貫通該絕緣性基材而形成；第1通孔，其係向該貫通孔中填充導電膏而形成；及第1配線，其配設於上述絕緣性基材上，與上述第1通孔連接；其特徵在於：上述第1配線具備：第1晶種層，其與上述第1通孔連接，作為上述第1配線之基底膜由導電膏形成；及第1無電解電鍍層，其被覆上述第1晶種層，上述第1配線之第1晶種層僅配設於上述第1通孔上之周緣部，上述第1配線之第1無電解電鍍層於上述第1通孔之中心區域與第1通孔接觸。
  2. 如申請專利範圍第1項之印刷配線板，其中上述第1通孔之導電膏中的導電粒子之粒徑之均勻度低於上述第1晶種層之導電膏中的導電粒子之粒徑之均勻度。
  3. 如申請專利範圍第1項之印刷配線板，其中關於上述第1通孔之導電膏之導電粒子與上述第1晶種層之導電膏之導電粒子，1種或多種之金屬組成、多種之金屬調配、或金屬組成及金屬調配之組合大致相同，上述第1晶種層之導電膏中之導電粒子之平均粒徑小於上述第1通孔之導電膏中之導電粒子之平均粒徑。
  4. 如申請專利範圍第2項之印刷配線板，其中 關於上述第1通孔之導電膏之導電粒子與上述第1晶種層之導電膏之導電粒子，1種或多種之金屬組成、多種之金屬調配、或金屬組成及金屬調配之組合大致相同，上述第1晶種層之導電膏中之導電粒子之平均粒徑小於上述第1通孔之導電膏中之導電粒子之平均粒徑。
  5. 如申請專利範圍第1至4項中任一項之印刷配線板，其具備：絕緣層，其積層於上述絕緣性基材上；開口部，其形成於上述絕緣層中之連接於上述第1配線之部分；第2通孔，其係向上述開口部中填充導電膏而形成；及第2配線，其配設於上述絕緣層上，與上述第2通孔連接；且上述第2配線具備：第2晶種層，其與上述第2通孔連接，作為上述第2配線之基底膜由導電膏形成；及第2無電解電鍍層，其被覆上述第2晶種層，上述第2配線之第2晶種層僅配設於上述第2通孔上之周緣部，上述第2配線之第2無電解電鍍層於上述第2通孔之中心區域與第2通孔接觸。
  6. 一種印刷配線板，其具備：絕緣性基材；貫通孔，其係貫通該絕緣性基材而形成；第1通孔，其係向該貫通孔中填充導電膏而形成；第1配線，其配設於上述絕緣性基材上，與上述第1通孔連接，且 具有第1晶種層及第1無電解電鍍層，上述第1晶種層係作為該配線之基底膜由導電膏形成，上述第1無電解電鍍層被覆上述第1晶種層；絕緣層，其積層於上述絕緣性基材上；開口部，其形成於上述絕緣層中之連接於上述第1配線之部分；及第3配線，其配設於上述絕緣層上，與上述第1無電解電鍍層連接，且具有第3晶種層及第3無電解電鍍層，上述第3晶種層係配設於上述絕緣層上之上述開口部之周緣部及自該周緣部延伸之該配線之形成位置，作為該配線之基底膜由導電膏形成，上述第3無電解電鍍層係填充於上述開口部中，並且被覆上述第1無電解電鍍層及第3晶種層。
  7. 一種印刷配線板之製造方法，其係製造如下印刷配線板之方法，該印刷配線板具備：絕緣性基材；貫通孔，其係貫通該絕緣性基材而形成；第1通孔，其係向該貫通孔中填充導電膏而形成；及第1配線，其配設於上述絕緣性基材上，與上述第1通孔連接；且該印刷配線板之製造方法之特徵在於包含如下步驟：貫通孔形成步驟，其於上述絕緣性基材形成上述貫通孔；第1通孔形成步驟，其藉由網版印刷，向上述貫通孔中填充上述導電膏而形成第1通孔；第1晶種層形成步驟，其藉由網版印刷，於上述絕緣性基材上塗佈導電膏，形成作為上述第1配線之基底膜之第1晶種層；及第1無電解電鍍層形成步驟，其藉由無電解電鍍處理，使第1無電解電鍍層於上述第1晶種層上生長，上述第1配線之第1晶種層僅配設於上述第1通孔上之周緣部， 上述第1配線之第1無電解電鍍層於上述第1通孔之中心區域與第1通孔接觸。
  8. 如申請專利範圍第7項之印刷配線板之製造方法，其包含如下步驟：絕緣層積層步驟，其藉由網版印刷或加壓成形，除形成於連接於上述第1配線之部分之開口部以外，於上述絕緣性基材上積層絕緣層；第2通孔形成步驟，其藉由網版印刷，向上述開口部中填充上述導電膏而形成第2通孔；第2晶種層形成步驟，其藉由網版印刷，於上述絕緣層上塗佈導電膏，形成作為與上述第2通孔連接之第2配線之基底膜之第2晶種層；及第2無電解電鍍層形成步驟，其藉由無電解電鍍處理，使構成上述第2配線之第2無電解電鍍層於上述第2晶種層上生長，上述第2配線之第2晶種層僅配設於上述第2通孔上之周緣部，上述第2配線之第2無電解電鍍層於上述第2通孔之中心區域與第2通孔接觸。
  9. 一種印刷配線板之製造方法，其係製造如下印刷配線板之方法，該印刷配線板具備：絕緣性基材；貫通孔，其係貫通該絕緣性基材而形成；第1通孔，其係向該貫通孔中填充導電膏而形成；及第1配線，其配設於上述絕緣性基材上，與上述第1通孔連接；且該印刷配線板之製造方法包含如下步驟：貫通孔形成步驟，其於上述絕緣性基材形成上述貫通孔；第1通孔形成步驟，其藉由網版印刷，向上述貫通孔中填充上述導 電膏而形成第1通孔；第1晶種層形成步驟，其藉由網版印刷，於上述絕緣性基材上塗佈導電膏，形成作為上述第1配線之基底膜之第1晶種層；第1無電解電鍍層形成步驟，其藉由無電解電鍍處理，使第1無電解電鍍層於上述第1晶種層上生長；絕緣層積層步驟，其藉由網版印刷或加壓成形，除形成於連接於上述第1配線之部分之開口部以外，於上述絕緣性基材上積層絕緣層；第3晶種層形成步驟，其藉由網版印刷，向上述絕緣層上之上述開口部之周緣部及自該周緣部延伸之配線之形成位置塗佈導電膏，形成作為與上述第1無電解電鍍層連接之第3配線之基底膜之第3晶種層；及第3無電解電鍍層形成步驟，其藉由無電解電鍍處理，使構成上述第3配線之第3無電解電鍍層於上述第1無電解電鍍層及第3晶種層上生長。
TW104123066A 2014-07-24 2015-07-16 Printed wiring board and method of manufacturing same TWI656811B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014151083A JP6406598B2 (ja) 2014-07-24 2014-07-24 プリント配線板及びその製造方法
JPJP2014-151083 2014-07-24

Publications (2)

Publication Number Publication Date
TW201616927A TW201616927A (zh) 2016-05-01
TWI656811B true TWI656811B (zh) 2019-04-11

Family

ID=55162999

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123066A TWI656811B (zh) 2014-07-24 2015-07-16 Printed wiring board and method of manufacturing same

Country Status (5)

Country Link
JP (1) JP6406598B2 (zh)
KR (1) KR102371134B1 (zh)
CN (1) CN106538076B (zh)
TW (1) TWI656811B (zh)
WO (1) WO2016013473A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6788974B2 (ja) * 2016-02-02 2020-11-25 株式会社村田製作所 電子部品
KR102046006B1 (ko) 2016-06-07 2019-11-18 주식회사 엘지화학 일반 인쇄회로기판을 활용한 고전류 전송 방법
JP6700207B2 (ja) 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法
KR102421980B1 (ko) * 2017-07-26 2022-07-18 삼성전기주식회사 인쇄회로기판
CN111602473A (zh) * 2018-01-15 2020-08-28 Pi-克瑞斯托株式会社 柔性基板、电子器件、电子器件的制造方法
JP2022152324A (ja) * 2021-03-29 2022-10-12 株式会社オートネットワーク技術研究所 電装品、及び電装品の製造方法
WO2024043026A1 (ja) * 2022-08-25 2024-02-29 日産自動車株式会社 車両用導電回路の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133694A (ja) * 1984-12-03 1986-06-20 古河電気工業株式会社 導電回路形成方法
JP2006196246A (ja) * 2005-01-12 2006-07-27 Sumitomo Electric Ind Ltd 導電性ペースト及びそれを用いた配線回路基板
JP2010108917A (ja) * 2008-09-30 2010-05-13 Mitsuboshi Belting Ltd スルーホール充填用銅導体ペースト、銅導体スルーホール充填基板の製造方法、銅導体スルーホール充填基板、回路基板、電子部品、半導体パッケージ
JP2010225707A (ja) * 2009-03-23 2010-10-07 Panasonic Corp セラミック多層基板及びその製造方法
TWI372009B (en) * 2004-12-27 2012-09-01 Nippon Cmk Kk Multilayer printed wiring board and method of manufacturing the same
JP2013016558A (ja) * 2011-06-30 2013-01-24 Tokuyama Corp 配線基板のめっき方法、めっき配線基板の製造方法、及び銀エッチング液

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218618A (ja) * 1992-01-30 1993-08-27 Cmk Corp プリント配線板の製造方法
US5744285A (en) * 1996-07-18 1998-04-28 E. I. Du Pont De Nemours And Company Composition and process for filling vias
JP2000244126A (ja) 1999-02-23 2000-09-08 Hitachi Chem Co Ltd 多層プリント配線板とその製造方法
JP3705573B2 (ja) 2000-04-26 2005-10-12 松下電器産業株式会社 配線基板の製造方法
JP4529978B2 (ja) * 2005-07-15 2010-08-25 パナソニック株式会社 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法
JP5471268B2 (ja) * 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
JP5413110B2 (ja) * 2009-10-02 2014-02-12 日本電気株式会社 導電性領域を有する絶縁層、及び電子部品、並びにこれらの製造方法
JP5644945B2 (ja) * 2011-06-29 2014-12-24 株式会社村田製作所 多層セラミック基板およびその製造方法
JP2013191658A (ja) * 2012-03-13 2013-09-26 Micronics Japan Co Ltd 配線基板及びその製造方法
TW201352095A (zh) * 2012-06-11 2013-12-16 Unimicron Technology Corp 線路板及其製作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133694A (ja) * 1984-12-03 1986-06-20 古河電気工業株式会社 導電回路形成方法
TWI372009B (en) * 2004-12-27 2012-09-01 Nippon Cmk Kk Multilayer printed wiring board and method of manufacturing the same
JP2006196246A (ja) * 2005-01-12 2006-07-27 Sumitomo Electric Ind Ltd 導電性ペースト及びそれを用いた配線回路基板
JP2010108917A (ja) * 2008-09-30 2010-05-13 Mitsuboshi Belting Ltd スルーホール充填用銅導体ペースト、銅導体スルーホール充填基板の製造方法、銅導体スルーホール充填基板、回路基板、電子部品、半導体パッケージ
JP2010225707A (ja) * 2009-03-23 2010-10-07 Panasonic Corp セラミック多層基板及びその製造方法
JP2013016558A (ja) * 2011-06-30 2013-01-24 Tokuyama Corp 配線基板のめっき方法、めっき配線基板の製造方法、及び銀エッチング液

Also Published As

Publication number Publication date
JP2016025329A (ja) 2016-02-08
KR20170039102A (ko) 2017-04-10
KR102371134B1 (ko) 2022-03-04
TW201616927A (zh) 2016-05-01
CN106538076B (zh) 2019-05-17
CN106538076A (zh) 2017-03-22
JP6406598B2 (ja) 2018-10-17
WO2016013473A1 (ja) 2016-01-28

Similar Documents

Publication Publication Date Title
TWI656811B (zh) Printed wiring board and method of manufacturing same
CN1812696A (zh) 制造印刷电路板的方法
US20150382445A1 (en) Double-sided flexible printed circuit board including plating layer and method of manufacturing the same
CN205177809U (zh) 具有屏蔽层的模块
WO2016208006A1 (ja) 立体配線基板の製造方法、立体配線基板、立体配線基板用基材
CN102215640B (zh) 电路板制作方法
JP2014053604A (ja) プリント回路基板
KR101088792B1 (ko) 인쇄회로기판 및 그 제조방법
CN103871996A (zh) 封装结构及其制作方法
CN1240261C (zh) 多层布线电路基板的制造方法
TW201010557A (en) Method for fabricating a build-up printing circuit board of high fine density and its structure
KR20090042556A (ko) 인쇄회로기판 및 그 제조방법
JP5958558B2 (ja) 樹脂多層基板
JP2012074487A (ja) 半導体パッケージの製造方法
JP2004071946A (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
KR101926565B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101189337B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5516069B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101376750B1 (ko) 연성 인쇄회로기판 및 그 제조방법
KR101231522B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2008160150A (ja) 基板の製造方法
JP4142934B2 (ja) 配線基板の製造方法
JP2018011013A (ja) セミアディティブ法によりプリント回路基板を作成する方法
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2005276981A (ja) 回路部品内蔵モジュールの製造方法