JP5516069B2 - 部品内蔵配線板、部品内蔵配線板の製造方法 - Google Patents
部品内蔵配線板、部品内蔵配線板の製造方法 Download PDFInfo
- Publication number
- JP5516069B2 JP5516069B2 JP2010119329A JP2010119329A JP5516069B2 JP 5516069 B2 JP5516069 B2 JP 5516069B2 JP 2010119329 A JP2010119329 A JP 2010119329A JP 2010119329 A JP2010119329 A JP 2010119329A JP 5516069 B2 JP5516069 B2 JP 5516069B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- land
- insulating layer
- wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
Claims (11)
- 第1の絶縁層と、
前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、
前記第2の絶縁層に埋設された、端子パッドを有する半導体素子と、
前記第1の絶縁層と前記第2の絶縁層とに接触して挟設された、銀粒子または金粒子の凝集により孔質膜化した銀皮膜または金皮膜で被覆されている部品接続用のランドを含みかつ該ランドの表層を除いては銀皮膜、金皮膜で被覆されていない第1の配線パターンと、
前記半導体素子の前記端子パッドと前記第1の配線パターンの前記ランドとを電気的に導通させる接続部材と、
前記接続部材をその内部に封止するように設けられた樹脂と、
前記第1の絶縁層の前記第1の配線パターンが設けられた側の面とは反対の側の面上に設けられた第2の配線パターンと、
前記第1の絶縁層を貫通して前記第1の配線パターンと前記第2の配線パターンとを電気的に導通させる層間接続体と
を具備することを特徴とする部品内蔵配線板。 - 前記半導体素子が、前記第1の配線パターンの前記ランド上にフリップ接続されており、
前記接続部材が、前記半導体素子の前記端子パッドと前記第1の配線パターンの前記ランドとの間に挟設された、該端子パッドと該ランドとを電気的、機械的に接続する導電性バンプであり、
前記樹脂が、前記半導体素子と前記第1の絶縁層および前記第1の配線パターンとの間に設けられたアンダーフィル樹脂であること
を特徴とする請求項1記載の部品内蔵配線板。 - 前記半導体素子が、前記第1の絶縁層上に、前記端子パッドを有する側が前記第1の絶縁層とは反対の側に向けられるように設けられており、
前記接続部材が、前記半導体素子の前記端子パッドと前記第1の配線パターンの前記ランドとの間を電気的につなげるように設けられたボンディングワイヤであり、
前記樹脂が、前記半導体素子および前記ボンディングワイヤを封止していること
を特徴とする請求項1記載の部品内蔵配線板。 - 前記第1の配線パターンが、前記ランド上を少なくとも除いて前記第2の絶縁層側の表面が粗化されていることを特徴とする請求項2記載の部品内蔵配線板。
- 前記第1の配線パターンが、前記ランド上を少なくとも除いて前記第2の絶縁層側の表面が粗化されていることを特徴とする請求項3記載の部品内蔵配線板。
- 前記第1の配線パターンが、前記樹脂に接する表面において粗化されていることを特徴とする請求項4記載の部品内蔵配線板。
- 前記第1の配線パターンが、前記樹脂に接する表面において粗化されていることを特徴とする請求項5記載の部品内蔵配線板。
- 前記第1の配線パターンが、前記樹脂に接する表面においては粗化されていないことを特徴とする請求項4記載の部品内蔵配線板。
- 前記第1の配線パターンが、前記樹脂に接する表面においては粗化されていないことを特徴とする請求項5記載の部品内蔵配線板。
- 第1の面と第2の面とを有する第1の絶縁板と、前記第1の面上に積層された第1の金属箔と、前記第2の面上に積層された第2の金属箔と、前記第1の絶縁板を貫通して前記第1の金属箔と前記第2の金属箔とを電気的に導通させる層間接続体とを有する積層体を形成する工程と、
前記積層体の前記第2の金属箔をパターニングし、部品接続用のランドの領域を含む第1の配線パターンを形成する工程と、
前記ランドの領域上に、インクジェット方式にて、分散媒中に銀ナノ粒子または金ナノ粒子が分散されたペーストを付着させる工程と、
前記ランドの領域上に付着された前記ペーストを焼成して前記ランドの表層として、前記銀ナノ粒子または金ナノ粒子の凝集により孔質膜化した銀被覆または金被覆の層を形成する工程と、
前記銀被覆または金被覆がされた前記ランドを用いて、前記第1の絶縁板の前記第2の面上に半導体素子を導電部材で電気的に接続する工程と、
前記導電部材を樹脂で封止する工程と、
前記第1の絶縁板とは異なる第2の絶縁板上に積層された、第3の金属箔をパターニングし、第2の配線パターンを形成する工程と、
前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の面上に積層する工程と、
前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記半導体素子を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程と
を具備することを特徴とする部品内蔵配線板の製造方法。 - 前記ランドの表層として前記銀被覆または金被覆の層を形成する前記工程よりあとであって、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する前記工程より前に、前記第1の配線パターン上を表面粗化する工程をさらに具備することを特徴とする請求項10記載の部品内蔵配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010119329A JP5516069B2 (ja) | 2010-05-25 | 2010-05-25 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010119329A JP5516069B2 (ja) | 2010-05-25 | 2010-05-25 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011249456A JP2011249456A (ja) | 2011-12-08 |
JP5516069B2 true JP5516069B2 (ja) | 2014-06-11 |
Family
ID=45414385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010119329A Expired - Fee Related JP5516069B2 (ja) | 2010-05-25 | 2010-05-25 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5516069B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102833947A (zh) * | 2012-08-14 | 2012-12-19 | 惠州Tcl移动通信有限公司 | 一种移动通信终端、嵌入式pcb板结构及其加工方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085804A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | プリント配線板およびその製造方法 |
JP2005191156A (ja) * | 2003-12-25 | 2005-07-14 | Mitsubishi Electric Corp | 電気部品内蔵配線板およびその製造方法 |
JP4207860B2 (ja) * | 2004-07-14 | 2009-01-14 | セイコーエプソン株式会社 | 層形成方法、配線基板、電気光学装置、および電子機器 |
JP2009252942A (ja) * | 2008-04-04 | 2009-10-29 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
-
2010
- 2010-05-25 JP JP2010119329A patent/JP5516069B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011249456A (ja) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7943001B2 (en) | Process for producing multilayer board | |
JP2006294650A (ja) | 電子部品の実装方法 | |
US20090294160A1 (en) | Method of making printed wiring board and electrically-conductive binder | |
JP4597631B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5163806B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
JPWO2007069427A1 (ja) | 電子部品内蔵モジュールとその製造方法 | |
JP5397012B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP4598140B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5516069B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5176500B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2008244191A (ja) | 部品内蔵基板の製造方法 | |
JP5590097B2 (ja) | 部品内蔵配線板 | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5671857B2 (ja) | 埋め込み部品具有配線板の製造方法 | |
JP5766387B2 (ja) | 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板 | |
JP2014195124A (ja) | 部品内蔵配線板の製造方法 | |
JP5323395B2 (ja) | 電子モジュール、電子モジュールの製造方法 | |
JP2010258277A (ja) | 部品内蔵配線板 | |
JP2010062339A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2007242872A (ja) | 多層プリント配線板およびその製造方法 | |
JP2010267845A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2009147066A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5066226B2 (ja) | 多層プリント配線板およびその製造方法 | |
JPH11135173A (ja) | 厚さ方向導電シート及びその製造方法 | |
JP2011018782A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5516069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |