JP5516069B2 - 部品内蔵配線板、部品内蔵配線板の製造方法 - Google Patents

部品内蔵配線板、部品内蔵配線板の製造方法 Download PDF

Info

Publication number
JP5516069B2
JP5516069B2 JP2010119329A JP2010119329A JP5516069B2 JP 5516069 B2 JP5516069 B2 JP 5516069B2 JP 2010119329 A JP2010119329 A JP 2010119329A JP 2010119329 A JP2010119329 A JP 2010119329A JP 5516069 B2 JP5516069 B2 JP 5516069B2
Authority
JP
Japan
Prior art keywords
wiring pattern
land
insulating layer
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010119329A
Other languages
English (en)
Other versions
JP2011249456A (ja
Inventor
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2010119329A priority Critical patent/JP5516069B2/ja
Publication of JP2011249456A publication Critical patent/JP2011249456A/ja
Application granted granted Critical
Publication of JP5516069B2 publication Critical patent/JP5516069B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、絶縁板中に部品が埋設された部品内蔵配線板およびその製造方法に係り、特に、半導体素子などの電子部品が埋設された部品内蔵配線板およびその製造方法に関する。
半導体チップが埋設された部品内蔵配線板の例として、下記特開2003−197849号公報に記載のものがある。半導体チップ(ベアチップ)を埋設するには、この開示にあるようにフリップ接続を用いることができる。
フリップ接続は、例えば、半導体チップ上に形成された端子パッド上にさらにAuバンプを形成し、これを接着剤(アンダーフィル樹脂)を介して配線板上に形成された配線パターンに圧接することでなすことができる。ここで考慮点は、Auバンプと配線パターンとの低抵抗接続およびその接続信頼性の確保である。このため配線パターン表面には高い洗浄度が求められ、よく行われる方法として、配線パターンの表層にもAuめっき層(比較的薄い)を形成しておく。
または、フリップ接続は、表層にAuめっき層(上記のものより厚い)の形成された配線パターン上に、Auバンプの形設された端子パッドを有する半導体チップを当接させ、さらに熱および超音波を加えてAu−Auの金属接合部位を形成するようにして行う方法もある。金属接合部位を形成することで機械的に堅牢な接続が可能である。
いずれの場合も、一般に、配線板の主面上に半導体チップをフリップ接続する場合には、あらかじめ配線パターンのうち接続に供する部位のみを残してはんだレジストのような保護層を形成し、そのあと、接続に供する部位にAuめっき層を形成している。これにより、安価とは言えないAuめっきを最小限の面積に留めて施すことができる。
半導体チップを配線板中に埋設する場合であって、これをフリップ接続する場合には、上記のような主面上への半導体チップのフリップ接続とはいくつか事情が異なってくる。まず、はんだレジストが内層の絶縁層の一部になってしまうことの影響である。一般的に、はんだレジストと配線板で使用される絶縁板材料との密着性は、絶縁板材料同士のそれほどには強くない。そこで、内層としてのはんだレジストを省略した構成を採用すると、Auめっきを広い面積で施すことになってしまい製造コストに影響する。Auめっき層と絶縁板材料との接着性も強いとは言えず、この点でも課題が残る。
特開2003−197849号公報
本発明は、上記した事情を考慮してなされたもので、絶縁板中に半導体素子が埋設された部品内蔵配線板およびその製造方法において、半導体素子接続の信頼性および配線板としての機能性を保全した上で、低コストで製造が可能な部品内蔵配線板およびその製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の一態様である部品内蔵配線板は、第1の絶縁層と、前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、前記第2の絶縁層に埋設された、端子パッドを有する半導体素子と、前記第1の絶縁層と前記第2の絶縁層とに接触して挟設された、銀粒子または金粒子凝集により孔質膜化した銀皮膜または金皮膜被覆されている部品接続用のランドを含みかつ該ランドの表層を除いては銀皮膜、金皮膜で被覆されていない第1の配線パターンと、前記半導体素子の前記端子パッドと前記第1の配線パターンの前記ランドとを電気的に導通させる接続部材と、前記接続部材をその内部に封止するように設けられた樹脂と、前記第1の絶縁層の前記第1の配線パターンが設けられた側の面とは反対の側の面上に設けられた第2の配線パターンと、前記第1の絶縁層を貫通して前記第1の配線パターンと前記第2の配線パターンとを電気的に導通させる層間接続体とを具備することを特徴とする。
すなわち、半導体素子をその端子パッドおよび接続部材を介して配線板のランド上に信頼性高く接続するため、ランド表層には、銀粒子または金粒子が凝集して形成の銀皮膜または金皮膜が施され、かつ接続部材は樹脂により封止されている。銀皮膜または金皮膜は、ランド表層を除いては形成されていない。したがって、銀皮膜または金皮膜を広い面積に施す必要がなく低コストである。また、内層となるようなはんだレジストが設けられないので、絶縁層との密着性が問題となることもない。よって、半導体素子接続の信頼性および配線板としての機能性を保全した上で、低コストで製造が可能な部品内蔵配線板を提供できる。
また、本発明の別の態様である部品内蔵配線板の製造方法は、第1の面と第2の面とを有する第1の絶縁板と、前記第1の面上に積層された第1の金属箔と、前記第2の面上に積層された第2の金属箔と、前記第1の絶縁板を貫通して前記第1の金属箔と前記第2の金属箔とを電気的に導通させる層間接続体とを有する積層体を形成する工程と、前記積層体の前記第2の金属箔をパターニングし、部品接続用のランドの領域を含む第1の配線パターンを形成する工程と、前記ランドの領域上に、インクジェット方式にて、分散媒中に銀ナノ粒子または金ナノ粒子が分散されたペーストを付着させる工程と、前記ランドの領域上に付着された前記ペーストを焼成して前記ランドの表層として、前記銀ナノ粒子または金ナノ粒子凝集により孔質膜化した銀被覆または金被覆の層を形成する工程と、前記銀被覆または金被覆がされた前記ランドを用いて、前記第1の絶縁板の前記第2の面上に半導体素子を導電部材で電気的に接続する工程と、前記導電部材を樹脂で封止する工程と、前記第1の絶縁板とは異なる第2の絶縁板上に積層された、第3の金属箔をパターニングし、第2の配線パターンを形成する工程と、前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の面上に積層する工程と、前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記半導体素子を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程とを具備することを特徴とする。
この製造方法は、上記の部品内蔵配線板を製造するためのひとつの方法である。この方法では、半導体素子をその端子パッドおよび接続部材を介して配線板のランド上に信頼性高く接続するため、ランドの表層としてあらかじめ前記銀ナノ粒子または金ナノ粒子が凝集して形成の銀被覆または金被覆の層を形成する。この被覆の層は、ランド表層として以外には形成されず、したがって、広い面積に施す必要がなく低コストである。また、内層となるようなはんだレジストが設けるに及ばず、絶縁層との密着性が問題となることもない。よって、半導体素子接続の信頼性および配線板としての機能性を保全した上で、低コストで製造が可能な部品内蔵配線板を提供できる。
本発明によれば、絶縁板中に半導体素子が埋設された部品内蔵配線板およびその製造方法において、半導体素子接続の信頼性および配線板としての機能性を保全した上で、低コストで製造が可能な部品内蔵配線板およびその製造方法を提供することができる。
本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 図1に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 図2の続図であって、図1に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 図1に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。 図1に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。 本発明の別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 本発明のさらに別の(第4の)実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。
本発明の実施態様として、前記半導体素子が、前記第1の配線パターンの前記ランド上にフリップ接続されており、前記接続部材が、前記半導体素子の前記端子パッドと前記第1の配線パターンの前記ランドとの間に挟設された、該端子パッドと該ランドとを電気的、機械的に接続する導電性バンプであり、前記樹脂が、前記半導体素子と前記第1の絶縁層および前記第1の配線パターンとの間に設けられたアンダーフィル樹脂である、とすることができる。この態様は、半導体素子がフリップ接続により埋設、実装された部品内蔵配線板の構成例である。
また、実施態様として、前記半導体素子が、前記第1の絶縁層上に、前記端子パッドを有する側が前記第1の絶縁層とは反対の側に向けられるように設けられており、前記接続部材が、前記半導体素子の前記端子パッドと前記第1の配線パターンの前記ランドとの間を電気的につなげるように設けられたボンディングワイヤであり、前記樹脂が、前記半導体素子および前記ボンディングワイヤを封止している、とすることができる。この態様は、半導体素子がボンディングワイヤによる電気的接続を有して内蔵された配線板の構成例である。フリップ接続に比較すると、ボンディングワイヤによる接続は設備面で安価な製造が可能である。
ここで、上記実施態様両者で、前記第1の配線パターンが、前記ランド上を少なくとも除いて前記第2の絶縁層側の表面が粗化されている、とすることができる。このような表面の粗化により、第1の配線パターンと第2の絶縁層との密着性、接着性がより増し、構造的な信頼性の向上を図ることができる。
ここで、前記第1の配線パターンが、前記樹脂に接する表面において粗化されている、とすることができる。このような第1の配線パターンの表面粗化により、樹脂との密着性も向上し好ましい。または、前記第1の配線パターンが、前記樹脂に接する表面においては粗化されていない、とすることもできる。これは、製造途上において、半導体素子および樹脂を設けた後に第1の配線パターンの表面を粗化した場合に得られる態様である。この場合、粗化の処理が、第1の配線パターンと第2の絶縁層との積層直前になされ得るので、積層時において粗化状態が保持されやすく好ましい。
また、製造方法の実施態様として、前記ランドの表層として前記銀被覆または金被覆の層を形成する前記工程よりあとであって、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する前記工程より前に、前記第1の配線パターン上を表面粗化する工程をさらに具備する、とすることができる。このような表面の粗化により、第1の配線パターンと第4の絶縁板との密着性、接着性がより増し、構造的な信頼性の向上を図ることができる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図1に示すように、この部品内蔵配線板は、絶縁層11(第1の絶縁層)、同12、同13、同14、同15(12、13、14、15で第2の絶縁層)、配線層21(第2の配線パターン)、同22(第1の配線パターン)、同23、同24、同25(もうひとつの第2の配線パターン)、同26(=合計6層)、層間接続体31、同32、同34、同35、スルーホール導電体33、半導体素子41、導電性バンプ42(接続部材)、アンダーフィル樹脂51(樹脂)を有する。
半導体素子41は、フリップ接続により導電性バンプ42を介して内層の配線層22に電気的、機械的に接続されている。この接続のため、半導体素子41が有する端子パッド(不図示)上にあらかじめ導電性バンプ42が形設され、この導電性バンプ42に位置を合わせて配線層22には、部品接続用のランドがパターン形成されている。導電性バンプ42は、材質として例えば金(Au)であり、あらかじめ端子パッド上にスタッド状に形成されたものである。半導体素子41と配線層22および絶縁層11との間には、フリップ接続部分の機械的および化学的な保護のためアンダーフィル樹脂51が満たされている。
そして、配線層22の上記ランドは、その表層が銀皮膜22bになっている。銀皮膜22bは、銀のナノ粒子(例えば10nm程度の径)が凝集して形成された薄膜(厚さ例えば1μmから2μm)である。その形成方法として、例えば、銀ナノ粒子が分散媒中に分散されたペーストをインクジェット方式で配線層22のランド領域に上に付着させその後これを焼成させて形成することができる(詳細を後述する)。銀皮膜22bは、ランド上を除いては形成されていない。したがって、銀皮膜を広い面積に形成しないので低コストである。半導体素子41の端子パッド上に形成された導電性バンプ42と配線層22上の銀皮膜22bとは、Au−Agの接続になり、低抵抗でかつ接続の信頼性が向上している。
配線層22の絶縁層12に接触する表面は、表面粗さが適度に大きくなるように処理がされた粗化表面22aになっている。これは、配線層22と絶縁層12との接着性を改善するための構成である。粗化表面22aは、さらに、配線層22と層間接続体32との電気的接続の信頼性の向上にも貢献している。
部品内蔵配線板としてのほかの構造について述べると、配線層21、26は、配線板としての両主面上の配線層であり、その上に各種の部品(不図示)が実装され得る。実装ではんだ(不図示)が載るべき配線層21、26のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト61、62が形成されている(厚さはそれぞれ例えば20μm程度)。ランド部分の表層には、耐腐食性の高いNi/Auのめっき層(不図示)を形成するようにしてもよい。
また、配線層22、23、24、25は、それぞれ、内層の配線層であり、順に、配線層21と配線層22の間に絶縁層11が、配線層22と配線層23の間に絶縁層12が、配線層23と配線層24との間に絶縁層13が、配線層24と配線層25との間に絶縁層14が、配線層25と配線層26との間に絶縁層15が、それぞれ位置しこれらの配線層21〜26を隔てている。各配線層21〜26は、例えばそれぞれ厚さ18μmの金属(銅)箔からなっている。
各絶縁層11〜15は、絶縁層13を除き例えばそれぞれ厚さ100μm、絶縁層13のみ例えば厚さ300μmで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層13は、内蔵された半導体素子41に相当する位置部分が開口部となっており、半導体素子41を内蔵するための空間を提供する。絶縁層12、14は、内蔵された半導体素子41のための絶縁層13の上記開口部および絶縁層13のスルーホール導電体33内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。
配線層21と配線層22とは、それらのパターンの面の間に挟設されかつ絶縁層11を貫通する層間接続体31により導通し得る。同様に、配線層22と配線層23とは、それらのパターンの面の間に挟設されかつ絶縁層12を貫通する層間接続体32により導通し得る。配線層23と配線層24とは、絶縁層13を貫通して設けられたスルーホール導電体33により導通し得る。配線層24と配線層25とは、それらのパターンの面の間に挟設されかつ絶縁層14を貫通する層間絶縁体34により導通し得る。配線層25と配線層26とは、それらのパターンの面の間に挟設されかつ絶縁層15を貫通する層間接続体35により導通し得る。
層間接続体31、32、34、35は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向(図1の図示で上下の積層方向)に径が変化している。その直径は、太い側で例えば200μmである。
この実施形態に係る部品内蔵配線板は、半導体素子41をその端子パッドおよび導電性バンプ42を介して配線層22のランド上に信頼性高く接続するため、ランド表層には銀皮膜22bが形成され、かつ導電性バンプ42はアンダーフィル樹脂51により封止されている。銀皮膜22bは、ランド上を除いては形成されていない。したがって、銀皮膜を広い面積に形成しないので低コストである。また、内層となるようなはんだレジストが設けられていないので、絶縁層12との密着性、接着性が問題となることもない。よって、半導体素子41の接続の信頼性および配線板としての機能性を保全した上で、低コストで製造が可能である。
次に、図1に示した部品内蔵配線板の製造工程を図2Aないし図4を参照して説明する。図2Aないし図4は、それぞれ、図1に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。
図2Aおよび図2Bから説明する。図2Aおよび図2Bは、図1中に示した各構成のうち絶縁層11を中心とした部分の製造工程を示している。まず、図2A(a)に示すように、厚さ例えば18μmの金属箔(電解銅箔)22A上に例えばスクリーン印刷により、層間接続体31となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば200μm、高さ例えば160μm)に形成する。
導電性組成物の導電性バンプをスクリーン印刷で形成することにより、ごく小さな領域内に収まる導電性バンプを生産性よく効率的に形成することができる。このような小さな領域に収まる導電性バンプは、配線板としてのパターンの高密度化に向いている。ここでの導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔22Aの下面に印刷しているが上面でもよい。層間接続体31の印刷後これを乾燥させて硬化させる。
次に、図2A(b)に示すように、金属箔22A上に厚さ例えば公称100μmのFR−4のプリプレグ11Aを積層して層間接続体31を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体31の形状は、積層方向に一致する軸を有しその軸方向に径が変化する形状である。)。続いて、図2A(c)に示すように、プリプレグ11A上に金属箔(電解銅箔)21Aを積層配置して加圧、加熱し全体を一体化する。このとき、金属箔21Aは層間接続体31と電気的導通状態となり、プリプレグ11Aは完全に硬化して絶縁層11になる。
次に、図2A(d)に示すように、片側の金属箔22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これを、部品接続用のランドの領域を含む配線層22に加工する。続いて、図2A(e)に示すように、配線層22が含むランドの領域上に銀皮膜22bを形成する。銀皮膜22bは、より具体的には、以下のように形成することができる。
まず、銀皮膜22bを形成するための素材として、銀(Ag)のナノ粒子が分散媒中に分散されたペーストを用意し、このペーストをインクジェット方式で配線層22が含むランドの領域上に印刷する。このようなペーストの例として、ハリマ化成株式会社が供給するNPS−JLの品番、またはNPS−Jの品番の「ナノペースト」を使用することができる。同社カタログによれば、NPS−JLは、銀の粒子径が5〜12nm、焼成温度が120〜150℃であり、NPS−Jは、銀の粒子径が8〜15nm、焼成温度が220℃である。インクジェット方式の印刷によれば、付着領域の設定のためあらかじめレジストパターンを形成するなどの必要がなく、効率的な工程になる。
上記ペーストを配線層が含むランドの領域上に印刷後、これを上記焼成温度で焼成する。焼成により、分散媒は揮発し銀ナノ粒子は凝集して、微細な孔質の銀皮膜22bの層がランドの領域上に形成される。その焼成後の厚みが例えば1μm〜2μm程度になるように量を調節して、上記ペーストを配線層22が含むランドの領域上にインクジェット方式で付着させておく。ペーストの焼成温度は絶縁層11の耐熱性の範囲である。
なお、上記の銀ナノ粒子を有するペースト(NPS−JL、NPS−J)に代えて、同社が供給する、金(Au)のナノ粒子が分散媒中に分散されたペースト(品番NPG−J)を使用することもできる。同社カタログによれば、NPG−Jは、金の粒子径が5〜12nm、焼成温度が250℃である。これを使用した場合は、銀皮膜22bに相当して代わりに金皮膜が形成され、より高い導電性バンプ42との接続信頼性の向上効果が得られる。以下では、銀皮膜22bを形成したものとして説明を続ける。
銀皮膜22bを形成したら、次に、図2B(f)に示すように、銀皮膜22bの形成された配線層22上に、導電性バンプ42を介して半導体素子41をフリップ接続する。より具体的には、例えば、まず、導電性バンプ42を伴った半導体素子41を、配線層22のランド(銀皮膜22b)に位置合わせし、導電性バンプ42と銀皮膜22bとを当接させてその状態で熱および超音波を加え、当接部位にAu−Agの金属接合部位を形成する。金属接合部位を形成することで機械的に堅牢な接続ができる。続いて、アンダーフィル樹脂51とすべき液状の樹脂を半導体素子41と絶縁層11との間に例えばディスペンサを用いて注入し、その後加熱して液状樹脂を硬化させアンダーフィル樹脂51を形成する。
配線層22上に半導体素子41をフリップ接続したら、次に、図2B(g)に示すように、この時点で露出している配線層22の表面を粗化処理して粗化表面22aにする。これには、具体的に、例えば、黒化還元処理やマイクロエッチング処理を採用することができる。マイクロエッチング処理としては、例えば、CZ処理(メック社商品名)やボンドフィルム処理(アトテック社商品名)がある。この粗化処理は、配線層22とこの上に積層される絶縁層12(図1参照)との密着性、接着性を向上するため行われる。
以上により、導電性バンプ42を介して半導体素子41が配線層22のランド(銀皮膜22b)上に接続され、かつ半導体素子41と配線層22および絶縁層11との間にアンダーフィル樹脂51が満たされた状態の積層部材1が得られる。この積層部材1を用いる、全体の積層工程については図4で後述する。この積層部材1は、配線層22の粗化処理のあと、すぐに、全体の積層工程に供せられ得る。よって、全体積層工程における粗化状態の保持の点で好ましい。
なお、積層部材1には、変形例として、以下のような構成のものも採用可能である。以下のような構成では、層間接続体31の形態が上記説明のものと異なることになる。すなわち、例えば、層間接続体31として、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、またはめっきにより形成された導体バンプ(例えば、絶縁層11に形成した穴内に成長させためっき体や、金属箔22A上に穴パターンのマスクを形成しその穴内に成長させためっき体)などを由来とするものなどとしてもよい。このような層間接続体を有する積層部材およびその製造工程自体は公知である。
次に、図3を参照して説明する。図3は、図1中に示した各構成のうち絶縁層13および同12を中心とした部分の製造工程を示している。まず、図3(a)に示すように、両面に例えば厚さ18μmの金属箔(電解銅箔)23A、24Aが積層された例えば厚さ300μmのFR−4の絶縁層13を用意し、その所定位置にスルーホール導電体を形成するための貫通孔72をあけ、かつ内蔵する半導体素子41に相当する部分に開口部71を形成する。
次に、無電解めっきおよび電解めっきを行い、図3(b)に示すように、貫通孔72の内壁にスルーホール導電体33を形成する。このとき開口部71の内壁にも導電体が形成される。さらに、図3(c)に示すように、金属箔23A、24Aを周知のフォトリソグラフィを利用して所定にパターニングして配線層23、24を形成する。配線層23、24のパターニング形成により、開口部71の内壁に形成された導電体も除去される。
次に、図3(d)に示すように、配線層23上の所定の位置に層間接続体32となる導電性バンプ(底面径例えば200μm、高さ例えば160μm)をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図3(e)に示すように、絶縁層12とすべきFR−4のプリプレグ12A(公称厚さ例えば100μm)を配線層23側にプレス機を用い積層する。プリプレグ12Aには、絶縁層13と同様の、内蔵する半導体素子41に相当する部分の開口部をあらかじめ設けておく。
この積層工程では、層間接続体32の頭部をプリプレグ12Aに貫通させる。なお、図3(e)における層間接続体32の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。この工程により、配線層23はプリプレグ12A側に沈み込んで位置する。以上により得られた積層部材を積層部材2とする。
なお、以上の図3に示した工程は、以下のような手順とすることも可能である。図3(a)の段階では、貫通孔72のみ形成し内蔵部品用の開口部71を形成せずに続く図3(b)から図3(d)までの工程を行う。次に、図3(e)に相当する工程として、プリプレグ12A(開口のないもの)の積層を行う。そして、絶縁層13およびプリプレグ12Aに部品内蔵用の開口部を同時に形成する、という工程である。
次に、図4を参照して説明する。図4は、上記で得られた積層部材1、2などを積層する配置関係を示す図である。
図4において、図示上側の積層部材3は、下側の積層部材1と同様な工程を適用し、かつそのあと層間接続体34およびプリプレグ14Aを図示中間の積層部材2における層間接続体32およびプリプレグ12Aと同様にして形成し得られたものである。ただし、部品(半導体素子41)およびこれを接続するための部位(ランド)のない構成であり、さらにプリプレグ14Aには半導体素子41用の開口部も設けない。そのほかは、金属箔(電解銅箔)26A、絶縁層15、層間接続体35、配線層25、プリプレグ14A、層間接続体34とも、それぞれ積層部材1の金属箔21A、絶縁層11、層間接続体31、配線層22、積層部材2のプリプレグ12A、層間接続体32と同じである。
図4に示すような配置で各積層部材1、2、3を積層配置してプレス機で加圧、加熱する。これにより、プリプレグ12A、14Aが完全に硬化し全体が積層、一体化する。このとき、加熱により得られるプリプレグ12A、14Aの流動性により、半導体素子41の周りの空間およびスルーホール導電体33内部の空間にはプリプレグ12A、14Aが変形進入し空隙は発生しない。また、配線層22、24は、層間接続体32、34にそれぞれ電気的に接続される。この積層工程では、配線層22の表面に粗化表面22aが設けられていることにより、絶縁層12と配線層22の密着性、接着性が向上し、また層間接続体32と配線層22との電気的接続の信頼性が向上している。
図4に示す積層工程の後、上下両面の金属箔26A、21Aを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト61、62の層を形成することにより、図1に示したような部品内蔵配線板を得ることができる。図4に示す積層工程において、絶縁層11は第1の絶縁板に、プリプレグ12Aおよび絶縁層13は第4の絶縁板に、プリプレグ14Aは第3の絶縁板に、絶縁層15は第2の絶縁板に、それぞれ相当する。
変形例として、中間の絶縁層13に設けられたスルーホール導電体33については、層間接続体31や同32と同様なものとする構成も当然ながらあり得る。また、外側の配線層26は、最後の積層工程のあとにパターニングして得る以外に、積層部材3の段階で(例えば図2A(d)に相当する段階で)形成するようにしてもよい。
次に、本発明の別の実施形態について図5を参照して説明する。図5は、別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図5において、すでに説明した図中に登場の構成要素と同一または同一相当のものには同一符号を付してある。その説明は、加えて説明するべき事項がない限り省略する。
この実施形態は、配線層22上に形成される粗化表面22aがアンダーフィル樹脂51に接して埋もれた部位上を含めて形成されている。このような配線パターン22表面の粗化により、配線パターン22とアンダーフィル樹脂51との密着性、接着性も向上し好ましい。そのほかの構成については図1に示した部品内蔵配線板と同様である。
この実施形態の部品内蔵配線板を製造するには、次のようにすればよい。すなわち、図2A(e)の状態が得られたらこれに続いて配線層22の粗化処理を行い粗化表面22aを形成する。この粗化処理では、すでに銀皮膜22bが形成された表面は粗化されない。そして、そのあとに、配線層22のランド(銀皮膜22b)上に、導電性バンプ42を介して半導体素子41をフリップ接続する。そのほかの工程については、図2Aないし図4において説明した要領で行えばよい。
次に、本発明のさらに別の実施形態について図6を参照して説明する。図6は、さらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図6において、すでに説明した図中に登場の構成要素と同一または同一相当のものには同一符号を付してある。その説明は、加えて説明するべき事項がない限り省略する。
この実施形態は、内蔵される半導体素子41が、配線層22にフリップ接続されるのではなく、接続部材であるボンディングワイヤ43を介して、配線層22上に形成された銀皮膜22bと電気的に導通されている。そして、ボンディングワイヤ43を含めて半導体素子41の全体が配線板の絶縁材料とは異なる樹脂52で封止された構造になっている。フリップ接続に比較すると、ボンディングワイヤ43による接続は設備面で安価な製造が可能である。そのほかの構成については図1に示した部品内蔵配線板と同様である。
この実施形態の部品内蔵配線板を製造するには、次のようにすればよい。すなわち、まず図2A(e)の状態を得るまでは要領として同じである。ただし、配線層22によるパターンおよび銀皮膜22bの形成領域については、ボンディングワイヤ43が接続されることに対応したパターンおよび領域とする。
そして、図2B(f)に示した工程に代えて、半導体素子41をその機能面が上向きとなるように絶縁層11上に載置、固定し、続いて、半導体素子41上の端子パッドと配線層22のランド(銀皮膜22b)との間を例えば金のボンディングワイヤ43を用いてボンディング接続する。さらにそのあと、ボンディングワイヤ43および半導体素子41の全体を封止するように樹脂52を形成する。この樹脂52は、例えば、周知のポッティング樹脂またはトランスファーモールド樹脂とすることができる。図2B(g)の工程およびそのほかの工程については、図2Aないし図4において説明した要領で行えばよい。
次に、本発明のさらに別の実施形態について図7を参照して説明する。図7は、さらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図7において、すでに説明した図中に登場の構成要素と同一または同一相当のものには同一符号を付してある。その説明は、加えて説明するべき事項がない限り省略する。
この実施形態は、図6に示した実施形態と異なり、配線層22上に形成される粗化表面22aが樹脂52に接して埋もれた部位上を含めて形成されている。このような配線パターン22表面の粗化により、配線パターン22と樹脂52との密着性、接着性も向上し好ましい。そのほかの構成については図6に示した部品内蔵配線板と同様である。
この実施形態の部品内蔵配線板を製造するには、図6に示した部品内蔵配線板での製造工程を以下のように改変すればよい。すなわち、半導体素子41の絶縁層11上への載置、固定、ボンディングワイヤ43による接続、樹脂52の形成の一連の工程に先立って、まず、配線層22に粗化処理を施し粗化表面22aを形成する。または、粗化処理を、半導体素子41の絶縁層11上への載置、固定のあと、または、さらにボンディングワイヤ43による接続を行ったあとに行う。これらの場合の粗化処理では、すでに銀皮膜22bが形成された表面は粗化されない。要は、粗化処理のあとに樹脂52を形成することで、粗化表面22aは、樹脂52に接して埋もれた部位上を含めて形成されていることになる。そのほかの工程については、図2Aないし図4において説明した要領で行えばよい。
1…積層部材、2…積層部材、3…積層部材、11…絶縁層、11A…プリプレグ、12…絶縁層、12A…プリプレグ、13…絶縁層、14…絶縁層、14A…プリプレグ、15…絶縁層、21…配線層(第2の配線パターン)、21A…金属箔(銅箔)、22…配線層(第1の配線パターン)、22a…粗化表面、22b…銀皮膜(銀ナノ粒子の凝集を由来とする)、22A…金属箔(銅箔)、23…配線層(配線パターン)、23A…金属箔(銅箔)、24…配線層(配線パターン)、24A…金属箔(銅箔)、25…配線層(もうひとつの第2の配線パターン)、26…配線層(配線パターン)、26A…金属箔(銅箔)、31,32,34,35…層間接続体(導電性組成物印刷による導電性バンプを由来とする)、33…スルーホール導電体、41…半導体素子、42…導電性バンプ(Auスタッドバンプ;接続部材)、43…ボンディングワイヤ(接続部材)、51…アンダーフィル樹脂、52…ポッティング樹脂またはトランスファーモールド樹脂、61,62…はんだレジスト、71…部品用開口部、72…貫通孔。

Claims (11)

  1. 第1の絶縁層と、
    前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、
    前記第2の絶縁層に埋設された、端子パッドを有する半導体素子と、
    前記第1の絶縁層と前記第2の絶縁層とに接触して挟設された、銀粒子または金粒子凝集により孔質膜化した銀皮膜または金皮膜被覆されている部品接続用のランドを含みかつ該ランドの表層を除いては銀皮膜、金皮膜で被覆されていない第1の配線パターンと、
    前記半導体素子の前記端子パッドと前記第1の配線パターンの前記ランドとを電気的に導通させる接続部材と、
    前記接続部材をその内部に封止するように設けられた樹脂と、
    前記第1の絶縁層の前記第1の配線パターンが設けられた側の面とは反対の側の面上に設けられた第2の配線パターンと、
    前記第1の絶縁層を貫通して前記第1の配線パターンと前記第2の配線パターンとを電気的に導通させる層間接続体と
    を具備することを特徴とする部品内蔵配線板。
  2. 前記半導体素子が、前記第1の配線パターンの前記ランド上にフリップ接続されており、
    前記接続部材が、前記半導体素子の前記端子パッドと前記第1の配線パターンの前記ランドとの間に挟設された、該端子パッドと該ランドとを電気的、機械的に接続する導電性バンプであり、
    前記樹脂が、前記半導体素子と前記第1の絶縁層および前記第1の配線パターンとの間に設けられたアンダーフィル樹脂であること
    を特徴とする請求項1記載の部品内蔵配線板。
  3. 前記半導体素子が、前記第1の絶縁層上に、前記端子パッドを有する側が前記第1の絶縁層とは反対の側に向けられるように設けられており、
    前記接続部材が、前記半導体素子の前記端子パッドと前記第1の配線パターンの前記ランドとの間を電気的につなげるように設けられたボンディングワイヤであり、
    前記樹脂が、前記半導体素子および前記ボンディングワイヤを封止していること
    を特徴とする請求項1記載の部品内蔵配線板。
  4. 前記第1の配線パターンが、前記ランド上を少なくとも除いて前記第2の絶縁層側の表面が粗化されていることを特徴とする請求項2記載の部品内蔵配線板。
  5. 前記第1の配線パターンが、前記ランド上を少なくとも除いて前記第2の絶縁層側の表面が粗化されていることを特徴とする請求項3記載の部品内蔵配線板。
  6. 前記第1の配線パターンが、前記樹脂に接する表面において粗化されていることを特徴とする請求項4記載の部品内蔵配線板。
  7. 前記第1の配線パターンが、前記樹脂に接する表面において粗化されていることを特徴とする請求項5記載の部品内蔵配線板。
  8. 前記第1の配線パターンが、前記樹脂に接する表面においては粗化されていないことを特徴とする請求項4記載の部品内蔵配線板。
  9. 前記第1の配線パターンが、前記樹脂に接する表面においては粗化されていないことを特徴とする請求項5記載の部品内蔵配線板。
  10. 第1の面と第2の面とを有する第1の絶縁板と、前記第1の面上に積層された第1の金属箔と、前記第2の面上に積層された第2の金属箔と、前記第1の絶縁板を貫通して前記第1の金属箔と前記第2の金属箔とを電気的に導通させる層間接続体とを有する積層体を形成する工程と、
    前記積層体の前記第2の金属箔をパターニングし、部品接続用のランドの領域を含む第1の配線パターンを形成する工程と、
    前記ランドの領域上に、インクジェット方式にて、分散媒中に銀ナノ粒子または金ナノ粒子が分散されたペーストを付着させる工程と、
    前記ランドの領域上に付着された前記ペーストを焼成して前記ランドの表層として、前記銀ナノ粒子または金ナノ粒子凝集により孔質膜化した銀被覆または金被覆の層を形成する工程と、
    前記銀被覆または金被覆がされた前記ランドを用いて、前記第1の絶縁板の前記第2の面上に半導体素子を導電部材で電気的に接続する工程と、
    前記導電部材を樹脂で封止する工程と、
    前記第1の絶縁板とは異なる第2の絶縁板上に積層された、第3の金属箔をパターニングし、第2の配線パターンを形成する工程と、
    前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の面上に積層する工程と、
    前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記半導体素子を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程と
    を具備することを特徴とする部品内蔵配線板の製造方法。
  11. 前記ランドの表層として前記銀被覆または金被覆の層を形成する前記工程よりあとであって、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する前記工程より前に、前記第1の配線パターン上を表面粗化する工程をさらに具備することを特徴とする請求項10記載の部品内蔵配線板の製造方法。
JP2010119329A 2010-05-25 2010-05-25 部品内蔵配線板、部品内蔵配線板の製造方法 Expired - Fee Related JP5516069B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010119329A JP5516069B2 (ja) 2010-05-25 2010-05-25 部品内蔵配線板、部品内蔵配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010119329A JP5516069B2 (ja) 2010-05-25 2010-05-25 部品内蔵配線板、部品内蔵配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2011249456A JP2011249456A (ja) 2011-12-08
JP5516069B2 true JP5516069B2 (ja) 2014-06-11

Family

ID=45414385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010119329A Expired - Fee Related JP5516069B2 (ja) 2010-05-25 2010-05-25 部品内蔵配線板、部品内蔵配線板の製造方法

Country Status (1)

Country Link
JP (1) JP5516069B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102833947A (zh) * 2012-08-14 2012-12-19 惠州Tcl移动通信有限公司 一种移动通信终端、嵌入式pcb板结构及其加工方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085804A (ja) * 1999-09-17 2001-03-30 Sony Corp プリント配線板およびその製造方法
JP2005191156A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
JP4207860B2 (ja) * 2004-07-14 2009-01-14 セイコーエプソン株式会社 層形成方法、配線基板、電気光学装置、および電子機器
JP2009252942A (ja) * 2008-04-04 2009-10-29 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法

Also Published As

Publication number Publication date
JP2011249456A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
US7943001B2 (en) Process for producing multilayer board
JP2006294650A (ja) 電子部品の実装方法
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5163806B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5516069B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5176500B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008244191A (ja) 部品内蔵基板の製造方法
JP5590097B2 (ja) 部品内蔵配線板
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5671857B2 (ja) 埋め込み部品具有配線板の製造方法
JP5766387B2 (ja) 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板
JP2014195124A (ja) 部品内蔵配線板の製造方法
JP5323395B2 (ja) 電子モジュール、電子モジュールの製造方法
JP2010258277A (ja) 部品内蔵配線板
JP2010062339A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007242872A (ja) 多層プリント配線板およびその製造方法
JP2010267845A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009147066A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5066226B2 (ja) 多層プリント配線板およびその製造方法
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JP2011018782A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5516069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees