JP2010225707A - セラミック多層基板及びその製造方法 - Google Patents

セラミック多層基板及びその製造方法 Download PDF

Info

Publication number
JP2010225707A
JP2010225707A JP2009069255A JP2009069255A JP2010225707A JP 2010225707 A JP2010225707 A JP 2010225707A JP 2009069255 A JP2009069255 A JP 2009069255A JP 2009069255 A JP2009069255 A JP 2009069255A JP 2010225707 A JP2010225707 A JP 2010225707A
Authority
JP
Japan
Prior art keywords
ceramic
multilayer substrate
ceramic multilayer
circuit wiring
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009069255A
Other languages
English (en)
Inventor
Shunichi Nakajima
俊一 中島
Atsushi Shigemi
淳 重見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009069255A priority Critical patent/JP2010225707A/ja
Publication of JP2010225707A publication Critical patent/JP2010225707A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】各セラミック層のさらなる薄層化時もショート不良発生が無く、かつ平坦性に優れたセラミック多層基板およびその製造方法を提供する。
【解決手段】所定の位置に回路配線パターン6とビア7とが形成された複数のセラミック層9A、9B、9Cからなるセラミック多層基板10において、互いに上下に位置する前記ビア7と前記回路配線パターン6との間に介在するセラミック層9Bには、前記ビア7と回路配線パターン6とが重なり合う領域に、無機成分の含有量が周囲よりも高い絶縁部5が形成される。
【選択図】図1

Description

本発明はセラミック多層基板及びその製造方法に関し、より詳細にはセラミック基板内の層間で発生するショート不良を防止する技術に関するものである。
一般に、セラミック多層基板は次の手順で製造される。1)セラミック組成物に樹脂あるいは溶剤を混錬し、ドクターブレード法によってグリーンシートを形成する。2)形成したグリーンシートの所望の箇所に孔開け加工を行い、各孔に導体ペーストを充填してビアを形成する。3)次にグリーンシートの表面の所望の箇所に導体ペーストをスクリーン印刷して配線回路を形成する。4)回路形成したグリーンシートを複数枚積層してグリーンシート積層体とする。5)このグリーンシート積層体を脱バインダー処理した後、約900℃で焼成することにより、所望のセラミック多層基板を得る。
近年、セラミック基板の高密度実装が進み、表面の回路配線パターンの間隔や層厚方向の寸法も小さくなっている。そのため、隣り合った回路配線パターン同士のショートだけでなく、積層方向の層間で起きるショートが問題になってきている。そこで、複数のグリーンシートを積層する際に、ビアが接合する回路配線パターン上、あるいは、ビアが接合する回路配線パターンから一層離れた回路配線パターン上に、グリーンシートの無機成分と無機含有量が同一である絶縁ペーストを塗布する方法が提案されている(例えば特許文献1参照)。
図9を参照して説明する。セラミック多層基板10において、グリーンシートの焼成による各セラミック層9に回路配線パターン6およびビア7が形成されている。ビア7上部が接合する回路配線パターン6の上面、および、ビア7下部が接合する回路配線パターン6から一層離れた回路配線パターン6の上面に、ビア7の上部接合部1、下部接合部2に対応する位置となるように絶縁ペーストよりなる絶縁部3が形成されている。これにより、ビア7中の金属イオンの拡散4が起こっても、一層離れた回路配線パターン6との間に起こる層間ショートは絶縁部3によって防止される。
特開2006−108215
しかしながら、セラミック多層基板の作製時の焼成やリフローなどの熱履歴が度重なると、ビア7中の金属イオンの拡散がさらに進行しやすくなる。このときにグリーンシートの厚みが小さいと、上述の絶縁ペーストによる絶縁部3だけでは金属イオンの拡散を遮ることができず、ビア7と回路配線パターン6との接合部と、その接合部から一層離れた回路配線パターン6との間にショートが発生することがある。
また絶縁ペーストの乾燥後の絶縁部3の膜厚は15〜20μmであるが、複数の絶縁部3が互いに上下に配置される場合には各々の厚みが累積されるので、グリーンシート積層体の厚みが部分的に大きくなる。また絶縁ペーストが印刷された箇所と印刷されていない箇所とで各グリーンシートの面内の厚みに差が生じるので、その上に積層されたグリーンシート上面へのスクリーン印刷による回路配線パターン形成が困難になる。
図10に、複数の絶縁部3が互いに上下に配置された箇所があるセラミック多層基板10(グリーンシート積層体でも同様)の断面を示す。かかる箇所では、基板厚みが部分的に大きくなって表面に凸状部15が形成されており、平坦性が損なわれている。
本発明は、上記問題を解決するもので、各セラミック層のさらなる薄層化時もショート不良発生が無く、かつ平坦性に優れたセラミック多層基板およびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明のセラミック多層基板は、所定の位置に回路配線パターンとビアとが形成された複数のセラミック層からなるセラミック多層基板において、互いに上下に位置する前記ビアと前記回路配線パターンとの間に介在するセラミック層における、前記ビアと回路配線パターンとが重なり合う領域に、無機成分の含有量が周囲よりも高い絶縁部が形成されていることを特徴とする。
前記絶縁部の無機成分が、周囲の前記セラミック層の無機成分と同一であることを特徴とする。前記セラミック層の各々の厚みが30μm以上70μm未満であることを特徴とする。
また本発明のセラミック多層基板の製造方法は、所定の位置に回路配線パターンとビアとが形成された複数枚のグリーンシートを積層し焼成することによりセラミック多層基板を製造する際に、互いに上下に配置される前記ビアと前記回路配線パターンとの間に配置されるグリーンシートにおける、前記ビアと回路配線パターンとが重なり合う領域に貫通孔を形成し、この貫通孔に前記各グリーンシートよりも無機成分の含有量が高いセラミックペーストを充填することを特徴とする。
前記セラミックペーストの無機成分が、前記グリーンシートの無機成分と同一であることを特徴とする。前記セラミックペーストの無機成分の含有量が92.5〜95.0重量%であることを特徴とする。前記グリーンシートは、焼成後の層厚さが30μm以上70μm未満となるように設計され形成されていることを特徴とする。
本発明のセラミック多層基板及びその製造方法によれば、各々セラミック層となるグリーンシートを薄層化しても層間ショートが発生することはなく、基板の平坦性も妨げられず、信頼性の高い薄型のセラミック多層基板を実現できる。
以下、本発明の実施の形態を図面を参照しながら説明する。
図1は本発明の一実施形態のセラミック多層基板の断面図である。セラミック多層基板10は、所定の位置に回路配線パターン6とビア7とが形成された複数のセラミック層9A、9B、9Cからなる。回路配線パターン6は横方向の導通を行うものでセラミック層表面に配置されている。ビア7は上下方向の導通を行うもので回路配線パターン6の所定箇所に接続している。
互いに上下に位置するビア7と回路配線パターン6との間に介在するセラミック層9Bには、前記ビア7と回路配線パターン6とが重なり合う領域に、無機成分の含有量が周囲よりも高い絶縁部5が形成されている。
上記セラミック多層基板の製造方法を説明する。図2に示す第1の工程において、離型性を有するベースフィルム8の片面にガラスセラミック材料をドクターブレード法により塗布してグリーンシート9a、9b、9cを形成する。ガラスセラミック材料はたとえば、アルミナ粉末とガラス粉末とをほぼ1:1(重量)の割合で混合し、この混合粉末と有機バインダ−および溶剤とを85:15(重量)の割合で混合しスラリー化して用いる。
次にグリーンシート9a、9b、9cに、レーザーあるいはパンチング加工により第1の貫通孔11、第2の貫通孔12を形成する。たとえば第1の貫通孔11は直径80〜100μm、第2の貫通孔12は直径80〜200μmとする。第2の貫通孔12はシート積層時に後述のビアと回路配線パターンとがセラミック層を介して重なる領域に形成する。
図3に示す第2の工程において、銀を主成分とする導体ペースト7aをスクリーン印刷などにより第1の貫通孔11に充填し、乾燥させる。図4に示す第3の工程において、グリーンシートよりも無機成分の含有量を増大させたセラミックペースト5aをスクリーン印刷などにより第2の貫通孔12に充填し、乾燥させる。
ここで、セラミックペースト5aは、グリーンシート9a、9b、9cに用いたガラスセラミック材料と無機成分が同一であり、有機成分のみが異なっている。有機成分はたとえば、エチルセルロースを、ターピネオールを主成分とした溶剤で溶解して用いる。セラミックペースト中の無機成分の含有量が95重量%より多くなると、ペーストの粘度が高くなり印刷できなくなるので、95重量%以下のものが好ましい。
図5に示す第4の工程において、銀を主成分とする導体ペースト6aをスクリーン印刷などし、乾燥させる。図6(a)(b)に示す第5の工程において、ベースフィルム8から剥離したグリーンシート9a、9b、9cを位置合わせして重ね合わせて、グリーンシート積層体13を形成する。
図7に示す第6の工程において、グリーンシート積層体13の両主面に、グリーンシート積層体13の焼成温度では焼結しないアルミナシート14を積層し熱圧着させる。この状態でグリーンシート積層体13を大気中にて加熱することにより各グリーンシート9a、9b、9c中のバインダーを除去し、さらにこのグリーンシート積層体13をピーク温度900℃で2時間焼成する。
このときに、上述のようにアルミナシート14は該焼成温度では焼結せず収縮しないため、アルミナシート14に固着したグリーンシート積層体13はシート面方向には収縮せず、厚み方向のみに収縮が起こる。焼成後に水とアルミナとを高圧空気にて吹き付けてアルミナシート14を除去することにより、先の図1に示したセラミック多層基板10を得る。焼成によって、上述のグリーンシート9a、9b、9cはセラミック層9A、9B、9Cとなり、導体ペースト7aはビア7となり、導体ペースト6aは回路配線パターン6となり、セラミックペースト5aは層間ショート対策の絶縁部5となっている。
以上の方法で種々のセラミック多層基板を作製して層間ショートの有無を調べた。すなわち、ピーク温度850℃での1時間の焼成を10回行った後のショート発生状況を評価した。焼成後のセラミック層の厚さは30、50、70μmであった。絶縁部となしたセラミックペーストは無機成分含有量が90、92.5、95重量%のものを用いた。比較のために従来法によってセラミック多層基板を作製して同様にして層間ショートの有無を調べた。この従来品は無機成分の含有量が85重量%である絶縁ペーストをグリーンシート上に直接印刷することで層間ショート対策してある。結果を表1に示す。○は層間ショート無しと判断したもの、×は層間ショート有りと判断したものを示す。
Figure 2010225707
表1からわかるように、従来のセラミック多層基板ではセラミック層の厚さが70μm未満である場合にショートが発生している。セラミックペーストを充填したセラミック多層基板でも、無機成分含有量が90重量%のものではセラミック層の厚さが70μm未満である場合にショートが発生している。
一方、無機成分含有量が92.5〜95.0重量%のセラミック多層基板では、セラミック層の厚さが70μm未満でも、さらには30μmというように小さくても、ショートの発生は見られない。使用したセラミックペースト中の無機成分の含有量が大きいことで、該セラミックペーストから形成された絶縁部のセラミックがその周囲のセラミック層に比べても緻密になり、ビア中の金属イオンの拡散が困難になった結果、層間ショートを防止できたと考えられる。
平坦性についても、無機成分含有量が92.5〜95.0重量%のセラミック多層基板では、問題が無く、基板上下面へのスクリーン印刷による回路配線パターン形成を良好に行うことができた。セラミックペーストを貫通孔に充填するため、グリーンシートの層厚さが変化することがないので、基板形成後も平坦性を確保できたと考えられる。
これに対し従来のセラミック多層基板では、既述したように積層時に絶縁ペーストを印刷した箇所でその膜厚分だけ層厚さが増し平坦性が損なわれる。
図8は本発明の第2の実施形態のセラミック多層基板の断面図である。このセラミック多層基板10は、焼成前のグリーンシート積層体に比べて、厚み方向にも平面方向にも収縮して形成されている。
これは、第1の実施形態と同様にグリーンシート積層体を形成したのであるが、その両主面にアルミナシートを積層せずに焼成する手法をとったためである。すなわち、グリーンシート積層体を大気中にて加熱して各グリーンシート中のバインダーを除去し、ピーク温度900℃で2時間焼成することにより、セラミック多層基板10を得ている。
このようなセラミック多層基板で、焼成後のセラミック層の厚さが30μm以上70μm未満となるものでも、層間ショートの有無、基板の平坦性について、第1の実施形態のものと同様の試験結果を得ることができた。
本発明は、平坦性に優れ且つ層間ショートが発生しない薄型のセラミック多層基板の製造に有用である。
本発明の第1の実施形態のセラミック多層基板の断面図 図1のセラミック多層基板を製造する第1の工程を示す断面図 図1のセラミック多層基板を製造する第2の工程を示す断面図 図1のセラミック多層基板を製造する第3の工程を示す断面図 図1のセラミック多層基板を製造する第4の工程を示す断面図 図1のセラミック多層基板を製造する第5の工程を示す断面図 図1のセラミック多層基板を製造する第6の工程を示す断面図 本発明の第2の実施形態のセラミック多層基板の断面図 従来のセラミック多層基板の断面図 従来のセラミック多層基板の非平坦性を示す断面図
5 絶縁部
6 回路配線パターン
7 ビア
9A、9B、9C セラミック層
9a、9b、9c グリーンシート
10 セラミック多層基板
11 第1の貫通孔
12 第2の貫通孔
13 グリーンシート積層体

Claims (7)

  1. 所定の位置に回路配線パターンとビアとが形成された複数のセラミック層からなるセラミック多層基板において、
    互いに上下に位置する前記ビアと前記回路配線パターンとの間に介在するセラミック層における、前記ビアと回路配線パターンとが重なり合う領域に、無機成分の含有量が周囲よりも高い絶縁部が形成されていることを特徴とするセラミック多層基板。
  2. 前記絶縁部の無機成分が、周囲の前記セラミック層の無機成分と同一である請求項1に記載のセラミック多層基板。
  3. 前記セラミック層の各々の厚みが30μm以上70μm未満である請求項1または請求項2のいずれかに記載のセラミック多層基板。
  4. 所定の位置に回路配線パターンとビアとが形成された複数枚のグリーンシートを積層し焼成することによりセラミック多層基板を製造する方法において、
    互いに上下に配置される前記ビアと前記回路配線パターンとの間に配置されるグリーンシートにおける、前記ビアと回路配線パターンとが重なり合う領域に貫通孔を形成し、この貫通孔に前記各グリーンシートよりも無機成分の含有量が高いセラミックペーストを充填することを特徴とするセラミック多層基板の製造方法。
  5. 前記セラミックペーストの無機成分が、前記グリーンシートの無機成分と同一である請求項4に記載のセラミック多層基板の製造方法。
  6. 前記セラミックペーストの無機成分の含有量が92.5〜95.0重量%である請求項4または請求項5のいずれかに記載のセラミック多層基板の製造方法。
  7. 前記グリーンシートは、焼成後の層厚さが30μm以上70μm未満となるように設計され形成されている請求項4〜請求項6のいずれかに記載のセラミック多層基板の製造方法。
JP2009069255A 2009-03-23 2009-03-23 セラミック多層基板及びその製造方法 Pending JP2010225707A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009069255A JP2010225707A (ja) 2009-03-23 2009-03-23 セラミック多層基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009069255A JP2010225707A (ja) 2009-03-23 2009-03-23 セラミック多層基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010225707A true JP2010225707A (ja) 2010-10-07

Family

ID=43042620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009069255A Pending JP2010225707A (ja) 2009-03-23 2009-03-23 セラミック多層基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010225707A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016013473A1 (ja) * 2014-07-24 2016-01-28 学校法人福岡大学 プリント配線板及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016013473A1 (ja) * 2014-07-24 2016-01-28 学校法人福岡大学 プリント配線板及びその製造方法
JP2016025329A (ja) * 2014-07-24 2016-02-08 学校法人福岡大学 プリント配線板及びその製造方法
CN106538076A (zh) * 2014-07-24 2017-03-22 学校法人福冈大学 印刷配线板及其制造方法
KR20170039102A (ko) * 2014-07-24 2017-04-10 각꼬우호우진 후쿠오카다이가쿠 프린트 배선판 및 그 제조 방법
TWI656811B (zh) * 2014-07-24 2019-04-11 學校法人福岡大學 Printed wiring board and method of manufacturing same
CN106538076B (zh) * 2014-07-24 2019-05-17 学校法人福冈大学 印刷配线板及其制造方法
KR102371134B1 (ko) 2014-07-24 2022-03-04 각꼬우호우진 후쿠오카다이가쿠 프린트 배선판 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR101499721B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2014123707A (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、並びに基板内蔵用積層セラミック電子部品を備えるプリント基板
JPWO2018212119A1 (ja) 積層型電子部品および積層型電子部品の製造方法
JP2012028730A (ja) 多層回路基板及び多層回路基板の製造方法
JP5835282B2 (ja) 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
JP2011044681A (ja) セラミック基板及びその製造方法
JP2010098291A (ja) 無収縮セラミック基板及び無収縮セラミック基板の製造方法
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
JP6324669B2 (ja) 多層配線基板及びその製造方法
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
JP2010225707A (ja) セラミック多層基板及びその製造方法
JP2005268672A (ja) 基板
JP5448354B2 (ja) 配線基板およびその製造方法
KR101855275B1 (ko) 세라믹 다층회로 기판의 제조방법
KR101018100B1 (ko) 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2008159726A (ja) 多層配線基板
JP2007123677A (ja) 積層セラミック基板の製造方法
JP5516608B2 (ja) セラミック積層基板の製造方法
KR100900671B1 (ko) 다층 배선 기판에 사용되는 도전성 비아 형성 방법
KR101038891B1 (ko) 세라믹 기판 및 그의 제조 방법
JP6185695B2 (ja) 多層配線基板およびその製造方法
JP2006108215A (ja) セラミック多層基板の製造方法
JP4540453B2 (ja) 積層電子部品の製造方法及び積層電子部品の製造方法
JP6139856B2 (ja) 配線基板及びその製造方法