CN1240261C - 多层布线电路基板的制造方法 - Google Patents
多层布线电路基板的制造方法 Download PDFInfo
- Publication number
- CN1240261C CN1240261C CNB028022874A CN02802287A CN1240261C CN 1240261 C CN1240261 C CN 1240261C CN B028022874 A CNB028022874 A CN B028022874A CN 02802287 A CN02802287 A CN 02802287A CN 1240261 C CN1240261 C CN 1240261C
- Authority
- CN
- China
- Prior art keywords
- thermosetting adhesive
- conductor layer
- adhesive layer
- wiring circuit
- peristome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0425—Solder powder or solder coated metal powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明通过确保层叠的导体层与热固性粘合剂层之间的界面具备足够的粘接强度,提高各导体层之间的粘接强度,提供了能够制得可靠性较高的多层布线电路基板的制造方法。该方法是在第1导体层(12)上层叠热固性粘合剂层(15)后,在热固性粘合剂层(15)中形成开口部(14),然后在常温下往开口部(14)中填充钎焊料粉末(17)。接着,在具备填充了钎焊料粉末(17)的开口部(14)的热固性粘合剂层(15)上层叠第2导体层(23)。最后,加热熔融钎焊料粉末(17)使第1导体层(12)与第2导体层(23)通电相连。
Description
技术领域
本发明涉及多层布线电路基板的制造方法。
背景技术
多层布线电路基板是指通过粘合剂层把多个在绝缘层上形成了作为规定的布线电路图的导体层的布线电路基板层叠在一起的部件。各个导体层之间通过沿着粘合剂层的厚度方向贯穿形成的电路通电相连。
在上述多层布线电路基板的制造方法中,各个布线电路基板的层叠可按照图4所示方法进行。即,首先如图4(a)所示,准备在第1绝缘层1上形成了作为规定的布线电路图的第1导体层2的第1布线电路基板3,然后如图4(b)所示,在第1布线电路基板3的第1导体层2上按B形阶梯状层叠热固性粘合剂层5。接着如图4(c)所示,在热固性粘合剂层5上形成开口部4,如图4(d)所示,把钎焊料通过网版印刷涂布在开口部4中后,如图4(e)所示,通过加热熔融(软溶)形成钎焊凸出。接着如图4(f)所示,使第2绝缘层8上形成了作为规定的布线电路图的第2导体层9的第2布线电路基板10以其中的第2导体层9与钎焊凸出7相对而置的状态层叠在热固性粘合剂层5上,然后如图4(g)所示,通过加热加压使热固性粘合剂层5固化,使第1布线电路基板3与第2布线电路基板10粘接。
但是,在上述层叠中,加热熔融钎焊料6而形成钎焊凸出7a时,多少会促进B形阶梯状的热固性粘合剂5的固化,因此在热固性粘合剂层5上层叠第2布线电路基板10,然后加热加压时,会使热固化性粘合剂的流动性有所下降,这样就不能够在包含第2导体层9的第2布线电路基板10与热固化性粘合剂层5的界面上得到充分的粘接强度,其结果是降低了包含第1导体层2的第1布线电路基板3与包含第2导体层9的第2布线电路基板10之间的层间强度,从而产生层间导通不良的情况。
发明的揭示
本发明的目的是提供一种多层布线电路基板的制造方法,该方法能够确保层叠在一起的导体层与热固性粘合剂层的界面具有足够的粘接强度,可提高各导体层之间的连接强度,从而制得可靠性较高的多层布线电路基板。
本发明的多层布线电路基板的制造方法的特征是包括以下4个步骤。即,在第1导体层上形成预先形成了开口部的热固性粘合剂层或在形成热固性粘合剂层后再形成开口部的步骤,在5~50℃的温度下向上述开口部填入钎焊料粉末的步骤,在具备填充了上述钎焊料粉末的上述开口部的上述热固性粘合剂层上形成第2导体层的步骤,加热熔融上述钎焊料粉末使第1导体层与第2导体层通电相连的步骤。
按照上述方法,在5℃~50℃下往热固性粘合剂层的开口部填充钎焊料粉末而形成第2导体层,因而在其后加热熔融钎焊料粉末时,热固性粘合剂层与第2导体层已经层叠在一起,所以即使热固性粘合剂层发生固化,也能够随着固化反应的进行使热固性粘合剂层与第2导体层紧密地粘接,这样就能够确保第2导体层与热固性粘合剂层之间的界面具有足够的粘接强度。因此提高了第1导体层与第2导体层之间的连接强度,降低了层间导通不良的情况的发生机率,从而制得可靠性较高的多层布线电路基板。
附图的简单说明
图1是本发明的多层布线电路基板的制造方法的实施方式之一的制造步骤图。(a)表示准备第1双面布线电路基板的步骤;(b)表示在第1双面布线电路基板的一面的第1导体层上层叠热固性粘合剂层形成开口部的步骤;(c)表示常温下往热固性粘合剂层的开口部填充钎焊料粉末的步骤;(d)表示准备第2双面布线电路基板的步骤;(e)表示在具备填充了钎焊料粉末的开口部的热固性粘合剂层上层叠第2双面布线电路基板的一面上的规定的第2导体层,通过热固性粘合剂层粘接第1双面布线电路基板与第2双面布线电路基板的步骤;(f)加热熔融钎焊料粉末而形成导通电路的步骤。
图2是图1所示的多层布线电路基板的制造方法中的重要部分的制造步骤图。(a)表示准备第1双面布线电路基板的步骤;(b)表示在第1双面布线电路基板的一面的第1导体层上形成热固性粘合剂层的步骤;(c)表示在热固性粘合剂层中形成开口部的步骤;(d)表示将钎焊料粉末溶于溶剂而得到的钎焊料通过金属膜片涂在热固性粘合剂层上的步骤;(e)干燥除去溶剂的步骤;(f)常温下对钎焊料粉末加压的步骤;(g)剥离隔膜的同时除去堆积在开口部上的多余钎焊料粉末的步骤;(h)在第1双面布线电路基板及第2双面布线电路基板的两侧配置加热加压装置的步骤;(i)加压及/或加热的步骤;(j)加热熔融钎焊料粉末而形成导通电路的步骤。
图3是图1所示的多层布线电路基板的制造方法中的重要部分的制造步骤图,是替代图2的(d)~(g)所示的步骤而对热固性粘合剂层的开口部填充钎焊料粉末的步骤。(d)表示以隔膜为膜片,常温下在开口部涂上适量的钎焊料的步骤;(e)干燥除去溶剂的步骤;(f)剥离隔膜的步骤。
图4是详细说明以往的多层布线电路基板的制造方法的重要部分的制造步骤图。(a)表示准备第1双面布线电路基板的步骤;(b)在第1布线电路基板的第1导体层上层叠热固性粘合剂层的步骤;(c)在热固性粘合剂层中形成开口部的步骤;(d)在开口部通过网版印刷涂布钎焊料的步骤;(e)通过加热熔融形成钎焊凸出的步骤;(f)使第2布线电路基板的第2导体层以与钎焊凸出相对而置的状态层叠于热固性粘合剂层上的步骤;(g)通过热固性粘合剂层使第1双面布线电路基板与第2双面布线电路基板粘接的步骤。
实施发明的最佳方式
图1是本发明的多层布线电路基板的制造方法的实施方式之一的制造步骤图。图2是其中的重要部分的制造步骤图。图2是图1的垂直相交方向上的截面图。以下,参考图1以及图2对本发明的多层布线电路基板的制造方法的实施方式之一进行说明。
该方法中,如图1(a)以及图2(a)所示,首先准备在第1绝缘层11的两面分别形成作为规定的布线电路图的第1导体层12的第1双面布线电路基板13。
作为第1绝缘层11,只要是作为布线电路基板的绝缘层常用的材料即可,对其无特别限定,例如可以使用聚酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚酯树脂、聚对苯二甲酸乙二醇酯、聚氯乙烯树脂等合成树脂的薄膜。理想的是聚酰亚胺树脂的薄膜。另外,第1绝缘层11的厚度一般为9~100μm,最好是9~35μm。
作为第1导体层12,只要是作为布线电路基板的导体层常用的材料即可,对其无特别限定,例如可以使用铜、镍、金、钎焊料或这些金属的合金等的金属箔。较好的是使用铜箔。其厚度通常为9~50μm,最好是9~25μm。通过除去法、添加法、半添加法等公知的形成电路图的方法在第1绝缘层11的两面分别形成作为规定的布线电路图的第1导体层12。
另外,第1双面布线电路基板13中的第1绝缘层11上穿孔形成沿厚度方向贯通的第1通孔31,在第1通孔31镀上铜、镍、金、钎焊料或这些金属的合金等金属,使第1绝缘层11的两侧分别形成各第1导体层12间通电相连的第1通孔镀层32,该镀层32与各第1导体层12连接在一起。
接着,如图1(b)以及图2(b)~(c)所示,在第1双面布线电路基板13的一面的第1导体层12上以B形阶梯状形成热固性粘合剂层15后,在该热固性粘合剂层15中形成开口部14。
作为热固性粘合剂层15,只要是布线电路基板的粘合剂层常用的,且可以保持B形阶梯状(固化到热固性粘合剂可以保持规定形状为止的固化过程中的状态)即可,对其无特别限定,例如可以使用丙烯酸类粘合剂、环氧类粘合剂、酰胺酰亚胺类粘合剂、聚酰亚胺类粘合剂及这些热固性粘合剂的混合物。另外,热固性粘合剂层的厚度一般为25~100μm,最好是40~60μm。
热固性粘合剂层15的固化温度达到100℃以上,最好是达到125~200℃。
为了在第1导体层12上以B形阶梯状形成热固性粘合剂层15,如图2(b)所示,把含有热固性粘合剂的溶液涂敷在第1导体层12上后,通过加热的方法使其干燥的同时形成B形阶梯状,或者把预先已形成B形阶梯状的热固性粘合剂制成的粘接薄板通过加热及/或加压的方法层叠(暂时粘接)在第1导体层12上。
另外,为了在热固性粘合剂层15中形成开口部14,如图2(c)所示,使用YAG激光器等在热固性粘合剂层15中形成开口部。该开口部14和第1导体层12中与后述的第2导体层23连接的部分相对设置,贯穿热固性粘合剂层15的厚度方向而形成。此外,该开口部14为圆形时,其直径一般为50~300μm,最好为50~200μm。
上述步骤不是在第1导体层12上形成热固性粘合剂层15后再形成开口部14,而是在第1导体层12上形成预先已形成了开口部14的热固性粘合剂层15。为了在第1导体层12的上面形成预先已形成了开口部14的热固性粘合剂层15可以采用以下方法。例如,使用钻头或穿孔器在热固性粘合剂制成的粘接薄板上形成开口部14,把该粘合剂层作为热固性粘合剂层即可。该步骤在图2中省略图2(b)只用图2(c)。
在图2(b)~(c)中,为了防止在后述的钎焊料17的填充步骤中钎焊料粉末17附着在不必要的部分,最好在热固性粘合剂层15与第1导体层12接触的表面的相反侧的表面层叠隔膜16。
隔膜16可以使用聚酯树脂、聚对苯二甲酸乙二醇酯树脂、聚酰亚胺树脂等合成树脂的薄膜,厚度为7.5~50μm。在形成开口部14前,该隔膜16粘接在热固性粘合剂层15的表面,与热固性粘合剂层15一起形成开口部14。
如图1(c)及图2(d)~(g)所示,接着在5~50℃下往热固性粘合剂层15的开口部14中填入钎焊料粉末17。
对钎焊料粉末17没有特别的限定,可以使用Sn/Ag、Sn/Cu、Sn/Sb、Sn/Zn等二元组成或Sn/Ag/Cu、Sn/Ag/Cu/Bi等多元组成。另外,钎焊料粉末17的平均粒径在50μm以下,特别理想的是在20μm以下。
5~50℃的温度下往热固性粘合剂层15的开口部14填充钎焊料粉末17时,在将钎焊料粉末17溶于溶剂18而调制成钎焊料的同时如图2(d)所示,将金属膜片配置在热固性粘合剂层15的上面,通过金属膜片20在5~50℃,更好的是在10~30℃,更具体的就是在常温下涂布钎焊料。常温下是指没有加热的室温氛围中。
对溶剂18没有特别的限定,但最好选择在接着进行的干燥步骤中可以在75~200℃、更理想的是在75~160℃的范围内可干燥除去的溶剂。选择在低于75℃温度下可以干燥的溶剂,则会出现降低钎焊料19的保存稳定性或连续印刷性的情况。另外选择在高于200℃的温度下可以干燥的溶剂,则干燥时有时会出现热固性粘合剂层15的固化,而且会出现与后述的第2导体层的粘接强度下降的情况。
更具体地来说,理想的溶剂18是具备增粘效果的在脂肪醇中添加了酰胺类树脂的溶剂。酰胺类树脂的理想添加量是钎焊料粉末的0.005~5体积%左右。
钎焊料19可以钎焊料粉末17与溶剂18的体积比为1∶0.5~2左右的标准调制而成。
金属膜片20按照对应于开口部14的规定图形而形成,把该金属膜片20配置在热固性粘合剂层15的上面,然后从其上在开口部14涂上过量的钎焊料。
接着,如图2(e)所示,干燥除去溶剂18。如上所述,一般在75~200℃干燥除去溶剂18时,最好是在75~160℃下加热适当的时间。干燥时间要根据开口部14中的钎焊料19的填充量和第1双面布线电路基板13的大小等决定,但是如果干燥时间太短,会有残存的溶剂,可能出现气体逸出,造成导通不良。如果干燥时间过长,则热固性粘合剂层15会固化,有时会出现与后述的第2导体层23之间的粘接强度下降的情况。从这些观点来看,干燥时间最好为1~5分钟左右。
然后,如图2(f)所示,在5~50℃下、更好的是10~30℃下、进一步具体地来说是在常温下,对钎焊料粉末17进行加压。钎焊料粉末的加压可使用冲压设备或加压辊等加压装置21,加压装置21从钎焊料粉末17的上面施加0.5~1.0MPa的压力,时间为1秒~5分钟。加压后钎焊料17会变形,以高密度填入开口部14内。另外,加压后开口部14内的钎焊料的体积率最好能够达到40~99%。如果钎焊料的体积率小于40%,则钎焊料的粘合力会下降,如果以超过99%的高体积率填充,则需要100MPa左右的压力,可能会导致第1双面布线电路基板13出现龟裂。
在钎焊料粉末17的填充过程中,除了干燥除去溶剂18以外,其他步骤可在5~50℃下、更好的是在10~30℃下、进一步具体地说是在常温下进行。
然后如图2(g)所示剥离隔膜16,与堆积在开口部14上的过剩的钎焊料粉末17一起除去。通过这些步骤可以在开口部14内简单且可靠地填充钎焊料粉末17。
此外,可以用以下步骤替代上述图2(d)~(g)的对热固性粘合剂层15的开口部14填充钎焊料17的步骤。首先如图3(d)所示,把隔膜16作为膜片在5~50℃下、更好的是在10~30℃下、进一步具体地说是在常温下在开口部适量涂上钎焊料后,如图3(e)所示,与上述同样干燥除去溶剂18,然后如图3(f)所示,不对钎焊料粉末17加压而是通过直接剥离隔膜16在开口部14内填入钎焊料粉末17。
如图1(d)所示,另外准备在第2绝缘层22的两面上分别形成了作为规定的布线电路图的第2导体层23的第2双面布线电路基板24,然后如图1(e)以及图2(h)~(i)所示,在具备填有钎焊料粉末17的开口部14的热固性粘合剂层15上层叠第2双面布线电路基板24的一面上的第2导体层23。
第2绝缘层22及第2导体层23可以是与第1绝缘层11以及第1导体层12同样的物质。第2双面布线电路基板24与第1双面布线电路基板13同样,在第2绝缘层22的两面上分别形成作为规定的布线电路图的第2导体层23,各个第2导体层23通过沿着厚度方向贯穿第2绝缘层22的第2通孔33形成的第2通孔镀层34通电连接。
然后,以第2双面布线电路基板24的一面上的第2导体层23与开口部14相对而置的状态与热固性粘合剂层15层叠。如图2(h)所示,层叠时使用热冲压装置或热加压辊等加热加压装置25,加压加热装置配置在第1双面布线电路基板13以及第2双面布线电路基板24的两侧。然后,如图2(i)所示,进行加压及/或加热处理。加压及/或加热处理的条件根据第1双面布线电路基板13以及第2双面布线电路基板24的大小作适当的选择,例如,加压压力为1~10MPa,更好为3~5MPa,加热温度为160~225℃,更好为175~200℃。经过上述步骤使B形阶梯状的热固性粘合剂层15固化,通过热固性粘合剂层15使第2双面布线电路基板24与第1双面布线电路基板13粘接层叠。
然后,如图1(f)及图2(j)所示,加热熔融钎焊料粉末17,形成第1导体层12与第2导体层23相对而置的导通电路26,得到多层(4层)布线电路基板27。
钎焊料粉末17的加热熔融的温度设定在所用钎焊料粉末17的熔融温度以上即可,加热的同时在1~10MPa下,更好的是在3~5MPa下进行加压处理。
上述热固性粘合剂层15的硬化以及钎焊料粉末17的加热熔融可以分别依次进行,也可以选择适当的条件同时进行。
该制造方法中,在5~50℃下、更好的是在10~30℃下、进一步具体地说是在常温下将钎焊料粉末17填充到热固性粘合剂层15的开口部14内而形成第2导体层23。更具体地说,钎焊料17的填充步骤中,在干燥除去钎焊料19的溶剂18的受热过程(超过50℃的高温下的受热过程)中,以最大限度地抑制热固性粘合剂层15的硬化的状态层叠了第2导体层23,所以在其后的加热熔融钎焊料粉末17的处理时,热固性粘合剂层15和包含第2导体层23的第2双面布线电路基板24已经层叠在一起,所以即使因加热熔融而促使热固性粘合剂层15进一步固化,也会随着固化的进行而使热固性粘合剂层15与包含第2导体层23的第2双面布线电路基板24之间的界面更紧密地粘接。因此,可以使包含第2导体层23的双面布线电路基板24与热固性粘合剂层15之间的界面保持充分的粘接强度。采用上述制造方法,可以加强相对而置的第1导体层12与第2导体层23之间的连接强度,降低层间的导通不良,简便且可靠地制得可靠性较高的多层布线电路基板27。
以上对在第1双面布线电路基板13的上面层叠第2双面布线电路基板24的情况进行了说明,但其层叠数不受限定,而且没有限定一定要用双面布线电路基板,也可以层叠单面布线电路基板。
实施例
以下所示为实施例及比较例,对本发明进行更具体的说明,但是本发明并不限于此。
实施例1
首先,准备在由厚度为13μm的聚酰亚胺树脂制成的第1绝缘层的两面上分别形成了作为规定的布线电路图的由厚度18μm的铜箔制成的第1导体层的第1双面布线电路基板(请参考图1(a)及图2(a))。在第1双面电路基板的第1绝缘层穿孔形成贯穿其厚度方向的第1通孔,通过对第1通孔镀铜而形成各第1导体层之间通电连接的第1通孔镀层。
使用真空冲压装置,在50℃、1.5MPa的条件下把厚度为50μm的丙烯酸类粘合剂的粘接薄板制成的热固性粘合剂层层叠(预粘接)在第1双面布线电路基板的一个面上的第1导体层的上(请参考图2(b))。然后,使用YAG激光器在热固性粘合剂层的规定部分(第1导体层与第2导体层的连接部分)上形成150μmφ的开口部(请参考图1(b)以及图2(c))。
然后,形成对应于开口部的规定图形的金属模片配置在热固性粘合剂层上,将钎焊料通过金属膜片进行了涂布(请参考图2(d))。钎焊料由平均粒径20μm的Sn/Ag粉末制成的钎焊料粉末、醇类溶剂、酰胺类树脂按照50∶49∶1的体积比混合而成。
在160℃经过5分钟加热干燥除去溶剂后(图2(e)),使用冲压装置在常温下施加5分钟的5MPa的压力(请参考图2(f))。然后,除去过剩的钎焊料粉末(请参考图1(c)以及图2(g))。
接着,另外准备在厚度为13μm的聚酰亚胺树脂制成的第2绝缘层的两面上分别形成了作为规定的布线电路图的由厚度为18μm的铜箔制成的第2导体层的第2双面布线电路基板(请参考图1(d))。该第2双面电路基板的第2绝缘层穿孔形成了贯穿其厚度方向的第2通孔,通过对第2通孔进行镀铜而形成各第2导体层之间导电连接的第2通孔镀层。
然后,以该第2双面布线电路基板的一个面上的第2导体层与开口部相对而置的状态(请参考图2(h)),在200℃、5MPa的条件下加热加压30分钟,将第2双面布线电路基板层叠在热固性粘合剂层的上(参考图1(e)以及图2(i))。
最后,在5MPa的加压条件下以250℃加热3分钟而使钎焊料粉末熔融,形成相对而置的第1导体层与第2导体层通电连接的导通电路,获得4层层叠的布线电路基板(参考图1(f)以及图2(j))。
实施例2
首先,经过与实施例1同样的操作准备第1双面布线电路基板(图1(a)以及图2(a))。
接着,使用真空冲压装置,在50℃、1.5MPa的条件下将厚度为12μm的聚酯树脂薄膜制成的隔膜通过厚度为50μm的丙烯酸类粘合剂的粘接薄板制成的热固性粘合剂层层叠(预粘接)在第1双面布线电路基板的一个面上的第1导体层的上面(参考图2(b)),然后使用YAG激光器在隔膜以及热固性粘合剂层的规定部分(第1导体层与第2导体层的连接部分)形成150μmφ的开口部(请参考图1(b)以及图2(c))。
其次,把隔膜作为膜片,常温下在开口部涂上适量的与实施例1同样的钎焊料(参考图3(d))。然后,在160℃加热5分钟而干燥除去溶剂(参考图3(e))。接着,不对钎焊料进行加压处理而直接剥离隔膜(参考图3(f))使钎焊料粉末填入开口部内。
接着,按照与实施例1同样的操作,另外准备第2双面布线电路基板(参考图1(d)),以第2双面布线电路基板的一个面上的规定的第2导体层与开口部相对而置的状态(参考图2(h)),在200℃、5MPa的条件下加热加压30分钟,将第2双面布线电路基板层叠在热固性粘合剂层上(参考图1(e)以及图2(i))。
最后,在5MPa的加压条件下以250℃加热3分钟使钎焊料粉末熔融,形成相对而置的第1导体层与第2导体层通电相连的导通电路,获得4层层叠的线电路基板(参考图1(f)以及图2(j))。
比较例1
首先,通过与实施例1同样的操作,准备了第1双面布线电路基板,然后在它的一个面上的第1导体层的上面层叠(预粘接)热固性粘合剂层,再形成开口部。
接着,把包含平均粒径为20μm的Sn/Ag组成的钎焊料粉末的钎焊料通过网版印刷涂在开口部后,使用软溶处理装置,在最高温度达到250℃的条件下加热熔融,形成钎焊凸出。然后,使用水性清洗剂洗净焊剂残渣。
最后,按照与实施例1同样的操作,另外准备第2双面布线电路基板,使第2双面布线电路基板的一个面上的规定的第2导体层与开口部相对而置。在200℃、5MPa的条件下加热加压30分钟使它们层叠。然后,在5MPa、250℃下加热3分钟而获得4层层叠的布线电路基板。
评价
1)粘接强度试验
使用实施例1、实施例2以及比较例1的4层层叠的布线电路基板,通过90°剥离试验分别求得第2导体层与热固性粘合剂层的粘接强度。表1所示为测定结果。
表1
90°剥离试验 | |
实施例1 | 1.2kN/m |
实施例2 | 1.2kN/m |
比较例1 | 0.3kN/m |
从表1可以清楚地知道,实施例1以及实施例2的产品的粘接强度优于比较例1的产品的粘接强度。
2)钎焊剂浸渍试验
使用实施例、实施例2以及比较例1的4层层叠的布线电路基板,通过钎焊剂浸渍试验(实验条件260℃、10秒)测定它们的电阻值的变化。表2所示为测定结果。
表2(单位:Ω)
初期 | 1次 | 2次 | 3次 | |
实施例1 | 5.05 | 5.04 | 5.03 | 5.03 |
实施例2 | 5.07 | 5.08 | 5.08 | 5.08 |
比较例1 | 5.15 | >1000 | - | - |
比较例1的4层层叠的布线电路基板,因为第2导体层与热固性粘合剂层的界面的粘接强度低,所以在钎焊剂浸渍试验中在其界面出现钎焊料流动不畅,导致通电不良。另一方面,实施例1以及实施例2的4层层叠的布线电路基板中的第2导体层与热固性粘合剂层之间的界面可以确保较高的粘接强度,因此电阻值的变化维持在±10%,可以得到较高的软溶特性。
以上对作为本发明例示的实施方式及实施例进行了说明,但这些仅是示例,不可以由此限定本发明。本领域普通技术人员对本发明进行改进而获得变形例也包括在后述的申请专利范围内。
产业上利用的可能性
本发明的多层布线电路基板的制造方法降低了层间导通不良的发生率,利用该方法能够制得可靠性较高的多层布线电路基板。
Claims (1)
1.多层布线电路基板的制造方法,其特征在于,包括以下4个步骤,
在第1导体层上形成预先形成了开口部的热固性粘合剂层或在形成热固性粘合剂层后再形成开口部的步骤,
在5~50℃的温度下向上述开口部填入通过混合钎焊料粉末和溶剂制得的钎焊料,然后在75-200℃的温度范围内干燥1-5分钟以除去所述溶剂的步骤,
在具备填充了上述钎焊料粉末的上述开口部的上述热固性粘合剂层上形成第2导体层的步骤,
在1-10MPa的压力下加热熔融上述钎焊料粉末使第1导体层与第2导体层通电相连的步骤。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001204885 | 2001-07-05 | ||
JP204885/2001 | 2001-07-05 | ||
JP2002025864A JP3461172B2 (ja) | 2001-07-05 | 2002-02-01 | 多層配線回路基板の製造方法 |
JP25864/2002 | 2002-02-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1465219A CN1465219A (zh) | 2003-12-31 |
CN1240261C true CN1240261C (zh) | 2006-02-01 |
Family
ID=26618216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028022874A Expired - Fee Related CN1240261C (zh) | 2001-07-05 | 2002-07-03 | 多层布线电路基板的制造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6851599B2 (zh) |
EP (1) | EP1404167A4 (zh) |
JP (1) | JP3461172B2 (zh) |
KR (1) | KR100492645B1 (zh) |
CN (1) | CN1240261C (zh) |
TW (1) | TW546998B (zh) |
WO (1) | WO2003005789A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3461172B2 (ja) * | 2001-07-05 | 2003-10-27 | 日東電工株式会社 | 多層配線回路基板の製造方法 |
JP4094982B2 (ja) * | 2003-04-15 | 2008-06-04 | ハリマ化成株式会社 | はんだ析出方法およびはんだバンプ形成方法 |
JP2006173460A (ja) * | 2004-12-17 | 2006-06-29 | Renesas Technology Corp | 半導体装置の製造方法 |
US20070063344A1 (en) * | 2005-09-22 | 2007-03-22 | Chun-Hung Lin | Chip package structure and bumping process |
JP4992310B2 (ja) * | 2006-06-16 | 2012-08-08 | 富士通株式会社 | 積層基板の製造方法 |
JP2009290135A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | プリント配線板の製造方法および導電性接合剤 |
JP5217639B2 (ja) * | 2008-05-30 | 2013-06-19 | 富士通株式会社 | コア基板およびプリント配線板 |
JP5217640B2 (ja) * | 2008-05-30 | 2013-06-19 | 富士通株式会社 | プリント配線板の製造方法およびプリント基板ユニットの製造方法 |
JP2009290124A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | プリント配線板 |
CN103097932B (zh) * | 2010-09-14 | 2015-04-15 | Fci公司 | 光学耦合设备、光学***和组装方法 |
WO2014021439A1 (ja) * | 2012-08-03 | 2014-02-06 | 日立化成株式会社 | ヒートシンク付配線板、ヒートシンク付部品実装配線板及びそれらの製造方法 |
JP6422586B2 (ja) * | 2015-09-04 | 2018-11-14 | タツタ電線株式会社 | プリント配線板の製造方法ならびに該方法に用いられるプリント配線板保護フィルムおよびシート状積層体 |
FR3069128B1 (fr) * | 2017-07-13 | 2020-06-26 | Safran Electronics & Defense | Fixation d'un cms sur une couche isolante avec un joint de brasure dans une cavite realisee dans une couche isolante |
US10685948B1 (en) * | 2018-11-29 | 2020-06-16 | Apple Inc. | Double side mounted large MCM package with memory channel length reduction |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4642160A (en) * | 1985-08-12 | 1987-02-10 | Interconnect Technology Inc. | Multilayer circuit board manufacturing |
JP2739726B2 (ja) * | 1990-09-27 | 1998-04-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層プリント回路板 |
US5719749A (en) * | 1994-09-26 | 1998-02-17 | Sheldahl, Inc. | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board |
JPH08228075A (ja) | 1995-02-21 | 1996-09-03 | Mitsui High Tec Inc | 基板の製造方法 |
JPH10270624A (ja) * | 1997-03-27 | 1998-10-09 | Toshiba Corp | チップサイズパッケージ及びその製造方法 |
US6159586A (en) | 1997-09-25 | 2000-12-12 | Nitto Denko Corporation | Multilayer wiring substrate and method for producing the same |
US6207259B1 (en) * | 1998-11-02 | 2001-03-27 | Kyocera Corporation | Wiring board |
US6054761A (en) * | 1998-12-01 | 2000-04-25 | Fujitsu Limited | Multi-layer circuit substrates and electrical assemblies having conductive composition connectors |
DE60023202T2 (de) * | 1999-02-15 | 2006-07-20 | Mitsubishi Gas Chemical Co., Inc. | Leiterplatte für Plastikhalbleitergehäuse |
US6326555B1 (en) * | 1999-02-26 | 2001-12-04 | Fujitsu Limited | Method and structure of z-connected laminated substrate for high density electronic packaging |
JP4201436B2 (ja) | 1999-07-14 | 2008-12-24 | 日東電工株式会社 | 多層配線基板の製造方法 |
JP2001237512A (ja) | 1999-12-14 | 2001-08-31 | Nitto Denko Corp | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 |
JP4845274B2 (ja) * | 2001-02-27 | 2011-12-28 | 京セラ株式会社 | 配線基板及びその製造方法 |
US6923882B2 (en) * | 2001-03-26 | 2005-08-02 | Honeywell International Inc. | Compliant pre-form interconnect |
JP2003023248A (ja) * | 2001-07-05 | 2003-01-24 | Nitto Denko Corp | 多層フレキシブル配線回路基板およびその製造方法 |
JP3461172B2 (ja) * | 2001-07-05 | 2003-10-27 | 日東電工株式会社 | 多層配線回路基板の製造方法 |
JP2003347735A (ja) * | 2002-05-28 | 2003-12-05 | Fujitsu Ltd | 多層配線基板の製造方法 |
-
2002
- 2002-02-01 JP JP2002025864A patent/JP3461172B2/ja not_active Expired - Fee Related
- 2002-07-03 CN CNB028022874A patent/CN1240261C/zh not_active Expired - Fee Related
- 2002-07-03 EP EP02743790A patent/EP1404167A4/en not_active Withdrawn
- 2002-07-03 WO PCT/JP2002/006718 patent/WO2003005789A1/ja active IP Right Grant
- 2002-07-03 KR KR10-2003-7003254A patent/KR100492645B1/ko not_active IP Right Cessation
- 2002-07-03 US US10/363,167 patent/US6851599B2/en not_active Expired - Fee Related
- 2002-07-04 TW TW091114791A patent/TW546998B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6851599B2 (en) | 2005-02-08 |
KR100492645B1 (ko) | 2005-06-02 |
EP1404167A4 (en) | 2007-04-18 |
JP2003086944A (ja) | 2003-03-20 |
WO2003005789A1 (fr) | 2003-01-16 |
TW546998B (en) | 2003-08-11 |
US20040011855A1 (en) | 2004-01-22 |
CN1465219A (zh) | 2003-12-31 |
EP1404167A1 (en) | 2004-03-31 |
JP3461172B2 (ja) | 2003-10-27 |
KR20030027111A (ko) | 2003-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3869859B2 (ja) | 垂直相互接続電子集成体とこれに有用な組成物 | |
CN1240261C (zh) | 多层布线电路基板的制造方法 | |
CN1044762C (zh) | 印刷电路板及其制造方法 | |
CN103403864B (zh) | 具有凝聚端子的半导体封装体 | |
US6163957A (en) | Multilayer laminated substrates with high density interconnects and methods of making the same | |
JP3872628B2 (ja) | 高密度電子部品パッケージング用のzコネクション形積層基板を製造する構造体及び方法 | |
JP5099272B1 (ja) | 多層配線基板とその製造方法 | |
TWI656811B (zh) | Printed wiring board and method of manufacturing same | |
JPWO2008047918A1 (ja) | 電子機器のパッケージ構造及びパッケージ製造方法 | |
TW201340807A (zh) | 撓性配線基板與其製造方法、使用其之裝載製品、及撓性多層配線基板 | |
JP7476261B2 (ja) | 焼結ダイアタッチ及び類似した用途のためのナノ銅ペースト及びフィルム | |
TW526694B (en) | Multilayer flexible wired circuit board and producing method thereof | |
JP5645047B2 (ja) | 半導体素子搭載用パッケージ基板とその製法及び半導体パッケージ | |
CN101044806A (zh) | 多层印刷配线板及其制造方法 | |
JP2012182390A (ja) | リジッドフレキシブル基板およびその製造方法 | |
WO1995013901A1 (en) | Metallurgically bonded polymer vias | |
JP3786616B2 (ja) | 多層回路基板及びその製造方法 | |
US20090159318A1 (en) | Printed circuit board and manufacturing method thereof | |
JP5526818B2 (ja) | プリント配線板 | |
JP2010103518A (ja) | 半導体素子搭載用パッケージ基板及びその製造方法 | |
JP2003273517A (ja) | 多層回路基板及びその製造方法 | |
JP6476562B2 (ja) | 配線基板および配線基板の製造方法 | |
JP2004296481A (ja) | 多層配線回路基板 | |
FR2480554A1 (fr) | Procede pour la fabrication de circuits imprimes devant recevoir des composants electriques et electroniques | |
JP2014103366A (ja) | セラミック多層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060201 Termination date: 20130703 |