TWI654692B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法

Info

Publication number
TWI654692B
TWI654692B TW107110285A TW107110285A TWI654692B TW I654692 B TWI654692 B TW I654692B TW 107110285 A TW107110285 A TW 107110285A TW 107110285 A TW107110285 A TW 107110285A TW I654692 B TWI654692 B TW I654692B
Authority
TW
Taiwan
Prior art keywords
resin
multilayer substrate
groove
semiconductor device
film
Prior art date
Application number
TW107110285A
Other languages
English (en)
Other versions
TW201917798A (zh
Inventor
丸亀仁寛
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Application granted granted Critical
Publication of TWI654692B publication Critical patent/TWI654692B/zh
Publication of TW201917798A publication Critical patent/TW201917798A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

獲得可一邊刪減成本，一邊防止樹脂溢流的半導體裝置之製造方法。
在多層基板1的構裝面形成薄膜2。在多層基板1的構裝面構裝半導體晶片3。以下模具4與上模具5夾著多層基板1，以樹脂7密封半導體晶片3。薄膜2係具有由以樹脂7密封的密封區域延伸至多層基板1的外側的溝槽9。以樹脂7密封時，在多層基板1的外周部，上模具5與薄膜2的上面相接，使用溝槽9作為通風孔。溝槽9係具有反切15a、15b。

Description

半導體裝置之製造方法
本發明係關於半導體裝置之製造方法。
當以樹脂密封多層基板的構裝面時，空腔內的空氣由形成在模具的通風孔被排出至外部。若通風孔的形狀非為最適，有空氣留在樹脂內而發生孔洞或未填充，相反地發生樹脂由通風孔溢出之溢流等問題。因此，必須配合構裝在多層基板的半導體晶片而在模具設置通風孔。因此，若半導體晶片作增減，必須要有新的模具，有耗費成本的問題。相對於此，已提出一種在多層基板的構裝面的阻焊劑等形成溝槽，作為通風孔來使用之半導體裝置之製造方法(參照例如專利文獻1(第1圖))。
【先前技術文獻】
【專利文獻】
【專利文獻1】日本特開2003-77946號公報
以往係在多層基板的構裝面形成直線狀溝槽，因此有容易發生樹脂由溝槽溢出之溢流的問題。
本發明係用以解決如上所述之課題而完成者，其目的在獲得可一邊刪減成本，一邊防止樹脂溢流的半導體裝置之製造方法。
本發明之半導體裝置之製造方法之特徵為包括：在多層基板的構裝面形成薄膜的步驟；在前述多層基板的前述構裝面構裝半導體晶片的步驟；及以下模具與上模具夾著前述多層基板而以樹脂密封前述半導體晶片的步驟，前述薄膜係具有由以前述樹脂密封的密封區域延伸至前述多層基板的外側的溝槽，以前述樹脂密封時，在前述多層基板的外周部，前述上模具與前述薄膜的上面相接，使用前述溝槽作為通風孔，前述溝槽係具有反切。
在本發明中，使用設在多層基板的薄膜的溝槽作為通風孔。如上所示使多層基板具有通風孔的功能，藉此即使半導體晶片作增減，亦不需要新的模具，因此可刪減成本。此外，形成在多層基板的構裝面的溝槽具有反切。藉此，可防止樹脂溢流。
1‧‧‧多層基板
2‧‧‧薄膜
3‧‧‧半導體晶片
4‧‧‧下模具
5‧‧‧上模具
6‧‧‧空腔
7‧‧‧樹脂
9‧‧‧溝槽
10‧‧‧導電圖案(薄膜)
11‧‧‧阻焊劑(薄膜)
12‧‧‧導電圖案
13‧‧‧阻焊劑
14‧‧‧通風孔
15a、15b‧‧‧反切
第1圖係顯示實施形態1之半導體裝置之製造方法的剖面圖。
第2圖係顯示實施形態1之半導體裝置之製造方法的平面圖。
第3圖係沿著第2圖的I-II的剖面圖。
第4圖係顯示比較例之半導體裝置之製造方法的剖面圖。
第5圖係顯示實施形態2之半導體裝置之製造方法的平面圖。
第6圖係顯示實施形態3之半導體裝置之製造方法的平面圖。
第7圖係沿著第6圖的I-II的剖面圖。
參照圖示，說明本發明之實施形態之半導體裝置之製造方法。對相同或對應的構成要素標註相同符號，且有省略反覆說明的情形。
實施形態1.
第1圖係顯示實施形態1之半導體裝置之製造方法的剖面圖。首先，在多層基板1的構裝面形成薄膜2。在多層基板1的構裝面構裝半導體晶片3。
接著，在多層基板1的構裝面，以轉移模具裝置實施樹脂密封。首先，以下模具4與上模具5夾著多層基板1來進行合模。接著，在形成在上模具5與多層基板1的構裝面之間的空腔6內流入熔化的樹脂7，以樹脂7密封半導體晶片3。
薄膜2係具有由以樹脂7密封的密封區域延伸至多層基板1的外側的溝槽9。當以樹脂7密封時，在多層基板1的外周部，在溝槽9以外的部分，上模具5與薄膜2的上面相接。使用溝槽9作為通風孔，將空腔6內的空氣排出於外，藉此可防止孔洞及未填充。
第2圖係顯示實施形態1之半導體裝置之製造方法的平面圖。第3圖係沿著第2圖的I-II的剖面圖。在多層基板1的基材的構裝面，形成有：導電圖案10、及覆蓋導電圖案10的阻焊劑11，作為薄膜2。在多層基板1的背面亦同樣地形 成有導電圖案12與阻焊劑13。其中，多層基板1的配線構造為幾層均可。此外，在阻焊劑13的開口部，半導體晶片3與多層基板1的導電圖案10係以銀膠或金線等導電性接合材相連接，惟在此省略圖示。
將本實施形態之效果與比較例相比較來進行說明。第4圖係顯示比較例之半導體裝置之製造方法的剖面圖。在比較例中，當進行樹脂成型時，空腔內的空氣由在上模具5所形成的通風孔14排出於外。若通風孔14的形狀非為最適時，有空氣留在樹脂7內而發生孔洞或未填充，相反地發生樹脂7由通風孔14溢出之溢流等問題。因此，必須配合構裝在多層基板1的半導體晶片3，在上模具5設置通風孔14。因此，若半導體晶片3作增減，必須要有新的模具，耗費成本。
另一方面，在本實施形態中，使用設在多層基板1的薄膜2的溝槽9作為通風孔。如上所示使多層基板1具有通風孔的功能，藉此即使半導體晶片3作增減，亦不需要新的模具，因此可刪減成本。
此外，在本實施形態中，形成在薄膜2的溝槽9並非為直線，具有2處的反切15a、15b。亦即，溝槽9係首先由基板內側朝向外側前進，在反切15a返回至基板內側，在反切15b再次朝向外側前進。藉由如上所示改變樹脂7的流動方向，在溝槽9的途中留住樹脂7，可防止樹脂7的溢流。
實施形態2.
第5圖係顯示實施形態2之半導體裝置之製造方法的平面圖。溝槽9的剖面構造與實施形態1相同，但是將溝槽9的寬 度在比最初的反切15a更為外側加寬。亦即，在由密封區域朝向外側的途中，溝槽9的寬度變寬。如上所示，若加寬樹脂7的通道的剖面積，根據柏努利定律，使樹脂7的流動速度降低。因此，可以比實施形態1為更短的距離留住樹脂7。因此，可縮短溝槽9所需基板長，且可刪減基板成本。此外，樹脂7的選定及條件設定的自由度增加。
此外，在密封區域側，溝槽9的寬度係以比樹脂7的填料直徑更窄為佳。藉此，可更加防止樹脂7的溢流。但是，因在密封區域側縮窄溝槽9的寬度，因此不易排出空氣，因此以對1個半導體晶片3形成複數溝槽9為佳。其他構成及效果與實施形態1相同。
實施形態3.
第6圖係顯示實施形態3之半導體裝置之製造方法的平面圖。第7圖係沿著第6圖的I-II的剖面圖。在導電圖案10之由阻焊劑11露出的部分形成有溝槽9。藉此，以下模具4與上模具5夾著多層基板1時，即使阻焊劑11壓擠，亦可防止溝槽9的寬度變窄。因此，即使在如實施形態2般縮窄溝槽9的寬度的情形下，亦可維持設計值的橫寬。此外，由於不需要考慮阻焊劑11的壓擠量，因此合模壓力的自由度增加。其他構成及效果與實施形態1相同。

Claims (4)

  1. 一種半導體裝置之製造方法，其特徵為包括：在多層基板的構裝面形成薄膜的步驟；在前述多層基板的前述構裝面構裝半導體晶片的步驟；及以下模具與上模具夾著前述多層基板而以樹脂密封前述半導體晶片的步驟，前述薄膜係具有由以前述樹脂密封的密封區域延伸至前述多層基板的外側的溝槽，以前述樹脂密封時，在前述多層基板的外周部，前述上模具與前述薄膜的上面相接，使用前述溝槽作為通風孔，前述溝槽係具有反切。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在由前述密封區域朝向外側的途中，前述溝槽的寬度變寬。
  3. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，對前述半導體晶片形成複數前述溝槽。
  4. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，前述薄膜係具有：導電圖案、及覆蓋前述導電圖案的阻焊劑，在前述導電圖案之由前述阻焊劑露出的部分形成有前述溝槽。
TW107110285A 2017-10-18 2018-03-26 半導體裝置之製造方法 TWI654692B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-201883 2017-10-18
JP2017201883A JP6981168B2 (ja) 2017-10-18 2017-10-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TWI654692B true TWI654692B (zh) 2019-03-21
TW201917798A TW201917798A (zh) 2019-05-01

Family

ID=66281199

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107110285A TWI654692B (zh) 2017-10-18 2018-03-26 半導體裝置之製造方法

Country Status (3)

Country Link
JP (1) JP6981168B2 (zh)
KR (1) KR102037655B1 (zh)
TW (1) TWI654692B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111623016B (zh) * 2020-06-16 2021-01-29 苏州鸿凌达电子科技有限公司 一种高功率石墨膜包边、压边裁切一体化模具及设备
CN114520169A (zh) * 2022-01-14 2022-05-20 苏州通富超威半导体有限公司 一种半导体封装治具及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523897B (en) 2000-08-18 2003-03-11 Hitachi Ltd Semiconductor device and its manufacturing method
CN100433279C (zh) 2003-12-22 2008-11-12 株式会社瑞萨科技 半导体器件的制造方法
TW200926311A (en) 2007-07-23 2009-06-16 Texas Instruments Inc Encapsulating semiconductor components using vented mold
TW201611138A (zh) 2011-01-12 2016-03-16 Renesas Electronics Corp 半導體裝置之製造方法
TW201732964A (zh) 2016-03-11 2017-09-16 Toshiba Kk 模具

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144713A (ja) * 1996-11-15 1998-05-29 Hitachi Ltd モールド方法および装置ならびに半導体装置
JPH1147903A (ja) * 1997-07-30 1999-02-23 Asahi Denso Kk ダイカスト金型のガス抜き構造
JP2000260795A (ja) * 1999-03-09 2000-09-22 Nec Corp 樹脂封止半導体装置用基板及び樹脂封止半導体装置
JP2003077946A (ja) * 2001-08-31 2003-03-14 Hitachi Ltd 半導体装置の製造方法
US7042072B1 (en) * 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
JP2008227317A (ja) * 2007-03-15 2008-09-25 Matsushita Electric Ind Co Ltd 半導体装置、そのための配線基板、封止金型、および製造方法
JP2011204786A (ja) * 2010-03-24 2011-10-13 Renesas Electronics Corp 半導体装置の製造方法
JP2015012061A (ja) * 2013-06-27 2015-01-19 株式会社デンソー 電子装置およびその電子装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523897B (en) 2000-08-18 2003-03-11 Hitachi Ltd Semiconductor device and its manufacturing method
CN100433279C (zh) 2003-12-22 2008-11-12 株式会社瑞萨科技 半导体器件的制造方法
TW200926311A (en) 2007-07-23 2009-06-16 Texas Instruments Inc Encapsulating semiconductor components using vented mold
TW201611138A (zh) 2011-01-12 2016-03-16 Renesas Electronics Corp 半導體裝置之製造方法
TW201732964A (zh) 2016-03-11 2017-09-16 Toshiba Kk 模具

Also Published As

Publication number Publication date
KR102037655B1 (ko) 2019-10-29
KR20190043444A (ko) 2019-04-26
TW201917798A (zh) 2019-05-01
JP2019075498A (ja) 2019-05-16
JP6981168B2 (ja) 2021-12-15

Similar Documents

Publication Publication Date Title
US9859197B2 (en) Integrated circuit package fabrication
US10366948B2 (en) Semiconductor device and method for manufacturing the same
TWI588952B (zh) 半導體封裝及相關製造方法
TWI654692B (zh) 半導體裝置之製造方法
TWI414028B (zh) 注射封膠系統及其方法
US10707154B2 (en) Semiconductor device and method for manufacturing the same
US20150235937A1 (en) Method For Manufacturing Semiconductor Device Using Mold Having Resin Dam And Semiconductor Device
TWI629761B (zh) 基板結構及半導體封裝元件之製造方法
KR20140011580A (ko) 반도체 몰딩 하부 금형, 반도체 패키지 및 반도체 패키지 제조 방법
TWM556409U (zh) 基板結構
JPWO2009150820A1 (ja) 半導体装置とその製造方法
JP4413054B2 (ja) 混成集積回路装置の製造方法
JPH03266442A (ja) 半導体チップ実装用リード構造体
JP4982664B2 (ja) 電子デバイス装置およびその製造方法
TWI689063B (zh) 半導體裝置及其製造方法
JP2008034728A (ja) 回路装置およびその製造方法
KR20210000777U (ko) 반도체 패키지
JP5271982B2 (ja) 半導体装置
US11133241B2 (en) Semiconductor package with a cavity in a die pad for reducing voids in the solder
JP4294034B2 (ja) 半導体装置
JP2008227317A (ja) 半導体装置、そのための配線基板、封止金型、および製造方法
JP4615360B2 (ja) 半導体装置
JP4225990B2 (ja) 半導体装置の製造方法
JP2020047629A (ja) 半導体装置およびその製造方法