JP4294034B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4294034B2 JP4294034B2 JP2006081415A JP2006081415A JP4294034B2 JP 4294034 B2 JP4294034 B2 JP 4294034B2 JP 2006081415 A JP2006081415 A JP 2006081415A JP 2006081415 A JP2006081415 A JP 2006081415A JP 4294034 B2 JP4294034 B2 JP 4294034B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- exposed
- resin
- sealing body
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
第一に、少なくともアイランドと、前記アイランドに固着された半導体素子と、前記アイランドの周囲に一方の端部が設けられた複数のリードと、前記アイランドの各部より延在された吊りリードと、前記アイランド、前記半導体素子、前記複数のリードおよび前記吊りリードを封止する樹脂封止体とを有する半導体装置に於いて、
前記樹脂封止体の裏面は、その中央に凹部が設けられ、その凹部の周囲に相当する前記樹脂封止体の4側辺には、前記リードの裏面が露出し、前記4側辺と交わるコーナーには前記吊りリードの裏面が露出し、
前記4側辺のリードの密集よりも、前記コーナー部の前記吊りリードと前記コーナー部のリードとの密集が緩和されている事で解決するものである。
第二に、前記吊りリードと前記コーナー部のリードとの密集の緩和は、前記凹部から前記リードの露出部分よりも、前記凹部から前記吊りリードの露出部分の方が外側に位置することで解決するものである。
第三に、少なくともアイランドと、前記アイランドに固着された半導体素子と、前記アイランドの周囲に一方の端部が設けられた複数のリードと、前記アイランドの各部より延在された吊りリードと、前記アイランド、前記半導体素子、前記複数のリードおよび前記吊りリードを封止する樹脂封止体とを有する半導体装置に於いて、
前記樹脂封止体の裏面は、その中央に凹部が設けられ、その凹部の周囲に相当する前記樹脂封止体の4側辺には、前記リードの裏面が露出し、前記4側辺と交わるコーナーには前記吊りリードの裏面が露出し、
前記4側辺のリードの密集よりも、前記コーナー部の前記吊りリードと前記コーナー部のリードとの密集が緩和され、前記吊りリードと前記リードに設けられた半田のブリッジを抑止した事で解決するものである。
第四に、前記リード、前記吊りリードには、半田の濡れ性が考慮されて、Sn、Ni、Sn−Bi、Sn−Ag、Sn−Cu、Au−Ag、Sn−Ag−Cuの組み合わせにより、少なくとも一層のメッキ膜が施されることで解決するものである。
板の導電パターンとが半田を介して固着するからである。
ト45および第2のエアベント46を形成しているが、少なくとも1箇所に設けられれば良い。また、樹脂注入口は少なくとも1箇所必要であり、ここでは、第2のエアベント46が形成されていない右下コーナー領域48に設けられる。尚、樹脂注入口の位置は、必ずしも、4つのコーナー部に設ける必要はなく、4つのコーナー部の全てのエアベント形成領域47に夫々第1のエアベント45および第2のエアベント46を形成しても良い。また、本実施の形態では、リードフレーム41に設けられた2種類の孔をそれぞれ第1のエアベント45および第2のエアベント46と定義することとする。以下同様とする。
する。そして、第1のエアベント45内では、空気がHL2近傍に集まり、上金型50または下金型54に設けられた空気抜き溝55を介して第2のエアベント46へと流入する。このとき、空気抜き溝55は、例えば、30〜50μm程度の幅で形成されている。尚、上述のように、第1のエアベント45は100〜250μm程度の深さを有するので、外周面30を構成する樹脂の切断面よりも手前で見充填領域を形成することはほとんどない。
Claims (4)
- アイランドと、前記アイランドに固着された半導体素子と、前記アイランドの周囲に一方の端部が設けられた複数のリードと、前記アイランドの角部より延在された吊りリードと、前記アイランド、前記半導体素子、前記複数のリードおよび前記吊りリードを封止する樹脂封止体とを有する半導体装置に於いて、
前記樹脂封止体は、前記樹脂封止体の表面、前記表面と対向して配置された裏面及び前記表面の周囲と前記裏面の周囲に配置された側面とを有し、
前記アイランドの表面及び前記吊りリードの表面は、前記樹脂封止体の表面から露出し、前記半導体素子は前記アイランドの裏面に固着され、
前記リード及び前記吊りリードは、前記樹脂封止体の側面の裏面側から外方に突出して露出して配置され、前記露出したリードの側面と隣り合う前記露出したリードの側面との間及び前記露出したリードの側面と隣接する前記露出した吊りリードの側面との間には、前記樹脂封止体と同一材料の樹脂が一体で硬化し、
前記露出したリード表面、前記露出した吊りリード表面及び前記硬化した樹脂の表面から成る外周面は、前記樹脂封止体の側面と連続する平坦面で、且つ前記樹脂封止体の裏面の周囲に配置された側面から突出した部分となり、
前記樹脂封止体の裏面は、その中央に凹部が設けられ、その凹部の周囲に相当する前記樹脂封止体の4側辺には、前記リードの裏面が露出し、前記4側辺と交わるコーナー部には前記吊りリードの裏面が露出し、
前記4側辺のリードの密集よりも、前記コーナー部の前記吊りリードと前記コーナー部のリードとの密集が緩和され、
前記露出したリード及び前記露出した吊りリードは、前記樹脂封止体の裏面側から打ち抜かれる事を特徴とした半導体装置。 - 前記吊りリードと前記コーナー部のリードとの密集の緩和は、前記樹脂封止体の裏面の中央に設けられた凹部から前記リードの露出部分よりも、前記凹部から前記吊りリードの露出部分の方が外側に位置する事により成される請求項1に記載の半導体装置。
- アイランドと、前記アイランドに固着された半導体素子と、前記アイランドの周囲に一方の端部が設けられた複数のリードと、前記アイランドの角部より延在された吊りリードと、前記アイランド、前記半導体素子、前記複数のリードおよび前記吊りリードを封止する樹脂封止体とを有する半導体装置に於いて、
前記樹脂封止体は、前記樹脂封止体の表面、前記表面と対向して配置された裏面及び前記表面の周囲と前記裏面の周囲に配置された側面とを有し、
前記アイランドの表面及び前記吊りリードの表面は、前記樹脂封止体の表面から露出し、前記半導体素子は前記アイランドの裏面に固着され、
前記リード及び前記吊りリードは、前記樹脂封止体の側面の裏面側から外方に露出して配置され、前記露出したリードの側面と隣り合う前記露出したリードの側面との間及び前記露出したリードの側面と隣接する前記露出した吊りリードの側面との間には、前記樹脂封止体と同一材料の樹脂が一体で硬化し、
前記露出したリード表面、前記露出した吊りリード表面及び前記硬化した樹脂の表面から成る外周面は、前記樹脂封止体の側面と連続する平坦面で、且つ前記樹脂封止体の裏面の周囲に配置された側面から突出した部分となり、
前記樹脂封止体の裏面は、その中央に凹部が設けられ、その凹部の周囲に相当する前記樹脂封止体の4側辺には、前記リードの裏面が露出し、前記4側辺と交わるコーナー部には前記吊りリードの裏面が露出し、
前記4側辺のリードの密集よりも、前記コーナー部の前記吊りリードと前記コーナー部のリードとの密集の方が緩和され、前記吊りリードと前記リードに設けられた半田のブリッジを抑止した事を特徴とした半導体装置。 - 前記リード、前記吊りリードには、半田の濡れ性が考慮されて、Sn、Ni、Sn−Bi、Sn−Ag、Sn−Cu、Au−Ag、Sn−Ag−Cuの組み合わせにより、少なくとも一層のメッキ膜が施される請求項1〜請求項3のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006081415A JP4294034B2 (ja) | 2006-03-23 | 2006-03-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006081415A JP4294034B2 (ja) | 2006-03-23 | 2006-03-23 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005210905A Division JP4225990B2 (ja) | 2005-07-21 | 2005-07-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006229243A JP2006229243A (ja) | 2006-08-31 |
JP4294034B2 true JP4294034B2 (ja) | 2009-07-08 |
Family
ID=36990251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006081415A Expired - Fee Related JP4294034B2 (ja) | 2006-03-23 | 2006-03-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4294034B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017079215A (ja) * | 2014-02-27 | 2017-04-27 | パナソニックIpマネジメント株式会社 | 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体 |
-
2006
- 2006-03-23 JP JP2006081415A patent/JP4294034B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006229243A (ja) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7228063B2 (ja) | 半導体装置 | |
JP3773855B2 (ja) | リードフレーム | |
JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
JP5876669B2 (ja) | 半導体装置 | |
JP2912134B2 (ja) | 半導体装置 | |
KR100679598B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2010087129A (ja) | 回路装置およびその製造方法 | |
JP2011142337A (ja) | 半導体装置の製造方法 | |
JP2008113021A (ja) | 半導体装置の製造方法 | |
JP4286242B2 (ja) | 半導体装置の製造方法 | |
JP4294034B2 (ja) | 半導体装置 | |
JP4121335B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
JP2019121698A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4225990B2 (ja) | 半導体装置の製造方法 | |
JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
JP4128088B2 (ja) | 半導体装置の製造方法 | |
JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
JP2017183417A (ja) | 半導体装置 | |
JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2008091956A (ja) | 半導体装置の製造方法 | |
JP2011233811A (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
JP2017108191A (ja) | 半導体装置 | |
JP4747188B2 (ja) | 半導体装置の製造方法 | |
JP2008182274A (ja) | 樹脂封止型半導体装置の製造方法および樹脂封止型半導体装置 | |
JP2006216993A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |