JP4294034B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4294034B2
JP4294034B2 JP2006081415A JP2006081415A JP4294034B2 JP 4294034 B2 JP4294034 B2 JP 4294034B2 JP 2006081415 A JP2006081415 A JP 2006081415A JP 2006081415 A JP2006081415 A JP 2006081415A JP 4294034 B2 JP4294034 B2 JP 4294034B2
Authority
JP
Japan
Prior art keywords
lead
exposed
resin
sealing body
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006081415A
Other languages
English (en)
Other versions
JP2006229243A (ja
Inventor
公 落合
俊之 武
哲也 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006081415A priority Critical patent/JP4294034B2/ja
Publication of JP2006229243A publication Critical patent/JP2006229243A/ja
Application granted granted Critical
Publication of JP4294034B2 publication Critical patent/JP4294034B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は裏面実装型の半導体装置である。
半導体装置は、年々大容量化されており、これに伴って各種信号線となるリード端子数も増加の傾向にある。そして、この傾向に伴ってリード端子が4方向より導出されるQFP(Quad Flat Package)型の半導体装置およびQFN(Quad Flat Non−leaded Package)型の半導体装置が使用されつつある(例えば、特許文献1参照。)。
以下、従来の実施例における製造方法ついて図面を参照しながら説明する。図12はリードフレーム平面図、図13は金型斜視図、図14は樹脂封止後のリードフレーム平面図である。
先ず、図12に示すリードフレーム1のステージ2上に接合剤である銀ペースト等を介して半導体素子を搭載する。半導体素子は、図示していないがその表面に複数の電極部を有しており、ステージ上に搭載し固着する。その後、この電極部とリード端子3とをワイヤーボンディングによって電気的に接続する。
以上のように半導体素子を搭載した後、リードフレーム1を図13に示す上型7と下型8との間に設置する。その後、型閉めすることによって注入領域であるキャビティが形成される。
そして、上型7のポット10’より溶融する樹脂を所定圧力にて注入する。樹脂は上型7のキャビティ、及び下型8にも流入してランナー11を介してキャビティ9に充填され、半導体素子が封止される。樹脂注入前にはキャビティ9内に空気が存在しているが、樹脂がキャビティ内に侵入する段階で、樹脂が空気を押すことによりエアベントへと抜けていく。そして、その空気はリードフレーム1に形成された孔5を介して外部へと抜けていく。尚、エアベントは金型7、8に形成されており、樹脂を通過させない程度の隙間となっている。
充填後、樹脂が冷却固化したところで、金型を開いてリードフレーム1を取り出す。図14は、この時点でのリードフレームを示すものである。但し、樹脂の流路を分かりやすくするために、樹脂封止時にポット及びランナーが存在した部分を破線で示している。図14から明らかなように、4つの封止領域の中央部分に位置するポット部10からゲート部4を介して樹脂が流入する。そのことにより、ステージに搭載される半導体素子及びその周囲部分にあるリード端子3の一部が樹脂で覆われ、1パッケージ12と成る。その後、リード端子3の連結部分を切断し、必要によって、分離したそれぞれのリード端子3の曲げ加工を行うことにより、QFP型の半導体装置を完成させる。
次に、図15は、上述したQFP型の半導体装置の製造方法と同様な方法により形成されたQFN型の半導体装置である。
図15(A)はリード15形成部を含む半導体装置の断面図である。図示の如く、従来における半導体装置では、Cuフレーム等から成るアイランド14上には半導体素子16が銀(以下Agという)ペースト等の導電ペースト17を介して固着されている。そして、半導体素子16の電極パッド(図示せず)とリード15とは金属細線18を介して電気的に接続している。そして、Cuフレームから成るアイランド14およびリード15上には、半導体素子16等を一体に被覆する樹脂封止体19が形成されている。そして、アイランド14およびリード15の裏面側には酸化防止および半田の濡れ性が考慮され鍍金が施されている。この構造により、例えば、実装基板(図示せず)に対して、半田を介してリード15を実装する。このとき、半導体装置の裏面側はほぼ同一平面を有するように形成されており、半導体装置は実装基板上に安定して実装される。
次に、図15(B)は吊りリード13形成部を含む半導体装置の断面図である。図示の如く、樹脂封止体19の側面から露出する吊りリード13の上面には、樹脂ばり19が樹脂封止体19の側面に連続して形成されている。これは金型に設けられたエアベント部に流入した樹脂が硬化したものであり、例えば、30μm程度で形成されている。
特開平8−181160号公報(第4−6頁、第1−3図)
上述したように、従来におけるQFN型の半導体装置では、図15(A)に示す如く、半導体装置の実装面側はほぼ同一の平面を有するように形成されていた。そのため、半導体装置を実装基板への実装する際、基板と半導体装置の実装面との間に樹脂くず等のゴミが入ると実装不良を起こすという問題が発生する。
更に、上述したように、従来における半導体装置の製造方法では、図13に示した如く、キャビティ9内に存在する空気はキャビティ9端部に追いやられ金型に設けられたエアベントを介してキャビティ9外部に抜ける。しかし、このエアベントを介して空気を押し出す際、リードフレーム1と上型7、またはリードフレーム1と下型8との間に樹脂がバリとして発生する。そして、パッケージ12をリードフレーム1からカッティングする際、パッケージ12周辺部を固定してからカッティングする。しかし、図15(B)に示す如く、この固定領域、特に、吊りリード13表面には、樹脂ばり19Aが発生しており、この樹脂バリ19Aによる凹凸により、リード3を確実に固定することができない。その結果、リード3間に形成される樹脂の切断面にマイクロクラックが発生する。そして、その後の工程においてこのクラックが悪化し樹脂くずとなるが、特に、実装工程では、この樹脂くず等により実装不良を誘発する問題が発生する。
また、従来における半導体装置の製造方法では、キャビティ9内に存在する空気はキャビティ9端部に追いやられ金型7に設けられたエアベントを介してキャビティ9外部に抜ける。しかし、このエアベントを介して空気を押し出す際、リードフレーム1と上型7、またはリードフレーム1と下型8との間に樹脂がバリとして発生する。しかし、この樹脂バリ厚は30μm程度と薄いため、パッケージを金型6から離型するときに、この樹脂バリがパッケージと一体で離型せず、金型内に残存する事がある。この樹脂バリが金型内に残ることで、次回の樹脂モールドの際、キャビティ9内に存在する空気の経路を塞いでしまう。その結果、空気は外部に抜け出すことは無く、キャビティ9内に圧縮されて残存するため、パッケージにボイド、未充填領域を発生してしまうという問題が発生する。
上記した従来の課題に鑑みてなされたもので、
第一に、少なくともアイランドと、前記アイランドに固着された半導体素子と、前記アイランドの周囲に一方の端部が設けられた複数のリードと、前記アイランドの各部より延在された吊りリードと、前記アイランド、前記半導体素子、前記複数のリードおよび前記吊りリードを封止する樹脂封止体とを有する半導体装置に於いて、
前記樹脂封止体の裏面は、その中央に凹部が設けられ、その凹部の周囲に相当する前記樹脂封止体の4側辺には、前記リードの裏面が露出し、前記4側辺と交わるコーナーには前記吊りリードの裏面が露出し、
前記4側辺のリードの密集よりも、前記コーナー部の前記吊りリードと前記コーナー部のリードとの密集が緩和されている事で解決するものである。
第二に、前記吊りリードと前記コーナー部のリードとの密集の緩和は、前記凹部から前記リードの露出部分よりも、前記凹部から前記吊りリードの露出部分の方が外側に位置することで解決するものである。
第三に、少なくともアイランドと、前記アイランドに固着された半導体素子と、前記アイランドの周囲に一方の端部が設けられた複数のリードと、前記アイランドの各部より延在された吊りリードと、前記アイランド、前記半導体素子、前記複数のリードおよび前記吊りリードを封止する樹脂封止体とを有する半導体装置に於いて、
前記樹脂封止体の裏面は、その中央に凹部が設けられ、その凹部の周囲に相当する前記樹脂封止体の4側辺には、前記リードの裏面が露出し、前記4側辺と交わるコーナーには前記吊りリードの裏面が露出し、
前記4側辺のリードの密集よりも、前記コーナー部の前記吊りリードと前記コーナー部のリードとの密集が緩和され、前記吊りリードと前記リードに設けられた半田のブリッジを抑止した事で解決するものである。
第四に、前記リード、前記吊りリードには、半田の濡れ性が考慮されて、Sn、Ni、Sn−Bi、Sn−Ag、Sn−Cu、Au−Ag、Sn−Ag−Cuの組み合わせにより、少なくとも一層のメッキ膜が施されることで解決するものである。
第1に、本発明の半導体装置によれば、半導体装置の実装面である樹脂封止体の裏面に、リードが露出する外周部の実装領域を除いた領域に凹部を形成することに特徴がある。そのことで、半導体装置の実装時に実装基板と半導体装置の実装面に樹脂バリ等のゴミが入っても、前記ゴミを凹部形成領域に位置することで実装不良を起こす確率を大幅に改善することができる。
第2に、本発明の半導体装置によれば、樹脂封止体側面から露出する吊りリードおよびその近傍の樹脂の厚みを吊りリードとほぼ同じ厚みで形成することに特徴がある。そのことで、吊りリードおよびその近傍の樹脂の上面をほぼ同一平面にすることができ、リード切断時にリード固定領域として用いることができる。その結果、リードおよびその近傍の樹脂の切断面を安定させることができる。
第3に、本発明の半導体装置によれば、吊りリードの一端を半導体装置の実装面に露出させることに特徴がある。そのことで、半導体装置の実装面積を増加させることができ、実装強度を向上させることができる。
第4に、本発明の半導体装置によれば、半導体装置の実装面と反対面である樹脂封止体表面からアイランドを露出している。そのことで、半導体素子から発生する熱をアイランドから直接外部に発散することができ、放熱性を向上させることができる。
第5に、本発明の半導体装置の製造方法によれば、樹脂封止体形成工程において、キャビティ内への樹脂の注入、キャビティ内からの空気および樹脂の排出をほぼリードフレームに形成された第1のエアベントのみを介して行う。そのことで、樹脂封止体の側面と連続して形成される外周面上には樹脂ばりによる凹凸がないほぼ同一の平坦面を形成することができる。
第6に、本発明の半導体装置の製造方法によれば、リードフレームから個々の半導体装置を切断する際に、樹脂封止体と樹脂封止体側面から露出するリードの境界近傍を確実に固定して切断することに特徴がある。そのことで、リードおよびリード周辺の樹脂の切断面を安定させることができる。その結果、切断面に位置する樹脂へのマイクロクラックを抑制し、そのクラックの成長による樹脂ゴミをも抑制し、半導体装置の実装不良等を起こす可能性を大幅に低減することができる。
第7に、本発明の半導体装置の製造方法によれば、リード、吊りリードおよびその周辺の樹脂を切断する際に、半導体装置の実装面側から切断することに特徴がある。そのことで、それら3者の打ち抜き面は実装面側に形成される。一方、それら3者のバリは実装面と反対面側に形成される。その結果、半導体装置の実装面に凹凸を形成することはなく、半導体装置の実装精度および安定性を向上させることができる。
以下に、本発明における半導体装置およびその製造方法において、図1〜図11を参照として説明する。
先ず、図1〜図3を用いて、本発明の一実施の形態であるQFN型の半導体装置について説明する。
図1(A)は本発明の半導体装置の斜視図であり、図1(B)は本発明の半導体装置裏面の平面図である。図1(A)に示すように、本実施の形態における半導体装置21の表面側では、パッケージを構成する絶縁性樹脂からなる樹脂封止体22の表面側221にアイランド23および吊りリード24の一端241の一部が露出している。また、樹脂封止体22の側面側222からはリード26の一端が僅かに露出している。後述の製造方法において詳細は説明するが、露出領域としてはリード26をリードフレーム41(図4参照)から切断する際にリード26をリード切断治具で固定できる領域を有していれば良い。具体的には、樹脂封止体22から50〜200μm程度露出している。また、リード26を露出する4つの側面222がそれぞれ交わる樹脂封止体22の4つのコーナー側面223からは、吊りリード24の他端242が僅かに露出している。この場合もリード26の場合と同様に、露出領域としては吊りリード24をリードフレーム41から切断する際に吊りリード24を固定する領域を有していれば良い。ここでも、同様に、具体的には、樹脂封止体22から50〜200μm程度露出している。
ここで、本実施の形態では、樹脂封止体22の表面221にアイランド23を露出することで、半導体素子から発生する熱の放熱性を向上させることができる。また、樹脂封止体22の表面221とアイランド23および吊りリード24の一端241の裏面とをほぼ同一平面に位置させることで、半導体装置21自体の薄型化を実現している。尚、アイランド23の位置は特に限定する必要ななく、後述する凹部25が形成できる位置であれば良い。
一方、図1(B)に示すように、本実施の形態における半導体装置21の裏面側は、半導体装置21の実装領域としての機能を果たしている。樹脂封止体22の裏面224側の外周部には、吊りリード24の他端242およびリード26の一端の実装面(実装基板との当接面)が、樹脂封止体22の裏面224とほぼ同一平面を共有するように露出している。そして、この吊りリード24の他端242およびリード26の一端の実装面に半田等の固着材を介して実装基板(図示せず)に実装する。このとき、本発明の半導体装置では、吊りリード24の他端242をも樹脂封止体22の裏面224側に露出させることに特徴がある。この構造により、実装面積を増やすことができ、実装強度を向上させることができる。ここで、樹脂封止体22の裏面224において、吊りリード24の他端242の露出領域を凹部25の周囲に配置させ、リード26の露出領域よりも外側に位置させている。この構造を採用することにより、樹脂封止体22の裏面224のコーナー部における実装領域の密集を緩和する。そして、お互いに隣接する吊りリード24およびリード26が半田ブリッジすることを防ぎ、個々のリード26と実装基板側の所望の導電パターン(図示せず)とを確実に電気的接続することができる。また、吊りリード24露出領域において、実装領域の密集が緩和されている場合では、吊りリード24の露出領域を増大することで、更に、実装強度を向上させることができる。これは、増大した露出領域と実装基
板の導電パターンとが半田を介して固着するからである。
更に、本発明の半導体装置では、樹脂封止体22の裏面224に凹部25を設けることにも特徴がある。この構造の詳細については、図2を参照にして以下に説明する。
図2(A)は図1(A)に示した本発明の半導体装置のX−X線方向の断面図であり、図2(B)は図1(A)に示した本発明の半導体装置のY−Y線方向の断面図である。先ず、図2(A)に示すように、本実施の形態における半導体装置21の断面構造について説明する。上述したように、樹脂封止体22の表面221にはアイランド23がほぼ同一平面を共有するように露出している。このアイランド23の露出面と反対面には、例えば、Agペースト等の導電ペースト27を介して半導体素子28が固着されている。そして、半導体素子28の電極パッド部(図示せず)とリード26とは金属細線29を介して電気的に接続している。この金属細線29と接続するリード26の他端261は樹脂封止体22内に位置するが、リード26の一端262は樹脂封止体22の裏面224とほぼ同一平面を共有するように露出している。
そして、上述したように、本発明の半導体装置の特徴としては、樹脂封止体22の裏面224に凹部25を設けることである。具体的には、樹脂封止体22の裏面224にはリード26の一端262が露出し、更に、半導体装置21の実装時の安定性を考慮して樹脂封止体22自体が平坦面を有している。そして、その領域よりも内側に、例えば、樹脂封止体22の裏面224の2/3程度の面積を占めるように凹部25が形成されている。本実施の形態では、この凹部25の深さは、例えば、10〜200μm程度で形成されている。しかし、凹部25の深さは半導体装置21自体の厚み、樹脂封止体22内のアイランド23の位置、その他、使用目的に応じて自由に変更することができる。つまり、この構造を有することで、半導体装置21を実装基板等に実装する際に、樹脂ばり等のゴミが半導体装置21と実装基板との間に存在しても、凹部25形成領域に位置することで実装不良を大幅に改善することができる。尚、凹部25の形成領域も深さと同様に変更可能であり、使用目的に応じて樹脂封止体22の裏面224に複数個形成しても良い。
次に、図2(B)に示すように、本実施の形態における半導体装置21では、樹脂封止体22の表面221からアイランド23を露出させる。そのことで、半導体素子28表面から樹脂封止体22の裏面224までの樹脂厚を確保し、半導体装置21の実装面に凹部25形成領域を確保している。また、本実施の形態では、アイランド23を樹脂封止体22の表面221から露出させ、半導体素子28から発生する熱の放熱性を向上させている。更に、本実施の形態では、QFN型の半導体装置21の実装面積を増大させるために、吊りリード24の他端242を樹脂封止体22の裏面224から露出させている。このとき、上述したように、半導体装置21の実装強度の向上を図るために、吊りリード24の他端242も樹脂封止体22の裏面224から露出させる。そして、吊りリード24が露出する樹脂封止体のコーナー部では、実装領域の密集による半田ブリッジによりショートを起こすことがある。そのため、吊りリード24の露出領域はコーナー部におけるリード26との実装領域の密集を考慮して決められる。
尚、図示はしていないが、アイランド23の固着領域には導電ペースト27との接着性を考慮して銀メッキや金メッキが施されている場合もある。また、リード26上には金属細線29の接着性が考慮され銀メッキやニッケルメッキが施されている。
次に、図3(A)は本発明の半導体装置の特徴部の斜視図であり、図3(B)は本発明の半導体装置のリードの拡大図である。図3(A)に示すように、実際は、樹脂封止体22から露出するリード26の一端262間には樹脂が一体に形成されている。また、リード26の一端262と吊りリード24の他端242との間にも樹脂が一体に形成されている。これは、樹脂封止体22の側面222、223から露出するリード26および吊りリード24はごく僅かである。そして、吊りリード24、リード26自体の厚みも、例えば、100〜250μm程度あるため、この吊りリード24、リード26の間の樹脂22Aは樹脂封止体22自体と一体化しているためである。そして、本発明の半導体装置の特徴としては、吊りリード24、リード26および吊りリード24とリード26との間の樹脂22Aで形成される外周面30がほぼ同一面、かつ、同一の厚みで形成されていることである。後述する製造方法で詳細は説明するが、この構造により、半導体装置21をリードフレーム41から切断する際、リード切断治具で確実に吊りリード24、リード26を固定することができる。
更に、図3(B)に示すように、本発明の半導体装置は、リード26の一端262において、打ち抜き面32を樹脂封止体22の裏面224側に有し、リード26のバリ31発生側を樹脂封止体22の表面221側に有することに特徴がある。もし、逆に、バリ31発生側を樹脂封止体22の裏面224側に有していると、半導体装置21を実装基板に実装する際にバリ31が破砕し、その破砕したバリ31により実装不良を起こす可能性がある。また、バリ31が破砕せず残っている場合では、樹脂封止体22の裏面224の平坦性が悪化し、実装精度および実装強度を低下させることとなる。つまり、上述した構造を有することで、半導体装置の実装精度および実装強度を向上させることができる。尚、図示の如く、打ち抜き面32は曲面を有している。そして、吊りリード24においても同様なことがいえ、吊りリード24も同様な構造を有している。
尚、上述した説明では、QFN型の半導体装置について説明したが、特に限定する必要はなく、QFP型等のその他の半導体装置についても同様な効果を得ることができる。そして、その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
次に、図4〜図10を用いて、本発明の一実施の形態であるQFN型の半導体装置の製造方法について説明する。尚、製造方法の説明にあたり、上述した半導体装置の説明に用いた図面および符番で同一の構成要素については、同一の図面および符番を用いることとする。
第1の工程は、図4および図5に示すように、リードフレームを準備する工程である。
図4は、本発明の半導体装置に用いられるリードフレームの平面図である。図示の如く、本実施の形態に用いるリードフレーム41は、例えば、厚さが約100〜250μmの銅を主材料とするフレームから成る。しかし、Fe―Niを主材料としても良いし、他の金属材料でも良い。そして、リードフレーム41上には一点鎖線で示した1個の半導体装置に対応するユニットを示す搭載部42が複数個形成されている。図4では、4つの搭載部42のみ図示しているが、少なくとも1個配置されていれば良い。この搭載部42は、紙面に対して左右方向に延在する一対の第1の連結条体43と紙面に対して上下方向に延在する一対の第2の連結条体44とにより囲まれている。そして、この第1および第2の連結条体43、44により、1枚のリードフレーム41上に複数の搭載部42が位置される。
そして、図5は図4に示したリードフレームの1つの搭載部を拡大した平面図である。具体的には、図示の如く、搭載部42は、主に、アイランド23とアイランド23を支持する吊りリード24と、アイランド23の4側辺の近傍に位置し、この4側辺を囲み第1および第2の連結条体43、44へと延在される複数のリード26と、吊りリード24の延在方向に位置し吊りリード24と第1および第2の連結条体43、44と囲まれる領域47、領域47に設けられる第1のエアベント45および第2のエアベント46とから構成されている。本実施の形態では、3つのエアベント形成領域47に夫々第1のエアベン
ト45および第2のエアベント46を形成しているが、少なくとも1箇所に設けられれば良い。また、樹脂注入口は少なくとも1箇所必要であり、ここでは、第2のエアベント46が形成されていない右下コーナー領域48に設けられる。尚、樹脂注入口の位置は、必ずしも、4つのコーナー部に設ける必要はなく、4つのコーナー部の全てのエアベント形成領域47に夫々第1のエアベント45および第2のエアベント46を形成しても良い。また、本実施の形態では、リードフレーム41に設けられた2種類の孔をそれぞれ第1のエアベント45および第2のエアベント46と定義することとする。以下同様とする。
第2の工程は、図6に示す如く、リードフレーム41のアイランド23上に半導体素子28をダイボンドし、その半導体素子28の電極パッド部(図示せず)とリード26とを金属細線29でワイヤーボンドし、電気的に接続する工程である。
本工程では、リードフレーム41の各搭載部42毎に、アイランド23表面にAgペーストなどの導電ペースト27によって半導体素子28をダイボンドし固定する。その後、半導体素子28の電極パッド部とリード26とを金属細線29にて接続する。そして、前記細線としては、例えば、Au線より成る。このとき、金属細線29はワイヤーボンディングにより、電極パッド部にはボールボンディングし、リード26側はステッチボンディングし接続する。尚、図示はしていないが、アイランド23上には導電ペーストとの接着性を考慮して銀メッキや金メッキを施す場合もある。また、リード26上には金属細線29の接着性が考慮して銀メッキやニッケルメッキが施される。その他、使用用途に応じて半導体素子28の接着手段としては、Au−Si箔、半田等のロウ材、絶縁材料から成る接着材またはフィルム等も用いられる。
第3の工程は、図7〜図9に示す如く、樹脂封止金型を用いてリードフレーム上の個々の搭載部を樹脂でモールドする工程である。
図7(A)は、上金型内部の平面図であり、図7(B)は、樹脂モールド時におけるエアベント形成領域部の断面図である。そして、図7(C)はゲート部における樹脂注入部の断面図である。
図7(A)に示す如く、上金型50のキャビティ51の各コーナー部には、図5に示したエアベント形成領域47に合わせて当接面52が形成されている。そして、この当接面52は、下金型54と合わさることでリードフレーム41をキャビティ51内で支持する働きを示す。また、リードフレーム41に形成された第1および第2のエアベント45、46は上金型50に設けられた空気抜き溝55により連結される。そして、図7(B)に示す如く、この空気抜き溝55は、第1のエアベント45と第2のエアベント46とを分離するリードフレーム21の一部56を覆うように位置する。具体的には、空気抜き溝55の深さは、例えば、当接面52から10〜50μm程度で構成するように形成されている。そして、空気抜き溝55の長さは第1のエアベント45と第2のエアベント46とを連結すればよく、両者と少し重なる程度の長さである。尚、下金型54にも、予め、上金型50と同様に、第1および第2のエアベント45、46を連結するための空気抜き溝を形成しても良い。
次に、図7(B)を参照にして、キャビティ51内の空気の流れ、特に、第1および第2のエアベント45、46が形成された当接面52を有するキャビティ51のコーナー部における空気の流れについて説明する。図示の如く、樹脂モールドの際、キャビティ51内のコーナー部に追い込まれた空気および樹脂は、第1のエアベント45内へと流入する。このとき、リードフレーム41の厚さは、例えば、100〜250μm程度あるため、第1のエアベント45の深さも同様に、例えば、100〜250μm程度ある。そのため、第1のエアベント45内へはキャビティ51内の空気のみではなく、樹脂も一緒に流入
する。そして、第1のエアベント45内では、空気がHL2近傍に集まり、上金型50または下金型54に設けられた空気抜き溝55を介して第2のエアベント46へと流入する。このとき、空気抜き溝55は、例えば、30〜50μm程度の幅で形成されている。尚、上述のように、第1のエアベント45は100〜250μm程度の深さを有するので、外周面30を構成する樹脂の切断面よりも手前で見充填領域を形成することはほとんどない。
そして、本発明の製造方法では、図7(C)に示す如く、ゲート部57においても、第1のエアベント45を用いて樹脂をキャビティ51内に注入することにも特徴がある。図示の如く、上金型50に設けられたゲート部57は直接キャビティ51と連続して形成されず、第1のエアベント45のHL2側に先端部が位置している。そのことで、矢印で示したようにゲート部57から流入する樹脂は第1のエアベント45を介してキャビティ51内に流入する。そして、他のコーナー部と同様に、ゲート部57においても第1のエアベント45上面は上金型50の当接面52が位置する。その結果、樹脂封止体22の側面222、223と連続して形成される外周面30(図3参照)上面には、従来の構造における樹脂バリ19A(図15(B)参照)が発生することなく、外側面30はほぼ同一平面を形成することができる。
つまり、本発明の製造方法では、キャビティ51は金型51、54の当接面52によりほぼ密閉されており、キャビティ51内への樹脂の注入およびキャビティ51外への樹脂および空気の排出は第1のエアベント45を介して行う。この構造は、従来において、キャビティと連続して金型に設けられたエアベントおよびゲート部を有さない点と大きく異なる。そのことで、上述した樹脂封止体22と連続して形成された外周面30を樹脂による凹凸を有さないほぼ同一平坦面に形成できる。そして、上述の如く、ゲート部57も同様にすることで、樹脂封止体22側面の外周面30全てをほぼ同一平坦面に形成できる。
上述した樹脂封止金型50、54を用いることで、図8および図9に示す如く、樹脂封止体22がリードフレーム41を覆うように各搭載部42毎に形成される。図8は、リードフレーム41上に形成された樹脂封止体22を示した平面図であり、図9は、図8に示した搭載部42の第1および第2のエアベント45、46部に形成された樹脂封止体22の平面図ある。図7に示す樹脂封止金型50、54を用いることで、キャビティ51から流出した樹脂は第1のエアベント45、空気抜き溝55および第2のエアベント46の少なくとも一部で硬化する。よって、パッケージの離型の際は、リードフレーム41および樹脂封止体22と一体で離型される。そして、キャビティ51内の空気は図7(B)の矢印の如く、空気抜き溝55を介して第2のエアベント46より外部に抜け出すことができる。この本発明の製造方法により、キャビティ51内の空気を図5に点線で示した本来の樹脂封止体22形成領域外部に排除できる。その結果、第1のエアベント45ではリードフレーム41厚の空気通過経路は確実に確保でき、樹脂封止体22端部に未充填領域を形成することはない。尚、図示はしていないが、樹脂封止体22の裏面224側に凹部25を形成するために、下金型54のキャビティ51側には凹部25に対応した凸部が形成されている。
第4の工程は、樹脂封止体22から露出しているリードフレーム41にメッキを施す工程である。
本工程では、リード酸化防止、半田濡れ性等が考慮されリードフレーム41にメッキを施す。このときは、複数の搭載部42が形成されたリードフレーム41全体にメッキを施す。例えば、リードフレーム41またはリードフレーム41を乗せるメッキ補助ラック側をカソード電極、メッキ浴槽側にアノード電極を準備し、一度に複数のリードフレーム41にメッキを施す。このとき、メッキ浴槽には、Pd、Sn、Ni、Sn−Pb、Sn−Bi、Sn−Ag、Sn−Cu、Au−Ag、Sn−Ag−Cu等のメッキ液を準備し、これらのメッキ液の組み合わせにより、少なくとも1層のメッキ膜がリードフレーム41に施される。尚、リードフレーム41にPdメッキを採用する場合は、樹脂モールド工程前に、予め、Pdメッキが施されたリードフレーム41が用いられる。
第5の工程は、図10および図11に示す如く、リードフレーム41上に複数形成された半導体装置21をリードフレーム41から切断する工程である。
図10は、第1および第2のエアベント形成領域を切断したリードフレームの平面図である。そして、図11(A)は、吊りリード24またはリード26切断時の斜視図であり、図11(B)は、本発明の特徴であるリード26切断時の固定領域を示した平面図である。先ず、図9に示すように、上述したように、本発明の半導体装置の製造方法では、キャビティ51から流出する樹脂は第1のエアベント45内で硬化する。そのため、樹脂封止体22近傍ではリードフレーム41上を含む外周面30上には樹脂バリは発生しない。
また、リードフレーム41は、例えば、100〜250μm程度の厚みを有しているため、キャビティ51から流出した樹脂は第1のエアベント45、空気抜き溝55および第2のエアベント46内で一体化して硬化している。つまり、第1および第2のエアベント45、46内の樹脂はリードフレーム41の厚みで強固に硬化し、空気抜き溝55内の樹脂は両者と一体化する。そのため、キャビティ51から流出した樹脂は決められた位置に樹脂を硬化することができる。その結果、第1および第2のエアベント45、46を打ち抜く際、第1および第2のエアベント45、46間のリードフレーム56上の樹脂バリも全て除去することができる。そして、吊りリード24部を切断する工程では、樹脂封止体22と連続した外周面30上を確実に固定した状態で吊りリード24および樹脂を切断することができる。つまり、図3(A)に示す如く、外周面30上には樹脂による凹凸が形成されないので、支持手段62(図11参照)で吊りリード24および樹脂22Aを確実に固定し、それらを切断できる。尚、切断形状は、外周面30を残して各側辺のリード26端の際まで切断するので、図示の如き形状となる。そして、リードフレーム41の一部を残し、第1および第2の連結条体43、44と連結させておくことで、リードフレーム41から搭載部42は離間されない。
次に、図11に示すように、本発明の半導体装置21はQFN型の半導体装置であるので、樹脂封止体22からリード26が露出する境界部近傍でリード26を切断する。そして、この工程において同時に個々の半導体装置21をリードフレーム41から切断する。図11(A)に示すように、先ず、メッキが施された半導体装置21を台座59、60上に設置する。そして、半導体装置21のリード26の露出境界部を支持手段62で固定し、一方、リード26の先端部も支持手段63で固定する。そして、パンチ64にてリード26を切断し、リードフレーム41から半導体装置21を独立される。
そして、本発明の半導体装置の製造方法の特徴としては、図示の如く、リード26切断時に半導体装置21の実装面側からパンチ64を入れ、リード26およびその周辺の樹脂22A(図3参照)を切断することである。この製造方法により、図3(B)に示すように、リード26の打ち抜き面32(図3参照)を半導体装置21の実装面側に形成する。一方、リード26のバリ31(図3参照)は、半導体装置21の実装面と反対面に形成する。そして、この構造を有することによる効果は上述したので、ここでは割愛することとする。尚、吊りリード24を切断する際も同様に実装面側から切断するので、同様な効果を得ることができる。つまり、本発明の半導体装置では、打ち抜き面32は実装面側に形成される。
更に、本発明の半導体装置の製造方法の特徴としては、吊りリード24およびリード26を切断する時に、リード26を支持手段62により確実に固定してからパンチ64で切断することである。図11(B)に示す如く、切断後の樹脂封止体22近傍のハッチングで示した、例えば、50〜200μm程度の固定領域65を支持手段62で固定する。そして、図からも分かるように、吊りリード24露出領域の周辺も固定する。このとき、第3工程の樹脂封止体22形成工程でも上述したが、樹脂封止体22の側面222、223と連続する外周面30には凹凸は形成されない。特に、上述の如く、エアベント形成領域47(図5参照)においても、樹脂封止体22の側面223と連続する外周面30上には樹脂バリは発生しない。そして、樹脂を注入するゲート部57(図7参照)においても外周面30上には樹脂ばりは発生しない。そのため、本発明では、○印66で示した領域において、従来における樹脂ばり19A(図15(B)参照)は形成されず、外周面30に位置する固定領域65には樹脂バリによる凹凸はなくほぼ同一平坦面から成る。そして、上述の如く、支持手段62によりリード26を確実に固定し、リード26およびその周辺の樹脂22Aを切断する。その結果、リード26間のおよび吊りリード24とリード26との間の樹脂22Aの切断面にはマイクロクラックの発生を抑制することができ、安定した一定の形状に形成される。そして、後工程における半導体装置の特性判定工程、ラッピング工程、実装工程において、マイクロクラックが成長し樹脂22Aがくずれることはない。そして、特に、実装工程において、樹脂くず等による実装不良を誘発することのない半導体装置を実現できる。また、パンチ64のライフサイクルも向上させることができる。その後、図1に示した半導体装置21が完成する。
つまり、上述の工程をまとめると、本発明の半導体装置の製造方法では、吊りリード24が樹脂封止体22から露出する側面223を挟んで第1のエアベント45が形成されたリードフレームを使用する。そして、この第1のエアベント45形成領域では金型50、54の当接面52により吊りリード24を挟持する。この当接面52では、キャビティ51内への樹脂の注入、キャビティ51内からの空気および樹脂の排出はほぼ第1のエアベント45のみを介して行う。そのことで、樹脂封止体22の側面222、223に連続して形成される外周面30は、ほぼ同一の平面を有し、かつ、その表面には樹脂ばりによる凹凸は形成されない。そして、この構造を有することで、吊りリード24およびリード26をリードフレーム41から切断する際、樹脂封止体22側面と連続した外周面をリード切断治具の支持手段62で確実に固定し切断できる。その結果、切断時における外周面30の樹脂22Aへのマイクロクラックの発生を最小限に抑制することができ、それに伴い、半導体装置21の実装不良も最小限に抑制することができる。
尚、本実施の形態では、本実施の半導体装置の製造方法では2つのエアベントが形成された場合について説明したが、特に限定する必要はない。少なくともキャビティと連続した第1のエアベントがあれば同様な効果を得ることができる。また、予め、メッキが施されたリードフレームを用いる場合も同様な効果を得ることができる。そして、その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置を説明する(A)斜視図(B)平面図である。 本発明の半導体装置を説明する(A)断面図(B)断面図である。 本発明の半導体装置を説明する(A)斜視図(B)斜視図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する(A)平面図(B)断面図(C)断面図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する(A)斜視図(B)平面図である。 従来における半導体装置の製造方法を説明する図である。 従来における半導体装置の製造方法を説明する図である。 従来における半導体装置の製造方法を説明する図である。 従来における半導体装置を説明する(A)断面図(B)断面図である。

Claims (4)

  1. アイランドと、前記アイランドに固着された半導体素子と、前記アイランドの周囲に一方の端部が設けられた複数のリードと、前記アイランドの角部より延在された吊りリードと、前記アイランド、前記半導体素子、前記複数のリードおよび前記吊りリードを封止する樹脂封止体とを有する半導体装置に於いて、
    前記樹脂封止体は、前記樹脂封止体の表面、前記表面と対向して配置された裏面及び前記表面の周囲と前記裏面の周囲に配置された側面とを有し、
    前記アイランドの表面及び前記吊りリードの表面は、前記樹脂封止体の表面から露出し、前記半導体素子は前記アイランドの裏面に固着され、
    前記リード及び前記吊りリードは、前記樹脂封止体の側面の裏面側から外方に突出して露出して配置され、前記露出したリードの側面と隣り合う前記露出したリードの側面と間及び前記露出したリードの側面と隣接する前記露出した吊りリードの側面との間には、前記樹脂封止体と同一材料の樹脂が一体で硬化し、
    前記露出したリード表面、前記露出した吊りリード表面及び前記硬化した樹脂の表面から成る外周面は、前記樹脂封止体の側面と連続する平坦面で、且つ前記樹脂封止体の裏面の周囲に配置された側面から突出した部分となり、
    前記樹脂封止体の裏面は、その中央に凹部が設けられ、その凹部の周囲に相当する前記樹脂封止体の4側辺には、前記リードの裏面が露出し、前記4側辺と交わるコーナー部には前記吊りリードの裏面が露出し、
    前記4側辺のリードの密集よりも、前記コーナー部の前記吊りリードと前記コーナー部のリードとの密集が緩和され、
    前記露出したリード及び前記露出した吊りリードは、前記樹脂封止体の裏面側から打ち抜かれる事を特徴とした半導体装置。
  2. 前記吊りリードと前記コーナー部のリードとの密集の緩和は、前記樹脂封止体の裏面の中央に設けられた凹部から前記リードの露出部分よりも、前記凹部から前記吊りリードの露出部分の方が外側に位置する事により成される請求項1に記載の半導体装置。
  3. アイランドと、前記アイランドに固着された半導体素子と、前記アイランドの周囲に一方の端部が設けられた複数のリードと、前記アイランドの角部より延在された吊りリードと、前記アイランド、前記半導体素子、前記複数のリードおよび前記吊りリードを封止する樹脂封止体とを有する半導体装置に於いて、
    前記樹脂封止体は、前記樹脂封止体の表面、前記表面と対向して配置された裏面及び前記表面の周囲と前記裏面の周囲に配置された側面とを有し、
    前記アイランドの表面及び前記吊りリードの表面は、前記樹脂封止体の表面から露出し、前記半導体素子は前記アイランドの裏面に固着され、
    前記リード及び前記吊りリードは、前記樹脂封止体の側面の裏面側から外方に露出して配置され、前記露出したリードの側面と隣り合う前記露出したリードの側面と間及び前記露出したリードの側面と隣接する前記露出した吊りリードの側面との間には、前記樹脂封止体と同一材料の樹脂が一体で硬化し、
    前記露出したリード表面、前記露出した吊りリード表面及び前記硬化した樹脂の表面から成る外周面は、前記樹脂封止体の側面と連続する平坦面で、且つ前記樹脂封止体の裏面の周囲に配置された側面から突出した部分となり、
    前記樹脂封止体の裏面は、その中央に凹部が設けられ、その凹部の周囲に相当する前記樹脂封止体の4側辺には、前記リードの裏面が露出し、前記4側辺と交わるコーナー部には前記吊りリードの裏面が露出し、
    前記4側辺のリードの密集よりも、前記コーナー部の前記吊りリードと前記コーナー部のリードとの密集の方が緩和され、前記吊りリードと前記リードに設けられた半田のブリッジを抑止した事を特徴とした半導体装置。
  4. 前記リード、前記吊りリードには、半田の濡れ性が考慮されて、Sn、Ni、Sn−Bi、Sn−Ag、Sn−Cu、Au−Ag、Sn−Ag−Cuの組み合わせにより、少なくとも一層のメッキ膜が施される請求項1〜請求項3のいずれか1項に記載の半導体装置。
JP2006081415A 2006-03-23 2006-03-23 半導体装置 Expired - Fee Related JP4294034B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006081415A JP4294034B2 (ja) 2006-03-23 2006-03-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006081415A JP4294034B2 (ja) 2006-03-23 2006-03-23 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005210905A Division JP4225990B2 (ja) 2005-07-21 2005-07-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006229243A JP2006229243A (ja) 2006-08-31
JP4294034B2 true JP4294034B2 (ja) 2009-07-08

Family

ID=36990251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006081415A Expired - Fee Related JP4294034B2 (ja) 2006-03-23 2006-03-23 半導体装置

Country Status (1)

Country Link
JP (1) JP4294034B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017079215A (ja) * 2014-02-27 2017-04-27 パナソニックIpマネジメント株式会社 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体

Also Published As

Publication number Publication date
JP2006229243A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
JP3773855B2 (ja) リードフレーム
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP5876669B2 (ja) 半導体装置
JP2912134B2 (ja) 半導体装置
KR100679598B1 (ko) 반도체 장치 및 그 제조 방법
JP2010087129A (ja) 回路装置およびその製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP4286242B2 (ja) 半導体装置の製造方法
JP4294034B2 (ja) 半導体装置
JP4121335B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP4225990B2 (ja) 半導体装置の製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP4128088B2 (ja) 半導体装置の製造方法
JP3445930B2 (ja) 樹脂封止型半導体装置
JP2017183417A (ja) 半導体装置
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2008091956A (ja) 半導体装置の製造方法
JP2011233811A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JP2017108191A (ja) 半導体装置
JP4747188B2 (ja) 半導体装置の製造方法
JP2008182274A (ja) 樹脂封止型半導体装置の製造方法および樹脂封止型半導体装置
JP2006216993A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees