TWI635570B - 利用具有中間非反應性柱狀遮罩開口清潔之複合式雷射劃線與電漿蝕刻方法的晶圓切割 - Google Patents

利用具有中間非反應性柱狀遮罩開口清潔之複合式雷射劃線與電漿蝕刻方法的晶圓切割 Download PDF

Info

Publication number
TWI635570B
TWI635570B TW104102862A TW104102862A TWI635570B TW I635570 B TWI635570 B TW I635570B TW 104102862 A TW104102862 A TW 104102862A TW 104102862 A TW104102862 A TW 104102862A TW I635570 B TWI635570 B TW I635570B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
mask
plasma
substrate
layer
Prior art date
Application number
TW104102862A
Other languages
English (en)
Other versions
TW201530695A (zh
Inventor
類維生
朴正來
帕帕那詹姆士Ｓ
伊頓貝德
庫默亞傑
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201530695A publication Critical patent/TW201530695A/zh
Application granted granted Critical
Publication of TWI635570B publication Critical patent/TWI635570B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明描述切割半導體晶圓之方法，每一晶圓具有複數個積體電路。在一實例中，切割具有複數個積體電路的半導體晶圓之方法涉及在半導體晶圓上形成遮罩，該遮罩包括覆蓋及保護積體電路的層。利用雷射劃線製程圖案化該遮罩，以提供具有間隙的圖案化遮罩，從而曝露積體電路之間的半導體晶圓區域。在圖案化遮罩後，利用對半導體晶圓之已曝露區域非反應性的各向異性電漿製程清潔半導體晶圓之已曝露區域。在清潔半導體晶圓之已曝露區域後，經由圖案化遮罩中的間隙電漿蝕刻半導體晶圓，以單一化積體電路。

Description

利用具有中間非反應性柱狀遮罩開口清潔之複合式雷射劃線與電漿蝕刻方法的晶圓切割
本發明之實施例係關於半導體處理領域，且更特定言之，係關於切割半導體晶圓之方法，每一晶圓上具有複數個積體電路。
在半導體晶圓處理中，在由矽或其他半導體材料所組成的晶圓(亦稱為基板)上形成積體電路。大體而言，利用各種材料層形成積體電路，該等材料為半導體、導體或者絕緣體。使用各種熟知製程摻雜、沉積及蝕刻該等材料以形成積體電路。每一晶圓經處理形成眾多含有積體電路的個別區域，該等區域被稱為晶粒。
遵循積體電路形成製程，「切割」晶圓以使個別晶粒彼此分離以便封裝或以未封裝形式用於較大電路內。用於晶圓切割的兩種主要技術為劃線及鋸切。在劃線情況中，沿 預形成之劃割線跨越晶圓表面移動金剛石鑲頭劃線器。該等劃割線沿晶粒之間的空間延伸。該等空間通常被稱為「劃道(street)」。金剛石劃線器沿劃道在晶圓表面中形成淺劃痕。在諸如利用捲筒施加壓力後，沿劃割線分離晶圓。晶圓的斷裂遵循晶圓基板之晶格結構。劃線可用於約10密耳(千分之一吋)或以下厚度的晶圓。對於較厚晶圓，鋸切係目前較佳之切割方法。
在鋸切情況中，以高的每分鐘轉數旋轉的金剛石鑲頭鋸接觸晶圓表面，並沿劃道鋸切晶圓。將晶圓安裝在支撐構件上，該支撐構件為諸如跨越薄膜框拉伸的黏合薄膜，並將鋸反復應用於垂直與水平劃道兩者。劃線或鋸切的一個問題在於可沿晶粒之斷裂邊緣形成卷屑及槽。另外，可形成裂紋，且該等裂紋可自晶粒邊緣傳播至基板內，並導致積體電路無法操作。卷屑及破裂尤其是劃線所具有的問題，因為僅可對正方形或矩形晶粒之一側按結晶結構之<110>方向劃線。因此，晶粒之另一側之斷裂產生鋸齒狀分離線。由於卷屑及破裂，晶圓上的晶粒之間需要額外間距，以防止損傷積體電路(例如，使卷屑及裂紋與實際積體電路保持距離)。由於間隔要求，所以無法在標準尺寸之晶圓上形成許多晶粒，且浪費了本可用於電路系統之晶圓基板面。使用鋸加重了半導體晶圓上的基板面浪費。鋸刃之厚度約為15微米。因此，為確保由鋸產生的切口周圍之破裂及其他損傷不損害積體電路，通常必須將每一晶粒***三百至五百微米。此外，在切割後，需要大量清潔每一晶粒以移除產生自鋸切製程的 顆粒及其他污染物。
亦已經使用電漿切割，但電漿切割亦可具有限制。舉例而言，妨礙電漿切割實施的一個限制可為成本。用於圖案化抗蝕劑的標準微影操作可導致實施成本過高。可能妨礙電漿切割實施的另一限制在於在沿劃道切割常見金屬(例如，銅)時對該等常見金屬之電漿處理可產生製造問題或產量限制。
本發明之實施例包括切割半導體晶圓之方法，每一晶圓上具有複數個積體電路。
在一實施例中，切割具有複數個積體電路的半導體晶圓之方法涉及在半導體晶圓上形成遮罩，該遮罩包括覆蓋及保護積體電路的層。利用雷射劃線製程圖案化該遮罩，以提供具有間隙的圖案化遮罩，從而曝露積體電路之間的半導體晶圓區域。在圖案化遮罩後，利用對半導體晶圓之已曝露區域非反應性的各向異性電漿製程清潔半導體晶圓之已曝露區域。在清潔半導體晶圓之已曝露區域後，經由圖案化遮罩中的間隙電漿蝕刻半導體晶圓，以單一化積體電路。
在另一實施例中，用於切割具有複數個積體電路的半導體晶圓之系統包括工廠介面。將雷射劃線設備與工廠介面耦接且容納雷射。將第一電漿蝕刻腔室與工廠介面耦接，該第一電漿蝕刻腔室經配置用於執行非反應性電漿清潔操作。將第二電漿蝕刻腔室與工廠介面耦接，該第二電漿蝕刻腔室經配置用於執行深層矽電漿蝕刻操作。
在另一實施例中，切割具有複數個積體電路的半導體晶圓之方法涉及在矽基板上形成遮罩層，該遮罩層覆蓋及保護安置於矽基板上的積體電路。積體電路包括安置於低介電常數材料層及銅層上的二氧化矽層。該方法亦涉及利用雷射劃線製程圖案化遮罩層、二氧化矽層、低介電常數材料層、銅層及矽基板的一部分，以曝露積體電路之間的矽基板區域。在執行雷射劃線製程後，利用對矽基板之已曝露區域非反應性的各向異性電漿製程清潔矽基板之已曝露區域。在清潔矽基板之已曝露區域後，經由矽基板之已曝露區域電漿蝕刻矽基板，以單一化積體電路。
100A‧‧‧SEM影像
100B‧‧‧SEM影像
100C‧‧‧SEM影像
102B‧‧‧微草
102C‧‧‧微草
200A‧‧‧SEM影像
200B‧‧‧SEM影像
300‧‧‧半導體晶圓
302‧‧‧區域/積體電路
304‧‧‧劃道
306‧‧‧劃道
400‧‧‧遮罩
402‧‧‧間隙
404‧‧‧間隙
406‧‧‧區域
500‧‧‧流程圖
502‧‧‧操作
504‧‧‧操作
506‧‧‧操作
508‧‧‧操作
602‧‧‧遮罩
604‧‧‧半導體晶圓/基板
606‧‧‧積體電路
607‧‧‧劃道
608‧‧‧圖案化遮罩
610‧‧‧間隙
612‧‧‧溝槽
700A‧‧‧通孔
700B‧‧‧通孔
700C‧‧‧通孔
702A‧‧‧損傷
702B‧‧‧損傷
702C‧‧‧損傷
800‧‧‧劃道區域
802‧‧‧矽基板頂部部分
804‧‧‧第一二氧化矽層
806‧‧‧第一蝕刻終止層
808‧‧‧第一低介電常數介電層
810‧‧‧第二蝕刻終止層
812‧‧‧第二低介電常數介電層
814‧‧‧第三蝕刻終止層
816‧‧‧未摻雜二氧化矽玻璃層
818‧‧‧第二二氧化矽層
820‧‧‧遮罩層
822‧‧‧銅金屬化材料
900‧‧‧吸收係數圖
902‧‧‧結晶矽
904‧‧‧銅
906‧‧‧結晶二氧化矽
908‧‧‧非晶二氧化矽
1000‧‧‧方程式
1100A‧‧‧SEM影像
1100B‧‧‧SEM影像
1100C‧‧‧SEM影像
1100D‧‧‧SEM影像
1202‧‧‧遮罩層
1204‧‧‧裝置層
1206‧‧‧矽基板
1208‧‧‧晶粒黏著薄膜
1210‧‧‧襯帶
1212‧‧‧雷射劃線製程
1214‧‧‧溝槽
1216‧‧‧透矽深層電漿蝕刻製程
1300‧‧‧製程工具
1302‧‧‧工廠介面
1304‧‧‧裝載鎖
1306‧‧‧群集工具
1308‧‧‧電漿蝕刻腔室
1310‧‧‧雷射劃線設備
1312‧‧‧沉積室
1314‧‧‧潤濕/乾燥站
1400‧‧‧電腦系統
1402‧‧‧處理器
1404‧‧‧主記憶體
1406‧‧‧靜態記憶體
1408‧‧‧網路介面裝置
1410‧‧‧視訊顯示單元
1412‧‧‧文數字輸入裝置
1414‧‧‧游標控制裝置
1416‧‧‧訊號產生裝置
1418‧‧‧二級記憶體
1420‧‧‧網路
1422‧‧‧軟體
1426‧‧‧處理邏輯
1430‧‧‧匯流排
第1A圖係根據本發明之一實施例針對遮罩開口配對柱狀雷射劃線的遮罩/矽基板之掃描式電子顯微鏡(scanning electron microscope；SEM)影像。
第1B圖與第1C圖係根據本發明之一實施例由蝕刻第1A圖中的配對產生之電漿蝕刻溝槽輪廓之SEM影像。
第2A圖係根據本發明之一實施例使用對反應性電漿蝕刻條件非易感性的遮罩配對柱狀雷射劃線、反應性電漿清潔及電漿蝕刻的遮罩/矽基板之掃描式電子顯微鏡(SEM)影像200A。
第2B圖係根據本發明之一實施例使用對反應性電漿蝕刻條件易感的遮罩配對柱狀反應性電漿清潔的遮罩/矽基板之SEM影像200B。
第3圖圖示根據本發明之一實施例之待切割之半導 體晶圓的頂部平面圖。
第4圖圖示根據本發明之一實施例之待切割之半導體晶圓的頂部平面圖，該晶圓上形成有切割遮罩。
第5圖係一流程圖，該圖表示根據本發明之一實施例切割包括複數個積體電路的半導體晶圓之方法中的操作。
第6A圖圖示根據本發明之一實施例在執行切割半導體晶圓之方法期間對應於第5圖之流程圖中的操作502的包括複數個積體電路之半導體晶圓之橫截面視圖。
第6B圖圖示根據本發明之一實施例在執行切割半導體晶圓之方法期間對應於第5圖之流程圖中的操作504的包括複數個積體電路之半導體晶圓之橫截面視圖。
第6C圖圖示根據本發明之一實施例在執行切割半導體晶圓之方法期間對應於第5圖之流程圖中的操作508的包括複數個積體電路之半導體晶圓之橫截面視圖。
第7圖圖示根據本發明之一實施例使用處於飛秒範圍內的雷射脈衝之效應與使用較長脈衝時間之效應的對比。
第8圖圖示根據本發明之一實施例可用於半導體晶圓或基板之劃道區域中的材料堆疊之橫截面視圖。
第9圖包括根據本發明之一實施例之吸收係數圖，該吸收係數隨結晶矽(c-Si)、銅(Cu)、結晶二氧化矽(c-SiO2)及非晶二氧化矽(a-SiO2)之光子能變化。
第10圖係一方程式，該方程式展示給定雷射之雷射強度隨雷射脈衝能量、雷射脈衝寬度及雷射束半徑變化之關係。
第11A圖係根據本發明之一實施例在晶粒單一化製程前遮罩/矽基板配對之掃描式電子顯微鏡(SEM)影像1100A，其中該遮罩對反應性電漿蝕刻條件為非易感性。
第11B圖係根據本發明之一實施例執行柱狀雷射劃線的第11A圖之遮罩/矽基板配對之SEM影像1100B。
第11C圖係根據本發明之一實施例執行反應性電漿清潔的第11B圖之遮罩/矽基板配對之SEM影像1100C，其中觀察到輕微矽(Si)蝕刻。
第11D圖係根據本發明之一實施例接近完成矽基板之電漿蝕刻來單一化矽基板之積體電路的第11C圖之遮罩/矽基板配對之SEM影像1100D。
第12A圖至第12D圖圖示根據本發明之一實施例在切割半導體晶圓之方法中各個操作之橫截面視圖。
第13圖圖示根據本發明之一實施例用於雷射及電漿切割晶圓或基板的工具佈局之方塊圖。
第14圖圖示根據本發明之一實施例之示例性電腦系統之方塊圖。
本發明描述切割半導體晶圓之方法，每一晶圓上具有複數個積體電路。在下文描述中闡述眾多特定細節，諸如雷射劃線、穿透蝕刻及電漿蝕刻條件及材料範圍，以便提供對本發明之實施例的透徹理解。對熟習此項技術者將顯而易見的是，可在無該等特定細節的情況下實施本發明之實施例。在其他情況中，並未詳細描述諸如積體電路製造之熟知 的態樣，以免不必要地模糊本發明之實施例。此外，應理解，圖式中所示之各種實施例為說明性表示，且不一定按比例繪製。
可實施涉及初始雷射劃線及後續電漿蝕刻之複合式晶圓或基板切割製程，用於晶粒單一化。可使用雷射劃線製程以清潔地移除遮罩層、有機與無機介電層及裝置層。隨後，在晶圓或基板之已曝露或部分蝕刻之後，可終止雷射蝕刻製程。隨後，可採用切割製程中的電漿蝕刻部分以蝕刻穿過晶圓或基板的塊體，諸如穿過塊狀單結晶矽，以產生晶粒或晶片之單一化或切割。
更特定言之，在一實施例中，針對複合式雷射劃線及電漿蝕刻晶粒單一化製程的柱狀遮罩開口清潔被用作單一化製程之雷射劃線及電漿蝕刻態樣中間的單獨操作。亦可將柱狀遮罩開口清潔稱為穿透(break-through；BT)電漿蝕刻製程，在雷射劃線與電漿蝕刻操作之間執行該製程。柱狀遮罩開口清潔可為反應性，因為在製程流程的BT部分期間移除已曝露矽基板的一部分。然而，柱狀遮罩開口清潔可改為非反應性，因為在製程流程的BT部分期間並不移除已曝露矽基板或僅移除已曝露矽基板的可忽略的量。在任一種情況中，在一實施例中，BT電漿操作全部或大部分為各向異性，因為在雷射劃線期間矽基板中形成的溝槽寬度並未在製程流程的BT部分期間加寬(或者僅少量加寬)。就此而言，用於單一化矽基板上之積體電路的後續電漿蝕刻操作延伸溝槽至基板中，該等溝槽具有與初始雷射劃線後的基板中形成的溝槽寬 度完全相同或基本相同的寬度。
在透矽通孔(through-silicon-via；TSV)電漿蝕刻或電漿晶圓切割以及其他高深寬比的深層矽(Si)溝槽蝕刻應用中，將遮罩黏合至晶圓表面上及圖案化該遮罩。在圖案化區域中，移除遮罩及曝露下層Si基板(該下層Si基板可包括SiO2層)。在電漿蝕刻期間，電漿蝕刻圖案化區域中已曝露的Si基板，同時藉由遮罩層保護未圖案化區域。影響電漿切割品質(例如，側壁輪廓)及產量的一個問題在於圖案化區域之清潔度。在圖案化區域中，通常存在遮罩殘餘物、來自雷射劃線(例如，在複合式雷射劃線及電漿蝕刻單一化製程的情況中)的碎屑或已曝露Si表面頂部上的其他類型污染。遮罩殘餘物或碎屑可因阻擋蝕刻劑到達遮罩殘餘物或碎屑下方的Si而影響電漿蝕刻製程及引發具有缺陷(諸如微毛草)的不完善蝕刻輪廓。
第1A圖至第1C圖論證蝕刻輪廓上的未清潔遮罩開口之效應，其中第1A圖係針對遮罩開口配對柱狀雷射劃線的遮罩/矽基板之掃描式電子顯微鏡(SEM)影像100A，及第1B圖與第1C圖分別係根據本發明之一實施例由蝕刻第1A圖中的配對產生之電漿蝕刻溝槽輪廓之SEM影像100B及100C。參看影像100B及100C，微草102B及102C可分別形成於並未執行柱狀遮罩開口清潔的情況中。因此，根據本發明之各個實施例，藉由雷射剝蝕柱狀遮罩開口及對深層矽基板蝕刻的預先電漿蝕刻執行中間電漿清潔處理。可實施執行此清潔操作以確保遮罩開口操作後的良好蝕刻輪廓。
在第一態樣中，對於利用圖案化遮罩的電漿切割/蝕刻之反應性轟擊處理提供了實現清潔遮罩開口用於複合式雷射及電漿切割的方法。在一示例性實施例中，在晶粒單一化製程之深層Si蝕刻部分前，使用氬氣(Ar)及六氟化硫(SF6)氣體之混合物執行電漿處理作為電漿清潔操作。在一個此類實施例中，在高偏壓功率下產生基於Ar及SF6之混合物的電漿以用於基板之遮罩開放區域之轟擊(及遮罩保護晶圓表面之不可避免的轟擊)，以實現清潔遮罩開放區域。在此穿透製程中，來自Ar及SF6的物理轟擊以及由此產生SF6及F離子的化學蝕刻兩者有助於清潔遮罩開放區域。在一實施例中，穿透蝕刻特別適用於光阻劑(photoresist；PR)或電漿沉積的類似聚四氟乙烯遮罩層。在一實施例中，穿透製程賦能清潔遮罩開放區域，又實現相當均勻的遮罩厚度減小及儘管溫和但為反應性的Si蝕刻。
在第二態樣中，對於利用圖案化遮罩的電漿切割/蝕刻之非反應性轟擊處理提供了實現清潔遮罩開口用於複合式雷射及電漿切割的另一方法。在此方法中，解決了遮罩消耗及劣化下的潛在問題。舉例而言，在電漿蝕刻期間，覆蓋及保護積體電路的遮罩材料可對某些電漿蝕刻條件易感。在一個情形中，相對於矽蝕刻，基於光阻劑之遮罩蝕刻速率展現大約1：30之選擇性。亦即，在相同蝕刻條件下，每30微米的深層Si蝕刻將消耗大約1微米的遮罩材料。另外，遮罩材料本身可取決於遮罩材料經歷輪廓變化。當在經由雷射剝蝕的遮罩開口後決定適宜的穿透電漿清潔製程時，亦必須考慮到 該等因素。為了舉例說明該問題，已經調查了展示遮罩頂表面條件的蝕刻輪廓。第2A圖係根據本發明之一實施例使用對反應性電漿蝕刻條件非易感性或最低易感性的遮罩配對柱狀雷射劃線、反應性電漿清潔及電漿蝕刻的遮罩/矽基板之掃描式電子顯微鏡(SEM)影像200A。遮罩#1具有相對平滑的表面柱狀蝕刻，其中僅蝕刻遮罩導致均勻的層厚度減小。第2B圖係根據本發明之一實施例使用對反應性電漿蝕刻條件易感的遮罩配對柱狀反應性電漿清潔的遮罩/矽基板之SEM影像200B。遮罩#2展現出柱狀蝕刻上的毛狀結構，因此有效剩餘遮罩厚度比毛厚度少得多。
根據一實施例，隨後基於遮罩材料選擇用於柱狀遮罩開口電漿清潔處理的電漿蝕刻條件。舉例而言，在一個實施例中，如上文在第一態樣下所描述，在遮罩開口後執行電漿清潔用於複合式雷射及電漿切割的方法涉及在高偏壓功率下使用混合氣體Ar+SF6的電漿處理應用。出於清潔目的轟擊的此方法已證明對於諸如光阻劑及電漿沉積聚四氟乙烯塗層之一些遮罩材料工作良好。由於「反應性」蝕刻劑SF6幾乎均勻地蝕刻掉塗層，同時清潔遮罩開放區域且遮罩成本並非重大問題，所以「Ar+SF6」穿透製程適合於此類情形。
然而，在另一實施例中，Ar+SF6穿透清潔製程並非最適宜製程。舉例而言，在一實施例中，此蝕刻製程導致水溶性遮罩材料的「毛狀」表面輪廓，從而明顯減小有效遮罩厚度。又，全域蝕刻速率大體上已展示出對此類材料非常高。在另一實施例中，儘管反應性穿透電漿清潔處理已證明適用 於電漿沉積聚四氟乙烯層，但蝕刻速率可為高的。需要減少全域蝕刻以適應較薄的此類遮罩，可替代實施非反應性電漿清潔製程。在其他實施例中，由於遮罩厚度之間的複雜關係、雷射劃線製程之簡便性、碎屑產生水平、遮罩開放區域清潔之簡便性及調整蝕刻側壁品質之簡便性，較厚的遮罩層大體上(與材料無關)可為較佳的。雷射劃線形成的溝槽之清潔程度、清潔遮罩開放區域之簡便性及調整蝕刻溝槽側壁品質之簡便性全部與遮罩厚度緊密相關。與此同時，所需遮罩厚度受基於電漿之清潔操作及後續深層Si蝕刻操作兩者中的遮罩材料之蝕刻速率影響。較低蝕刻速率遮罩意謂著較薄遮罩可適合於蝕刻保護。對於較薄遮罩，可使用穿過遮罩及裝置層切除的較少雷射脈衝能量或功率，從而可因較不猛烈的雷射剝蝕製程而有利用於劃線輪廓控制及傾向於產生較少及較小尺寸的碎屑。此隨後顯現出更易清潔雷射劃線開放區域及調整側壁品質。
在一實施例中，清潔遮罩開放區域(諸如上文所描述)改良的簡便性可賦能以不同方法設計基於電漿的清潔製程：(1)在減少的時間(例如，與厚遮罩相比)下使用反應性穿透電漿清潔操作；或(2)不使用或較少使用化學反應性氣體，諸如僅氬氣(Ar)或氮氣(N2)或非反應性氣體之混合(例如，Ar加N2)，以在合理期間下執行清潔，以便減小遮罩影響。當諸如針對電漿沉積形成的聚四氟乙烯層約束遮罩厚度時，後一種方法可具有特定利益。在此情況中，類似聚四氟乙烯薄膜之沉積速率為大約1.5微米/分鐘。由於高昂的腔室 成本，可需要沉積時間非常短，以便顯現製程在商業上可行。
儘管在第一態樣中描述的反應性穿透製程集中在清潔效能方面，但是並不一定需要解決清潔與遮罩消耗之間的平衡。相比而言，取決於特定遮罩材料之特性，此第二態樣之實施例中描述的非反應性穿透製程可經定製以考慮以下方法中的一或更多者。在本發明之實施例之第二態樣之第一方法中，基於柱狀遮罩開口電漿之清潔製程可採用惰性氣體(諸如Ar)或其他非反應性氣體(諸如N2)或惰性氣體與非反應性氣體的混合(Ar+N2)。在此情況中，由於缺乏反應性氣體之存在，清潔效應可相對較弱。儘管如此，可藉由施加較高偏壓功率增強Ar及/或N2之動能來補償因電漿種類本身造成的清潔有效性下降。此方法之一個潛在益處在於遮罩層可展示出因來自物理轟擊的凝結而改良的蝕刻電阻(例如，減小的蝕刻速率)，同時清潔遮罩開放區域。因此，可減小遮罩厚度，且第一方法可特別適合於非常薄的遮罩，例如1-10微米厚度遮罩及較佳地1-5微米厚度遮罩。
在本發明之實施例之第二態樣之第二方法中，基於柱狀遮罩開口電漿之清潔製程可採用兩個操作清潔製程：第一操作涉及使用非反應性電漿處理，諸如僅涉及Ar或N2，或Ar與N2之組合，用於初始清潔及遮罩凝結。第二操作涉及使用後續反應性電漿處理，諸如與本發明之實施例之第一態樣關聯描述之彼等處理，以清潔任何剩餘的殘餘物。隨後實施深層矽蝕刻，諸如Bosch蝕刻製程。此方法可有利用於具有低至介質厚度的水溶性遮罩，該介質厚度例如5-20微米厚度 及特定而言10微米厚度左右。
在本發明之實施例之第二態樣之第三方法中，基於柱狀遮罩開口電漿之清潔製程可採用三個操作清潔製程：第一操作涉及使用非反應性電漿處理，諸如僅涉及Ar或N2，或Ar與N2之組合，用於初始清潔及遮罩凝結。第二操作涉及使用後續反應性電漿處理，諸如與本發明之實施例之第一態樣關聯描述之彼等處理，以清潔任何剩餘的殘餘物。第三操作再次涉及使用非反應性電漿處理，諸如僅涉及Ar或N2，或Ar與N2之組合，用於在深層矽蝕刻前進一步凝結遮罩材料。此可適用於以下情況：遮罩凝結效應受限於薄表層，而不是貫穿遮罩厚度。此方法可有利用於以下情況：深層Si蝕刻需要厚遮罩層，例如大於約20微米厚度。
為了提供更寬泛的上下文，習知晶圓切割方法包括基於純機械分離之金剛石鋸切割、初始雷射劃線及後續金剛石鋸切割或奈秒或皮秒雷射切割。對於薄晶圓或薄基板之單一化，諸如厚度為50微米之塊狀矽單一化，習知方法僅產生較差的製程品質。當從薄晶圓或薄基板單一化晶粒時可面對的一些挑戰可包括微裂形成或在不同層之間的分層、無機介電層之卷屑、保持嚴格的鋸口寬度控制或精確的剝蝕深度控制。本發明之實施例包括一種複合式雷射劃線及電漿蝕刻晶粒單一化方法，該方法可用於克服上述挑戰中的一或更多者。
根據本發明之一實施例，使用雷射劃線與電漿蝕刻之組合將半導體晶圓切割成個體化或單一化的積體電路。在一個實施例中，將基於飛秒之雷射劃線用作基本上(若非完 全)非熱製程。舉例而言，基於飛秒之雷射劃線可經定位而不含有熱損傷區域或僅含有可忽略之熱損傷區域。在一實施例中，使用本文中的方法單一化具有超低介電常數薄膜之積體電路。利用習知切割，可需要放慢鋸的速度以適應此種低介電常數薄膜。此外，目前經常在切割之前使半導體晶圓薄化。因此，在一實施例中，利用基於飛秒之雷射的遮罩圖案化及部分晶圓劃線組合及隨後的電漿蝕刻製程目前十分實用。在一個實施例中，利用雷射之直接刻畫可消除對光阻層之微影術圖案化操作之需求，且可在極低成本下實施。在一個實施例中，使用穿孔類型矽蝕刻在電漿蝕刻環境中完成切割製程。
因此，在本發明之一態樣中，雷射劃線與電漿蝕刻組合可用於將半導體晶圓切割成已單一化積體電路。第3圖圖示根據本發明之一實施例之待切割之半導體晶圓的頂部平面圖。第4圖圖示根據本發明之一實施例之待切割之半導體晶圓的頂部平面圖，該晶圓上形成有切割遮罩。
參看第3圖，半導體晶圓300具有包括積體電路的複數個區域302。藉由垂直劃道304及水平劃道306分離區域302。劃道304及306係不含積體電路的半導體晶圓區域且經設計為切割晶圓時將沿著的位置。本發明之一些實施例涉及使用組合雷射劃線及電漿蝕刻技術以沿劃道穿過半導體晶圓切割溝槽，以使得將晶粒分離成個別晶片或晶粒。由於雷射劃線及電漿蝕刻製程兩者皆獨立於晶體結構定向，待切割之半導體晶圓之晶體結構可對實現穿過晶圓的垂直溝槽並不重 要。
參看第4圖，半導體晶圓300具有遮罩400，該遮罩沉積在半導體晶圓300上。利用雷射劃線製程圖案化遮罩400及可能半導體晶圓300的一部分，以沿劃道304及306界定位置(例如，間隙402及404)，在該等劃道處將切割半導體晶圓300。藉由遮罩400覆蓋及保護半導體晶圓300之積體電路區域。遮罩400之區域406經安置以使得在後續蝕刻製程期間，該等積體電路不因蝕刻製程而劣化。因此，在區域406之間形成水平間隙404及垂直間隙402以界定在蝕刻製程期間將被蝕刻之區域，以便最終切割半導體晶圓300。根據本文所描述之實施例，在雷射劃線後但在用於單一化個別積體電路302的電漿蝕刻前執行電漿清潔操作。電漿清潔操作可對由遮罩400之水平間隙404及垂直間隙402所曝露的半導體晶圓300部分為反應性或非反應性。
第5圖係流程圖500，該圖表示根據本發明之一實施例切割包括複數個積體電路的半導體晶圓之方法中的操作。第6A圖至第6C圖圖示根據本發明之一實施例在執行切割半導體晶圓之方法期間對應於流程圖500中的操作的包括複數個積體電路之半導體晶圓之橫截面視圖。
參看流程圖500之操作502，及相應的第6A圖，在半導體晶圓或基板604上形成遮罩602。遮罩602由半導體晶圓604之表面上所形成之覆蓋及保護積體電路606的層組成。遮罩602亦覆蓋積體電路606之各者之間所形成的介入劃道607。
根據本發明之一實施例，形成遮罩602涉及形成一層，該層諸如但不限於光阻層或I線圖案化層。舉例而言，諸如光阻層之聚合物層可由以其他方式適用於微影製程的材料組成。在一個實施例中，光阻層由正向光阻材料組成，該正向光阻材料諸如但不限於248奈米(nm)抗蝕劑、193nm抗蝕劑、157nm抗蝕劑、超紫外線(extreme ultra-violet；EUV)抗蝕劑或具有重氮萘醌敏化劑的酚醛樹脂基質。在另一實施例中，光阻層由負向光阻材料組成，該負向光阻材料諸如但不限於聚順異戊二烯及聚肉桂酸乙烯酯。
在另一實施例中，形成遮罩602涉及形成沉積於電漿沉積製程中的層。舉例而言，在一個此類實施例中，遮罩602由電漿沉積聚四氟乙烯或類似聚四氟乙烯(聚合CF2)層組成。在一特定實施例中，在涉及氣體C4F8的電漿沉積製程中沉積聚合CF2層。
在另一實施例中，形成遮罩602涉及形成水溶性遮罩層。在一實施例中，水溶性遮罩層在水介質中可輕易分解。舉例而言，在一個實施例中，水溶性遮罩層由可溶於鹼性溶液、酸性溶液或去離子水中的一或更多者的材料組成。在一實施例中，水溶性遮罩層在曝露於加熱製程(諸如大約在50-160攝氏度範圍內加熱)後保持水溶性。舉例而言，在一個實施例中，在曝露於雷射及電漿蝕刻單一化製程中所使用的腔室條件下後，水溶性遮罩層可溶於水性溶液。在一個實施例中，水溶性遮罩層由一材料組成，該材料諸如而不限於聚乙烯醇、聚丙烯酸、葡聚糖、聚甲基丙烯酸、聚乙烯亞胺 或聚氧化乙烯。在一特定實施例中，水溶性遮罩層在水性溶液中具有大約處於1-15微米/分鐘範圍內的蝕刻速率，且更特定言之具有大約1.3微米/分鐘的蝕刻速率。
在另一實施例中，形成遮罩602涉及形成紫外線可固化遮罩層。在一實施例中，遮罩層具有對紫外光的易感性，該易感性使紫外線可固化層之黏合度減小了至少約80%。在一個此類實施例中，紫外線層由聚氯乙烯或丙烯酸基材料組成。在一實施例中，紫外線可固化層由具有黏合特性的材料或材料堆疊組成，該黏合特性在曝露於紫外光後減弱。在一實施例中，紫外線可固化黏合薄膜對大約365nm紫外光敏感。在一個此類實施例中，此敏感性賦能使用LED光執行固化。
在一實施例中，半導體晶圓或基板604由一材料組成，該材料適合於經受製造製程，且半導體處理層可適宜地安置在該材料之上。舉例而言，在一個實施例中，半導體晶圓或基板604由基於IV族之材料組成，該材料諸如但不限於結晶矽、鍺或矽/鍺。在一特定實施例中，提供半導體晶圓604包括提供單晶矽基板。在一特定實施例中，單晶矽基板摻雜有雜質原子。在另一實施例中，半導體晶圓或基板604由III-V族材料組成，諸如例如在發光二極體(light emitting diodes；LEDs)之製造中使用的III-V族材料基板。
在一實施例中，在半導體晶圓或基板604上或中安置有作為積體電路606之一部分的半導體裝置之陣列。此類半導體裝置之實例包括但不限於製造在矽基板中且封裝在介 電層中的記憶體裝置或互補金屬氧化物半導體(complimentary metal-oxide-semiconductor；CMOS)電晶體。複數個金屬互連可在該等裝置或電晶體之上及在周圍的介電層中形成，並可用於電性耦接該等裝置或電晶體以形成積體電路606。組成劃道607之材料可與用於形成積體電路606之彼等材料類似或相同。舉例而言，劃道607可由介電材料層、半導體材料層及金屬化材料組成。在一個實施例中，劃道607中的一或更多者包括類似於積體電路606之實際裝置之測試裝置。
參看流程圖500之操作504及相應的第6B圖，利用雷射劃線製程圖案化遮罩602以提供具有間隙610的圖案化遮罩608，從而曝露積體電路606之間的半導體晶圓或基板604之區域。因此，使用雷射劃線製程移除最初形成於積體電路606之間的劃道607之材料。根據本發明之一實施例，利用雷射劃線製程圖案化遮罩602包括形成溝槽612，該等溝槽部分形成於積體電路606之間的半導體晶圓604之區域內，如第6B圖中所描繪。
在一實施例中，利用雷射劃線製程圖案化遮罩606包括使用具有飛秒範圍內脈衝寬度的雷射，亦即，使用基於飛秒之雷射劃線製程。特定而言，可使用波長處於可見光譜加紫外線(UV)及紅外線(IR)範圍(總稱為寬頻帶光譜)內的雷射以提供基於飛秒之雷射，亦即脈衝寬度在飛秒(10-15秒)數量級之雷射。在一個實施例中，剝蝕並非或基本上並非依波長而定，且因此，切除適合於複合薄膜，該等薄膜諸如遮 罩602之薄膜、劃道607之薄膜，及在可能情況下的半導體晶圓或基板604的一部分之薄膜。
第7圖圖示根據本發明之一實施例使用處於飛秒範圍內的雷射脈衝之效應與使用較長頻率之效應的對比。參看第7圖，與使用較長脈衝寬度(例如，通孔700B經皮秒處理後得到損傷702B，及通孔700A經奈秒處理後得到顯著損傷702A)相比，藉由使用具有處於飛秒範圍內之脈衝寬度的雷射使熱損傷問題得以減緩或消除(例如，通孔700C經飛秒處理後損傷最小化至無損傷702C)。在通孔700C之形成期間，損傷之消除或減緩可歸因於缺乏低能回耦(看到基於皮秒之雷射剝蝕具有低能回耦)或熱平衡(看到基於奈秒之雷射剝蝕具有熱平衡)，如第7圖中所描繪。
諸如脈衝寬度之雷射參數選擇對開發成功的雷射劃線及切割製程而言可能至關重要，該製程使卷屑、微裂及分層最小化，以便實現清潔的雷射劃線切口。雷射劃線切口愈清潔，可在最終晶粒單一化時執行的蝕刻製程便愈平滑。在半導體裝置晶圓中，通常在晶圓上安置不同材料類型(例如，導體、絕緣體、半導體)及厚度之眾多功能層。此類材料可包括但不限於諸如聚合物之有機材料、金屬或諸如二氧化矽及氮化矽之無機介電質。
安置在晶圓或基板上的個別積體電路之間的劃道可包括與積體電路自身類似或相同的層。舉例而言，第8圖圖示根據本發明之一實施例可用於半導體晶圓或基板之劃道區域中的材料堆疊之橫截面視圖。
參看第8圖，劃道區域800包括矽基板之頂部部分802、第一二氧化矽層804、第一蝕刻終止層806、第一低介電常數介電層808(例如，具有一介電常數，該介電常數低於二氧化矽之介電常數4.0)、第二蝕刻終止層810、第二低介電常數介電層812、第三蝕刻終止層814、未摻雜二氧化矽玻璃(undoped silica glass；USG)層816、第二二氧化矽層818，及遮罩層820，該等層具有所描繪之可能的相對厚度。在第一蝕刻終止層806與第三蝕刻終止層814之間且穿過第二蝕刻終止層810安置銅金屬化材料822。在一特定實施例中，第一蝕刻終止層806、第二蝕刻終止層810及第三蝕刻終止層814由氮化矽組成，而低介電常數介電層808及812由摻雜碳的氧化矽材料組成。
在習知雷射輻射(諸如基於奈秒或基於皮秒之雷射輻射)下，劃道800之材料在光學吸收及剝蝕機制方面表現相當不同。舉例而言，諸如二氧化矽之介電層在正常條件下對於所有市售雷射波長而言基本上為透明。相比而言，金屬、有機物(例如，低介電常數材料)及矽可極易於耦合光子，尤其是在回應於基於奈秒或基於皮秒之雷射輻射的情況下耦合光子。舉例而言，第9圖包括根據本發明之一實施例之吸收係數圖900，該吸收係數隨結晶矽(c-Si，902)、銅(Cu，904)、結晶二氧化矽(c-SiO2，906)及非晶二氧化矽(a-SiO2，908)之光子能變化。第10圖係方程式1000，該方程式展示給定雷射之雷射強度隨雷射脈衝能量、雷射脈衝寬度及雷射束半徑變化之關係。
在一實施例中，使用方程式1000及吸收係數圖900，可選擇用於基於飛秒雷射之製程的參數，以對無機介電質及有機介電質、金屬及半導體具有基本上共同之剝蝕效應，即便是此類材料之一般能量吸收特性在某些條件下可能差異很大。舉例而言，二氧化矽之吸收性為非線性，而在適宜的雷射剝蝕參數下，該吸收性可與有機介電質、半導體及金屬之吸收性更為一致。在一個此類實施例中，使用高強度及短脈衝寬度的基於飛秒之雷射製程以切除層堆疊，該層堆疊包括二氧化矽層及有機介電質、半導體或金屬中之一或更多者。在一特定實施例中，在基於飛秒之雷射輻射製程中使用約小於或等於400飛秒之脈衝以移除遮罩、劃道及矽基板之一部分。
相比而言，若選擇非最佳雷射參數，在涉及無機介電質、有機介電質、半導體或金屬中之兩者或更多者的堆疊結構中，雷射剝蝕製程可導致分層問題。舉例而言，雷射貫穿高帶隙能量介電質(諸如具有約9eV帶隙之二氧化矽)，而無可量測之吸收。然而，下層金屬層或矽層可吸收雷射能，從而導致該金屬層或矽層之顯著汽化。汽化可產生高壓以抬起上覆二氧化矽介電層，並潛在地導致嚴重的層間分層及微裂。在一實施例中，儘管基於皮秒之雷射輻射製程導致複雜堆疊中的微裂及分層，但基於飛秒之雷射輻射製程已經證實不會導致相同材料堆疊之微裂或分層。
為了能夠直接切除介電層，可需要藉由具有強吸收性之光子而發生介電材料之游離化，以便使該等材料與導電 材料表現類似。此吸收可阻隔多數雷射能，以免其在最終剝蝕介電層之前穿透至下層矽層或金屬層。在一實施例中，當雷射強度高至足以啟動無機介電材料中的光子游離化及衝擊游離化時，無機介電質之游離化是可行的。
根據本發明之一實施例，適宜的基於飛秒之雷射製程之特性在於高峰值強度(輻射照度)通常導致各種材料中的非線性互動。在一個此類實施例中，飛秒雷射源具有大約處於10飛秒至500飛秒範圍內之脈衝寬度，但較佳的脈衝寬度處於100飛秒至400飛秒範圍內。在一個實施例中，飛秒雷射源具有大約處於1570奈米至200奈米範圍內之波長，但較佳的波長處於540奈米至250奈米範圍內。在一個實施例中，雷射及相應的光學系統在工作表面提供大約處於3微米至15微米範圍內之焦點，但較佳的焦點大約處於5微米至10微米範圍內。
位於工作表面處之空間射束輪廓可為單模(高斯)或具有成型頂帽型輪廓。在一實施例中，雷射源具有大約處於200kHz至10MHz範圍內之脈衝重複率，但較佳的脈衝重複率大約處於500kHz至5MHz範圍內。在一實施例中，雷射源在工作表面處輸送大約處於0.5uJ至100uJ範圍內之脈衝能，但較佳的脈衝能大約處於1uJ至5uJ範圍內。在一實施例中，雷射劃線製程以大約處於500毫米/秒至5公尺/秒範圍內之速度沿工作件表面執行，但較佳的速度大約處於600毫米/秒至2公尺/秒範圍內。
劃線製程可僅執行一遍，或執行多遍，但在一實施 例中，較佳執行1-2遍。在一個實施例中，在工作件內的劃線深度大約處於5微米至50微米深範圍內，較佳的深度大約處於10微米至20微米深範圍內。可按給定脈衝重複率以單脈衝串或脈衝猝發串應用雷射。在一實施例中，所產生之雷射束截口寬度大約處於2微米至15微米範圍內，但在矽晶圓劃線/切割中較佳的截口寬度大約處於6微米至10微米範圍內，該等寬度在裝置/矽介面處測得。
可選擇具有益處及優勢之雷射參數，諸如提供足夠高的雷射強度以實現無機介電質(例如，二氧化矽)之游離化及在直接剝蝕無機介電質之前將由下層損傷導致的分層及卷屑最小化。此外，可選擇參數以提供具有精確控制剝蝕寬度(例如，截口寬度)及深度之有意義的工業應用製程產量。如上所述，與基於皮秒及基於奈秒之雷射剝蝕製程相比，基於飛秒之雷射更適合於提供此類優勢。然而，即使在基於飛秒之雷射剝蝕光譜中，某些波長可提供比其他波長更佳的效能。舉例而言，在一個實施例中，基於飛秒且具有更接近紫外線範圍或處於紫外線範圍內的波長之雷射製程與基於飛秒且具有更接近紅外線範圍或處於紅外線範圍內的波長之雷射製程相比，提供更清潔的剝蝕製程。在此特定實施例中，適合於半導體晶圓或基板劃線的基於飛秒之雷射製程係基於具有約小於或約等於540奈米之波長的雷射。在此特定實施例中，使用具有約小於或約等於540奈米之波長之雷射的脈衝，該等脈衝約小於或約等於400飛秒。然而，在一替代實施例中，使用雙雷射波長(例如，紅外線雷射與紫外線雷射之組 合)。
現參看流程圖500之操作506，及再次參看第6B圖，執行中間柱狀遮罩開口清潔操作。在一實施例中，柱狀遮罩開口清潔操作係基於電漿之清潔製程。在第一實例中，如下文所述，基於電漿之清潔製程對由間隙610所曝露的基板604之區域為反應性。在基於反應性電漿之清潔製程情況中，清潔製程自身可在基板604中形成或延伸溝槽612，因為基於反應性電漿之清潔操作至少在某種程度上對於基板604係蝕刻劑。在第二不同的實例中，基於電漿之清潔製程對由間隙610所曝露的基板604之區域為非反應性。
根據第一實施例，基於電漿之清潔製程對基板604之已曝露區域為反應性，因為在清潔製程期間部分地蝕刻了已曝露區域。在一個此類實施例中，Ar或另一非反應性氣體(或混合物)與SF6組合用於高偏壓電漿處理以便清潔已劃割開口。使用混合氣體Ar+SF6在高偏壓功率下執行電漿處理以便轟擊遮罩開口區域來實現遮罩開口區域之清潔。在反應性穿透製程中，來自Ar及SF6的物理轟擊與因SF6及F離子的化學蝕刻兩者皆有助於清潔遮罩開口區域。該方法可適合於光阻或電漿沉積聚四氟乙烯遮罩602，其中穿透處理導致相當均勻的遮罩厚度減小及溫和的Si蝕刻。然而，此類穿透蝕刻製程可並非最適合於水溶性遮罩材料。
作為第一實施例之實例，第11A圖係根據本發明之一實施例在晶粒單一化製程前遮罩/矽基板配對之掃描式電子顯微鏡(SEM)影像1100A，其中該遮罩對反應性電漿蝕刻條件 為非易感性。第11B圖係根據本發明之一實施例執行柱狀雷射劃線的第11A圖之遮罩/矽基板配對之SEM影像1100B。第11C圖係根據本發明之一實施例執行反應性電漿清潔的第11B圖之遮罩/矽基板配對之SEM影像1100C，其中觀察到輕微矽(Si)蝕刻。第11D圖係根據本發明之一實施例接近完成矽基板之電漿蝕刻來單一化矽基板之積體電路的第11C圖之遮罩/矽基板配對之SEM影像1100D。
根據第二實施例，基於電漿之清潔製程對基板604之已曝露區域為非反應性，因為在清潔製程期間並未蝕刻或僅可忽略地蝕刻已曝露區域。在一個此類實施例中，僅使用非反應性氣體電漿清潔。舉例而言，使用Ar或另一非反應性氣體(或混合物)執行高偏壓電漿處理，兩者皆用於遮罩凝結及清潔已劃割開口。在第11A圖至第11D圖情況中，除第11C圖中所表明之變化外，該製程將類似，因為此處的非反應性處理不會蝕刻矽。該方法可適合於水溶性遮罩或更薄的電漿沉積聚四氟乙烯602。在電漿沉積聚四氟乙烯情況之示例性實施例中，SF6+Ar穿透清潔製程展示出針對基於原沉積電漿之聚四氟乙烯約7.66微米/分鐘之蝕刻速率。相比而言，僅Ar穿透清潔製程展示出約0.85微米/分鐘之蝕刻速率。在另一此類實施例中，使用單獨遮罩凝結及已劃割溝槽清潔操作，例如，先執行Ar或非反應性氣體(或混合物)高偏壓電漿處理以便遮罩凝結，並執行雷射已劃割溝槽之Ar+SF6電漿清潔。此實施例可適合於以下情況：由於遮罩材料過厚，Ar清潔不足以用於溝槽清潔。清潔效率經改良用於更薄遮罩， 但遮罩蝕刻速率更低得多，在後續深層矽蝕刻製程中幾乎無消耗。在又一此類實施例中，執行三個操作清潔：(a)Ar或非反應性氣體(或混合物)高偏壓電漿處理以便遮罩凝結，(b)雷射已劃割溝槽之Ar+SF6高偏壓電漿清潔，及(c)Ar或非反應性氣體(或混合物)高偏壓電漿處理以便遮罩凝結。根據本發明之另一實施例，電漿清潔操作涉及先使用反應性電漿清潔處理，諸如上文在操作506之第一態樣中所描述的清潔處理。反應性電漿清潔處理後繼之以非反應性電漿清潔處理，諸如與操作506之第二態樣關聯所描述的清潔處理。
參看流程圖500之操作508，及相應的第6C圖，經由已圖案化遮罩608中的間隙610來蝕刻半導體晶圓604，以單一化積體電路606。根據本發明之一實施例，蝕刻半導體晶圓604包括蝕刻利用雷射劃線製程形成(及可能利用反應性柱狀遮罩開口清潔操作延伸)的溝槽612，以最終蝕刻完全貫穿半導體晶圓604，如第6C圖中所描繪。
在一實施例中，蝕刻半導體晶圓604包括使用電漿蝕刻製程。在一個實施例中，使用透矽通孔型蝕刻製程。舉例而言，在一特定實施例中，對半導體晶圓604之材料的蝕刻速率大於25微米/分鐘。可在晶粒單一化製程之電漿蝕刻部分中使用超高密度電漿源。適合於執行此種電漿蝕刻製程之製程腔室實例為Applied Centura® SilviaTM蝕刻系統，該系統可購自美國加利福尼亞州森尼維耳市的應用材料公司。Applied Centura® SilviaTM蝕刻系統結合電容式及電感式射頻耦合，從而提供比僅使用電容式耦合，甚至比利用由磁力增 強所提供之改良更為獨立的離子密度及離子能控制。此組合賦能離子密度與離子能之有效解耦，以便實現相對較高密度的電漿，且該電漿即使在極低壓力下亦不具有潛在損傷性的高直流偏壓位準。此特徵導致製程窗口格外寬。然而，可使用任何能夠蝕刻矽之電漿蝕刻腔室。在一示例性實施例中，使用深層矽蝕刻以蝕刻單結晶矽基板或晶圓604，所用蝕刻速率比習知矽蝕刻速率高約40%，同時保持基本上精確的輪廓控制及幾乎無扇形之側壁。在一特定實施例中，使用透矽通孔型蝕刻製程。蝕刻製程基於由反應性氣體所產生之電漿，該反應氣體一般為基於氟的氣體，例如SF6、C4F8、CHF3、XeF2，或任何其他能夠以相對較快之蝕刻速率蝕刻矽的反應物氣體。在一實施例中，在單一化製程後移除遮罩層608，如第6C圖中所描繪。
在另一實施例中，與第6C圖關聯所描述之電漿蝕刻操作採用習知Bosch型沉積/蝕刻/沉積製程以蝕刻穿過基板604。大體而言，Bosch型製程由三個子操作組成：沉積、定向轟擊蝕刻及各向同性化學蝕刻，該製程被執行許多迭代(循環)直至蝕刻穿過矽為止。然而，Bosch製程導致側壁表面採取扇形結構，該扇形結構可為粗糙的，如第2A圖圖示。此尤其是效應所在：雷射劃線製程產生開放溝槽，該開放溝槽比微影所界定的蝕刻製程實現之彼溝槽粗糙得多。此粗糙晶粒邊緣導致比預期晶粒斷裂強度更低。另外，Bosch製程中的沉積子步驟產生富氟聚四氟乙烯型有機薄膜以保護已蝕刻之側壁，在蝕刻向前行進時並未自該側壁移除該薄膜(通常僅自 各向異性蝕刻溝槽底部週期性移除此聚合物)。因此，在各向異性Bosch型電漿蝕刻操作後，積體電路呈已單一化形式。隨後，在一實施例中，將各向同性化學濕式或電漿蝕刻應用於平坦化側壁中，此平坦化係藉由從側壁上輕輕蝕刻基板(例如，矽)之薄層。在一實施例中，蝕刻的各向同性部分係基於自NF3與CF4組合所產生的電漿作為側壁平坦化處理的蝕刻劑。又，使用較高偏壓功率，諸如1000W。在一實施例中，使用自NF3與CF4組合所產生的電漿作為側壁平坦化的蝕刻劑之優勢在於較低的各向同性蝕刻速率(~0.15um/分鐘)，使得平坦化處理更加可控。應用高偏壓功率以實現相對較高的定向蝕刻速率，以蝕刻掉側壁上的脊或邊緣。
因此，再次參看流程圖500及第6A圖至第6C圖，可藉由初始雷射剝蝕，穿過遮罩層，穿過晶圓劃道(包括金屬化材料)及部分進入矽基板來預製晶圓切割。可在飛秒範圍內選擇雷射脈衝寬度。可隨後執行柱狀遮罩開口電漿清潔操作。可隨後藉由後續透矽深層電漿蝕刻完成晶粒單一化。根據本發明之一實施例，下文將與第12A圖至第12D圖關聯描述用於切割之材料堆疊之特定實例。
參看第12A圖，用於複合式雷射剝蝕及電漿蝕刻切割的材料堆疊包括遮罩層1202、裝置層1204及基板1206。在黏附於襯帶1210的晶粒黏著薄膜1208上安置遮罩層、裝置層級基板。在一實施例中，遮罩層1202為光阻層、電漿沉積聚四氟乙烯層、水溶性層或紫外線可固化層，諸如與遮罩602關聯所描述的層。裝置層1204包括安置於一或更多個金 屬層(諸如銅層)及一或更多個低介電常數介電層(諸如摻雜碳的氧化層)上的無機介電層(諸如二氧化矽)。裝置層1204亦包括積體電路之間排列的劃道，該等劃道包括與積體電路相同或相似的層。基板1206係塊狀單結晶矽基板。
在一實施例中，在將塊狀單結晶矽基板1206黏附至晶粒黏著薄膜1208前，自背側使該矽基板薄化。可藉由背側研磨製程執行此薄化操作。在一個實施例中，塊狀單結晶矽基板1206經薄化至厚度大約處於50-100微米範圍內。應注意，在一實施例中，在雷射剝蝕、電漿清潔及電漿蝕刻切割製程之前執行此薄化操作很重要。在一實施例中，遮罩層1202具有約5微米之厚度及裝置層1204具有大約處於2-3微米範圍內的厚度。在一實施例中，晶粒黏著薄膜1208(或能夠將經薄化或較薄之晶圓或基板黏合至襯帶1210之任何適宜替代)具有約20微米之厚度。
參看第12B圖，利用雷射劃線製程(諸如基於飛秒之雷射劃線製程1212)圖案化遮罩1202、裝置層1204及基板1206的一部分，以在基板1206中形成溝槽1214。參看第12C圖，使用透矽深層電漿蝕刻製程1216使溝槽1214向下延伸至晶粒黏著薄膜1208，從而曝露晶粒黏著薄膜1208之頂部部分及單一化矽基板1206。在透矽深層電漿蝕刻製程1216期間，由遮罩層1202保護裝置層1204。在一實施例中，在雷射劃線製程1212後且在透矽深層電漿蝕刻製程1216前執行基於柱狀遮罩開口電漿之清潔操作。在第一實施例中，基於電漿之清潔製程對由雷射劃線製程1212所曝露的矽基板 1206之區域為反應性。在第二實施例中，基於電漿之清潔製程對由雷射劃線製程1212所曝露的矽基板1206之區域為非反應性。
參看第12D圖，單一化製程可進一步包括圖案化晶粒黏著薄膜1208，從而曝露襯帶1210之頂部部分及單一化晶粒黏著薄膜1208。在一實施例中，藉由雷射製程或蝕刻製程來單一化晶粒黏著薄膜。進一步實施例可包括隨後自襯帶1210移除基板1206之已單一化部分(例如，切割為個別積體電路)。在一個實施例中，已單一化晶粒黏著薄膜1208保留在基板1206之已單一化部分的背側上。其他實施例可包括自裝置層1204移除遮罩層1202。在一實施例中，自襯帶1210移除已單一化積體電路以便封裝。在一個此類實施例中，已圖案化的晶粒黏著薄膜1208保留在每一積體電路之背側上，並包括在最終封裝中。然而，在另一實施例中，在切割製程期間或在單一化製程後移除已圖案化的晶粒黏著薄膜1208。
單個製程工具可經配置以執行複合式雷射剝蝕、電漿清潔及電漿蝕刻單一化製程中的許多或全部操作。舉例而言，第13圖圖示根據本發明之一實施例用於晶圓或基板之雷射及電漿切割的工具佈局之方塊圖。
參看第13圖，製程工具1300包括工廠介面1302(factory interface；FI)，該介面耦接有複數個裝載鎖1304。群集工具1306與工廠介面1302耦接。群集工具1306包括一或更多個電漿蝕刻腔室，諸如電漿蝕刻腔室1308。雷射劃線設備1310亦耦接至工廠介面1302。在一個實施例中，該製程工 具1300之總佔地面積可為約3500毫米(3.5公尺)乘以約3800毫米(3.8公尺)，如第13圖所描繪。
在一實施例中，雷射劃線設備1310容納基於飛秒的雷射。基於飛秒的雷射適合於執行複合式雷射及蝕刻單一化製程中的雷射剝蝕部分，諸如上文所描述之雷射切除製程。在一個實施例中，雷射劃線設備1300中亦包括可移動平臺，該可移動平臺經配置用於相對於基於飛秒的雷射移動晶圓或基板(或晶圓或基板之載體)。在一特定實施例中，基於飛秒的雷射亦可移動。在一個實施例中，雷射劃線設備1310之總佔地面積可為約2240毫米乘以約1270毫米，如第13圖中所描繪。
在一實施例中，一或更多個電漿蝕刻腔室1308經配置用於經由已圖案化遮罩中的間隙蝕刻晶圓或基板，以單一化複數個積體電路。在一個此類實施例中，一或更多個電漿蝕刻腔室1308經配置以執，行深層矽蝕刻製程。在一特定實施例中，一或更多個電漿蝕刻腔室1308係Applied Centura® SilviaTM蝕刻系統，該系統可購自美國加利福尼亞州森尼維耳市的應用材料公司。蝕刻腔室可經特定設計以用於深層矽蝕刻，該蝕刻用於產生單一化積體電路，該等積體電路被容納在單結晶矽基板或晶圓之上或之中。在一實施例中，在電漿蝕刻腔室1308中包括高密度電漿源以促進高矽蝕刻速率。在一實施例中，在製程工具1300之群集工具1306部分中包括一個以上蝕刻腔室，以賦能單一化或切割製程的高製造產量。然而，在另一實施例中，專用電漿蝕刻腔室經配置用於 執行反應性或非反應性電漿清潔操作。
工廠介面1302可為適宜大氣埠，該埠在外部製造設施與雷射劃線設備1310及群集工具1306之間建立介面。工廠介面1302可包括具有手臂或刀刃之機器人以用於將晶圓(或晶圓之載體)自儲存單元(諸如前開式晶圓傳送盒)移送至群集工具1306或雷射劃線設備1310或兩者內。
群集工具1306可包括適合於執行單一化方法中的功能之其他腔室。舉例而言，在一個實施例中，包括沉積室1312，以代替額外蝕刻腔室。沉積室1312可經配置用於在晶圓或基板之雷射劃線前在晶圓或基板之裝置層上或上進行遮罩沉積。在一個此類實施例中，包括分離蝕刻腔室以用於執行反應性電漿清潔操作，且沉積室1312適合於沉積光阻劑(photoresist；PR)層或電漿沉積的聚四氟乙烯層。在另一此類實施例中，包括分離蝕刻腔室以用於執行非反應性電漿清潔操作，且沉積室1312適合於沉積水溶性材料層。在另一實施例中，包括潤濕/乾燥站1314，以代替額外蝕刻腔室。潤濕/乾燥站可適合於在基板或晶圓之雷射劃線及電漿蝕刻單一化製程之後清潔殘餘物及碎片，或移除遮罩。在一實施例中，亦包括測量站作為製程工具1300中的組件。
本發明之實施例可作為電腦程式產品或軟體而提供，該電腦程式產品或軟體可包括機器可讀取媒體，在該媒體上儲存有指令，該電腦程式產品或軟體可用於程式化電腦系統(或其他電子裝置)以執行根據本發明之實施例之製程。在一個實施例中，電腦系統與結合第13圖所描述之製程工具 1300耦接。機器可讀取媒體包括任何以機器(例如，電腦)可讀取的形式儲存或傳輸資訊之機制。舉例而言，機器可讀取(例如，電腦可讀取)媒體包括機器(例如，電腦)可讀取儲存媒體(例如，唯讀記憶體(read only memory；「ROM」)、隨機存取記憶體(random access memory；「RAM」)、磁碟儲存媒體、光儲存媒體、快閃記憶體裝置等)、機器(例如，電腦)可讀取傳輸媒體(電訊號、光訊號、聲訊號或其他形式之傳播訊號(例如，紅外線訊號、數位訊號等))等。
第14圖圖示電腦系統1400之示例性形式之機器的圖解表示，可在該電腦系統中執行指令集以用於引發該機器執行本文所描述之方法中的任一或更多者。在替代實施例中，可在區域網路(Local Area Network；LAN)、內部網路、外部網路或網際網路中將機器連接(例如，經網路連接)至其他機器。該機器可作為主從式網路環境中的伺服器或客戶端機器操作，或作為同級間(或分散式)網路環境中的同級機器操作。該機器可為個人電腦(personal computer；PC)、平板PC、機上盒(set-top box；STB)、個人數位助理(Personal Digital Assistant；PDA)、蜂巢式電話、網路設備、伺服器、網路路由器、交換機或橋接器，或任何能夠執行指令集(按順序或以其他方式)之機器，該指令集指定將由彼機器所採取的動作。進一步地，儘管僅圖示單個機器，但術語「機器」應亦被視為包括機器(例如，電腦)之任何集合，該等機器個別或共同執行一個指令集(或多個指令集)以執行本文所描述之方法中的任一或更多者。
示例性電腦系統1400包括處理器1402、主記憶體1404(例如，唯讀記憶體(ROM)、快閃記憶體、諸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)之動態隨機存取記憶體(dynamic random access memory；DRAM)等)、靜態記憶體1406(例如，快閃記憶體、靜態隨機存取記憶體(static random access memory；SRAM)等)及二級記憶體1418(例如，資料儲存裝置)，上述各者經由匯流排1430與彼此通訊。
處理器1402表示一或更多個通用處理裝置，諸如微處理器、中央處理單元或類似者。更特定言之，處理器1402可為複雜指令集計算(complex instruction set computing；CISC)微處理器、精簡指令集計算(reduced instruction set computing；RISC)微處理器、超長指令字(very long instruction word；VLIW)微處理器、實施其他指令集的處理器或實施指令集組合的處理器。處理器1402亦可為一或更多個專用處理裝置，諸如特殊應用積體電路(application specific integrated circuit；ASIC)、現場可程式化閘陣列(field programmable gate array；FPGA)、數位訊號處理器(digital signal processor；DSP)、網路處理器或類似者。處理器1402經配置以執行處理邏輯1426，該處理邏輯用於執行本文所描述之操作。
電腦系統1400可進一步包括網路介面裝置1408。電腦系統1400亦可包括視訊顯示單元1410(例如，液晶顯示器(liquid crystal display；LCD)、發光二極體顯示器(light emitting diode display；LED)或陰極射線管(cathode ray tube；CRT))、文數字輸入裝置1412(例如，鍵盤)、游標控制裝 置1414(例如，滑鼠)及訊號產生裝置1416(例如，揚聲器)。
二級記憶體1418可包括機器可存取儲存媒體(或更特定言之，電腦可讀取儲存媒體)1431，在該媒體上儲存有一或更多個指令集(例如，軟體1422)，該等指令集具體實現本文所描述之方法或功能中的任一或更多者。軟體1422亦可完全或至少部分位於主記憶體1404內及/或在由電腦系統1400執行該軟體期間位於處理器1402內，主記憶體1404及處理器1402亦組成機器可讀取儲存媒體。可經由網路介面裝置1408在網路1420上進一步傳輸或接收軟體1422。
儘管機器可存取儲存媒體1431在一示例性實施例中展示為單個媒體，但術語「機器可讀取儲存媒體」應被視為包括儲存一或更多個指令集之單個媒體或多個媒體(例如，集中式或分散式資料庫，及/或相關聯快取記憶體及伺服器)。術語「機器可讀取儲存媒體」亦應被視為包括任何能夠儲存或編碼一指令集之媒體，該指令集由該機器執行，並引發該機器執行本發明之方法中的任一或更多者。因此，術語「機器可讀取儲存媒體」應被視為包括但不限定於固態記憶體及光學媒體與磁性媒體。
根據本發明之一實施例，機器可存取儲存媒體上儲存有指令，該等指令引發資料處理系統執行切割具有複數個積體電路的半導體晶圓之方法。該方法涉及在半導體晶圓上形成遮罩，該遮罩包括覆蓋及保護積體電路的層。利用雷射劃線製程圖案化該遮罩，以提供具有間隙的圖案化遮罩，從而曝露積體電路之間的半導體晶圓區域。在圖案化遮罩後， 利用對半導體晶圓之已曝露區域非反應性的電漿製程清潔半導體晶圓之已曝露區域。在清潔半導體晶圓之已曝露區域後，經由圖案化遮罩中的間隙電漿蝕刻半導體晶圓，以單一化積體電路。
根據本發明之另一實施例，機器可存取儲存媒體上儲存有指令，該等指令引發資料處理系統執行另一種切割具有複數個積體電路的半導體晶圓之方法。該方法涉及在半導體晶圓上形成遮罩，該遮罩包括覆蓋及保護積體電路的層。利用雷射劃線製程圖案化該遮罩，以提供具有間隙的圖案化遮罩，從而曝露積體電路之間的半導體晶圓區域。在圖案化遮罩後，利用對半導體晶圓之已曝露區域非反應性的各向異性電漿製程清潔半導體晶圓之已曝露區域。在清潔半導體晶圓之已曝露區域後，經由圖案化遮罩中的間隙電漿蝕刻半導體晶圓，以單一化積體電路。
因此，本發明已經揭示了切割半導體晶圓之方法，每一晶圓具有複數個積體電路。

Claims (20)

  1. 一種切割包含複數個積體電路的一半導體晶圓之方法，該方法包含以下步驟：在該半導體晶圓上形成一遮罩，該遮罩包含覆蓋及保護該等積體電路的一層；利用一雷射劃線製程圖案化該遮罩，以提供具有間隙的一圖案化遮罩，從而曝露該等積體電路之間的該半導體晶圓區域；在圖案化該遮罩後，利用對該半導體晶圓之該等已曝露區域非反應性的一各向異性電漿製程清潔該半導體晶圓之該等已曝露區域；以及在清潔該半導體晶圓之該等已曝露區域後，經由該圖案化遮罩中的該等間隙電漿蝕刻該半導體晶圓，以單一化該等積體電路。
  2. 如請求項1所述之方法，其中該半導體晶圓係一矽半導體晶圓，且其中對該半導體晶圓之該等已曝露區域非反應性的該各向異性電漿製程係基於氬(Ar)氣、氮(N2)氣或Ar氣與N2氣之一組合。
  3. 如請求項2所述之方法，其中清潔該半導體晶圓之該等已曝露區域之步驟包含以下步驟：來自Ar或N2，或Ar氣與N2氣兩者的物理轟擊。
  4. 如請求項2所述之方法，其中在該半導體晶圓上形成該遮罩之步驟包含以下步驟：形成一水溶性遮罩層。
  5. 如請求項1所述之方法，其中利用該雷射劃線製程圖案化該遮罩之步驟包含以下步驟：在該等積體電路之間的該半導體晶圓之該等區域中形成溝槽，且其中電漿蝕刻該半導體晶圓之步驟包含以下步驟：延伸該等溝槽以形成相應溝槽延伸部。
  6. 如請求項5所述之方法，其中該等溝槽之各者具有一寬度，且其中該等相應溝槽延伸部之各者具有該寬度。
  7. 如請求項1所述之方法，進一步包含以下步驟：在利用對該半導體晶圓之該等已曝露區域非反應性的該各向異性電漿製程清潔該半導體晶圓之該等已曝露區域後，且在蝕刻該半導體晶圓前，利用對該半導體晶圓之該等已曝露區域反應性的一電漿製程清潔該半導體晶圓之該等已曝露區域。
  8. 如請求項7所述之方法，進一步包含以下步驟：在利用對該半導體晶圓之該等已曝露區域反應性的該電漿製程清潔該半導體晶圓之該等已曝露區域後，且在蝕刻該半導體晶圓前，利用對該半導體晶圓之該等已曝露區域非反 應性的一第二各向異性電漿製程清潔該半導體晶圓之該等已曝露區域。
  9. 一種用於切割包含複數個積體電路的一半導體晶圓之系統，該系統包含：一工廠介面；一雷射劃線設備，該雷射劃線設備與該工廠介面耦接且包含一雷射；與該工廠介面耦接的一第一電漿蝕刻腔室，該第一電漿蝕刻腔室經配置用於執行一非反應性電漿清潔操作；以及與該工廠介面耦接的一第二電漿蝕刻腔室，該第二電漿蝕刻腔室經配置用於執行一深層矽電漿蝕刻操作。
  10. 如請求項9所述之系統，其中在與該工廠介面耦接的一群集工具上容納該第一電漿蝕刻腔室及該第二電漿蝕刻腔室，該群集工具進一步包含：一沉積室，該沉積室經配置在該半導體晶圓之該等積體電路上形成一水溶性遮罩層。
  11. 如請求項10所述之系統，其中該群集工具進一步包含：一潤濕/乾燥站，該站經配置在蝕刻該半導體晶圓後移除該水溶性遮罩層以單一化該等積體電路。
  12. 一種切割包含複數個積體電路的一半導體晶圓之方法，該方法包含以下步驟：在一矽基板上形成一遮罩層，該遮罩層覆蓋及保護安置於該矽基板上的積體電路，該等積體電路包含安置於一低介電常數材料層及一銅層上的一二氧化矽層；利用一雷射劃線製程圖案化該遮罩層、該二氧化矽層、該低介電常數材料層、該銅層及該矽基板的一部分，以曝露該等積體電路之間的該矽基板區域；在執行該雷射劃線製程後，利用對該矽基板之該等已曝露區域非反應性的一各向異性電漿製程清潔該矽基板之該等已曝露區域；以及在清潔該矽基板之該等已曝露區域後，經由該矽基板之該等已曝露區域電漿蝕刻該矽基板以單一化該等積體電路。
  13. 如請求項12所述之方法，其中該雷射劃線製程係一基於飛秒的雷射劃線製程，且其中利用該基於飛秒的雷射劃線製程圖案化該二氧化矽層、該低介電常數材料層及該銅層之步驟包含以下步驟：在剝蝕該低介電常數材料層及該銅層前，剝蝕該二氧化矽層。
  14. 如請求項12所述之方法，其中對該矽基板之該等已曝露區域非反應性的該各向異性電漿製程係基於氬(Ar)氣、氮(N2)氣或Ar氣與N2氣之一組合。
  15. 如請求項14所述之方法，其中清潔該矽基板之該等已曝露區域之步驟包含以下步驟：來自Ar或N2或Ar氣與N2氣兩者的物理轟擊。
  16. 如請求項12所述之方法，其中在該半導體晶圓上形成該遮罩層之步驟包含以下步驟：形成一水溶性遮罩層。
  17. 如請求項12所述之方法，進一步包含以下步驟：在利用對該矽基板之該等已曝露區域非反應性的該各向異性電漿製程清潔該矽基板之該等已曝露區域後，且在蝕刻該矽基板前，利用對該矽基板之該等已曝露區域反應性的一電漿製程清潔該矽基板之該等已曝露區域。
  18. 如請求項17所述之方法，進一步包含以下步驟：在利用對該矽基板之該等已曝露區域反應性的該電漿製程清潔該矽基板之該等已曝露區域後且在蝕刻該矽基板前，利用對該矽基板之該等已曝露區域非反應性的一第二各向異性電漿製程清潔該矽基板之該等已曝露區域。
  19. 如請求項12所述之方法，其中利用該雷射劃線製程圖案化該矽基板的一部分之步驟包含以下步驟：在該矽基板之該等已曝露區域中形成溝槽，且其中電漿蝕刻該矽基板之步驟包含以下步驟：延伸該等溝槽以形成相應溝槽延伸部。
  20. 如請求項19所述之方法，其中該等溝槽之各者具有一寬度，且其中該等相應溝槽延伸部之各者具有該寬度。
TW104102862A 2014-01-29 2015-01-28 利用具有中間非反應性柱狀遮罩開口清潔之複合式雷射劃線與電漿蝕刻方法的晶圓切割 TWI635570B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/167,347 US9012305B1 (en) 2014-01-29 2014-01-29 Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US14/167,347 2014-01-29

Publications (2)

Publication Number Publication Date
TW201530695A TW201530695A (zh) 2015-08-01
TWI635570B true TWI635570B (zh) 2018-09-11

Family

ID=52822524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104102862A TWI635570B (zh) 2014-01-29 2015-01-28 利用具有中間非反應性柱狀遮罩開口清潔之複合式雷射劃線與電漿蝕刻方法的晶圓切割

Country Status (3)

Country Link
US (1) US9012305B1 (zh)
TW (1) TWI635570B (zh)
WO (1) WO2015116378A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9972575B2 (en) * 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9793132B1 (en) * 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US9659821B1 (en) * 2016-05-23 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnect structures by self-aligned approach
US11355394B2 (en) * 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255431A (en) * 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
US20120322242A1 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
WO2001051243A2 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光***和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
CN1515025A (zh) 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2005523583A (ja) 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
KR101153998B1 (ko) * 2006-06-29 2012-06-07 에스케이하이닉스 주식회사 포토 마스크의 패턴 브리지 결함 수정 방법
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
WO2011056783A2 (en) * 2009-11-09 2011-05-12 3M Innovative Properties Company Etching process for semiconductors
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255431A (en) * 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
US20120322242A1 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing

Also Published As

Publication number Publication date
WO2015116378A1 (en) 2015-08-06
US9012305B1 (en) 2015-04-21
TW201530695A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
TWI635570B (zh) 利用具有中間非反應性柱狀遮罩開口清潔之複合式雷射劃線與電漿蝕刻方法的晶圓切割
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
JP6513082B2 (ja) ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング
US9076860B1 (en) Residue removal from singulated die sidewall
KR102157242B1 (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
TWI644353B (zh) 使用具中間反應性後遮罩開口清潔的混合式雷射劃線及電漿蝕刻手段之晶圓切割
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
TWI646593B (zh) 使用混合式雷射劃線及電漿蝕刻方式切割晶圓伴隨著用以增進遮罩蝕刻抗性的遮罩電漿處理
JP7018893B2 (ja) 回転ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
CN111801788B (zh) 使用多程激光划刻工艺及等离子体蚀刻工艺的混合晶片切割方法
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
TWI642509B (zh) 使用時間控制的雷射劃線製程及電漿蝕刻之混合式晶圓切割方法與系統
TW202213473A (zh) 在使用混合式雷射劃線及電漿蝕刻方式的晶圓切割中的雷射劃線溝槽開口控制