TWI632622B - 高壓金屬氧化物半導體元件及其製造方法 - Google Patents

高壓金屬氧化物半導體元件及其製造方法 Download PDF

Info

Publication number
TWI632622B
TWI632622B TW106136957A TW106136957A TWI632622B TW I632622 B TWI632622 B TW I632622B TW 106136957 A TW106136957 A TW 106136957A TW 106136957 A TW106136957 A TW 106136957A TW I632622 B TWI632622 B TW I632622B
Authority
TW
Taiwan
Prior art keywords
region
drift
well region
conductivity type
buried
Prior art date
Application number
TW106136957A
Other languages
English (en)
Other versions
TW201917793A (zh
Inventor
黃宗義
陳巨峰
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to TW106136957A priority Critical patent/TWI632622B/zh
Application granted granted Critical
Publication of TWI632622B publication Critical patent/TWI632622B/zh
Priority to US16/130,921 priority patent/US10680059B2/en
Publication of TW201917793A publication Critical patent/TW201917793A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種高壓MOS元件，包含: 井區、 漂移區、閘極、源極、汲極以及複數埋柱。其中，閘極形成於上表面上，且部分閘極堆疊並連接部分井區之正上方，且另一部分堆疊並連接部分漂移區之正上方。源極形成於上表面下方並接觸於上表面，於橫向上鄰接於井區。汲極形成於上表面下方並接觸上表面，且於橫向上鄰接於漂移區，與源極由井區以及漂移區隔開，且於橫向上，汲極與源極位於閘極之不同側。複數埋柱形成於上表面下方預設距離之下，並不接觸於上表面，且漂移區包圍每一埋柱之至少一部分，使複數埋柱與漂移區交錯排列。

Description

高壓金屬氧化物半導體元件及其製造方法
本發明係有關一種高壓金屬氧化物(Metal Oxide Semiconductor, MOS)半導體元件，特別是指一種可提高崩潰防護電壓且不影響導通電阻之高壓金屬氧化物半導體元件。本發明也有關於高壓金屬氧化物半導體元件之製造方法。
第1A、 1B與1C圖分別顯示一種先前技術之高壓金屬氧化物半導體元件(N型高壓MOS元件100)之上視圖與對應之剖面圖及立體圖。如第1A、 1B與1C圖所示，高壓MOS元件100形成於半導體基板11，其中該半導體基板11於縱向上，具有相對之上表面11’與下表面11”。 高壓MOS元件100包含：P型井區12、絕緣氧化區13、N型漂移區14、閘極15、N型源極16以及N型汲極16’。
第2A、 2B與2C圖分別顯示一種先前技術之高壓金屬氧化物半導體元件(N型高壓MOS元件200)之上視圖與對應之剖面圖及立體圖。如第2A、 2B與2C圖所示，高壓MOS元件200形成於半導體基板11。 高壓MOS元件200包含：P型井區22、絕緣氧化區13、場氧化區13’、本體區24、閘極25、源極16、汲極16’ 以及本體極27。
第1A、 1B與1C圖與第2A、 2B與2C圖中所示之先前技術，其缺點在於，N型高壓金屬氧化物半導體元件100及200於操作時，由於導通電阻與崩潰防護電壓，是兩難的權衡(tradeoff)關係，提高崩潰防護電壓，會導致導通電阻提高；降低導通電阻，會降低崩潰防護電壓。此種狀況，在高壓MOS元件，為本領域中具有通常知識者所熟知，在此不予贅述。
本發明相較於第1A、 1B與1C圖與第2A、 2B與2C圖之先前技術，可提高崩潰防護電壓且不影響導通電阻，因而可降低成本或是增加效率，或擴大其應用範圍。
就其中一個觀點言，本發明提供了一種高壓金屬氧化物半導體 (Metal Oxide Semiconductor, MOS)元件，形成於一半導體基板，其中該半導體基板於一縱向上，具有相對之一上表面與一下表面，該高壓MOS元件包含：一井區，具有一第一導電型，於該縱向上，形成於該上表面下方並連接於該上表面；一漂移區，具有一第二導電型，於該縱向上，形成於該上表面下方並連接於該上表面，且該漂移區完全位於該井區上，且於一橫向上，該漂移區與該井區連接；一閘極，於該縱向上，形成於該上表面上，且部分該閘極堆疊並連接部分該井區之正上方，且該閘極另一部分堆疊並連接部分該漂移區之正上方；一源極，具有該第二導電型，於該縱向上，形成於該上表面下方並接觸於該上表面，於該橫向上鄰接於該井區，且該源極連接於該閘極之一第一側下方；一汲極，具有該第二導電型，於該縱向上，形成於該上表面下方並接觸於該上表面，且於該橫向上鄰接於該漂移區，與該源極由該井區以及該漂移區隔開，且於該橫向上，該汲極位於該閘極之一第二側外，與該源極位於該閘極之不同側；以及複數埋柱(buried column)，具有該第一導電型，於該縱向上，形成於該上表面下方一預設距離之下，並不接觸於該上表面，且該漂移區包圍每一埋柱之至少一部分，使該複數埋柱與該漂移區交錯排列。
在一較佳實施例中，該高壓MOS元件更包含一深井區，具有該第一導電型，於該縱向上，形成於該井區與該漂移區之下，且該深井區與該複數埋柱連接。
在一較佳實施例中，其中該複數埋柱與介於該井區與該汲極間之該漂移區，於一不導通操作時，完全空乏。
在一種較佳實施例中，該預設距離大於0.1微米(µm)。
就另一個觀點言，本發明也提供了一種高壓金屬氧化物半導體 (Metal Oxide Semiconductor, MOS)元件製造方法，包含：提供一半導體基板，於一縱向上，具有相對之一上表面與一下表面；形成一井區於該上表面下方並連接於該上表面，該井區具有一第一導電型；形成一漂移區於該上表面下方並連接於該上表面，且該漂移區完全位於該井區上，該漂移區具有一第二導電型，且於一橫向上，該漂移區與該井區連接；形成一閘極於該上表面上，且部分該閘極堆疊並連接部分該井區之正上方，且該閘極另一部分堆疊並連接部分該漂移區之正上方；形成一源極於該上表面下方並接觸於該上表面，該源極具有該第二導電型，且於該橫向上鄰接於該井區，且該源極連接於該閘極之一第一側下方； 形成一汲極於該上表面下方並接觸於該上表面，該汲極具有該第二導電型，且於該橫向上鄰接於該漂移區，且該汲極與該源極由該井區以及該漂移區隔開，且於該橫向上，該汲極位於該閘極之一第二側外，與該源極位於該閘極之不同側；以及形成複數埋柱(buried column)於該上表面下方一預設距離之下，並不接觸於該上表面，該埋柱具有該第一導電型，且該漂移區包圍每一埋柱之至少一部分，使該複數埋柱與該漂移區交錯排列。
在一較佳實施例中，該高壓MOS元件製造方法更包含：形成一深井區於該井區與該漂移區之下，該深井區具有該第一導電型，且該深井區與該複數埋柱連接。
在一較佳實施例中，其中該複數埋柱與介於該井區與該汲極間之該漂移區，於一不導通操作時，完全空乏。
在一種較佳實施例中，該預設距離大於0.1微米(µm)。
就另一個觀點言，本發明也提供了一種高壓金屬氧化物半導體 (Metal Oxide Semiconductor, MOS)元件，形成於一半導體基板，其中該半導體基板於一縱向上，具有相對之一上表面與一下表面，該高壓MOS元件包含：一本體區，具有一第一導電型，於該縱向上，形成於該上表面下方並連接於該上表面；一漂移井區，具有一第二導電型，於該縱向上，形成於該上表面下方並連接於該上表面，且該本體區完全位於該漂移井區上，且於一橫向上，該漂移井區與該本體區連接；一閘極，於該縱向上，形成於該上表面上，且部分該閘極堆疊並連接部分該本體區之正上方，且該閘極另一部分堆疊並連接部分該漂移井區之正上方；一源極，具有該第二導電型，於該縱向上，形成於該上表面下方並接觸於該上表面，於該橫向上鄰接於該本體區，且該源極連接於該閘極之一第一側下方；一汲極，具有該第二導電型，於該縱向上，形成於該上表面下方並接觸於該上表面，且於該橫向上鄰接於該漂移井區，與該源極由該本體區以及該漂移井區隔開，且於該橫向上，該汲極位於該閘極之一第二側外，與該源極位於該閘極之不同側；以及複數埋柱(buried column)，具有該第一導電型，於該縱向上，形成於該上表面下方一預設距離之下，並不接觸於該上表面，且該漂移井區包圍每一埋柱之至少一部分，使該複數埋柱與該漂移井區交錯排列。
在一較佳實施例中，該高壓MOS元件更包含一深井區，具有該第一導電型，於該縱向上，形成於該漂移井區之下，且該深井區與該複數埋柱連接。
在一較佳實施例中， 該高壓MOS元件更包含一場氧化區，於該縱向上，形成於該上表面上，且部分該閘極堆疊並連接部分該場氧化區正上方。
在一較佳實施例中， 該高壓MOS元件更包含一本體極，具有該第一導電型，於該縱向上，形成於該上表面下方並連接於該上表面，並連接於該本體區，以作為該本體區之電性接點。
在一較佳實施例中，其中該複數埋柱與介於該本體區與該汲極間之該漂移井區，於一不導通操作時，完全空乏。
在一種較佳實施例中，該預設距離大於0.1微米(µm)。
就另一個觀點言，本發明也提供了一種高壓金屬氧化物半導體 (Metal Oxide Semiconductor, MOS)元件製造方法，包含：提供一半導體基板，於一縱向上，具有相對之一上表面與一下表面；形成一本體區於該上表面下方並連接於該上表面，該本體區具有一第一導電型；形成一漂移井區於該上表面下方並連接於該上表面，該漂移井區具有一第二導電型，且該本體區完全位於該漂移井區上，且於一橫向上，該漂移井區與該本體區連接；形成一閘極於該上表面上，且部分該閘極堆疊並連接部分該本體區之正上方，且該閘極另一部分堆疊並連接部分該漂移井區之正上方；形成一源極於該上表面下方並接觸於該上表面，該源極具有該第二導電型，且於該橫向上鄰接於該本體區，且該源極連接於該閘極之一第一側下方； 形成一汲極於該上表面下方並接觸於該上表面，該汲極具有該第二導電型，且於該橫向上鄰接於該漂移井區，且該汲極與該源極由該本體區以及該漂移井區隔開，且於該橫向上，該汲極位於該閘極之一第二側外，與該源極位於該閘極之不同側；以及形成複數埋柱(buried column)於該上表面下方一預設距離之下，並不接觸於該上表面，該埋柱具有該第一導電型，且該漂移井區包圍每一埋柱之至少一部分，使該複數埋柱與該漂移井區交錯排列。
在一較佳實施例中， 該高壓MOS元件製造方法更包含以下步驟: 形成一深井區於該漂移井區之下，該深井區具有該第一導電型，且該深井區與該複數埋柱連接。
在一較佳實施例中， 該高壓MOS元件製造方法更包含以下步驟: 形成一場氧化區於該上表面上，且部分該閘極堆疊並連接部分該場氧化區正上方。
在一較佳實施例中， 該高壓MOS元件製造方法更包含以下步驟: 形成一本體極於該上表面下方並連接於該上表面，並連接於該本體區，以作為該本體區之電性接點。
在一較佳實施例中，該複數埋柱與介於該本體區與該汲極間之該漂移井區，於一不導通操作時，完全空乏。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參閱第3A-3C圖，圖中分別顯示根據本發明之高壓金屬氧化物半導體元件的一種實施例(高壓MOS元件300)之上視圖與對應之剖面圖(第3B圖對應於上視圖之剖線A-A’)及立體圖第3C圖。如第3A、3B與3C圖所示，高壓MOS元件300形成於一半導體基板11，其於一縱向上(如第3B圖中之虛線箭號方向，下同)，具有相對之一上表面11’與一下表面11”。 高壓MOS元件300包含：井區12、絕緣氧化區13、漂移區14、閘極15、源極16、汲極16’ 以及埋柱39。
請繼續參閱第3A、3B與3C圖，其中井區12具有第一導電型，形成於半導體基板11中，且於縱向上，位於上表面11’下方並連接於該上表面11’。絕緣氧化區13形成於上表面11’上，用以定義高壓MOS元件300的操作區13a，其中，操作區13a係指在導通與不導通的操作中，施加電壓與電流的主要範圍。漂移區14具有第二導電型，於縱向上，位於上表面11’下方並連接於該上表面11’，且漂移區14完全位於井區12上；且於橫向上(如第3B圖中之實線箭號方向，下同)，漂移區14與井區12連接。閘極15形成於上表面11’上，且於縱向上，部分閘極15堆疊並接觸於部分井區12之正上方，且另一部分閘極15堆疊於部分漂移區14之正上方；需說明的是，閘極15在縱向垂直投影僅與井區12重疊之處，係為高壓MOS元件300之通道區。源極16具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，於橫向上鄰接於井區12，且源極16連接於閘極15之第一側S1下方。汲極16’具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，且於橫向上鄰接於漂移區14，與源極16由井區12以及漂移區14隔開，且於橫向上，汲極16’位於閘極15之第二側S2外，與源極16位於閘極15之不同側。
請繼續參閱第3A、3B與3C圖，複數埋柱39具有第一導電型，於縱向上，形成於上表面11’下方一預設距離d之下，並不接觸於上表面11’，如圖所示，且漂移區14包圍每一埋柱39之至少一部分，使複數埋柱39與漂移區14交錯排列。一種較佳的實施方式，複數埋柱39與介於井區12與汲極16’間之漂移區14，於不導通操作時，完全空乏。
值得注意的是，本發明優於先前技術的其中一個技術特徵在於：根據本發明，以高壓MOS元件300為例，第一導電型複數埋柱39與第二導電型漂移區14在具有高逆偏電壓差(reverse bias voltage)時，可藉由相鄰之兩埋柱39與其間隔中之漂移區14之空乏(depletion)效應，而產生超接面(super junction)，亦即，兩相鄰之埋柱39與其間隔中之漂移區14在此情況下全部成為空乏區，如此一來，可承受較高的電壓，提高崩潰防護電壓；且在另一方面，由於埋柱39與上表面11’間具有預設距離d，使得高壓MOS元件300在導通操作時的導通電流不因埋柱39而降低，這使得導通電阻不受影響，即，根據本發明之壓MOS元件300相較於先前技術，可以提高崩潰防護電壓又不致影響導通電阻，因而可降低成本或是增加效率，或擴大其應用範圍。一種較佳的實施方式中，埋柱39與井區12電連接，或埋柱39由井區12提供偏壓。一種較佳的實施方式中，預設距離d大於0.1微米(µm)。
需說明的是，前述之「第一導電型」與「第二導電型」係指於高壓MOS元件中，以不同導電型之雜質摻雜於半導體組成區域(例如但不限於前述之漂移區、本體區、本體連接區、源極、汲極與閘極等區域)內，使得半導體組成區域成為第一或第二導電型(例如但不限於第一導電型為N型，而第二導電型為P型，或反之亦可)。另外需說明的是，上表面11’係指半導體基板11在縱向上的上緣之表面，高壓MOS元件導通操作時會有電流流經，上表面11’會受到高壓MOS元件各部分區域影響，如氧化區位置，而在形貌上會有高低起伏。
此外需說明的是，所謂的高壓MOS元件，係指於正常操作時，施加於汲極的電壓高於一特定之電壓，例如5V或其他更高之電壓；本實施例中，高壓MOS元件的汲極16’與前述之通道區之間，以漂移區14隔開，且漂移區14與汲極16’之橫向距離根據正常操作時所承受的操作電壓而調整，因而可操作於前述較高之特定電壓。
第4A-4C圖顯示本發明之第二個實施例。第4A-4C圖分別顯示根據本發明之高壓金屬氧化物半導體元件的一種實施例(高壓MOS元件400)之上視圖與對應之剖面圖(第4B圖對應於上視圖之剖線A-A’)及立體圖第4C圖。如第4A、4B與4C圖所示，高壓MOS元件400形成於半導體基板11，其於縱向上(如第4B圖中之虛線箭號方向，下同)，具有相對之上表面11’與下表面11”。 高壓MOS元件400包含：井區12、絕緣氧化區13、漂移區14、閘極15、源極16、汲極16’ 、深井區38以及埋柱49。
請繼續參閱第4A、4B與4C圖，其中井區12具有第一導電型，形成於半導體基板11中，且於縱向上，位於上表面11’下方並連接於該上表面11’。絕緣氧化區13形成於上表面11’上，用以定義高壓MOS元件400的操作區13a，其中，操作區13a係指在導通與不導通的操作中，施加電壓與電流的主要範圍。漂移區14具有第二導電型，於縱向上，位於上表面11’下方並連接於該上表面11’，且漂移區14完全位於井區12上；且於橫向上(如第4B圖中之實線箭號方向，下同)，漂移區14與井區12連接。閘極15形成於上表面11’上，且於縱向上，部分閘極15堆疊並接觸於部分井區12之正上方，且另一部分閘極15堆疊於部分漂移區14之正上方；需說明的是，閘極15在縱向垂直投影僅與井區12重疊之處，係為高壓MOS元件400之通道區。源極16具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，於橫向上鄰接於井區12，且源極16連接於閘極15之第一側S1下方。汲極16’具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，且於橫向上鄰接於漂移區14，與源極16由井區12以及漂移區14隔開，且於橫向上，汲極16’位於閘極15之第二側S2外，與源極16位於閘極15之不同側。
請繼續參閱第4A、4B與4C圖，深井區38具有第一導電型，於縱向上，形成於井區12與漂移區14之下並與井區12上下連接，且深井區38與複數埋柱49連接。複數埋柱49具有第一導電型，於縱向上，形成於上表面11’下方一預設距離d之下，並不接觸於上表面11’，如圖所示，且漂移區14包圍每一埋柱49之一部分，使複數埋柱49與漂移區14交錯排列。一種較佳的實施方式中，預設距離d大於0.1微米(µm)。
本實施例與第一個實施例不同之處，首先，在於第一個實施例之複數埋柱39係沿著橫向上平行排列，而在本實施例之複數埋柱49則是沿著寬度方向(如第4A與4C圖中之虛線箭號方向，下同) 平行排列。此外，本實施例高壓MOS元件400相較於高壓MOS元件300更包含深井區38，可以與埋柱49電連接，以偏壓埋柱49。一種較佳的實施方式，複數埋柱49與介於井區12與汲極16’間之漂移區14，於不導通操作時，完全空乏。
第5A-5C圖顯示本發明之第三個實施例。第5A-5C圖分別顯示根據本發明之高壓金屬氧化物半導體元件的一種實施例(高壓MOS元件500)之上視圖與對應之剖面圖(第5B圖對應於上視圖之剖線A-A’)及立體圖第5C圖。如第5A、5B與5C圖所示，高壓MOS元件500形成於半導體基板11，其於縱向上(如第5B圖中之虛線箭號方向，下同)，具有相對之上表面11’與下表面11”。 高壓MOS元件500包含：漂移井區22、絕緣氧化區13、本體區24、閘極15、源極16、汲極16’ 、本體極27、深井區38以及埋柱39。
請繼續參閱第5A、5B與5C圖，其中漂移井區22具有第二導電型，形成於半導體基板11中，且於縱向上，位於上表面11’下方並連接於該上表面11’。絕緣氧化區13形成於上表面11’上，用以定義高壓MOS元件500的操作區13a，其中，操作區13a係指在導通與不導通的操作中，施加電壓與電流的主要範圍。本體區24具有第一導電型，於縱向上，位於上表面11’下方並連接於該上表面11’，且本體區24完全位於漂移井區22上，且於橫向上(如第5B圖中之實線箭號方向，下同)，漂移井區22與本體區24連接。閘極15形成於上表面11’上，且於縱向上，部分閘極15堆疊並接觸於部分漂移井區22之正上方，且另一部分閘極15堆疊於部分本體區24之正上方；需說明的是，閘極15在縱向垂直投影僅與本體區24重疊之處，係為高壓MOS元件500之通道區。源極16具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，於橫向上鄰接於本體區24，且源極16連接於閘極15之第一側S1下方。汲極16’具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，且於橫向上鄰接於漂移井區22，與源極16由漂移井區22以及本體區24隔開，且於橫向上，汲極16’位於閘極15之第二側S2外，與源極16位於閘極15之不同側。
請繼續參閱第5A、5B與5C圖，深井區38具有第一導電型，於縱向上，形成於漂移井區22與本體區24之下並與漂移井區22上下連接，且深井區38與複數埋柱39連接。複數埋柱39具有第一導電型，於縱向上，形成於上表面11’下方一預設距離d之下，並不接觸於上表面11’，如圖所示，且漂移井區22包圍每一埋柱39之至少一部分，使複數埋柱39與漂移井區22交錯排列。一種較佳的實施方式中，埋柱39與深井區38電連接，或埋柱39由深井區38提供偏壓。一種較佳的實施方式中，預設距離d大於0.1微米(µm)。在一種較佳的實施例中，複數埋柱39與介於本體區24與汲極16’間之漂移井區22，於不導通操作時，完全空乏。本體極27具有第一導電型，於縱向上，形成於上表面11’下方並連接於上表面11’，並連接於本體區24，以作為本體區24之電性接點。
本實施例與第一個實施例不同之處，首先，在於第一個實施例具有井區12與漂移區14，漂移區14完全位於井區12上，而在本實施例之本體區24完全位於漂移井區22上。此外，本實施例高壓MOS元件500相較於高壓MOS元件300更包含深井區38，可以與埋柱39電連接，以偏壓埋柱39。
第6A與6B圖顯示本發明之第四個實施例。第6A與6B圖分別顯示根據本發明之高壓金屬氧化物半導體元件的一種實施例(高壓MOS元件600)之上視圖與對應之剖面圖(第6B圖對應於上視圖之剖線A-A’)。如第6A與6B圖所示，高壓MOS元件600形成於半導體基板11，其於縱向上(如第6B圖中之虛線箭號方向，下同)，具有相對之上表面11’與下表面11”。 高壓MOS元件600包含：漂移井區22、絕緣氧化區13、本體區24、閘極15、源極16、汲極16’、本體極27以及埋柱39。
請繼續參閱第6A與6B圖，其中漂移井區22具有第二導電型，形成於半導體基板11中，且於縱向上，位於上表面11’下方並連接於該上表面11’。絕緣氧化區13形成於上表面11’上，用以定義高壓MOS元件600的操作區13a，其中，操作區13a係指在導通與不導通的操作中，施加電壓與電流的主要範圍。本體區24具有第一導電型，於縱向上，位於上表面11’下方並連接於該上表面11’，且本體區24完全位於漂移井區22上，且於橫向上(如第6B圖中之實線箭號方向，下同)，漂移井區22與本體區24連接。閘極15形成於上表面11’上，且於縱向上，部分閘極15堆疊並接觸於部分漂移井區22之正上方，且另一部分閘極15堆疊於部分本體區24之正上方；需說明的是，閘極15在縱向垂直投影僅與本體區24重疊之處，係為高壓MOS元件600之通道區。源極16具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，於橫向上鄰接於本體區24，且源極16連接於閘極15之第一側S1下方。汲極16’具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，且於橫向上鄰接於漂移井區22，與源極16由漂移井區22以及本體區24隔開，且於橫向上，汲極16’位於閘極15之第二側S2外，與源極16位於閘極15之不同側。
請繼續參閱第6A與6B圖，複數埋柱49具有第一導電型，於縱向上，形成於上表面11’下方一預設距離d之下，並不接觸於上表面11’，如圖所示，且漂移井區22包圍每一埋柱49之至少一部分，使複數埋柱49與漂移井區22交錯排列。一種較佳的實施方式中，埋柱49與本體區24電連接，或埋柱39由本體區24提供偏壓。一種較佳的實施方式中，預設距離d大於0.1微米(µm)。在一種較佳的實施例中，複數埋柱49與介於本體區24與汲極16’間之漂移井區22，於不導通操作時，完全空乏。本體極27具有第一導電型，於縱向上，形成於上表面11’下方並連接於上表面11’，並連接於本體區24，以作為本體區24之電性接點。
本實施例與第三個實施例不同之處，首先，在於第三個實施例具有深井區38，而在本實施例之高壓MOS元件600不包含深井區。此外，本實施例高壓MOS元件600相較於高壓MOS元件500，本體區24與埋柱49在橫向上連接，可以與埋柱49電連接，以偏壓埋柱49。再者，第三個實施例之複數埋柱39係沿著橫向上平行排列，而在本實施例之複數埋柱49則是沿著寬度方向平行排列。
第7A與7B圖顯示本發明之第五個實施例。第7A與7B圖分別顯示根據本發明之高壓金屬氧化物半導體元件的一種實施例(高壓MOS元件700)之上視圖與對應之剖面圖(第7B圖對應於上視圖之剖線A-A’)。如第7A與7B圖所示，高壓MOS元件700形成於半導體基板11，其於縱向上(如第7B圖中之虛線箭號方向，下同)，具有相對之上表面11’與下表面11”。 高壓MOS元件700包含：漂移井區22、絕緣氧化區13、本體區24、閘極15、源極16、汲極16’、本體極27、深井區38以及埋柱49。
請繼續參閱第7A與7B圖，深井區38具有第一導電型，於縱向上，形成於漂移井區22與本體區24之下並與漂移井區22上下連接，且深井區38與複數埋柱49連接。其中漂移井區22具有第二導電型，形成於半導體基板11中，且於縱向上，位於上表面11’下方並連接於該上表面11’。絕緣氧化區13形成於上表面11’上，用以定義高壓MOS元件700的操作區13a，其中，操作區13a係指在導通與不導通的操作中，施加電壓與電流的主要範圍。本體區24具有第一導電型，於縱向上，位於上表面11’下方並連接於該上表面11’，且本體區24完全位於漂移井區22上，且於橫向上(如第7B圖中之實線箭號方向，下同)，漂移井區22與本體區24連接。閘極15形成於上表面11’上，且於縱向上，部分閘極15堆疊並接觸於部分漂移井區22之正上方，且另一部分閘極15堆疊於部分本體區24之正上方；需說明的是，閘極15在縱向垂直投影僅與本體區24重疊之處，係為高壓MOS元件700之通道區。源極16具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，於橫向上鄰接於本體區24，且源極16連接於閘極15之第一側S1下方。汲極16’具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，且於橫向上鄰接於漂移井區22，與源極16由漂移井區22以及本體區24隔開，且於橫向上，汲極16’位於閘極15之第二側S2外，與源極16位於閘極15之不同側。
請繼續參閱第7A與7B圖，深井區38具有第一導電型，於縱向上，形成於漂移井區22與本體區24之下並與漂移井區22上下連接，且深井區38與複數埋柱49連接。複數埋柱49具有第一導電型，於縱向上，形成於上表面11’下方一預設距離d之下，並不接觸於上表面11’，如圖所示，且漂移井區22包圍每一埋柱49之至少一部分，使複數埋柱49與漂移井區22交錯排列。一種較佳的實施方式中，埋柱49與深井區38電連接，或埋柱49由深井區38提供偏壓。一種較佳的實施方式中，預設距離d大於0.1微米(µm)。在一種較佳的實施例中，複數埋柱49與介於本體區24與汲極16’間之漂移井區22，於不導通操作時，完全空乏。本體極27具有第一導電型，於縱向上，形成於上表面11’下方並連接於上表面11’，並連接於本體區24，以作為本體區24之電性接點。
本實施例與第三個實施例不同之處，在於第三個實施例之複數埋柱39係沿著橫向上平行排列，而在本實施例之複數埋柱49則是沿著寬度方向平行排列。
第8A與8B圖顯示本發明之第六個實施例。第8A與8B圖分別顯示根據本發明之高壓金屬氧化物半導體元件的一種實施例(高壓MOS元件800)之上視圖與對應之剖面圖(第8B圖對應於上視圖之剖線A-A’)。如第8A與8B圖所示，高壓MOS元件800形成於半導體基板11，其於縱向上(如第8B圖中之虛線箭號方向，下同)，具有相對之上表面11’與下表面11”。 高壓MOS元件800包含：漂移井區22、絕緣氧化區13、場氧化區13’、本體區24、閘極25、源極16、汲極16’、本體極27以及埋柱49。
請繼續參閱第8A與8B圖，其中漂移井區22具有第二導電型，形成於半導體基板11中，且於縱向上，位於上表面11’下方並連接於該上表面11’。絕緣氧化區13形成於上表面11’上，用以定義高壓MOS元件800的操作區13a，其中，操作區13a係指在導通與不導通的操作中，施加電壓與電流的主要範圍。場氧化區13’於縱向上，形成於上表面11’上，且部分閘極25堆疊並連接部分場氧化區13’正上方。本體區24具有第一導電型，於縱向上，位於上表面11’下方並連接於該上表面11’，且本體區24完全位於漂移井區22上，且於橫向上(如第8B圖中之實線箭號方向，下同)，漂移井區22與本體區24連接。閘極25形成於上表面11’上，且於縱向上，部分閘極25堆疊並接觸於部分漂移井區22之正上方，且另一部分閘極25堆疊於部分本體區24之正上方；需說明的是，閘極25在縱向垂直投影僅與本體區24重疊之處，係為高壓MOS元件800之通道區。源極16具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，於橫向上鄰接於本體區24，且源極16連接於閘極15之第一側S1下方。汲極16’具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，且於橫向上鄰接於漂移井區22，與源極16由漂移井區22以及本體區24隔開，且於橫向上，汲極16’位於閘極15之第二側S2外，與源極16位於閘極15之不同側。
請繼續參閱第8A與8B圖，複數埋柱49具有第一導電型，於縱向上，形成於上表面11’下方一預設距離d之下，並不接觸於上表面11’(上表面11’如第8B圖中粗黑虛線所示意)，如圖所示，且漂移井區22包圍每一埋柱49之至少一部分，使複數埋柱49與漂移井區22交錯排列。一種較佳的實施方式中，埋柱49與本體區24電連接，或埋柱39由本體區24提供偏壓。一種較佳的實施方式中，預設距離d大於0.1微米(µm)。在一種較佳的實施例中，複數埋柱49與介於本體區24與汲極16’間之漂移井區22，於不導通操作時，完全空乏。本體極27具有第一導電型，於縱向上，形成於上表面11’下方並連接於上表面11’，並連接於本體區24，以作為本體區24之電性接點。
本實施例與第四個實施例不同之處，首先，在於相較第三個實施例，本實施例之高壓MOS元件800更包含場氧化區13’。此外，本實施例高壓MOS元件800中，部分閘極25堆疊並連接部分場氧化區13’正上方。
第9A與9B圖顯示本發明之第七個實施例。第9A與9B圖分別顯示根據本發明之高壓金屬氧化物半導體元件的一種實施例(高壓MOS元件900)之上視圖與對應之剖面圖(第9B圖對應於上視圖之剖線A-A’)。如第9A與9B圖所示，高壓MOS元件900形成於半導體基板11，其於縱向上(如第9B圖中之虛線箭號方向，下同)，具有相對之上表面11’與下表面11”。 高壓MOS元件900包含：漂移井區22、絕緣氧化區13、場氧化區13’、本體區24、閘極25、源極16、汲極16’、本體極27、深井區38以及埋柱39。
請繼續參閱第9A與9B圖，其中深井區38具有第一導電型，於縱向上，形成於漂移井區22與本體區24之下並與漂移井區22上下連接，且深井區38與複數埋柱39連接。漂移井區22具有第二導電型，形成於半導體基板11中，且於縱向上，位於上表面11’下方並連接於該上表面11’。絕緣氧化區13形成於上表面11’上，用以定義高壓MOS元件900的操作區13a，其中，操作區13a係指在導通與不導通的操作中，施加電壓與電流的主要範圍。場氧化區13’於縱向上，形成於上表面11’上，且部分閘極25堆疊並連接部分場氧化區13’正上方。本體區24具有第一導電型，於縱向上，位於上表面11’下方並連接於該上表面11’，且本體區24完全位於漂移井區22上，且於橫向上(如第9B圖中之實線箭號方向，下同)，漂移井區22與本體區24連接。閘極25形成於上表面11’上，且於縱向上，部分閘極25堆疊並接觸於部分漂移井區22之正上方，且另一部分閘極25堆疊於部分本體區24之正上方；需說明的是，閘極25在縱向垂直投影僅與本體區24重疊之處，係為高壓MOS元件900之通道區。源極16具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，於橫向上鄰接於本體區24，且源極16連接於閘極15之第一側S1下方。汲極16’具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，且於橫向上鄰接於漂移井區22，與源極16由漂移井區22以及本體區24隔開，且於橫向上，汲極16’位於閘極15之第二側S2外，與源極16位於閘極15之不同側。
請繼續參閱第9A與9B圖，複數埋柱39具有第一導電型，於縱向上，形成於上表面11’下方一預設距離d之下，並不接觸於上表面11’(上表面11’如第9B圖中粗黑虛線所示意)，如圖所示，且漂移井區22包圍每一埋柱49之至少一部分，使複數埋柱39與漂移井區22交錯排列。一種較佳的實施方式中，埋柱39與深井區38電連接，或埋柱39由深井區38提供偏壓。一種較佳的實施方式中，預設距離d大於0.1微米(µm)。本體極27具有第一導電型，於縱向上，形成於上表面11’下方並連接於上表面11’，並連接於本體區24，以作為本體區24之電性接點。
本實施例與第六個實施例不同之處，首先，在於本實施例高壓MOS元件900相較於高壓MOS元件800更包含深井區38，可以與埋柱39電連接，以偏壓埋柱39。此外，本實施例之複數埋柱39係沿著橫向上平行排列，而在第六實施例之複數埋柱49則是沿著寬度方向平行排列。
第10A-10L圖顯示本發明之第八個實施例。第10A-10L圖顯示根據本發明之高壓MOS元件(高壓MOS元件300)製造方法的上視及剖視示意圖。首先，如上視示意圖第10A圖與剖視示意圖第10B圖所示(第10B圖對應於上視圖第10A圖之剖線A-A’)，提供半導體基板11並形成井區12。其中，半導體基板11例如但不限於為P型矽基板，當然亦可以為其他半導體基板。半導體基板11於一縱向(如圖中之虛線箭號方向)上，具有相對之一上表面11’與一下表面11”。 井區12具有第一導電型，形成於半導體基板11中，且於縱向上，位於上表面11’下方並連接於該上表面11’，形成井區12的方式，例如但不限於以離子植入製程步驟所形成。
接著，如上視示意圖第10C圖與剖視示意圖第10D圖所示(第10D圖對應於上視圖第10C圖之剖線A-A’)，形成絕緣氧化區13於上表面11’上(上表面11’如第10D圖中粗黑虛線所示意)，用以定義高壓MOS元件300的操作區13a，其中，操作區13a係指在導通與不導通的操作中，施加電壓與電流的主要範圍。
接著，如上視示意圖第10E圖與剖視示意圖第10F圖所示(第10F圖對應於上視圖第10E圖之剖線A-A’)，形成漂移區14於上表面11’下方並連接於上表面11’， 漂移區14具有第二導電型，且漂移區14完全位於井區12上；且於橫向上(如第10F圖中之實線箭號方向，下同)，漂移區14與井區12連接。其中，形成漂移區14的方法，例如但不限於以微影製程、離子植入製程、與熱製程形成，此為本領域中具有通常知識者所熟知，在此不予贅述。
接著，如上視示意圖第10G圖與剖視示意圖第10H圖所示(第10H圖對應於上視圖第10G圖之剖線A-A’)，形成複數埋柱(buried column)39於上表面11’下方預設距離d之下，並不接觸於上表面11’，埋柱39具有第一導電型，且漂移區14包圍每一埋柱39之至少一部分，使複數埋柱39與漂移區14交錯排列。其中，形成埋柱39的方法，例如但不限於以微影製程、離子植入製程、與熱製程形成，此為本領域中具有通常知識者所熟知，在此不予贅述。一種較佳的實施方式，複數埋柱39與介於井區12與汲極16’間之漂移區14，於不導通操作時，完全空乏。須說明的是，形成埋柱39的方法，例如其中的離子植入製程步驟中，可以設定植入的深度以控制預設距離d；也可以在後續的步驟中，以另外的離子植入製程步驟，在上表面11’至上表面11’下預設距離d的範圍中，植入第二導電型雜質，以將上表面11’至上表面11’下預設距離d的範圍，在漂移區14的範圍內，形成第二導電型區域，以避免該區域具有第一導電型。
接著，如上視示意圖第10I圖與剖視示意圖第10J圖所示(第10J圖對應於上視圖第10I圖之剖線A-A’)，形成閘極15於上表面11’上，且於縱向上，部分閘極15堆疊並接觸於部分井區12之正上方，且另一部分閘極15堆疊於部分漂移區14之正上方；需說明的是，閘極15在縱向垂直投影僅與井區12重疊之處，係為高壓MOS元件300之通道區。其中，閘極15包含了介電層、導體層、與間隔層，此為本領域中具有通常知識者所熟知，在此不予贅述。
接著，如上視示意圖第10K圖與剖視示意圖第10L圖所示(第10L圖對應於上視圖第10K圖之剖線A-A’)，形成源極16與汲極16’。其中源極16具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，於橫向上鄰接於井區12，且源極16連接於閘極15之第一側S1下方。汲極16’具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，且於橫向上鄰接於漂移區14，與源極16由井區12以及漂移區14隔開，且於橫向上，汲極16’位於閘極15之第二側S2外，與源極16位於閘極15之不同側。其中，形成源極16與汲極16’的方法，例如但不限於以微影製程、離子植入製程、與熱製程形成，此為本領域中具有通常知識者所熟知，在此不予贅述。一種較佳的實施方式中，埋柱39與井區12電連接，或埋柱39由井區12提供偏壓。一種較佳的實施方式中，預設距離d大於0.1微米(µm)。
第11A-11L圖顯示本發明之第九個實施例。第11A-11L圖顯示根據本發明之高壓MOS元件(高壓MOS元件1100)製造方法的上視及剖視示意圖。首先，如上視示意圖第11A圖與剖視示意圖第11B圖所示(第11B圖對應於上視圖第11A圖之剖線A-A’)，提供半導體基板11並形成深井區38與漂移井區22。其中，半導體基板11例如但不限於為P型矽基板，當然亦可以為其他半導體基板。半導體基板11於一縱向(如圖中之虛線箭號方向)上，具有相對之一上表面11’與一下表面11”。 深井區38具有第一導電型，於縱向上，形成於漂移井區22與後續步驟所形成之本體區24之下，並與漂移井區22上下連接，且深井區38與後續步驟所形成之複數埋柱39連接。漂移井區22具有第二導電型，形成於半導體基板11中，且於縱向上，位於上表面11’下方並連接於該上表面11’，形成漂移井區22與深井區38的方式，例如但不限於以離子植入製程步驟所形成。
接著，如上視示意圖第11C圖與剖視示意圖第11D圖所示(第11D圖對應於上視圖第11C圖之剖線A-A’)，形成絕緣氧化區13與場氧化區13’於上表面11’上(上表面11’如第11D圖中粗黑虛線所示意)。絕緣氧化區13用以定義高壓MOS元件1100的操作區13a，其中，操作區13a係指在導通與不導通的操作中，施加電壓與電流的主要範圍。後續步驟所形成之閘極25中，部分閘極25堆疊並連接部分場氧化區13’正上方。
接著，如上視示意圖第11E圖與剖視示意圖第11F圖所示(第11F圖對應於上視圖第11E圖之剖線A-A’)，形成複數埋柱(buried column)49於上表面11’下方預設距離d之下，並不接觸於上表面11’，埋柱49具有第一導電型，且漂移井區22包圍每一埋柱49之至少一部分，使複數埋柱49與漂移井區22交錯排列。一種較佳的實施方式中，埋柱49與深井區38電連接，或埋柱49由深井區38提供偏壓。一種較佳的實施方式中，預設距離d大於0.1微米(µm)。在一種較佳的實施例中，複數埋柱49與介於本體區24與汲極16’間之漂移井區22，於不導通操作時，完全空乏。其中，形成埋柱49的方法，例如但不限於以微影製程、離子植入製程、與熱製程形成，此為本領域中具有通常知識者所熟知，在此不予贅述。須說明的是，形成埋柱49的方法，例如其中的離子植入製程步驟中，可以設定植入的深度以控制預設距離d；也可以在後續的步驟中，以另外的離子植入製程步驟，在上表面11’至上表面11’下預設距離d的範圍中，植入第二導電型雜質，以將上表面11’至上表面11’下預設距離d的範圍，在漂移井區22的範圍內，形成第二導電型區域，以避免該區域具有第一導電型。須說明的是，本實施例之複數埋柱49是沿著寬度方向平行排列，且埋柱49與深井區38連接。
接著，如上視示意圖第11G圖與剖視示意圖第11H圖所示(第11H圖對應於上視圖第11G圖之剖線A-A’)，形成本體區24，其具有第一導電型，於縱向上，位於上表面11’下方並連接於該上表面11’，且本體區24完全位於漂移井區22上，且於橫向上(如第11H圖中之實線箭號方向，下同)，漂移井區22與本體區24連接。
接著，如上視示意圖第11I圖與剖視示意圖第11J圖所示(第11J圖對應於上視圖第11I圖之剖線A-A’)，形成閘極25於上表面11’上，且於縱向上，部分閘極25堆疊並接觸於部分本體區24之正上方，且另一部分閘極25堆疊於部分漂移井區22之正上方；需說明的是，閘極25在縱向垂直投影僅與本體區24重疊之處，係為高壓MOS元件1100之通道區。其中，閘極25包含了介電層、導體層、與間隔層，此為本領域中具有通常知識者所熟知，在此不予贅述。
接著，如上視示意圖第11K圖與剖視示意圖第11L圖所示(第11L圖對應於上視圖第11K圖之剖線A-A’)，形成源極16、汲極16’ 與本體極27。其中源極16具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，於橫向上鄰接於本體區24，且源極16連接於閘極15之第一側S1下方。汲極16’具有第二導電型，於縱向上，形成於上表面11’下方並接觸於上表面11’，且於橫向上鄰接於漂移井區22，與源極16由本體區24以及漂移井區22隔開，且於橫向上，汲極16’位於閘極25之第二側S2外，與源極16位於閘極25之不同側。本體極27具有第一導電型，於縱向上，形成於上表面11’下方並連接於上表面11’，並連接於本體區24，以作為本體區24之電性接點。其中，形成源極16、汲極16’與本體極27的方法，例如但不限於以微影製程、離子植入製程、與熱製程形成，此為本領域中具有通常知識者所熟知，在此不予贅述。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。所說明之各個實施例，並不限於單獨應用，亦可以組合應用。此外，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如臨界電壓調整區、高壓井區、或是埋層等；再如，微影技術並不限於光罩技術，亦可包含電子束微影技術；又如，埋柱的形式，以長板狀為主，排列也以平行排列為主，亦可以有不同的形狀，只要在埋柱與井區或漂移井區為逆向偏壓時，形成超級接面的形式，具有提高崩潰防護電壓；且埋柱上緣與半導體基板上表面具有預設距離，使高壓MOS元件在導通操作時，埋柱不明顯影響導通電流在上表面的電流即可。本發明的範圍應涵蓋上述及其他所有等效變化。以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。
100,200,300,400,500,600,700,800,900,1100‧‧‧高壓MOS元件
11‧‧‧半導體基板
11’‧‧‧上表面
11”‧‧‧下表面
12‧‧‧井區
13‧‧‧絕緣氧化區
13’‧‧‧場氧化區
13a‧‧‧操作區
14‧‧‧漂移區
15,25‧‧‧閘極
16‧‧‧源極
16’‧‧‧汲極
22‧‧‧漂移井區
24‧‧‧本體區
27‧‧‧本體極
38‧‧‧深井區
39,49‧‧‧埋柱
A-A’‧‧‧剖線
d‧‧‧預設距離
S1‧‧‧第一側
S2‧‧‧第二側
第1A、 1B與1C圖分別顯示一種先前技術之高壓金屬氧化物半導體元件之上視示意圖與對應之剖面示意圖及立體圖。
第2A、2B、與2C圖分別顯示本發明之高壓金屬氧化物半導體元件的一種實施例之上視示意圖與對應之剖面示意圖及立體圖。
第3A-3C圖顯示本發明之第一個實施例。
第4A-4C圖顯示本發明之第二個實施例。
第5A-5C圖顯示本發明之第三個實施例。
第6A與第6B圖顯示本發明之第四個實施例。
第7A與第7B圖顯示本發明之第五個實施例。
第8A與第8B圖顯示本發明之第六個實施例。
第9A與第9B圖顯示本發明之第七個實施例。
第10A-10L圖顯示本發明之第八個實施例。
第11A-11L圖顯示本發明之第九個實施例。
無

Claims (20)

  1. 一種高壓金屬氧化物半導體 (Metal Oxide Semiconductor, MOS)元件，形成於一半導體基板，其中該半導體基板於一縱向上，具有相對之一上表面與一下表面，該高壓MOS元件包含： 一井區，具有一第一導電型，於該縱向上，形成於該上表面下方並連接於該上表面； 一漂移區，具有一第二導電型，於該縱向上，形成於該上表面下方並連接於該上表面，且該漂移區完全位於該井區上，且於一橫向上，該漂移區與該井區連接； 一閘極，於該縱向上，形成於該上表面上，且部分該閘極堆疊並連接部分該井區之正上方，且該閘極另一部分堆疊並連接部分該漂移區之正上方； 一源極，具有該第二導電型，於該縱向上，形成於該上表面下方並接觸於該上表面，於該橫向上鄰接於該井區，且該源極連接於該閘極之一第一側下方； 一汲極，具有該第二導電型，於該縱向上，形成於該上表面下方並接觸於該上表面，且於該橫向上鄰接於該漂移區，與該源極由該井區以及該漂移區隔開，且於該橫向上，該汲極位於該閘極之一第二側外，與該源極位於該閘極之不同側；以及 複數埋柱(buried column)，具有該第一導電型，於該縱向上，形成於該上表面下方一預設距離之下，並不接觸於該上表面，且該漂移區包圍每一埋柱之至少一部分，使該複數埋柱與該漂移區交錯排列。
  2. 如申請專利範圍第1項之高壓MOS元件，更包含一深井區，具有該第一導電型，於該縱向上，形成於該井區與該漂移區之下，且該深井區與該複數埋柱連接。
  3. 如申請專利範圍第1項之高壓MOS元件，其中該複數埋柱與介於該井區與該汲極間之該漂移區，於一不導通操作時，完全空乏。
  4. 如申請專利範圍第1項之高壓MOS元件，其中該預設距離d大於0.1微米(µm)。
  5. 一種高壓金屬氧化物半導體 (Metal Oxide Semiconductor, MOS)元件製造方法，包含： 提供一半導體基板，於一縱向上，具有相對之一上表面與一下表面； 形成一井區於該上表面下方並連接於該上表面，該井區具有一第一導電型； 形成一漂移區於該上表面下方並連接於該上表面，且該漂移區完全位於該井區上，該漂移區具有一第二導電型，且於一橫向上，該漂移區與該井區連接； 形成一閘極於該上表面上，且部分該閘極堆疊並連接部分該井區之正上方，且該閘極另一部分堆疊並連接部分該漂移區之正上方； 形成一源極於該上表面下方並接觸於該上表面，該源極具有該第二導電型，且於該橫向上鄰接於該井區，且該源極連接於該閘極之一第一側下方； 形成一汲極於該上表面下方並接觸於該上表面，該汲極具有該第二導電型，且於該橫向上鄰接於該漂移區，且該汲極與該源極由該井區以及該漂移區隔開，且於該橫向上，該汲極位於該閘極之一第二側外，與該源極位於該閘極之不同側；以及 形成複數埋柱(buried column)於該上表面下方一預設距離之下，並不接觸於該上表面，該埋柱具有該第一導電型，且該漂移區包圍每一埋柱之至少一部分，使該複數埋柱與該漂移區交錯排列。
  6. 如申請專利範圍第5項之高壓MOS元件製造方法，更包含：形成一深井區於該井區與該漂移區之下，該深井區具有該第一導電型，且該深井區與該複數埋柱連接。
  7. 如申請專利範圍第5項之高壓MOS元件製造方法，其中該複數埋柱與介於該井區與該汲極間之該井區，於一不導通操作時，完全空乏。
  8. 如申請專利範圍第5項之高壓MOS元件製造方法，其中該預設距離大於0.1微米(µm)。
  9. 一種高壓金屬氧化物半導體 (Metal Oxide Semiconductor, MOS)元件，形成於一半導體基板，其中該半導體基板於一縱向上，具有相對之一上表面與一下表面，該高壓MOS元件包含： 一本體區，具有一第一導電型，於該縱向上，形成於該上表面下方並連接於該上表面； 一漂移井區，具有一第二導電型，於該縱向上，形成於該上表面下方並連接於該上表面，且該本體區完全位於該漂移井區上，且於一橫向上，該漂移井區與該本體區連接； 一閘極，於該縱向上，形成於該上表面上，且部分該閘極堆疊並連接部分該本體區之正上方，且該閘極另一部分堆疊並連接部分該漂移井區之正上方； 一源極，具有該第二導電型，於該縱向上，形成於該上表面下方並接觸於該上表面，於該橫向上鄰接於該本體區，且該源極連接於該閘極之一第一側下方； 一汲極，具有該第二導電型，於該縱向上，形成於該上表面下方並接觸於該上表面，且於該橫向上鄰接於該漂移井區，與該源極由該本體區以及該漂移井區隔開，且於該橫向上，該汲極位於該閘極之一第二側外，與該源極位於該閘極之不同側；以及 複數埋柱(buried column)，具有該第一導電型，於該縱向上，形成於該上表面下方一預設距離之下，並不接觸於該上表面，且該漂移井區包圍每一埋柱之至少一部分，使該複數埋柱與該漂移井區交錯排列。
  10. 如申請專利範圍第9項之高壓MOS元件，更包含一深井區，具有該第一導電型，於該縱向上，形成於該漂移井區之下，且該深井區與該複數埋柱連接。
  11. 如申請專利範圍第9項之高壓MOS元件，更包含一場氧化區，於該縱向上，形成於該上表面上，且部分該閘極堆疊並連接部分該場氧化區正上方。
  12. 如申請專利範圍第9項之高壓MOS元件，更包含一本體極，具有該第一導電型，於該縱向上，形成於該上表面下方並連接於該上表面，並連接於該本體區，以作為該本體區之電性接點。
  13. 如申請專利範圍9項之高壓MOS元件，其中該複數埋柱與介於該本體區與該汲極間之該漂移井區，於一不導通操作時，完全空乏。
  14. 如申請專利範圍第9項之高壓MOS元件，其中該預設距離大於0.1微米(µm)。
  15. 一種高壓金屬氧化物半導體 (Metal Oxide Semiconductor, MOS)元件製造方法，包含： 提供一半導體基板，於一縱向上，具有相對之一上表面與一下表面； 形成一本體區於該上表面下方並連接於該上表面，該本體區具有一第一導電型； 形成一漂移井區於該上表面下方並連接於該上表面，且該本體區完全位於該漂移井區上，該漂移井區具有一第二導電型，且於一橫向上，該漂移井區與該本體區連接； 形成一閘極於該上表面上，且部分該閘極堆疊並連接部分該本體區之正上方，且該閘極另一部分堆疊並連接部分該漂移井區之正上方； 形成一源極於該上表面下方並接觸於該上表面，該源極具有該第二導電型，且於該橫向上鄰接於該本體區，且該源極連接於該閘極之一第一側下方； 形成一汲極於該上表面下方並接觸於該上表面，該汲極具有該第二導電型，且於該橫向上鄰接於該漂移井區，且該汲極與該源極由該本體區以及該漂移井區隔開，且於該橫向上，該汲極位於該閘極之一第二側外，與該源極位於該閘極之不同側；以及 形成複數埋柱(buried column)於該上表面下方一預設距離之下，並不接觸於該上表面，該埋柱具有該第一導電型，且該漂移井區包圍每一埋柱之至少一部分，使該複數埋柱與該漂移井區交錯排列。
  16. 如申請專利範圍第15項之高壓MOS元件製造方法，更包含：形成一深井區於該漂移井區之下，該深井區具有該第一導電型，且該深井區與該複數埋柱連接。
  17. 如申請專利範圍第15項之高壓MOS元件製造方法，更包含：形成一場氧化區於該上表面上，且部分該閘極堆疊並連接部分該場氧化區正上方。
  18. 如申請專利範圍第15項之高壓MOS元件製造方法，更包含：形成一本體極於該上表面下方並連接於該上表面，並連接於該本體區，以作為該本體區之電性接點。
  19. 如申請專利範圍第15項之高壓MOS元件製造方法，其中該複數埋柱與介於該本體區與該汲極間之該漂移井區，於一不導通操作時，完全空乏。
  20. 如申請專利範圍第15項之高壓MOS元件製造方法，其中該預設距離大於0.1微米(µm)。
TW106136957A 2017-10-26 2017-10-26 高壓金屬氧化物半導體元件及其製造方法 TWI632622B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106136957A TWI632622B (zh) 2017-10-26 2017-10-26 高壓金屬氧化物半導體元件及其製造方法
US16/130,921 US10680059B2 (en) 2017-10-26 2018-09-13 High voltage metal oxide semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106136957A TWI632622B (zh) 2017-10-26 2017-10-26 高壓金屬氧化物半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI632622B true TWI632622B (zh) 2018-08-11
TW201917793A TW201917793A (zh) 2019-05-01

Family

ID=63959716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106136957A TWI632622B (zh) 2017-10-26 2017-10-26 高壓金屬氧化物半導體元件及其製造方法

Country Status (2)

Country Link
US (1) US10680059B2 (zh)
TW (1) TWI632622B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195915B2 (en) * 2019-04-15 2021-12-07 Texas Instruments Incorporated Semiconductor devices with a sloped surface
US11410998B2 (en) * 2020-02-20 2022-08-09 Globalfoundries U.S. Inc. LDMOS finFET structure with buried insulator layer and method for forming same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019360B2 (en) * 2001-12-31 2006-03-28 General Semiconductor, Inc. High voltage power mosfet having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629631B2 (en) * 2005-06-21 2009-12-08 Hamza Yilmaz High voltage semiconductor devices with JFET regions containing dielectrically isolated junctions
US8193565B2 (en) * 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
US9076862B2 (en) * 2013-02-04 2015-07-07 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
SG10201503305PA (en) * 2015-04-27 2016-11-29 Globalfoundries Sg Pte Ltd Lateral high voltage transistor
US10297661B2 (en) * 2017-06-30 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage resistor device
US10535730B2 (en) * 2017-09-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage metal-oxide-semiconductor (HVMOS) device integrated with a high voltage junction termination (HVJT) device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019360B2 (en) * 2001-12-31 2006-03-28 General Semiconductor, Inc. High voltage power mosfet having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source

Also Published As

Publication number Publication date
US10680059B2 (en) 2020-06-09
US20190131390A1 (en) 2019-05-02
TW201917793A (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
KR101864889B1 (ko) 수평형 디모스 트랜지스터 및 그 제조방법
US8759912B2 (en) High-voltage transistor device
US20220359673A1 (en) Laterally diffused metal oxide semiconductor device and manufacturing method thereof
WO2016152058A1 (ja) 半導体装置
TWI656642B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
US10840368B2 (en) Semiconductor device
US20200295150A1 (en) Semiconductor device
US8674435B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP6509673B2 (ja) 半導体装置
US20130248987A1 (en) Semiconductor device and method for manufacturing the same
TWI614892B (zh) 高壓元件及其製造方法
US20130270637A1 (en) Semiconductor device
TWI632622B (zh) 高壓金屬氧化物半導體元件及其製造方法
US8723256B1 (en) Semiconductor device and fabricating method thereof
US9035386B2 (en) Semiconductor structure and method for manufacturing the same
CN115472698A (zh) 一种ldmos器件结构
CN109755170B (zh) 高压金属氧化物半导体元件及其制造方法
TWI619200B (zh) 具有雙井區之金屬氧化物半導體元件及其製造方法
KR20150142220A (ko) 전력 반도체 소자
TW202010137A (zh) 能降低導通電阻之mos元件及其製造方法
TWI641146B (zh) 橫向雙擴散金屬氧化物半導體元件製造方法
US20240055528A1 (en) Vertical field-effect transistor and method for forming same
TW201351641A (zh) 高壓金氧半導體電晶體元件
CN112913030B (zh) 半导体装置
TWI742221B (zh) 溝槽金氧半導體元件及其製造方法