CN115472698A - 一种ldmos器件结构 - Google Patents
一种ldmos器件结构 Download PDFInfo
- Publication number
- CN115472698A CN115472698A CN202211116971.3A CN202211116971A CN115472698A CN 115472698 A CN115472698 A CN 115472698A CN 202211116971 A CN202211116971 A CN 202211116971A CN 115472698 A CN115472698 A CN 115472698A
- Authority
- CN
- China
- Prior art keywords
- layer
- field plate
- contact
- device structure
- ldmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 210000000746 body region Anatomy 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000002184 metal Substances 0.000 abstract description 18
- 229910052751 metal Inorganic materials 0.000 abstract description 18
- 238000005530 etching Methods 0.000 abstract description 11
- 238000001259 photo etching Methods 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种LDMOS器件结构，包括半导体层、源极区域、漏极区域、栅介质层、栅极层、硅化物阻挡层及***型接触场板，其中，栅介质层位于半导体层上并设置于源、漏极区域之间；栅极层位于栅介质层上并沿朝向漏极区域的方向延伸至栅介质层的上表面；***型接触场板位于硅化物阻挡层上并在水平方向上设置于栅极层与漏极区域之间，其包括沿沟道方向间隔排列的至少两个场板条。本发明将大尺寸的块状接触场板沿沟道长度方向拆分成多个小尺寸的接触场板，不仅能够实现与常规器件基本一致的电学性能，达到相当的耐压性能，还能在刻蚀工艺中实现更加笔直的形貌，而且关键尺寸容易做到目标值，金属填充更容易且不会影响后道第一层金属的光刻对准。
Description
技术领域
本发明属于半导体功率器件技术领域，涉及一种LDMOS器件结构。
背景技术
接触场板(Contact Field Plate，简称CFP)技术是一种极具竞争力的场板技术，广泛应用于横向扩散金属氧化物半导体(Lateral Diffused Metal OxideSemiconductor，简称LDMOS)器件的电场优化，通过增加接触场板，且将接触场板接到源端，这样漏端和接触场板之间的电压差就会使接触场板下方的电场均匀分布，在不改变器件比导通电阻的情况下，降低器件表面电场峰值进而提高器件的耐压(BV)性能。同时接触场板可以改善器件热载流子注入效应(HCI)以及简化制备工艺。
不同电压的LDMOS常需要不同尺寸的接触场板，在一定程度上耐压升高则接触场板尺寸越大，大尺寸的接触场板在制备中工艺难度很大，例如产生刻蚀负载效应、底部关键尺寸不容易做到位、顶部关键尺寸过大、需要较厚的金属填充厚度导致后道第一层金属光刻时无法对准等问题。
因此，如何对大尺寸的接触场板进行改进以满足制程需要，成为本领域技术人员亟待解决的一个重要技术问题。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LDMOS器件结构，用于解决现有LDMOS器件的接触场板工艺容易导致刻蚀形貌缺陷、金属填充过量、影响后道第一层金属对准等问题。
为实现上述目的及其他相关目的，本发明提供一种LDMOS器件结构，包括：
半导体层；
源极区域与漏极区域，位于所述半导体层中并在水平方向上间隔设置；
栅介质层，位于所述半导体层上并设置于所述源极区域与所述漏极区域之间；
栅极层，位于所述栅介质层上，所述栅极层与所述源极区域之间的距离小于所述栅极层与所述漏极区域之间的距离；
硅化物阻挡层，覆盖于所述栅极层的上表面的一部分，并沿朝向所述漏极区域的方向延伸至所述栅介质层的上表面；
***型接触场板，位于所述硅化物阻挡层上，并在水平方向上设置于所述栅极层与所述漏极区域之间，所述***型接触场板包括沿沟道方向间隔排列的至少两个场板条。
可选地，所述半导体层包括自下而上依次设置的第一导电类型衬底层及第二导电类型掺杂层，并包括位于所述第二导电类型掺杂层中的第一导电类型体区，所述源极区域位于所述体区中并与所述体区的侧壁间隔预设距离，所述栅极层的至少一部分位于所述体区上方。
可选地，所述第二导电类型掺杂层包括自下而上依次设置的第一浓度掺杂层及第二浓度掺杂层，所述第一浓度掺杂层的掺杂浓度小于所述第二浓度掺杂层的掺杂浓度，所述体区贯穿所述第二浓度掺杂层并向下延伸进所述第一浓度掺杂层中。
可选地，所述场板条的宽度范围是0.1微米-0.5微米。
可选地，多个所述场板条的宽度相同。
可选地，至少有两个所述场板条的宽度不同。
可选地，所述***型接触场板包括沿沟道方向间隔排列的至少三个场板条，任意相邻两个所述场板条之间的距离相同。
可选地，所述***型接触场板包括沿沟道方向间隔排列的至少三个场板条，至少有一对相邻两个所述场板条之间的距离与另一对相邻两个所述场板条之间的距离不同。
可选地，所述LDMOS器件结构还包括源极接触部与漏极接触部，所述源极接触部的底端与所述源极区域接触，所述漏极接触部的底端与所述漏极区域接触，至少一所述场板条的宽度与所述源极接触部的宽度相同，或至少一所述场板条的宽度与所述漏极接触部的宽度相同。
可选地，所述场板条的侧壁倾斜度小于5°。
如上所述，本发明的LDMOS器件结构将大尺寸的块状接触场板沿器件沟道长度方向拆分成多个小尺寸的接触场板，多个小尺寸的接触场板组成***型接触场板，与基于大尺寸块状接触场板的LDMOS相比，本发明的基于***型接触场板结构的LDMOS器件不仅能够实现基本一致的电学性能，达到相当的耐压性能，还能在刻蚀工艺中实现更加笔直的形貌，而且关键尺寸容易做到目标值。同时，金属填充更容易且不会影响后道第一层金属的光刻对准。
附图说明
图1显示为一种基于块状接触场板的LDMOS器件结构的剖面结构示意图。
图2显示为图1所示结构的局部版图布局图。
图3显示为本发明的LDMOS器件结构的剖面结构示意图。
图4显示为本发明的LDMOS器件结构的版图布局图。
图5显示为图1及图2所示基于大尺寸块状接触场板的LDMOS器件结构在耐压下的电流密度分布图。
图6显示为本发明的基于***型接触场板结构的LDMOS器件结构在耐压下的电流密度分布图。
图7显示为本发明的基于***型接触场板结构的LDMOS器件结构与常规基于大尺寸块状接触场板的LDMOS器件结构的耐压曲线。
元件标号说明
101 P型衬底层
102 深N阱层
103 N型漂移层
104 P型体区
105 源极区域
106 漏极区域
107 栅介质层
108 栅极层
109 侧墙
110 硅化物阻挡层
111 块状接触场板
112 接触部
201 半导体层
201a 第一导电类型衬底层
201b 第一浓度掺杂层
201c 第二浓度掺杂层
202 源极区域
203 漏极区域
204 栅介质层
205 栅极层
206 硅化物阻挡层
207 ***型接触场板
207a 第一场板条
207b 第二场板条
207c 第三场板条
208 体区
209 源极接触部
210 漏极接触部
211 侧墙
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1与图2，其中，图1显示为一种基于块状接触场板(Bulk CFP)的LDMOS器件结构的剖面结构示意图，图2显示为图1所示结构的局部版图布局图，该结构包括P型衬底层101、深N阱层102、N型漂移层103、P型体区104、源极区域105、漏极区域106、栅介质层107、栅极层108、侧墙109、硅化物阻挡层110、块状接触场板111及接触部112，在该结构中，由于块状接触场板111的尺寸较大(宽度为0.99微米)，会带来一系列问题：(1)产生刻蚀负载效应，导致刻蚀速率下降或分布不均；(2)场板刻蚀孔的侧壁倾斜度较大，底部关键尺寸不容易做到位；(3)由于场板刻蚀孔的顶部关键尺寸过大，在进行金属(例如钨)填充时，若要填满场板刻蚀孔，需增厚沉积厚度，但是这样会同时把后道(BEOL)第一层金属(M1)光刻时的对准标记图案也填满，从而导致第一层金属光刻对准信号弱，使得对准失败。
本发明在LDMOS器件结构设计上，将大尺寸的接触场板沿器件沟道方向上拆分成多个狭长的接触场板条，多个狭长的接触场板条组合可以实现与原接触场板相一致的电性，且在制备过程中更容易进行孔刻蚀和金属填充，能够有效解决CFP的刻蚀形貌、金属填充厚度和M1金属的光刻对准等问题。下面通过具体的实施例来说明本发明的技术方案。
请参阅图3及图4，其中，图3显示为本发明的LDMOS器件结构的剖面结构示意图，图4显示为本发明的LDMOS器件结构的版图布局图。
具体的，本发明的LDMOS器件结构包括半导体层201、源极区域202、漏极区域203、栅介质层204、栅极层205、硅化物阻挡层206及***型接触场板207，其中，所述源极区域202与所述漏极区域203位于所述半导体层201中并在水平方向上间隔设置，所述栅介质层204位于所述半导体层201上并设置于所述源极区域202与所述漏极区域203之间；所述栅极层205位于所述栅介质层204上，所述栅极层205与所述源极区域202之间的距离小于所述栅极层205与所述漏极区域203之间的距离；所述硅化物阻挡层206覆盖于所述栅极层的205上表面的一部分，并沿朝向所述漏极区域203的方向延伸至所述栅介质层204的上表面；所述***型接触场板207位于所述硅化物阻挡层206上，并在水平方向上设置于所述栅极层205与所述漏极区域203之间，所述***型接触场板207包括沿沟道方向间隔排列的至少两个场板条。
作为示例，所述半导体层201包括自下而上依次设置的第一导电类型衬底层201a及第二导电类型掺杂层，并包括位于所述第二导电类型掺杂层中的第一导电类型体区208，所述源极区域202位于所述体区208中并与所述体区208的侧壁间隔预设距离，所述栅极层205的至少一部分位于所述体区208上方。
作为示例，所述第一导电类型衬底层201a可以是硅衬底、锗硅衬底、III-V族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底。所述第一导电类型可以为P型或N型，相应的，所述第二导电类型为N型或P型。本实施例中，所述第一导电类型衬底层201a优选采用P型硅衬底。
作为示例，所述第二导电类型掺杂层包括自下而上依次设置的第一浓度掺杂层201b及第二浓度掺杂层201c，所述体区208贯穿所述第二浓度掺杂层201c并向下延伸进所述第一浓度掺杂层201b中。本实施例中，所述第一浓度掺杂层201b选用深N阱(DNW)，其是通过对所述第一导电类型衬底层201a的预设区域进行离子注入得到，主要用于器件隔离，预防工作过程中寄生器件引起的栓锁效应(latch up)。所述第二浓度掺杂层201c同样是通过对所述第一导电类型衬底层201a的预设区域进行离子注入得到，注入深度浅于所述第一浓度掺杂层201b，所述第二浓度掺杂层201c在器件中作为漂移区，主要影响NLDMOS的耐压(BV)及导通电阻。
作为示例，所述栅介质层204的材质可以是二氧化硅或其它合适的介电材料，所述栅极层205的材质可以是多晶硅或其它合适的导电材料，所述硅化物阻挡层206的材质可以是氮化硅或其它合适的绝缘材料，所述***型接触场板207的材质可以是金属钨或其它合适的金属材料。
作为示例，所述栅极层205两侧还设有侧墙211，所述侧墙211可包括二氧化硅层、氮化硅层中的一种或多种。
具体的，所述沟道方向是指从所述源极区域202水平指向所述漏极区域202的方向。
作为示例，一所述***型接触场板207包含的场板条数量可以根据需要进行调整，例如为2-10个。本实施例中，以三个场板条为例，如图3及图4所示，其示出了第一场板条207a、第二场板条207b及第三场板条207c。由图4可见所述场板条呈狭长型。
作为示例，所述场板条的宽度范围是0.1微米-0.5微米，例如可以是0.19微米、0.22微米或其它合适的宽度。由于所述场板条的宽度的较窄，在刻蚀形成场板孔时，场板孔的侧壁更易做到垂直，相应的，填充金属后得到的所述场板条的侧壁也更垂直，本实施例中，所述场板条的侧壁倾斜度小于5°。
作为示例，所述LDMOS器件结构还包括源极接触部209与漏极接触部210，所述源极接触部209的底端与所述源极区域202接触且为欧姆接触，所述漏极接触部210的底端与所述漏极区域203接触且为欧姆接触。
作为示例，至少一所述场板条的宽度与所述源极接触部209的宽度相同或接近(偏差不大于50％)，或至少一所述场板条的宽度与所述漏极接触部210的宽度相同或接近(偏差不大于50％)，更有利于工艺控制。
作为示例，多个所述场板条的宽度可以相同，也可以至少有两个所述场板条的宽度不同，只要满足具有最大宽度的场板条的宽度不至于导致上述问题即可。
作为示例，所述***型接触场板包括沿沟道方向间隔排列的至少三个场板条，其中，任意相邻两个所述场板条之间的距离可以均相同，也可以至少有一对相邻两个所述场板条之间的距离与另一对相邻两个所述场板条之间的距离不同。
请参阅图5及图6，其中，图5显示为图1及图2所示基于大尺寸块状接触场板的LDMOS器件结构在耐压下的电流密度分布图，图6显示为本发明的基于***型接触场板结构的LDMOS器件结构在耐压下的电流密度分布图，可见，本发明的基于***型接触场板结构的LDMOS器件结构与常规基于大尺寸块状接触场板的LDMOS器件结构的电流密度分布非常一致。
请参阅图7，显示为本发明的基于***型接触场板结构的LDMOS器件结构与常规基于大尺寸块状接触场板的LDMOS器件结构的耐压曲线，可见，当两种器件结构应用于20V以下时没有差别，能够实现的耐压性能相当。
由上述测试结果可知，本发明的基于***型接触场板结构的LDMOS器件结构与常规基于大尺寸块状接触场板的LDMOS器件结构在漂移区的耗尽程度是相当的，实现的电流密度分布相同，即两种接触场板的电学性能一致。
综上所述，本发明的LDMOS器件结构将大尺寸的块状接触场板沿器件沟道长度方向拆分成多个小尺寸的接触场板，多个小尺寸的接触场板组成***型接触场板，与基于大尺寸块状接触场板的LDMOS相比，本发明的基于***型接触场板结构的LDMOS器件不仅能够实现基本一致的电学性能，达到相当的耐压性能，还能在刻蚀工艺中实现更加笔直的形貌，而且关键尺寸容易做到目标值。同时，金属填充更容易且不会影响后道第一层金属的光刻对准。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种LDMOS器件结构，其特征在于，包括：
半导体层；
源极区域与漏极区域，位于所述半导体层中并在水平方向上间隔设置；
栅介质层，位于所述半导体层上并设置于所述源极区域与所述漏极区域之间；
栅极层，位于所述栅介质层上，所述栅极层与所述源极区域之间的距离小于所述栅极层与所述漏极区域之间的距离；
硅化物阻挡层，覆盖于所述栅极层的上表面的一部分，并沿朝向所述漏极区域的方向延伸至所述栅介质层的上表面；
***型接触场板，位于所述硅化物阻挡层上，并在水平方向上设置于所述栅极层与所述漏极区域之间，所述***型接触场板包括沿沟道方向间隔排列的至少两个场板条。
2.根据权利要求1所述的LDMOS器件结构，其特征在于：所述半导体层包括自下而上依次设置的第一导电类型衬底层及第二导电类型掺杂层，并包括位于所述第二导电类型掺杂层中的第一导电类型体区，所述源极区域位于所述体区中并与所述体区的侧壁间隔预设距离，所述栅极层的至少一部分位于所述体区上方。
3.根据权利要求2所述的LDMOS器件结构，其特征在于：所述第二导电类型掺杂层包括自下而上依次设置的第一浓度掺杂层及第二浓度掺杂层，所述第一浓度掺杂层的掺杂浓度小于所述第二浓度掺杂层的掺杂浓度，所述体区贯穿所述第二浓度掺杂层并向下延伸进所述第一浓度掺杂层中。
4.根据权利要求1所述的LDMOS器件结构，其特征在于：所述场板条的宽度范围是0.1微米-0.5微米。
5.根据权利要求1所述的LDMOS器件结构，其特征在于：多个所述场板条的宽度相同。
6.根据权利要求1所述的LDMOS器件结构，其特征在于：至少有两个所述场板条的宽度不同。
7.根据权利要求1所述的LDMOS器件结构，其特征在于：所述***型接触场板包括沿沟道方向间隔排列的至少三个场板条，任意相邻两个所述场板条之间的距离相同。
8.根据权利要求1所述的LDMOS器件结构，其特征在于：所述***型接触场板包括沿沟道方向间隔排列的至少三个场板条，至少有一对相邻两个所述场板条之间的距离与另一对相邻两个所述场板条之间的距离不同。
9.根据权利要求1所述的LDMOS器件结构，其特征在于：所述LDMOS器件结构还包括源极接触部与漏极接触部，所述源极接触部的底端与所述源极区域接触，所述漏极接触部的底端与所述漏极区域接触，至少一所述场板条的宽度与所述源极接触部的宽度相同，或至少一所述场板条的宽度与所述漏极接触部的宽度相同。
10.根据权利要求1所述的LDMOS器件结构，其特征在于：所述场板条的侧壁倾斜度小于5°。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211116971.3A CN115472698A (zh) | 2022-09-14 | 2022-09-14 | 一种ldmos器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211116971.3A CN115472698A (zh) | 2022-09-14 | 2022-09-14 | 一种ldmos器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115472698A true CN115472698A (zh) | 2022-12-13 |
Family
ID=84333588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211116971.3A Pending CN115472698A (zh) | 2022-09-14 | 2022-09-14 | 一种ldmos器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115472698A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881786A (zh) * | 2023-01-19 | 2023-03-31 | 合肥晶合集成电路股份有限公司 | Ldmos器件以及ldmos器件的制作方法 |
-
2022
- 2022-09-14 CN CN202211116971.3A patent/CN115472698A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881786A (zh) * | 2023-01-19 | 2023-03-31 | 合肥晶合集成电路股份有限公司 | Ldmos器件以及ldmos器件的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9852993B2 (en) | Lateral high voltage integrated devices having trench insulation field plates and metal field plates | |
| US8294235B2 (en) | Edge termination with improved breakdown voltage | |
| US8304329B2 (en) | Power device structures and methods | |
| US9853146B2 (en) | Lateral double diffused MOS transistors | |
| US8580644B2 (en) | Multi-level lateral floating coupled capacitor transistor structures | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| US20170062608A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR20110054320A (ko) | 반도체 장치 | |
| US7253459B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US7541641B2 (en) | Gate structure in a trench region of a semiconductor device and method for manufacturing the same | |
| US9236471B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US20220384578A1 (en) | Semiconductor device | |
| CN113658999B (zh) | 具有无结终端技术功率半导体器件及制造方法和应用 | |
| CN115472698A (zh) | 一种ldmos器件结构 | |
| JP7106896B2 (ja) | 半導体装置 | |
| TWI632622B (zh) | 高壓金屬氧化物半導體元件及其製造方法 | |
| US20240055498A1 (en) | Semiconductor device and method for producing same | |
| EP3671858A1 (en) | Ldmos using buried rail as extra gate | |
| CN117878157B (zh) | 一种沟槽mosfet器件及沟槽mosfet器件阵列 | |
| CN219497802U (zh) | 电子器件和半导体结构 | |
| US20220384577A1 (en) | Semiconductor device and method for designing thereof | |
| KR102334328B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| KR20180032397A (ko) | 필드 플레이트 영역 내에 형성된 보조 전극을 갖는 반도체 소자 | |
| CN115241280A (zh) | 双向开关器件、其终端结构及电子设备 | |
| CN115312601A (zh) | Mosfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Applicant after: Yuexin Semiconductor Technology Co.,Ltd. Address before: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Applicant before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |
|
| CB02 | Change of applicant information |