TWI611286B

TWI611286B - 偏壓電路

Info

Publication number: TWI611286B
Application number: TW105133885A
Authority: TW
Inventors: 楊展昇; 游本立
Original assignee: 絡達科技股份有限公司
Priority date: 2016-07-05
Filing date: 2016-10-20
Publication date: 2018-01-11
Also published as: TW201802628A

Abstract

偏壓電路包含電壓產生器及運算放大器。電壓產生器包含第一電晶體、第一電阻、第二電阻及電流鏡電路。第一電晶體的第一端耦接至電壓供應端，第一電阻的第一端耦接至第一電晶體的第二端。第二電阻的第一端耦接至第一電晶體的第二端。電流鏡電路的第一端耦接至第一電阻的第二端以在電流鏡電路的第一端與接地端之間產生第一電流，且電流鏡電路的第二端耦接至第二電阻的第二端以在電流鏡電路的第二端與接地端之間產生第二電流。運算放大器依據電流鏡電路的第二端之電壓位準及電流鏡電路的第一端之電壓位準提供控制電壓至第一電晶體的控制端。

Description

偏壓電路

本揭露是有關於一種偏壓電路。

習知的偏壓電路廣泛地應用於積體電路中，其典型的應用，係用以提供一參考電壓。此參考電壓較外界電源供應之電壓更為準確，並且其受溫度變化及電源供應之變異的影響也小。偏壓電路通常使用一正溫度係數的電路補償一負溫度係數的電路來產生實質上不受溫度變化影響的參考電壓。然而，如果正溫度係數的電路與負溫度係數的電路不對稱，則無法消除溫度之影響而不能產生實質上不受溫度變化影響的參考電壓。另外，通常會使用CMOS的組合來實施參考電路，也就是必須要使用P型電晶體和N型電晶體來實施。然而在高電子移動率電晶體(High-electron-mobility transistor，HEMT)製程的限制下，有需要提供一種只使用N型電晶體的偏壓電路。

根據本揭露的一實施例，提供一種偏壓電路。偏壓電路包含一電壓產生器及一運算放大器。電壓產生器包含一第一電晶體、一第一電阻及一第二電阻、及一電流鏡電路。第一電晶體的一第一端耦接至一電壓供應端，第一電阻的一第一端耦接至第一電晶體的一第二端。第二電阻的一第一端耦接至第一電晶體的一第二端。電流鏡電路的一第一端耦接至第一電阻的一第二端以在電流鏡電路的第一端與一接地端之間產生一第一電流，且電流鏡電路的一第二端耦接至第二電阻的第二端以在電流鏡電路的第二端與接地端之間產生一第二電流。運算放大器用以依據電流鏡電路的第二端之電壓位準及電流鏡電路的第一端之電壓位準提供一控制電壓至第一電晶體的一控制端。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、200、300、400‧‧‧偏壓電路

110‧‧‧電壓產生器

112、212、334、434‧‧‧電流鏡電路

120、220‧‧‧運算放大器

330‧‧‧共模回饋電路

332、432‧‧‧控制電路

Q1~Q12‧‧‧電晶體

VDD、VIN、VOUT、N1、N2、N3、N4、N5、N6Vin1、Vin2、Vout1‧‧‧端點

Vc‧‧‧控制電壓

Vref‧‧‧參考電壓

I1~I5‧‧‧電流

R1~R9‧‧‧電阻

第1圖繪示依據本揭露第一實施例的一偏壓電路的示意圖。

第2圖繪示依據本揭露第一實施例的一偏壓電路的電路圖。

第3圖繪示依據本揭露第二實施例的一偏壓電路的示意圖。

第4圖繪示依據本揭露第二實施例的一偏壓電路的電路圖。

第1圖繪示依據本揭露第一實施例的一偏壓電路100的示意圖。偏壓電路100包含一電壓產生器110及一運算放大器120。偏壓電路100具有一輸入端VIN及一輸出端VOUT，輸入端VIN接至一電壓供應端VDD，輸出端VOUT於端點N1提供一輸出電壓。電壓產生器110包含一電晶體Q1、電阻R1~R2、及一電流鏡電路112。電晶體Q1的一第一端耦接至一電壓供應端VDD，電晶體Q1的一第二端耦接至電阻R1的一第一端以及電阻R2的一第一端，電晶體Q1的一控制端耦接至運算放大器120的輸出端Vout1以接收一控制電壓Vc。電晶體Q1用以提供電流到電流鏡電路112。電流鏡電路112的一第一端耦接至電阻R1的一第二端(端點N1)以在電流鏡電路112的第一端與一接地端之間產生一電流I1，且電流鏡電路112的一第二端耦接至電阻R2的第二端(端點N2)以在電流鏡電路112的第二端與接地端之間產生一電流I2。電流I1與電流I2實質上相同。在本揭露中，運算放大器120的輸入端接收電流鏡電路112的第二端(端點N2)之電壓位準及電流鏡電路112的第一端(端點N1)之電壓位準，並在輸出端Vout1提供控制電壓Vc至電晶體Q1的一控制端。在一實施例中，電晶體Q1為一N型金氧半電晶體，電晶體Q1的第一端為汲極端，電晶體Q1的第二端為源極端，電晶體Q1的控制端為閘極端。

在此實施例中，電晶體Q1、電阻R1~R2及運算放大器120形成提供負回饋的一迴路以決定電晶體Q1的源極端之電壓位準。舉例來說，當端點N2之電壓位準與端點N1之電壓位準不相同時，例如端點N2之電壓位準高於端點N1之電壓位準，運算放大器120的輸出端Vout1之電壓位準(即控制電壓Vc)會增加。此時，由於控制電壓Vc之電壓位準增加了，也就是電晶體Q1的閘極端之電壓位準增加了，流經電晶體Q1的電流也會增加以使電晶體Q1的源極端之電壓位準降低，因此端點N2之電壓位準也會隨之降低。因此，運算放大器120可調整電晶體Q1的閘極端之電壓位準以使端點N1之電壓位準接近端點N2之電壓位準。在此實施例中，電壓供應端VDD之電壓位準例如為1.8V，電晶體Q1的閘極端之電壓位準例如為1.4V，電晶體Q1的源極端之電壓位準例如為1.2V。

以下茲舉一例以詳細說明本揭露之偏壓電路之操作。第2圖繪示依據本揭露第一實施例的一偏壓電路200的電路圖。在此實施例中，偏壓電路200包含一電流鏡電路212。電流鏡電路212包含電晶體Q2~Q3及一電阻R3。電晶體Q2的一第一端耦接至電阻R1的第二端(端點N1)以及電晶體Q2的一控制端，電晶體Q2的一第二端耦接至接地端。電晶體Q2為導通並產生電流I1。電晶體Q3的一第一端耦接至電阻R2的第二端(端點N2)，電晶體Q3的一第二端耦接至電阻R3，電晶體Q3的一控制端耦接至電晶體Q2的一控制端。電阻R3耦接在電晶體Q3的一第二端以及接地端之間。電晶體Q3為導通並產生電流I2。然而，本揭露不以此為限，在其他實施例中，可以其他元件的組合來實施電流鏡電路212。

在此實施例中，因為電阻R3的跨壓為△Vgs為正溫度係數的電壓，故流經電阻R3的電流I2(即流經電晶體Q3的電流I2)為△Vgs/R3，是與絕對溫度成正比(proportional to absolute temperature，PTAT)之電流。而因為電晶體Q1的Vgs為負溫度係數的電壓，故流經電晶體Q1的電流I1為與絕對溫度互補(complementary to absolute temperature，CTAT)之電流。在此實施例中，因為流經電晶體Q2的電流I1與流經電晶體Q3的電流I2為相同，因此流經電晶體Q2與絕對溫度互補(CTAT)的電流和流經電阻R3與電晶體Q3與絕對溫度成正比(PTAT)的電流可互相補償，而可在電晶體Q1的源極端提供與溫度無關、與溫度獨立或者不受溫度影響之電壓。

在此實施例中，電晶體Q2及Q3為一N型金氧半電晶體，電晶體Q2及Q3的第一端為汲極端，電晶體Q2及Q3的第二端為源極端，電晶體Q2及Q3的控制端為閘極端。且由於電晶體Q2的閘極端耦接至電晶體Q2的閘極端(即Vgs相同)，電流I2與電流I1實質上相同。

在此實施例中，偏壓電路200更包含一運算放大器220，運算放大器220包含電晶體Q4~Q5及一電阻R4。電晶體Q4的一第一端耦接至電晶體Q1的控制端，電晶體Q4的一控制端耦接至電流鏡電路212的第二端(即端點N2)，電晶體Q4的一第二端耦接至電阻R4的一第一端。電晶體Q5的一第一端耦接至電壓供應端VDD，電晶體Q5的一第二端耦接至電晶體Q4的一第二端以及電阻R4的第一端，電晶體Q5的一控制端耦接至電流鏡電路212的第一端(即端點N1)。電阻R4耦接在電晶體Q4的第二端與接地端之間。在此實施例中，電晶體Q4及Q5為一N型金氧半電晶體，電晶體Q4及Q5的第一端為汲極端，電晶體Q4及Q5的第二端為源極端，電晶體Q4及Q5的控制端為閘極端。然而，本揭露不以此為限，在其他實施例中，可以其他元件的組合來實施運算放大器220。

在此實施例中，電晶體Q1、電阻R1~R2及運算放大器220(電晶體Q4~Q5及電阻R4)形成提供負回饋的一迴路以決定電晶體Q1的源極端之電壓位準。舉例來說，當端點N2之電壓位準與端點N1之電壓位準不相同時，例如端點N2之電壓位準高於端點N1之電壓位準，也就是當電晶體Q4的閘極端之電壓位準高於電晶體Q5的閘極端之電壓位準時，流經電晶體Q4的電流會高於流經電晶體Q5的電流以使電晶體Q4的汲極端之電壓位準高於電晶體Q5的汲極端之電壓位準。又因為電晶體Q4的汲極端(即端點N3)之電壓位準增加了，也就是電晶體Q1的閘極端之電壓位準增加了，流經電晶體Q1的電流也會增加以使電晶體Q1的源極端之電壓位準降低，因此端點N2之電壓位準也會隨之降低。因此，運算放大器220可調整電晶體Q1的閘極端之電壓位準以使端點N1之電壓位準接近端點N2之電壓位準。在此實施例中，電壓供應端VDD之電壓位準例如為1.8V，電晶體Q1的閘極端之電壓位準例如為1.4V，電晶體Q1的源極端之電壓位準例如為1.2V。

在一實施例中，運算放大器220更可包含電阻R5~R8。電阻R5的一第一端耦接至電壓供應端VDD，電阻R5的一第二端耦接至電阻R7的一第一端。電阻R6的一第一端耦接至電壓供應端VDD，電阻R6的一第二端耦接至電阻R8的一第一端。電阻R7的一第二端耦接至電晶體Q4的第一端。電阻R8的一第二端耦接至電晶體Q5的一第一端。本領域具有通常知識者可視實際應用調整電阻R4~R8的電阻值以決定端點N3之電壓位準以及流經電晶體Q4~Q5的電流。

然而，當電壓供應端VDD之電壓位準由1.8V增加到2.8V時，由於運算放大器220提供負回饋的控制電壓(端點N3之電壓位準)至電晶體Q1的閘極端，電晶體Q1的閘極端之電壓位準保持在約1.4V的位準，且電晶體Q1的源極端之電壓位準保持在固定的位準(約1.2V)。並且，在電壓供應端VDD之電壓位準由1.8V增加到2.8V的情況下，又因為電晶體Q1的閘極端之電壓位準必須保持在約1.4V，所以流經電晶體Q4的電壓位準的電流會增加，會不同於(也就是大於)流經電晶體Q5的電壓位準的電流。也就是說，電晶體Q4的閘極端之電壓位準會與電晶體Q5的閘極端之電壓位準不相同，因此電阻R1的跨壓與電阻R2的跨壓為不相同，導致流經電晶體Q2的電流I1與流經電晶體Q2的電流I2為不相同。如果流經電晶體Q2的電流I1與流經電晶體Q3的電流I2為不相同，則流經電阻R3與電晶體Q3與絕對溫度成正比(PTAT)的電流和流經電晶體Q2與絕對溫度互補(CTAT)的電流在互補償之後仍無法消除溫度之影響，而無法提供與溫度無關、與溫度獨立或者不受溫度影響之電壓。

因此，在本揭露中，更提供一共模回饋電路以控制電晶體Q1的閘極端之電壓位準、流經電晶體Q4的電流以及流經電晶體Q5的電流。

第3圖繪示依據本揭露第二實施例的一偏壓電路300的示意圖。第3圖的偏壓電路300與第2圖之偏壓電路200之區別在於，偏壓電路更包含一共模回饋電路330。共模回饋電路330包含一控制電路332及一電流鏡電路334。在此實施例中，控制電路332依據電阻R7的第一端(端點N5)之電壓位準、電阻R8的第一端(端點N6)之電壓位準、及電壓供應端VDD之電壓位準提供一參考電壓Vref。電流鏡電路334的一第一端接收控制電路332提供的參考電壓Vref以在電流鏡電路334的第一端與接地端之間產生一電流I3，電流鏡電路334依據參考電壓Vref決定電流I3的大小。電流鏡電路334的一第二端耦接至電阻R7的第二端(端點N3)以在電流鏡電路334的第二端與接地端之間產生一電流I4，且電流鏡電路334的一第三端耦接至電阻R8的第二端(端點N4)以在電流鏡電路334的第三端與接地端之間產生一電流I5。電流鏡電路334依據參考電壓Vref產生電流I4及電流I5，電流I4與電流I5實質上相同。

因此，在此實施例中，共模回饋電路330和電阻R7~R8形成提供共模回饋的一迴路以控制電晶體Q3的閘極端(即端點N3)之電壓位準。舉例來說，當電壓供應端VDD之電壓位準由1.8V增加到2.8V時，端點N5和端點N6之電壓位準也由1.5V增加到2.5V，也就是說，控制電路332所接收之端點N5之電壓位準、端點N6之電壓位準、及電壓供應端 VDD之電壓位準都增加了，則控制電路332提供的參考電壓Vref之電壓位準也會增加。由於控制電路332提供的參考電壓Vref之電壓位準增加了，電流鏡電路334依據參考電壓Vref所產生之電流I4及電流I5也因此增加了。又因為從端點N3及端點N4流出之電流I4及電流I5增加了，因此端點N3及端點N4之電壓位準會下降，也因此端點N3之電壓位準可保持在一固定的電壓位準，例如1.4V。另一方面，因為有電流I4及電流I5分別從端點N3及N4流入電流鏡電路334，流經電晶體Q4的電壓位準的電流不會增加。並且，端點N3及N4之電壓位準也會接近，流經電晶體Q4的電壓位準的電流也會相近於流經電晶體Q5的電壓位準的電流，因此仍可提供與溫度無關、與溫度獨立或者不受溫度影響之電壓。

第4圖繪示依據本揭露第二實施例的一偏壓電路400的電路圖。在此實施例中，偏壓電路400包含一共模回饋電路，共模回饋電路包含一控制電路432及一電流鏡電路434。電流鏡電路434包含電晶體Q6~Q8及一電阻R9。電晶體Q6的一第一端耦接至電晶體Q6的一控制端，電晶體Q6的一第二端耦接至電阻R9。電晶體Q6為導通並依據參考電壓Vref產生電流I3。電晶體Q7的一第一端耦接至電阻R7的第二端(即端點N3)，電晶體Q7的一第二端端耦接至接地端，且電晶體Q7的一控制端耦接至電晶體Q6的一控制端。電晶體Q7為導通並依據參考電壓Vref產生電流I4。電晶體Q8的一第一端耦接至電阻R8的第二端(即端點N4)，電晶體Q8的一第二端端耦接至接地端，且電晶體Q8的一控制端耦接至電晶體Q6的控制端。電晶體Q8為導通並依據參考電壓Vref產生電流I5。因為電晶體Q7的閘極端之電壓位準與電晶體Q8的閘極端之電壓位準相同(又等於參考電壓Vref)，電流I4與電流I5實質上相同。電阻R9耦接在電晶體Q6的一第二端以及接地端之間。在此實施例中，電晶體Q6~Q8為一N型金氧半電晶體，電晶體Q6~Q8的第一端為汲極端，電晶體Q6~Q8的第二端為源極端，電晶體Q6~Q8的控制端為閘極端。然而，本揭露不以此為限，在其他實施例中，可以其他元件的組合來實施電流鏡電路434。

在此實施例中，控制電路432包含電晶體Q9~Q10。電晶體Q9和電晶體Q10耦接在電壓供應端VDD與電流鏡電路434之間。電晶體Q9的一控制端耦接至電阻R7的第一端(即端點N5)。電晶體Q10的一控制端耦接至電阻R8的第一端(即端點N6)。然而，本揭露不以此為限，在其他實施例中，可以其他元件的組合來實施控制電路432。

在一實施例中，控制電路432更包含電晶體Q11。電晶體Q11的一第一端耦接至電晶體Q11的一控制端，電晶體Q11的一第二端耦接至電晶體Q9的第一端以及電晶體Q10的第一端。

在一實施例中，控制電路432更包含電晶體Q12。電晶體Q12的一第一端耦接至電壓供應端VDD，電晶體Q12的一第二端耦接至電晶體Q11的第一端，電晶體Q12的一控制端耦接至電晶體Q12的第一端。

在此實施例中，電晶體Q9~Q12為一N型金氧半電晶體，電晶體Q9~Q12的第一端為汲極端，電晶體Q9~Q12的第二端為源極端，電晶體Q9~Q12的控制端為閘極端。

在此實施例中，共模回饋電路330(即電晶體Q6~Q10及電阻R9)和電阻R7~R8形成提供共模回饋的一迴路以控制電晶體Q3的閘極端(即端點N3)之電壓位準。舉例來說，當電壓供應端VDD之電壓位準由1.8V增加到2.8V時，端點N5和端點N6之電壓位準也由1.5V增加到2.5V，也就是說，電晶體Q9的閘極端之電壓位準、電晶體Q10的閘極端之電壓位準都增加了。並且因為電壓供應端VDD之電壓位準增加了，電晶體Q9的汲極端之電壓位準和電晶體Q10的汲極端之電壓位準也增加了。因此流經電晶體Q9的電流和流經電晶體Q10的電流也會隨之增加，使得電晶體Q9的源極端之電壓位準和電晶體Q10的源極端(即參考電壓Vref)之電壓位準也會增加。由於控制電路332提供的參考電壓Vref之電壓位準(即電晶體Q6~Q8的閘極端之電壓位準)增加了，也就是說電晶體Q7和電晶體Q8的Vgs增加了，電流鏡電路334產生之電流I4及電流I5也因此增加了。又因為從端點N3及端點N4流出之電流I4及電流I5增加了，因此端點N3及端點N4之電壓位準會下降，故端點N3之電壓位準可保持在一固定電壓位準，例如1.4V。另一方面，因為有電流I4及電流I5分別從端點N3及N4流入電流鏡電路334，流經電晶體Q4的電壓位準的電流不會增加。並且，端點N3及N4之電壓位準也會接近，流經電晶體Q4的電壓位準的電流也會相近於流經電晶體Q5的電壓位準的電流，因此仍可提供與溫度無關、與溫度獨立或者不受溫度影響之電壓。

在一實施例中，偏壓電路400全部的電晶體Q1~Q12都以N型高電子移動率電晶體(High-electron-mobility transistor，HEMT)來實施，可在高電子移動率電晶體的製程限制下，不需要使用高電子移動率電晶體仍可提供與溫度無關、與溫度獨立或者不受溫度影響之電壓。

根據上述實施例，提供了多種偏壓電路。本揭露的偏壓電路包含一運算放大器藉由偵測電流鏡電路的兩端點之電壓位準提供負回饋的控制電壓至電晶體Q1的閘極端而能可控制電晶體Q1的的源極端之電壓位準，並且使電流鏡電路的兩路電流互相補償而使電晶體Q1的的源極端之電壓位準為與溫度無關、與溫度獨立或者不受溫度影響之電壓位準。並且，本揭露更可在製程的限制下，全部使用N型電晶體取代P型電晶體來實施一偏壓電路。

綜上所述，雖然本揭露已以多個實施例揭露如上，然其並非用以限定本揭露。本揭露所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

110‧‧‧電壓產生器

112‧‧‧電流鏡電路

120‧‧‧運算放大器

Q1‧‧‧電晶體

VDD、VIN、VOUT、N1、N2、Vin1、Vin2、Vout1‧‧‧端點

Vc‧‧‧控制電壓

I1、I2‧‧‧電流

R1、R2‧‧‧電阻

Claims

一種偏壓電路，包含：一電壓產生器，包含：一第一N型電晶體，其中該第一N型電晶體的一第一端耦接至一電壓供應端；一第一電阻，該第一電阻的一第一端耦接至該第一N型電晶體的一第二端；一第二電阻，該第二電阻的一第一端耦接至該第一N型電晶體的該第二端；及一第一電流鏡電路，其中該第一電流鏡電路的一第一端耦接至該第一電阻的一第二端以在該第一電流鏡電路的該第一端與一接地端之間產生一第一電流，且該第一電流鏡電路的一第二端耦接至該第二電阻的該第二端以在該第一電流鏡電路的該第二端與該接地端之間產生一第二電流；一運算放大器，用以依據該第一電流鏡電路的該第二端之電壓位準及該第一電流鏡電路的該第一端之電壓位準提供一控制電壓至該第一N型電晶體的一控制端；以及一共模回饋電路，包含：一控制電路，用以提供一參考電壓；以及一第二電流鏡電路，其中該第二電流鏡電路的一第一端接收該控制電路提供的該參考電壓以在該第二電流鏡電路的該第一端與該接地端之間產生一第三電流，在該第二電流鏡電路的一第二端與該接地端之間產生一第四電流，且在該第二電流鏡電路的一第三端與該接地端之間產生一第五電流，其中組成該第一電流鏡電路與該第二電流鏡電路的電晶體係為N型電晶體。
如申請專利範圍第1項所述之偏壓電路，其中該第一電流鏡電路包含：一第二N型電晶體，用以產生該第一電流，其中該第二N型電晶體的一第一端耦接至該第一電阻的該第二端以及該第一N型電晶體的一控制端，該第二N型電晶體的一第二端耦接至該接地端；一第三N型電晶體，用以產生該第二電流，其中該第三N型電晶體的一第一端耦接至該第二電阻的該第二端，該第三N型電晶體的一控制端耦接至該第二N型電晶體的一控制端；以及一第三電阻，耦接在該第三N型電晶體的一第二端以及該接地端之間。
如申請專利範圍第1項所述之偏壓電路，其中該運算放大器包含：一第四N型電晶體，其中該第四N型電晶體的一第一端耦接至該第一N型電晶體的該控制端，該第四N型電晶體的一控制端耦接至該第一電流鏡電路的該第二端；一第五N型電晶體，其中該第五N型電晶體的一第二端耦接至該第四N型電晶體的一第二端，該第五N型電晶體的一控制端耦接至該第一電流鏡電路的該第一端；以及一第四電阻，耦接在該第四N型電晶體的該第二端與該接地端之間。
如申請專利範圍第3項所述之偏壓電路，其中該運算放大器更包含：一第五電阻，其中該第五電阻的一第一端耦接至該電壓供應端；一第六電阻，其中該第六電阻的一第一端耦接至該電壓供應端；一第七電阻，其中該第七電阻的一第一端耦接至該第五電阻的一第二端，該第七電阻的一第二端耦接至該第四N型電晶體的該第一端；以及一第八電阻，其中該第八電阻的一第一端耦接至該第六電阻的一第二端，該第八電阻的一第二端耦接至該第五N型電晶體的一第一端。
如申請專利範圍第4項所述之偏壓電路，其中該控制電路係依據該第七電阻的該第一端之電壓位準、該第八電阻的該第一端之電壓位準、及該電壓供應端之電壓位準提供該參考電壓；以及該第二電流鏡電路的一第一端接收該控制電路提供的該參考電壓以在該第二電流鏡電路的該第一端與該接地端之間產生該第三電流，該第二電流鏡電路的該第二端耦接至該第七電阻的該第二端，且該第二電流鏡電路的該第三端耦接至該第八電阻的該第二端。
如申請專利範圍第5項所述之偏壓電路，其中該第二電流鏡電路包含：一第六N型電晶體，用以產生該第三電流，其中該第六N型電晶體的一第一端耦接至該第六N型電晶體的一控制端；一第七N型電晶體，用以產生該第四電流，其中該第七N型電晶體的一第一端耦接至該第七電阻的該第二端，該第七N型電晶體的一第二端端耦接至該接地端，且該第七N型電晶體的一控制端耦接至該第六N型電晶體的一控制端；一第八N型電晶體，用以產生該第五電流，其中該第八N型電晶體的一第一端耦接至該第八電阻的該第二端，該第八N型電晶體的一第二端端耦接至該接地端，且該第八N型電晶體的一控制端耦接至該第六N型電晶體的該控制端；以及一第九電阻，耦接在該第六N型電晶體的一第二端以及該接地端之間。
如申請專利範圍第5項所述之偏壓電路，其中該控制電路包含：一第九N型電晶體，其中該第九N型電晶體的一控制端耦接至該第七電阻的該第一端；以及一第十N型電晶體，其中該第十N型電晶體的一控制端耦接至該第八電阻的該第一端；其中該第九N型電晶體耦接在該電壓供應端與該第二電流鏡電路之間，該第十N型電晶體耦接在該電壓供應端與該第二電流鏡電路之間。
如申請專利範圍第7項所述之偏壓電路，其中該控制電路包含：一第十一N型電晶體，其中該第十一N型電晶體的一第一端耦接至該第十一N型電晶體的一控制端，該第十一N型電晶體的一第二端耦接至該第九N型電晶體的一第一端以及該第十N型電晶體的一第一端。
如申請專利範圍第8項所述之偏壓電路，其中該共模回饋電路更包含：一第十二N型電晶體，其中該十二N型電晶體的一第一端耦接至該電壓供應端，該十二N型電晶體的一第二端耦接至該第十一N型電晶體的該第一端，該第十二N型電晶體的一控制端耦接至該第十二N型電晶體的該第一端。