TWI592786B - 能隙參考電路 - Google Patents

Description

能隙參考電路

本發明係關於一種能隙參考電路。

能隙參考電路係用於產生準確的輸出電壓和輸出電流。能隙參考電路所產生的輸出電壓和電流較免於製程、供應電源和溫度變化的影響。因此，能隙參考電路可廣泛使用於各種的類比電路和數位電路中，該些電路在運作時需要準確的參考電壓。

第1圖例示一常見的能隙參考電路100。參照第1圖，該能隙參考電路100包含PMOS電晶體M1，M2和M3，一運算放大器OP，電阻R1和R2以及雙極性電晶體(bipolar transistor)Q1、Q2和Q3。當忽略基極電流時，該能隙參考電路100的輸出電壓VOUT可以表示為：

其中，VEB3為雙極性電晶體Q3的射極-基極間電壓差，VT為室溫時的熱電壓(thermal voltage)，N為雙極性電晶體Q2之電流密度和雙極性電晶體Q1之電流密度的比例。

如公式(1)所示，在調整電阻R2和R1的阻值比例 後，該能隙參考電路100可以提供具有零溫度係數的穩定輸出電壓VOUT。該電壓VOUT的電壓位準約為1.25V，接近於矽能隙(energy gap)的電子伏(electron volt)，亦即，矽能隙參考電壓。

然而，為了能廣泛的使用於不同的應用中，能隙參考電路可能需要輸出不同的電壓位準。

本發明的目的之一在於提供一種能隙參考電路，以提供一參考電流和一參考電壓。

依據本發明一實施例，該能隙參考電路包含有一第一運算放大器，一第二運算放大器，一第一電流源，一第二電流源，一第三電流源，一第一雙極性電晶體，一第二雙極性電晶體，一第一回授電晶體，一第一電阻，和一第二電阻。該第一運算放大器具有一第一輸入，一第二輸入和一第一輸出。該第二運算放大器具有一第三輸入，一第四輸入和一第二輸出。該第一電流源耦接於一供應電源節點和該第一運算放大器的該第一輸入之間。該第二電流源耦接於該供應電源節點和該第一運算放大器的該第二輸入之間。該第三電流源耦接於該供應電源節點和該第二運算放大器的該第三輸入之間。該第一雙極性電晶體具有一基極，具有耦接至該第一電流源的一射極，和具有耦接至一接地節點的一集極。該第二雙極性電晶體具有一基極，具有耦接至該第二電流源的 一射極，和具有耦接至該接地節點的一集極。該第一電阻耦接於該第二運算放大器的該第三輸入和該第一雙極性電晶體的該基極之間。該第一回授元件耦接於該第三電流源和該第二雙極性電晶體的該基極之間，該第一回授元件由該第二運算放大器的該第二輸出所控制。該第二電阻耦接於該第一雙極性電晶體的該基極和該第二雙極性電晶體的該基極之間。該第二運算放大器的該第四輸入耦接至該第一運算放大器的該第一輸入和該第一運算放大器的該第二輸入兩者中的其中一者。

100‧‧‧能隙參考電路

200‧‧‧能隙參考電路

22‧‧‧電流源單元

300‧‧‧能隙參考電路

32‧‧‧電流源單元

400‧‧‧能隙參考電路

42‧‧‧電流源單元

500‧‧‧能隙參考電路

M1,M2,M3,M4‧‧‧PMOS電晶體

MA,MB,MC‧‧‧回授電晶體

OP‧‧‧運算放大器

OP1,OP2,OP3‧‧‧運算放大器

Q1,Q2,Q3‧‧‧雙極性電晶體

R1,R2,R3,R4‧‧‧電阻

第1圖例示一常見的能隙參考電路。

第2圖顯示結合本發明一實施例之能隙參考電路之電路圖。

第3圖顯示結合本發明另一實施例之能隙參考電路之電路圖。

第4圖顯示結合本發明又一實施例之能隙參考電路之電路圖。

第5圖顯示結合本發明再一實施例之能隙參考電路之電路圖。

第2圖顯示結合本發明一實施例之能隙參考電 路200之電路圖。如第2圖所示，該能隙參考電路200包含一電流源單元22，一運算放大器OP1，一運算放大器OP2，一雙極性電晶體Q1，一雙極性電晶體Q2，一回授電晶體MA，一電阻R1，和一電阻R2。

該電流源單元22提供複數個穩定的偏壓電流I1、I2和I3。在本實施例中，該電流源單元22為一電流鏡組態，其由三個PMOS電晶體M1、M2和M3所組成。參照第2圖，該PMOS電晶體M1具有耦接至一供應電壓源VDD的一源極，具有耦接至該運算放大器OP1的一輸出端的一閘極，和具有耦接至該運算放大器OP1的一反相輸入端的一汲極。該PMOS電晶體M2具有耦接至該供應電壓源VDD的一源極，具有耦接至該運算放大器OP1的該輸出端的一閘極，和具有耦接至該運算放大器OP1的一非反相輸入端以及耦接至該運算放大器OP2的一反相輸入端的一汲極。該PMOS電晶體M3具有耦接至該供應電壓源VDD的一源極，具有耦接至該運算放大器OP1的該輸出端的一閘極，和具有耦接至該運算放大器OP2的一非反相輸入端的一汲極。

該雙極性電晶體Q1具有一基極，耦接至該運算放大器OP1的該反相輸入端的一射極，和耦接至一接地端點的一集極。該雙極性電晶體Q2具有一基極，耦接至該運算放大器OP1的該非反相輸入端和耦接至該運算放大器OP2的該反相輸入端的一射極，和耦接至該接地端點的一集極。

參考第2圖，該回授電晶體MA為一NMOS電晶體，其具有耦接至該運算放大器OP2的該非反相輸入端的一汲極，耦接至該運算放大器OP2的一輸出端的一閘極，和耦接至該雙極性電晶體Q2的該基極的一源極。該電阻R1耦接於該運算放大器OP2的該非反相輸入端和該雙極性電晶體Q1的該基極之間。該電阻R2耦接於該雙極性電晶體Q1的該基極和該雙極性電晶體Q2的該基極之間。

參照第2圖，該運算放大器OP1和該電流源單元22構成一第一負回授迴路，使得輸入端電壓VD1和VD2實質上相同；而該運算放大器OP2，該回授電晶體MA，和該電流源單元22構成一第二負回授迴路，使得輸入端電壓VD2和VD3實質上相同。

由於該等電晶體M1、M2和M3的閘極彼此相連，該等電晶體M1、M2和M3的源極耦接至該供應電壓源VDD，且該等電晶體M1、M2和M3的汲極電壓實質上相同，故流過該等PMOS電晶體M1、M2和M3的電流I1、I2和I3的電流值正比於電晶體的寬長比。

參照第2圖，電壓VD1和VD3可表示為：VD1=VREF+VEB1=VD3=VREF+I3A×R1 (2)

其中，VREF為一加總節點N1上的電壓，VEB1為該雙極性電晶體Q1的射極-基極間電壓差，而I3A為流過該電阻R1的電流。

據此，公式(2)可重新整理為公式(3)：

由於該雙極性電晶體Q1的射極-基極間電壓差為互補於絕對溫度(Complementary To Absolute Temperature Voltage)(亦即，CTAT電壓)，因此電流I3A為CTAT電流。

忽略該雙極性電晶體Q1和Q2的基極電流，電壓VD1和VD2可表示為：VD1=VREF+VEB1=VD2=VREF+I3B×R2+VEB2 (4)

其中，VEB2為該雙極性電晶體Q2的射極-基極間電壓差，而I3B為流過該電阻R2的電流。

據此，公式(4)可重新整理為公式(5)：

由於電壓差△VBE與絕對溫度成正比(Proportional To Absolute Temperature)(亦即，PTAT電壓)，因此電流I3B為PTAT電流。

參照第2圖，流過該電阻R1的CTAT電流I3A和流過該電阻R2的PTAT電流I3B在該加總節點N1上加總(忽略該雙極性電晶體Q1和Q2的基極電流)。因此，藉由調整該電阻R1和該電阻R2的阻值後，該能隙參考電路200可以提供一具有零溫度係數的穩定輸出電流IREF。此外，藉由調整該電阻R1和該電阻R2的阻值，該能隙參考電路200也可以提供一具有正溫 度係數或負溫度係數的穩定輸出電流IREF。舉例而言，藉由減少該電阻R2的阻值，該能隙參考電路200可以提供一具有正溫度係數的穩定輸出電流IREF；藉由減少該電阻R1的阻值，該能隙參考電路200可以提供一具有負溫度係數的穩定輸出電流IREF。

為了複製該電流IREF，一PMOS電晶體M4加入該電流源單元22中。由於輸出電流IREF的電流值實質上相同於流過該PMOS電晶體M3的電流值(當該雙極性電晶體Q1,Q2的基極電流和該運算放大器OP2的輸入電流忽略不計時)，該PMOS電晶體M4提供正比於電晶體的寬長比的一輸出電流I4。

參考第3圖，一電阻R3耦接於該加總節點N1和該接地端點之間。因此，該穩定輸出電壓VREF產生於該加總節點N1上。一電阻R4耦接於該PMOS電晶體M4的汲極端和該接地端點之間，因此產生另一穩定輸出電壓VREF1。為了使電流I4更準確，一運算放大器OP3和一回授電晶體MB加入於第4圖。該運算放大器OP3、該回授電晶體MB和該電流源單元42構成一第三負回授迴路，使得輸入端電壓VD3和VD4實質上相同。

復參照第1圖，傳統的能隙參考電路所提供的具有零溫度係數的穩定輸出電壓VOUT的電壓位準約為1.25V。然而，本發明所揭示的能隙參考電路能提供具有較低電壓位準(例如小於0.6V)的輸出電壓，這是由於該電阻R4直接連接至 該接地端點，而第1圖中的電阻R2是透過雙極性電晶體Q3始連接至接地端點。此外，由於電壓VD1,VD2和VD3實質上相同且該等PMOS電晶體M1,M2,M3和M4的閘極彼此相連，該等PMOS電晶體M1,M2,M3和M4可運作在飽和區(saturation region)或線性區(linear region)來提供正比於電晶體的寬長比的比例電流。因此，該能隙參考電路300可以提供具有寬廣電壓範圍的輸出電壓VREF1。該輸出電壓VREF1根據該電阻R4的阻值其電壓值會介於0V和VDD-VSD,M4之間，其中VSD,M4為該PMOS電晶體M4的源極-汲極間電壓差。亦即，該輸出電壓VREF1可以很接近該供應電壓源VDD的電壓位準。

參考第3圖。該運算放大器OP1、該運算放大器OP2和該回授電晶體MA藉由負回授迴路使得該等電壓VD1、VD2和VD3實質上相同。然而，本發明不應以此為限。舉例而言，該運算放大器OP2的該反相輸入端可以由接收第2圖中的電壓VD2改成接收電壓VD1。在本發明另一實施例中，回授電晶體MC可以選擇為PMOS電晶體，如第5圖所示。該運算放大器OP2的該非反相輸入端接收該電壓VD2，而該運算放大器OP2的該反相輸入端接收該電壓VD3。在本發明又一實施例中，該運算放大器OP2的該非反相輸入端接收該電壓VD1，而非第5圖所示的電壓VD2。依照又一實施例的組態，該等電壓VD1、VD2和VD3會實質上相同。

本發明之技術內容及技術特點已揭示如上，然 而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為隨後之申請專利範圍所涵蓋。

200‧‧‧能隙參考電路

22‧‧‧電流源單元

M1,M2,M3,M4‧‧‧PMOS電晶體

MA‧‧‧回授電晶體

OP1,OP2‧‧‧運算放大器

Q1,Q2‧‧‧雙極性電晶體

R1,R2‧‧‧電阻

Claims (10)

1. 一種能隙參考電路，包括：一第一運算放大器，其具有一第一輸入，一第二輸入和一第一輸出；一第二運算放大器，其具有一第三輸入，一第四輸入和一第二輸出；一第一電流源，耦接於一供應電源節點和該第一運算放大器的該第一輸入之間；一第二電流源，耦接於該供應電源節點和該第一運算放大器的該第二輸入之間；一第三電流源，耦接於該供應電源節點和該第二運算放大器的該第三輸入之間；一第一雙極性電晶體，其具有一基極，具有耦接至該第一電流源的一射極，和具有耦接至一接地節點的一集極；一第二雙極性電晶體，其具有一基極，具有耦接至該第二電流源的一射極，和具有耦接至該接地節點的一集極；一第一電阻，耦接於該第二運算放大器的該第三輸入和該第一雙極性電晶體的該基極之間；一第一回授元件，耦接於該第三電流源和該第二雙極性電晶體的該基極之間，該第一回授元件由該第二運算放大器的該第二輸出所控制；以及 一第二電阻，耦接於該第一雙極性電晶體的該基極和該第二雙極性電晶體的該基極之間；其中，該第二運算放大器的該第四輸入耦接至該第一運算放大器的該第一輸入和該第一運算放大器的該第二輸入兩者中的其中一者。
2. 根據申請專利範圍第1項之能隙參考電路，更包括：一第三電阻，耦接於該第一雙極性電晶體的該基極和該接地節點之間。
3. 根據申請專利範圍第1項之能隙參考電路，更包括：一第四電流源，耦接至該供應電源節點；其中，該第四電流源組態以複製流過該第三電流源的一電流。
4. 根據申請專利範圍第3項之能隙參考電路，更包括：一第四電阻，直接連接於該第四電流源和該接地節點之間。
5. 根據申請專利範圍第2項之能隙參考電路，更包括：一第五電流源，耦接至該供應電源節點；一第三運算放大器，其具有耦接至該第三電流源的一第一輸入，耦接至該第五電流源的一第二輸入，和一第一輸出；一第二回授元件，耦接於該第五電流源，該第二回授元件由該第三運算放大器的該第一輸出所控制；以及一第五電阻，耦接於該第二回授元件和該接地節點之間； 其中，該第五電流源組態以複製流過該第三電流源的一電流。
6. 根據申請專利範圍第3項之能隙參考電路，更包括：一第三運算放大器，其具有耦接至該第三電流源的一第五輸入，耦接至該第四電流源的一第六輸入，和一第三輸出；一第二回授元件，耦接於該第四電流源，該第二回授元件由該第三運算放大器的該第三輸出所控制；以及一第五電阻，耦接於該第二回授元件和該接地節點之間。
7. 根據申請專利範圍第1項之能隙參考電路，其中流過該第一回授元件的一電流和流過該第一電阻的一電流加總以產生流過該第三電流源的一電流，且流過該第三電流源的該電流的正溫度係數係藉由減少該第二電阻的阻值來獲得。
8. 根據申請專利範圍第1項之能隙參考電路，其中流過該第一回授元件的一電流和流過該第一電阻的一電流加總以產生流過該第三電流源的一電流，且流過該第三電流源的該電流的負溫度係數係藉由減少該第一電阻的阻值來獲得。
9. 根據申請專利範圍第2項之能隙參考電路，其中流過該第一回授元件的一電流和流過該第一電阻的一電流加總以在該第二電阻和該第三電阻的一交越點產生一參考電壓，且該參考電壓的正溫度係數係藉由減少該第二電阻的阻值來獲得。
10. 根據申請專利範圍第2項之能隙參考電路，其中流過該第一回授元件的一電流和流過該第一電阻的一電流加總以在該第二電阻和該第三電阻的一交越點產生一參考電壓，且該參考電壓的負溫度係數係藉由減少該第一電阻的阻值來獲得。