TWI564692B - 能隙參考電路 - Google Patents

Description

能隙參考電路

本發明係關於一種能隙參考電路。

能隙參考電路係用於產生準確的輸出電壓。能隙參考電路所產生的輸出電壓不會受製程、供應電源和溫度變化的影響。因此，能隙參考電路可廣泛使用於各種的類比電路和數位電路中，該些電路在運作時需要準確的參考電壓。

第1圖例示一常見的能隙參考電路100。參照第1圖，該能隙參考電路100包含PMOS電晶體M1、M2和M3，一運算放大器OP，電阻R1和R2以及雙極性電晶體(bipolar transistor)Q1、Q2和Q3。當忽略基極電流時，該能隙參考電路100的輸出電壓VOUT可以表示為：

其中，VEB3為雙極性電晶體Q3的射極-基極間電壓差，VT為室溫時的熱電壓(thermal voltage)，N為雙極性電晶體Q2之射極面積(emitter area)和雙極性電晶體Q1之射極面積的比例。

如方程式(1)所示，在調整電阻R2和R1的阻值比 例後，該能隙參考電路100可以提供具有零溫度係數的穩定輸出電壓VOUT。該電壓VOUT的電壓位準約為1.25V，接近於矽能隙(energy gap)的電子伏(electron volt)，亦即，矽能隙參考電壓。

參照第1圖，使該能隙參考電路100能維持正常運作的供應電源VDD之最低電壓位準為：

其中｜VDS｜為PMOS電晶體M1的汲極-源極間電壓差。

由方程式(2)中可發現，由於VEB3的電壓位準約為0.7V，該供應電源VDD之電壓位準須大於1.8V方能使該能隙參考電路100維持正常運作。

本發明的目的在於提供一種能隙參考電路，以產生具有穩定的輸出電壓。

依據本發明一實施例，該能隙參考電路包含一第一電流源、一第二電流源、一第三電流源、一第四電流源、一運算放大器、一第一雙極性電晶體、一分壓電路、一第二雙極性電晶體、一第三雙極性電晶體、一第一電阻及一第二電阻。該運算放大器電氣連接至該等第一至第四電流源。該第一雙極性電晶體具有電氣連接至該第一電流源的一射極， 和具有電氣連接至一接地電壓的一基極和一集極。該分壓電路電氣連接於該第一雙極性電晶體之該射極和該基極之間，該分壓電路提供比例於該第一雙極性電晶體之射極-基極間電壓差的一偏壓電壓。該第二雙極性電晶體具有用以接收該偏壓電壓的一基極，具有電氣連接至該第二電流源的一射極，和具有電氣連接至該接地電壓的一集極。該第三雙極性電晶體具有電氣連接至該接地電壓的一集極和一基極。該第一電阻電氣連接於該第三電流源和該第三雙極性電晶體的一射極之間。該第二電阻電氣連接於該第四電流源和該接地電壓之間。該第四電流源和該第二電阻的一交叉點提供一能隙參考電壓。

100‧‧‧能隙參考電路

200‧‧‧能隙參考電路

22‧‧‧電流源單元

24‧‧‧分壓電路

M1,M2,M3,M4‧‧‧PMOS電晶體

OP‧‧‧運算放大器

Q1,Q2,Q3,Q4‧‧‧雙極性電晶體

R1,R2,R3,R4‧‧‧電阻

第1圖例示一常見的能隙參考電路。

第2圖顯示結合本發明一實施例之能隙參考電路之電路圖。

第2圖顯示結合本發明一實施例之能隙參考電路200之電路圖。如第2圖所示，該能隙參考電路200包含一電流源單元22、一分壓電路24、一運算放大器OP、電阻R1和R2以及複數個雙極性電晶體Q1、Q2和Q3。

該電流源單元22用以提供穩定的電流I1、I2、I3 及I4。在本實施例中，該電流源單元22是由四個PMOS電晶體M1、M2、M3和M4所組成的一電流鏡單元。參照第2圖，該等PMOS電晶體M1、M2、M3及M4中的每一者具有電氣連接至一供應電源VDD的一源極和具有電氣連接至該運算放大器OP的一輸出端之一閘極。由於該等PMOS電晶體M1、M2、M3及M4的閘極連接在一起，且該等PMOS電晶體M1、M2、M3及M4的源極電性連接至共同的供應電源VDD，流過PMOS電晶體M1的電流I1、流過PMOS電晶體M2的電流I2、流過PMOS電晶體M3的電流I3及流過PMOS電晶體M4的電流I4會正比於PMOS電晶體的寬長比(W/L ratio)。

參照第2圖，該雙極性電晶體Q1具有電氣連接至該PMOS電晶體M1之汲極和該分壓電路24的一射極，和具有電氣連接至一接地端的一基極和一集極。該雙極性電晶體Q2具有電氣連接至該PMOS電晶體M2之汲極的一射極，具有電氣連接至來自該分壓電路24之一電壓VA的一基極，和具有電氣連接至該接地端的一集極。該雙極性電晶體Q3具有電氣連接至該接地端的一集極和一基極。該電阻R1電氣連接於該PMOS電晶體M3的一汲極和該雙極性電晶體Q3的一射極之間。

如第2圖所示，該運算放大器OP具有電氣連接至該PMOS電晶體M3的該汲極的一正輸入端，具有電氣連接至該PMOS電晶體M2的該汲極的一負輸入端，和具有電氣連接 至該等PMOS電晶體M1、M2、M3及M4之閘極的一輸出端。該放大器OP和該等PMOS電晶體M2和M3構成一負回授迴路，使得輸入端電壓VD1和VD3實質上相同。因此，電壓VD1和VD3可表示為：VD1=VD3=VA+VEB2=VEB3+I3×R1 (3)

其中，VEB2為該雙極性電晶體Q2的射極-基極間電壓差，VEB3為雙極性電晶體Q3的射極-基極間電壓差。

參照第2圖，該分壓電路24電氣連接至該雙極性電晶體Q1之該射極。在本實施例中，該分壓電路24是由兩個串聯連接的電阻R3和R4所組成。因此，該分壓電路24提供之電壓VA比例於該雙極性電晶體Q1的射極-基極間電壓差，故該電壓VA可以表示為：

其中，VEB1為該雙極性電晶體Q1的射極-基極間電壓差。

據此，方程式(2)套入方程式(4)後可重新整理為：

其中，VT為室溫時的熱電壓(thermal voltage)，N為雙極性電晶體Q3之射極面積和雙極性電晶體Q2之射極面積 的比例。

在本實施例中，流過該雙極性電晶體Q2的電流和流過該雙極性電晶體Q3的電流會調整為實質上相同。因此，流過該電阻R1的電流I3可表示為：

由於熱電壓VT具有值為0.085mV/℃的正溫度係數，而該雙極性電晶體Q1的射極-基極間電壓差具有值為-2mV/℃的負溫度係數，故根據方程式(6)電流I3的溫度係數可調整為正溫度係數或負溫度係數。當N值增加時，該電流I3可獲得正溫度係數。當分壓電路24的比例增加(亦即R4/(R3+R4)的比例增加)時，該電流I3可獲得負溫度係數。該電流I3也能藉由調整N值和分壓電路24的比例得到實質為零的溫度係數。

為了提供具有實質為零的溫度係數之一穩定參考電壓，如第2圖所示，該能隙參考電路200包含電氣連接於該PMOS電晶體M4的該汲極和該接地端之間的電阻R2。依此組態，該能隙參考電路200的輸出電壓VREF可表示為：VREF=I4×R2 (7)

在本實施例中，流過雙極性電晶體Q1、Q2和Q3電壓的電流實質上相同。該電流源單元22中的PMOS電晶體M1、M2、M3和M4之寬長比設定為2：1：1：1。因此，電流I2、I3和I4實質上相同，而電流I1會是電流I2的兩倍。由於電流I3 和電流I4具有相同的電流值，將方程式(6)套入方程式(7)後可重新整理為：

根據方程式(8)，該電壓VREF的溫度係數可藉由N值的增加而調整為正溫度係數。該電壓VREF的溫度係數可藉由該分壓電路24的比例之增加(VA增加)而調整為負溫度係數。當N值、該分壓電路24的比例和電阻R2對R1的比例適當地選擇後，該能隙參考電路200可獲得具有零溫度係數和對溫度為低敏感度的輸出電壓VREF。

此外，與先前技術相比，第2圖的該能隙參考電路200可工作在較低的供應電源電壓位準。回到方程式(1)：

從方程式(1)可發現為獲得零溫度係數，習知的能隙參考電路的輸出電壓VOUT的電壓位準會限制在1.25V。然而，參照方程式(8)，本發明所揭示之能隙參考電路的輸出電壓VREF之電壓位準可減少至0.7V以下。參照第2圖，電阻R2係直接連接於接地端，而不是如第1圖所示連接於雙極性電晶體Q3。因此，該能隙參考電路200的輸出電壓VREF可藉由選擇不同的電阻R2來調整電壓位準。藉由本發明所揭示之能隙參考電路的組態，輸出電壓VREF的電壓位準可調整為0V至0.64V。由於輸出電壓VREF的電壓位準下降，該供應電源VDD 的電壓位準可低至1V以下。

本發明之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為隨後之申請專利範圍所涵蓋。

200‧‧‧能隙參考電路

22‧‧‧電流源單元

24‧‧‧分壓電路

M1,M2,M3,M4‧‧‧PMOS電晶體

OP‧‧‧運算放大器

Q1,Q2,Q3‧‧‧雙極性電晶體

R1,R2,R3,R4‧‧‧電阻

Claims (10)

1. 一種能隙參考電路，包括：一第一電流源；一第二電流源；一第三電流源；一第四電流源；一運算放大器，電氣連接至該等第一至第四電流源；一第一雙極性電晶體，其具有電氣連接至該第一電流源的一射極，和具有電氣連接至一接地電壓的一基極和一集極；一分壓電路，電氣連接於該第一雙極性電晶體之該射極和該基極之間，該分壓電路提供比例於該第一雙極性電晶體之射極-基極間電壓差的一偏壓電壓；一第二雙極性電晶體，其具有用以接收該偏壓電壓的一基極，具有電氣連接至該第二電流源的一射極，和具有電氣連接至該接地電壓的一集極；一第三雙極性電晶體，其具有電氣連接至該接地電壓的一集極和一基極；一第一電阻，其電氣連接於該第三電流源和該第三雙極性電晶體的一射極之間；以及一第二電阻，其電氣連接於該第四電流源和該接地電壓之間； 其中，該第四電流源和該第二電阻的一交叉點提供一能隙參考電壓。
2. 根據申請專利範圍第1項之能隙參考電路，其中該第一電流源由一PMOS電晶體所構成，其具有電氣連接至一供應電源的一源極，具有電氣連接至該運算放大器的一輸出端之一閘極，和具有電氣連接至該第一雙極性電晶體的該射極之一汲極。
3. 根據申請專利範圍第2項之能隙參考電路，其中該第二電流源由一PMOS電晶體所構成，其具有電氣連接至該供應電源的一源極，具有電氣連接至該運算放大器的該輸出端之一閘極，和具有電氣連接至該第二雙極性電晶體的該射極和該運算放大器的一第一輸入端之一汲極。
4. 根據申請專利範圍第3項之能隙參考電路，其中該第三電流源由一PMOS電晶體所構成，其具有電氣連接至該供應電源的一源極，具有電氣連接至該運算放大器的該輸出端之一閘極，和具有電氣連接至該第一電阻和該運算放大器的一第二輸入端之一汲極。
5. 根據申請專利範圍第4項之能隙參考電路，其中該第四電流源由一PMOS電晶體所構成，其具有電氣連接至該供應電源的一源極，具有電氣連接至該運算放大器的該輸出端之一閘極，和具有電氣連接至該第二電阻之一汲極。
6. 根據申請專利範圍第1項之能隙參考電路，其中該分壓電路包括：複數個電阻，串聯連接於該第一雙極性電晶體的該射極和該基極之間，用以提供該偏壓電壓。
7. 根據申請專利範圍第6項之能隙參考電路，其中該能隙參考電壓的溫度係數藉由增加該第三雙極性電晶體的射極面積和該第二雙極性電晶體的射極面積之比例而調整為正值。
8. 根據申請專利範圍第6項之能隙參考電路，其中該能隙參考電壓的溫度係數藉由增加該偏壓電壓而調整為負值。
9. 根據申請專利範圍第6項之能隙參考電路，其中該能隙參考電壓的溫度係數藉由選擇該第三雙極性電晶體的射極面積和該第二雙極性電晶體之射極面積之比例、該偏壓電壓的電壓值和該第一電阻對該第二電阻的阻值比例而調整為實值為零。
10. 根據申請專利範圍第5項之能隙參考電路，其中該供應電源的電壓位準小於1V。