TWI606556B - Lead frame and its manufacturing method - Google Patents

Lead frame and its manufacturing method Download PDF

Info

Publication number
TWI606556B
TWI606556B TW104123156A TW104123156A TWI606556B TW I606556 B TWI606556 B TW I606556B TW 104123156 A TW104123156 A TW 104123156A TW 104123156 A TW104123156 A TW 104123156A TW I606556 B TWI606556 B TW I606556B
Authority
TW
Taiwan
Prior art keywords
lead frame
film
plating layer
plating
external connection
Prior art date
Application number
TW104123156A
Other languages
English (en)
Other versions
TW201604998A (zh
Inventor
Ryouichi YOSHIMOTO
Original Assignee
Sh Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sh Materials Co Ltd filed Critical Sh Materials Co Ltd
Publication of TW201604998A publication Critical patent/TW201604998A/zh
Application granted granted Critical
Publication of TWI606556B publication Critical patent/TWI606556B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Description

引線架及其製造方法
本發明係關於一種引線架及其製造方法。
為了因應半導體封裝的小型化、薄型化的要求，作為在半導體封裝的背面露出有外部連接端子的表面構裝型封裝，已知有例如SON、QFN型的封裝。
在如此般的半導體封裝中所使用的以往的引線架，並未使用用於部分地形成鍍層的掩膜，而在整面具有由Ni、Pd和Au依序形成的鍍層。由於該鍍層可以進行引線接合，且亦具有與焊料的連接可靠性，因此可使用於與所搭載的半導體元件進行引線接合用的內部端子、和外部連接用的外部連接端子的雙方(例如，參照專利文獻1)。
專利文獻：日本特開2005-79524號公報
然而，在大多的情況，引線接合中的接合性、和外部連接端子的連接中的與焊料的連接可靠性未必一致，而根據其用途，有時也會希望將形成在與半導體元件進行引線接合用的內部端子之鍍層，設為與形成在外部連接用的外部連接端子之鍍層為不同的金屬鍍層。在這種情形下，無需對整面均勻地形成同一鍍層，而必需使形成於內部端子的鍍層與形成於外部端子的鍍層不同，在製造步驟中，亦大多會出現必需使內部端子的 鍍層形成與外部連接端子的鍍層形成為不同製造過程的情形。
因此，本發明的目的在於，提供一種能夠使引線接合用端子的表面成為與外部連接用端子不同的表面的引線架及其製造方法。
為了達成上述目的，本發明的一態樣之引線架，是由金屬板形成，其背面的至少一部分作為外部連接端子而露出，並在表面構裝半導體元件，從而可使用作為表面構裝型半導體封裝的部件；在所述表面與側面形成有能夠與所述半導體元件接合的接合用鍍層，在所述背面貼附有薄膜。
本發明的另一態樣之引線架的製造方法，其中，所述引線架係在背面露出外部連接端子，且使用於在表面構裝半導體元件之表面構裝型半導體封裝；所述引線架的製造方法，具有：將金屬板加工，形成引線架圖案的步驟；在該引線架圖案的背面貼附薄膜的步驟；以及將該薄膜作為掩膜，在所述引線架的表面與側面形成鍍層的步驟。
本發明的又另一態樣之引線架的製造方法，其中，所述引線架係在背面露出外部連接端子，且使用於在表面構裝半導體元件之表面構裝型半導體封裝；所述引線架的製造方法，具有：將金屬板加工，形成引線架圖案的步驟；在該引線架圖案的整面形成第一鍍層的步驟；在所述引線架圖案的背面貼附薄膜的步驟；以及將該薄膜作為掩膜，在所述引線架的表面與側面形成第二鍍層的步驟。
根據本發明，能夠形成對應其用途的合適的接合用鍍層。
10‧‧‧引線架圖案
11‧‧‧半導體元件搭載區域
12‧‧‧端子區域
15‧‧‧金屬板
20、30‧‧‧鍍層
40‧‧‧薄膜
50、51‧‧‧引線架
60‧‧‧半導體元件
70‧‧‧引線
80‧‧‧樹脂
圖1是本發明的第一實施形態的引線架的一個例子的剖面構成圖。
圖2是表示本發明的實施形態1的引線架的製造方法的一個例子的一系列步驟的圖；其中，圖2(a)是表示形成引線架的金屬板的準備步驟的圖；圖2(b)是表示形成引線架圖案的步驟的圖；圖2(c)是表示薄膜貼附步驟的一個例子的圖；圖2(d)是表示鍍覆步驟的一個例子的圖。
圖3是表示本發明的第二實施形態的引線架的一個例子的剖面構成圖。
圖4是表示本發明的第二實施形態的引線架的製造方法的一個例子的一系列步驟的圖；其中，圖4(a)是表示金屬板的準備步驟的一個例子的圖；圖4(b)是表示形成引線架圖案的步驟的一個例子的圖；圖4(c)是表示第一鍍層形成步驟的一個例子的圖；圖4(d)是表示薄膜貼附步驟的一個例子的圖；圖4(e)是表示第二鍍覆步驟的一個例子的圖。
圖5是表示使用第二實施形態的引線架而得的表面構裝型半導體封裝的一個例子的圖。
圖6是表示本發明的第一及第二實施形態的引線架50、51的出貨方法的一個例子的圖。
以下，參照圖式，針對用於實施本發明的形態進行說明。
圖1是表示本發明的第一實施形態的引線架的一個例子的剖面構成的圖。在圖1中，本發明的第一實施形態的引線架50，具有引線架圖案10、接合用鍍層30、及薄膜40。接合用鍍層30，形成在引線架圖案 10的上面及側面上。此外，薄膜40，貼附於引線架圖案10的下面。
在詳細說明第一實施形態的引線架之前，針對使用本發明的實施形態的引線架的表面構裝型半導體模組進行說明。
圖5是表示使用有本發明的實施形態的引線架之表面構裝型半導體模組的一個例子的圖。在圖5中，在引線架51表面上構裝有半導體元件60，整體由樹脂80密封。引線架圖案10，具有中央的半導體元件搭載區域11、及設置在其兩側的端子區域12，半導體元件60則設置於半導體元件搭載區域11上。半導體元件60的端子61，透過引線70並藉由引線接合而與端子區域12連接。在此，端子區域12的上面成為接合用內部端子，下面成為外部連接端子。在圖5中，在整體的下面貼附有薄膜40，若剝掉薄膜40，則端子區域12的下面露出，成為可與存在於外部的裝置電連接的外部連接端子。本實施形態的引線架，可使用作為如此般的表面構裝型半導體模組的部件。
返回圖1，針對本發明的第一實施形態的引線架50詳細地進行說明。
引線架圖案10，是將金屬板加工成引線架的形狀的金屬圖案。金屬板可以由適合於引線架的各種金屬材料構成，也可由例如銅材或銅合金材料構成。另外，如圖5中所說明般，引線架圖案10，至少具有：搭載半導體元件的區域、將半導體元件的端子藉由引線接合而電連接的接合用內部端子、以及用於與外部的端子進行電連接的外部連接端子。在本實施形態的引線架中，半導體元件搭載於引線架圖案10的表面側，而藉由引線接合而與半導體元件的端子連接的接合用端子也形成於表面側。在圖1 中，上面側相當於表面側，而下面側相當於背面側。
在圖1中，以覆蓋引線架圖案10的上面(表面)及側面的方式，形成有鍍層30。由於引線架圖案10的表面構成接合用端子，因此鍍層30由可接合的鍍覆材料構成。鍍層30可根據所搭載的半導體元件60的種類、用途等來決定，例如也可由銀(Ag)構成。
在引線架圖案10的背面，貼附有薄膜40。據此，若剝掉薄膜40，則引線架圖案10露出。如圖5中所說明般，引線架圖案10的背面，發揮作為可與外部裝置電連接的外部連接端子的功能。據此，構成引線架圖案10的金屬材料的表面發揮作為外部連接端子的功能，在其為銅材或銅合金材料的情形下，其表面成為外部連接端子。
薄膜40，可在鍍覆步驟時發揮作為掩膜的功能，並且在樹脂密封時也可以發揮作為掩膜的功能，其選自不產生樹脂流出的材料。薄膜40只要是在鍍覆處理及樹脂密封時能夠發揮作為掩膜的功能的材料，則可使用各種材料，例如，亦可使用由聚醯亞胺構成的薄膜。聚醯亞胺的耐熱性高，在鍍覆及樹脂密封時能夠發揮作為掩膜的功能，因此可以適合地使用。
另外，關於薄膜40對引線架圖案10背面的接著，可使用各種接著劑或黏著劑。例如，在作為薄膜40而使用上述聚醯亞胺的情形，由於聚醯亞胺系的薄膜帶材已市售，因此也可使用這種薄膜帶材。可以容易地進行薄膜40對引線架圖案10的背面的接著。
接著，使用圖2，說明本發明的實施形態1的引線架的製造方法。圖2是表示本發明實施形態1的引線架的製造方法的一個例子的一系 列步驟的圖。
圖2(a)是表示形成引線架的金屬板的準備步驟的圖。首先，金屬板15，以未形成圖案等的狀態下準備。另外，金屬板15可根據用途而由各種金屬材料構成，也可以如上所述，例如由銅材或銅合金材料構成。
圖2(b)是表示形成引線架圖案的步驟的圖。引線架圖案10，藉由將金屬板15加工成引線架的形狀而得。金屬板15的加工，可藉由包括蝕刻加工、衝壓加工在內的各種加工方法而進行。可考慮成本、加工精度等，並根據用途來決定金屬板15的加工方法。
藉由引線架圖案形成步驟，形成引線架圖案10，且至少形成半導體元件搭載區域11與端子區域12。另外，雖然圖2(b)中未記載，但引線架圖案10亦可以藉由彎曲加工等而形成高度的落差等。
圖2(c)是表示薄膜貼附步驟的一個例子的圖。在薄膜貼附步驟中，在引線架圖案10的背面(下面)貼附薄膜40。如上所述，薄膜40，係從在鍍覆處理及樹脂密封時可進行掩膜的材料中選擇。薄膜40的貼附，可使用接著劑來進行，也可使用起初就在薄膜40的單面形成有黏著劑層的如薄膜帶材般的薄膜40來進行貼附。另外，在以下的說明中，接合後固化的接著劑、與接合後無需固化過程而保持其原狀的黏著劑，不一定要嚴格地區分開，即使在稱為接著劑的情形，亦包含黏著劑。
圖2(d)是表示鍍覆步驟的一個例子的圖。在鍍覆步驟中，在對引線架圖案10的背面接著有薄膜40的狀態下進行鍍覆處理。藉此，僅在未由薄膜40覆蓋的引線架圖案10的上面(表面)與側面上，形成鍍層30。作為鍍層30的材料，可根據用途而使用各種鍍覆材料，例如，亦可使用Ag 來形成Ag鍍層。
另外，在鍍覆步驟中，例如，亦可進行電鍍處理。電鍍，係藉由在電鍍溶液中浸漬引線架圖案10，將引線架圖案10作為陰極，與在電鍍溶液中浸漬的陽極一起進行通電，來進行電鍍處理。薄膜40作為鍍覆步驟的掩膜而發揮功能，僅在未由薄膜40覆蓋的上面與側面形成鍍層30，完成引線架50。
鍍層30的上面，於後續成為接合用的內部端子，而貼附有薄膜40的引線架圖案10的下面，於後續發揮作為外部連接端子的功能。
如此般，根據實施形態1的引線架及其製造方法，在形成引線架圖案10後，藉由在背面貼附薄膜40，而可經過一次鍍覆步驟就能夠容易地將端子區域12的上面與下面構成為不同的表面，能夠靈活地因應對引線架50的端子所要求的各種需求。
圖3是表示本發明的第二實施形態的引線架的一個例子的剖面構成圖。第二實施形態的引線架51，係引線架圖案10的整面由鍍層20覆蓋，在鍍層20的上面及側面上形成鍍層30，在下面貼附有薄膜40，在這一點上，係與第一實施形態的引線架50不同。也就是，在引線架圖案10的表面如塗層般形成鍍層20，在這一點上，係與第一實施形態的引線架50不同，但關於其他構成，則與第一實施形態的引線架50是同樣的。
如此般，亦可利用由與鍍層30不同的材料構成的鍍層20將引線架圖案10的整面覆蓋之後，將薄膜40貼附於下面，形成鍍層30。藉由如此般的構成，形成於端子區域12的下面的外部連接端子的表面係由鍍層20構成。也就是，在非為使用於引線架圖案10的金屬板15的材質，形 成任意的鍍層20並藉由任意的金屬材料構成外部連接端子的情形，可以藉由成為如第二實施形態的引線架51般的構成，將外部連接端子的表面設為所欲的金屬材料。
鍍層20的鍍覆材料，可根據用途而設為各種材料，例如，亦可為將Ni作為底材層並形成在引線架圖案10的表面上，在Ni的表面上形成Pd，進一步在Pd的表面上形成Au而層疊而成的鍍層(以下，亦稱為“鍍鈀層”)。如此般的將Ni、Pd以及Au從下層依序層疊而形成的鍍鈀層，一般使用作為適合於焊接的鍍層。具體而言，在使用銅或銅合金材料作為引線架圖案10的情形時，底材層的Ni抑制銅的擴散，於接合表面使用貴金屬的Au，並將特性良好且比Au廉價的Pd夾在Ni和Au之間，藉此成為品質及成本上優異的外部連接端子。據此，作為構成外部連接端子的鍍層20，亦可為以使用如此般之適合於焊接的鍍層之方式設定。
另外，鍍層20較佳為適合於焊接，但只要是由可焊接的材料構成，便能夠充分地發揮其作用及功能，因此可在可焊接的範圍內選擇各種材料。
關於其他的構成要素，係與第一實施形態的引線架50是同樣的，因此對同樣的構成要素標記相同的參照符號並省略其說明。
圖4是表示本發明的第二實施形態的引線架的製造方法的一個例子的一系列步驟的圖。
圖4(a)是表示金屬板的準備步驟的一個例子的圖。本步驟係與在圖2(a)中所說明的步驟是同樣的，因此省略其說明。
圖4(b)是表示引線架圖案形成步驟的一個例子的圖。本步 驟亦與在圖2(b)中所說明的步驟是同樣的，因此省略其說明。
圖4(c)是表示第一鍍層形成步驟的一個例子的圖。在第一鍍層形成步驟中，在引線架圖案10的整面形成第一鍍層20。第一鍍層20的形成，可藉由浸漬於電鍍溶液並進行通電的一般的電鍍處理來進行。在這點上，係與在圖2(d)中所說明的是同樣的。在引線架圖案10的整面，由於不存在任何掩膜，因此在整面形成第一鍍層20。
另外，由於將第一鍍層20使用作為外部連接端子，因此以可焊接的鍍覆材料形成，且較佳為以適合於焊接的鍍覆材料構成。將上述Ni、Pd及Au從下層依序層疊而形成的鍍鈀層，也適合作為外部連接端子，因此也可以將鍍鈀層作為第一鍍層20。另外，在形成鍍鈀層的情形，也可為：首先在Ni的電鍍溶液中浸漬引線架圖案10並進行電鍍，接下來，在Pd的電鍍溶液中浸漬已施加鍍Ni的引線架圖案10並進行電鍍，最後將已施加鍍Ni及Pd的引線架圖案10浸漬於Au的電鍍溶液並進行電鍍。只要依序通過三個電鍍槽即可，因此能夠容易地形成鍍鈀層。
圖4(d)是表示薄膜貼附步驟的一個例子的圖。本步驟，除了貼附薄膜40的對象係在整面形成有第一鍍層20的引線架圖案10以外，亦與在圖2(c)中所說明的步驟是同樣的，因此省略其說明。
圖4(e)是表示第二鍍覆步驟的一個例子的圖。第二鍍覆步驟，除了施以第二鍍覆處理的對象係為以第一鍍層20覆蓋整面的引線架圖案10以外，亦與在圖2(d)中所說明的步驟是同樣的，只要可進行同樣的電鍍處理即可。據此，省略其說明。
根據第二實施形態的引線架及其製造方法，能夠藉由施加第 一鍍覆步驟即對引線架圖案10的整面進行鍍覆處理，而在外部連接端子的表面形成任意的鍍層，且可根據用途形成合適的外部連接端子。
圖5是表示使用有第二實施形態的引線架51的表面構裝型半導體封裝的一個例子的圖。
在圖5中，示出了如下的表面構裝型半導體封裝：在薄膜40已貼附於引線架圖案10的狀態下，將半導體元件60搭載於半導體元件搭載區域11上，使用引線70將半導體元件60的端子61與端子區域12的上面進行引線接合，並以樹脂80密封。如此般，可以無需剝掉薄膜40而將引線架51出貨，在貼附有薄膜40的狀態下進行樹脂密封。藉由使用具有不產生樹脂80流出的材質的材料作為薄膜40，能夠容易地進行封裝。
另外，由於端子區域12的上面(表面)及側面，是以適合於引線接合的Ag等材料構成的第二鍍層30覆蓋，因此能夠合適地進行將引線70與端子區域12的上面連接的引線接合。
樹脂密封後，藉由將薄膜40剝掉，端子區域12的背面露出，作為形成有第一鍍層20的外部連接端子而發揮功能。由於第一鍍層20是由適合於外部連接的材料構成，因此亦能夠合適地進行外部連接。
如此般，第二實施形態的引線架51，能夠在已將薄膜40貼附於引線架51的狀態下，直接在不產生樹脂80流出的薄膜40上容易地進行樹脂密封，因此對於進行封裝的一側而言，其優點也很大。
另外，在圖5中，雖舉出實施形態2的引線架51為例子進行說明，但實施形態1的引線架50同樣地亦能夠容易地進行樹脂密封。
圖6是表示本發明的第一及第二實施形態的引線架50、51 的出貨方法的一個例子的圖。如圖6所示，在金屬板15內形成有多個引線架50、51的狀態下，可將本實施形態的引線架50、51出貨。關於包含半導體元件搭載區域11、端子區域12等的引線架圖案10的形成，可藉由在金屬板15內，在一個框架內形成一個引線架圖案10，並將引線架圖案10不完全從框架切斷而連接並支承於框架的狀態下進行。而且，藉由一併進行薄膜40的貼附、鍍覆步驟，能夠一併製造多個引線架50、51。
而且，在該引線架50、51的收貨方，若在一併進行如圖5所示的封裝後，將薄膜40剝掉，最後將框架切斷而將各封裝個片化，則能夠一併進行引線架50、51的製造及表面構裝型半導體封裝的製造。
如此般，本發明的實施形態的引線架及其製造方法，還能夠合適地因應量產化，可以實現高效率的量產。
以下，針對實施了本發明的實施形態的引線架及其製造方法的實施例進行說明。
【實施例1】
作為引線架用金屬板1，使用厚度0.2mm、寬度180mm的帶狀銅材(株式會社神戶製鋼所製：KLF-194)，在該金屬板1的兩面，形成有厚度20μm的光敏性抗蝕層(旭化成E-materials株式會社製：負型光敏性抗蝕AQ-2058)。
然後，使用已實施引線架圖案的玻璃掩膜(Konica Minolta Advanced Layers株式會社製：HY2-50P)進行曝光，然後，通過顯影、蝕刻、光敏性抗蝕的剝離，形成了引線架裸材。然後，在表背面整面依序形成Ni、Pd、Au的極薄的鍍層。此時的Ni膜厚度為0.6μm、Pd膜厚度為0.015μm、 Au膜厚度為0.0065μm。
然後，在背面貼附聚醯亞胺系薄膜帶材(Innox製)，進一步在表面形成厚度2.5μm、光澤度1.7GAM的極為平滑的Ag鍍層(高氰Ag鍍覆)。其結果為，得到了在表面與背面具有不同金屬鍍層的引線架。然後，在未將背面的聚醯亞胺系薄膜帶材剝離而維持其貼附的狀態下，呈條狀地進行切割，並投入至LED裝置的組裝步驟中，完成了表面為Ag鍍層，背面為Ag/Ni/Pd/Au鍍層的LED裝置。
【實施例2】
在與實施例1同樣地形成的引線架裸材的背面，貼附聚醯亞胺系的薄膜帶材(巴川製紙製)，依序施以Ni、Pd、Au的鍍覆。然後，在半導體組裝步驟中組裝，鑄模密封後，將背面聚醯亞胺系薄膜帶材剝離。在該狀態下，背面側露出Cu，對該Cu面施加Sn電鍍以作為外裝鍍覆，得到實施例2的引線架。
【實施例3】
在與實施例1同樣地形成的引線架裸材的背面，貼附聚醯亞胺系的薄膜帶材(日東製)，施以厚度0.8μm的Ni鍍覆(氨基磺酸(sulfamic acid)Ni鍍覆)。在其之上，施以0.05μm厚度的Ag打底層(Dow Chemical製的Silveron GT-820 Strike)，進一步施以1.2μm厚度的Ag/Sn合金鍍覆(Dow Chemical製的Silveron GT-820 Cyanide-free AgSn Plating)。然後，在半導體組裝步驟中組裝，鑄模密封後，將背面聚醯亞胺系薄膜帶材剝離。在該狀態下，背面側露出Cu，對該Cu面施加Sn電鍍以作為外裝鍍覆，得到實施例3的引線架。
以上，雖已詳細地說明了本發明較佳的實施形態，但本發明並不限於上述的實施形態，可以在不脫離本發明的範圍內，對上述實施形態施加各種變形及置換。
10‧‧‧引線架圖案
11‧‧‧半導體元件搭載區域
12‧‧‧端子區域
20、30‧‧‧鍍層
40‧‧‧薄膜
51‧‧‧引線架
60‧‧‧半導體元件
61‧‧‧端子
70‧‧‧引線
80‧‧‧樹脂

Claims (17)

  1. 一種引線架，是由金屬板形成，其背面的至少一部分作為外部連接端子而露出，並在表面構裝半導體元件，從而可使用作為表面構裝型半導體封裝的部件；在所述表面與側面形成有能夠與所述半導體元件接合的接合用鍍層，在所述背面貼附有薄膜，該薄膜作為用以形成該接合用鍍層之掩膜而使用。
  2. 如申請專利範圍第1項之引線架，其中，所述背面是露出所述金屬板的露出面，在所述露出面貼附有所述薄膜。
  3. 如申請專利範圍第1項之引線架，其中，在所述金屬板的整面，形成有作為所述外部連接端子而能夠與外部電連接的外部連接用鍍層，所述接合用鍍層形成於該外部連接用鍍層上。
  4. 如申請專利範圍第3項之引線架，其中，在所述背面形成有所述外部連接用鍍層，在所述外部連接用鍍層上貼附有所述薄膜。
  5. 如申請專利範圍第1至4項中任一項之引線架，其中，所述接合用鍍層為Ag鍍層。
  6. 如申請專利範圍第3項之引線架，其中，所述外部連接用鍍層，由將Ni、Pd以及Au從下層依序層疊而形成的鍍層構成。
  7. 如申請專利範圍第1項之引線架，其中，所述薄膜為具有接著層或黏著層的薄膜。
  8. 如申請專利範圍第1項之引線架，其中，所述薄膜能夠使用作為電鍍的掩膜，並且由能夠防止樹脂密封時的樹脂流出、且能夠使用作為用於使所述外部連接端子露出的掩膜的材料構成。
  9. 如申請專利範圍第1項之引線架，其中，所述薄膜是由聚醯亞胺構成的薄膜。
  10. 如申請專利範圍第1項之引線架，其中，所述金屬板由銅材或銅合金材料構成。
  11. 一種引線架的製造方法，所述引線架係在背面露出外部連接端子，且使用於在表面構裝半導體元件之表面構裝型半導體封裝；所述引線架的製造方法，具有：將金屬板加工，形成引線架圖案的步驟；在該引線架圖案的背面貼附薄膜的步驟；以及將該薄膜作為掩膜，在所述引線架的表面與側面形成鍍層的步驟。
  12. 如申請專利範圍第11項之引線架的製造方法，其中，所述薄膜為具有接著層或黏著層的帶狀的薄膜，使用該接著層或黏著層將所述薄膜貼附於所述引線架圖案的所述背面。
  13. 如申請專利範圍第11或12項之引線架的製造方法，其中，所述形成鍍層的步驟，包含將Ag鍍覆於所述引線架圖案的步驟。
  14. 一種引線架的製造方法，所述引線架係在背面露出外部連接端子，且使用於在表面構裝半導體元件之表面構裝型半導體封裝；所述引線架的製造方法，具有：將金屬板加工，形成引線架圖案的步驟；在該引線架圖案的整面形成第一鍍層的步驟；在所述引線架圖案的背面貼附薄膜的步驟；以及將該薄膜作為掩膜，在所述引線架的表面與側面形成第二鍍層的步驟。
  15. 如申請專利範圍第14項之引線架的製造方法，其中，所述薄膜為具有接著層或黏著層的帶狀的薄膜，使用該接著層或黏著層將所述薄膜貼附於所述引線架圖案的所述背面。
  16. 如申請專利範圍第14或15項之引線架的製造方法，其中，所述第一鍍層是將Ni、Pd以及Au從下層依序層疊而形成的鍍層，所述形成第一鍍層的步驟，包含將Ni、Pd及Au依序鍍覆於所述引線架圖案的步驟。
  17. 如申請專利範圍第14至16項中任一項之引線架的製造方法，其中，所述形成第二鍍層的步驟，包含將Ag鍍覆於所述引線架圖案的步驟。
TW104123156A 2014-07-22 2015-07-17 Lead frame and its manufacturing method TWI606556B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014149026A JP6414669B2 (ja) 2014-07-22 2014-07-22 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
TW201604998A TW201604998A (zh) 2016-02-01
TWI606556B true TWI606556B (zh) 2017-11-21

Family

ID=55201658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123156A TWI606556B (zh) 2014-07-22 2015-07-17 Lead frame and its manufacturing method

Country Status (4)

Country Link
JP (1) JP6414669B2 (zh)
KR (2) KR20160011583A (zh)
CN (1) CN105304601B (zh)
TW (1) TWI606556B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017153590A1 (en) * 2016-03-11 2017-09-14 Atotech Deutschland Gmbh Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same
KR101870244B1 (ko) 2017-04-19 2018-06-22 서울시립대학교 산학협력단 초박형 실리콘 스트레인 게이지 제조 방법
KR102102034B1 (ko) * 2018-02-06 2020-04-22 주식회사 바른전자 Qfn 반도체 패키지의 제조방법
KR102005178B1 (ko) 2018-02-07 2019-07-29 서울시립대학교 산학협력단 포토레지스트 보호막을 활용한 실리콘 스트레인 게이지 제조 방법
JP6657331B2 (ja) * 2018-07-26 2020-03-04 大口マテリアル株式会社 リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにリードフレームの製造方法
JP7292776B2 (ja) * 2020-01-30 2023-06-19 大口マテリアル株式会社 リードフレーム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142940A (ja) * 1984-08-07 1986-03-01 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS6149450A (ja) * 1984-08-17 1986-03-11 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS6214452A (ja) * 1985-07-12 1987-01-23 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS62204558A (ja) * 1986-03-05 1987-09-09 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JP2524645B2 (ja) * 1990-03-30 1996-08-14 株式会社三井ハイテック リ―ドフレ―ムおよびその製造方法
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2005079524A (ja) 2003-09-03 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置用リードフレーム
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法

Also Published As

Publication number Publication date
JP2016025244A (ja) 2016-02-08
CN105304601B (zh) 2018-02-13
JP6414669B2 (ja) 2018-10-31
TW201604998A (zh) 2016-02-01
CN105304601A (zh) 2016-02-03
KR20160011583A (ko) 2016-02-01
KR20170020712A (ko) 2017-02-23

Similar Documents

Publication Publication Date Title
TWI606556B (zh) Lead frame and its manufacturing method
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
TW200834859A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US9966326B2 (en) Lead frames with wettable flanks
JP6863846B2 (ja) 半導体素子搭載用基板及びその製造方法
JP7426440B2 (ja) 半導体装置用基板および半導体装置
JP5626785B2 (ja) 半導体素子搭載用リードフレームおよびその製造方法
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP2007048978A (ja) 半導体装置及びその製造方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
TWI483367B (zh) 導線框及半導體裝置之中間產物
WO2017199473A1 (ja) 多列型半導体装置用配線部材及びその製造方法
JP2017055024A (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP5954871B2 (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
TWI752055B (zh) 多列型ｌｅｄ用配線構件及其製造方法
JP6485777B2 (ja) 多列型半導体装置用配線部材及びその製造方法
KR101297662B1 (ko) 리드프레임의 제조방법
WO2017199472A1 (ja) 多列型半導体装置用配線部材及びその製造方法
JP2018093091A (ja) リードフレーム
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
JP6539928B2 (ja) 半導体素子搭載用リードフレーム及びその製造方法
KR20180118910A (ko) 표면 실장형 리드 프레임 제조 방법.
JP2005158771A (ja) 半導体装置およびその製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法