KR102005178B1 - 포토레지스트 보호막을 활용한 실리콘 스트레인 게이지 제조 방법 - Google Patents

포토레지스트 보호막을 활용한 실리콘 스트레인 게이지 제조 방법 Download PDF

Info

Publication number
KR102005178B1
KR102005178B1 KR1020180015273A KR20180015273A KR102005178B1 KR 102005178 B1 KR102005178 B1 KR 102005178B1 KR 1020180015273 A KR1020180015273 A KR 1020180015273A KR 20180015273 A KR20180015273 A KR 20180015273A KR 102005178 B1 KR102005178 B1 KR 102005178B1
Authority
KR
South Korea
Prior art keywords
silicon
strain gauge
layer
etching
electrode
Prior art date
Application number
KR1020180015273A
Other languages
English (en)
Inventor
김정식
최준환
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020180015273A priority Critical patent/KR102005178B1/ko
Application granted granted Critical
Publication of KR102005178B1 publication Critical patent/KR102005178B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명은 (a) SOI 기판을 준비하는 단계; (b) 상기 기판의 실리콘층을 붕소(B)로 도핑하는 단계; (c) 상기 붕소를 도핑한 실리콘층을 어닐링하는 단계; (d) 상기 실리콘층 상에 전극용 금속층을 형성하는 단계; (e) 상기 전극용 금속층을 패터닝하여 전극을 형성하는 단계; (f) 건식 식각을 통해 실리콘 게이지 패턴을 형성하는 단계; (g) 상기 전극 및 실리콘 게이지 패턴 상에 감광제를 이용해 보호층을 형성하는 단계; (h) BOE 용액 용액 및 첨가제를 포함하는 식각 용액을 이용하는 습식 식각을 통해 상기 산화 실리콘층을 제거해 상기 지지 기판으로부터 실리콘 스트레인 게이지를 분리하는 단계; 그리고 (i) 상기 분리된 실리콘 스트레인 게이지를 글래스 프릿을 이용하여 다이어프램에 접착하는 단계를 포함하는 실리콘 스트레인 게이지의 제조방법에 대한 것이다.
본 발명에 따르면, 스트레인 게이지를 분리/제조함에 있어서, BOE 용액에 첨가제가 포함된 식각 용액을 이용한 습식 식각법을 사용함으로써, 기존 기술에 비해 보다 얇은 초박형(20 ㎛ 이하)의 실리콘 스트레인 게이지를 경제적이고 안정적으로 제조할 수 있다.

Description

포토레지스트 보호막을 활용한 실리콘 스트레인 게이지 제조 방법{FABRICATION OF SILICON STRAIN GAUGE USING PHOTORESIST PASSIVATION LAYER}
본 발명은 스트레인 게이지 제조방법에 대한 것으로서, 보다 상세하게는, 초박형의 실리콘 스트레인 게이지를 제조할 수 있는 방법에 관한 것이다.
센서는 일반적으로 관측대상의 정보를 물리적, 화학적, 생물학적 효과를 이용해 전기적 신호로 변환하는 소자로 정의된다. 센서는 생산공정 자동화, 환경검사, 의료, 자동차, 우주항공, 군수 등은 물론이고 우리 일상생활에 이르는 폭넓은 곳에서 사용되고 있다.
그중, 압력 센서나 힘 센서는 외부에서 압력이나 힘이 가해지면 변형을 일으키는 변형부 위에 스트레인 게이지가 형성된 형태를 가진다. 스트레인 게이지는 모양이 변하면 저항 값이 변하며, 이때의 저항을 측정함으로써 외부에서 가해진 압력이나 힘을 측정할 수 있다.
상기 스트레인 게이지의 종류는 크게 와이어형 게이지, 금속 박막형 게이지, 반도체형 실리콘 게이지로 나뉜다. 이 중에서 반도체형 실리콘 스트레인 게이지는 다른 유형의 게이지보다 민감도(gauge factor)가 수십 배 높기 때문에 현대에 널리 사용된다. 그 중에서 단결정 실리콘은 스트레인 게이지 제조공정에서 흔히 쓰이는 물질 중 하나이며, 보통 실리콘 웨이퍼를 건식 식각(dry etching), CMP(Chemical-Mechanical-Polishing) 등의 방법을 사용하여 가공함으로써 스트레인 게이지를 제조한다.
하지만, 상기 건식 식각 및 CMP 공정을 사용할 경우. 높은 공정 비용의 문제점 외에 CMP 공정에 수반되는 구부러짐 현상(Bending)에 의한 제품 파손의 위험이 상존한다.
한국공개특허 제10-2016-011583호 (공개일: 2016.10.06) 한국공개특허 제10-2012-0099938호 (공개일: 2012.09.12) 한국공개특허 제10-2011-0105026호 (공개일: 2011.09.26.)
본 발명은 상기한 종래기술의 문제점을 해결하기 위해서, 기존에 비해 경제적이고 간단한 방법일 뿐만 아니라, 초박형의 실리콘 스트레인 게이지를 안정적으로 제조할 수 있는 실리콘 스트레인 게이지의 제조방법의 제공을 그 목적으로 한다.
본 발명의 일 실시예에 따르면, (a) 지지 기판, 산화 실리콘(SiO2)층 및 실리콘(Si)층이 순서대로 적층된 구조를 가지는 SOI(silicon on insulator) 기판을 준비하는 단계; (b) 상기 SOI 기판의 실리콘층을 붕소(B)로 도핑하는 단계; (c) 상기 붕소를 도핑한 실리콘층을 어닐링(annealing)하는 단계; (d) 상기 붕소를 도핑한 실리콘층 상에 전극용 금속층을 형성하는 단계; (e) 상기 전극용 금속층을 패터닝하여 전극을 형성하는 단계; (f) 건식 식각(dry etching)을 통해 실리콘 게이지 패턴을 형성하는 단계; (g) 상기 전극 및 실리콘 게이지 패턴 상에 감광제(photoresist, PR)를 이용해 보호층을 형성하는 단계; (h) BOE 용액(Buffered Oxide Etchant) 용액 및 첨가제를 포함하는 식각 용액을 이용하는 습식 식각(wet etching)을 통해 상기 산화 실리콘층을 제거해 상기 지지 기판으로부터 실리콘 스트레인 게이지를 분리하는 단계; 그리고 (i) 상기 분리된 실리콘 스트레인 게이지를 글래스 프릿(glass frit)을 이용하여 다이어프램(diaphragm)에 접착하는 단계를 포함하는 실리콘 스트레인 게이지의 제조방법을 제공한다.
상기 첨가제는 옥틸아민(Octylamine) 및 옥틸알코올(Octylalcohol)을 포함할 수 있다.
상기 옥틸아민과 옥틸알코올의 중량비는 3 : 1 내지 1 : 1일 수 있다.
상기 글래스 프릿은 고형분 100 중량%에 대하여 Bi2O3 76 중량% 내지 80 중량%, ZnO 7 중량% 내지 11 중량%, B2O3 10 중량% 내지 12 중량%, SiO2 1 중량% 내지 3 중량%, 그리고 Na2O, PbO, Al2O3 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나 2 중량% 내지 4 중량%를 포함할 수 있다.
본 발명의 다른 일 실시예에 따르면, 상기 방법에 의해 제조된 실리콘 스트레인 게이지를 제공한다.
본 발명에 따른 본 발명에 따르면, 스트레인 게이지를 분리/제조함에 있어서, BOE 용액에 첨가제가 포함된 식각 용액을 이용한 습식 식각법을 사용함으로써, 기존에 사용되던 DRIE 등 건식 식각법과 달리 에칭이 균일하게 진행되어 분리 응력(releasing stress)이 감소되어 종래 기술과 달리 초박형(20 ㎛ 이하)의 실리콘 스트레인 게이지의 제조가 가능하며, 기존 BOE 용액 공법보다 잔여물이 적게 남게 되어 수율 또한 증가하며, 또한, 습식 에칭법의 사용으로 종래보다 제조 비용을 절감할 수 있으므로, 기존 기술에 비해 보다 얇은 초박형(20 ㎛ 이하)의 실리콘 스트레인 게이지를 경제적이고 안정적으로 제조할 수 있다.
도 1(a) 내지 도 1(h)는 본 발명에 따른 초박형 실리콘 스트레인 게이지의 제조방법의 각 단계를 모식적으로 나타낸 도면으로서,
도 1(a)는 SOI(silicon on insulator) 기판의 단면을 나타내고,
도 1(b)는 상기 SOI 기판의 실리콘층을 붕소(B)로 도핑하는 단계에서의 적층체 상부 및 단면 A-A'를 각각 나타내고,
도 1(c)는 상기 붕소를 도핑한 실리콘층 상에 백금과 크롬을 스퍼터링(sputtering)을 증착시켜 전극용 금속층을 형성하는 단계에서의 적층체 상부 및 단면 A-A'를 각각 나타내고,
도 1(d)는 상기 전극용 금속층을 패터닝하여 전극을 형성하는 단계에서의 적층체 상부 및 단면 A-A'를 각각 나타내고,
도 1(e)는 건식 식각(dry etching)을 통해 실리콘 게이지 패턴을 형성하는 단계에서의 적층체 상부 및 단면 A-A'를 각각 나타내고,
도 1(f)는 전극 및 실리콘 게이지 패턴 상에 감광제(photoresist, PR)를 이용해 보호층을 형성하는 단계에서의 적층체 상부 및 단면 A-A'를 각각 나타내고,
도 1(g)는 BOE 용액(Buffered Oxide Etchant) 용액 및 첨가제를 포함하는 식각 용액을 이용하는 습식 식각(wet etching)을 통해 상기 산화 실리콘층을 제거해 상기 지지 기판으로부터 실리콘 스트레인 게이지를 분리하는 단계에서의 적층체 상부 및 단면 A-A'를 각각 나타내고,
도 1(h)는 최종적으로 제조된 실리콘 스트레인 상부 및 단면 A-A'를 각각 나타낸다.
도 2는 본 발명에 따른 제조방법의 일 실시예에 따라 제조한 실리콘 스트레인 게이지의 사진이다.
도 3(a)는 실리콘 스트레인 게이지를 지지 기판으로부터의 분리할 때 식각용액으로서 첨가제(옥틸아민 및 옥틸알코올) 포함 BOE 용액(NH4F+HF)을 사용할 경우 얻어지는 실리콘 스트레인 게이지의 표면 상태를 보여주는 사진이고,
도 3(b)는 식각 용액으로서 BOE 용액(H4F+HF)을 사용할 경우 얻어지는 실리콘 스트레인 게이지의 표면 상태를 보여주는 사진이다.
도 4는 BOE 용액의 온도에 따른 식각 속도를 5 ℃ 간격으로 측정한 결과를 나타낸 그래프이다.
도 5는 BOE 용액의 온도에 따른 분리 시간을 측정한 결과를 나타내는 그래프이다.
도 6은 BOE 용액에 따른 접촉각을 비교한 그래프이다.
도 7은 50 ℃에서 BOE-1 용액을 이용하여 제조한 실리콘 스트레인 게이지의 (a) 평면 사진, (b) 게이지 라인 사진, (c) 단면 사진이다.
도 8은 50 ℃에서 BOE-2 용액을 이용하여 제조한 실리콘 스트레인 게이지의 (a) 평면 사진, (b) 게이지 라인 사진, (c) 단면 사진이다.
도 9는 실리콘 스트레인 게이지의 I-V 커브를 나타내는 그래프이다.
본 발명을 설명함에 있어서 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
본 발명의 개념에 따른 실시예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 대해 상세하게 설명한다.
본 발명의 일 실시예에 따른 초박형 실리콘 스트레인 게이지의 제조방법은, (a) 지지 기판, 산화 실리콘(SiO2)층 및 실리콘(Si)층이 순서대로 적층된 구조를 가지는 SOI(silicon on insulator) 기판을 준비하는 단계; (b) 상기 SOI 기판의 실리콘층을 붕소(B)로 도핑하는 단계; (c) 상기 붕소를 도핑한 실리콘층을 어닐링(annealing)하는 단계; (d) 상기 붕소를 도핑한 실리콘층 상에 전극용 금속층을 형성하는 단계; (e) 상기 전극용 금속층을 패터닝하여 전극을 형성하는 단계; (f) 건식 식각(dry etching)을 통해 실리콘 게이지 패턴을 형성하는 단계; (g) 상기 전극 및 실리콘 게이지 패턴 상에 감광제(photoresist, PR)를 이용해 보호층을 형성하는 단계; (h) BOE 용액(Buffered Oxide Etchant) 용액 및 첨가제를 포함하는 식각 용액을 이용하는 습식 식각(wet etching)을 통해 상기 산화 실리콘층을 제거해 상기 지지 기판으로부터 실리콘 스트레인 게이지를 분리하는 단계; 그리고 (i) 상기 분리된 실리콘 스트레인 게이지를 글래스 프릿(glass frit)을 이용하여 다이어프램(diaphragm)에 접착하는 단계를 포함한다.
상기 단계 (a)에서는 도 1(a)에 그 단면이 모식적으로 도시된 SOI(silicon on insulator) 기판을 준비하는 단계이다.
상기 SOI 기판은 지지 기판, 산화 실리콘(SiO2)층 및 실리콘(Si)층이 순서대로 적층된 구조를 가지며, 일 예로서, 실리콘으로 이루어진 지지 기판과 실리콘 층 사이에 산화 실리콘층이 압축/결합되어 있을 수 있다. 이때, 상단 실리콘 층은 device layer, 중단의 산화 실리콘층은 Box layer, 하단의 실리콘으로 이루어진 지지 기판은 handle layer라고 칭한다.
한편, 상기 SOI 기판은 게이지의 디자인에 따라 두께를 자유롭게 조절할 수 있으며, device layer의 두께는 3 ㎛ 내지 20 ㎛인 것이 바람직하다. Box layer는 1 ㎛ 내지 5㎛인 것이 바람직하며, Handle layer는 200 ㎛ 내지 550 ㎛가 바람직하다.
또한, 상기 SOI 기판의 상단 표면은 {100} 결정면을 가지는 것이 바람직하며, p-type 실리콘을 사용하는 것이 바람직하다.
다음으로, 상기 단계 (b)에서는 게이지의 저항대역을 조절하기 위해, 상기 SOI 기판의 실리콘층을 붕소(B)로 도핑하는 단계로서, 본 단계를 수행함으로써 도 1(b)에 도시된 평면도 및 단면도를 가지는 적층체가 얻어진다.
한편, 본 단계 (b)에서의 붕소 이온 도핑은 1×1015/cm2 내지 3×1015/cm2의 주입량으로 수행될 수 있다.
다음으로, 상기 단계 (c)에서 주입 이온의 활성화와 이온주입으로 인한 표면손상을 회복하기 위해 상기 붕소를 도핑한 실리콘층을 어닐링(annealing) 공정이 이루어진다. 본 단계 (c)에서의 어닐링은 900 ℃ 내지 1000 ℃의 온도에서, 1 분 내지 60 분 동안 수행될 수 있고, 일 예로, 상기 어닐링은 1000 ℃, 60 분 조건 하에서 수행될 수 있다.
다음으로, 상기 단계 (d)는 상기 붕소를 도핑한 실리콘층 상에 전극용 금속층을 형성하는 단계이다.
일 예로, 상온에서 스퍼터링(sputtering) 방법을 이용하여 1000 Å 내지 5000 Å 두께, 일 예로 2000 Å 두께로 전극용 금속층을 증착한다. 이때, 상기 전극용 금속층 증착에 사용되는 금속은 백금(Platimum)인 것이 바람직하다. 실리콘 스트레인 게이지의 전극으로는 보통 알루미늄(Al)을 많이 쓰지만 Al/Si간의 확산으로 인한 스파이크(spike) 현상과, 전자에 의한 알루미늄의 원자이동현상 (electromigration)으로 인해 게이지의 수명이 크게 단축되는 문제점이 있다. 본 발명에서는 백금을 사용함으로써 상기 문제를 해결하고 게이지의 수명을 늘릴 수 있다.
다만, 백금은 실리콘과 잘 부착이 되지 않기 때문에 백금 증착 전에 접착층 또는 버퍼층으로서 크롬(Chromium)을 50 Å 내지 200 Å 두께, 일 예로 100 Å 두께로 먼저 증착한 다음 백금을 증착시킨다. 크롬은 후술할 BOE 용액을 이용한 습식 식각 공정에서 BOE 용액과 반응하지 않는다는 점에서도 접착층 소재로서 바람직하다.
본 단계를 수행함으로써 도 1(c)에 도시된 평면도 및 단면도를 가지는 적층체가 얻어진다.
다음으로, 상기 단계 (e)는 상기 전극용 금속층을 패터닝하여 전극을 형성하는 단계로서, 일 예로, 전 단계에서 형성된 상기 전극용 금속층에 패턴을 형성하기 위해 스핀 코팅(Spin coating)으로 감광제(Photoresist)를 상기 전극용 금속층의 상부에 도포하고 포토마스크를 이용하여 노광시켜 패턴을 형성한 후, 건식 식각으로 전극 부분을 제외한 나머지 부분을 식각하고, 잔여 감광제를 제거해, 도 1(d)에 도시된 평면도 및 단면도를 가지는 적층체가 얻어진다. 상기 감광제는 negative photoresist 또는 positive photoresist를 모두 사용할 수 있으나, positive photoresist를 사용하는 것이 보다 바람직하다.
다음으로, 상기 단계 (f)는 건식 식각(dry etching)을 통해 실리콘 게이지 패턴을 형성하는 단계로서, 일 예로서 상기 단계 (e)와 동일한 방법을 이용해 게이지 패턴을 형성시킬 수 있으며, 이때, 상기 건식 식각 방법은 DRIE(Deep Reactive Ion Etching)을 이용할 수 있다.
본 단계를 수행함으로써 도 1(e)에 도시된 평면도 및 단면도를 가지는 적층체가 얻어진다.
다음으로, 상기 단계 (g)는 후술할 단계 (h)에서의 습식 식각에 의해 전극이 손상되지 않도록 상기 전극 및 실리콘 게이지 패턴 상에 감광제(photoresist, PR)를 이용해 보호층을 형성하는 단계로서, 본 단계를 수행함으로써 도 1(f)에 도시된 평면도 및 단면도를 가지는 적층체가 얻어진다.
다음으로, 상기 단계 (h)는, 도 1(g)에 도시한 것처럼 BOE 용액(Buffered Oxide Etchant) 용액 및 첨가제를 포함하는 식각 용액을 이용하는 습식 식각(wet etching)을 통해 상기 산화 실리콘층을 제거해 상기 지지 기판으로부터 실리콘 스트레인 게이지를 분리하는 단계로서, 본 단계를 완료함으로써, 도 1(h)의 모식도 및 도 2의 표면 이미지를 가지는 초박형 실리콘 스트레인 게이지가 최종적으로 얻어진다.
일 예로, 먼저 BOE 용액을 준비한다. BOE 용액은 불산(HF)과 불화암모늄(NH4F)이 혼합된 완충용액으로 주로 산화실리콘을 식각하는데 사용한다. 이때, 상기 불화암모늄과 불산의 부피비는 5 : 1 내지 10 : 1일 수 있다. 상기 불화암모늄의 부피비가 5 미만인 경우 식각 표면의 불 균일화를 초래할 수 있고, 10을 초과하는 경우 식각 속도가 감소하는 것뿐만 아니라 불화암모늄계열 물질이 고상으로 석출되어 반응을 저해할 수 있다. 이때, 상기 불화암모늄과 불산의 부피비는 불화암모늄 40 중량% 수용액과 불산 49 중량% 수용액을 기준으로 한 것으로서, 상기 수용액의 함량에 따라 상기 부피비도 적절하게 조절할 수 있다.
하지만, 기존 BOE 용액에 실리콘이 노출되면 불균일 식각에 의해 표면의 거칠기가 증가하게 되며 이는 금속전극의 박리현상을 초래할 가능성이 있으며, 게이지의 안정성과 민감도에도 악영향을 끼치게 된다. 그리고 상온에서 진행하게 되면 느린 식각속도로 인하여 공정시간이 길어진다.
따라서, 본 단계에서의 습식 식각은 고온에서 진행하고 또한, 상기 BOE 용액에 첨가제를 추가로 포함하는 습식 식각용 용액을 사용하는 것이 바람직하다.
보다 구체적으로, BOE 용액의 온도를 20 ℃ 내지 70 ℃, 일 예로 50 ℃로 유지하며 첨가제로서는 옥틸아민 및 옥틸알코올을 사용하며, 상기 첨가제는 BOE 용액 전체 중량에 대하여 100 ppm 내지 150 ppm으로 포함될 수 있고, 상기 첨가제의 함량이 100 ppm 미만이면 단위면적당 계면활성제 수가 충분치 않아 게이지 보호 및 균일 식각의 효과가 충분치 않을 수 있고, 150 ppm을 초과하는 경우 임계 미셀 농도(CMC)를 초과하게 되어 오히려 용액의 균일 식각 효과를 방해하거나, 식각 속도가 감소될 수 있다.
BOE 용액에 옥틸아민을 첨가하게 되면 BOE 용액의 젖음성(Wettability)이 증가하게 되어 실리콘과 산화실리콘의 식각특성이 더 우수해지며 결과적으로 안정적인 게이지의 품질을 보장할 수 있다. 다만, BOE 용액에 옥틸아민만 첨가했을 경우에는 거품이 쉽게 발생하고 이는 안정적인 게이지 분리를 방해하는데, 옥틸알코올도 함께 첨가시켰을 경우에는 거품현상이 없었으며 게이지의 수율도 증가시킬 수 있다. 이를 위하여, 옥틸아민과 옥틸알코올의 중량비는 3 : 1 내지 1 : 1일 수 있다.
BOE 용액에 옥틸아민과 옥틸알코올 첨가제를 넣어 습식 식각을 진행한 결과, 기존 BOE 용액에서와는 달리 습식 공정 후에도 실리콘 스트레인 게이지 위에 감광제 보호층이 그대로 남아있을 수 있다. 그리고 실리콘 스트레인 게이지의 손상률이 크게 감소하고, 전극의 박리 현상도 기존에 비해 크게 개선될 수 있다. 이는 BOE 용액이 옥틸아민과 옥틸알코올 첨가제에 의해 실리콘과 실리콘 산화막의 선택비(selectivity)가 3 배 정도 개선되고, 젖음성(wettability)의 증가로 인한 실리콘 산화막의 고른 식각으로 인한 분리시 발생하는 잔류 응력이 완화되기 때문인 것으로 생각된다.
한편, 본 단계에서의 습식 식각은 환경에 따라 3 시간 내지 5 시간, 일 예로 4 시간 정도로 진행을 하는 것이 바람직하다.
습식 식각 공정을 완료한 후, 분리된 게이지는 표면에 감광제로 만든 보호층이 남아있는 상태이므로 이를 아세톤을 이용하여 깨끗이 제거한다. 아세톤에 노출되는 시간은 30 분 이내가 바람직하다.
도 3은 실리콘 스트레인 게이지를 지지 기판으로부터의 분리할 때 식각 용액으로서 첨가제(옥틸아민 및 옥틸알코올) 포함 BOE 용액(H4F+HF)을 사용할 경우 얻어지는 실리콘 스트레인 게이지의 표면 상태를 보여주는 사진(도 3(a)) 및 식각 용액으로서 BOE 용액(NH4F+HF)을 사용할 경우 얻어지는 실리콘 스트레인 게이지의 표면 상태를 보여주는 사진(도 3(b))이다.
도 3을 참조하면 BOE 용액에 첨가제(옥틸아민 및 옥틸알코올)를 넣어 습식 식각을 진행한 결과, 기존 BOE 용액에서와는 달리 습식공정 후에도 게이지 위에 보호층이 그대로 남아있었다. 그리고 게이지의 손상률이 크게 감소하였고, 전극의 박리현상도 기존에 비해 크게 개선되었다.
상기와 같은 결과의 주된 이유는 BOE 용액이 첨가제에 의해 실리콘과 실리콘 산화막의 선택비(Selectivity)가 3배 정도 개선되고(~1000 -> ~3000), 젖음성(Wettability)의 증가로 인한 실리콘 산화막의 고른 식각으로 인한 분리 응력(releasing stress)의 완화 때문이다.
상기에서 상세히 설명한 본 발명에 따른 스트레인 게이지를 분리/제조함에 있어서, BOE 용액에 첨가제가 포함된 식각 용액을 이용한 습식 식각법을 사용함으로써, 기존에 사용되던 DRIE 등 건식 식각법과 달리 에칭이 균일하게 진행되어 분리 응력(releasing stress)이 감소되어 종래 기술과 달리 초박형(20 ㎛ 이하)의 실리콘 스트레인 게이지의 제조가 가능하며, 기존 BOE 용액 공법보다 잔여물이 적게 남게 되어 수율 또한 증가하며, 또한, 습식 에칭법의 사용으로 종래보다 제조비용을 절감할 수 있으므로, 기존 기술에 비해 보다 얇은 초박형(20 ㎛ 이하)의 실리콘 스트레인 게이지를 경제적이고 안정적으로 제조할 수 있다.
상기 본 발명에 따른 제조방법에 의해 얻어지는 초박형 실리콘 스트레인 게이지는, 일 예로 글래스 프릿(glass frit)을 이용하여 압력센서 다이어프램(Diaphragm)에 부착되어 압력 센서 소자로서 유용하게 사용될 수 있다.
종래의 글래스 프릿은 Pb(납)이 혼합된 조성이 사용되었지만, Pb의 경우 유해 물질로 규정되어 있으므로 이를 배제하고, Bi 기반 글래스 프릿을 사용하는 것이 바람직하다.
상기 Bi 기반 글래스 프릿은 고형분 100 중량%에 대하여 Bi2O3 75 중량% 내지 80 중량%, ZnO 7 중량% 내지 11 중량%, B2O3 10 중량% 내지 12 중량%, SiO2 1 중량% 내지 3 중량%, 그리고 Na2O, PbO, Al2O3 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나 2 중량% 내지 4 중량%를 포함할 수 있다. 상기 조성을 가지는 글래스 프릿을 본 발명에 적용하는 경우 접착력이 향상됨과 동시에 균일한 형태로 소성되어 게이지 보상 회로의 안정성을 높이고 출력오차를 줄일 수 있다.
상기 글래스 프릿의 원료들을 850 ℃ 내지 950 ℃의 온도에서 1.5 시간 내지 2.5 시간 동안 용융처리하고, 급랭한 후, 2 시간 내지 3 시간 동안 볼 밀링(ball milling)하여 글래스 프릿의 원료를 제조할 수 있다.
상기와 같이 제조된 글래스 프릿의 원료에 선택적으로 용매, 분산제 및 바인더를 첨가하여 글래스 프릿을 제조할 수 있다. 상기 용매, 분산제 및 바인더의 혼합물은 100 ℃의 오븐에서 용해시킬 수 있다.
상기 용매는 상기 글래스 프릿 전체 부피에 대하여 19 부피% 내지 21 부피%로 포함될 수 있고, 일 예로 α-터피네올(α-Terpineol)과 디에틸렌 글리콜 모노부틸 에테르 아세테이트(diethylene glycol monobutyl ether acetate)의 혼합물을 사용할 수 있다. 상기 분산제는 상기 글래스 프릿 전체 부피에 대하여 1 부피% 내지 2 부피%로 포함될 수 있고, 일 예로 BYK-111를 사용할 수 있다. 상기 바인더는 상기 글래스 프릿 전체 부피에 대하여 22 부피% 내지 26 부피%로 포함될 수 있고, 일 예로 에틸 셀룰로오스(ethyl cellulose)를 사용한다. 이때, 상기 글래스 프릿은 나머지 부피%로 상기 글래스 프릿의 원료를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
(제조예 1: 실리콘 스트레인 게이지 샘플 제조)
p-type 비저항 1-30 Ω·cm인 양면이 polishing된 4″(100) SOI wafer(SiO2 layer: 4 ㎛)를 SPM cleaning(H2SO4 : H2O2 = 4 : 1, 120 ℃)으로 불순물을 제거한 뒤, 전극 패턴을 형성시키기 위해 스퍼터링으로 Pt/Cr을 2000 Å/100 Å 두께로 wafer 상부에 박막 형태로 증착하였다. 그리고 스핀 코터를 사용하여 photoresist (PR, GXR-601, 14 cps)를 wafer 위에 coating한 뒤, soft bake(95 ℃, 60 s)를 진행하였고 마스크 aligner를 이용하여 마스크와 wafer를 일치시킨 후, 22 mJ/s의 강도에서 3.5 초간 노광하였다. PR과 wafer 간의 접착력을 강화하기 위하여 노광 후 post bake(115 ℃, 90 s)를 실시하였고, 이후 용해제(AZ-300 MIF)를 사용하여 상온에서 45 초 동안 현상시켜 전극 패턴을 형성시켰다. 이후 hard bake(115 ℃, 90 s)를 진행하여 전극 패턴을 안정화시켰다. 그리고 reactive ion etching(RIE)으로 PR패턴을 따라 Pt/Cr층을 제거한 후, 잔여 PR층을 아세톤으로 제거하여 전극 패턴을 형성시켰다. 이와 동일한 방법으로 실리콘 스트레인 게이지 패턴도 형성시킨 뒤 deep reactive ion etching(DRIE)로 절연층(SiO2)이 드러날 때까지 상부 실리콘 층을 식각하였다.
이후 BOE 용액 실험 시 실리콘 스트레인 게이지의 손상을 최소화하기 위해 실리콘 스트레인 게이지 패턴과 동일하게 PR로 보호막을 형성하였다.
패턴이 형성된 SOI wafer는 실험 조건에 맞게 1 x 1 ㎠ 크기로 절단되어 실리콘 스트레인 게이지 분리실험에 사용되었다.
[실험예 1: 온도에 따른 BOE 용액의 SiO 2 식각속도 및 게이지 분리 시간 변화 실험]
도 4는 BOE 용액의 온도에 따른 식각 속도를 5 ℃ 간격으로 측정한 결과를 나타낸 그래프이며, 도 5는 BOE 용액의 온도에 따른 분리 시간을 측정한 결과를 나타내는 그래프이다.
도 4에서 BOE 용액의 온도가 증가할 때마다 식각 속도가 증가하는 것뿐만 아니라 식각 속도의 증분 또한 일정하게 증가함을 알 수 있었다. BOE 용액의 식각 속도는 25 ℃에서 1,180 Å/min의 속도를 나타내었으나, 70 ℃에서는 11,310 Å/min의 식각 속도를 나타내어 25 ℃의 식각 과정보다 9.6 배 더 빠른 속도로 진행되었다. 실리콘 스트레인 게이지 패턴 분리실험은 각각 25 ℃, 50 ℃, 70 ℃ 조건 하에서 시행되었으며 실리콘 스트레인 게이지 분리시간과 BOE 용액의 온도 간의 상관관계를 측정하기 위해 실시되었다. 25 ℃에서 실리콘 스트레인 게이지가 분리될 때까지 걸리는 시간은 26.5 h가 소요되었으나, 50 ℃에서는 4 h로 6.6 배 이상 소요 시간이 단축되었다. 하지만, 70 ℃에서는 분리 시간이 2 h로 단축되었지만 이전 단계만큼 큰 감소폭을 보이지는 않았다.
BOE 용액의 온도에 따른 식각 속도 변화를 고려하였을 때, 실리콘 스트레인 게이지는 각 온도에서 40 min, 10 min, 4 min 이내의 시간에 전부 분리되어야 한다. 하지만 실제 걸린 시간은 각각 26.5 h, 4 h, 2 h였다. 이는 실리콘 스트레인 게이지 주변의 SiO2 층이 전부 식각이 되었어도, 실리콘 스트레인 게이지 하부에 위치한 SiO2 층의 식각 속도는 실리콘 스트레인 게이지 주변부의 SiO2 식각 속도보다 느리기 때문에 발생한다. SiO2 층에 파고들수록 실리콘 스트레인 게이지와 SiO2 계면간의 경사도가 증가하는 것도 분리시간이 증가하는데 기여하였다. 실리콘 스트레인 게이지 하부에 위치한 SiO2 식각 속도는 BOE 용액의 측면 식각 속도에 의해 결정되며 이는 온도에 의존하기 때문에 온도가 증가할수록 실리콘 스트레인 게이지 하부 SiO2 층의 식각 속도도 증가하게 된다.
위 실험결과는 BOE 용액의 온도변화는 SiO2 층의 식각 속도 및 분리시간에 주요한 영향을 끼치는 것을 잘 나타낸다. 본 연구에서는 BOE 용액의 온도변화에 따른 실리콘 스트레인 게이지 분리시간 변화뿐만 아니라 분리된 실리콘 스트레인 게이지의 상태를 고찰하기 위해 각 온도에서 분리된 실리콘 스트레인 게이지의 표면 및 단면도의 형상을 FE-SEM을 통해 관찰하였다. 그리고 분리된 실리콘 스트레인 게이지의 표면손상을 최소화하기 위해 옥틸아민 및 옥틸알코올을 첨가하여 두 계면활성제의 효과를 조사하였다.
[실험예 2: 첨가제(OA, OCT)의 영향 실험]
실리콘 스트레인 게이지 전극의 박리현상과 표면 및 단면에서의 공공형성으로 인한 실리콘 스트레인 게이지의 손상을 최소화하는 것은 실리콘 스트레인 게이지의 수율을 증가시키는 데 필수적이다. BOE 용액의 온도가 증가할수록 실리콘 스트레인 게이지가 분리되는데 걸리는 시간이 감소하는 특성을 보였으나, 표면 및 단면이 손상되고 전극이 박리되는 현상이 나타났다. 본 실험에서는 전극 박리현상 개선과 함께 실리콘 스트레인 게이지의 표면 및 단면의 공공형성을 최소화 할 수 있는 첨가제를 연구하기 위해 계면활성제로서 옥틸아민(OA), 옥틸알코올(OCT)을 소량 첨가하여 첨가제에 실리콘 스트레인 게이지의 접촉각을 contact angle analyzer(GSTD, Surfacetech)를 이용하여 측정하였다.
하기 표 1은 BOE 용액 및 BOE 용액에 들어가는 첨가제의 양을 나타낸 것이다. 계면활성제가 첨가되지 않은 일반 BOE 용액, OA이 100 ppm 첨가된 BOE 용액 (BOE-1), OA 90 ppm, OCT가 30 ppm이 첨가된 BOE 용액(BOE-2)의 접촉각 특성을 각각 비교하였으며, 도 6에 첨가제에 따른 BOE 용액의 접촉각을 나타내었다.
첨가제 함량
BOE - -
BOE-1 OA 100 ppm
BOE-2 OA + OCT 90 ppm, 30 ppm
일반 BOE 용액의 접촉각은 70 °로 측정되었으며 BOE-1 용액의 접촉각은 28 °, BOE-2 용액의 접촉각은 29 °로 측정되었다. BOE 용액에 OA 계면활성제를 넣었을 경우 용액의 젖음성이 크게 증가하여 접촉각이 크게 감소한 것을 알 수 있었다. 하지만 BOE 용액에 발포현상이 두드러지게 나타났으며, 이는 실리콘 스트레인 게이지의 전극, 단면 및 표면에 영향을 끼칠 수 있다 그래서 발포 현상을 방지하기 위해 OCT를 소량 첨가하였고, 접촉각의 변화를 최소화하면서 발포 현상을 억제하는 OA와 OCT의 최적 첨가량인 90 ppm, 30 ppm으로 실험을 실시하였다. 그 결과 젖음성을 크게 변화시키지 않으면서 발포 현상이 억제된 것을 확인할 수 있었다.
BOE-1 용액 및 BOE-2 용액으로 분리된 실리콘 스트레인 게이지의 형상은 각각 도 7 및 도 8에 나타내었다. 도 7은 50 ℃에서 BOE-1 용액을 이용하여 제조한 실리콘 스트레인 게이지의 (a) 평면 사진, (b) 게이지 라인 사진, (c) 단면 사진이고, 도 8은 50 ℃에서 BOE-2 용액을 이용하여 제조한 실리콘 스트레인 게이지의 (a) 평면 사진, (b) 게이지 라인 사진, (c) 단면 사진이다.
실리콘 스트레인 게이지의 손상을 최소화하기 위해 분리를 시행한 다양한 온도 조건 중 실리콘 스트레인 게이지의 손상이 최소화된 50 ℃의 온도에서 분리실험을 시행하였다. 두 실리콘 스트레인 게이지의 형상을 비교해 보았을 때, 실리콘 스트레인 게이지의 단면과 몸체 부분에서는 유의미한 변화를 측정할 수 없었다. 하지만 전극 부분을 비교했을 시, BOE-2 용액에 의해 분리된 실리콘 스트레인 게이지의 전극상태가 BOE-1 용액에 의해 분리된 실리콘 스트레인 게이지의 전극상태보다 더 양호하였다. 특히 BOE-1 용액에서 분리된 실리콘 스트레인 게이지의 소형전극 주변부가 일부 박리된 현상을 나타내었고, 대형전극은 박리되지는 않았으나 표면에 눈에 두드러지는 얼룩이 생성된 것을 발견하였다. 그러나 BOE-2 용액에서 분리된 실리콘 스트레인 게이지의 전극은 큰 손상 없이 보존된 상태였다. 즉 용액의 발포 현상이 전극의 표면을 악화시킨다는 사실을 확인하였고, 이를 OCT의 미량 첨가로 발포 현상을 방지시켜 게이지의 수율을 크게 증가시킬 수 있었다. 50 개의 실리콘 스트레인 게이지를 분리했을 때를 기준으로 BOE-1 용액을 사용했을 때의 게이지 수율은 70 %였으며 BOE-2 용액을 사용했을 때의 실리콘 스트레인 게이지 수율은 85 % 이상으로 크게 증가한 것을 확인할 수 있었다.
위 결과를 통해 OA를 첨가함으로써 BOE 용액의 접촉각을 크게 감소시켜 실리콘 스트레인 게이지의 표면 상태를 효과적으로 개선할 수 있었고, 여기에 OCT를 미량 첨가하여 OA에 의해 발생되는 BOE 용액의 발포 현상을 억제함과 동시에 접촉각을 유지하여 실리콘 스트레인 게이지 전극의 손상을 효과적으로 차단하였다.
일반적으로 BOE 용액은 SiO2 식각용액으로 활용되지만, 실리콘 또한 느리지만 BOE 용액에 의해 식각반응이 일어난다.
보통 실리콘은 10 Å 내지 20 Å의 자연 산화막이 형성되며 있는 상태이며 이는 HF 용액을 이용하여 제거할 수 있다. HF 식각 후 실리콘 말단은 플루오린 원자(F)가 위치하게 된다. 실리콘이 지속적으로 HF에 노출된다면 실리콘 말단의 F 원자가 HF와 반응하여 주변 실리콘의 말단이 수소원자(H)로 교체되고 실리콘에 F 원자가 하나 더 추가된다. 이 과정이 반복되면 처음의 F 말단을 가진 실리콘은 SiF4 형태로 분리가 되고 주변의 실리콘 원자의 말단은 전부 H로 교체된다.
이 뿐만 아니라 H 말단의 실리콘은 HF와 반응하여 수소가스(H2)를 발생시키고 F 말단을 가진 실리콘으로 전환된다. F 말단을 가지게 된 실리콘은 앞서 기술한 바와 마찬가지로 HF에 의해 H 말단의 실리콘으로 교체되면서 최종적으로는 SiF4로 분리되며 이 과정이 지속적으로 반복되어 실리콘이 식각된다.
위 과정으로 인해 생성된 H2 가스는 실리콘 표면에 머무르게 되며 HF에 의한 실리콘 식각반응을 방해하기 때문에 H2 가스가 형성된 영역과 형성되지 않은 영역 간 식각속도가 차이가 나게 된다. 그 결과, 실리콘의 표면조도가 증가된다.
첨가제인 OA는 지방족 아민 계열의 무 이온성 계면활성제 중 하나이다. BOE 용액에 대한 용해성이 크며 BOE 용액과 서로 반응하지 않으며, critical micelle concentration(CMC)이내에서 충분히 접촉각을 감소시킬 수 있다. OA 첨가 시 표면장력 및 접촉각이 크게 감소하여 실리콘 상부에 부착된 H2 가스가 기존 BOE 용액에 비해 빠르게 탈착되므로 식각속도 편차에 의한 표면조도 발생이 완화될 뿐만 아니라 Si/SiO2 선택비가 계면활성제를 첨가하지 않은 BOE 용액에 비해 3.6 배 정도 증가하여 식각되는 SiO2 층 대비 식각되는 실리콘 층의 양이 감소하기 때문에 기존보다 더 고른 표면을 얻을 수 있다. 첨가제의 여부에 따른 BOE 용액의 Si/SiO2 선택비는 표 2에 나타내었다.
에칭 속도(Å/min) 선택비
SiO2 Si
BHF 63 852 1.14 748
계면활성제 첨가된 BHF 63 862 0.32 2695
※ BHF 63 (NH4F : HF = 30 vol% : 6 vol%)
BOE 용액에 첨가되는 OA의 양은 CMC 및 용해 시 BOE내의 입자밀도를 고려하여 첨가량을 결정해야 한다. BOE 용액 내 입자밀도는 HF와 NH4F의 농도비에 따라 조금씩 달라지긴 하지만 대개 80 ppm 내지 150 ppm의 범위 내에서 가장 적은 입자밀도를 가진다. 그리고 BOE 용액의 CMC는 200 ppm으로 그 이상(300 ppm) 첨가하였을 경우 SiO2 표면이 계면활성제의 micelle 입자에 의해 덮이게 되어 HF와 SiO2 간의 반응이 억제되므로 식각속도가 감소하게 된다. 즉, 모든 조건을 만족하는 OA의 최적 첨가량은 100 ppm이고 이를 실리콘 스트레인 게이지 분리 실험에 사용하였다.
BOE 용액에 OA를 첨가하게 되면 앞서 기술한 대로 실리콘 스트레인 게이지의 표면이 크게 개선되는 효과를 얻을 수 있지만, BOE 용액의 발포 현상이 발생하는 문제점이 존재한다. 공정 진행 중 발생하는 거품은 미세공정에 악영향을 끼친다. 용기에 담긴 BOE 용액을 취급할 때 거품이 발생하여 넘칠 우려가 존재하며, 표면식각 공정 중 거품이 기판에 부착되어 식각현상을 방해할 가능성도 존재한다. 그리고 공정 후 용액 제거 시 거품은 표면에 얼룩을 남기고, 잔여물 제거를 용이하게 할 수 없다.
상기 기술한 문제점들을 해결하기 위해서는 소포 기법이 필수적인데, 지방족 아민의 경우는 지방족 알코올이나 지방족 산을 혼합하여 2원 계면활성제 계를 구현함으로써 발포 현상을 억제할 수 있다.
표 3은 BOE 용액에 첨가된 지방족 아민 및 지방족 산의 양에 따른 접촉각 및 소포현상이 일어나는데 걸리는 시간(Defoaming time)을 나타내었다.
OA 첨가량(ppm) OCT 첨가량(ppm) 접촉각(θ) Defoamingtime (s)
120 0 32 no defoaming
90 30 31 10
60 60 38 45
30 90 52 no foaming
0 120 64 no foaming
※ BHF 201 (NH4F : HF = 38.1 vol% : 2.4 vol%)
OA, OCT와 같은 계면활성제는 BOE 용액의 입자밀도, Si/SiO2 선택성 및 접촉각을 감소시킴으로써 BOE 용액의 실리콘 식각 억제 효과를 증대시키고 실리콘 상부에 생성되어 부착된 H2 가스를 쉽게 탈착시켜 매끄러운 표면을 얻게 된다. 특히 본 연구에서는 OCT를 첨가함으로써 발포 현상을 억제하여 전극의 표면 변형을 방지하였고, 소형전극의 박리현상을 최소화할 수 있었다. 결과적으로 실리콘 스트레인 게이지를 분리하기 위해 BOE 용액에 첨가하는 OA 및 OCT 계면활성제의 최적 조건을 얻을 수 있었다(OA: 90 ppm, OCT: 30 ppm, 온도: 50 ℃).
[실험예 3: 적합한 보호층 선택을 위한 실험]
HF 계열 BOE 용액에 대한 보호층으로 적용할 수 있는 물질들인 알루미늄(Al), 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 니켈(Ni), 감광제(photoresist), 백금(Pt), 실리콘 질화물(Si3N4), 은(Ag), 탄탈륨(Ta), 텅스텐(W), 왁스에 대하여, 본 발명과 같이 기판상에서 실리콘 스트레인 게이지를 형성하고 이를 기판에서 분리한 후, 이를 다이어프램에 부착시킴으로써 초박형의 실리콘 스트레인 게이지를 제조하는 분리 제조 방법에 있어, 보호층으로 적절하게 사용할 수 있는지를 실험하였다.
알루미늄의 경우 에칭 속도는 1,059 Å/min이었고, 크랙이나 구멍 없이 고르게 식각됨을 확인하였다. 크롬의 경우 에칭 속도는 528 Å/min이었고, 크랙 및 구멍이 발생하여 표면이 고르지 않음을 확인하였다. 몰리브덴의 경우 에칭 속도는 19 Å/min이었고, 박리 및 갈라짐 현상이 없으며 약간의 구멍이 발생하였고, 10 분 후 HF 침투 현상이 관찰되었다. 니켈의 경우 에칭 속도는 2,632 Å/min이었고, 갈라짐 및 구멍이 발생하였고, 박리현상은 없었다. 실리콘 질화물의 경우 에칭 속도는 1,566 Å/min이었고, 식각 후 표면이 불균일해졌다. 탄탈륨의 경우 에칭 속도는 88 Å/min이었고, 중앙부를 제외하고 고르게 식각되었다. 텅스텐의 경우 에칭 속도는 8 Å/min이었고, 실리콘이나 산화 실리콘과의 접착력이 뛰어났으나, 식각 진행 시 구멍이 계속 발생하였다.
한편, 구리의 경우 에칭이 되지 않았으나, 박리 및 갈라짐 현상이 관찰되었다. 백금의 경우 에칭이 되지 않았으나, 표면 우그러짐이 발생하였고, 특히 가장자리 부분에 많이 발생하였으며, 박리 현상도 관찰되었다. 은의 경우 에칭이 되지 않았으나, 박리 현상이 관찰되었으며, HF가 침투됨에 따라 구멍 발생 후 구형체의 무늬가 발생하였다.
또한, 왁스(Apiezon Wax W)의 경우도 에칭이 되지 않았고, 실리콘이나 산화실리콘과의 접착력이 뛰어났으며, 반응성이 없었다. 그러나, 왁스의 경우 게이지 패턴 상부에 증착(deposition)시 고르게 증착되지 않고 제거 후 잔여물이 심하게 남았으며, 기판상에서 실리콘 스트레인 게이지를 분리할 때 release되지 않았다.
한편, 감광제의 경우 에칭이 되지 않았으나, 몇 분 후 HF 침투에 의한 박리 현상 관찰되었다. 그러나, 옥틸아민과 옥틸알코올을 첨가한 BOE 용액에서는 박리 현상이 관찰되지 않았다. 또한, 기판상에서 실리콘 스트레인 게이지를 분리할 때 잘 release됨을 확인하였다.
(실시예 1: (BOE/OA/OCT) 용액을 이용한 압저항형 실리콘 스트레인 게이지 제조)
최적의 식각용액(BOE/OA/OCT)을 이용하여 20 ㎛ 두께의 SUS 다이어프램 부착용 고압용 압저항형 실리콘 스트레인 게이지를 제조하였다.
먼저 실리콘 스트레인 게이지를 제조하기 위해 1-30 Ω·cm의 비저항을 가지는 4″p-type의 SOI wafer(top layer: 20 ㎛, SiO2: 4 ㎛, handle layer: 500 ㎛)를 사용하였다. 우선 이온주입 공정 중 실리콘 표면을 보호하기 위해 300 Å 두께의 열 산화층을 형성하였다. 그리고 실리콘 스트레인 게이지 저항대역을 조절하기 위하여 1 x 1015/cm2의 주입량으로 boron 이온주입 공정을 실시하였다. 주입된 이온의 활성화, 저항대역 조정 및 이온주입 공정으로 인한 실리콘 손상을 완화하기 위해 1000 ℃에서 60 분 동안 어닐링 공정을 실시하였다. 그 다음, 실리콘 스트레인 게이지의 전극 부분을 형성하기 위해 BOE 용액에 저항성이 뛰어난 Pt/Cr 층을 2000 Å/100 Å 두께로 스퍼터링을 이용하여 증착하였다.
이후 전극 패턴을 형성하기 위해 PR(GXR-601, 14 cps)를 사용하여 1.5 ㎛ 두께의 패턴층을 형성하였고 패턴층이 형성된 부분의 이외 Pt/Cr 부분을 RIE로 제거하였다. 이후 실리콘 스트레인 게이지 패턴을 형성시키기 위해 위와 동일한 방법으로 PR 패턴층을 형성하고 실리콘 층을 DRIE로 제거하였다. 그리고 습식식각 공정 시 실리콘 스트레인 게이지 손상을 최소화하기 위해 실리콘 스트레인 게이지 패턴 상부에 PR 보호층을 형성하였고, 마지막으로 실리콘 스트레인 게이지 패턴을 SOI wafer에서 분리하기 위해 50 ℃에서 (BOE/OA/OCT) 용액을 사용하였다. 분리된 실리콘 스트레인 게이지는 상부 PR층을 제거하기 위해 10 분 동안 50 ℃의 아세톤에 노출시켰다. 최종적으로 분리된 실리콘 스트레인 게이지의 사이즈는 1.2 x 0.5 x 0.020 ㎣이었다.
공정 후, 전극 부분의 박리 현상이 존재하지 않고 공공이 형성되지 않은 이상적인 실리콘 스트레인 게이지를 얻었으며, 공정수율을 90 % 이상 달성하였다. 분리 후, 실리콘 스트레인 게이지를 SUS 다이어프램에 부착하기 위해 글래스 프릿을 이용하였고, 최적의 감도를 얻기 위해 {110} 방향으로 배열하였다.
이때, 상기 글래스 프릿은 고형분 100 중량%에 대하여 Bi2O3 78 중량%, ZnO 9 중량%, B2O3 11 중량%, SiO2 2 중량%, 그리고 Na2O, PbO, Al2O3 4 중량%를 포함하는 Bi 계열 글래스 프릿의 원료 조성을 사용하였으며, 상기 글래스 프릿의 원료들을 900 ℃ 조건 하에 2 시간 동안 용융처리하고, 급랭한 후 2 시간 동안 ball milling을 시켰다.
상기 글래스 프릿은 α-터피네올과 디에틸렌 글리콜 모노부틸 에테르 아세테이트 20 부피%의 용매, BYK-111 2 부피%의 분산제, 에틸 셀룰로오스 24 부피%의 바인더, 그리고 나머지 함량의 상기 글래스 프릿의 원료를 혼합하여 제조하였다. 이때, 상기 용매, 분산제 및 바인더의 혼합물은 100 ℃ 오븐에서 용해시켰다.
상기 제조된 실리콘 스트레인 게이지의 전극에 와이어 본딩을 하여 회로를 구성하고 유압 시스템을 활용하여 압력변화에 따른 실리콘 스트레인 게이지의 저항 변화 특성을 측정하였다.
[실험예 4: 실리콘 스트레인 게이지의 저항 변화 특성 측정 실험]
반도체형 실리콘 스트레인 게이지 제조 시, 저항대역 조절을 위해 이온 주입은 필수적으로 시행되어야 한다. 주로 사용되는 이온주입 물질은 boron(B, p-type) 혹은 Arsenite(As, n-type)이다. 이온주입 물질로는 B를 사용하였는데 동일 농도에서 이온주입에 따른 감도는 n-type보다 p-type이 더 우수하며 B의 이온 반지름이 As의 이온 반지름보다 더 짧아 이온주입 시, B에 의한 표면 손상이 As보다 더 적기 때문이다. 손상된 표면을 복구하고 주입된 이온을 활성화시키기 위해서는 고온 어닐링 공정이 필수적인데 통상적인 어닐링 공정 온도는 1000 ℃이다. 또한, 저항 대역 조절을 위한 주입 깊이 (Xj)는 어닐링 시간에 의존한다. 본 연구 에서의 실리콘 스트레인 게이지 압력센서 성능평가에 최적화된 저항대역 은 15 ㏀ 이내였으며 이를 만족하기 위해 온도 및 주입에너지를 1000 ℃, 40 KeV로 고정하고 주입량, 어닐링 시간을 조절하여 만족하는 저항대역을 찾아냈다. 주입량, 어닐링 시간, 이론적인 면 저항 수치를 종합적으로 고려한 결과 1 x 1015/㎠, 60 min에서 최적의 저항대역을 갖는 실리콘 스트레인 게이지를 얻을 수 있었다.
이온주입 후 4-point probe(CMT-SR1000N, AIT)를 이용하여 면 저항을 측정하였고 실리콘 스트레인 게이지 패턴형성 후 저항 값을 측정하였다. 면 저항 측정값은 표 4에 나타내었고 측정된 실리콘 스트레인 게이지 저항 값과 관련된 I-V 커브 는 도 9에 나타내었다.
Top Bottom Left Right Center
Ω/□ 97.23 94.45 95.62 95.10 95.36
※평균 면 저항: 95.552 Ω/□, 실리콘 스트레인 게이지 □수: 96
상기 표 4 및 도 9를 참조하면, 평균 면 저항으로 계산된 실리콘 스트레인 게이지 저항 값은 9.172 ㏀로 실제 측정값인 12.747 ㏀보다 3.575 ㏀ 더 낮은 수치를 기록하였다.
본 발명에 의해 분리된 실리콘 스트레인 게이지는 상기 기술한 대로 글래스 프릿 공법에 의해 다이어프램에 일렬로 부착되었고 유압 시스템에 의해 측정되었다. 이 때 측정된 실리콘 스트레인 게이지의 특성은 저항값 및 게이지 저항변화(resistance change), 이력 특성(hysteresis), 선형성(linearity), 온도저항계수(TCR, thermal coefficient of resistance), 민감도(sensitivity)가 있으며 각각의 특성은 5.388 %, 0.909 %, -0.341 %, 4.128 ppm/℃, 34.22m V/V(20 ℃)로 안정적인 출력 특성을 나타내었다.

Claims (5)

  1. (a) 지지 기판, 산화 실리콘(SiO2)층 및 실리콘(Si)층이 순서대로 적층된 구조를 가지는 SOI(silicon on insulator) 기판을 준비하는 단계;
    (b) 상기 SOI 기판의 실리콘층을 붕소(B)로 도핑하는 단계;
    (c) 상기 붕소를 도핑한 실리콘층을 어닐링(annealing)하는 단계;
    (d) 상기 붕소를 도핑한 실리콘층 상에 전극용 금속층을 형성하는 단계;
    (e) 상기 전극용 금속층을 패터닝하여 전극을 형성하는 단계;
    (f) 건식 식각(dry etching)을 통해 실리콘 게이지 패턴을 형성하는 단계;
    (g) 상기 전극 및 실리콘 게이지 패턴 상에 감광제(photoresist, PR)를 이용해 보호층을 형성하는 단계;
    (h) BOE 용액(Buffered Oxide Etchant) 용액 및 첨가제를 포함하는 식각 용액을 이용하는 습식 식각(wet etching)을 통해 상기 산화 실리콘층을 제거해 상기 지지 기판으로부터 실리콘 스트레인 게이지를 분리하는 단계; 그리고
    (i) 상기 분리된 실리콘 스트레인 게이지를 글래스 프릿(glass frit)을 이용하여 다이어프램(diaphragm)에 접착하는 단계를 포함하며,
    상기 글래스 프릿은 고형분 100 중량%에 대하여 Bi2O3 75 중량% 내지 80 중량%, ZnO 7 중량% 내지 11 중량%, B2O3 10 중량% 내지 12 중량%, SiO2 1 중량% 내지 3 중량%, 그리고 Na2O, PbO, Al2O3 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나 2 중량% 내지 4 중량%를 포함하는 것인 실리콘 스트레인 게이지의 제조방법.
  2. 제 1 항에 있어서,
    상기 첨가제는 옥틸아민(Octylamine) 및 옥틸알코올(Octylalcohol)을 포함하는 것인 실리콘 스트레인 게이지의 제조방법.
  3. 제 2 항에 있어서,
    상기 옥틸아민과 옥틸알코올의 중량비는 3 : 1 내지 1 : 1인 것인 실리콘 스트레인 게이지의 제조방법.
  4. 삭제
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 방법에 의해 제조된 실리콘 스트레인 게이지.
KR1020180015273A 2018-02-07 2018-02-07 포토레지스트 보호막을 활용한 실리콘 스트레인 게이지 제조 방법 KR102005178B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180015273A KR102005178B1 (ko) 2018-02-07 2018-02-07 포토레지스트 보호막을 활용한 실리콘 스트레인 게이지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180015273A KR102005178B1 (ko) 2018-02-07 2018-02-07 포토레지스트 보호막을 활용한 실리콘 스트레인 게이지 제조 방법

Publications (1)

Publication Number Publication Date
KR102005178B1 true KR102005178B1 (ko) 2019-07-29

Family

ID=67480877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180015273A KR102005178B1 (ko) 2018-02-07 2018-02-07 포토레지스트 보호막을 활용한 실리콘 스트레인 게이지 제조 방법

Country Status (1)

Country Link
KR (1) KR102005178B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210063520A (ko) 2019-11-22 2021-06-02 한국전자기술연구원 다이렉트 패터닝을 이용한 스트레인 센서 및 그의 제조 방법
KR20210064456A (ko) 2019-11-25 2021-06-03 한국전자기술연구원 다이렉트 패터닝을 이용한 스트레인 센서 조립체 및 그의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110105026A (ko) 2010-03-18 2011-09-26 한국표준과학연구원 반도체 스트레인 게이지를 이용한 힘 또는 압력 센서 어레이, 힘 또는 압력센서 어레이의 제조방법 및 힘 또는 압력 센서 어레이를 이용한 힘 또는 압력 측정방법
KR101173692B1 (ko) * 2004-12-22 2012-08-13 어플라이드 머티어리얼스, 인코포레이티드 알루미늄 기판으로부터 금속을 선택적으로 제거하기 위한용액
KR20120099938A (ko) 2011-03-02 2012-09-12 한국표준과학연구원 Ｃｍｏｓ 회로 방식을 적용한 반도체 스트레인 게이지의 플렉서블 힘 또는 압력 센서 어레이, 그 플렉서블 힘 또는 압력 센서 어레이 제조방법 및 그 플렉서블 힘 또는 압력 센서 어레이를 이용한 플렉서블 힘 또는 압력 측정방법
KR20160011583A (ko) 2014-07-22 2016-02-01 에스에이치 메테리얼스 코퍼레이션 리미티드 리드 프레임 및 그 제조 방법
KR20160083676A (ko) * 2015-01-02 2016-07-12 서울시립대학교 산학협력단 습식 및 건식 식각공정을 이용한 압저항형 압력센서 제조방법
KR20170014815A (ko) * 2015-07-31 2017-02-08 주식회사 오토산업 반도체 압력센서 및 이의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101173692B1 (ko) * 2004-12-22 2012-08-13 어플라이드 머티어리얼스, 인코포레이티드 알루미늄 기판으로부터 금속을 선택적으로 제거하기 위한용액
KR20110105026A (ko) 2010-03-18 2011-09-26 한국표준과학연구원 반도체 스트레인 게이지를 이용한 힘 또는 압력 센서 어레이, 힘 또는 압력센서 어레이의 제조방법 및 힘 또는 압력 센서 어레이를 이용한 힘 또는 압력 측정방법
KR20120099938A (ko) 2011-03-02 2012-09-12 한국표준과학연구원 Ｃｍｏｓ 회로 방식을 적용한 반도체 스트레인 게이지의 플렉서블 힘 또는 압력 센서 어레이, 그 플렉서블 힘 또는 압력 센서 어레이 제조방법 및 그 플렉서블 힘 또는 압력 센서 어레이를 이용한 플렉서블 힘 또는 압력 측정방법
KR20160011583A (ko) 2014-07-22 2016-02-01 에스에이치 메테리얼스 코퍼레이션 리미티드 리드 프레임 및 그 제조 방법
KR20160083676A (ko) * 2015-01-02 2016-07-12 서울시립대학교 산학협력단 습식 및 건식 식각공정을 이용한 압저항형 압력센서 제조방법
KR20170014815A (ko) * 2015-07-31 2017-02-08 주식회사 오토산업 반도체 압력센서 및 이의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210063520A (ko) 2019-11-22 2021-06-02 한국전자기술연구원 다이렉트 패터닝을 이용한 스트레인 센서 및 그의 제조 방법
KR20210064456A (ko) 2019-11-25 2021-06-03 한국전자기술연구원 다이렉트 패터닝을 이용한 스트레인 센서 조립체 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
EP3537472B1 (en) Method for transferring device layer to transfer substrate
US4966663A (en) Method for forming a silicon membrane with controlled stress
EP1599901B1 (en) Method of manufacturing glass-based soi structures
EP2343729B1 (en) Method for manufacturing silicon thin film transfer insulating wafer
US3902979A (en) Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication
KR102005178B1 (ko) 포토레지스트 보호막을 활용한 실리콘 스트레인 게이지 제조 방법
KR101870244B1 (ko) 초박형 실리콘 스트레인 게이지 제조 방법
DE112018000012T5 (de) Verbundene Körper und Akustikwellenvorrichtungen
KR20100120283A (ko) Ｓｏｉ 기판의 표면 처리 방법
TWI388034B (zh) 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法
JP2602597B2 (ja) 薄膜ｓｏｉ基板の製造方法
CN108190829B (zh) 基于离子注入石墨烯谐振式mems压力传感器的制备方法
US20220146444A1 (en) Method for measuring resistivity of silicon single crystal
EP2741313B1 (en) Method for calculating warping of bonded soi wafer and method for manufacturing bonded soi wafer
CN109545953A (zh) 一种高温压力传感器芯片的制备方法
CN105021328A (zh) Cmos工艺兼容的压阻式压力传感器及其制备方法
CN109121423B (zh) 半导体装置的制造方法
WO2003046994A1 (fr) Procede de fabrication d'une tranche collee
EP2894657B1 (en) Soi wafer manufacturing method
JP2721265B2 (ja) 半導体基板の製造方法
EP3719856A1 (en) Multijunction solar cell having a fused silica cover glass
JP2020504439A (ja) セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス
EP3279946A1 (en) Ubm electrode structure for radiation detector, radiation detector, and method for manufacturing said detector and structure
CN108565333B (zh) 一种双面带电极的超薄晶片及其制备方法
CN111354784A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant